CN1864232A - 磁阻随机存取存储器中的错误检测和修正方法及装置 - Google Patents

磁阻随机存取存储器中的错误检测和修正方法及装置 Download PDF

Info

Publication number
CN1864232A
CN1864232A CNA2004800232450A CN200480023245A CN1864232A CN 1864232 A CN1864232 A CN 1864232A CN A2004800232450 A CNA2004800232450 A CN A2004800232450A CN 200480023245 A CN200480023245 A CN 200480023245A CN 1864232 A CN1864232 A CN 1864232A
Authority
CN
China
Prior art keywords
bit
mram
ecc check
check bit
data bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800232450A
Other languages
English (en)
Inventor
J·德布罗泽
H·赫尼施密德
R·勒伊施纳
G·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of CN1864232A publication Critical patent/CN1864232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种方法和装置，用于减少磁阻随机存取存储器(MRAM)中的数据错误。根据所公开的方法，将将数据位和相关联的错误修正码(ECC)校验位存储到存储区域中。随后，读出数据位和ECC校验位并且校验和修正任何错误。然后基于计数开始数据刷新，随后通过存取所存储的数据位和相关联的ECC校验位，并且最终通过校验、修正数据位和ECC校验位和将其重新存储到存储区域，从而刷新存储在存储区域中的数据位和相关联的ECC校验位。

Description

磁阻随机存取存储器中的错误检测和修正方法及装置
技术领域
本发明涉及一种方法和装置，用于减少磁阻随机存取存储器(MRAM)中生成的数据错误，更具体地，涉及一种减少开关电流的方法，以便于保护MRAM中的数据完整性。
背景技术
最近的发展使半导体技术同磁学原理结合，以制造磁阻随机存取存储器(MRAM)设备。在该方法中，用于指示二进制的“1”或“0”存在的电荷生成由借助于使用磁性层获得的电子自旋所代替。
MRAM包括大量的传导线，其被设置为在不同的金属层中相互垂直。垂直传导线交叉的地点被称为交叉点。在每个交叉点，将磁性堆叠设置在两个垂直的传导线之间。
表示为“0”或“1”的二进制信息存储作为磁性堆叠中的不同磁偶极子排列。在交叉点，流过一个传导线的电流在传导线周围感生了磁场。这样，感生磁场可以排列磁性堆叠中的磁偶极子的取向。流过另一传导线的不同的电流感生了另外的磁场，并且可以重新排列磁性堆叠中的磁场的极性。流过其中一个传导线的足够强度的电流能够破坏与之耦合的磁性堆叠的内容。然而，需要流过两个传导线的电流，以选择性地对特定的磁性堆叠编程。
磁性堆叠中磁偶极子的排列改变了磁性堆叠的电阻。例如，如果二进制“0”存储在磁性堆叠中，则磁性堆叠的电阻将不同于若其中存储二进制“1”时相同磁性堆叠的电阻。在检测时，磁性堆叠的电阻确定了存储于其中的逻辑值。
由于MRAM设备的操作不同于其他的半导体存储设备，因此它们引入了设计和制造的挑战。一个这种挑战是须应对“软错误”的生成。“软错误”是仅毁坏数据而对电路本身无影响的故障。
存在许多与“软错误”相关联的原因。例如，由磁偶极子的非故意的重新排列可以生成的“软错误”。该反向可以最终影响磁性堆叠的电阻以及存储在磁性堆叠中的二进制值。随着微电子设备的工作电压和尺寸持续缩小以满足低功率的要求，更加广泛地使用高密度的半导体器件。然而，高密度的半导体器件产生了更高的热特性，其导致了该重新排列。
影响数据完整性的第二个密切关联的挑战在将数据流写入到MRAM的过程中出现的。对于本领域的技术人员公知的是，理想的磁存储单元的磁选择性是沿通常表示字线场的难磁轴和表示位线场的易磁轴出现的。由于MRAM存储单元被设置在字线和位线之间的交叉点，并且通过局部升高的磁场执行写操作，因此写独立的存储单元而不写相邻的或其他非故意的单元，有时候可能是有问题的。这是因为，典型地，写存储单元包括使电流同时通过所选单元位于的交叉点处的位线和字线。所选单元经受这样的磁场，其是由字线和位线电流产生的磁场的矢量和。共享与所选单元相同的位线或相同的字线的所有其他单元将被半选择，并且因此将经受位线磁场或字线磁场。如本领域所知的，字线和位线的磁场的矢量和仅稍大于字线或位线的独立磁场，由此所选单元超过半选择单元的选择性很差，特别是在考虑单元的非均匀的开关特性时。所选单元的磁场强度和半选择单元的磁场强度之间的差被称为写选择余量。
MRAM中的单元形状和尺寸变化可能引起单元的磁阈值的变化，其是如此之大，以至于不可能在没有非故意地使某些半选择单元中的存储状态反向的情况下写所选单元，因此带来了存储数据的可靠性和有效性的问题。还存在环境因素或者其他的因素，诸如温度和处理变化，其不利地影响写选择余量。此外，当单元经受低于额定开关场的磁场的重复反向时，单元中的状态的自发切换进一步缩小了可接受的写选择余量，使得独立单元的较大的选择性是必要的。在图1中呈现了说明性示例。
图1是说明了MRAM单元的磁选择性的现有技术示图。假设在特定的MRAM单元处相交的字线和位线的电流分别在点(110)处生成了沿难磁轴的场，在点(130)生成了沿易磁轴的场。需要切换单元的磁状态的场(Hx，Hy)必须等于或者超过边界(100)。该边界曲线(100)，其被本领域的技术人员称为切换星盘(switching asteroid)满足关系Hx2/3+Hy2/3＝Hk2/3，其中Hx是难轴场，Hy是易轴场，并且Hk是各向异性场。所选MRAM经受切换星盘的边界(100)外部的磁场，例如对应于点(120)，其是足够大的足以将MRAM单元写为同易轴场方向对准的状态。半选择单元的状态不改变，这是由于作用在其上的磁场(即对应于点(110)和(130)的场)保持在切换星盘的边界(100)内。
除了这些影响数据完整性的挑战之外，存在许多其他的问题，其可能对数据有不利的影响，其包括工作条件，诸如温度和电荷。然而，不论数据完整性问题的原因如何，需要新的系统和方法消除它们对MRAM操作的影响，或者至少使其最小。本发明提供了一种系统和方法，用于解决影响数据完整性的错误，其易于非高成本地实现。
应当注意，在下面的本发明的描述中，尽管为了说明性的目的，通篇使用上文讨论的前两个挑战，用于突出本发明的优点，特别是处理非故意的反向，但是本发明还可以应用于其他的使数据错误最小以保持数据完整性的情况。
发明内容
本发明涉及一种方法和装置，用于减少磁阻随机存取存储器(MRAM)中的数据错误。根据本发明的提供的方法，数据位和错误修正码(ECC)校验位存储在存储区域中。然后读出数据位和ECC校验位，并且使用ECC校验位校验和修正数据位中的错误。然后基于计数开始数据刷新，随后通过存取所存储的数据位和相关联的ECC校验位，并且最终通过校验、修正数据位和ECC校验位和将其重新存储到存储区域，来刷新存储在存储区域中的数据位和相关联的ECC校验位。在本发明的实施例中，基于某些其他的标准刷新所存储的数据位和ECC校验位，以进一步增加MRAM对错误的容限。
附图说明
图1是说明了MRAM单元的磁选择性的现有技术示图；
图2是根据本发明的实施例的框图，示出了使用错误修正(ECC)和刷新周期机制的系统；
图3是说明了MRAM的开关电流和可变隧道结(TJ)宽度之间的关系的示图；
图4是示出了作为字长的函数的电流电压开关(CVS)的尺寸和不同的TJ宽度之间的关系的示图；
图5是说明了针对交叉点单元设计和不同的TJ宽度，例如使用和不使用错误修正码(ECC)的MRAM的电流电压开关的所需尺寸之间的比较；并且
图6是TJ的剖面图。
具体实施方式
本发明的第一实施例依赖于使用错误修正码(ECC)，用于校验和修正存储在MRAM中的数据中的错误，以容许减少MRAM的开关电流。由降低开关电流获得了许多优点，如下文将更加全面描述的。另外，根据本发明的另一实施例，使错误检测和修正同刷新周期结合，以实现比单独使用ECC或者单独使用刷新周期所可能实现的更大的益处。
在图2中说明了根据本发明的一个实施例的系统框图。在该实施例中，输入输出(I/O)接口(210)接收待处理的数据(240)。I/O接口(210)同ECC处理器(220)进行电子通信，其生成用于接收自I/O接口(210)的数据位的ECC校验位。然后将数据位和相关联的ECC校验位存储在MRAM存储区域(230)中。可以根据多种不同的错误修正码，诸如汉明码、奇偶位、以及许多其他的为本领域技术人员所知的错误修正码中的任何一种，对ECC校验位编码。当随后从存储区域(230)读出数据位时，ECC处理器(220)使用从存储区域(230)中检索的相关联的ECC校验位来校验其错误。
在可替换的实施例中，使用刷新周期机制(260)来控制时间和方式，其中刷新存储在存储区域(230)中的包括数据位和ECC校验位的信息。刷新周期机制(260)同存储区域(230)进行电子通信。在本发明的实施例中，刷新周期机制(260)还同ECC处理器(220)进行电子通信。刷新周期机制(260)控制用于刷新存储信息的操作的性能。刷新存储的信息包括，检索存储在存储区域(230)的特定位置的数据位和ECC校验位，此时ECC处理器(200)校验和修正其中的错误，然后重新将数据位和ECC校验位的刷新值存储到存储区域(230)。通过在将MRAM存储区域(230)中的位置的内容读出作为由I/O接口(210)外部提供的数据(240)时重新存储被校验和修正的信息，可以刷新该位置。可以刷新存储信息的另一种方法是，在不需要在I/O接口(210)上外部地传输数据(240)的情况下，系统地从存储区域(230)的某些或全部位置中检索信息。在具体的实施例中，刷新周期机制(260)包括刷新计数器(265)，用于基于特定的标准触发刷新操作，如下文将更加全面描述的。
尽管错误检测和修正，以及刷新周期均改善了数据完整性，如下文更加详细讨论的，但是结合此两者的优势是巨大的。对于一方，通过仔细控制和使用其他的补充机制，减少了同单独使用任一机制相关联的任何缺陷。此外，错误检测和修正，以及刷新周期均允许在已与关注功耗问题而斗争的系统中减少功耗。通过分析图3～5中说明的关系，可以更好地理解这些和其他的优点。
图3说明了对于MRAM中存储单元的不同隧道结(TJ)宽度，在使用和不使用ECC的情况下，在以多种不同的字长存储数据位之后所需要的开关电流。如将通过查看图3所理解的，在不使用ECC时，需要对于不同的TJ宽度分别约为11mA和13mA的高开关电流，如示图的垂直轴上的数据点所示出的(其中零字长表示不使用ECC)。如针对包括ECC位的不同字长所示出的曲线所指出的，在使用ECC时，即使是针对相对长的字长，也分别容许范围在7mA～9mA中的较低开关电流。
关于MRAM中存储单元的结构的某些信息现在是必要的。在MRAM单元中，隧道结(TJ)以这样的方式位于开关晶体管和电流源线之间，即使得通过使电流穿过电流源线而生成了一个磁场。导体在大多数情况中同电流源线正交，并且负责生成第二磁场。在图6中提供了TJ(还被称为磁隧道结(MTJ))堆叠的剖面说明。
如图6所示，TJ堆叠(600)包括层状金属，其在环境温度下呈现出高的磁阻特性。图6的层状金属包括阻挡层(620)，诸如氧化物层，其夹在两个磁性层(630)和(640)之间。应当注意，当MRAM如同自旋阀操作时，在这一方面，电流垂直流到层的平面。TJ中的两个磁性层中的一个是“自由”层，其磁化通过外部磁场取向，而另一层是固定层或者“锚定层”，其磁化方向由抗铁磁交换场锚定。
因此，隧道结(TJ)能够在高阻态和低阻态之间切换。当磁性层的磁化是反平行时，结电阻是高的，并且当磁化是平行时，电阻是低的。通过适当地选择材料，这两个状态之间电阻的相对变化可以高达40％。这样，生成了所需的二进制“0”和“1”值。相似地，TJ的操作确定了设备处于“写”模式还是“读”模式。
由于影响数据的错误出现在写模式中，因此这里未给出读模式的全面讨论。足以提到的是，在读模式中，通过其基极中的正电流脉冲，使MRAM单元的开关晶体管保持在饱和条件下(即，流过其的电流处于最大值)。流过线的电流仅通过其晶体管是开启的存储单元。该电流使得能够测量结电阻。通过同基准存储单元比较，确立了存储单元的状态(“0”或“1”)。
相反地，在写模式中，晶体管被阻塞，并且电流通过电流源线和导体。在该情况中，TJ经受两个正交磁场，一个场是沿“自由”层中的难磁化轴施加的，以减少其反向场，而另一个场是沿易磁化轴施加的，以便于生成磁化的反向，并且写存储单元。原则上，由于每个独立获得的磁场不足以引起磁化的反向，因此仅位于线交叉点处的存储单元经受反向。
随着存储单元的尺寸减小，(所需用于满足激活能量需要的)最小可允许的开关场增加，导致了较大的写电流。诸如温度变化的环境因素可能不利地影响写选择余量。这是因为较小存储单元的能量含量与热波动(kT)更加接近。再次参考图3，对于其中未使用错误检测和修正的MRAM，在垂直轴上的11mA和13mA的开关电流的数据点中反映了该事实。
在图3中，针对不同的TJ宽度，显示了所需用于满足10年1个错误的所估计的开关电流。对于各种字长，对于其中也使用了ECC的情况而描述的数据点显示了开关电流和TJ宽度。在图3中显示的示例中，假设在256Mbit的MRAM芯片上执行连续的读和随机写操作，利用了每天刷新1次的速率。
MRAM芯片的错误率主要依赖于零场下的激活能量(开关)水平Ea(0)。对于具有形状各向异性和单一自由层的单元，确定了能量Ea(0)依赖于三个因素：1)开关场，2)自由层体积，和3)修正因子，其对于小单元(＜200nm)接近于一。
为了使软错误最小化为设备操作10年约1个错误，假设连续的读和某些写操作，需要约200kT的相对高的激活能Ea(0)。在按比例缩小的单元中，体积的减小必须由自由层厚度的增加来补偿。然而不幸地，自由层厚度的增加导致了开关场(Hk)的急剧增大。
如图3所示，在不利用错误修正时，同大的单元相比，需要多得多的电流用于写小的单元。例如，在使用ECC的情况中，同所需用于较大单元(200nm)的电流相比，其被示为约11mA，所需用于小单元(100nm)的电流约为13mA，如所示出的。
然而，由于可以容忍更多的故障，因此错误修正和检测放松了对激活能量的要求。在每天执行一次，即每1012个脉冲执行一次存储器刷新的情况中，以及在每小时操作发生一次刷新的情况中，在该情况中可容忍的错误量甚至更高，是真实的。在某些情况中，错误检测和修正允许使电流减小高达30％。对于小的TJ(＜150nm宽度)，集成电路的尺寸甚至可以减小高达35％，即使在这种情况中可能需要用于ECC的附加位。
回来参考图3，在对于较大的(200nm)TJ和较小的(100nm)TJ的几乎所有的情况中，ECC的利用允许减小开关电流。对于较大(200nm)的TJ，依赖于使用ECC时的字长，开关电流从10.5mA减小到在7～8mA之间变化的范围。因此，对于较小的TJ，通过使用ECC，相应的电流从13mA减小到在8.5～9.5mA之间变化的范围。同ECC相似，刷新周期也可以放松对激活能量的要求。刷新周期清除了来自包括错误的流的数据，并且因此允许容忍较多的错误。
不幸地是，仅单独使用ECC或者仅以固定的时间间隔通过ECC进行刷新，未提供适当的解决方案。在刷新存储区域时，既不能写也不能读该存储区域。因此，如果过于频繁地刷新存储区域，则牺牲了存取的可用性。然而，在本发明的可替换的实施例中，通过利用依赖于错误检测和修正的优点，可以进一步减少刷新周期的缺陷和依赖性。在该实施例中，代替了以固定的时间间隔提供刷新周期，通过用于整个MRAM或者用于其所选子阵列的半选择脉冲计数器来触发该周期。也可以使用计数器，如图2所示。例如，如图2所示，ECC处理器(220)可以在已检测到特定数目的脉冲之后，或者可替换地在未检测到特定数目的错误时，更新错误计数器，以使存储区域被刷新。此外，在没有写操作针对特定的MRAM或MRAM的子阵列执行时，例如，在存储区域是未激活的或者仅在有些时候从中读取时，存在有间隔。在其中没有写操作正在被执行的这种间隔中，可以省略针对MRAM或子阵列的刷新操作。
在某些情况中，有利的是将数据分类为特定的子集或组，即特定的子阵列，用于长期的或短期的存储，以便于使刷新周期最小。在通过定时器或全局计数器确定刷新周期的情况中，如本领域的技术人员所知的，写操作能够统计分布于整个阵列上，以便于防止在特定的子阵列中积累过多的半选择错误。
使用ECC的一个缺陷在于需要存储同数据位相关联的校验位。在具有每个芯片可用的b位存储器的计算机系统中，依赖于故障模式和原始存储的数据，芯片的故障可引起输出数据中的1～b个错误位。使用b位的符号错误模式来表示每个计算机芯片的b个位中全部可能的2b-1个错误模式中的一个。这需要留出多个专用的校验位用于错误检测和修正。因此，在诸如汉明码的许多ECC码中，如本领域的技术人员所知的，需要b个附加位，以便于修正具有小于或等于2b-1位的长度的字中的一个故障。例如，对于8(即24-1)位或128(即28-1)位的字，这分别翻译为4～8个需要的附加位。由于所需用于实现错误检测和修正的附加位和附加的逻辑电路消耗了过多的芯片上的空间，因此通常这不是非常具有吸引力的。
存在其他的与使用错误修正码相关联的限制。一个这种限制是，在特定的时间间隔中在字中仅允许出现一个故障，直至该字被读出、或者刷新或修正。还应当注意，用于错误修正的写脉冲的数目同刷新周期中写脉冲的总数目相比很小，并且在设备的长的非操作周期的情况中需要最小的激活能量，以防止每个字中不止一个故障。通过提供错误修正和检测，对于激活能量的较低的限制可以减少到约50kT的Ea(0)那么低。
本发明以下面的方式解决了这些关注的问题。由于通过使用错误检测和修正可以使Ea(0)减少到约50kT，因此还可以减小开关场。由于减小的开关电流可以使以本领域的技术人员已知的方式使用的阵列每个端上的电流电压开关(CVS)的尺寸减小，因此这减小了电流和集成电路面积。存在特定的TJ尺寸，其中由附加位消耗的空间将由因减小的CVS尺寸而节省的空间来补偿。这意味着，提供错误检测和修正具有吸引力或不具有吸引力不仅依赖于字长，还依赖于TJ尺寸。通过参考图4的示图可以更好地理解此概念。
图4说明了针对利用错误检测和修正每天执行一次刷新周期的情况，对于不同的字长和若干不同的TJ尺寸，MRAM单元和电流电压开关的相关尺寸的数学计算。在图4中，被示为跨越100％标记的水平线400代表不使用错误检测和修正时的基准MRAM单元和CVS尺寸。比较示出了关于具有错误检测和修正的MRAM的相关MRAM单元和CVS尺寸的其他曲线，由所指示出的TJ宽度显而易见的是，依赖于存储于其中的字的长度，使用错误检测和修正允许MRAM单元和CVS尺寸高达约30％。对于具有ECC和长字长的MRAM，相比于不具有ECC的MRAM的100％尺寸，MRAM单元和CVS的尺寸约为70％。因此，在具有错误检测和修正的MRAM中，可以减小MRAM集成电路面积。应当注意如所讨论的，可以减小的MRAM集成电路面积的数量随着字长而增加，这是因为与数据位的数目成比例地需要更少的ECC校验位。然而，对于多于约64位的字长，MRAM单元和CVS尺寸的减少开始稳定。其原因在于，在这种较长的字长下，对于大的字的较大数目的(半选择)单元增加了激活能量Ea(0)，由此在该情况中需要使用较大的电流。
图5提供了关于未使用错误检测和修正的情况，以及关于其用于在64位字长的交叉点MRAM中的情况，针对不同的TJ宽度100nm、150nm和200nm纵横比3)，以每位平方微米为单位计算的单元尺寸和CVS尺寸的比较结果。在图5的说明性示例中，结果基于将汉明码用作ECC以及每天一个刷新周期。
比较三个图(图3～5)，若干个方面是显而易见的。在图3和图4中，按比例缩小的不具有ECC且不具有其他用于减小电流的措施(诸如铁磁性衬垫)的MRAM单元尺寸，导致了高得惊人的电流(＞10mA)。这减缓了MRAM集成电路面积的按比例缩小，如图5中指出的。
对于快速MRAM，基于本发明的可替换实施例可以引入不同的方案。这包括通过具有错误检测和修正的MRAM来仿真NAND快闪存储器。由于NAND快闪存储器对于本领域的技术人员是已知的，因此这里不需要详细描述。
具有8位的倍数(×8)的I/O字长的快速(50ns)存储器需要使ECC位基于8位字部分，导致了非常显著的ECC校验位的开销。通过使用说明性示例可以最佳地理解此概念。假设这样的情况，其中在10年的时间周期中出现了1024位中1个的预期的软错误率，并且针对128×8位的I/O字，执行128个连续的循环，用于读8位宽度的字部分。在该情况中，对于每8个数据位输出需要4个ECC校验位，以便于以及时的方式修正8个数据位中的1个错误，导致了50％(8个中有4个)的位开销。在本发明的一个实施例中，其中使用如图7所示的NAND闪存(700)，以解决这种情况。然而，在仿真NAND快闪存储器的模式中，其中相比于上文所描述的存取通常很慢，通过适当地使用大缓冲器，用于存储从存储器中读取的1024个位，并且对缓冲的数据执行错误检测和修正，所需用于检测和修正1024位I/O字中的1个错误的ECC校验位的数目可以保持为11个，表示对于I/O字中总共1024个位，仅添加1％的ECC校验位开销。
尽管根据特定的优选实施例描述了本发明，但是本领域的技术人员应理解，在不偏离仅由附属权利要求限定的本发明的真实范围和精神的前提下，可以对其进行多种修改和增强。

Claims (20)

1.在磁阻随机存取存储器(MRAM)中，一种减少数据错误的方法，包括步骤：
将数据位和相关联的错误修正码(ECC)校验位存储到存储区域中；
读出所述数据位和所述相关联的ECC校验位；和
使用所述相关联的ECC校验位来校验和修正所述数据位；和
通过存取所述存储的数据位和所述相关联的ECC校验位、使用所述相关联的ECC校验位校验和修正所述数据位、并且将所述数据位和所述ECC校验位重新存储到所述存储区域，从而刷新存储在所述存储区域中的数据位和相关联的ECC校验位，其中基于计数开始所述刷新。
2.权利要求1的方法，其中所述计数在使用所述相关联的ECC校验位对所述数据位进行校验时测量错误。
3.权利要求1的方法，其中以固定的时间间隔执行所述刷新。
4.权利要求1的方法，其中基于已提供给所述MRAM的半选择脉冲的次数来执行所述刷新。
5.权利要求2的方法，其中基于已提供给所述MRAM的子阵列的半选择脉冲的次数来执行所述刷新。
6.权利要求1的方法，进一步包括确定其中未写所述MRAM的间隔，以及在所述间隔期间省略所述刷新。
7.权利要求6的方法，其中根据预期要存储所述数据位的不同的时间长度，将所述数据位和ECC校验位存储到所述MRAM的多个部分。
8.权利要求1的方法，其中基于时间间隔和全局计数器中至少一个来执行所述刷新周期。
9.权利要求1的方法，其中将所述数据位和ECC校验位存储到统计分布于所述MRAM阵列上的位置。
10.权利要求1的方法，其中所述ECC校验位包括奇偶位。
11.权利要求1的方法，其中所述数据位具有与不同的MRAM阻态相关联的“0”或“1”的值。
12.权利要求11的方法，其中所述MRAM包括多个隧道结(TJ)存储单元，每个存储单元具有至少两个由阻挡层分开的磁性层，至少其中一个所述磁性层具有可以在具有高器件电阻的反平行态和具有低器件电阻的平行态之间选择性切换的相关联的磁场。
13.权利要求12的方法，其中使用降低的磁场感生电流执行所述存储，由此所述TJ存储单元经受了统计上相当大百分比的非故意的磁化状态反向。
14.权利要求13的方法，其中针对具有减小尺寸的所述MRAM的TJ存储单元执行所述存储，由此统计上相当大百分比的所述TJ存储单元经受非故意的磁状态反向。
15.权利要求14的方法，其中通过减小所述TJ存储单元的尺寸而减小所述MRAM的面积，提供了所需用于存储所述ECC校验位的面积。
16.权利要求12的方法，其中所述数据位和ECC校验位存储作为具有短字长的快速MRAM的字。
17.权利要求16的方法，其中用于读出所述存储的数据位和所述ECC校验位的周期时间约为50ns或更少。
18.权利要求12的方法，进一步包括仿真快闪存储器，由此与所述数据位成比例地减少所述ECC校验位的数目。
19.权利要求12的方法，其中以选择性延长的周期次数来执行所述数据位和所述ECC校验位的存储、以及所述数据位和所述ECC校验位的所述读出操作。
20.一种磁阻随机存取存储器(MRAM)，包括：
输入输出接口，适于接收和传送多个数据位；和
ECC处理器，耦合到所述输入输出接口并且耦合到存储区域，适于在多个接收的数据位和错误修正码(ECC)校验位存储到存储区域之前，生成对应于多个接收的数据位的ECC校验位，并且使用从存储区域检索的ECC校验位来校验和修正从存储区域检索的数据位中的任何错误。
CNA2004800232450A 2003-06-12 2004-06-03 磁阻随机存取存储器中的错误检测和修正方法及装置 Pending CN1864232A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/250,201 US6704230B1 (en) 2003-06-12 2003-06-12 Error detection and correction method and apparatus in a magnetoresistive random access memory
US10/250,201 2003-06-12

Publications (1)

Publication Number Publication Date
CN1864232A true CN1864232A (zh) 2006-11-15

Family

ID=31887844

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800232450A Pending CN1864232A (zh) 2003-06-12 2004-06-03 磁阻随机存取存储器中的错误检测和修正方法及装置

Country Status (7)

Country Link
US (1) US6704230B1 (zh)
EP (1) EP1658618B1 (zh)
JP (1) JP2006527447A (zh)
KR (1) KR100646479B1 (zh)
CN (1) CN1864232A (zh)
DE (1) DE602004021187D1 (zh)
WO (1) WO2004112048A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063340A (zh) * 2011-01-19 2011-05-18 西安交通大学 一种提高磁电阻随机存储器高速缓存抗错能力的方法
CN102411517A (zh) * 2010-09-21 2012-04-11 智微科技股份有限公司 易失性存储器的存取方法以及易失性存储器的存取装置
CN102696018A (zh) * 2010-01-08 2012-09-26 国际商业机器公司 用于基于自旋扭矩的存储装置的参考基元
CN103389923A (zh) * 2013-07-25 2013-11-13 苏州国芯科技有限公司 随机存储器访问总线ecc校验装置
CN103399829A (zh) * 2013-07-25 2013-11-20 苏州国芯科技有限公司 高可靠性随机存储系统
CN103973272A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 非易失性逻辑阵列中使用奇偶校验的错误检测
CN105632546A (zh) * 2015-07-21 2016-06-01 上海磁宇信息科技有限公司 一种mram芯片及其自刷新操作方法
CN107203436A (zh) * 2017-05-25 2017-09-26 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置
CN107680634A (zh) * 2012-11-30 2018-02-09 慧荣科技股份有限公司 待测装置、测试器及用于测试待测装置的方法
CN108511028A (zh) * 2015-12-18 2018-09-07 中国科学院计算技术研究所 利用纠错码自动校正访问存储装置数据的装置及方法
CN114415947A (zh) * 2021-12-28 2022-04-29 山东云海国创云计算装备产业创新中心有限公司 一种Dummy read控制方法、装置及介质

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US7370260B2 (en) * 2003-12-16 2008-05-06 Freescale Semiconductor, Inc. MRAM having error correction code circuitry and method therefor
US20050177679A1 (en) * 2004-02-06 2005-08-11 Alva Mauricio H. Semiconductor memory device
US7733729B2 (en) * 2004-04-01 2010-06-08 Nxp B.V. Thermally stable reference voltage generator for MRAM
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
JP2006004560A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置及びその誤り訂正方法
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
FR2875352B1 (fr) * 2004-09-10 2007-05-11 St Microelectronics Sa Procede de detection et de correction d'erreurs pour une memoire et circuit integre correspondant
US20070011513A1 (en) * 2005-06-13 2007-01-11 Intel Corporation Selective activation of error mitigation based on bit level error count
KR100644223B1 (ko) * 2005-12-06 2006-11-10 삼성전자주식회사 리프레쉬 전류소모를 최소화하는 반도체 메모리 장치 및이에 대한 구동방법
US7499313B2 (en) * 2006-06-02 2009-03-03 Honeywell International Inc. Nonvolatile memory with data clearing functionality
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US7822913B2 (en) * 2007-12-20 2010-10-26 Unity Semiconductor Corporation Emulation of a NAND memory system
KR101434405B1 (ko) * 2008-02-20 2014-08-29 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US8456880B2 (en) * 2009-01-30 2013-06-04 Unity Semiconductor Corporation Multiple layers of memory implemented as different memory technology
KR20100096616A (ko) 2009-02-25 2010-09-02 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치에서의 입출력 제어 방법
US8775865B2 (en) * 2009-06-24 2014-07-08 Headway Technologies, Inc. Method and apparatus for scrubbing accumulated disturb data errors in an array of SMT MRAM memory cells including rewriting reference bits
US9170879B2 (en) * 2009-06-24 2015-10-27 Headway Technologies, Inc. Method and apparatus for scrubbing accumulated data errors from a memory system
US8347175B2 (en) * 2009-09-28 2013-01-01 Kabushiki Kaisha Toshiba Magnetic memory
WO2011036817A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 磁気メモリ
JP4956640B2 (ja) * 2009-09-28 2012-06-20 株式会社東芝 磁気メモリ
JP5363644B2 (ja) * 2010-02-16 2013-12-11 株式会社日立製作所 半導体装置
US8291165B2 (en) * 2010-03-12 2012-10-16 Spansion Llc Electronic devices using removable and programmable active processing modules
US20110224810A1 (en) * 2010-03-12 2011-09-15 Spansion Llc Home and building automation
US20110225327A1 (en) * 2010-03-12 2011-09-15 Spansion Llc Systems and methods for controlling an electronic device
KR20140032787A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
JP2013041662A (ja) * 2012-09-25 2013-02-28 Renesas Electronics Corp 半導体装置
KR101989792B1 (ko) 2012-11-01 2019-06-17 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 동작 방법
KR102025340B1 (ko) 2012-11-27 2019-09-25 삼성전자 주식회사 불휘발성 메모리를 포함하는 반도체 메모리 장치, 이를 포함하는 캐쉬 메모리 및 컴퓨터 시스템
WO2014113572A1 (en) * 2013-01-16 2014-07-24 Maxlinear, Inc. Dynamic random access memory for communications systems
US9274715B2 (en) * 2013-08-02 2016-03-01 Qualcomm Incorporated Methods and apparatuses for in-system field repair and recovery from memory failures
US9348697B2 (en) 2013-09-10 2016-05-24 Kabushiki Kaisha Toshiba Magnetic random access memory
US10116336B2 (en) 2014-06-13 2018-10-30 Sandisk Technologies Llc Error correcting code adjustment for a data storage device
US9779865B2 (en) * 2014-10-17 2017-10-03 The Arizona Board Of Regents On Behalf Of The University Of Arizona Voltage-controlled magnetic devices
US9595353B2 (en) * 2015-02-12 2017-03-14 Sandisk Technologies Llc Resistance-based memory with auxiliary redundancy information
US9496018B2 (en) 2015-04-01 2016-11-15 International Business Machines Corporation Nonvolatile memory interface for metadata shadowing
US9563505B2 (en) 2015-05-26 2017-02-07 Winbond Electronics Corp. Methods and systems for nonvolatile memory data management
US9836349B2 (en) 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
JP6697360B2 (ja) * 2016-09-20 2020-05-20 キオクシア株式会社 メモリシステムおよびプロセッサシステム
KR102606873B1 (ko) * 2018-04-30 2023-11-29 에스케이하이닉스 주식회사 리프레시 동작을 제어하기 위한 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
WO2020107301A1 (zh) * 2018-11-29 2020-06-04 华为技术有限公司 一种编码方法、译码方法以及存储控制器
US10573364B1 (en) * 2018-12-13 2020-02-25 Nxp Usa, Inc. Magnetic disturb diagnostic system for MRAM
JP7219397B2 (ja) * 2019-01-18 2023-02-08 富士通株式会社 情報処理装置、記憶制御装置および記憶制御プログラム
US11907544B2 (en) * 2020-08-31 2024-02-20 Micron Technology, Inc. Automated error correction with memory refresh
US11322221B2 (en) 2020-09-30 2022-05-03 Sharp Semiconductor Innovation Corporation Memory device with pipelined access
US12086026B2 (en) 2021-03-17 2024-09-10 Micron Technology, Inc. Multiple error correction code (ECC) engines and ECC schemes
US20230207045A1 (en) * 2021-12-29 2023-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. External magnetic field detection for mram device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493081A (en) * 1981-06-26 1985-01-08 Computer Automation, Inc. Dynamic memory with error correction on refresh
JPH0820964B2 (ja) * 1991-09-13 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ制御装置および方法
US5828513A (en) * 1995-12-07 1998-10-27 International Business Machines Corporation Servo address apparatus and positioning methods for read, write and seek operations in a direct access storage device
ATE557046T1 (de) * 2000-03-22 2012-05-15 Sika Technology Ag Zementdispergierende polymere für selbstkompaktierenden beton mit hoher fliessfähigkeit und hoher festigkeit
US6490217B1 (en) 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories
US20030023922A1 (en) * 2001-07-25 2003-01-30 Davis James A. Fault tolerant magnetoresistive solid-state storage device
US7036068B2 (en) * 2001-07-25 2006-04-25 Hewlett-Packard Development Company, L.P. Error correction coding and decoding in a solid-state storage device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102696018A (zh) * 2010-01-08 2012-09-26 国际商业机器公司 用于基于自旋扭矩的存储装置的参考基元
CN102696018B (zh) * 2010-01-08 2015-03-25 国际商业机器公司 用于基于自旋扭矩的存储装置的参考基元
CN102411517A (zh) * 2010-09-21 2012-04-11 智微科技股份有限公司 易失性存储器的存取方法以及易失性存储器的存取装置
CN102411517B (zh) * 2010-09-21 2013-09-11 智微科技股份有限公司 易失性存储器的存取方法以及易失性存储器的存取装置
CN102063340A (zh) * 2011-01-19 2011-05-18 西安交通大学 一种提高磁电阻随机存储器高速缓存抗错能力的方法
CN102063340B (zh) * 2011-01-19 2012-11-28 西安交通大学 一种提高磁电阻随机存储器高速缓存抗错能力的方法
CN107680634A (zh) * 2012-11-30 2018-02-09 慧荣科技股份有限公司 待测装置、测试器及用于测试待测装置的方法
CN107680634B (zh) * 2012-11-30 2020-07-03 慧荣科技股份有限公司 待测装置、测试器及用于测试待测装置的方法
CN103973272B (zh) * 2013-01-30 2018-06-01 德克萨斯仪器股份有限公司 非易失性逻辑阵列中使用奇偶校验的错误检测
CN103973272A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 非易失性逻辑阵列中使用奇偶校验的错误检测
CN103399829A (zh) * 2013-07-25 2013-11-20 苏州国芯科技有限公司 高可靠性随机存储系统
CN103399829B (zh) * 2013-07-25 2017-03-01 苏州国芯科技有限公司 高可靠性随机存储系统
CN103389923B (zh) * 2013-07-25 2016-03-02 苏州国芯科技有限公司 随机存储器访问总线ecc校验装置
CN103389923A (zh) * 2013-07-25 2013-11-13 苏州国芯科技有限公司 随机存储器访问总线ecc校验装置
CN105632546A (zh) * 2015-07-21 2016-06-01 上海磁宇信息科技有限公司 一种mram芯片及其自刷新操作方法
CN108511028A (zh) * 2015-12-18 2018-09-07 中国科学院计算技术研究所 利用纠错码自动校正访问存储装置数据的装置及方法
CN108511028B (zh) * 2015-12-18 2022-02-08 中国科学院计算技术研究所 利用纠错码自动校正访问存储装置数据的装置及方法
CN107203436A (zh) * 2017-05-25 2017-09-26 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置
CN107203436B (zh) * 2017-05-25 2021-04-06 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置
CN114415947A (zh) * 2021-12-28 2022-04-29 山东云海国创云计算装备产业创新中心有限公司 一种Dummy read控制方法、装置及介质
CN114415947B (zh) * 2021-12-28 2024-02-23 山东云海国创云计算装备产业创新中心有限公司 一种Dummy read控制方法、装置及介质

Also Published As

Publication number Publication date
EP1658618B1 (en) 2009-05-20
EP1658618A2 (en) 2006-05-24
US6704230B1 (en) 2004-03-09
WO2004112048A3 (en) 2005-04-07
KR100646479B1 (ko) 2006-11-15
DE602004021187D1 (de) 2009-07-02
WO2004112048A2 (en) 2004-12-23
KR20060031625A (ko) 2006-04-12
JP2006527447A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
CN1864232A (zh) 磁阻随机存取存储器中的错误检测和修正方法及装置
US9721637B2 (en) Method of writing to a spin torque magnetic random access memory
US6111783A (en) MRAM device including write circuit for supplying word and bit line current having unequal magnitudes
US6097626A (en) MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6163477A (en) MRAM device using magnetic field bias to improve reproducibility of memory cell switching
US10593396B2 (en) Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
CN1610949A (zh) 可伸缩mram元件的写入
US20160180911A1 (en) Method of writing to a spin torque magnetic random access memory
CN1777956A (zh) 同时从/向不同的存储单元的读取/写入
US20200013445A1 (en) Multi-Bit Cell Read-Out Techniques
US10600478B2 (en) Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US7408803B2 (en) Method for writing to magnetoresistive memory cells and magnetoresistive memory which can be written to by the method
US6751147B1 (en) Method for adaptively writing a magnetic random access memory
US10692569B2 (en) Read-out techniques for multi-bit cells
US20080080232A1 (en) Active write current adjustment for magneto-resistive random access memory
US20210343338A1 (en) Overwrite read methods for resistance switching memory devices
US20040042260A1 (en) Write current shunting compensation
US7240275B2 (en) Logical data block, magnetic random access memory, memory module, computer system and method
US6826086B1 (en) Method, apparatus and system for erasing and writing a magnetic random access memory
US20030174537A1 (en) Magnetic memory using reverse magnetic field to improve half-select margin
US20090316472A1 (en) Magnetic random access memory
US10891997B2 (en) Memory array with horizontal source line and a virtual source line
US6728153B2 (en) Magnetic memory which compares first memory cell data bits and second data bits
US20230420021A1 (en) Memory device and memory system
US20040066667A1 (en) Write current shunting compensation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication