CN107680634A - 待测装置、测试器及用于测试待测装置的方法 - Google Patents

待测装置、测试器及用于测试待测装置的方法 Download PDF

Info

Publication number
CN107680634A
CN107680634A CN201711065972.9A CN201711065972A CN107680634A CN 107680634 A CN107680634 A CN 107680634A CN 201711065972 A CN201711065972 A CN 201711065972A CN 107680634 A CN107680634 A CN 107680634A
Authority
CN
China
Prior art keywords
test
pattern
zero
bit pattern
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711065972.9A
Other languages
English (en)
Other versions
CN107680634B (zh
Inventor
杨宗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN107680634A publication Critical patent/CN107680634A/zh
Application granted granted Critical
Publication of CN107680634B publication Critical patent/CN107680634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种待测装置、测试器及用于测试所述待测装置的方法。所述待测装置具有一连接接口、一控制器以及一功能区块。所述连接接口是用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果。所述控制器是用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率。所述功能区块是用以对所述取样后测试型样执行一特定功能并据以产生所述功能测试结果。通过本发明，可达到用一低速测试器来对一待测装置进行一实速功能测试的目的，进而降低测试成本。

Description

待测装置、测试器及用于测试待测装置的方法
本发明要求中华人民共和国申请号2013106318901(申请日2013年11月29日，标题为“待测装置、测试器及用于测试待测装置的方法”)的优先权，以上申请案的所有内容以引用方式纳入。
技术领域
本发明所公开的实施例是关于对半导体产品的测试，尤指一种用于以一低速(lower-speed)测试器来应用实速(at-speed)功能测试的方法以及装置。
背景技术
扫描炼(scan chain)是一种用在电路设计中用来进行扫描测试的技术，确切来说，扫描炼提供一简单的方式以设定及观察电路设计中的每一正反器(flip-flop)。一频率信号是于一转移阶段(shift phase)与一撷取阶段(capture phase)的期间控制在扫描炼中所有的正反器，因此，一测试型样(test pattern)可被输入至由上述正反器所组成的扫描炼，且每一正反器的状况可被读出以判断此电路设计是否通过(pass)扫描测试。
小型制程技术中增加的逻辑闸数量(gate count)以及增加的时序缺陷(timingdefect)逼使测试质量的提升，以维持在测试后出货给客户的芯片的质量层级(qualitylevel)，因此，基于扫描炼的实速测试可用以维持采用先进(advanced)制程的更大、更复杂的芯片的测试质量。为实现基于扫描炼的实速测试，有需要一高速测试器(high-speedtester)来传送(feed)具有一高时钟速率的测试型样，以在一待测装置(device undertest,DUT)上用操作在所述高时钟速率的扫描炼来运行扫描测试。然而，使用高速测试器将无可避免地增加测试成本。
发明内容
本发明的实施例公开了一种用低速测试器(lower-speed tester)来应用一实速功能测试的装置以及方法。
本发明的一第一实施例公开了一种待测装置，所述待测装置包括一连接接口、一控制器以及一功能区块(functional block)。所述连接接口是用以接收以一第一时钟速率传送来的一测试型样并且输出一功能测试结果。所述控制器是用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率。所述功能区块是用以在所述取样后测试型样执行一特定功能并据以产生所述功能测试结果。
在一实施例中，所述待测装置是一闪存控制器芯片。
在一实施例中，所述功能区块是一错误检查及校正(error checking andcorrection,ECC)电路，所述特定功能是一ECC译码操作，且所述ECC电路是设置来使用一共享电路(shared circuitry)来执行一ECC编码操作以及所述ECC译码操作。
在一实施例中，所述待测装置还包括一频率产生器。所述频率产生器是用以产生一内部(internal)参考频率至所述控制器以及所述功能区块，其中所述内部参考频率具有所述第二时钟速率。
本发明的一第二实施例公开了一种测试器，所述测试器包括一测试型样产生器以及一连接接口。所述测试型样产生器是用以产生至少一测试型样。所述连接接口是用以传送所述至少一测试型样至一待测装置以进行一实速功能测试(at-speed functionaltest)，以及自所述测试装置接收至少一功能测试结果，其中所述至少一测试型样是由所述连接接口以一第一时钟速率传送，所述第一时钟速率是低于所述待测装置进行所述实速功能测试所用的一第二时钟速率。
在一实施例中，由所述连接接口所传来的每一测试型样包括被一前一(preceding)单一周期全为零的(one-cycle non-all zero)位型样以及一后一(following)单周期全为零的位型样所包夹的一单一周期并非全为零(one-cycle non-all-zero)的位型样。举例来说，所述至少一测试型样包括一第一测试型样以及一第二测试型样，包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样是同位置的(co-located)位型样。还举例来说，所述至少一测试型样包括一第一测试型样以及一第二测试型样，且包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。此外，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的1。
根据本发明的一第三实施例公开一种用于测试一待测装置的方法，所述方法包括：产生至少一测试型样；以一第一时钟速率将所述至少一测试型样传送至所述待测装置；使用一第二时钟速率来对所述测试型样进行取样并据以产生至少一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率；对所述至少一取样后测试型样执行一特定功能并及据以产生至少一功能测试结果；以及输出所述至少一功能测试结果。
在一实施例中，每一测试型样包括被一前一单周期全为零的位型样以及一下一单周期全为零的位型样所包夹的一单周期并非全为零的位型样。举例来说，产生所述至少一功能测试结果的步骤包括：产生一第一测试型样以及一第二测试型样，其中包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位图是并非同位置的(co-located)位型样。还举例来说，产生所述至少一功能测试结果的步骤包括：产生一第一测试型样以及一第二测试型样，其中包括于所述第一测试型样的所述单一周期并非全为零的位型样与包括于所述第二测试型样的所述单一周期并非全为零的位型样不同。此外，包括于所述第一测试型样的所述单一周期并非全为零的位型样以及包括于所述第二测试型样的所述单一周期并非全为零的位型样具有不同数量的1。
在一实施例中，所述待测装置是一闪存控制器芯片。
在一实施例中，执行所述特定功能的步骤包括：利用一错误检查及校正电路来执行所述特定功能。所述特定功能是一ECC译码操作，且所述ECC电路是用以使用共享电路(shared circuitry)来执行一ECC编码操作以及所述ECC译码操作。
附图说明
图1是根据本发明的一实施例的测试系统的示意图。
图2是测试型样产生器所产生的一测试型样以及被控制器所取得的一取样后测试型样的一实施例的示意图。
图3是图1所示的测试型样产生器所产生的不同测试型样的第一范例的示意图。
图4是图1所示的测试型样产生器所产生的不同测试型样的第二范例的示意图。
图5是图1所示的测试型样产生器所产生的不同测试型样的第三范例的示意图。
图6是图1所示的错误检查及校正电路的一范例的示意图。
图7是根据本发明的一实施例而用于对一待测装置进行测试的方法的流程图。
其中，附图标记说明如下：
100 测试系统
102 测试器
104 闪存控制器芯片
112、122 连接接口
114 测试型样产生器
116 判断逻辑电路
123 频率产生器
124 控制器
126 ECC电路
700～718 步骤
TP1、TP2 测试型样
f1 第一时钟速率
f2 第一时钟速率
CLKREF 内部参考频率
DR1、DR2 解码结果
TP1’、TP2’ 取样后测试型样
具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包括」是一开放式的用语，故应解释成「包括但不限定于」。另外，「耦接」一词在此是包括任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或通过其他装置或连接手段间接地电气连接至所述第二装置。
请参考图1，图1是根据本发明的一实施例的测试系统的示意图。测试系统100包括测试设备(例如一测试器102)以及一待测装置(例如一闪存控制器芯片104)。测试器102包括一连接接口112、一测试型样产生器114以及一判断逻辑电路(decision logic)116。闪存控制器芯片104包括一连接接口122、一芯片上频率源(on-chip clock source，例如一频率产生器123)、一控制器124以及一功能区块(例如一错误检查及校正(error checking andcorrection,ECC)电路126)。请注意，图1仅显示了跟本发明有关的组件，在实际应用中，测试器120可具有额外的组件及/或闪存控制器芯片104可具有额外的组件。
测试器102以及闪存控制器芯片104是通过连接接口112、122来连接，其中连接接口112、122是作为输入/输出(input/output,I/O)接口，举例来说，连接接口112可包括探针(probe)，以及连接接口122可包括接触点(contact)。在本实施例中，测试器102是一低速测试器，用以在一较低时钟速率之下提供测试数据，而闪存控制器芯片104则是在一正常(normal)操作中被设置来控制操作在一较高时钟速率之下的闪存(未图示)的存取(读/写)。本发明通过将一低速测试数据馈入至闪存控制器芯片104，来将一实速功能测试(at-speed test)应用至闪存控制器芯片104，而不同于现有技术中基于扫描炼的实速测试(scan chain based at-speed test)。细节将叙述如下。
在测试器102中的测试型样产生器114是设置来产生由多个位型样(bit pattern)所组成的一测试型样TP1，举例来说(但不用以限定本发明)，每一位型样是由8个位(也就是一字节(byte))所组成。测试型样产生器114将测试型样TP1输出至连接接口112。在本实施例中，连接接口112是设置来以每个频率周期(cycle)传送一个位型样(也就是一字节)，其中测试型样TP1是以一第一时钟速率f1来传送，因此，闪存控制器芯片104中的连接接口122是被设置来接收以第一时钟速率f1所传送的测试型样TP1，并且再将接收到的测试型样TP1转送给控制器124。频率产生器123是设置来产生一内部参考频率CLKREF至控制器124以及ECC电路126，其中内部参考频率CLKREF具有高于第一时钟速率f1的一第二时钟速率f2。举例来说，频率产生器123可由一锁相回路(phase-locked loop,PLL)来加以实现。控制器124以及ECC电路126是基于内部参考频率CLKREF来操作。在本实施例中，控制器124是用来使用第二时钟速率f2来对测试型样TP1进行取样，并且据以产生一取样后测试型样(sampled testpattern)TP1’。ECC电路126是设置来对取样后测试型样TP1’执行一特定功能(例如一ECC译码操作)，并且据以产生一解码结果DR1以作为一功能测试结果。接着，控制器124会通过连接接口112、122来将因应测试型样TP1而产生的功能测试结果(例如DR1)传送给判断逻辑电路116，也就是说，闪存控制器芯片104的连接接口122会输出功能测试结果(例如DR1)，以及测试器102的连接接口112会接收功能测试结果(例如DR1)。接着，判断逻辑电路116会参照功能测试结果(例如DR1)来判闪存控制器芯片104是否通过实速功能测试。
请注意，当进行实速功能测试时，闪存控制器芯片104是被控制在一正常功能模式(normal functional mode)之下操作。此外，控制器124会采取一读取闪存动作(readflash memory action)，以获得取样后测试型样TP1’来作为读取自闪存(未图标)的一储存数据(stored data)，换言的，取样后测试型样TP1’是对测试器102所提供的测试型样TP1进行取样而获得的一虚拟(pseudo)闪存数据。ECC电路126可将取样后测试型样TP1’的连续位视为要被译码的编码字符(codeword)来处理。当ECC电路126是被设计为具有错误检查及校正能力时，若错误位数并未超过一可接收的大小时，则出现在取样后测试型样TP1’中的错误位应会被ECC电路126所校正。假设本实施例的ECC电路126是设置来对具有980个同位(parity)位的一BCH(Bose,Ray-Chaudhuri and Hocquenghem)编码字符进行译码，则ECC电路126最多可校正于BCH编码字符的一数据区块中所发现的70个错误位。为了达到通过使用一低速测试器来对ECC电路126执行功能测试的目的，测试型样产生器114需要基于ECC电路126的错误检查及校正能力以及第二时钟速率f2与第一时钟速率f1之间的频率比(frequency ratio)来产生测试型样TP1。由于第二时钟速率f2高于第一时钟速率f1，因此在一频率周期内传送的位型样会被控制器124进行多次取样。在ECC电路126最多可校正M位以及第二时钟速率f2与第一时钟速率f1之间的频率比是K(亦即K＝ff1 2)的情况下，故意设置于测试型样TP1中的错误位的个数N需要满足N*L≦M的条件，因此，若ECC电路126没有缺陷(defect)，则包括于取样后测试型样TP1’中的错误位可保证会被ECC电路126所校正，也就是说，若ECC电路126能够正常地运作，则译码结果DR1就应该是没有错误(error-free)；反之，闪存控制器芯片104便无法通过实速功能测试。
请参考图2，图2是测试型样产生器114所产生的一测试型样以及被控制器124所取得的一取样后测试型样的一实施例的示意图。如图2所示，由测试器102传送来的测试型样TP1具有单一周期并非全为零(one-cycle non-all-zero)的位型样”5B”(亦即01011011)，其包夹于一前一(preceding)单一周期全为零(one-cycle all zero)的位型样“00”以及一下一(following)单一周期全为零的位型样“00”之间，其中单一周期并非全为零的位型样“5B”是用以故意带入错误位。较佳地，测试型样TP1可在一单一周期并非全为零的位型样“5B”之前具有多个连续的单一周期全为零的位型样“00”，以及所述单一周期并非全为零的位型样“5B”之后具有多个连续的单一周期全为零的位型样“00”。在本实施例中，第一时钟速率f1是10MHz(megahertz)且第二时钟速率f2是130MHz，因此，一外部频率周期刚好等于100ns(nanosecond)，以及一内部频率周期是约略为7.6ns。如此一来，在一外部频率周期内所传送的单一周期并非全为零的位型样“5B”(即一个字节的“5B”型样)是被取样13次，以在取样后测试型样TP1’中产生一13字节的“5B”型样。具体来说，单一周期并非全为零的位型样“5B”具有5个”1”以及3个”0”，且取样后测试型样TP1’可被视为具有一数据区块被一13字节的“5B”型样所故意修改的一全为零(all-zero)编码字符，其中所述13字节的“5B”型样是作为具有65个错误位(亦即65个”1”)分布于其中的一错误型样(error pattern)。假设ECC电路126最多可校正于BCH编码字符的一数据区块中所发现的70个错误位，若ECC电路126不具有缺陷，则译码结果DR1应为一全为零的编码字符，因此，判断逻辑电路116可检查译码结果DR1以判断闪存控制器芯片104是一正常芯片或是一失效/故障芯片。
在上述实施例中，测试器102可产生一单一(single)测试型样，来将实速功能测试应用至一闪存控制器芯片，然而，此仅为说明的目的，并非对本发明的一限制。为提升可测试性(testability)，测试器102可被设置来依序地产生多个测试型样，并且基于针对所述多个测试型样而被连续产生的多个功能测试结果来判断闪存控制器芯片是一正常芯片或是一失效/故障芯片。请再次参考图1，在一设计变化中，测试型样产生器114会进一步产生另一测试型样TP2，控制器124会进一步产生另一取样后测试型样TP2’，以及ECC电路126会进一步对取样后测试型样TP2’执行一ECC译码操作以产生一译码结果DR2来作为一功能测试结果。由于熟习技艺者在阅读完以上关于基于测试型样TP1的实速功能测试的说明书段落后，应可轻易了解基于测试型样TP2的实速功能测试的细节，故在此将不再赘述以求简洁。
测试型样TP2不同于测试型样TP1的地方可在于单一周期并非全为零的位型样的型样位置及/或型样内容。请参考图3，图3是图1所示的测试型样产生器114所产生的不同测试型样的第一范例的示意图。如图3所示，测试型样TP1以及测试型样TP2中每一测试型样均包括相同的单一周期并非全为零的位型样“5B”，其包夹于前一单一周期全为零的位型样“00”以及下一单一周期全为零的位型样“00”之间，然而，在测试型样TP1中的单一周期并非全为零的位型样“5B”以及在测试型样TP2中的单一周期并非全为零的位型样“5B”并非是同位置的位型样(co-located bit pattern)。在本实施例中，相较于测试型样TP1中的单一周期并非全为零的位型样“5B”，测试型样TP2中的单一周期并非全为零的位型样“5B”会提前一个外部频率周期而被传送。
请参考图4，图4是图1所示的测试型样产生器所产生的不同测试型样的第二范例的示意图。如图4所示，测试型样TP1包括被前一单一周期全为零的位型样“00”以及下一单一周期全为零的位型样“00”所包夹的一单一周期并非全为零的位型样“5B”，而测试型样TP2则包括被前一单一周期全为零的位型样“00”以及下一单一周期全为零的位型样“00”所包夹的另一不同的单一周期并非全为零的位型样“F1”(亦即11110001)。在本实施例中，在测试型样TP1中的单一周期并非全为零的位型样“5B”以及在测试型样TP2中的单一周期并非全为零的位型样“F1”(亦即11110001)是同位置的位型样。
请参考图5，图5是图1所示的测试型样产生器114所产生的不同测试型样的第三范例的示意图。如图5所示，测试型样TP1包括被前一单一周期全为零的位型样“00”以及下一单一周期全为零的位型样“00”所包夹的单一周期并非全为零的位型样“5B”，而测试型样TP2则包括被前一单一周期全为零的位型样“00”以及下一单一周期全为零的位型样“00”所包夹的另一不同的单一周期并非全为零的位型样“F1”(亦即11110001)。在本实施例中，在测试型样TP1中的单一周期并非全为零的位型样“5B”以及在测试型样TP2中的单一周期并非全为零的位型样“F1”(亦即11110001)并非同位置位型样。
在上述范例中，单一周期并非全为零位型样“5B”以及“F1”之中每一者具有相同数量的1(亦即错误位)，然而，此仅为说明的目的，并非对本发明的一限制。在另一范例中，测试型样TP1以及测试型样TP2中的单一周期并非全为零的位型样可具有不同数量的1(亦即错误位)，同样可达到用一低速测试器来对一待测装置进行一实速功能测试的目的。
在一范例设计中，ECC电路126是一可配置的ECC引擎(configurable ECCengine)，负责执行ECC编码操作以及ECC译码操作。请参考图6，图6是图1所示的ECC电路126的一范例的示意图。在本范例中，ECC电路126是被设置来使用一共享电路(sharedcircuitry)来执行ECC编码操作以及ECC译码操作，其中所述共享电路包括编码器/译码器、关键方程式处理器(Key-equation-solver)以及秦式搜寻(Chien-search)电路。具体而言，由于ECC电路126是可配置的，因此ECC电路126可被配置而作为一ECC编码器或是作为一ECC译码器的用。虽然实速功能测试是为了获得由ECC译码功能所产生的功能测试结果，但由于ECC编码功能以及ECC译码功能是由使用相同的电路架构来执行，故ECC编码功能也会被一并测试。
请参考图7，图7是根据本发明的一实施例而用于对一待测装置进行测试的方法的流程图。请注意，假若可获得相同的结果，则这些步骤并不一定要遵照图7所示的执行次序来执行。图7所示的方法可被图1所示的测试系统100所采用，并可简单归纳如下：
步骤700：开始；
步骤702：设定一待测装置(例如闪存控制器芯片104)进入一正常功能模式；
步骤704：设定控制器124以执行一读取闪存动作；
步骤706：产生至少一测试型样；
步骤708：将以一第一时钟速率所传送的至少一测试型样传送至所述待测装置；
步骤710：通过使用一第二时钟速率来对所述至少一测试型样进行取样，并据以产生至少一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率；
步骤712：对所述至少一取样后测试型样执行一特定功能(例如一ECC译码操作)，并据以产生至少一功能测试结果；
步骤714：输出所述至少一功能测试结果；
步骤716：根据所述至少一功能测试结果来判断所述待测装置是否通过实速功能测试；
步骤718：结束。
由于本领域技术人员在阅读完以上段落后应可轻易了解图7中每一步骤的细节，为简洁，在此将省略进一步的描述。
在上述实施例中，闪存控制器104仅作为使用所提出的基于低速测试型样输入的实速功能测试架构来进行测试的待测装置的一范例。实际上，所提出的基于低速测试型样输入的实速功能测试架构可被用来测试其他的半导体产品，例如，所提出的基于低速测试型样输入的实速功能测试架构可被用来测试任何设置有ECC译码功能的半导体产品。这些设计变化皆属于本发明的范畴。
在上述实施例中，ECC电路126仅作为负责处理一取样后测试型样以产生一待测装置的一功能测试结果的功能区块的一范例。通过使用一高时钟速率对一低速测试器所提供的一测试型样进行取样所得到的取样后测试型样亦可被传送至另一待测装置的一不同的功能区块，以将实速功能测试应用至所述另一待测装置。这些设计变化皆属于本发明的范畴。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种待测装置，其特征在于包括：
一连接接口，用以接收以一第一时钟速率所传送的一测试型样并且输出一功能测试结果，其中该测试型样包含了故意带入的多个错误位，且该测试型样包括被一前一单一时钟周期全为零的位型样以及一下一单一时钟周期全为零的位型样所包夹的一单一时钟周期并非全为零的位型样；
一控制器，用以通过使用一第二时钟速率来对所述测试型样进行取样并据以产生一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率，且该取样后测试型样为多个复制的该测试型样以增加所故意带入的该多个错误位；
一错误检查及校正电路，用以对所述取样后测试型样执行一错误检查及校正译码操作以产生所述功能测试结果。
2.如权利要求1所述的待测装置，其特征在于，所述待测装置是一闪存控制器芯片。
3.如权利要求1所述的待测装置，其特征在于，所述错误检查及校正电路是设置来使用一共享电路以执行一错误检查及校正编码操作以及所述错误检查及校正译码操作。
4.如权利要求1所述的待测装置，其特征在于还包括：
一频率产生器，用以产生一内部参考频率至所述控制器以及所述错误检查及校正电路，其中所述内部参考频率具有所述第二时钟速率。
5.一种用于测试一待测装置的方法，其特征在于包括：
产生至少一测试型样，其中该测试型样包含了故意带入的多个错误位，且该测试型样包括被一前一单一时钟周期全为零的位型样以及一下一单一时钟周期全为零的位型样所包夹的一单一时钟周期并非全为零的位型样；
以一第一时钟速率将所述至少一测试型样传送至所述待测装置；
使用一第二时钟速率来对所述测试型样进行取样并据以产生至少一取样后测试型样，其中所述第二时钟速率高于所述第一时钟速率，且该取样后测试型样为多个复制的该测试型样以增加所故意带入的该多个错误位；
对所述至少一取样后测试型样执行一错误检查及校正译码操作以产生至少一功能测试结果；以及
输出所述至少一功能测试结果。
6.如权利要求5所述的方法，其特征在于，所述待测装置是一闪存控制器芯片。
7.一种测试器，其特征在于包括：
一测试型样产生器，用以产生至少一测试型样，其中该至少一测试型样包含了故意带入的多个错误位；以及
一连接接口，用以传送所述至少一测试型样至一待测装置以进行取样来实现一实速功能测试，以及自所述测试装置接收至少一功能测试结果，其中所述至少一测试型样是由所述连接接口以一第一时钟速率传送，所述第一时钟速率是低于所述待测装置进行所述实速功能测试所用的一第二时钟速率。
8.如权利要求7所述的测试器，其特征在于，由所述连接接口所传送的每一测试型样包括被一前一单一周期全为零的位型样以及一下一单一周期全为零的位型样所包夹的一单一周期并非全为零的位型样。
9.如权利要求8所述的测试器，其特征在于，所述至少一测试型样包括一第一测试型样以及一第二测试型样，包括于所述第一测试型样的所述单一时钟周期并非全为零的位型样与包括于所述第二测试型样的所述单一时钟周期并非全为零的位型样相同，且包括于所述第一测试型样的所述单一时钟周期并非全为零的位型样以及包括于所述第二测试型样的所述单一时钟周期并非全为零的位型样是同位置的位型样。
10.如权利要求8所述的测试器，其特征在于，所述至少一测试型样包括一第一测试型样以及一第二测试型样，且包括于所述第一测试型样的所述单一时钟周期并非全为零的位型样与包括于所述第二测试型样的所述单一时钟周期并非全为零的位型样不同。
CN201711065972.9A 2012-11-30 2013-11-29 待测装置、测试器及用于测试待测装置的方法 Active CN107680634B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261731482P 2012-11-30 2012-11-30
US61/731,482 2012-11-30
US14/089,730 2013-11-25
US14/089,730 US9437328B2 (en) 2012-11-30 2013-11-25 Apparatus and method for applying at-speed functional test with lower-speed tester
CN201310631890.1A CN103854703B (zh) 2012-11-30 2013-11-29 待测装置及用于测试待测装置的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310631890.1A Division CN103854703B (zh) 2012-11-30 2013-11-29 待测装置及用于测试待测装置的方法

Publications (2)

Publication Number Publication Date
CN107680634A true CN107680634A (zh) 2018-02-09
CN107680634B CN107680634B (zh) 2020-07-03

Family

ID=50826746

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310631890.1A Active CN103854703B (zh) 2012-11-30 2013-11-29 待测装置及用于测试待测装置的方法
CN201711065972.9A Active CN107680634B (zh) 2012-11-30 2013-11-29 待测装置、测试器及用于测试待测装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310631890.1A Active CN103854703B (zh) 2012-11-30 2013-11-29 待测装置及用于测试待测装置的方法

Country Status (3)

Country Link
US (1) US9437328B2 (zh)
CN (2) CN103854703B (zh)
TW (1) TWI541522B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692402B2 (en) * 2014-12-25 2017-06-27 Intel Corporation Method, apparatus, system for centering in a high performance interconnect
US10481203B2 (en) 2015-04-04 2019-11-19 Nvidia Corporation Granular dynamic test systems and methods
US10281524B2 (en) 2015-10-27 2019-05-07 Nvidia Corporation Test partition external input/output interface control for test partitions in a semiconductor
CN105469831B (zh) * 2015-11-24 2019-01-18 英业达科技有限公司 存储器模块的测试方法
TWI594262B (zh) * 2015-12-14 2017-08-01 英業達股份有限公司 記憶體模組的測試方法
US10088525B2 (en) * 2016-02-11 2018-10-02 Texas Instruments Incorporated Non-interleaved scan operation for achieving higher scan throughput in presence of slower scan outputs
US10672496B2 (en) * 2017-10-24 2020-06-02 Micron Technology, Inc. Devices and methods to write background data patterns in memory devices
TWI776785B (zh) * 2022-04-07 2022-09-01 點序科技股份有限公司 裸晶測試系統及其裸晶測試方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267212A (en) * 1990-10-23 1993-11-30 Oki Electric Industry Co., Ltd. Random access memory with rapid test pattern writing
US20050097432A1 (en) * 2002-04-22 2005-05-05 Kazuhisa Obuchi Error-detecting encoding and decoding apparatus and dividing apparatus
CN1802811A (zh) * 2003-06-09 2006-07-12 爱德万测试株式会社 传送系统、接收装置、测试装置及测试头
CN1864232A (zh) * 2003-06-12 2006-11-15 因芬尼昂技术股份公司 磁阻随机存取存储器中的错误检测和修正方法及装置
CN101211285A (zh) * 2006-12-29 2008-07-02 佛山市顺德区顺达电脑厂有限公司 内存错误仿真装置及其方法
CN101681284A (zh) * 2007-06-12 2010-03-24 美光科技公司 以每单元变化位将错误校正码编程到固态存储器装置中
CN102339647A (zh) * 2010-07-23 2012-02-01 北京兆易创新科技有限公司 一种检错/纠错校验模块的检测方法及装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177630A (en) * 1990-12-14 1993-01-05 Westinghouse Electric Corp. Method and apparatus for generating and transferring high speed data for high speed testing applications
US5524114A (en) * 1993-10-22 1996-06-04 Lsi Logic Corporation Method and apparatus for testing semiconductor devices at speed
US6195772B1 (en) * 1996-06-21 2001-02-27 Altera Corporaiton Electronic circuit testing methods and apparatus
JPH1073643A (ja) * 1996-09-02 1998-03-17 Mitsubishi Electric Corp 半導体装置試験治具
JPH11316617A (ja) * 1998-05-01 1999-11-16 Mitsubishi Electric Corp 半導体回路装置
US6489819B1 (en) * 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
US6345373B1 (en) * 1999-03-29 2002-02-05 The University Of California System and method for testing high speed VLSI devices using slower testers
US6469684B1 (en) * 1999-09-13 2002-10-22 Hewlett-Packard Company Cole sequence inversion circuitry for active matrix device
JP4115676B2 (ja) * 2001-03-16 2008-07-09 株式会社東芝 半導体記憶装置
US6701476B2 (en) 2001-05-29 2004-03-02 Motorola, Inc. Test access mechanism for supporting a configurable built-in self-test circuit and method thereof
US7370256B2 (en) 2001-09-28 2008-05-06 Inapac Technology, Inc. Integrated circuit testing module including data compression
WO2003032000A1 (fr) * 2001-10-05 2003-04-17 Matsushita Electric Industrial Co., Ltd. Procede et systeme de verification d'une lsi, et appareil d'essai de la lsi
JP4373111B2 (ja) * 2002-03-14 2009-11-25 パナソニック株式会社 テスト回路
US6915469B2 (en) * 2002-11-14 2005-07-05 Advantest Corporation High speed vector access method from pattern memory for test systems
KR100452335B1 (ko) * 2002-11-25 2004-10-12 삼성전자주식회사 고속동작 테스트가 가능한 반도체 메모리장치의 데이터확장회로 및 그 방법
EP1480048A1 (en) * 2003-05-23 2004-11-24 Koninklijke Philips Electronics N.V. Automatic test pattern generation
US7730368B2 (en) * 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
EP1585139A1 (en) * 2004-04-08 2005-10-12 STMicroelectronics Pvt. Ltd An on-chip and at-speed tester for testing and characterization of different types of memories
JP2005337740A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法
US7228476B2 (en) * 2004-11-05 2007-06-05 Stmicroelectronics, Inc. System and method for testing integrated circuits at operational speed using high-frequency clock converter
KR100714482B1 (ko) * 2005-07-11 2007-05-04 삼성전자주식회사 반도체 장치, 테스트 기판, 반도체 장치의 테스트 시스템및 반도체 장치의 테스트 방법
JP4641900B2 (ja) * 2005-08-24 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置及びテスト方法
CN101529518B (zh) 2005-11-01 2013-10-30 晟碟以色列有限公司 用于测试快闪存储器的方法、系统和计算机可读代码
US8302065B2 (en) 2006-03-13 2012-10-30 Freescale Semiconductor, Inc. Device and method for testing a device
KR100736675B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
KR100825790B1 (ko) * 2006-11-07 2008-04-29 삼성전자주식회사 데이터를 압축시키는 테스트 콘트롤러를 채용한 테스트시스템, 데이터 압축 회로 및 테스트 방법
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7852099B1 (en) * 2007-01-31 2010-12-14 Ixys Ch Gmbh Frequency trimming for internal oscillator for test-time reduction
TWI381390B (zh) * 2008-04-10 2013-01-01 Phison Electronics Corp 快閃記憶體的損壞區塊辨識方法、儲存系統及其控制器
MY166393A (en) 2010-05-05 2018-06-25 Teradyne Inc System for concurrent test of semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267212A (en) * 1990-10-23 1993-11-30 Oki Electric Industry Co., Ltd. Random access memory with rapid test pattern writing
US20050097432A1 (en) * 2002-04-22 2005-05-05 Kazuhisa Obuchi Error-detecting encoding and decoding apparatus and dividing apparatus
CN1802811A (zh) * 2003-06-09 2006-07-12 爱德万测试株式会社 传送系统、接收装置、测试装置及测试头
CN1864232A (zh) * 2003-06-12 2006-11-15 因芬尼昂技术股份公司 磁阻随机存取存储器中的错误检测和修正方法及装置
CN101211285A (zh) * 2006-12-29 2008-07-02 佛山市顺德区顺达电脑厂有限公司 内存错误仿真装置及其方法
CN101681284A (zh) * 2007-06-12 2010-03-24 美光科技公司 以每单元变化位将错误校正码编程到固态存储器装置中
CN102339647A (zh) * 2010-07-23 2012-02-01 北京兆易创新科技有限公司 一种检错/纠错校验模块的检测方法及装置

Also Published As

Publication number Publication date
TW201421052A (zh) 2014-06-01
US20140157067A1 (en) 2014-06-05
US9437328B2 (en) 2016-09-06
CN103854703B (zh) 2017-12-05
CN107680634B (zh) 2020-07-03
TWI541522B (zh) 2016-07-11
CN103854703A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103854703B (zh) 待测装置及用于测试待测装置的方法
US10845416B2 (en) Software-based self-test and diagnosis using on-chip memory
US8650524B1 (en) Method and apparatus for low-pin count testing of integrated circuits
US9933485B2 (en) Deterministic built-in self-test based on compressed test patterns stored on chip and their derivatives
US8887018B2 (en) Masking circuit removing unknown bit from cell in scan chain
US8904256B1 (en) Method and apparatus for low-pin count testing of integrated circuits
US9043662B2 (en) Double data rate memory physical interface high speed testing using self checking loopback
US9151800B2 (en) Chip testing with exclusive OR
JP5174357B2 (ja) 組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速ｉ／ｏ
US9599673B2 (en) Structural testing of integrated circuits
US20130326281A1 (en) X-Tracer: A Reconfigurable X-Tolerance Trace Compressor for Silicon Debug
TWI609190B (zh) 可將測試資料儲存於掃描鏈的積體電路自動測試架構及其方法
US20220120811A1 (en) High-speed functional protocol based test and debug
US20050138500A1 (en) Functional test design for testability (DFT) and test architecture for decreased tester channel resources
Bhakthavatchalu et al. 32-bit reconfigurable logic-BIST design using Verilog for ASIC chips
CN106896317A (zh) 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统
Lee et al. Reduced-pin-count BOST for test-cost reduction
CN102540047A (zh) 一种测试覆盖率的评估方法
CN101957430A (zh) 一种可降低噪声的边界扫描测试方法和装置
Cook et al. Built-in self-diagnosis exploiting strong diagnostic windows in mixed-mode test
KR101556290B1 (ko) 저속 테스터에 급속 기능 테스트를 적용하기 위한 장치 및 방법
JP2013131274A (ja) 半導体装置
JP2005121399A (ja) バーンインシステムおよびバーンイン試験方法
Huhn et al. Embedded Compression Architecture for Test Access Ports
CN105117264A (zh) 一种bin文件转换为atp文件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant