CN108511028A - 利用纠错码自动校正访问存储装置数据的装置及方法 - Google Patents
利用纠错码自动校正访问存储装置数据的装置及方法 Download PDFInfo
- Publication number
- CN108511028A CN108511028A CN201810356725.2A CN201810356725A CN108511028A CN 108511028 A CN108511028 A CN 108511028A CN 201810356725 A CN201810356725 A CN 201810356725A CN 108511028 A CN108511028 A CN 108511028A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- storage device
- check bit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本公开提供了一种利用纠错码自动校正访问存储装置数据的装置及方法，其中，该利用纠错码自动校正访问存储装置数据的装置包括：存储装置模块，用于存储数据，其包括用于存储数据的区域与用于存储监督位的区域；编码器模块，包括监督位生成模块与合并模块，监督位生成模块用于根据数据生成监督位；合并模块用于将数据与监督位合并；解码器模块，用于当存储装置模块读取数据时，根据监督位检验所读取的数据的正确性，当发现所读取的数据中存在错误数据时，发送错误信号，同时将错误数据进行校正，并将校正后的数据发送给存储装置模块。本公开实现了数据自动校正的目的，避免了数据错误增多导致最后校正失败的情况。
Description
本公开是2015年12月18日所提出的申请号为201510958912.4、公开名称为《一种用于自动校正访问存储装置数据的装置及方法》的发明专利申请的分案申请。
技术领域
本公开涉及数据存储、数据校正等技术领域，特别涉及一种用于自动校正访问存储装置数据的装置及方法。
背景技术
目前存储系统采用纠错码(error correction codes，ECC)来进行检测和校正出错的数据。通常，通过在一系列固定长度的数据位后添加若干位固定的监督位来实现。在检测8比特数据时，若随机定位错误的数量由变量p表示，已知位置的符号错误的数量由变量q表示，之后提供m个ECC的监督位，则m，p与q之间的关系为m＝2p+q。
虽然ECC能够对存储系统中读出的数据进行校正，存放于存储系统中的出错数据并没有被校正。所以存储系统中的数据错误会不断积累，导致错误的数量太多，出现校正失败的问题。
发明内容
针对现有技术的不足，本公开提出一种用于自动校正访问存储装置数据的装置，包括：
存储装置模块，用于存储数据，其中所述存储装置模块包括用于存储数据的区域与用于存储监督位的区域；
编码器模块，包括监督位生成模块与合并模块，其中所述监督位生成模块用于根据所述数据生成监督位；所述合并模块用于将所述数据与所述监督位合并；
解码器模块，用于当所述存储装置模块读取所述数据时，所述解码器模块根据所述监督位检验所读取的所述数据的正确性，当发现所读取的所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给所述存储装置模块。
在一些实施例中，所述用于自动校正访问存储装置数据的装置还包括读写单元模块，用于读写数据及读写与所述数据相对应的监督位；其中，所述解码器模块将校正后的数据发送给所述读写单元模块，由读写单元模块将校正后的数据发重新写回所述存储装置模块。
在一些实施例中，所述解码器模块包括校验子生成模块、数据解析模块、纠错码生成模块、数据纠错模块；其中所述校验子生成模块用于根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；所述数据解析模块用于将所述数据与所述监督位分离，输出待校验数据；所述纠错码生成模块用于根据所述校验子生成纠错码与错误信息；所述数据纠错模块用于根据所述纠错码对所述待校验数据进行纠错。
在一些实施例中，所述监督位为m个，m＝2p+q，为随机错误数量，q为校正错误数量，p、q均为正整数。
在一些实施例中，所述错误信号中包含数据中错误的个数和错误是否可校正信号；若错误数据不可校正，则直接返回错误信号，若错误数据可校正，则将校正后的数据重新写会存储装置，由此实现数据自动校正。
本公开还提出一种用于自动校正访问存储装置数据的方法，包括：
步骤1，获取数据，并根据所述数据生成对应的监督位，将所述数据与所述监督位合并；
步骤2，当所述存储装置读取所述数据时，根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给存储装置。
在一些实施例中，所述的用于自动校正访问存储装置数据的方法还包括读写数据及读写与所述数据相对应的监督位。
在一些实施例中，所述步骤2包括根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；将所述数据与所述监督位分离，输出待校验数据；根据所述校验子生成纠错码与错误信息；根据所述纠错码对所述待校验数据进行纠错。
在一些实施例中，所述监督位为m个，m＝2p+q，为随机错误数量，q为校正错误数量，p、q均为正整数。
在一些实施例中，所述错误信号中包含数据中错误的个数和错误是否可校正信号；若错误数据不可校正，则直接返回错误信号，若错误数据可校正，则将校正后的数据重新写会存储装置，由此实现数据自动校正。
本公开还提出一种用于自动校正访问存储装置数据的装置，包括：
存储装置模块，用于存储数据，其中所述存储装置模块包括用于存储数据的区域与用于存储监督位的区域；
编码器模块，用于获取数据，并根据所述数据生成对应的监督位；
解码器模块，用于当所述存储装置模块读取所述数据时，所述解码器模块根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给读写单元，读写单元将校正后数据重新写回存储装置，以避免数据错误增加。
在一些实施例中，所述的用于自动校正访问存储装置数据的装置还包括读写单元模块，用于读写数据及读写与所述数据相对应的监督位。
在一些实施例中，所述编码器模块包括监督位生成模块与合并模块；其中所述监督位生成模块用于根据所述数据生成监督位；所述合并模块用于将所述数据与所述监督位按特定顺序合并到一起，并将合并的数据输出。
在一些实施例中，所述解码器模块包括校验子生成模块、数据解析模块、纠错码生成模块、数据纠错模块；其中所述校验子生成模块用于根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；所述数据解析模块用于将所述数据与所述监督位分离，输出待校验数据；所述纠错码生成模块用于根据所述校验子生成纠错码与错误信息；所述数据纠错模块用于根据所述纠错码对所述待校验数据进行纠错。
本公开还提出一种用于自动校正访问存储装置数据的方法，包括：
步骤1，获取数据，并根据所述数据生成对应的监督位；
步骤2，当所述存储装置读取所述数据时，所述解码器根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给读写单元，读写单元将校正后数据重新写回存储装置，以避免数据错误增加。
在一些实施例中，所述的用于自动校正访问存储装置数据的方法，还包括读写数据及读写与所述数据相对应的监督位。
在一些实施例中，所述的用于自动校正访问存储装置数据的方法，所述步骤1包括根据所述数据生成监督位；将所述数据与所述监督位按特定顺序合并到一起，并将合并的数据输出。
在一些实施例中，所述的用于自动校正访问存储装置数据的方法，所述步骤2包括根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；将所述数据与所述监督位分离，输出待校验数据；根据所述校验子生成纠错码与错误信息；根据所述纠错码对所述待校验数据进行纠错。
由以上方案可知，本公开的优点在于：
本公开在遇到无法校正错误的时候返回错误信号，当出现可校正的错误时，则将校正后的数据重新写会存储装置，从而实现了数据自动校正的目的，避免了数据错误增多导致最后校正失败的情况。
附图说明
图1示出了本公开的概要构成图。
图2示出了本公开的编码器模块的概要构成图。
图3示出了本公开编码过程的流程图。
图4示出了本公开的解码器模块的概要构成图。
图5示出了本公开解码过程的流程图。
其中附图标记为：
步骤101、步骤102、步骤103、步骤104。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开作进一步的详细说明。
需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。此外，以下实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开。
本公开提出一种用于自动校正访问存储装置数据的装置，包括：
存储装置模块，用于存储数据，其中所述存储装置模块包括用于存储数据的区域与用于存储监督位的区域；
编码器模块，用于获取数据，并根据所述数据生成对应的监督位；
解码器模块，用于当所述存储装置模块读取所述数据时，所述解码器模块根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给读写单元，读写单元将校正后数据重新写回存储装置，以避免数据错误增加。
还包括读写单元模块，用于读写数据及读写与所述数据相对应的监督位。
所述编码器模块包括监督位生成模块与合并模块；其中所述监督位生成模块用于根据所述数据生成监督位；所述合并模块用于将所述数据与所述监督位按特定顺序合并到一起，并将合并的数据输出。
所述解码器模块包括校验子生成模块、数据解析模块、纠错码生成模块、数据纠错模块；其中所述校验子生成模块用于根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；所述数据解析模块用于将所述数据与所述监督位分离，输出待校验数据；所述纠错码生成模块用于根据所述校验子生成纠错码与错误信息；所述数据纠错模块用于根据所述纠错码对所述待校验数据进行纠错。
本公开还提出一种用于自动校正访问存储装置数据的方法，包括：
步骤1，获取数据，并根据所述数据生成对应的监督位；
步骤2，当所述存储装置读取所述数据时，所述解码器根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给读写单元，读写单元将校正后数据重新写回存储装置，以避免数据错误增加。
还包括读写数据及读写与所述数据相对应的监督位。
所述步骤1包括根据所述数据生成监督位；将所述数据与所述监督位按特定顺序合并到一起，并将合并的数据输出。
所述步骤2包括根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；将所述数据与所述监督位分离，输出待校验数据；根据所述校验子生成纠错码与错误信息；根据所述纠错码对所述待校验数据进行纠错。
以下为本公开实施例，如下所示：
本公开提供一种访问数据中监督位快速生成的方法并且在出现无法纠正的错误时返回错误信号并进行校正后重新写回存储装置，当出现可校正的错误时，将校正后的数据重新写回存储装置，达到自动校正的目的。
本公开的具体技术如下：
在使用ECC算法解码的过程中，同时生成错误信号，标志着数据中错误的个数和错误是否可修复信号，当出现可校正的错误时，则将校正后的数据重新写回存储装置。
本公开的原理是：在ECC解码的过程中，利用纠错码去检查是否出现了不可校正的错误。如果出现了不可校正的错误，ECC解码模块则输出一个错误信号，当出现可校正的错误时，则将校正后的数据重新写回存储装置。
通过本公开提供的监督位生成方法，使得在解码的过程中的发生的不可校正的数据错误可以及时的表现出来，并且当出现可校正的错误时，将校正后的数据重新写回存储装置，实现自动校正数据，避免了数据错误的增加最后导致校正失败的情况。
如图1所示，为本公开的结构图，在写数据时，ECC编码器根据写数据生成监督位，并将数据和监督位一同发送给读写单元；读写单元将数据和监督位一起写入到存储装置。在读数据时，读写单元将数据和监督位一起从存储装置读出并且发送给ECC解码器，ECC解码器根据数据监督位判断有没有出现错误，如果错误可校正，将校正后的数据和错误信号输出，如果错误不可校正，输出一个不可校正的错误信号，当出现可校正的错误时，则将校正后的数据发送给ECC编码器，ECC编码器将校正后的数据重新编码后，由读写单元重新写回到存储装置。
如图2所示，本公开中ECC编码器结构图和功能：
ECC编码器根据输入数据生成带监督位的输出数据，监督位生成模块根据输入数据生成监督位，合并模块将输入数据和监督按照特定顺序合并到一起，并将合并的数据输出。
ECC编码器子模块的功能：
1.监督位生成模块：根据输入数据生成监督位；
2.合并模块：合并模块将输入数据和监督位按特定顺序组合到一起。
如图3所示为本公开ECC编码流程图，步骤101，ECC编码器获得输入数据；步骤102，ECC编码器根据输入数据计算得到监督位；步骤103，ECC编码器将监督位和数据按照特定顺序组合；104，ECC编码器将组合后的数据和监督位输出到读写模块。
如图4所示，ECC解码器结构图和各个模块的功能：
ECC解码器根据输入的数据和监督位，对数据进行校正，各个模块的功能：
1.校验子生成模块：根据输入数据和监督位生成校验子，校验子用来生成纠错码。
2.数据解析模块：将输入的数据和监督位分离，输出待校验数据。
3.纠错码生成模块：根据校验子生成纠错码和错误信息。
4.数据纠错模块：根据纠错码对待校验数据进行纠正。
如图5所示，ECC解码流程，具体流程为：ECC解码器获得输入数据和监督位，ECC解码器根据数据和监督位生成校验子，同时ECC解码器根据数据和监督位生成待校验数据；ECC解码器根据校验子生成纠错码；ECC解码器根据纠错码校正待校验数据；ECC解码器输出错误信息和校正后的数据。
以8比特数据，检测2处随机错误，并校正一处错误为例，则由上面描述可知，随机错误p＝2，校正错误数量q＝1，ECC监督位m＝2*p+q＝5。
下面操作的符号说明：
^：异或操作
！：取反操作
|：或操作
&：与操作
<<：左移操作
编码：
在ECC编码器中，监督位生成模块根据输入数据d[8]生成5位的监督码c[5]，生成规则如下：
c[0]＝d[0]^d[1]^d[3]^d[4]^d[6]；
c[1]＝d[0]^d[2]^d[3]^d[5]^d[6]；
c[2]＝d[1]^d[2]^d[3]^d[7]；
c[3]＝d[4]^d[5]^d[6]^d[7]；
c[4]＝d[0]^d[1]^d[2]^d[4]^d[5]^d[7]；
在ECC的合并模块中，合并模块将数据和监督位按照特定顺序组合到一起，按照上面的例子，组合之后的结果为：
c[0]，c[1]，d[0]，[c2]，d[1]，d[2]，d[3]，c[7]，d[4]，d[5]，d[6]，d[7]，[c4]
组合之后的结果会被存入到存储装置中，组合后的数据用e[13]表示。
解码：
校验子生成模块：校验子生成模块会根据13位带监督位的数据e[13]生成5位校验子s[5]，规则如下：
s[0]＝e[0]^e[2]^e[4]^e[6]^e[8]^e[10]；
s[1]＝e[1]^e[2]^e[5]^e[6]^e[9]^e[10]；
s[2]＝e[3]^e[4]^e[5]^e[6]^e[11]^0；
s[3]＝e[7]^e[8]^e[9]^e[10]^e[11]^0；
s[4]＝e[0]^e[1]^e[2]^e[3]^e[4]^e[5]^
e[6]^e[7]^e[8]^e[9]^e[10]^e[11]^e[12]；
数据解析模块按照ECC编码器合并模块的规则，将对应的待校正数据解析出来。
纠错码生成模块根据校验子生成错误信息和出错数据的位置。
出错位置为location＝(！s[4])<<4+s[3:0]；
不可校正的错误标志fatal＝(|s[3:0])&！s[4]；
对于数据出错标志error，如果错误位置是在待校验数据的位置则返回1，否则0；
数据纠错模块根据纠错码生成的出错位置对数据进行校正，即根据出错位置对相应的数据取反：
d[location]＝！d[location]；
到此解码结束，如果数据出错标志为1，则出现了可以校正的错误，ECC解码器将校正后的数据发送给ECC编码器，然后重新编码后写回到存储装置。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种用于自动校正访问存储装置数据的装置，包括：
存储装置模块，用于存储数据，其中所述存储装置模块包括用于存储数据的区域与用于存储监督位的区域；
编码器模块，包括监督位生成模块与合并模块，其中所述监督位生成模块用于根据所述数据生成监督位；所述合并模块用于将所述数据与所述监督位合并；
解码器模块，用于当所述存储装置模块读取所述数据时，所述解码器模块根据所述监督位检验所读取的所述数据的正确性，当发现所读取的所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给所述存储装置模块。
2.如权利要求1所述的用于自动校正访问存储装置数据的装置，其中，还包括读写单元模块，用于读写数据及读写与所述数据相对应的监督位；其中，所述解码器模块将校正后的数据发送给所述读写单元模块，由读写单元模块将校正后的数据发重新写回所述存储装置模块。
3.如权利要求1所述的用于自动校正访问存储装置数据的装置，其中，所述解码器模块包括校验子生成模块、数据解析模块、纠错码生成模块、数据纠错模块；其中所述校验子生成模块用于根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；所述数据解析模块用于将所述数据与所述监督位分离，输出待校验数据；所述纠错码生成模块用于根据所述校验子生成纠错码与错误信息；所述数据纠错模块用于根据所述纠错码对所述待校验数据进行纠错。
4.如权利要求1所述的用于自动校正访问存储装置数据的装置，其中，所述监督位为m个，m＝2p+q，为随机错误数量，q为校正错误数量，p、q均为正整数。
5.如权利要求1所述的用于自动校正访问存储装置数据的装置，其中，所述错误信号中包含数据中错误的个数和错误是否可校正信号；若错误数据不可校正，则直接返回错误信号，若错误数据可校正，则将校正后的数据重新写会存储装置，由此实现数据自动校正。
6.一种用于自动校正访问存储装置数据的方法，包括：
步骤1，获取数据，并根据所述数据生成对应的监督位，将所述数据与所述监督位合并；
步骤2，当所述存储装置读取所述数据时，根据所述监督位检验所述数据的正确性，当发现所述数据中存在错误数据时，发送错误信号，同时将所述错误数据进行校正，并将校正后的数据发送给存储装置。
7.如权利要求6所述的用于自动校正访问存储装置数据的方法，其中，还包括读写数据及读写与所述数据相对应的监督位。
8.如权利要求6所述的用于自动校正访问存储装置数据的方法，其中，所述步骤2包括根据所述数据与所述监督位生成校验子，校验子用于生成纠错码；将所述数据与所述监督位分离，输出待校验数据；根据所述校验子生成纠错码与错误信息；根据所述纠错码对所述待校验数据进行纠错。
9.如权利要求6所述的用于自动校正访问存储装置数据的方法，其中，所述监督位为m个，m＝2p+q，为随机错误数量，q为校正错误数量，p、q均为正整数。
10.如权利要求6所述的用于自动校正访问存储装置数据的方法，其中，所述错误信号中包含数据中错误的个数和错误是否可校正信号；若错误数据不可校正，则直接返回错误信号，若错误数据可校正，则将校正后的数据重新写会存储装置，由此实现数据自动校正。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810356725.2A CN108511028B (zh) | 2015-12-18 | 2015-12-18 | 利用纠错码自动校正访问存储装置数据的装置及方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810356725.2A CN108511028B (zh) | 2015-12-18 | 2015-12-18 | 利用纠错码自动校正访问存储装置数据的装置及方法 |
| CN201510958912.4A CN105609141B (zh) | 2015-12-18 | 2015-12-18 | 一种用于自动校正访问存储装置数据的装置及方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510958912.4A Division CN105609141B (zh) | 2015-12-18 | 2015-12-18 | 一种用于自动校正访问存储装置数据的装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511028A true CN108511028A (zh) | 2018-09-07 |
| CN108511028B CN108511028B (zh) | 2022-02-08 |
Family
ID=55989018
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510958912.4A Active CN105609141B (zh) | 2015-12-18 | 2015-12-18 | 一种用于自动校正访问存储装置数据的装置及方法 |
| CN201810296455.0A Pending CN108511027A (zh) | 2015-12-18 | 2015-12-18 | 一种用于自动校正访问存储装置数据的装置及方法 |
| CN201810356725.2A Active CN108511028B (zh) | 2015-12-18 | 2015-12-18 | 利用纠错码自动校正访问存储装置数据的装置及方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510958912.4A Active CN105609141B (zh) | 2015-12-18 | 2015-12-18 | 一种用于自动校正访问存储装置数据的装置及方法 |
| CN201810296455.0A Pending CN108511027A (zh) | 2015-12-18 | 2015-12-18 | 一种用于自动校正访问存储装置数据的装置及方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (3) | CN105609141B (zh) |
| WO (1) | WO2017101283A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609141B (zh) * | 2015-12-18 | 2018-08-10 | 中国科学院计算技术研究所 | 一种用于自动校正访问存储装置数据的装置及方法 |
| CN108173619A (zh) * | 2016-12-07 | 2018-06-15 | 华为技术有限公司 | 一种信息编码方法、解码方法及装置 |
| CN108874445A (zh) * | 2017-10-30 | 2018-11-23 | 上海寒武纪信息科技有限公司 | 神经网络处理器及使用处理器执行向量点积指令的方法 |
| US11996105B2 (en) | 2018-09-13 | 2024-05-28 | Shanghai Cambricon Information Technology Co., Ltd. | Information processing method and terminal device |
| CN116909804B (zh) * | 2023-09-13 | 2023-12-01 | 上海云豹创芯智能科技有限公司 | 一种存储访问控制系统、方法、芯片及存储介质 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1864232A (zh) * | 2003-06-12 | 2006-11-15 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器中的错误检测和修正方法及装置 |
| CN101060015A (zh) * | 2007-05-23 | 2007-10-24 | 北京芯技佳易微电子科技有限公司 | 一种多比特闪存及其错误检测和纠正的方法 |
| CN101477481A (zh) * | 2009-02-06 | 2009-07-08 | 中国科学院计算技术研究所 | 一种自动纠错系统及方法 |
| CN101763904A (zh) * | 2008-12-24 | 2010-06-30 | 海力士半导体有限公司 | 非易失性存储装置及其操作方法 |
| CN102737723A (zh) * | 2011-04-12 | 2012-10-17 | 夏普株式会社 | 半导体存储设备 |
| CN103187104A (zh) * | 2013-03-19 | 2013-07-03 | 西安华芯半导体有限公司 | 存储器的纠错方法 |
| CN103187091A (zh) * | 2013-03-19 | 2013-07-03 | 西安华芯半导体有限公司 | Dram自刷新方法 |
| US20140143619A1 (en) * | 2012-11-21 | 2014-05-22 | International Business Machines Corporation | Memory test with in-line error correction code logic |
| US20140325311A1 (en) * | 2013-04-24 | 2014-10-30 | Industrial Technology Research Institute | Hybrid error correction method and memory repair apparatus thereof |
| CN104601178A (zh) * | 2013-10-30 | 2015-05-06 | 群联电子股份有限公司 | 解码方法、解码电路、存储器存储装置与控制电路单元 |
| CN104765650A (zh) * | 2014-01-08 | 2015-07-08 | 瑞萨电子株式会社 | 数据处理装置 |
| CN105024706A (zh) * | 2015-03-20 | 2015-11-04 | 中国电子科技集团公司第七研究所 | 一种基于bch+rs级联纠错编码方法及系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4833173B2 (ja) * | 2006-10-30 | 2011-12-07 | 富士通株式会社 | 復号化器、符号化・復号化装置及び記録再生装置 |
| CN101894590A (zh) * | 2009-05-21 | 2010-11-24 | 成都市华为赛门铁克科技有限公司 | 存储数据纠错的编码和译码方法,装置以及存储数据纠错设备 |
| CN103594120B (zh) * | 2013-10-31 | 2018-08-21 | 西安紫光国芯半导体有限公司 | 以读代写的存储器纠错方法 |
| CN105609141B (zh) * | 2015-12-18 | 2018-08-10 | 中国科学院计算技术研究所 | 一种用于自动校正访问存储装置数据的装置及方法 |
-
2015
- 2015-12-18 CN CN201510958912.4A patent/CN105609141B/zh active Active
- 2015-12-18 CN CN201810296455.0A patent/CN108511027A/zh active Pending
- 2015-12-18 CN CN201810356725.2A patent/CN108511028B/zh active Active
-
2016
- 2016-06-17 WO PCT/CN2016/086101 patent/WO2017101283A1/zh active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1864232A (zh) * | 2003-06-12 | 2006-11-15 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器中的错误检测和修正方法及装置 |
| CN101060015A (zh) * | 2007-05-23 | 2007-10-24 | 北京芯技佳易微电子科技有限公司 | 一种多比特闪存及其错误检测和纠正的方法 |
| CN101763904A (zh) * | 2008-12-24 | 2010-06-30 | 海力士半导体有限公司 | 非易失性存储装置及其操作方法 |
| CN101477481A (zh) * | 2009-02-06 | 2009-07-08 | 中国科学院计算技术研究所 | 一种自动纠错系统及方法 |
| CN102737723A (zh) * | 2011-04-12 | 2012-10-17 | 夏普株式会社 | 半导体存储设备 |
| US20140143619A1 (en) * | 2012-11-21 | 2014-05-22 | International Business Machines Corporation | Memory test with in-line error correction code logic |
| CN103187104A (zh) * | 2013-03-19 | 2013-07-03 | 西安华芯半导体有限公司 | 存储器的纠错方法 |
| CN103187091A (zh) * | 2013-03-19 | 2013-07-03 | 西安华芯半导体有限公司 | Dram自刷新方法 |
| US20140325311A1 (en) * | 2013-04-24 | 2014-10-30 | Industrial Technology Research Institute | Hybrid error correction method and memory repair apparatus thereof |
| CN104601178A (zh) * | 2013-10-30 | 2015-05-06 | 群联电子股份有限公司 | 解码方法、解码电路、存储器存储装置与控制电路单元 |
| CN104765650A (zh) * | 2014-01-08 | 2015-07-08 | 瑞萨电子株式会社 | 数据处理装置 |
| CN105024706A (zh) * | 2015-03-20 | 2015-11-04 | 中国电子科技集团公司第七研究所 | 一种基于bch+rs级联纠错编码方法及系统 |
Non-Patent Citations (4)
| Title |
|---|
| GHEORGHE ŞERBAN等: ""H-ARQ system for real time error detection and correction based on hardware associative memories"", 《2012 INTERNATIONAL CONFERENCE ON APPLIED ELECTRONICS》 * |
| SHOHEI KOTAKI等: ""A Class of q-Ary Unidirectional Error Correcting Codes for MLC Flash Memories"", 《2013 IEEE 19TH PACIFIC RIM INTERNATIONAL SYMPOSIUM ON DEPENDABLE COMPUTING》 * |
| 刘应: ""模式可配置的NAND flash纠错系统设计与实现"", 《中国优秀硕士学位论文全文数据库•信息科技辑》 * |
| 董巍: ""面向片上存储应用的高性能抗辐射纠错码编码机制的研究与实现"", 《中国优秀硕士学位论文全文数据库•信息科技辑》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105609141B (zh) | 2018-08-10 |
| CN105609141A (zh) | 2016-05-25 |
| CN108511028B (zh) | 2022-02-08 |
| WO2017101283A1 (zh) | 2017-06-22 |
| CN108511027A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108511028A (zh) | 利用纠错码自动校正访问存储装置数据的装置及方法 | |
| ATE232314T1 (de) | Verfahren und vorrichtung zur erkennung von doppelbitfehlern und korrektur von fehlern durch bauelementfehler verursacht | |
| CN105978577B (zh) | 一种基于比特翻转的串行列表译码方法 | |
| CN102412847A (zh) | 用联合节点处理来解码低密度奇偶校验码的方法和设备 | |
| CN109643258A (zh) | 使用高速率最小存储再生擦除代码的多节点修复 | |
| CN103594120B (zh) | 以读代写的存储器纠错方法 | |
| CN101276627A (zh) | 使用迭代译码纠错的技术 | |
| CN103187104A (zh) | 存储器的纠错方法 | |
| Gabrys et al. | Codes in the Damerau distance for DNA storage | |
| CN108182125A (zh) | 近阈值电压下高速缓存多位硬错误的检测及容错装置与方法 | |
| CN110457160A (zh) | 一种纠错方法及装置 | |
| CN108121616A (zh) | 存储器电路、多端口存储器电路及其操作方法 | |
| CN110289949A (zh) | 密钥管理方法及装置 | |
| US3891969A (en) | Syndrome logic checker for an error correcting code decoder | |
| CN104112479A (zh) | 编码器、译码器和包括其的半导体器件 | |
| CN110492889A (zh) | 检测纠正两位错误的编码解码方法、编码解码器及处理器 | |
| CN106301389A (zh) | 译码方法和设备 | |
| CN101452722A (zh) | 错误检测码产生电路和使用该电路的编码电路及相关方法 | |
| CN103346805A (zh) | 一种长bch码的译码系统及方法 | |
| CN110489269A (zh) | 检测纠正三位错误的编码解码方法、编码解码器及处理器 | |
| CN108170556A (zh) | 纠错码生成与校验矩阵的保护方法及矩阵存储/产生装置 | |
| CN106250050A (zh) | 用于数据传输中的实时空白页检测的方法和装置 | |
| Munuera | Locally recoverable codes with local error detection | |
| CN103916139B (zh) | 一种基于里德所罗门码的加强型编码方法、解码方法及解码器 | |
| RU2211492C2 (ru) | Отказоустойчивое оперативное запоминающее устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |