CN102696018B - 用于基于自旋扭矩的存储装置的参考基元 - Google Patents
用于基于自旋扭矩的存储装置的参考基元 Download PDFInfo
- Publication number
- CN102696018B CN102696018B CN201180005487.7A CN201180005487A CN102696018B CN 102696018 B CN102696018 B CN 102696018B CN 201180005487 A CN201180005487 A CN 201180005487A CN 102696018 B CN102696018 B CN 102696018B
- Authority
- CN
- China
- Prior art keywords
- data bit
- data
- primitive
- read
- correct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000004590 computer program Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
一种读取并校正存储装置内的数据的方法，包括：使用与数据字的每个数据位对应的多个参考基元读取每个数据位；对读取的数据位执行错误检测；以及当检测到错误时使用纠错码(ECC)校正读取的数据位，并且把每个对应的参考基元写为其原始存储状态。
Description
技术领域
本发明涉及磁随机存取存储器，更具体地讲，涉及用于基于自旋扭矩的存储装置的参考基元（reference cell）。
背景技术
自旋扭矩磁随机存取存储器(MRAM)装置使用基于自旋扭矩的存储元件，例如，在磁隧道结(MTJ)栈中包括被钉扎层、隧道势垒层和自由层。被钉扎层的磁化固定在使得当电流经过MTJ栈时自由层变为与被钉扎层平行或反向平行的方向。MTJ栈的电阻取决于自由层和被钉扎层的相对朝向。当自由层平行于被钉扎层时，MTJ栈处于低电阻状态(例如，“1”存储状态)，并且当它们反向平行时，MTJ栈处于高电阻状态(例如，“0”存储状态)。
在数据的读取期间，小电流流经MTJ栈并且它的电阻与称为参考基元的预写的MTJ基元比较，以确定正被读取的MTJ栈是处于高电阻状态还是处于低电阻状态。参考基元通常被预写以设置为“0”存储状态和“1”存储状态。与自旋扭矩存储装置关联的问题在于：读取参考基元的动作可能干扰数据。为了读取参考基元的电阻，电流经过参考基元并且测量跨参考基元的电压。这个电流可能意外地写参考基元，引起“读”干扰。
发明内容
本发明提供一种用于确定错误并写错误的出错位及其对应的参考基元以消除上述问题的方法。
根据本发明的一个实施例，提供了一种计算机实现的读取并校正存储装置内的数据的方法。该方法包括：使用与数据字的每个数据位 对应的多个参考基元读取每个数据位；对读取的数据位执行错误检测；以及当检测到错误时使用纠错码(ECC)校正读取的数据位，并且把每个对应的参考基元写为其原始存储状态。
根据本发明的另一实施例，提供了一种计算机实现的读取并校正存储装置内的数据的方法。该方法包括：使用与数据字的每个数据位对应的多个参考基元读取每个数据位；以及在读取每个相应数据位之后，把对应的参考基元写为其原始存储状态。
根据本发明的另一实施例，提供了一种计算机实现的读取并校正存储装置内的数据的方法。该方法包括：读取数据字的每个数据位和对应的参考基元；对每个数据位执行错误检测；以及当检测到错误时校正相应数据位，并且当确定对应的参考基元处于相反存储状态时校正对应的参考基元的存储状态。
在本发明的另外的实施例中，还提供了实现上述方法的计算机程序产品。
通过本发明的技术实现了另外的特征和优点。在本文详细描述本发明的其它实施例和方面并且把它们视为要求保护的发明的一部分。为了更好地理解具有这些优点和特征的本发明，参照描述和附图。
附图说明
在位于说明书的末尾的权利要求中具体地指出并清楚地要求保护视为本发明的主题。通过下面结合附图进行的详细描述，本发明的前述和其它特征和优点变得清楚，在附图中：
图1是示出能够在本发明的实施例内实现的存储阵列的图。
图2是示出能够在本发明的另外的实施例内实现的读取并校正基于自旋扭矩的存储装置中的数据的方法的流程图。
图3是示出能够在本发明的另外的实施例内实现的读取并校正基于自旋扭矩的存储装置中的数据的方法的流程图。
图4是示出能够在本发明的另外的实施例内实现的读取并校正基于自旋扭矩的存储装置中的数据的方法的流程图。
图5是示出用于实现能够在本发明的实施例内实现的图1至4中显示的方法的设备的图。
具体实施方式
如图1中所示，根据本发明的实施例，提供了包括多个行10-12和列15-22的存储阵列100。在多个行10-12中，每个行10-12是代表例如数据位和纠错码(ECC)校验位的数据字。ECC校验位用于校正当读取数据时在数据位中发现的任何错误。第一行10代表数据字n-1，第二行11代表数据字n，并且第三行12代表数据字n+1。提供第二多个行13和14。在所述第二多个行13和14中，每个行代表参考基元。行13代表预设为“0”存储状态(例如，高电阻状态)的参考基元，并且行14代表预设为“1”存储状态(例如，低电阻状态)的参考基元。
根据本发明的实施例，当读取数据时，将特定字(例如，行11中的数据字n)的第一数据位的电阻与同一列15内的“0”参考基元和“1”参考基元的电阻比较，并且例如将第二数据位的电阻与同一列16内的“0”参考基元和“1”参考基元的电阻比较。因此，根据本发明的实施例，每个数据位和ECC校验位具有用于读出它们的对应“0”参考基元和“1”参考基元。另外，如图1中所示，当读出数据时，在数据字n中在列19中的数据位发现错误(由圆圈30指示)。重写出错数据位30以及对应的“0”参考基元32和“1”参考基元34。“0”参考基元被写为“0”存储状态，并且“1”参考基元被写为“1”存储状态。
图2是示出能够在本发明的实施例内实现的读取并校正基于自旋扭矩的存储装置内的数据的方法的流程图。如图2中所示，该方法开始于操作200，在操作200中，使用与数据字的每个数据位对应的参考基元读取每个数据位。从操作200，处理继续前进到操作205，在操作205中，对读取的数据位执行错误检测。从操作205，处理移动到操作210，在操作210中，当在读取的数据位中检测到错误时使用纠错码(ECC)对读取的数据位执行错误校正，并且对应的参考基元被写为其原始存储状态。
根据本发明的实施例，在操作200，通过比较数据位的电阻与每个对应的参考基元的电阻来读取数据位。
根据本发明的实施例，所述多个参考基元包括具有“0”存储状态的参考基元和具有“1”存储状态的参考基元，其中每个数据位具有对应的写为“0”的参考基元和对应的写为“1”的参考基元。本发明不限于特定的读取并校正基于自旋扭矩的存储装置内的数据的方法。图3至4示出能够在本发明的另外的实施例内实现的读取并校正基于自旋扭矩的存储装置中的数据的方法。
图3是示出能够在本发明的另外的实施例内实现的读取并校正基于自旋扭矩的存储装置中的数据的方法的流程图。如图3中所示，在操作300中，使用与数据字的每个数据位对应的多个参考基元读取每个数据位。从操作300，处理移动到操作305，在操作305中，在相应数据位的读取之后，对应的参考基元被写为其原始存储状态。根据本发明的实施例，原来写为“0”存储状态的参考基元被写回为“0”存储状态，并且原来写为“1”存储状态的参考基元被写回为“1”存储状态。在当前实施例中，在每次读取之后，写所有的参考基元。
图4是示出能够在本发明的另外的实施例内实现的读取并校正基于自旋扭矩的存储装置中的数据的方法的流程图。如图4中所示，在操作400，读取每个数据位和对应的参考基元。从操作400，处理移动到操作405，在操作405中，对每个数据位执行错误检测。从操作405，处理移动到操作410，在操作410中，当检测到错误时对相应数据位执行错误校正，并且仅当确定对应的参考基元处于相反存储状态时才执行对应的参考基元的存储状态的校正。
图5是示出用于实现能够在本发明的实施例内实现的图1至4中显示的方法的设备的图。如图5中所示，利用通用计算机实施本文描述的方法，并且该方法可编码为由通用计算机使用的可移动或硬介质上的指令集。在图5中，计算机系统500具有至少一个微处理器或中 央处理单元(CPU)505。CPU 505经由系统总线510与随机存取存储器(RAM)515、只读存储器(ROM)520、用于连接可移动数据和/或程序存储装置530和大容量数据和/或程序存储装置535的输入/输出(I/O)适配器525、用于连接键盘545和鼠标550的用户接口适配器540、用于连接数据端口560的端口适配器855和用于连接显示装置570的显示器适配器565互连。
ROM 520包含用于计算机系统500的基本操作系统。如本领域所知，该操作系统可另外驻留在RAM 515中或别处。可移动数据和/或程序存储装置530的例子包括磁介质(诸如，软盘驱动器和磁带驱动器)和光介质(诸如，CD ROM驱动器)。大容量数据和/或程序存储装置535的例子包括硬盘驱动器和非易失性存储器，诸如闪速存储器。除了键盘545和鼠标550外，其它用户输入装置(诸如，轨迹球、写字板、压力板、麦克风、光笔和位置感测屏幕显示器)可连接到用户接口540。显示装置的例子包括阴极射线管(CRT)和液晶显示器(LCD)。
具有合适的应用接口的计算机程序可由本领域技术人员创建并存储在系统或数据和/或程序存储装置上以简化本发明的实施。在操作中，用于运行本发明的信息或为运行本发明而创建的计算机程序在合适的可移动数据和/或程序存储装置530上加载，经由数据端口560送入或者使用键盘545键入。
考虑到以上情况，本方法实施例可因此采用计算机或控制器实现的处理和用于实施这些处理的设备的形式。本公开还能够实现为包含在有形介质(诸如，软盘、CD-ROM、硬盘驱动器或任何其它计算机可读存储介质)中实施的指令的计算机程序代码的形式，其中当计算机程序代码加载到计算机或控制器中并由计算机或控制器执行时，计算机变为用于实施本发明的设备。本公开还能够实现为计算机程序代码或信号的形式，例如，不管其存储在存储介质中，加载到计算机或控制器中和/或由计算机或控制器执行，还是在某传输介质上(诸如，在电线或电缆上，通过光纤或者经由电磁辐射)传输，其中当计算机 程序代码加载到计算机中并由计算机执行时，计算机变为用于实施本发明的设备。当实现在通用微处理器上时，计算机程序代码段配置微处理器以创建特定逻辑电路。可执行指令的技术效果是实现上述示例性方法。
本发明的实施例提供用于在使当执行数据读操作时可由参考基元的读取引起的读干扰最小化的同时读取并校正基于自旋扭矩的存储装置内的数据的方法。
本文使用的术语仅用于描述具体实施例的目的，而非意图限制本发明。本文所使用的单数形式“a”、“an”和“the”意图也包括复数形式，除非上下文清楚地指示不是这样。还将会理解，当在本说明书中使用时，术语“包括”和/或“包含”指定存在陈述的特征、整数、步骤、操作、元件和/或部件，但不排除存在或增加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组合。
以下的权利要求中的所有装置或步骤加功能元素的对应结构、材料、动作和等同物旨在包括用于结合具体要求保护的其它要求保护的要求执行功能的任何结构、材料或动作。为了例示和说明的目的提供本发明的描述，但本发明的描述并非是穷举的或者局限于本发明的公开的形式。在不脱离本发明的范围和精神的情况下，许多修改和变化对于本领域普通技术人员而言将会是显而易见的。选择并描述实施例，以便最好地解释本发明的原理和实际应用，并且使本领域其他普通技术人员能够针对具有适合设想的具体用途的各种变化的各种实施例来理解本发明。
本文描述的流程图仅是一个例子。在不脱离本发明的精神的情况下，可以存在这种图或其中描述的步骤(或操作)的许多变型。例如，可按照不同的次序执行步骤，或者可增加、删除或修改步骤。所有这些变型被视为要求保护的发明的一部分。
尽管已描述了本发明的优选实施例，但应该理解，在现在以及未来，本领域技术人员可做出落在下面的权利要求的范围内的各种改进和提高。这些权利要求应该被解释为保持对最初描述的发明的合适的保护。
Claims (6)
1.一种读取并校正存储装置内的数据的计算机实现的方法，该方法包括：
通过比较数据字的每个数据位与对应的第一参考基元和第二参考基元来读取每个数据位，其中数据字的每个数据位与对应的第一参考基元和第二参考基元关联，第一参考基元预设为“0”存储状态并且第二参考基元预设为“1”存储状态；
对读取的数据位执行错误检测；
当检测到错误时使用纠错码ECC校正读取的数据位；
响应于当检测到错误时使用纠错码ECC校正读取的数据位，把与数据字的各个数据位关联的各个对应的第一参考基元写为“0”存储状态；以及
响应于当检测到错误时使用纠错码ECC校正读取的数据位，把与数据字的各个数据位关联的各个对应的第二参考基元写为“1”存储状态。
2.如权利要求1所述的计算机实现的方法，其中所述存储装置是基于自旋扭矩的存储装置。
3.如权利要求1所述的计算机实现的方法，其中读取每个数据位包括：比较每个数据位的电阻与每个对应的参考基元的电阻。
4.一种读取并校正存储装置内的数据的计算机实现的设备，该设备包括：
用于通过比较数据字的每个数据位与对应的第一参考基元和第二参考基元来读取每个数据位的装置，其中数据字的每个数据位与对应的第一参考基元和第二参考基元关联，第一参考基元预设为“0”存储状态并且第二参考基元预设为“1”存储状态；
用于对读取的数据位执行错误检测的装置；
用于当检测到错误时使用纠错码ECC校正读取的数据位的装置；
用于响应于当检测到错误时使用纠错码ECC校正读取的数据位，把与数据字的各个数据位关联的各个对应的第一参考基元写为“0”存储状态的装置；以及
用于响应于当检测到错误时使用纠错码ECC校正读取的数据位，把与数据字的各个数据位关联的各个对应的第二参考基元写为“1”存储状态的装置。
5.如权利要求4所述的计算机实现的设备，其中所述存储装置是基于自旋扭矩的存储装置。
6.如权利要求4所述的计算机实现的设备，其中读取每个数据位的装置包括：用于比较每个数据位的电阻与每个对应的参考基元的电阻的装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/684,486 US8370714B2 (en) | 2010-01-08 | 2010-01-08 | Reference cells for spin torque based memory device |
| US12/684,486 | 2010-01-08 | ||
| PCT/US2011/020009 WO2011084905A2 (en) | 2010-01-08 | 2011-01-03 | Reference cells for spin torque based memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102696018A CN102696018A (zh) | 2012-09-26 |
| CN102696018B true CN102696018B (zh) | 2015-03-25 |
Family
ID=44259466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180005487.7A Active CN102696018B (zh) | 2010-01-08 | 2011-01-03 | 用于基于自旋扭矩的存储装置的参考基元 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8370714B2 (zh) |
| JP (1) | JP5651193B2 (zh) |
| CN (1) | CN102696018B (zh) |
| DE (1) | DE112011100214T5 (zh) |
| GB (1) | GB2491495A (zh) |
| WO (1) | WO2011084905A2 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570162B2 (en) * | 2010-04-08 | 2017-02-14 | Silicon Motion, Inc. | Data read method for flash memory |
| US20120236660A1 (en) * | 2011-03-16 | 2012-09-20 | Nanya Technology Corp. | Test system and test method for memory |
| JP2015053096A (ja) | 2013-09-09 | 2015-03-19 | マイクロン テクノロジー， インク． | 半導体装置、及び誤り訂正方法 |
| US10381102B2 (en) | 2014-04-30 | 2019-08-13 | Micron Technology, Inc. | Memory devices having a read function of data stored in a plurality of reference cells |
| JP2017162535A (ja) * | 2016-03-11 | 2017-09-14 | ソニー株式会社 | 記憶装置、情報処理装置、および、記憶装置の制御方法 |
| US10170178B2 (en) | 2017-05-09 | 2019-01-01 | International Business Machines Corporation | Secure off-chip MRAM |
| US11327882B2 (en) * | 2020-02-05 | 2022-05-10 | Allegro Microsystems, Llc | Method and apparatus for eliminating bit disturbance errors in non-volatile memory devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282040A2 (en) * | 2001-07-25 | 2003-02-05 | Hewlett-Packard Company, A Delaware Corporation | Data storage method for use in a magnetoresistive solid-state storage device |
| CN1864232A (zh) * | 2003-06-12 | 2006-11-15 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器中的错误检测和修正方法及装置 |
| US20070297223A1 (en) * | 2006-06-26 | 2007-12-27 | Eugene Youjun Chen | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins |
| US20090125787A1 (en) * | 2005-10-18 | 2009-05-14 | Noboru Sakimura | Operation Method of Mram |
| US20090141544A1 (en) * | 2005-10-18 | 2009-06-04 | Nec Corporation | Mram and Operation Method of the Same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055178A (en) * | 1998-12-18 | 2000-04-25 | Motorola, Inc. | Magnetic random access memory with a reference memory array |
| US20030023922A1 (en) | 2001-07-25 | 2003-01-30 | Davis James A. | Fault tolerant magnetoresistive solid-state storage device |
| US7240275B2 (en) * | 2003-08-05 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Logical data block, magnetic random access memory, memory module, computer system and method |
| JP4660249B2 (ja) | 2005-03-31 | 2011-03-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JPWO2007111318A1 (ja) * | 2006-03-28 | 2009-08-13 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその動作方法 |
| WO2007111319A1 (ja) * | 2006-03-28 | 2007-10-04 | Nec Corporation | 磁気ランダムアクセスメモリ及びその動作方法 |
| US7286429B1 (en) * | 2006-04-24 | 2007-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | High speed sensing amplifier for an MRAM cell |
| JP4987616B2 (ja) * | 2006-08-31 | 2012-07-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ |
| KR100907218B1 (ko) * | 2007-03-28 | 2009-07-10 | 삼성전자주식회사 | 읽기 레벨 제어 장치 및 그 방법 |
| US8055988B2 (en) * | 2007-03-30 | 2011-11-08 | International Business Machines Corporation | Multi-bit memory error detection and correction system and method |
| WO2008133087A1 (ja) * | 2007-04-17 | 2008-11-06 | Nec Corporation | 半導体記憶装置及びその動作方法 |
| US7830726B2 (en) * | 2008-09-30 | 2010-11-09 | Seagate Technology Llc | Data storage using read-mask-write operation |
| US7852665B2 (en) * | 2008-10-31 | 2010-12-14 | Seagate Technology Llc | Memory cell with proportional current self-reference sensing |
| US8040713B2 (en) * | 2009-01-13 | 2011-10-18 | Seagate Technology Llc | Bit set modes for a resistive sense memory cell array |
| US8023299B1 (en) * | 2009-04-09 | 2011-09-20 | Netlogic Microsystems, Inc. | Content addressable memory device having spin torque transfer memory cells |
-
2010
- 2010-01-08 US US12/684,486 patent/US8370714B2/en not_active Expired - Fee Related
-
2011
- 2011-01-03 WO PCT/US2011/020009 patent/WO2011084905A2/en active Application Filing
- 2011-01-03 JP JP2012548057A patent/JP5651193B2/ja not_active Expired - Fee Related
- 2011-01-03 DE DE112011100214T patent/DE112011100214T5/de not_active Ceased
- 2011-01-03 CN CN201180005487.7A patent/CN102696018B/zh active Active
- 2011-01-03 GB GB1212032.5A patent/GB2491495A/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282040A2 (en) * | 2001-07-25 | 2003-02-05 | Hewlett-Packard Company, A Delaware Corporation | Data storage method for use in a magnetoresistive solid-state storage device |
| CN1864232A (zh) * | 2003-06-12 | 2006-11-15 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器中的错误检测和修正方法及装置 |
| US20090125787A1 (en) * | 2005-10-18 | 2009-05-14 | Noboru Sakimura | Operation Method of Mram |
| US20090141544A1 (en) * | 2005-10-18 | 2009-06-04 | Nec Corporation | Mram and Operation Method of the Same |
| US20070297223A1 (en) * | 2006-06-26 | 2007-12-27 | Eugene Youjun Chen | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5651193B2 (ja) | 2015-01-07 |
| WO2011084905A3 (en) | 2012-05-03 |
| GB2491495A (en) | 2012-12-05 |
| WO2011084905A2 (en) | 2011-07-14 |
| US20110173513A1 (en) | 2011-07-14 |
| DE112011100214T5 (de) | 2013-06-06 |
| GB201212032D0 (en) | 2012-08-22 |
| CN102696018A (zh) | 2012-09-26 |
| JP2013516725A (ja) | 2013-05-13 |
| US8370714B2 (en) | 2013-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102696018B (zh) | 用于基于自旋扭矩的存储装置的参考基元 | |
| CN103678027B (zh) | 存储器装置及其操作方法、控制方法和存储器控制器 | |
| JP6266306B2 (ja) | メモリモジュール、それを含むメモリシステム、それの駆動方法 | |
| KR102120823B1 (ko) | 비휘발성 메모리 장치의 독출 시퀀스 제어 방법 및 이를 수행하는 메모리 시스템 | |
| US9208028B2 (en) | Recovery code management method and memory system using same | |
| EP3126986B1 (en) | Disabling a command associated with a memory device | |
| CN107430558B (zh) | 半导体存储装置 | |
| CN106297895A (zh) | 纠错电路、半导体存储器装置及其控制方法 | |
| US10482990B2 (en) | Memory device and memory system | |
| US20160147599A1 (en) | Memory Systems that Perform Rewrites of Resistive Memory Elements and Rewrite Methods for Memory Systems Including Resistive Memory Elements | |
| KR20150015764A (ko) | 스토리지 디바이스 및 이를 포함하는 스토리지 시스템 | |
| US9983920B2 (en) | System, method and apparatus for preventing data loss due to memory defects using latches | |
| TW201128653A (en) | Two-plane error correction method for a memory device and the memory device thereof | |
| TW201626380A (zh) | 磁場輔助之記憶體操作技術 | |
| JP6405612B2 (ja) | 強誘電体メモリ装置及びメモリ書き込み方法 | |
| US7266732B2 (en) | MRAM with controller | |
| CN106067326A (zh) | 错误校正电路及包括其的半导体存储器件 | |
| KR20170143084A (ko) | 반도체장치 및 반도체시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171109 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171109 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right |