TW201626380A - 磁場輔助之記憶體操作技術 - Google Patents

磁場輔助之記憶體操作技術 Download PDF

Info

Publication number
TW201626380A
TW201626380A TW104127715A TW104127715A TW201626380A TW 201626380 A TW201626380 A TW 201626380A TW 104127715 A TW104127715 A TW 104127715A TW 104127715 A TW104127715 A TW 104127715A TW 201626380 A TW201626380 A TW 201626380A
Authority
TW
Taiwan
Prior art keywords
state
array
bit
sub
logical
Prior art date
Application number
TW104127715A
Other languages
English (en)
Other versions
TWI592928B (zh
Inventor
海莉亞 尼艾米
士濂 呂
冨嶋茂樹
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201626380A publication Critical patent/TW201626380A/zh
Application granted granted Critical
Publication of TWI592928B publication Critical patent/TWI592928B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Abstract

在一實施例中，諸如一自旋轉移力矩(STT)隨機存取記憶體(RAM)之一磁阻隨機存取記憶體(MRAM)例如具有一位元格子陣列及相鄰該子陣列定位之一電磁體。一磁場經引導穿過該第一子陣列之位元格之一鐵磁器件以輔助該子陣列之位元格的狀態自一第一狀態至一第二狀態之改變，其中該位元格之該鐵磁器件自平行及反平行偏振中之一者變為平行及反平行偏振中之另一者。因此，在來自一電磁體之輔助下，該子陣列之內容可易於經預設定或經抹除至該平行或反平行狀態中之一者。在一正常寫入操作期間，寫入至另一狀態之該等位元。本文描述其他態樣。

Description

磁場輔助之記憶體操作技術 發明領域
本發明之某些實施例大體而言係關於非揮發性記憶體。
發明背景
自旋轉移力矩隨機存取記憶體(STTRAM)為磁阻式隨機存取記憶體(MRAM)之類型，其為非揮發性的且通常用於記憶體電路，諸如快取記憶體、記憶體、輔助儲存器、及其他記憶體應用。STTRAM記憶體可常常在降低之功率位準處操作且相較於其他記憶體類型可能較便宜。
STTRAM記憶體遇到的一個問題為對於STTRAM記憶體之寫入操作相較於讀取操作可能相對長，因此不利地影響STTRAM記憶體之效能。一種減少用於STTRAM記憶體之寫入時間之方法已用以減少記憶體之持續性，亦即，每一位元格可靠地維持其邏輯狀態之時間長度。
其他技術係針對改良STTRAM記憶體之效率。一種此類技術偵測切換單元之時間且終止用於彼單元之寫入 操作以減少流經鐵磁器件之多餘電流。
非揮發性記憶體之另一類型為其中位元格包含「反及」(NAND)閘之快閃記憶體。快閃記憶體常常具有兩個操作模式：其中整個子陣列經抹除之抹除模式，及其中位元可接著按需要設定之設定模式。
依據本發明之一實施例，係特地提出一種裝置，其包含：一磁阻式(MRAM)位元格陣列，其具有一第一MRAM位元格子陣列，該第一MRAM位元格子陣列中之每一位元格包含所具有的偏振在一第一狀態中為平行偏振和反平行偏振中之一者且在一第二狀態中為平行偏振和反平行偏振中之另一者的一鐵磁器件；控制電路，其受組配成可將該第一子陣列之處於該第一狀態中的位元格之狀態改變成該第二狀態，而使得該第一子陣列之位元格之鐵磁器件具有由處於該第二狀態中的位元格所展現的偏振；以及被設置為與該第一子陣列相鄰的一電磁體，用以引導一磁場穿過該第一子陣列之該等位元格之鐵磁器件以協助將該MRAM之該位元格陣列之該第一子陣列之位元格之狀態從該第一狀態改變成該第二狀態。
10‧‧‧系統
20‧‧‧微處理器
25‧‧‧快取記憶體
30‧‧‧記憶體控制器
40‧‧‧記憶體
50‧‧‧周邊組件
60‧‧‧陣列
64‧‧‧位元格
66‧‧‧STT記憶體
68‧‧‧磁場輔助記憶體控制/控制電路
70、170‧‧‧鐵磁器件
72、172‧‧‧固定層
74a、74b、174a、174b‧‧‧自由層
76、176‧‧‧中間層
78、81、178、181‧‧‧電接觸層
80、82a、82b、180、182a、182b、430、530、RD、WR‧‧‧箭頭
202、206、208、210‧‧‧元件
300、300a、310‧‧‧子陣列
320、320a‧‧‧磁場/磁場線
400、500‧‧‧多匝電磁體線圈
410‧‧‧平面
420、520‧‧‧匝
204、440、540‧‧‧開關電晶體
710、714、720、724、730、732、740、744、750‧‧‧區塊
810‧‧‧邏輯
814a、814b‧‧‧記憶體線
WL‧‧‧字線
BL‧‧‧位元線
SL‧‧‧源極線
VBL、VWL、VSL、Vcc‧‧‧電壓
本發明之實施例藉助於實例但並非以限制方式說明於隨附圖式之圖中，在該等圖式中，相同參考編號指代相同元件。
圖1A描繪說明根據本發明之實施例之一系統之 受選態樣之高階方塊圖。
圖1B描繪根據本發明之實施例之STTRAM記憶體之基本架構。
圖1C至圖1F描繪圖1B之STTRAM記憶體之位元格之鐵磁層的各種偏振。
圖2A至圖2B描繪典型的一電晶體一電阻器(1T1R)器件之示意圖，其展示位元線(BL)、字線(WL)及源極線(SL)。
圖3為描繪用於圖2A至圖2B之一電晶體一電阻器(1T1R)器件之讀取及寫入電壓的圖表。
圖4A為根據本發明之實施例之引導磁場穿過圖1B之STTRAM記憶體之位元格子陣列的鐵磁層的示意性表示。在此圖中，箭頭表示如下文所解釋之「自由層」之偏振。
圖4B為根據本發明之實施例之安置在圖1B之STTRAM記憶體之位元格子陣列上方以用於引導磁場穿過位元格子陣列之線圈的示意性表示。
圖5A為根據本發明之實施例之引導磁場穿過圖1B之STTRAM記憶體之位元格子陣列的鐵磁層之替代實施例的示意性表示。又，在此圖中，箭頭表示如下文所解釋之「自由層」之偏振。
圖5B為磁場之子陣列及圖5A之自由鐵磁層之剖視圖的示意性表示。
圖5C為根據本發明之實施例之安置在圖1B之 STTRAM記憶體之位元格子陣列上方以用於引導磁場穿過位元格之子陣列之線圈的替代實施例之示意性表示。
圖5D為圖5C之線圈之替代實施例之示意性表示。
圖6A為準備用於至圖1B之STTRAM記憶體之位元格之資料寫入的寫入資料之轉換的示意性表示。
圖6B為準備用於寫入至圖1B之STTRAM記憶體之位元格之資料之所轉換寫入資料之表達的示意性表示。
圖6C為寫入至圖1B之STTRAM記憶體之位元格之經轉換寫入資料之示意性表示。
圖7描繪根據本發明之實施例之用於將寫入資料寫入至圖1B之STTRAM記憶體之位元格之操作的一項實例。
圖8A及圖8B描繪根據本發明之實施例之圖1B之STTRAM記憶體之控制電路的邏輯至實體位址映射邏輯，其將記憶體線之邏輯位址自一個記憶體線實體位址重映射至另一記憶體線實體位址。
較佳實施例之詳細說明
在以下描述中，同一參考編號已給予相同組件，而不管該等組件是否展示於不同實施例中。為以清晰及簡明方式說明本發明之實施例，圖式可不必按比例且某些特徵可以略微示意性形式展示。可以相同方式或以類似方式在一或多個其他實施例及/或組合或替代其他實施例之特 徵中使用關於一個實施例所描述及/或說明之特徵。
根據本發明之各種實施例，描述諸如STT記憶體之磁場輔助之MRAM記憶體。STT為其中可使用自旋轉偏振電流(spin-polarized current)修改磁穿隧接面(MTJ)器件中之磁性層之定向的效應。在基於STT之MTJ中，取決於穿隧接面之兩側上之磁偏振之方向之間的相對角度差異，器件電阻可為低或高。
在一項實施例中，磁場經引導穿過位元格子陣列之每一位元格之MTJ器件的鐵磁層，以促進每一MTJ自第一狀態至第二狀態的狀態改變。在一項實施例中，第一狀態為其中每一MTJ之鐵磁層具有平行磁定向且展現低電阻之狀態。相反地，第二狀態為其中每一MTJ之鐵磁層具有反平行磁定向且展現高電阻之狀態。據信，藉由經引導穿過MTJ之磁場提供之磁輔助可促進狀態自第一(平行定向，低電阻)狀態至第二(反平行，高電阻)狀態的改變。如下文更詳細地解釋，據信，在一些實施例中，此磁輔助可減少STT記憶體之寫入時間。
舉例而言，在電磁體之輔助下，子陣列之內容可易於經預設或經抹除至平行或反平行狀態中之一者。在一正常寫入期間，寫入至另一狀態之位元。
應瞭解，如本文所描述之磁場輔助技術可應用於除STT MRAM器件以外的MRAM器件，諸如巨磁阻(GMR)MRAM、雙態觸發MRAM及其他MRAM器件。根據本文所描述之實施例之此類基於MRAM之記憶體元件可用於獨立 記憶體電路或邏輯陣列中，或可嵌入於微處理器及/或數位信號處理器(DSP)中。此外，應注意，雖然本文主要參考基於微處理器之系統在說明性實例中描述系統及處理程序，但應瞭解，鑒於本文之揭示內容，本發明之某些態樣、架構及原理同樣適用於其他類型之器件記憶體及邏輯器件。
轉向圖式，圖1A為說明根據本發明之一實施例之所實施系統之受選態樣的高階方塊圖。系統10可表示大量電子及/或運算器件中之任一者，其可包括記憶體器件。此類電子及/或運算器件可包括運算器件，諸如大型主機、伺服器、個人電腦、工作站、電話器件、網路設備、虛擬化器件、儲存控制器、攜帶型或行動器件(例如，膝上型電腦、迷你筆記型電腦、平板電腦、個人數位助理(PDA)、攜帶型媒體播放機、攜帶型遊戲器件、數位攝影機、行動電話、智慧型電話、功能電話等)或組件((例如，系統單晶片、處理器、橋接器、記憶體控制器、記憶體等)。在替代實施例中，系統10可包括較多元件、較少元件及/或不同元件。此外，雖然系統10可經描繪為包含單獨元件，但應瞭解，此類元件可經整合至諸如系統單晶片(SoC)之一個平台上。在說明性實例中，系統10包含微處理器20、記憶體控制器30、記憶體40及周邊組件50，該等周邊組件可包括(例如)視訊控制器、輸入器件、輸出器件、儲存器、網路配接器等。微處理器20包括可為儲存指令及資料之記憶體層級之一部分之快取記憶體25且系統記憶體40亦可為記憶體層級之一部分。微處理器20與記憶體40之間的通信可藉由記 憶體控制器(或晶片組)30促進，該記憶體控制器亦可促進與周邊組件50之通信。
周邊組件50之儲存器可為(例如)非揮發性儲存器，諸如固態驅動磁碟驅動機、光碟驅動機、磁帶驅動機、快閃記憶體等)。儲存器可包含內部儲存器件或附接的或網路可存取儲存器。微處理器20受組配成可將資料寫入記憶體40中並自記憶體40讀取資料。儲存器中之程式經載入至記憶體並藉由處理器執行。網路控制器或配接器使得能夠與網路(諸如乙太網、光纖通道仲裁迴路等)通信。此外，在某些實施例中，架構包括受組配成可在顯示監視器上呈現資訊之視訊控制器，其中視訊控制器可體現於視訊卡上或整合於安裝在主板或其他基板上之積體電路組件上。輸入器件用以提供使用者輸入至處理器，且可包括鍵盤、滑鼠、觸控筆、麥克風、觸敏式顯示螢幕、輸入插腳、插座或此項技術中已知之任何其他激活或輸入機構。輸出器件能夠呈現自處理器或其他組件(諸如顯示監視器、印表機、儲存器、輸出插腳、插座等)傳輸之資訊。網路配接器可在網路卡(諸如，周邊組件互連(PCI)卡、高速PCI或一些其他I/O卡)上或安裝於主板或其他基板上之積體電路組件上體現。
可取決於特定應用而忽略器件10之一或多個組件。舉例而言，網路路由器可缺乏(例如)視訊控制器。
根據本描述，記憶體器件25、40及其他器件10、30、50中之任一或多者可包括磁輔助之MRAM記憶體。圖1B展示根據本描述之一個實施例之STT記憶體66之位元格 64之列及行的陣列60的實例。STT記憶體66亦可包括列解碼器、計時器器件及I/O器件(或I/O輸出)。相同記憶體字之位元可彼此分離以用於高效I/O設計。多工器(MUX)可用以在「讀取」操作期間將每一行連接至所需電路。另一MUX可用以在「寫入」操作期間將每一行連接至寫入驅動器。控制電路68執行至位元格64之讀取操作、寫入操作及磁場輔助之寫入操作，如下文所解釋。控制電路68受組配成可使用適當硬體、軟體或韌體或其各種組合執行所描述之操作。
位元格64之陣列60之每一位元格64包括鐵磁器件70(圖1C)，諸如自旋閥或磁穿隧接面(MTJ)器件。位元格之每一鐵磁器件70包含藉由中間層76分離之鐵磁性材料之兩個層72、74a，該中間層在自旋閥之情況下為金屬層或在MTJ之情況下為薄介電質或絕緣層。在此實例中，鐵磁性材料之層72藉由電接觸層78接觸並具有其中占主導之磁化方向固定之固定偏振。因此，層72被稱作固定層。固定層72之主導性磁化方向具有由圖1C之剖視圖中之自右至左指向之箭頭80表示之磁化方向。
鐵磁性材料之另一層74a藉由電接觸層81接觸且被稱作具有可變偏振的「自由層」，其中可選擇性改變自由層之主導性磁化方向。自由層74a之主導性磁化方向由圖1C之剖視圖中之亦自右至左指向之箭頭82a表示。
在圖1C之實例中，自由層74a及固定層72兩者之主導性磁化方向經描繪為相同的，亦即在相同方向上。若兩個鐵磁層72、74a之主導性磁化方向相同，則兩個層之偏 振被稱作「平行」。在平行偏振中，位元格展現低電阻狀態，其可經選擇以表示儲存於位元格中之邏輯1或邏輯0中之一者。若兩個鐵磁層之主導性磁化方向如藉由圖1D中之箭頭80(右至左)及箭頭82b(左至右)所示為相反的，則兩個層72、74b之偏振被稱作「反平行」。在反平行偏振中，位元格展現高電阻狀態，其可經選擇以表示儲存於位元格中之邏輯1或邏輯0中之另一者。
可藉由使特定方向上之自旋偏振電流通過位元格64之鐵磁器件70來將偏振及因此儲存於STTRAM 66之位元格64中之之邏輯位元值設定至特定狀態。自旋偏振電流為其中電荷載流子(諸如電子)之自旋定向主要為自旋向上或自旋向下中之一種類型的電流。因此，控制電路68(圖1B)受組配成可藉由使一個方向上之自旋偏振電流通過位元格64之鐵磁器件70來將邏輯1儲存於STTRAM 66之位元格64中。因此，取決於哪一偏振狀態已經選擇以表示邏輯1，位元格64之鐵磁器件70之鐵磁層具有為平行或反平行中之一者之偏振。
相反地，可藉由控制電路68使相反方向上之自旋偏振電流通過位元格之鐵磁器件70來將邏輯0儲存於STTRAM 66之位元格64中。因此，取決於哪一偏振已經選擇以表示邏輯0，位元格64之鐵磁器件70之鐵磁層具有為平行或反平行中之另一者之偏振。
圖1E及圖1F描繪鐵磁器件之替代實施例。此處，位元格64之陣列60之每一位元格64包括鐵磁器件170 (圖1E)，諸如自旋閥或磁穿隧接面(MTJ)器件。位元格之每一鐵磁器件170包含藉由中間層176分離之鐵磁性材料之兩個層172、174a，該中間層在自旋閥之情況下為金屬層或在MTJ之情況下為薄介電質或絕緣層。在此實例中，鐵磁性材料之層172藉由電接觸層178接觸並具有其中占主導之磁化方向固定之固定偏振。此固定層通常比自由層厚得多。因此，層172被稱作固定層。固定層172之主導性磁化方向由圖1E之剖視圖中之自下至上指向之箭頭180表示。
鐵磁性材料之另一層174a藉由電接觸層181接觸且被稱作具有可變偏振的「自由層」，其中可選擇性改變自由層之主導性磁化方向。自由層174a之主導性磁化方向由圖1E之剖視圖中之亦自下至上指向之箭頭182a表示。
在圖1E之實例中，自由層174a及固定層172兩者之主導性磁化方向經描繪為相同的，亦即在相同方向上。若兩個鐵磁層172、174之主導性磁化方向相同，則兩個層之偏振被稱作「平行」。在平行偏振中，位元格展現低電阻狀態，其可經選擇以表示儲存於位元格中之邏輯1或邏輯0中之一者。若兩個鐵磁層之主導性磁化方向如藉由圖1F中之箭頭180(自下至上)及箭頭182b(自上至下)所示為相反的，則兩個層172、174b之偏振被稱作「反平行」。在反平行偏振中，位元格展現高電阻狀態，其可經選擇以表示儲存於位元格中之邏輯1或邏輯0中之另一者。
可藉由控制電路68將偏振及因此儲存於STTRAM 66之位元格64中之邏輯位元值設定至特定狀態， 該控制電路受組配成可使特定方向上之自旋偏振電流通過位元格64之鐵磁器件170。因此，可藉由使一個方向上之自旋偏振電流通過位元格64之鐵磁器件170來將邏輯1儲存於STTRAM 66之位元格64中。因此，取決於哪一偏振已經選擇以表示邏輯1，位元格64之鐵磁器件170之鐵磁層具有為平行及反平行中之一者之偏振。
相反地，可藉由控制電路68使相反方向上之自旋偏振電流通過位元格之鐵磁器件170來將邏輯0儲存於STTRAM 66之位元格64中。因此，取決於哪一偏振已經選擇以表示邏輯0，位元格64之鐵磁器件170之鐵磁層具有為平行或反平行中之另一者之偏振。
STTRAM基於自旋偏振電流誘導之磁化切換使用特殊寫入機構。圖2A至圖2B展示典型STTRAM位元格64之基本元件之示意圖，該典型STTRAM位元格包含開關電晶體204及可變電阻式電晶體元件Rmem(元件202)。組合結構時常被稱作1T1R(一電晶體一電阻器)單元。圖2B中更突出展示分別具有對應電壓VBL、VWL及VSL之位元格之位元線(BL，元件210)、字線(WL，元件206)及源極線或選擇線(SL，元件208)。電晶體204充當選擇開關，而電阻性元件202可為諸如器件70(圖1C、圖1D)之磁穿隧接面(MTJ)器件，器件70包含兩個軟鐵磁層72、74a(或74b)，層72具有固定『參考』磁化方向80，且另一層具有可變磁化方向82a、82b，該等層藉由接面層76分離。圖2B展示雖然僅存在一個讀取方向(標記為RD之箭頭)，但寫入操作可為雙向的(標記為 WR之雙頭箭頭)。因此，此IT1R結構可經描述為具有單極『讀取』及雙極『寫入』之1T-1STT MTJ記憶體單元。
藉由如圖3之圖表中所示在利用電壓Vcc選通寫入線WL時將位元線BL預充電至VRD及允許其貫穿單元衰減來讀取位元格64，此舉接通開關電晶體204。使用參考單元同時耗盡之參考電壓VBL充當感測放大器參考。使用PMOS電流源箝制參考BL及經存取之BL兩者，以使得在感測放大器輸入處維持常微分甚至達極長存取時間。
在此實例中，邏輯0由為磁穿隧接面(MTJ)器件70、170之可變電阻式電晶體元件Rmem(元件202)之高電阻狀態(反平行偏振(圖1D、圖1F))表示。相反，邏輯1在此實例中藉由為磁性穿隧接面(MTJ)器件70、170之可變電阻式電晶體元件Rmem(元件202)之低電阻狀態(平行偏振(圖1C、圖1E))表示。因此，若預充電電壓VRD衰減至相對高的值，則邏輯0(高電阻狀態)經指示為儲存於MTJ器件70、170中。相反地，若預充電電壓VRD衰減至相對低的值，則邏輯1(低電阻狀態)經指示為儲存於MTJ器件70、170中。(應瞭解，在其他實施例中，邏輯0可由可變電阻式電晶體元件Rmem(元件202)之低電阻狀態(平行偏振(圖1C、圖1E))表示。相反，邏輯1可由可變電阻式電晶體元件Rmem(元件202)之高電阻狀態(反平行偏振(圖1D、圖1F))表示。)
為寫入至位元格64中，使用藉由控制電路68控制之雙向寫入方案(圖1B)。為寫入其中可變電阻式電晶體元件Rmem(元件202)之狀態自反平行狀態(圖1D、圖1F)變為平 行狀態(圖1C、圖1D)之邏輯1，將位元線BL充電至Vcc且將選擇線SL接地以使得電流自位元線BL流至選擇線SL。相反地，為寫入其中可變電阻式電晶體元件Rmem(元件202)之狀態自平行狀態(圖1C、圖1E)變為反平行狀態(圖1D、圖1F)之邏輯0，利用具有相反方向之電流。因此，Vcc處之選擇線SL及接地處之位元線BL使電流自選擇線SL流至位元線BL(相反方向)。
本文中應瞭解，將位元格64之磁偏振自一個狀態變至另一狀態係不對稱的。更具體言之，應瞭解，將位元格64之狀態自平行狀態(圖1C、圖1E)變至反平行狀態(圖1D、圖1F)之寫入時間在一些情況下可實質上長於用於相反情況之寫入時間，亦即將位元格64之狀態自反平行狀態(圖1D、圖1F)變至平行狀態(圖1C、圖1E)之寫入時間。舉例而言，在一些情況下，用於平行至反平行狀態改變之寫入時間可為大於用於反平行至平行狀態改變之寫入時間之數量級。
根據本描述之一態樣，應瞭解，在適當寫入電流經引導穿過位元格以使其狀態自平行狀態變至反平行狀態時，可實質上藉由引導磁場穿過位元格64來減少用於平行至反平行狀態改變之寫入時間。圖4A為陣列60之位元格64之子陣列310(圖1B)之MTJ器件70(圖1C、圖1D)的自由鐵磁層74a、74b之子陣列300之示意性表示。如由磁場線320所表示之磁場經引導穿過陣列60之位元格64之子陣列310(圖1B)的MTJ器件70(圖1C、圖1D)之自由層74a、74b。在所說 明之實施例中，磁場320與反平行偏振之鐵磁層74b(圖1D)之如由箭頭82b所表示之磁化方向實質上平行對齊。實質上平行對齊意謂通過子陣列310之位元格之磁場320的場力線與反平行偏振之自由鐵磁層74b的磁化方向82b之間的角度差A在0度至90度之範圍內，諸如，在一項實施例中大致45度。
相反地，在所說明之實施例中，磁場320與平行偏振之鐵磁層74a(圖1C)之如由箭頭82a所表示之磁化方向實質性反平行對齊。實質上反平行對齊意謂通過子陣列310之位元格之磁場320的場力線與平行偏振之自由鐵磁層74a的磁化方向82a之間的角度差B在90度至180度之範圍內，諸如，在一項實施例中大致135度。據信此配置促進自平行偏振(圖1C)至反平行偏振(圖1D)之狀態改變，如此寫入電流可減少，或寫入時間減少，或在將磁場320經引導穿過之每一位元格64之MTJ器件70的偏振狀態自平行偏振狀態變至反平行偏振狀態時減少以上兩者。
圖4b展示安置在記憶體陣列60之位元格64(圖1B)之子陣列310上方之多匝電磁體線圈400的實例。位元格64(圖1B)之子陣列310界定平面410，且在此實施例中，線圈400之每一匝420正交於位元格平面410定位，以使得磁場之場力線320經引導穿過子陣列310之位元格，與位元格平面410實質上對齊。實質上對齊意謂位元格平面410與通過位元格子陣列310之磁場320之場力線之間的角度差在45度至-45度之範圍內，諸如在一項實施例中大致0度。
多匝線圈400可使用多種技術製造。一種此類技術使用金屬化層、通孔及側向導管形成多匝線圈。其他技術可使用其他導電材料(諸如摻雜半導體材料)形成多匝線圈。在所說明之實施例中，每一匝420由與間隔導電通孔連結之間隔導電層形成。相鄰匝與間隔側向導管連結。用於製造多匝線圈之另一技術可包括時常用於三維積體電路堆疊之金屬化及矽穿孔(TSV)。應瞭解，取決於特定應用，合適線圈可具有較少或更大數目之匝，可具有其他形狀及其他位置。
為產生磁場320，在如藉由箭頭430所指示之逆時針方向上使驅動電流通過電磁體線圈400之匝420。可藉由在順時針方向上使驅動電流通過線圈400之匝420來產生在相反方向上引導之磁場。可藉由受組配成可提供適當啟用信號(En，En(列))至開關電晶體440之控制電路68(圖1B)來選擇性地接通及斷開驅動電流。在所說明之實施例中，可接通至線圈400之驅動電流以至少部分地與將子陣列310之位元格自平行偏振狀態切換至反平行偏振狀態之寫入電流重合，以向狀態改變提供磁輔助。
圖5A與圖5B之剖視圖為陣列60之位元格64之子陣列310(圖1B)的MTJ器件170(圖1E、圖1F)之自由鐵磁層174a、174b之子陣列300a的替代實施例的示意性表示。如由磁場線320a所表示之磁場經引導穿過陣列60之位元格64之子陣列310(圖1B)之MTJ器件170(圖1E、圖1F)的自由層174a、174b。在所說明之實施例中，磁場320a大體上正交 於位元格平面410(圖1B)且與反平行偏振之鐵磁層174b(圖1F)之如由箭頭182b所表示的磁化方向實質上平行對齊。實質上平行對齊意謂通過子陣列300a之位元格之磁場320a的場力線與反平行偏振之自由鐵磁層174b的磁化方向182b之間的角度差在一項實施例中在45度至-45度之範圍內。在圖5A、圖5B中所描繪之實施例中，通過子陣列310之位元格之磁場320a的場力線與反平行偏振之自由鐵磁層174b的磁化方向182b之間的角度差實質上為零。
相反地，在所說明之實施例中，磁場320a與平行偏振之鐵磁層174a(圖1E)之如由箭頭182a所表示之磁化方向實質上反平行對齊。實質上反平行對齊意謂磁場320之場力線與平行偏振之自由鐵磁層174a之磁化方向182a之間的角度差在一項實施例中為在135度至225度之範圍內。在圖5A、圖5B中所描繪之實施例中，通過子陣列310之位元格之磁場320a之場力線與平行偏振之自由鐵磁層174b之磁化方向182a之間的角度差實質上為180度。據信此配置促進自平行偏振(圖1E)至反平行偏振(圖1F)之狀態改變，如此寫入電流可減少，或寫入時間減少，或在將磁場320a經引導穿過之每一位元格64之MTJ器件170的偏振狀態自平行偏振狀態變至反平行偏振狀態時減少以上兩者。
圖5C展示安置在記憶體陣列60之位元格64(圖1B)之子陣列310上方之多匝電磁體線圈500之實例。位元格64(圖1B)之子陣列310界定平面410，且在此實施例中，線圈500之每一匝520平行於位元格平面410定位，以使得磁場 之場力線320a經引導而實質上正交地穿過子陣列310之位元格之位元格平面410。實質上正交意謂位元格平面410與通過位元格子陣列310之磁場320a之場力線之間的角度差在一項實施例中大於45度。在另一實施例中，位元格平面410與通過位元格子陣列310之磁場320a之場力線之間的角度差大致為90度。
多匝線圈500可使用多種技術製造。一種此類技術使用金屬化層、通孔及側向導管形成多匝線圈。其他技術可使用其他導電材料(諸如摻雜半導體材料)形成多匝線圈。在所說明之實施例中，每一匝520由與間隔導電通孔及間隔側向導管連結之間隔導電層形成。相鄰匝與間隔通孔連結。用於製造多匝線圈之另一技術可包括時常用於三維積體電路堆疊之金屬化及矽穿孔(TSV)。應瞭解，取決於特定應用，合適線圈可具有較少或更大數目之匝，可具有其他形狀及其他位置。
為產生磁場320a，在如藉由箭頭530所指示之順時針方向上使驅動電流通過線圈500之匝520。可藉由在逆時針方向上使驅動電流540通過線圈500之匝520來產生在相反方向上引導之磁場320b(圖5D)。可藉由受組配成可提供適當啟用信號(En，En(列))至開關電晶體540之控制電路68(圖1B)來選擇性地接通及斷開驅動電流。在所說明之實施例中，可接通至線圈500之驅動電流以至少部分地與將子陣列310之位元格自平行偏振狀態切換至反平行偏振狀態之寫入電流重合，以向狀態改變提供磁輔助
在以上所描述之實例中，整個子陣列310之位元格64(圖1B)可使用藉由相關聯磁場320、320a、320b提供之磁輔助一同自平行偏振狀態(圖1C、圖1E)切換至反平行偏振狀態(圖1D、圖1F)。為簡單起見，圖1B之子陣列310經描繪為包括位元格之3乘3的子陣列。應瞭解，輔助磁場可由於其而用以同時將各別偏振狀態自平行偏振切換至反平行偏振之位元格之數目可根據特定應用而改變。由於現代記憶體常具有儲存數十億位元組(或更多)之資料之容量，子陣列310可包括一個位元格或可包括數十、數百、數千、數萬或更多位元格，由於該等數目之位元格，使用磁輔助同時將其各別偏振狀態自平行偏振切換至反平行偏振，如本文所描述。
在所說明之實施例中，反平行偏振高電阻狀態經選擇以表示儲存於位元格中之邏輯0。因此，邏輯0可經寫入至子陣列310之每一位元格中，從而有效地「抹除」儲存於子陣列310中之任何資料。在應用於作為整體之子陣列310之抹除操作之前已處於反平行偏振高電阻狀態之任何位元格在抹除操作後仍處於反平行偏振高電阻狀態。控制電路68受組配成可藉由貫穿子陣列310之每一位元格提供磁輔助及適當平行至反平行狀態改變寫入電流來抹除位元格之整個子陣列，如上文所描述。一旦子陣列310之所有位元格64已抹除，使得該等位元格各自儲存邏輯0，則可將寫入資料寫入至子陣列之一部分(諸如，字、線或頁面)中。因為已藉由抹除子陣列將邏輯0寫入至子陣列中，故將資料寫 入至子陣列中可限於僅將寫入資料之為邏輯1之位元值寫入。
在所說明之實施例中，平行偏振低電阻狀態經選擇以表示儲存於位元格中之邏輯1。因此，為將邏輯1寫入至初始處於表示邏輯0之反平行偏振高電阻狀態之位元格中，驅動適當的反平行至平行狀態改變寫入電流穿過特定位元格，以將位元格之偏振狀態自反平行切換至平行。如先前所提及，相較於將STT位元格之偏振狀態自平行切換至反平行偏振，將STT位元格之偏振狀態自反平行切換至平行通常需要實質上較少的寫入時間及功率。因此，在一項實施例中，可在寫入邏輯1以將位元格之偏振狀態自反平行切換至平行時忽略輔助磁場。應瞭解，在其他實施例中，適當輔助磁場可經引導穿過位元格以用於兩個狀態改變(亦即，自平行至反平行偏振，及自反平行至平行偏振)。應進一步瞭解，在其他實施例中，反平行偏振高電阻狀態可經選擇以表示儲存於位元格中之邏輯1，且平行偏振低電阻狀態可經選擇以表示儲存於位元格中之邏輯0。
圖6A展示長度為8個位元且含有邏輯1及邏輯零之序列(在此實例中為「10011010」)之寫入資料之線的實例。控制電路68(圖1B)受組配成可僅將邏輯1寫入至位元格64a、64b...64h(圖6B)之經抹除線。因此，控制電路68亦受組配成可將寫入資料之線的邏輯0處理為如由字母「H」所表示之「保持」值，以使得維持位元格64a、64b...64h(圖6B)之經抹除線之對應位元格之偏振狀態及因此之位元 值，亦即保持不變。因此，如圖6A中所示，藉由控制電路68將寫入資料序列「10011010」有效地轉換至寫入序列「1HH11H1H」，僅其邏輯1待寫入至位元格64a、64b...64h之經抹除線，如圖6B中所示。
控制電路68受組配成可將寫入序列「1HH11H1H」之每一邏輯1值寫入至如藉由圖6C之位元格64a、64d、64e及64g所展示之對應位元格中。在此實例中，藉由將對應位元格之狀態自高電阻反平行偏振狀態變為低電阻平行偏振狀態來寫入邏輯1。相反地，由寫入序列「1HH11H1H」之字母H表示之保持值中之每一者致使控制電路68保持或維持狀態，且因此在先前藉由先驗磁場輔助之抹除功能抹除之對應位元格64b、64c、64f及64h中之每一者中保持或維持邏輯0之先前所儲存的位元值。在此實例中，邏輯0由此實例中之高電阻反平行狀態表示。
圖7描繪根據本描述之一項實施例之磁場輔助之MRAM(諸如STTRAM)之操作的實例在此實例中，控制電路68受組配成可執行所描述之操作。
在第一操作中，接收(例如)待寫入至對應於記憶體(諸如，子陣列310)中之位元格之第一實體位址之邏輯位址的寫入資料(區塊710)。轉換寫入資料(區塊714)，以使得寫入資料之邏輯0經處理作為「保持」值，例如，如結合圖6A所描述。以此方式，改變寫入資料，以使得用保持狀態替換所有零。在此實例中，邏輯0由STTRAM之位元格之高電阻反平行偏振狀態表示。應瞭解，在其他實施例中，邏 輯1可由STTRAM之位元格之高電阻反平行偏振狀態表示。在此等實施例中，寫入資料將轉換(區塊714)，以使得寫入資料之邏輯1而非邏輯0經處理作為「保持」值。
在此實例中，STTRAM之實體線經配置成邏輯線。識別與寫入資料之邏輯位址目的地相關聯之實體位址(區塊720)且作出關於彼實體位址之位元格是否為「清潔的」(亦即，經抹除至所有邏輯0)的判定(區塊724)。若如此，則可以與圖6C中所描繪之方式類似的方式將寫入資料之邏輯1寫入至彼實體位址之對應位元格(區塊730)而不修改保持零位元值之剩餘位元。因此，寫入資料之經處理作為保持值之邏輯0導致彼實體位址之對應位元格以與圖6C中所描繪之方式類似的方式保持處於邏輯0狀態中。
相反地，若判定彼實體位址之位元格並非「清潔」(亦即，含有一或多個邏輯1值)(區塊724)，則使第一實體位址無效(區塊732)。
作出關於清潔實體位址(亦即，其中所有位元格已經抹除至所有邏輯0之實體位址)是否在子陣列中可用的判定(區塊740)。若如此，則將第二清潔實體位址配置成寫入資料之邏輯位址目的地(區塊744)。圖8A及圖8B描繪用於位元格64之陣列60之磁場輔助之記憶體控制電路68的邏輯至實體位址映射邏輯810的實例，該映射邏輯將記憶體線之邏輯位址自用於子陣列310之記憶體線814a(圖8A)之第一實體位址重映射至用於子陣列310(圖8B)之不同記憶體線814b之第二實體位址。
另外，可以與圖6C中所描繪之方式類似的方式將寫入資料之邏輯1寫入至第二實體位址之對應位元格(區塊730)。因此，寫入資料之經處理作為保持值之邏輯0導致第二實體位址之對應位元格以與圖6C中所描繪之方式類似的方式保持處於邏輯0狀態中。
相反地，若判定清潔實體位址(亦即，其中所有位元格已經抹除至所有邏輯0之實體位址)在子陣列中不可用(區塊740)，則選擇為可用及空(亦即，清潔)的第二位元格子陣列及將原始第一子陣列中之所有有效資料傳送至第二所選子陣列(區塊750)。藉由以與結合區塊730所描述之方式類似的方式將有效傳送資料之邏輯1寫入至第二陣列之目的地實體位址來傳送資料。在有效傳送資料已傳送至第二子陣列後，可在如本文所描述之磁場輔助下抹除第一子陣列。
另外，將第二子陣列之第三清潔實體位址配置成所接收之寫入資料(區塊710)之邏輯位址目的地(區塊744)，且以與圖6C中所描繪之方式類似的方式將所接收之寫入資料之邏輯1寫入至第二子陣列之第三實體位址之對應位元格(區塊730)。因此，所接收之寫入資料之經處理作為保持值的邏輯0導致第二子陣列之第三實體位址之對應位元格以與圖6C中所描繪之方式類似的方式保持處於邏輯0狀態中。
實例
以下實例係關於其他實施例。
實例1為一種裝置，該裝置包含：磁阻式(MRAM)位元格陣列，其具有第一MRAM位元格子陣列，其中每一位元格包括鐵磁器件，其具有在第一狀態中為平行及反平行偏振中之一者且在第二狀態中為平行及反平行偏振中之另一者之偏振；控制電路，其受組配成可將處於第一狀態中之第一子陣列之位元格之狀態變為第二狀態，以使得第一子陣列之位元格之鐵磁器件具有藉由處於第二狀態中之位元格展現之偏振；及電磁體，其相鄰第一子陣列定位以引導磁場穿過第一子陣列之位元格之鐵磁器件，以輔助MRAM之位元格陣列之第一子陣列之位元格的狀態自第一狀態至第二狀態的改變。在實例2中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該等MRAM位元格為自旋轉移力矩(STT)隨機存取記憶體(RAM)位元格，該控制電路受組配成可引導自旋偏振電流穿過第一子陣列之位元格之鐵磁器件，以將處於第一狀態中之第一子陣列之位元格之狀態變為第二狀態，使得第一子陣列之位元格之鐵磁器件具有藉由處於第二狀態中之位元格展現之偏振；該控制電路進一步受組配成可引導自旋偏振電流穿過第一子陣列之第一受選位元格之鐵磁器件，以藉由將第一子陣列之第一受選位元格自第二狀態變回至第一狀態來將資料寫入至第一子陣列之彼等第一受選位元格，以使得變回至第一狀態之每一第一受選位元格表示資料之邏輯1及邏輯0中之一者，且其中該控制電路進一步受組配成可將第一子陣列之第二受選位元格之狀態維持於第二狀態中，以使得維 持於第二狀態中之每一第二受選位元格表示資料之邏輯1與邏輯0中之另一者。
在實例3中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可抹除第一子陣列之位元格之資料，該抹除包括第一子陣列之位元格之狀態之自第一狀態至第二狀態之該磁場輔助改變以使得第一子陣列之所有位元格展現表示邏輯1與邏輯0中之另一者之第二狀態。
在實例4中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該電磁體包括相鄰於第一子陣列安置之線圈。在實例5中，實例1至實例10(不包括本實例)之標的物可視情況包括其中第一位元格子陣列配置於平面中，其中第一子陣列之每一位元格之每一鐵磁器件具有磁化方向在第一位元格子陣列之平面內的鐵磁層，其中該線圈包括複數個匝，該等匝中之每一者經定向而實質上正交於第一位元格子陣列之平面且其中該電磁體經定位以在實質上平行於平面及平行於第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向的方向上引導磁場。
在實例6中，實例1至實例10(不包括本實例)之標的物可視情況包括其中第一位元格子陣列配置於平面中，其中第一子陣列之每一位元格之每一鐵磁器件具有磁化方向實質上正交於第一位元格子陣列之平面的鐵磁層，其中該線圈包括複數個匝，該等匝中之每一者經定向而實質上平行於第一位元格子陣列之平面，且其中該電磁體經定位 以在實質上正交於平面且實質上平行於第一子陣列之位元格之鐵磁器件之鐵磁層的磁化方向之方向上引導磁場。
在實例7中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：接收針對與第一位元格子陣列內之第一實體記憶體位址相關聯之邏輯位址的寫入資料；判定第一實體記憶體位址之位元格是否全部變為第二狀態以使得第一實體記憶體位址之所有位元格展現表示邏輯1及邏輯0中之另一者的第二狀態；及若判定第一實體記憶體位址之位元格全部變為第二狀態，則引導自旋偏振電流穿過第一子陣列之第一受選位元格之鐵磁器件，以藉由將實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者來將資料寫入至第一實體記憶體位址之第一受選位元格中，及將第一實體記憶體位址之第二受選位元格之狀態維持於第二狀態中，以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者。
在實例8中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：若判定第一實體記憶體位址之至少一些位元格變為第一狀態，則判定第一位元格子陣列之可用第二實體記憶體位址之位元格是否全部變為第二狀態以使得第二實體記憶體位址之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態；且若判定可用第二實體記憶體位址之位元格全部變 為第二狀態，則使第一實體記憶體位址之位元格無效，將第二實體記憶體位址配置成寫入資料之邏輯記憶體位址，及引導自旋偏振電流穿過第二實體記憶體位址之第一受選位元格之鐵磁器件，以藉由將第二實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者來將寫入資料寫入至第二實體記憶體位址之第一受選位元格中，及將第二實體記憶體位址之第二受選位元格之狀態維持於第二狀態中，以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者。在實例9中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：若判定並不存在其中可用實體記憶體位址之所有位元格變為第二狀態之第一位元格子陣列之可用第二實體記憶體位址，則選擇其中第二位元格子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態的可用第二位元格子陣列；及將第二子陣列之第三實體記憶體位址配置成寫入資料之邏輯記憶體位址，及藉由將第三實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者，及藉由將第三實體記憶體位址之第二受選位元格之狀態維持於第二狀態中以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者來將寫入資料寫入至第三實體記憶體位址之位元格 中。在實例10中，實例1至實例10(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：將儲存於第一子陣列中之所有有效資料傳送至第二位元格子陣列及抹除第一子陣列之位元格之資料，該抹除包括第一子陣列之位元格之狀態自第一狀態至第二狀態之該磁場輔助改變以使得第一子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態。實例11係針對與顯示器一起使用之運算系統，其包含：記憶體；處理器，其受組配成可將資料寫入記憶體且自記憶體讀取資料；及視訊控制器，其受組配成可顯示由記憶體中之資料表示之資訊；其中記憶體包括磁阻隨機存取記憶體(MRAM)，其包含：MRAM位元格陣列，其具有第一MRAM位元格子陣列，其中每一位元格包括具有在第一狀態中為平行及反平行偏振中之一者且在第二狀態中為平行及反平行偏振中之另一者之偏振的鐵磁器件；控制電路，其受組配成可引導自旋偏振電流穿過第一子陣列之位元格之鐵磁器件以將處於第一狀態中之第一子陣列之位元格之狀態變為第二狀態，以使得第一子陣列之位元格之鐵磁器件具有由處於第二狀態中之位元格展現之偏振；及電磁體，其相鄰第一子陣列定位以引導磁場穿過第一子陣列之位元格之鐵磁器件以輔助STT MRAM之位元格之陣列之第一子陣列的位元格之狀態自第一狀態至第二狀態的改變。在實例12中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該等MRAM位元格為自旋轉移力矩(STT)隨機存取記憶體(RAM)位元格，該控制 電路受組配成可引導自旋偏振電流穿過第一子陣列之位元格之鐵磁器件以將處於第一狀態中之第一子陣列之位元格之狀態變為第二狀態，以使得第一子陣列之位元格之鐵磁器件具有由處於第二狀態中之位元格展現之偏振；該控制電路進一步受組配成可引導自旋偏振電流穿過第一子陣列之第一受選位元格之鐵磁器件以藉由將第一子陣列之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示資料之邏輯1及邏輯0中之一者來將資料寫入至第一子陣列之彼等第一受選位元格中，且其中該控制電路進一步受組配成可將第一子陣列之第二受選位元格之狀態維持於第二狀態中，以使得維持於第二狀態中之每一第二受選位元格表示資料之邏輯1及邏輯0中之另一者。
在實例13中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可抹除第一子陣列之位元格之資料，該抹除包括第一子陣列之位元格之狀態自第一狀態至第二狀態的該磁場輔助改變，以使得第一子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態。
在實例14中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該電磁體包括相鄰於第一子陣列安置之線圈。在實例15中，實例11至實例20(不包括本實例)之標的物可視情況包括其中第一位元格子陣列配置於平面中，其中該第一子陣列之每一位元格之每一鐵磁器件 具有磁化方向在第一位元格子陣列之平面內之鐵磁層，其中該線圈包括複數個匝，該等匝中之每一者經定向而實質上正交於第一位元格子陣列之平面，且其中該電磁體經定位以在實質上平行於該平面且平行於第一子陣列之位元格之鐵磁器件之鐵磁層的磁化方向之方向上引導磁場。
在實例16中，實例11至實例20(不包括本實例)之標的物可視情況包括其中第一位元格子陣列配置於平面中，其中第一子陣列之每一位元格之每一鐵磁器件具有磁化方向實質上正交於第一位元格子陣列之平面的鐵磁層，其中該線圈包括複數個匝，該等匝中之每一者經定向而實質上平行於第一位元格子陣列之平面，且其中該電磁體經定位以在實質上正交於平面且實質上平行於第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向的方向上引導磁場。
在實例17中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：接收針對與第一位元格子陣列內之第一實體記憶體位址相關聯之邏輯位址之寫入資料；判定第一實體記憶體位址之位元格是否全部變為第二狀態以使得第一實體記憶體位址之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態；及若判定第一實體記憶體位址之位元格全部變為第二狀態，則引導自旋偏振電流穿過第一子陣列之第一受選位元格之鐵磁器件，以藉由將實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀 態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者來將資料寫入至第一實體記憶體位址之第一受選位元格中，及將第一實體記憶體位址之第二受選位元格之狀態維持於第二狀態中，以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者。
在實例18中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：若判定第一實體記憶體位址之至少一些位元格變為第一狀態，則判定第一位元格子陣列之可用第二實體記憶體位址之位元格是否全部變為第二狀態，以使得第二實體記憶體位址之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態；及若判定可用第二實體記憶體位址之位元格全部變為第二狀態，則使第一實體記憶體位址之位元格無效，將第二實體記憶體位址配置成寫入資料之邏輯記憶體位址，及引導自旋偏振電流穿過第二實體記憶體位址之第一受選位元格之鐵磁器件，以藉由將第二實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者來將寫入資料寫入至第二實體記憶體位址之第一受選位元格中，及將第二實體記憶體位址之第二受選位元格之狀態維持於第二狀態中，以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者。在實例19中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組 配成可：若判定並不存在其中可用實體記憶體位址之所有位元格變為第二狀態之第一位元格子陣列之可用第二實體記憶體位址，則選擇其中第二位元格子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態的可用第二位元格子陣列；及將第二子陣列之第三實體記憶體位址配置成寫入資料之邏輯記憶體位址，及藉由將第三實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者，及藉由將第三實體記憶體位址之第二受選位元格之狀態維持於第二狀態中以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者來將寫入資料寫入至第三實體記憶體位址之位元格中。在實例20中，實例11至實例20(不包括本實例)之標的物可視情況包括其中該控制電路進一步受組配成可：將儲存於第一子陣列中之所有有效資料傳送至第二位元格子陣列及抹除第一子陣列之位元格之資料，該抹除包括第一子陣列之位元格之狀態自第一狀態至第二狀態之該磁場輔助改變以使得第一子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態。實例21係針對一種操作磁阻隨機存取記憶體(MRAM)之方法，其包含：MRAM之位元格陣列之第一子陣列之位元格的狀態自第一狀態至第二狀態之磁場輔助改變，以使得第一子陣列之改變狀態的位元格展現第二狀態，其中第一狀態表示邏輯1及邏輯0中之一者且第二狀態表示邏輯1及邏輯0中之另一者，其中 每一位元格包括鐵磁器件，其具有在第一狀態中為平行及反平行偏振中之一者且在第二狀態中為平行及反平行偏振中之另一者之偏振，且其中磁場輔助改變包括引導磁場穿過第一子陣列之位元格之鐵磁器件以輔助MRAM之位元格陣列之第一子陣列的位元格的狀態自第一狀態至第二狀態之改變。
在實例22中，實例21至實例30(不包括本實例)之標的物可視情況包括其中MRAM為自旋轉移力矩(STT)MRAM且磁場輔助改變進一步包括引導自旋偏振電流穿過第一子陣列之位元格之鐵磁器件以將處於第一狀態中之第一子陣列之位元格之狀態變為第二狀態，以使得第一子陣列之位元格之鐵磁器件具有由處於第二狀態中之位元格展現之偏振，該方法進一步包含：藉由將第一子陣列之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示資料之邏輯1及邏輯0中之一者，及藉由將第一子陣列之第二受選位元格之狀態維持於第二狀態中以使得維持於第二狀態中之每一第二受選位元格表示資料之邏輯1及邏輯0中之另一者來將資料寫入至第一子陣列之位元格中。
在實例23中，實例21至實例30(不包括本實例)之標的物可視情況包括抹除第一子陣列之位元格之資料，該抹除包括第一子陣列之位元格之狀態自第一狀態至第二狀態之該磁場輔助改變以使得第一子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態。
在實例24中，實例21至實例30(不包括本實例)之標的物可視情況包括其中該磁場引導包括使用相鄰於第一子陣列安置之線圈產生磁場。在實例25中，實例21至實例30(不包括本實例)之標的物可視情況包括其中第一位元格子陣列配置於平面中，其中第一子陣列之每一位元格之每一鐵磁器件具有磁化方向在第一位元格子陣列之平面內的鐵磁層，其中該線圈包括複數個匝，該等匝中之每一者經定向而實質上正交於第一位元格子陣列之平面，且其中該磁場引導包括在實質上平行於平面且平行於第一子陣列之位元格之鐵磁器件之鐵磁層的磁化方向之方向上引導磁場。
在實例26中，實例21至實例30(不包括本實例)之標的物可視情況包括其中第一位元格子陣列配置於平面中，其中第一子陣列之每一位元格之每一鐵磁器件具有磁化方向實質上正交於第一位元格子陣列之平面的鐵磁層，其中該線圈包括複數個匝，該等匝中之每一者經定向而實質上平行於第一位元格子陣列之平面，且其中該磁場引導包括在實質上正交於平面且實質上平行於第一子陣列之位元格之鐵磁器件之鐵磁層的磁化方向之方向上引導磁場。
在實例27中，實例21至實例30(不包括本實例)之標的物可視情況包括接收針對與第一位元格子陣列內之第一實體記憶體位址相關聯之邏輯位址之寫入資料；判定第一實體記憶體位址之位元格是否全部變為第二狀態以使得第一實體記憶體位址之所有位元格展現表示邏輯1及邏 輯0中之另一者之第二狀態；且若判定第一實體記憶體位址之位元格全部變為第二狀態，則藉由將實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者，該改變包括引導自旋偏振電流穿過第一實體記憶體位址之第一受選位元格之鐵磁器件，及藉由將第一實體記憶體位址之第二受選位元格維持於第二狀態中以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者來將寫入資料寫入至第一實體記憶體位址之位元格。
在實例28中，實例21至實例30(不包括本實例)之標的物可視情況包括若判定第一實體記憶體位址之至少一些位元格變為第一狀態，則判定第一位元格子陣列之可用第二實體記憶體位址之位元格是否全部變為第二狀態，以使得第二實體記憶體位址之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態；且若判定可用第二實體記憶體位址之位元格全部變為第二狀態，則使第一實體記憶體位址之位元格無效，將第二實體記憶體位址配置成寫入資料之邏輯記憶體位址，及藉由將第二實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者，該改變包括引導自旋偏振電流穿過第二實體記憶體位址之第一受選位元格之鐵磁器件，及藉由將第二實體記憶體位址之第二受選位元格之狀態維持於第二狀 態中以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者來將寫入資料寫入至第二實體記憶體位址之位元格中。在實例29中，實例21至實例30(不包括本實例)之標的物可視情況包括若判定並不存在其中可用實體記憶體位址之所有位元格變為第二狀態之第一位元格子陣列之可用第二實體記憶體位址，則選擇其中可用第二位元格子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者的第二狀態之可用第二位元格子陣列；及將第二子陣列之第三實體記憶體位址配置成寫入資料之邏輯記憶體位址，及藉由將第三實體記憶體位址之第一受選位元格自第二狀態變回至第一狀態以使得變回至第一狀態之每一第一受選位元格表示寫入資料之邏輯1及邏輯0中之一者及藉由將第三實體記憶體位址之第二受選位元格之狀態維持於第二狀態中以使得維持於第二狀態中之每一第二受選位元格表示寫入資料之邏輯1及邏輯0中之另一者來將寫入資料寫入至第三實體記憶體位址之位元格中。
在實例30中，實例21至實例30(不包括本實例)之標的物可視情況包括將儲存於第一子陣列中之所有有效資料傳送至第二子單元子陣列及抹除第一子陣列之位元格之資料，該抹除包括第一子陣列之位元格之狀態自第一狀態至第二狀態的該磁場輔助改變以使得第一子陣列之所有位元格展現表示邏輯1及邏輯0中之另一者之第二狀態。
實例31係針對一種裝置，其包含用以執行如任何 前述實例中所描述之方法之構件。
所描述操作可實施為使用標準程式設計及/或工程設計技術以生產軟體、韌體、硬體或其任何組合之方法、裝置或電腦程式產品。所描述操作可實施為維持於「電腦可讀儲存媒體」中之電腦程式碼，其中處理器可自電腦儲存可讀媒體讀取並執行該程式碼。電腦可讀儲存媒體包括電子電路、儲存材料、無機材料、有機材料、生物材料、殼體、外殼、塗層及硬體中之至少一者。電腦可讀儲存媒體可包含但不限於磁性儲存媒體(例如，硬碟驅動機、軟碟、磁帶等)、光學儲存器(CD-ROM、DVD、光碟等)、揮發性及非揮發性記憶體器件(例如，EEPROM、ROM、PROM、RAM、DRAM、SRAM、快閃記憶體、韌體、可程式化邏輯等)、固態器件(SSD)等。實施所描述操作之程式碼可進一步在實施於硬體器件(例如，積體電路晶片、可程式化閘陣列(PGA)、特殊應用積體電路(ASIC)等)中之硬體邏輯中實施。又另外，實施所描述操作之程式碼可在「傳輸信號」中實施，其中傳輸信號可經由空間或經由諸如光纖、銅線等傳輸媒體傳播。其中程式碼或邏輯經編碼之傳輸信號可進一步包含無線信號、衛星傳輸、無線電波、紅外線信號、藍芽等。嵌入電腦可讀儲存媒體上之程式碼可作為傳輸信號自發射台或電腦傳輸至接收台或電腦。電腦可讀儲存媒體並非僅由傳輸信號組成。熟習此項技術者將認識到，在不背離本描述之範疇的情況下，可對此組態進行諸多修改，且製品可包含此項技術中已知之合適的資訊承載媒體。當然，熟習此項技術者將認識到，在不背離本描述之範疇的情況下，可對此組態進行諸多修改，且製品 可包含此項技術中已知之任何有形資訊承載媒體。
在某些應用中，根據本描述之器件可體現於電腦系統中，該電腦系統包括用以呈現資訊以顯示於監視器或耦接至電腦系統之其他顯示器上之視訊控制器、器件驅動器及網路控制器，該電腦系統諸如包含桌上型電腦、工作站、伺服器、大型主機、膝上型電腦、手持型電腦等的電腦系統。替代地，器件實施例可體現於並不包括(例如)視訊控制器(諸如交換器、路由器等)或並不包括(例如)網路控制器之運算器件中。
圖式之所說明邏輯可展示按某一次序發生之某些事件。在替代實施例中，某些操作可以不同次序執行、修改或移除。此外，操作可經添加至上文所描述之邏輯且仍符合所描述實施例。此外，本文所描述之操作可依序發生或某些操作可經並行處理。又另外，可藉由單一處理單元或藉由分佈式處理單元執行操作。
出於說明及描述之目的呈現對各種實施例之前述描述。其並非意欲為窮盡性的或限於所揭示之精確形式。鑒於以上教示，許多修改及變更係可能的。
60‧‧‧陣列
64‧‧‧位元格
66‧‧‧STT記憶體
68‧‧‧磁場輔助記憶體控制/控制電路
310‧‧‧子陣列
410‧‧‧平面

Claims (25)

  1. 一種裝置，其包含：一磁阻式(MRAM)位元格陣列，其具有一第一MRAM位元格子陣列，該第一MRAM位元格子陣列中之每一位元格包含所具有的偏振在一第一狀態中為平行偏振和反平行偏振中之一者且在一第二狀態中為平行偏振和反平行偏振中之另一者的一鐵磁器件；控制電路，其受組配成可將該第一子陣列之處於該第一狀態中的位元格之狀態改變成該第二狀態，而使得該第一子陣列之位元格之鐵磁器件具有由處於該第二狀態中的位元格所展現的偏振；以及被設置為與該第一子陣列相鄰的一電磁體，用以引導一磁場穿過該第一子陣列之該等位元格之鐵磁器件以協助將該MRAM之該位元格陣列之該第一子陣列之位元格之狀態從該第一狀態改變成該第二狀態。
  2. 如請求項1之裝置，其中，該等MRAM位元格為自旋轉移力矩(STT)隨機存取記憶體(RAM)位元格，該控制電路受組配成可引導自旋偏振電流穿過該第一子陣列之位元格之鐵磁器件以將該第一子陣列之處於該第一狀態中的位元格之狀態改變成該第二狀態而使得該第一子陣列之位元格之鐵磁器件具有由處於該第二狀態中的位元格所展現的偏振；該控制電路進一步受組配成可引導自旋偏振電流穿過該第一子陣列之第一受選位元 格之鐵磁器件，以藉由將該第一子陣列之該等第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該資料之邏輯1和邏輯0中之一者來將資料寫入至該第一子陣列之該等第一受選位元格中，並且其中，該控制電路進一步受組配成可將該第一子陣列之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該資料之邏輯1和邏輯0中之另一者。
  3. 如請求項1之裝置，其中，該控制電路進一步受組配成可抹除該第一子陣列之位元格之資料，此抹除行為包括：將該第一子陣列之位元格之狀態從該第一狀態以磁場輔助改變成該第二狀態，而使得該第一子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態。
  4. 如請求項1之裝置，其中，該電磁體包括被安置成與該第一子陣列相鄰的一線圈。
  5. 如請求項4之裝置，其中，該第一位元格子陣列係配置在一平面中，其中，該第一子陣列之各個位元格之各個鐵磁器件含有所具有之磁化方向係在該第一位元格子陣列之該平面中的一鐵磁層，其中，該線圈具有複數個匝，該等匝各被定向成實質上與該第一位元格子陣列之該平面正交，並且其中，該電磁體係設置成可將該磁場導引在實質上與該平面平行且與該第一子陣列之位元 格之鐵磁器件之鐵磁層之磁化方向平行的一方向中。
  6. 如請求項4之裝置，其中，該第一位元格子陣列被配置在一平面中，其中，該第一子陣列之各個位元格之各個鐵磁器件含有所具有之磁化方向實質上與該第一位元格子陣列之該平面正交的一鐵磁層，其中，該線圈具有複數個匝，該等匝各被定向成實質上與該第一位元格子陣列之該平面平行，並且其中，該電磁體係設置成可將該磁場導引在實質上與該平面正交且實質上與該第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向平行的一方向中。
  7. 如請求項2之裝置，其中，該控制電路進一步受組配成可進行下列操作：接收針對與該第一位元格子陣列內之一第一實體記憶體位址相關聯的一邏輯位址的寫入資料；判定該第一實體記憶體位址之位元格是否全被改變成該第二狀態而使得該第一實體記憶體位址之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態；以及若判定出該第一實體記憶體位址之位元格已全改變成該第二狀態，則引導自旋偏振電流穿過該第一子陣列之第一受選位元格之鐵磁器件，以藉由將該實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者來將資 料寫入至該第一實體記憶體位址之第一受選位元格中，並將該第一實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者。
  8. 如請求項7之裝置，其中，該控制電路進一步受組配成可進行下列操作：若判定出該第一實體記憶體位址之至少一些位元格被改變成該第一狀態，則判定該第一位元格子陣列之可用的一第二實體記憶體位址之位元格是否全被改變成該第二狀態而使得該第二實體記憶體位址之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態；以及若判定出可用的該第二實體記憶體位址之位元格已全改變成該第二狀態，則使該第一實體記憶體位址之該等位元格無效，將該第二實體記憶體位址配置成該寫入資料之該邏輯記憶體位址，並引導自旋偏振電流穿過該第二實體記憶體位址之第一受選位元格之鐵磁器件，以藉由將該第二實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者來將寫入資料寫入至該第二實體記憶體位址之第一受選位元格中，且將該第二實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而 使得被維持在該第二狀態中的每一第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者。
  9. 如請求項8之裝置，其中，該控制電路進一步受組配成可進行下列操作：若判定出在該第一位元格子陣列中沒有可用的第二實體記憶體位址，則選擇可用的一第二位元格子陣列，其中，該第二位元格子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態，其中，一可用實體記憶體位址係所有位元格均被改變成該第二狀態者；以及將該第二子陣列的一第三實體記憶體位址配置成該寫入資料之該邏輯記憶體位址，並藉由將該第三實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者且藉由將該第三實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者來將寫入資料寫入至該第三實體記憶體位址之位元格中。
  10. 如請求項9之裝置，其中，該控制電路進一步受組配成可進行下列操作：將儲存在該第一子陣列中的全部有效資料傳送至該第二位元格子陣列並抹除該第一子陣列之位元格之 資料，此抹除行為包括：將該第一子陣列之位元格之狀態從該第一狀態以磁場輔助改變成該第二狀態，而使得該第一子陣列之所有位元格展現表示邏輯1和邏輯0中之該另一者的該第二狀態。
  11. 一種配合顯示器使用的運算系統，其包含：一記憶體；一處理器，其受組配成可對該記憶體進行資料讀寫；以及一視訊控制器，其受組配成可顯示由該記憶體中之資料所表示的資訊；其中，該記憶體包括一磁阻隨機存取記憶體(MRAM)，其包含：一MRAM位元格陣列，其具有一第一MRAM位元格子陣列，該第一MRAM位元格子陣列中之每一位元格包含所具有的偏振在一第一狀態中為平行偏振和反平行偏振中之一者且在一第二狀態中為平行偏振和反平行偏振中之另一者的一鐵磁器件；控制電路，其受組配成可引導自旋偏振電流穿過該第一子陣列之位元格之鐵磁器件以將該第一子陣列之處於該第一狀態中的位元格之狀態改變成該第二狀態，而使得該第一子陣列之位元格之鐵磁器件具有由處於該第二狀態中的位元格所展現的偏振；及 被設置成與該第一子陣列相鄰的一電磁體，用以引導一磁場穿過該第一子陣列之該等位元格之鐵磁器件，以協助將該STT MRAM之該位元格陣列之該第一子陣列之位元格之狀態從該第一狀態改變成該第二狀態。
  12. 如請求項11之系統，其中，該等MRAM位元格為自旋轉移力矩(STT)隨機存取記憶體(RAM)位元格，該控制電路受組配成可引導自旋偏振電流穿過該第一子陣列之位元格之鐵磁器件以將該第一子陣列之處於該第一狀態中的位元格之狀態改變成該第二狀態而使得該第一子陣列之位元格之鐵磁器件具有由處於該第二狀態中的位元格所展現的偏振；該控制電路進一步受組配成可引導自旋偏振電流穿過該第一子陣列之第一受選位元格之鐵磁器件以藉由將該第一子陣列之該等第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該資料之邏輯1和邏輯0中之一者來將資料寫入至該第一子陣列之該等第一受選位元格中，並且其中，該控制電路進一步受組配成可將該第一子陣列之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該資料之邏輯1和邏輯0中之另一者。
  13. 如請求項11之系統，其中，該控制電路進一步受組配成可抹除該第一子陣列之位元格之資料，此抹除行為包 括：將該第一子陣列之位元格之狀態從該第一狀態以磁場輔助改變成該第二狀態，而使得該第一子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態。
  14. 如請求項11之系統，其中，該電磁體包括被設置成與該第一子陣列相鄰的一線圈。
  15. 如請求項14之系統，其中，該第一位元格子陣列被配置在一平面中，其中，該第一子陣列之各個位元格之各個鐵磁器件含有所具有之磁化方向係在該第一位元格子陣列之該平面中的一鐵磁層，其中，該線圈具有複數個匝，該等匝各被定向成實質上與該第一位元格子陣列之該平面正交，並且其中，該電磁體被設置成可將該磁場導引在實質上與該平面平行且與該第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向平行的一方向中。
  16. 如請求項14之系統，其中，該第一位元格子陣列被配置在一平面中，其中，該第一子陣列之各個位元格之各個鐵磁器件含有所具有之磁化方向實質上與該第一位元格子陣列之該平面正交的一鐵磁層，其中，該線圈具有複數個匝，該等匝各被定向成實質上與該第一位元格子陣列之該平面平行，並且其中，該電磁體被設置成可將該磁場導引在實質上與該平面正交且實質上與該第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向平行的一方向中。
  17. 如請求項12之系統，其中，該控制電路進一步受組配成 可進行下列操作：接收針對與該第一位元格子陣列內之一第一實體記憶體位址相關聯的一邏輯位址的寫入資料；判定該第一實體記憶體位址之位元格是否全被改變成該第二狀態而使得該第一實體記憶體位址之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態；以及若判定出該第一實體記憶體位址之該等位元格已全改變成該第二狀態，則引導自旋偏振電流穿過該第一子陣列之第一受選位元格之鐵磁器件以藉由將該實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者來將資料寫入至該第一實體記憶體位址之第一受選位元格，並將該第一實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者。
  18. 如請求項17之系統，其中，該控制電路進一步受組配成可進行下列操作：若判定出該第一實體記憶體位址之至少一些位元格被改變成該第一狀態，則判定該第一位元格子陣列之可用的一第二實體記憶體位址之位元格是否全被改變成該第二狀態而使得該第二實體記憶體位址之所有位 元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態；以及若判定出可用的該第二實體記憶體位址之位元格已全改變成該第二狀態，則使該第一實體記憶體位址之該等位元格無效，並將該第二實體記憶體位址配置成該寫入資料之該邏輯記憶體位址，且引導自旋偏振電流穿過該第二實體記憶體位址之第一受選位元格之鐵磁器件，以藉由將該第二實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者來將寫入資料寫入至該第二實體記憶體位址之第一受選位元格中，且將該第二實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者。
  19. 如請求項18之系統，其中，該控制電路進一步受組配成可進行下列操作：若判定出在該第一位元格子陣列中沒有可用的第二實體記憶體位址，則選擇可用的一第二位元格子陣列，其中，該第二位元格子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態，其中，一可用實體記憶體位址係所有位元格均被改變成該第二狀態者；以及將該第二子陣列之一第三實體記憶體位址配置成 該寫入資料之該邏輯記憶體位址，並藉由將該第三實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者且藉由將該第三實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者來將寫入資料寫入至該第三實體記憶體位址之位元格中。
  20. 如請求項19之系統，其中，該控制電路進一步受組配成可進行下列操作：將儲存在該第一子陣列中的全部有效資料傳送至該第二位元格子陣列並抹除該第一子陣列之位元格之資料，此抹除行為包括：將該第一子陣列之位元格之狀態從該第一狀態以磁場輔助改變成該第二狀態，而使得該第一子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態。
  21. 一種用於操作磁阻隨機存取記憶體(MRAM)的方法，其包含下列步驟：將該MRAM之一位元格陣列之一第一子陣列之位元格之狀態從一第一狀態以磁場輔助改變成一第二狀態而使得該第一子陣列之被改變狀態的該等位元格展現該第二狀態，其中，該第一狀態表示邏輯1和邏輯0中之一者且該第二狀態表示邏輯1和邏輯0中之另一者，其 中，各個位元格包括所具有的偏振在該第一狀態中為平行偏振和反平行偏振中之一者且在該第二狀態中為平行偏振和反平行偏振中之另一者的一鐵磁器件，並且其中，以磁場輔助改變之行為包括：引導一磁場穿過該第一子陣列之位元格之鐵磁器件以協助將該MRAM之該位元格陣列之該第一子陣列之位元格之狀態從該第一狀態改變成該第二狀態。
  22. 如請求項21之方法，其中，該MRAM為一自旋轉移力矩(STT)MRAM，且以磁場輔助改變之行為進一步包括：引導自旋偏振電流穿過該第一子陣列之位元格之鐵磁器件以將該第一子陣列之處於該第一狀態中的位元格之狀態改變成該第二狀態而使得該第一子陣列之位元格之鐵磁器件具有由處於該第二狀態中的位元格所展現的偏振，該方法進一步包含下列步驟：藉由將該第一子陣列之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該資料之邏輯1和邏輯0中之該一者且藉由將該第一子陣列之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該資料之邏輯1和邏輯0中之該另一者來將資料寫入至該第一子陣列之位元格中。
  23. 如請求項21之方法，其中，引導該磁場之行為包括：使用被設置成與該第一子陣列相鄰的一線圈來產生該磁場， 其中，該第一位元格子陣列被配置在一平面中，其中，該第一子陣列之各個位元格之各個鐵磁器件含有所具有之磁化方向係在該第一位元格子陣列之該平面中的一鐵磁層，其中，該線圈具有複數個匝，該等匝各被定向為下列形式中之一者：實質上與該第一位元格子陣列之該平面正交，其中，引導該磁場之行為包括：將該磁場導引在實質上與該平面平行且與該第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向平行的一方向中；以及實質上與該第一位元格子陣列之該平面平行，其中，引導該磁場之行為包括：將該磁場導引在實質上與該平面正交且實質上與該第一子陣列之位元格之鐵磁器件之鐵磁層之磁化方向平行的一方向中。
  24. 如請求項22之方法，其進一步包含下列步驟：接收針對與該第一位元格子陣列內之一第一實體記憶體位址相關聯的一邏輯位址的寫入資料；判定該第一實體記憶體位址之位元格是否全被改變為該第二狀態而使得該第一實體記憶體位址之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態；以及若判定出該第一實體記憶體位址之位元格已全改變成該第二狀態，則藉由將該實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資 料之邏輯1和邏輯0中之該一者並藉由將該第一實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者來將寫入寫入資料寫入至該第一實體記憶體位址之位元格中，其中，改變之行為包括：引導自旋偏振電流穿過該實體記憶體位址之第一受選位元格之鐵磁器件；若判定出該第一實體記憶體位址之至少一些位元格被改變成該第一狀態，則判定該第一位元格子陣列之可用的一第二實體記憶體位址之位元格是否全被改變成該第二狀態而使得該第二實體記憶體位址之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態；以及若判定出可用的該第二實體記憶體位址之位元格已全改變成該第二狀態，則使該第一實體記憶體位址之該等位元格無效，將該第二實體記憶體位址配置成該寫入資料之該邏輯記憶體位址，並藉由將該第二實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者且藉由將該第二實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者來將寫入資料寫入至該第二實體記憶體位 址之位元格中，其中，改變之行為包括：引導自旋偏振電流穿過該第二實體記憶體位址之第一受選位元格之鐵磁器件；若判定出在該第一位元格子陣列中沒有可用的第二實體記憶體位址，則選擇可用的一第二位元格子陣列，其中，可用的該第二位元格子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態，其中，一可用實體記憶體位址係所有位元格均被改變成該第二狀態者；以及將該第二子陣列之一第三實體記憶體位址配置成該寫入資料之該邏輯記憶體位址，並藉由將該第三實體記憶體位址之第一受選位元格從該第二狀態改變回該第一狀態而使得被改變回該第一狀態的每個第一受選位元格表示該寫入資料之邏輯1和邏輯0中之該一者且藉由將該第三實體記憶體位址之第二受選位元格之狀態維持在該第二狀態中而使得被維持在該第二狀態中的每個第二受選位元格表示該寫入資料之邏輯1和邏輯0中之該另一者來將寫入資料寫入至該第三實體記憶體位址之位元格中。
  25. 如請求項24之方法，其進一步包含下列步驟：將儲存在該第一子陣列中的全部有效資料傳送至該第二位元格子陣列並抹除該第一子陣列之位元格之資料，此抹除行為包括：將該第一子陣列之位元格之狀態從該第一狀態以磁場輔助改變成該第二狀態而使得 該第一子陣列之所有位元格均展現表示邏輯1和邏輯0中之該另一者的該第二狀態。
TW104127715A 2014-09-26 2015-08-25 磁場輔助之記憶體操作技術 TWI592928B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/499,067 US9747967B2 (en) 2014-09-26 2014-09-26 Magnetic field-assisted memory operation

Publications (2)

Publication Number Publication Date
TW201626380A true TW201626380A (zh) 2016-07-16
TWI592928B TWI592928B (zh) 2017-07-21

Family

ID=55581770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127715A TWI592928B (zh) 2014-09-26 2015-08-25 磁場輔助之記憶體操作技術

Country Status (7)

Country Link
US (2) US9747967B2 (zh)
EP (1) EP3198603B1 (zh)
JP (1) JP6330970B2 (zh)
KR (1) KR102240162B1 (zh)
CN (1) CN106605268B (zh)
TW (1) TWI592928B (zh)
WO (1) WO2016048560A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
US10600477B2 (en) * 2018-04-23 2020-03-24 Arm Limited Coupling compensation circuitry
US10573364B1 (en) * 2018-12-13 2020-02-25 Nxp Usa, Inc. Magnetic disturb diagnostic system for MRAM
JP2020149748A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 信頼性評価装置
US20220108158A1 (en) * 2020-10-02 2022-04-07 Sandisk Technologies Llc Ultralow power inference engine with external magnetic field programming assistance
CN112835522A (zh) * 2021-02-02 2021-05-25 致真存储(北京)科技有限公司 基于非易失存储器的视频数据存取装置及方法
CN113672053A (zh) * 2021-08-23 2021-11-19 浙江大学 一种基于机械结构的可编辑可读写数据存储器
US20230297283A1 (en) * 2022-03-21 2023-09-21 Everspin Technologies, Inc. Persistent xspi stt-mram with optional erase operation

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732016A (en) 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
IL132499A0 (en) 1999-10-21 2001-03-19 Advanced Coding Systems Ltd A security system for protecting various items and a method for reading a code pattern
US7005733B2 (en) 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
CN100520915C (zh) * 2001-07-24 2009-07-29 希捷科技有限公司 用于高各向异性介质的写入磁头
US7159120B2 (en) 2001-11-19 2007-01-02 Good Technology, Inc. Method and system for protecting data within portable electronic devices
KR20050053726A (ko) * 2002-10-03 2005-06-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 전자기 어레이를 이용한 저장 시스템
EP1576613B1 (en) 2002-12-18 2014-06-18 Crocus Technology Inc. Method and device for protection of an mram device against tampering
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7164611B2 (en) 2004-10-26 2007-01-16 Micron Technology, Inc. Data retention kill function
KR100604913B1 (ko) 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
DE602004024322D1 (de) 2004-12-15 2010-01-07 St Microelectronics Res & Dev Vorrichtung zur Detektion von Computerbenutzern
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
US7577017B2 (en) * 2006-01-20 2009-08-18 Industrial Technology Research Institute High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
GB2442023B (en) 2006-09-13 2011-03-02 Advanced Risc Mach Ltd Memory access security management
US7877563B2 (en) 2006-12-07 2011-01-25 International Business Machines Corporation Programmable memory device security
EP2135254B1 (en) * 2007-03-09 2016-05-25 NVE Corporation Stressed magnetoresistive tamper detection devices
US7873803B2 (en) 2007-09-25 2011-01-18 Sandisk Corporation Nonvolatile memory with self recovery
US8041912B2 (en) 2007-09-28 2011-10-18 Macronix International Co., Ltd. Memory devices with data protection
US7577020B2 (en) * 2007-10-01 2009-08-18 Shine Chung System and method for reading multiple magnetic tunnel junctions with a single select transistor
US8659852B2 (en) * 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US8315876B2 (en) 2008-05-09 2012-11-20 Plantronics, Inc. Headset wearer identity authentication with voice print or speech recognition
US8607034B2 (en) 2008-05-24 2013-12-10 Via Technologies, Inc. Apparatus and method for disabling a microprocessor that provides for a secure execution mode
US9519772B2 (en) 2008-11-26 2016-12-13 Free Stream Media Corp. Relevancy improvement through targeting of information based on data gathered from a networked device associated with a security sandbox of a client device
US7581326B1 (en) 2008-12-31 2009-09-01 Lockheed Martin Corporation Optical solid-state heading sensor
US9092649B2 (en) 2009-03-02 2015-07-28 Macronix International Co., Ltd. Data protecting method capable of effectively recording protection information and memory using thereof
US8239663B2 (en) 2009-05-30 2012-08-07 Lsi Corporation System and method for maintaining the security of memory contents and computer architecture employing the same
EP2270708A1 (en) 2009-06-29 2011-01-05 Thomson Licensing Data security in solid state memory
JP5688081B2 (ja) * 2009-07-10 2015-03-25 シーゲイト テクノロジー エルエルシー ブロック消去および一方向書込みを行う抵抗検知素子を有する不揮発性メモリアレイ
WO2011108359A1 (ja) * 2010-03-05 2011-09-09 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2012238811A (ja) 2011-05-13 2012-12-06 Toshiba Corp 半導体不揮発性記憶装置およびその製造方法
US8732195B2 (en) 2012-06-13 2014-05-20 Opus Deli, Inc. Multi-media management, streaming, and electronic commerce techniques implemented over a computer network
US8638596B2 (en) 2011-07-25 2014-01-28 Qualcomm Incorporated Non-volatile memory saving cell information in a non-volatile memory array
JP5814680B2 (ja) * 2011-07-29 2015-11-17 株式会社東芝 磁気抵抗素子及び磁気メモリ
TWI451248B (zh) 2012-01-13 2014-09-01 Phison Electronics Corp 資料保護方法、記憶體控制器與記憶體儲存裝置
US8854870B2 (en) 2012-03-13 2014-10-07 Honeywell International Inc. Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure
KR101646431B1 (ko) 2012-03-30 2016-08-05 인텔 코포레이션 프로그램가능 장치 어레이들을 위한 스핀 전달 토크 기반 메모리 요소들
US9543507B2 (en) 2012-04-12 2017-01-10 Intel Corporation Selector for low voltage embedded memory
US8467770B1 (en) 2012-08-21 2013-06-18 Mourad Ben Ayed System for securing a mobile terminal
KR20140052760A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 자기메모리소자 및 그 동작방법
US9131381B1 (en) 2012-10-26 2015-09-08 Facebook, Inc. Mobile device auto wipe
US9214212B2 (en) * 2012-12-03 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction memory device
EP2741295B1 (en) 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
US9166150B2 (en) 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions

Also Published As

Publication number Publication date
EP3198603A4 (en) 2018-05-30
TWI592928B (zh) 2017-07-21
KR102240162B1 (ko) 2021-04-14
WO2016048560A1 (en) 2016-03-31
US20160093355A1 (en) 2016-03-31
US9747967B2 (en) 2017-08-29
EP3198603A1 (en) 2017-08-02
US20180025764A1 (en) 2018-01-25
CN106605268A (zh) 2017-04-26
EP3198603B1 (en) 2019-07-31
KR20170033383A (ko) 2017-03-24
JP2017535907A (ja) 2017-11-30
JP6330970B2 (ja) 2018-05-30
CN106605268B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
TWI592928B (zh) 磁場輔助之記憶體操作技術
KR102131812B1 (ko) 소스라인 플로팅 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 독출 방법
CN110832591A (zh) 采用从共享的自旋转矩写入操作电路路径分离的读取操作电路路径的电压切换磁阻随机存取存储器(mram)
TWI709963B (zh) 供應切換式雙胞元記憶位元格
TWI690926B (zh) 記憶體裝置以及包含該裝置的記憶體系統
EP2308050B1 (en) Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
EP2972892B1 (en) Mixed memory type hybrid cache
US20120134200A1 (en) Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
CN109712655B (zh) 具有电压相关的面内磁各向异性的mram
US8472243B2 (en) Storage apparatus
US20150035032A1 (en) Nonvolatile semiconductor memory device including memory cell array with pseudo separate source line structure
US20140140124A1 (en) Resistive memory device having selective sensing operation and access control method thereof
KR102379705B1 (ko) 그라운드 스위치를 갖는 메모리 장치
Chen et al. Recent technology advances of emerging memories
KR20170133072A (ko) 저항성 메모리 장치 및 이를 포함하는 집적 회로
CN110910932A (zh) 执行非对称写入操作的存储器装置和存储器单元写入方法
JP6557488B2 (ja) 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees