CN109712655B - 具有电压相关的面内磁各向异性的mram - Google Patents

具有电压相关的面内磁各向异性的mram Download PDF

Info

Publication number
CN109712655B
CN109712655B CN201811193964.7A CN201811193964A CN109712655B CN 109712655 B CN109712655 B CN 109712655B CN 201811193964 A CN201811193964 A CN 201811193964A CN 109712655 B CN109712655 B CN 109712655B
Authority
CN
China
Prior art keywords
free layer
layer
composite free
magnetic
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811193964.7A
Other languages
English (en)
Other versions
CN109712655A (zh
Inventor
G·米哈拉维克
J·卡提恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN109712655A publication Critical patent/CN109712655A/zh
Application granted granted Critical
Publication of CN109712655B publication Critical patent/CN109712655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明题为“具有电压相关的面内磁各向异性的MRAM”。本发明公开了用于磁阻随机存取存储器的装置、系统和方法。用于存储数据的磁隧道结包括固定层、阻挡层和复合自由层。阻挡层可以设置在固定层和复合自由层之间。复合自由层可包括一个或多个铁磁层。复合自由层可包括一个或多个各向异性诱导层，该一个或多个各向异性诱导层响应于垂直偏置电压而诱导针对所述复合自由层的面内磁各向异性。

Description

具有电压相关的面内磁各向异性的MRAM
技术领域
在各种实施方案中，本公开涉及磁阻随机存取存储器，并且更具体地涉及用于自旋累积扭矩磁阻随机存取存储器的交叉点架构。
背景技术
各种类型的磁阻随机存取存储器(MRAM)使用磁隧道结存储数据。磁隧道结(MTJ)可以包括“固定”和“自由”磁性层，其中自由层的磁矩可以被切换成与固定层的磁矩平行或反平行。薄的电介质或阻挡层可以分离固定层和自由层，并且由于量子隧穿，电流可以流过阻挡层。平行和反平行状态之间的电阻差异允许存储数据。例如，低电阻可对应于二进制“1”，高电阻可对应于二进制“0”。或者，低电阻可对应于二进制“0”，高电阻可对应于二进制“1”。
随着存储容量的增加和MTJ特征尺寸的减小，减小MTJ的体积可能会降低自由层磁矩的热稳定性。降低热稳定性可能导致数据保留不良和错误率增加。然而，以其他方式增加MTJ自由层的热稳定性以补偿减小的体积也可增加用于将自由层设置为平行或反平行状态的写入电压。在各种类型的MTJ中，配置自由层使得其不容易通过热能波动切换到不同状态也可涉及增加故意在状态之间切换所耗费的能量。
发明内容
提出了用于磁阻随机存取存储器的装置。在一个实施方案中，用于存储数据的磁隧道结包括固定层、阻挡层和复合自由层。在某个实施方案中，阻挡层设置在固定层和复合自由层之间。在另一实施方案中，复合自由层包括一个或多个铁磁层。在一些实施方案中，复合自由层包括一个或多个各向异性诱导层，该一个或多个各向异性诱导层响应于垂直偏置电压而诱导针对复合自由层的面内磁各向异性。
提出了用于磁阻随机存取存储器的系统。在一个实施方案中，磁阻随机存取存储器(MRAM)管芯包括多个存储器单元。在某个实施方案中，存储器单元包括参考层、阻挡层和复合自由层。在另一实施方案中，阻挡层设置在参考层和复合自由层之间。在某些实施方案中，复合自由层包括一个或多个铁磁层。在另一些实施方案中，复合自由层包括一个或多个各向异性诱导层，该一个或多个各向异性诱导层与一个或多个铁磁层交替。在一个实施方案中，一个或多个各向异性诱导层被配置为响应于垂直写入电流而诱导针对复合自由层的面内磁各向异性。
在另一个实施方案中，一种装置包括用于基于复合自由层的垂直磁矩的取向将数据存储在用于磁隧道结的复合自由层中的装置。在某个实施方案中，一种装置包括用于响应垂直偏置电压的正值和负值对称地诱导针对复合自由层的面内磁各向异性的装置。
附图说明
下面参考附图中示出的特定实施方案包括更具体的描述。应当理解，这些附图仅描述了本公开的某些实施方案，因此不应被视为限制其范围，通过使用附图以附加的特征和细节描述和解释本公开，其中：
图1是包括磁阻随机存取存储器(MRAM)的系统的一个实施方案的示意性框图；
图2是示出MRAM管芯的一个实施方案的示意性框图；
图3是示出MRAM阵列的一个实施方案的示意性框图；
图4是示出包括复合自由层的磁隧道结的一个实施方案的示意性框图；
图5是示出包括复合自由层的磁隧道结的另一个实施方案的示意性框图；并且
图6是示出用于制造磁隧道结的方法的一个实施方案的示意性流程图。
具体实施方式
本公开的各方面可以具体化为装置、系统、方法或计算机程序产品。因此，本公开的各方面可采取完全硬件实施方案、完全软件实施方案(包括固件、驻留软件、微代码等)或结合软件和硬件方面的实施方案的形式，这些实施方案在本文中通常都被称为“电路”、“模块”、“装置”或“系统”。此外，本公开的各方面可采取计算机程序产品的形式，所述计算机程序产品体现在存储计算机可读和/或可执行程序代码的一个或多个非暂态计算机可读存储介质中。
本说明书中描述的许多功能单元已被标记为模块，以便更具体地强调它们的实施方式独立性。例如，模块可以实施为硬件电路，包括定制VLSI电路或门阵列、现用半导体诸如逻辑芯片、晶体管或其他分立部件。模块还可以在可编程硬件设备诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等中实施。
模块还可以至少部分地以软件实施，以由各种类型的处理器执行。可执行代码的识别模块可例如包括计算机指令的一个或多个物理或逻辑块，其可以例如被组织为对象、过程或功能。然而，识别模块的可执行件不需要在物理上位于一起，而是可以包括存储在不同位置的不同指令，当在逻辑上连接在一起时，包括模块并实现模块的所述目的。
实际上，可执行代码的模块可包括单个指令或多个指令，并且甚至可以分布在几个不同的代码段上、不同的程序中、横跨几个存储器设备等。在用软件实施模块或部分模块的情况下，软件部分可以存储在一个或多个计算机可读和/或可执行存储介质上。可以利用一个或多个计算机可读存储介质的任何组合。计算机可读存储介质可包括例如但不限于电子、磁、光、电磁、红外或半导体系统、装置或设备，或者前述的任何合适组合，但不包括传播信号。在本文档的上下文中，计算机可读和/或可执行存储介质可以是任何有形和/或非暂态介质，其可以包含或存储程序以供指令执行系统、装置、处理器或设备使用或与之结合使用。
用于执行本公开的各方面的操作的计算机程序代码可以用一种或多种编程语言的任何组合来编写，包括面向对象的编程语言诸如Python、Java、Smalltalk、C++、C#、Objective C等、传统过程编程语言诸如“C”编程语言、脚本编程语言和/或其他类似的编程语言。程序代码可以部分地或完全地在用户的计算机和/或通过数据网络等在远程计算机或服务器的一个或多个上执行。
如本文所用，部件包括有形的、物理的、非暂态的设备。例如，部件可以实施为硬件逻辑电路，包括定制VLSI电路、门阵列或其他集成电路；现用半导体诸如逻辑芯片、晶体管或其他分立设备；和/或其他机械或电气设备。部件还可以在可编程硬件设备诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等中实施。部件可以包括一个或多个硅集成电路设备(例如，芯片、管芯、管芯平面、封装)或其他分立电子设备，其通过印刷电路板(PCB)的电线或类似物与一个或多个其他部件电连通。在某些实施方案中，这里描述的每个模块可以另选地由部件实施或实施为部件。
如本文所用，电路包括提供一个或多个电流通路的一组一个或多个电气和/或电子部件。在某些实施方案中，电路可包括电流的返回路径，使得电路是闭环的。然而，在另一个实施方案中，不包括电流的返回路径的一组部件可被称为电路(例如，开环)。例如，无论集成电路是否耦接到地(作为电流的返回路径)，集成电路都可以称为电路。在各种实施方案中，电路可包括集成电路的一部分、集成电路、一组集成电路、一组具有或不具有集成电路设备的非集成电气和/或电子部件等。在一个实施方案中，电路可包括定制VLSI电路、门阵列、逻辑电路或其他集成电路；现用半导体诸如逻辑芯片、晶体管或其他分立设备；和/或其他机械或电气设备。电路还可以实施为可编程硬件设备诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等中的合成电路(例如，作为固件、网表等)。电路可以包括一个或多个硅集成电路设备(例如，芯片、管芯、管芯平面、封装)或其他分立电子设备，其通过印刷电路板(PCB)的电线或类似物与一个或多个其他部件电连通。在某些实施方案中，这里描述的每个模块可以由电路实施或实施为电路。
贯穿本说明书对“一个实施方案”、“实施方案”或类似语言的引用意味着结合该实施方案描述的特定特征、结构或特性包括在本公开的至少一个实施方案中。因此，短语“在一个实施方案中”、“在一种实施方案中”和类似语言在本说明书中的出现可以但不一定都指同一实施方案，而是指“一个或多个但不是所有实施方案”，除非另有明确说明。术语“包括”、“包含”、“具有”及其变型表示“包括但不限于”，除非另有明确说明。除非另有明确说明，否则列举的项目列表并不意味着任何或所有项目是相互排斥和/或相互包含的。除非另有明确说明，术语“一种”、“一个”和“该”也指“一个或多个”。
下面参考根据本公开实施方案的方法、装置、系统和计算机程序产品的示意性流程图和/或示意性框图来描述本公开的各方面。应当理解，示意性流程图和/或示意性框图的每个框以及示意性流程图和/或示意性框图中的框的组合可以由计算机程序指令实施。可以将这些计算机程序指令提供给计算机或其他可编程数据处理装置的处理器以产生机器，使得经由处理器或其他可编程数据处理装置执行的指令创建用于实现在示意性流程图和/或一个或多个示意性框图块中指定的功能或动作的装置。
还应该指出的是，在一些可供选择的具体实施中，方框中注明的功能可以不按照附图中注明的次序进行。例如，根据涉及的功能，按照次序示出的两个方框实际上可基本上同时执行，或者所述方框可有时按照相反次序执行。可以设想其他步骤和方法，其在功能、逻辑或效果上等同于所示附图的一个或多个块或其部分。尽管在流程图和/或框图中可以采用各种箭头类型和线类型，但是应当理解它们不限制相应实施方案的范围。例如，箭头可以指示所描绘的实施方案的枚举步骤之间的未指定持续时间的等待或监视时段。
在以下具体实施方式中，参考了作为具体实施一部分的附图。前述发明内容仅是说明性的，并且不旨在以任何方式进行限制。除了以上描述的说明性方面、实施方案和特征之外，通过参考附图和以下具体实施方式，其他方面、实施方案和特征将变得显而易见。每个附图中元件的描述可以参考前述附图的元件。相同的数字可以指代附图中的相同元件，包括相同元件的另选实施方案。
图1描绘了包括磁阻随机存取存储器(MRAM)150的系统100。在所描绘的实施方案中，系统包括计算设备110。在各种实施方案中，计算设备110可以指任何能够通过对电子数据执行算术或逻辑运算进行计算的任何电子设备。例如，计算设备110可以是服务器、工作站、台式计算机、膝上型计算机、平板电脑、智能电话、用于另一电子设备的控制系统、附网存储设备、存储区域网络上的块设备、路由器、网络交换机等。在某些实施方案中，计算设备110可包括存储计算机可读指令的非暂态计算机可读存储介质，所述计算机可读指令被配置为使计算设备110执行本文公开的一种或多种方法的步骤。
在所描绘的实施方案中，计算设备110包括处理器115、存储器130和存储设备140。在各种实施方案中，处理器115可以指代执行由计算设备执行的算术或逻辑运算的任何电子元件。例如，在一个实施方案中，处理器115可以是执行存储的程序代码的通用处理器。在另一实施方案中，处理器115可以是对存储器130和/或存储设备140存储的数据进行操作的现场可编程门阵列(FPGA)、专用集成电路(ASIC)等。在某个实施方案中，处理器115可以是用于存储设备(例如，在存储区域网络上)的控制器、网络设备等。
在所描绘的实施方案中，处理器115包括高速缓存120。在各种实施方案中，高速缓存120可以存储供处理器115使用的数据。在某些实施方案中，高速缓存120可以比存储器130更小且更快，并且可以在存储器130的常用位置等中复制数据。在某些实施方案中，处理器115可包括多个高速缓存120。在各种实施方案中，高速缓存120可以包括用于存储数据的一种或多种类型的存储器介质，诸如静态随机存取存储器(SRAM)122、磁阻随机存取存储器(MRAM)150等。例如，在一个实施方案中，高速缓存120可以包括SRAM 122。在另一个实施方案中，高速缓存120可包括MRAM 150。在某个实施方案中，高速缓存120可以包括SRAM 122、MRAM 150、和/或其他存储器介质类型的组合。
在一个实施方案中，存储器130通过存储器总线135耦接到处理器115。在某些实施方案中，存储器130可以存储能够由处理器115直接寻址的数据。在各种实施方案中，存储器130可以包括用于存储数据的一种或多种类型的存储器介质，诸如动态随机存取存储器(DRAM)132、MRAM 150等。例如，在一个实施方案中，存储器130可以包括DRAM 132。在另一个实施方案中，存储器130可以包括MRAM 150。在某个实施方案中，存储器130可以包括DRAM132、MRAM 150和/或其他存储器介质类型的组合。
在一个实施方案中，存储设备140通过存储总线145耦接到处理器115。在某些实施方案中，存储总线145可以是计算设备110的外围总线，诸如外围设备互连(PCI Express或PCIe)总线、串行高级技术附件(SATA)总线、并行高级技术附件(PATA)总线、小型计算机系统接口(SCSI)总线、FireWire总线、光纤通道连接、通用串行总线(USB)、PCIe高级交换(PCIe-AS)总线等。在各种实施方案中，存储设备140可以存储不能由处理器115直接寻址但可以通过一个或多个存储控制器访问的数据。在某些实施方案中，存储设备140可以大于存储器130。在各种实施方案中，存储设备140可以包括用于存储数据的一种或多种类型的存储介质，诸如硬盘驱动器、NAND闪存142、MRAM 150等。例如，在一个实施方案中，存储设备140可以包括NAND闪存142。在另一个实施方案中，存储设备140可以包括MRAM 150。在某个实施方案中，存储设备140可以包括NAND闪存142、MRAM 150和/或其他存储介质类型的组合。
在各种实施方案中，MRAM 150可用于将数据存储在高速缓存120、存储器130、存储设备140和/或存储数据的另一部件中。例如，在所描绘的实施方案中，计算设备110包括高速缓存120、存储器130和存储设备140中的MRAM 150。在另一个实施方案中，计算设备110可以将MRAM 150用于存储器130，并且可以将其他类型的存储器或存储介质用于高速缓存120或存储设备140。相反，在另一个实施方案中，计算设备110可以将MRAM 150用于存储设备140，并且可以将其他类型的存储介质用于高速缓存120和存储器130。另外，如果存储器130是非易失性的，一些类型的计算设备110可以包括没有存储设备140的存储器130(例如，在微控制器中)，可以包括没有用于专用处理器115的高速缓存120的存储器130等。考虑到本公开，高速缓存120、存储器130和/或存储设备140的各种组合以及针对高速缓存120、存储器130、存储设备140和/或其他应用的MRAM 150的使用将是清楚的。
在各种实施方案中，MRAM 150可包括一个或多个芯片、封装、管芯或包括磁阻存储器的其他集成电路设备，其设置在一个或多个印刷电路板、存储外壳和/或其他机械和/或电气支撑结构上。例如，一个或多个双列直插内存模块(DIMM)、一个或多个扩展卡和/或子卡、固态驱动器(SSD)或其他存储设备以及/或者另一个存储器和/或存储形状因子可包括MRAM 150。该MRAM 150可以与计算设备110的主板集成和/或安装在该计算设备的主板上，安装在计算设备110的端口和/或插槽中，安装在不同计算设备110和/或网络上的专用存储装置上，通过外部总线与计算设备110通信等。
在各种实施方案中，MRAM 150可以包括一个或多个MRAM管芯，该一个或多个管芯包括用于存储数据的多个存储器单元。在某些实施方案中，存储器单元可以是磁隧道结(MTJ)，其中MTJ包括固定层、阻挡层和复合自由层。阻挡层可以设置在参考层和复合自由层之间。在一个实施方案中，复合自由层包括一个或多个铁磁层，以及一个或多个各向异性诱导层。各向异性诱导层可被配置为响应于垂直写入电流、垂直偏置电压等诱导针对复合自由层的面内磁各向异性。在某些实施方案中，响应于写入电流或偏置电压诱导针对复合自由层的面内磁各向异性可允许垂直MTJ提供降低的切换电压和/或切换电流(与没有各向异性诱导层的MTJ相比)，同时仍然提供高热稳定性。以下关于图2至图6更详细地描述了MRAM150。
图2描绘了MRAM管芯150的一个实施方案。MRAM管芯150可以基本上类似于参考图1描述的MRAM 150。在所描绘的实施方案中，MRAM管芯150包括MRAM单元阵列200、行电路202、列电路204和管芯控制器206。
在各种实施方案中，MRAM管芯150可以指集成电路，其包括用于磁阻数据存储的存储器单元的芯阵列200(例如，包括MTJ)以及用于与阵列200通信的外围部件(例如，行电路202、列电路204和/或管芯控制器206)两者。在某些实施方案中，一个或多个MRAM管芯150可包括在存储器模块、存储设备等中。
在所描绘的实施方案中，阵列200包括用于存储数据的多个MRAM存储器单元。在一个实施方案中，阵列200可以是二维阵列。在另一个实施方案中，阵列200可以是包括MRAM单元的多个平面和/或层的三维阵列。在各种实施方案中，阵列200可以通过行经由行电路202，并且可以通过列经由列电路204寻址。
在某些实施方案中，管芯控制器206与行电路202和列电路204协作以在阵列200上执行存储器操作。在各种实施方案中，管芯控制器206可以包括部件诸如功率控制电路，其控制在存储器操作期间提供给行电路202和列电路204的功率和电压；将接收的地址转换为供行电路202和列电路204使用的硬件地址的地址解码器；实施和控制存储器操作的状态机等。管芯控制器206可以经由线208与计算设备110、处理器115、总线控制器、存储设备控制器、存储器模块控制器等通信，以接收命令和地址信息、传输数据等。
图3描绘了MRAM阵列200的一个实施方案。MRAM阵列200可以基本上类似于参考图2描述的MRAM阵列200。在所描绘的实施方案中，MRAM阵列200包括用于存储数据的多个存储器单元350，其耦接到字线302和位线304。
在所描绘的实施方案中，存储器单元350包括具有固定或钉扎磁矩的固定层356(也称为钉扎层或参考层)，其由单箭头指示。在另一个实施方案中，存储器单元350包括具有可改变或切换的磁矩的自由层352(也称为存储层)，其由双箭头指示。薄的电介质或阻挡层354可以分离固定层356和自由层352，并且由于量子隧穿，电流可以流过阻挡层354。如果固定层356和自由层352的磁矩基本上彼此平行(在此称为存储器单元350的平行状态)，电子隧穿阻挡层354的概率更高；并且如果固定层356和自由层352的磁矩基本上彼此反平行(这里称为存储器单元350的反平行状态)，则概率更低。因此，通过存储器单元350的电阻在反平行状态下可以比在平行状态下更高。
在各种实施方案中，存储器单元350的平行和反平行状态之间的电阻差异允许存储数据。例如，低电阻可对应于二进制“1”，高电阻可对应于二进制“0”。或者，低电阻可对应于二进制“0”，高电阻可对应于二进制“1”。
在某些实施方案中，存储器单元350可以是如下面参考图4和图5所述的MTJ，并且自由层352可以是复合自由层。在所描绘的实施方案中，存储器单元350是自旋转移扭矩(STT)MTJ。在各种实施方案中，STT-MTJ基于自由层352的磁矩存储数据，并且自由层352的磁矩是可切换的(例如，通过使写入电流通过固定层356和自由层352从而在平行和反平行状态之间切换)。例如，通过存储器单元350(例如，字线302和位线304之间)的写入电流中的电子可以被固定层356自旋极化，并且自旋极化电流可以在自由层352的磁矩上施加扭矩，以将存储单元350置于平行或反平行状态。一个方向上的电流可以将存储器单元350设置为平行状态，并且相反方向上的电流可以将存储器单元350设置为反平行状态。
通常，在各种实施方案中，字线302或位线304可以是导体诸如金属或多晶硅导体，其将电流传导到存储器单元350或从存储器单元传导电流。在图3中，出于说明的目的，MRAM阵列200被描绘为具有少量存储器单元350，并且具有相应少量的字线302和位线304。然而，在各种实施方案中，实际阵列可包括比图3中描绘的更多的单元350、字线302和位线304。例如，千兆字节的MRAM存储器可以包括数十亿个存储器单元350。类似地，在所描绘的实施方案中，MRAM阵列200是二维阵列，但是在另一个实施方案中，可以堆叠单元350、字线302和位线304以形成三维阵列。
在某些实施方案中，控制器诸如图2的管芯控制器206可以通过控制字线302和位线304的电压执行阵列200的读取操作和写入操作。控制器可以包括以下部件或与以下部件通信：电压生成部件诸如电压驱动器、电平移动器等；电压切换部件诸如用于将电压耦接到线的晶体管；感测部件诸如感测放大器；用于存储感测放大器输出的锁存器等。MRAM管芯150的外围电路诸如行电路202、列电路204和管芯控制器206可以偏置字线302和位线304(例如，通过将偏置电压耦接到字线302和位线304)以提供读取和写入的电流。
在各种实施方案中，字线302和位线304耦接到存储器单元350，使得字线302和位线304之间的电压差导致在字线302和位线304的交叉处产生通过存储器单元350的电流。例如，在所描绘的实施方案中，字线302耦接到用于存储器单元350的行的自由层352，并且位线304耦接到用于存储器单元350的列的固定层356。在另一个实施方案中，字线302可以耦接到固定层356，并且位线304可以连接到自由层352。考虑到本公开，将存储器单元350耦接到MRAM阵列200中的字线302和位线304的各种方式将是清楚的。
在某些实施方案中，在选定字线302和选定位线304的交叉处将数据写入存储器单元350可包括将编程电压施加到选定字线302，并且将零(或其他参考)电压施加到选定位线304，使得通过存储器单元350的电流(例如，通过阻挡层354的隧穿电流)被固定层356自旋极化，以改变自由层352的磁矩。在各种实施方案中，MRAM阵列200可以包括晶体管、选择器等，其防止在写入操作期间通过未选择的存储器单元350的杂散电流。例如，在一个实施方案中，非选择字线302和非选择位线304的电压可以设置为编程电压的一半，使得对于未选择的存储器单元350(例如，不在选定字线302或选定位线304上的存储器单元350)，字线302和位线304之间不存在电压差；并且对于半选择的存储器单元350(例如，位于选定字线302或选定位线304任一者上的存储器单元350，但不是两者)，在字线302和位线304之间存在编程电压一半的电压差。在另一实施方案中，存储器单元350的选择器可能不允许电流流动，除非字线302和位线304之间的电压差大于编程电压的一半。因此，选择器、晶体管或其他开关设备可允许写操作改变一个存储器单元350中的存储数据，而不改变其他存储器单元350中存储的数据值。
在另一个实施方案中，可以同时将数据写入一行存储器单元350。例如，行的字线302可以接地，并且可以将正或负编程电压施加到位线304，以将不同数据值写入该行中的存储器单元350。考虑到本公开，在使用各种几何形状的MRAM阵列200中将数据写入单个或多个存储器单元350的各种方式将是清楚的。
在各种实施方案中，从存储器单元350读取数据可以包括测量、检测或感测存储器单元350的电阻(例如，指示存储器单元350是处于平行还是反平行状态)。例如，在一个实施方案中，可以在自由层352、阻挡层354和固定层356上施加已知电压，并且可以测量或感测得到的电流以检测存储器单元350的电阻。在另一个实施方案中，可以施加已知电流通过存储器单元350，并且可以测量或感测存储器单元350上的所得电压降以检测电阻。在某些实施方案中，MRAM阵列200或MRAM管芯150可包括感测放大器、锁存器等，以将来自位线304的低功率信号转换为表示1或0的逻辑电平，并且存储转换的数据。
在所描绘的实施方案中，字线302和位线304用于从存储器单元350读取数据。例如，在选定字线302和选定位线304的交叉点处从存储器单元350读取数据可包括将读取电压施加到选定字线302，并且将零(或其他参考)电压施加到选定位线304，使得可以感测通过存储器单元350的电阻。如上面针对写入操作所描述的，选择器、晶体管等可以在读取操作期间防止通过未选择的存储器单元350的杂散电流。另外，可以同时从一行存储器单元350读取数据。例如，可以将读取电压施加到行的字线302，并且可以将位线304接地，从而针对多个位线304感测所得到的电流。考虑到本公开，在使用各种几何形状的MRAM阵列200中从单个或多个存储器单元350读取数据的各种方式将是清楚的。
在某些实施方案中，读取电压或读取电流可以低于写入电压或写入电流，使得用于确定存储器单元350状态的电流不足以改变存储器单元350的状态。例如，可以在字线302或位线304处控制电流，以防止读取电流干扰存储的数据。在另一个实施方案中，可以在读取之后将数据重写到存储器单元350，以校正其中单元350的状态被读取电流改变的单元350中的数据值。考虑到本公开，各种防止由于读取电流干扰存储数据而导致的错误的方法将是清楚的。
图4描绘了磁隧道结450的一个实施方案。在各种实施方案中，磁隧道结450可以基本上类似于上面关于图3描述的存储器单元350。在所描绘的实施方案中，MTJ 450包括自由层452、阻挡层454和固定层456，其可基本上如上文关于图3所述。在所描绘的实施方案中，自由层452是复合自由层，包括一个或多个铁磁(F)层402和一个或多个各向异性诱导(AI)层404。在各种实施方案中，MTJ 450的层可以通过各种技术诸如物理气相沉积、溅射等形成或沉积。在某些实施方案中，图4中未示出的其他层诸如覆盖层或晶种层可以包括在MTJ450中，或者包括在制造MTJ 450的过程中。
另外，在所描绘的实施方案中，MTJ 450包括两个端子422、424。为了方便讨论电流，描绘了端子422、424，并且可以如上所述将MTJ 450耦接到字线302和位线304。然而，在另一实施方案中，字线302和位线304可以直接耦接到固定层456和自由层452。
在一个实施方案中，固定或参考层456包括具有固定或钉扎磁矩的铁磁材料。如本文所用，术语“铁磁”可用于指能够自发磁化的任何材料(例如，在没有外部施加磁场的情况下保持磁化)。因此，“铁磁”材料可以指严格的铁磁材料(例如，各个微观磁矩完全对齐)，或者亚铁磁性材料(例如，各个微观磁矩部分反对齐)。
在各种实施方案中，“固定”或“钉扎”磁矩指的是当自由层452的磁矩改变或翻转时，至少在取向上基本恒定的磁矩。因此，例如，在一个实施方案中，固定层456可包括铁磁材料，该铁磁材料具有比自由层452的铁磁材料高的矫顽力。在另一个实施方案中，固定层456可以包括铁磁薄膜，该铁磁薄膜具有通过与反铁磁体的交换耦接而固定的磁矩。例如，在一个实施方案中，固定层456可以包括合成反铁磁体(例如，钴/铁和钌多层)、钌或铱间隔物以及包含钴/铁/硼合金(CoFeB)的铁磁层。
在各种实施方案中，固定层456的磁矩可以为自由层452的磁矩的取向提供参考。例如，在各种实施方案中，自由层452的总磁矩可以与固定层456的磁矩平行或反平行。因此，固定层456被描绘为具有由单箭头指示的参考磁矩，并且自由层452的平行或反平行磁矩由双头箭头指示。
在各种实施方案中，阻挡层454设置在固定或参考层456与自由层452之间。在某些实施方案中，阻挡层454包括电介质材料，诸如氧化镁(MgO)。在某些实施方案中，阻挡层454的厚度可以小于20埃，使得跨越阻挡层454的电子的量子隧穿允许电流流过MTJ 450。
在各种实施方案中，自由层452可以是复合自由层452。如本文所用，复合层可以指本身包括层堆叠的任何层。在各种实施方案中，复合自由层452可包括一个或多个铁磁层402，以及一个或多个各向异性诱导层404。在某些实施方案中，铁磁层402可以与各向异性诱导层404交替。例如，各向异性诱导层404可以位于两个铁磁层402之间，或者位于复合自由层452的顶部或底部的各向异性诱导层404可以与一个铁磁层402相邻。类似地，铁磁层402可以位于两个各向异性诱导层404之间，或者位于复合自由层452的顶部或底部的铁磁层402可以与一个各向异性诱导层404相邻。
在各种实施方案中，该一个或多个铁磁层402可包括具有可相对于固定层456的磁矩改变、切换或翻转的磁矩的任何铁磁材料。在某些实施方案中，该一个或多个铁磁层402可以包括CoFeB合金。在一些实施方案中，该一个或多个铁磁层402可以包括基于过渡金属(诸如钴和铁)以及贵金属(诸如铂、钯和金)的多层。一些示例包括钴/钯、钴/铂和钴/镍。
通常，在各种实施方案中，复合自由层452的磁矩可以基于铁磁层402的磁化。在某些实施方案中，各向异性诱导层404的厚度可以被配置为使得各个铁磁层402之间的交换耦合在该组铁磁层402上保持均匀(或基本均匀)的磁化。因此，在各种实施方案中，复合自由层452内的一组一个或多个铁磁层402可具有允许复合自由层452存储数据的总体持久(但可切换)磁矩。
在所描绘的实施方案中，固定层456和复合自由层452的磁矩(包括各个铁磁层402的磁矩)垂直于阻挡层454。如本文所使用的，术语诸如“面内”和“垂直”可用于描述相对于MTJ 450的层的方向或取向(例如，针对矢量诸如磁矩、磁化、磁场、电场、电流密度等)。在一个实施方案中，术语“垂直”指与层表面成直角的方向(例如，图4中的垂直方向)，并且术语“面内”指平行于层表面的方向(例如，图4中的水平方向)。然而，在另一个实施方案中，矢量、取向或方向可以包括垂直分量和面内分量的组合，并且可以基于垂直分量还是面内分量哪一个具有更大的幅值描述为“垂直”或“面内”。例如，在一个实施方案中，磁矩包括非零的面内和垂直分量，但是如果面内分量大于垂直分量，则可以将其描述为“面内”磁矩。另外，基于自由层452的垂直磁矩存储数据的MTJ450可被称为垂直MTJ。
在某些实施方案中，如果自由层452的磁化由于热波动而被无意地切换，则MTJ450可能易受数据错误的影响。如果热能波动大于(或相当于)自由层452的磁能，则自由层452的磁化的无意切换可以是不受期望地很可能的。相反，如果热能波动明显小于自由层452的磁能，则无意切换可以是不太可能的，并且可稳定地存储数据。因此，如本文所用，MTJ450或存储器单元350的“热稳定性”可指对应于自由层452的磁能或分离平行和反平行状态的势垒能的任何测量、统计或特性。例如，在一个实施方案中，热稳定性因子可以是势垒能相对kT的比率，其中T是操作温度并且k是玻尔兹曼常数。一般来讲，在各种实施方案中，热稳定性可对应于数据保持时间：对于具有较高热稳定性的MTJ 450，数据保留时间可较长，对于具有较低热稳定性的MTJ 450，数据保留时间可较短。
在某些实施方案中，垂直MTJ 450的自由层452的磁能可取决于自由层452的饱和磁化、自由层452的体积和自由层452的垂直磁各向异性。因此，可通过增加自由层452的饱和磁化、体积和/或垂直磁各向异性来增加磁能和热稳定性。对应地，降低自由层452的饱和磁化、体积和/或垂直磁各向异性可降低自由层452的磁能和MTJ 450的热稳定性。在某些实施方案中，随着存储容量增加并且MTJ尺寸减小，MTJ 450的热稳定性也可基于MTJ 450的减小体积而降低。补偿减少体积的影响以为数据保持维持足够的热稳定性可能涉及增加自由层452的饱和磁化和/或垂直磁各向异性。在某些实施方案中，显著改变自由层452的饱和磁化可能是不可能的或不切实际的。因此，在某些实施方案中，配置自由层452的垂直磁各向异性可以是配置MTJ 450以具有期望的热稳定性的更有效方式。
在各种实施方案中，自由层452的磁各向异性可以指用于磁化自由层452的“易”轴和“难”轴之间的差异。例如，在某些实施方案中，具有针对自由层452的垂直磁各向异性的MTJ 450可针对自由层452在垂直方向上具有“易”轴，使得自由层452的垂直磁化在能量上是有利的。磁各向异性的测量可以是沿着“难”轴(例如，在面内方向上)施加的足以抵消“易”轴上的磁化的场的尺寸。磁各向异性的其他或进一步测量可类似地对应于“易”轴和“难”轴之间的差异。在各种实施方案中，针对自由层452的垂直磁各向异性可指这种磁各向异性：使得“易”轴在垂直方向上(例如，与阻挡层454成直角)、基本上在垂直方向上、在垂直方向上比在面内方向上更多等等。
如上所述，增加或降低自由层452的(或复合自由层452内的铁磁层402的)垂直磁各向异性可对应地增加或降低MTJ 450的热稳定性。然而，在某些实施方案中，写入电压或写入电流(例如，足以切换自由层452的磁矩的电压或电流)也可取决于自由层452的垂直磁各向异性，使得增加垂直磁各向异性也增加写入电压或写入电流。一般来讲，自由层452的垂直磁各向异性可对应于切换自由层452的磁矩的难度，对于无意的热切换(例如，误差)和对于故意的切换(例如，写入数据)是相似的。因此，具有高垂直磁各向异性的自由层452可提供稳定的数据存储，但是可能使用高的写入电流和写入电压。相比之下，具有较低垂直磁各向异性的自由层452可使用较低的写入电流，但是具有稳定性损失。
在某些实施方案中，所述一个或多个各向异性诱导层404可被配置为响应于垂直偏置电压或垂直写入(例如，端子T1 422和端子T2 424之间的电压差异，或端子T1 422和端子T2 424之间的电流)而诱导针对复合自由层452的面内磁各向异性。在各种实施方案中，诱导针对复合自由层452的面内磁各向异性可指增加磁各向异性的面内分量、将“易”轴倾斜成更在面内方向上等。在某些实施方案中，诱导的面内磁各向异性可指或基于移动电子所经历的有效磁场。
在某些实施方案中，针对复合自由层452的垂直磁各向异性Hk可指足以抵消复合自由层452的垂直磁化的面内磁场的尺寸。如上所述，MTJ 450的热稳定性、写入电压和写入电流可与针对复合自由层452的垂直磁各向异性Hk成比例。然而，在另一些实施方案中，在施加偏置电压或电流时，响应于写入偏置电压或写入电流而诱导面内磁各向异性可降低Hk，因此降低用于切换自由层452的状态的电压电平或电流量。因此，在某些实施方案中，MTJ 450在没有写入电压或电流的情况下可提供高垂直磁各向异性Hk，因此提供高热稳定性和良好的数据保持，并且当施加写入电压或电流时可提供降低的Hk以便于写入。
在一个实施方案中，各向异性诱导层404可包括内置面内电场(E)442。例如，在图4中，E场442被描绘为在面内方向中的一个方向上指向页面。层的“内置”场可指不是外部施加或在没有外部场的情况下保留的任何场。例如，由于晶体不对称性、永久或准永久极化、P-N结处的电子和空穴的重组等，内置电场可能存在于电荷分布不对称的材料中。
在某些实施方案中，各向异性诱导层404可通过内置面内电场442和基于垂直偏置电压的垂直偏置电流之间的自旋轨道耦合来诱导面内磁各向异性。在图4中，垂直方向在页面上是竖直的，因此垂直偏置电压可指端子T1 422和端子T2 424之间的任何电压差异。类似地，垂直偏置电流或写入电流可指从端子T1 422到端子T2 424或者在相反方向上从端子T2 424到端子T1 422的任何电流。
在各种实施方案中，自旋轨道耦合可指将电子的运动(例如，相对于原子核的轨道角动量、电流中的线性动量等)耦合到电子自旋的效果。对于以相对论速度移动的电子，实验室框架(例如，MTJ 450的静止框架)中的电场可等效于电子的静止框架中的磁场。等效磁场可通过塞曼相互作用对电子自旋施加扭矩。由于自旋轨道耦合产生的等效磁场与电场的量值和电子的动量成比例，并且与两者成直角。
因此，施加垂直偏置电压(例如，端子T1 422和端子T2 424之间的电压差异)导致具有垂直电子动量的偏置电流，其与内置面内电场442相互作用，就好像它是磁场一样。在图4中，等效磁场(H)446被描绘为在左或右方向上：在一个方向上的端子T1 422和端子T2424之间的电流将与指向页面的内置面内电场442相互作用，就好像它是向左指的磁场446一样，并且在相反方向上的端子T1 422和端子T2 424之间的电流将与指向页面的内置面内电场442相互作用，就好像它是向右指的磁场446一样。磁场446可被称为“等效”或“有效”磁场，指示它是移动电子所经历的相对论等效物，而不是相对内置电场442的独立场。然而，有效磁场446与移动电子的相互作用(例如，自旋轨道耦合)可在实验室框架或MTJ 450的静止框架中观察到，作为诱导的面内磁各向异性。
因此，在各种实施方案中，复合自由层452可包括具有高垂直磁各向异性的一个或多个铁磁层402，使得自由层452的总磁矩(M)444是垂直的、具有高的热稳定性，并且可包括具有内置面内电场442的一个或多个各向异性诱导层404，使得垂直电压或电流与内置面内电场442相互作用以诱导面内磁各向异性并在写入期间降低热稳定性。
在各种实施方案中，各向异性诱导层404可以各种方式被配置有内置面内电场442。例如，在某些实施方案中，内置电场442可能是由于各向异性诱导层404中的横向结构不对称性而产生的。在某些实施方案中，横向结构不对称性可包括横向晶体不对称性，其中电荷不对称地分布在结晶材料内。各种半金属材料可由于横向晶体不对称性而呈现内置电场442。另外，已发现某些过渡金属二硫化物诸如二碲化钨(WTe2)、二硫化钼(MoS2)、二砷化钽(TaAs2)和二锑化铌(NbSb2)由于横向晶体不对称性而呈现内置电场442。还可发现除了提供的示例之外的各种过渡金属二硫化物以及各种其他半金属由于横向晶体不对称性而呈现内置电场442。因此，在某些实施方案中，一个或多个各向异性诱导层404可包括半金属材料。在另一些实施方案中，一个或多个各向异性诱导层404可包括过渡金属二硫化物。在一些实施方案中，一个或多个各向异性诱导层404可包括二碲化钨(WTe2)、二硫化钼(MoS2)、二砷化钽(TaAs2)和/或二锑化铌(NbSb2)。
在某些实施方案中，各向异性诱导层404的厚度可被配置为使得跨各向异性诱导层404的交换耦合跨所述一个或多个铁磁层402来保持均匀(或基本上均匀)的磁化。例如，在各种实施方案中，薄的各向异性诱导层404可允许各向异性诱导层404上方的铁磁层402和各向异性诱导层404下方的铁磁层402磁性地相互作用，使得铁磁层402的磁化是一致的。另外，在某些实施方案中，足够薄的各向异性诱导层404可减少或避免对写入电流的自旋极化的干扰，使得自旋极化影响复合自由层452中的多个铁磁层402。在某些实施方案中，各向异性诱导层404的厚度可小于或等于阻挡层454的厚度。例如，在各种实施方案中，各向异性诱导层404的厚度可以是20埃或更小。在一些实施方案中，各向异性诱导层404的厚度可以是10埃或更小。
如上所述，参考图3的存储器单元350，所描绘的实施方案中的MTJ 450是自旋转移扭矩(STT)MTJ，其存储基于自由层452的磁矩444的数据。在另一实施方案中，自由层452的磁矩444能够由写入电流切换通过固定层456和自由层452。例如，在一个实施方案中，在一个方向上的端子T1 422和T2 424之间的电流可将MTJ 450设置为平行状态，并且在另一方向上的端子T1 422和T2 424之间的电流可将MTJ 450设置为反平行状态。
从MTJ 450读取数据还可涉及在端子T1 422和T2 424之间传递电流通过MTJ 450以感测MTJ 450的电阻是对应于平行状态还是反平行状态。尽管在某些实施方案中读取电流和写入电流可沿着同一电流路径，但是“写入电流”可更具体地指足以在平行和反平行状态之间切换自由层452的电流。例如，电流阈值可指电流的值，使得满足阈值的电流(例如，具有高于阈值的量值的电流)足以在平行和反平行状态之间切换自由层452。在另一实施方案中，不满足阈值的电流(例如，具有低于阈值的量值的电流)可用于读取而不是用于写入。
在某些实施方案中，与不具有各向异性诱导层404的可比MTJ 450或者与其中省略所述一个或多个各向异性诱导层404的MTJ 450的写入电流相比，由所述一个或多个各向异性诱导层404诱导的面内磁各向异性可减少用于切换自由层452的磁矩444的写入电流的量值。如上所述，当存在垂直写入电流时(例如，当施加垂直偏置电压时)，内置面内电场442可以在写入电流电子的相对论参考系中等效于面内磁场446，导致诱导的面内磁各向异性。在某些实施方案中，由各向异性诱导层404诱导的面内磁各向异性可以偏置电压V的函数降低针对复合自由层452的垂直磁各向异性Hk，使得Hk(V)＝Hk0*(1-β*|V|/Hk0)2，其中Hk0是在不存在偏置电压或电流的情况下垂直磁各向异性Hk的值，并且β是表征效果的量值的参数。
在某些实施方案中，用于切换自由层452的磁矩444的写入电流(例如，写入电流阈值)或者足以切换自由层452的磁矩444的偏置电压(例如，偏置电压阈值)可与自由层452的垂直磁各向异性Hk成比例。因此，在某些实施方案中，由各向异性诱导层404诱导的面内磁各向异性可通过减少自由层452的垂直磁各向异性Hk来减少用于切换自由层452的磁矩444的写入电流的量值。例如，在某些实施方案中，与不具有各向异性诱导层404的可比MTJ 450的写入电流相比，写入电流、写入电流阈值、偏置电压阈值等可降低因子(1-β*|V|/Hk0)2。
在各种实施方案中，MTJ 450的热稳定性可类似地由诱导的面内磁各向异性降低(例如，降低相同的因子)。另外，在某些实施方案中，MTJ 450的热稳定性的降低可是暂时的。例如，在一个实施方案中，在写入操作期间，当存在偏置电压或电流时，诱导面内磁各向异性并且降低热稳定性，从而便于写入。然而，在另一实施方案中，当不存在偏置电压或电流或者不诱导面内磁各向异性时，热稳定性在写入数据之后的数据保留时间期间(例如，在读取数据之前)可以处于较高的、非减小的值。因此，在各种实施方案中，所述一个或多个各向异性诱导层404可在写入操作期间提供较低的热稳定性以便于写入，并且可在数据存储期间提供较高的热稳定性以避免由于热波动而可能以其他方式发生的错误。
在某些实施方案中，由各向异性诱导层404诱导的面内磁各向异性可针对偏置电压的正值和负值二者对称地减少用于切换自由层452的磁矩444的写入电流的量值。例如，在自由层452的垂直磁各向异性Hk、热稳定性和写入电流降低因子(1-β*|V|/Hk0)2的情况下，如上所述，降低因子取决于偏置电压的绝对值，并且因此对于相同量值的施加电压是相同的，而无论施加电压是正的(例如，端子T1 422的电压高于端子T2 424)还是负的(例如，端子T1 422的电压低于端子T2 424)。
在一个实施方案中，复合自由层452可包括单个各向异性诱导层404。例如，在图4中所描绘的实施方案中，复合自由层452具有一个各向异性诱导层404。然而，在另一个实施方案中，复合自由层452可包括多个各向异性诱导层404。
图5描绘了包括复合自由层552的磁隧道结550的另一个实施方案。在各种实施方案中，MTJ 550可基本上类似于上述MTJ 450和存储器单元350，包括自由层552、阻挡层454和固定层456，其可以是基本上如上文相对于图3和图4所述的。在所描绘的实施方案中，自由层552是复合自由层，包括一个或多个铁磁(F)层402和一个或多个各向异性诱导物(AI)层404，其可以是基本上如上所述的。
然而，在所描绘的实施方案中，复合自由层552包括与超晶格结构中的铁磁层402交替的多个各向异性诱导层404。在各种实施方案中，超晶格结构可指层的循环或重复结构。例如，在所描绘的实施方案中，三个各向异性诱导层404与四个铁磁层402交替以形成超晶格结构。在另一个实施方案中，超晶格结构可包括比所描绘的实施方案中更多或更少的层。
在所描绘的实施方案中，各向异性诱导层404中的每一个可响应于垂直偏置电压或电流而诱导面内磁各向异性，并且导致针对复合自由层552的垂直磁各向异性Hk、写入电流阈值、热稳定性等可降低因子(1–βeff*|V|/Hk0)2，类似于针对单个各向异性诱导层404的因子(1-β*|V|/Hk0)2，但是其中βeff是针对各个各向异性诱导层404的各个β值的总和。另外，各向异性诱导层404仍然可足够薄以使各个铁磁层402之间的交换耦合跨铁磁层402的集合保持均匀(或基本上均匀的磁化)。
图6是示出用于制造磁隧道结450的方法600的一个实施方案的示意流程图。方法600开始，并且制造商沉积602固定层456。固定层456可沉积在基板、CMOS控制层、金属互连层、种金层等上。制造商在固定层456上沉积604阻挡层454。制造商在阻挡层454上沉积606与一个或多个各向异性诱导层404交替的一个或多个铁磁层402，并且方法600结束。
在各种实施方案中，用于基于复合自由层452的垂直磁矩的取向将数据存储在用于磁隧道结450的复合自由层452中的装置可包括磁隧道结450、固定层456、阻挡层454、复合自由层452、一个或多个铁磁层402、铁磁材料、铁磁合金、CoFeB合金等。其他实施方案可包括用于将数据存储在复合自由层452中的类似或等效的装置。
在各种实施方案中，用于响应于垂直偏置电压的正值和负值而对称地诱导针对复合自由层452的面内磁各向异性的装置可包括单个各向异性诱导层404、多个各向异性诱导层404、内置面内电场442、具有导致内置面内电场442的横向结构不对称性的材料、半金属材料、过渡金属二硫化物、二碲化钨(WTe2)、二硫化钼(MoS2)、二砷化钽(TaAs2)、二锑化铌(NbSb2)等。其他实施方案可包括用于对称地诱导面内磁各向异性的类似或等效的装置。
在各种实施方案中，用于提供垂直偏置电压的装置可包括管芯控制器206、行电路202、列电路204、字线302、位线304、电压生成部件诸如电压驱动器和/或电平、电压切换部件诸如晶体管等。其他实施方案可包括用于提供垂直偏置电压的类似或等效的装置。
在不脱离本公开的实质或本质特性的情况下，可以其他特定形式实施本公开。所描述的实施方案在所有方面都应被视为仅是例示性的而非限制性的。因此，本公开的范围由所附权利要求书而非前述描述指示。在权利要求书的等效性的含义和范围内进行的所有更改都应包括在其范围内。

Claims (19)

1.一种存储装置，包括：
自旋转移扭矩磁隧道结，所述自旋转移扭矩磁隧道结用于存储数据，所述自旋转移扭矩磁隧道结包括固定层、阻挡层和复合自由层，所述阻挡层设置在所述固定层和所述复合自由层之间，其中所述自旋转移扭矩磁隧道结基于所述复合自由层的磁矩存储数据，并且其中所述复合自由层的所述磁矩能够由通过所述固定层和所述复合自由层的写入电流切换，所述复合自由层包括：
一个或多个铁磁层；
一个或多个各向异性诱导层，所述一个或多个各向异性诱导层响应于垂直偏置电压而诱导针对所述复合自由层的面内磁各向异性，
其中诱导针对所述复合自由层的所述面内磁各向异性包括以下中的一个或多个：增加磁各向异性的面内分量、将“易”轴倾斜成更在面内方向上，或诱导移动电子所经历的有效磁场。
2.根据权利要求1所述的装置，其中所述诱导的面内磁各向异性降低了用于切换所述复合自由层的所述磁矩的所述写入电流的量值。
3.根据权利要求2所述的装置，其中所述写入电流的所述降低对于所述偏置电压的正值和负值是对称的。
4.根据权利要求1所述的装置，其中所述固定层的磁矩和所述复合自由层的磁矩垂直于所述阻挡层。
5.根据权利要求1所述的装置，其中所述复合自由层包括单个各向异性诱导层。
6.根据权利要求1所述的装置，其中所述复合自由层包括多个各向异性诱导层，所述多个各向异性诱导层与超晶格结构中的所述铁磁层交替。
7.根据权利要求1所述的装置，其中各向异性诱导层包括内置面内电场。
8.根据权利要求7所述的装置，其中所述内置面内电场是由于所述各向异性诱导层中的横向结构不对称性而产生的。
9.根据权利要求7所述的装置，其中通过所述内置面内电场和基于所述垂直偏置电压的垂直偏置电流之间的自旋轨道耦合来诱导所述面内磁各向异性。
10.根据权利要求1所述的装置，其中所述一个或多个各向异性诱导层包括半金属材料。
11.根据权利要求1所述的装置，其中所述一个或多个各向异性诱导层包括过渡金属二硫化物。
12.根据权利要求1所述的装置，其中所述一个或多个各向异性诱导层包括以下中的一者或多者：二碲化钨、二硫化钼、二砷化钽和二锑化铌。
13.根据权利要求1所述的装置，其中各向异性诱导层的厚度被配置为使得在没有偏置电压的情况下，所述复合自由层的磁化跨所述一个或多个铁磁层是一致的。
14.一种存储系统，包括：
磁阻随机存取存储器(MRAM)管芯，所述MRAM管芯包括多个存储器单元，每个存储器单元包括参考层、阻挡层和复合自由层，所述阻挡层设置在所述参考层和所述复合自由层之间，其中所述存储器单元是自旋转移扭矩磁隧道结，所述自旋转移扭矩磁隧道结基于所述复合自由层的磁矩存储数据，并且其中所述复合自由层的所述磁矩能够由通过所述参考层和所述复合自由层的写入电流切换，所述复合自由层包括：
一个或多个铁磁层；
一个或多个各向异性诱导层，所述一个或多个各向异性诱导层与所述一个或多个铁磁层交替，所述一个或多个各向异性诱导层被配置为响应于垂直写入电流而诱导针对所述复合自由层的面内磁各向异性，
其中诱导针对所述复合自由层的所述面内磁各向异性包括以下中的一个或多个：增加磁各向异性的面内分量、将“易”轴倾斜成更在面内方向上，或诱导移动电子所经历的有效磁场。
15.根据权利要求14所述的系统，其中所述MRAM管芯还包括外围电路，所述外围电路偏置字线和位线，所述字线和位线耦接到所述存储器单元以提供所述写入电流。
16.根据权利要求14所述的系统，其中在写入操作期间，所述存储器单元的热稳定性由所述诱导的面内磁各向异性暂时降低。
17.根据权利要求14所述的系统，其中所述存储器单元响应于所述写入电流满足阈值而存储数据，并且所述诱导的面内磁各向异性降低所述阈值。
18.一种存储装置，包括：
用于基于复合自由层的垂直磁矩的取向将数据存储在用于磁隧道结的所述复合自由层中的装置；并且
其中所述磁隧道结包括固定层、阻挡层和复合自由层，所述阻挡层设置在所述固定层和所述复合自由层之间，所述复合自由层包括：一个或多个铁磁层，以及用于响应于垂直偏置电压的正值和负值而对称地诱导针对所述复合自由层的面内磁各向异性的装置，
其中所述磁隧道结是自旋转移扭矩磁隧道结，所述自旋转移扭矩磁隧道结基于所述复合自由层的磁矩存储数据，并且其中所述复合自由层的所述磁矩能够由通过所述固定层和所述复合自由层的写入电流切换，并且
其中诱导针对所述复合自由层的所述面内磁各向异性包括以下中的一个或多个：增加磁各向异性的面内分量、将“易”轴倾斜成更在面内方向上，或诱导移动电子所经历的有效磁场。
19.根据权利要求18所述的装置，还包括用于提供所述垂直偏置电压的装置。
CN201811193964.7A 2017-10-25 2018-10-15 具有电压相关的面内磁各向异性的mram Active CN109712655B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/793,910 2017-10-25
US15/793,910 US10056430B1 (en) 2017-10-25 2017-10-25 MRAM with voltage dependent in-plane magnetic anisotropy

Publications (2)

Publication Number Publication Date
CN109712655A CN109712655A (zh) 2019-05-03
CN109712655B true CN109712655B (zh) 2023-12-08

Family

ID=63144071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811193964.7A Active CN109712655B (zh) 2017-10-25 2018-10-15 具有电压相关的面内磁各向异性的mram

Country Status (3)

Country Link
US (1) US10056430B1 (zh)
CN (1) CN109712655B (zh)
DE (1) DE102018123822A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586579B2 (en) * 2018-03-20 2020-03-10 Regents Of The University Of Minnesota Electric field switchable magnetic devices
US10636962B2 (en) * 2018-08-21 2020-04-28 Qualcomm Incorporated Spin-orbit torque (SOT) magnetic tunnel junction (MTJ) (SOT-MTJ) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
CN109560193B (zh) * 2018-10-29 2021-01-19 西安交通大学 基于人工反铁磁固定层的磁性结构及sot-mram
CN111725386B (zh) * 2019-09-23 2022-06-10 中国科学院上海微系统与信息技术研究所 一种磁性存储器件及其制作方法、存储器和神经网络系统
WO2021189295A1 (zh) * 2020-03-25 2021-09-30 北京航空航天大学 磁性随机存储单元及其数据写入方法
US11183227B1 (en) 2020-04-29 2021-11-23 Regents Of The University Of Minnesota Electric field switchable magnetic devices
CN115188881A (zh) * 2022-04-12 2022-10-14 中国科学院微电子研究所 一种基于磁隧道结的神经元器件及神经网络装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276879A (zh) * 2008-04-01 2008-10-01 北京科技大学 一种双自由层垂直铁磁性隧道结结构
CN106876582A (zh) * 2017-02-21 2017-06-20 中国科学院物理研究所 磁性隧道结及包括其的磁器件和电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252796B1 (en) * 1998-08-14 2001-06-26 U.S. Philips Corporation Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer
US6831816B2 (en) 2002-07-15 2004-12-14 International Business Machines Corporation CPP sensor with in-stack biased free layer
US7298595B2 (en) * 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7301801B2 (en) * 2005-10-28 2007-11-27 International Business Machines Corporation Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US8421171B2 (en) * 2010-04-02 2013-04-16 Industrial Technology Research Institute Magnetic random access memory
US9159908B2 (en) 2011-05-05 2015-10-13 Headway Technologies, Inc. Composite free layer within magnetic tunnel junction for MRAM applications
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
US9691458B2 (en) * 2013-10-18 2017-06-27 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
US9251883B2 (en) * 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop
WO2016209226A1 (en) 2015-06-24 2016-12-29 Intel Corporation Metallic spin super lattice for logic and memory devices
US10211393B2 (en) * 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276879A (zh) * 2008-04-01 2008-10-01 北京科技大学 一种双自由层垂直铁磁性隧道结结构
CN106876582A (zh) * 2017-02-21 2017-06-20 中国科学院物理研究所 磁性隧道结及包括其的磁器件和电子设备

Also Published As

Publication number Publication date
US10056430B1 (en) 2018-08-21
CN109712655A (zh) 2019-05-03
DE102018123822A1 (de) 2019-04-25

Similar Documents

Publication Publication Date Title
CN109712655B (zh) 具有电压相关的面内磁各向异性的mram
CN109427381B (zh) 交叉点自旋累积转矩磁阻式随机存取存储器
US10347824B2 (en) Composite free layer for magnetoresistive random access memory
US11515472B2 (en) Multi-resistance MRAM
JP2014179155A (ja) ソースラインフローティング回路、それを含むメモリ装置及びメモリ装置の読み出し方法
CN106605268B (zh) 磁场辅助的存储器操作
US10886458B2 (en) Multi-resistance MRAM
US20180301178A1 (en) Magnetoresistive random access memory device, magnetoresistive random access memory system and method of operating magnetoresistive random access memory device
US9311981B2 (en) Semiconductor memory device having variable resistance memory and operating method
CN111613635B (zh) 垂直自旋转移矩mram存储器单元
CN108987562B (zh) 磁阻式随机存取存储器的复合自由层
US9852782B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US20200098411A1 (en) Semiconductor memory device
CN111183480B (zh) 用于磁阻随机存取存储器的复合自由层
US10854261B1 (en) Efficient thermally-assisted switching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant