CN109427381B - 交叉点自旋累积转矩磁阻式随机存取存储器 - Google Patents

Abstract

公开了磁阻式随机存取存储器的设备、系统和方法。多个读取线在读取线层中，并且多个写入线在写入线层中。多个自旋累积线在自旋累积线层中，该自旋累积线层设置在读取线层和写入线层之间。自旋累积线可以将读取线和写入线水平交叉。多个垂直磁阻式随机存取存储器(MRAM)单元可以包含极化器和磁隧道结。垂直MRAM单元可以包含耦接在自旋累积线和写入线之间的极化器。垂直MRAM单元还可以包含耦接在自旋累积线和读取线之间的磁隧道结，使得磁隧道结和极化器垂直对准。

Description

交叉点自旋累积转矩磁阻式随机存取存储器

技术领域

在各种实施例中，本发明涉及磁阻式随机存取存储器并且更特别地涉及自旋累积转矩磁阻式随机存取存储器的交叉点架构。

背景技术

各种类型的磁阻式随机存取存储器(MRAM)使用磁隧道结储存数据。磁隧道结(MTJ)可以包含“固定”和“自由”磁性层，其中可以将自由层的磁矩切换为与固定层的磁矩平行或反平行。薄的电介质或势垒层可以将固定层和自由层分开，并且由于量子隧穿效应，电流可以流过势垒层。平行和反平行状态之间的电阻上的差异可以允许将数据储存。例如，低电阻可以对应于二进制“1”，并且高电阻可以对应于二进制“0”。替代地，低电阻可以对应于二进制“0”，并且高电阻可以对应于二进制“1”。

在交叉点存储器阵列中，可以使用耦接到单元的行的第一导电线和耦接到单元的列的第二导电线来存取单元。例如，可以通过向行线施加电压并且感测列线处的电流以确定单元的电阻，从而从单元读取数据值。然而，列线处的电流可能受到通过阵列中的其他单元的“潜行(sneak)电流”影响。在写入操作期间，潜行电流可能干扰邻近单元中的数据，降低读取操作的可靠性并且增加存储器装置的总功耗(和热产生)。因此，某些存储器装置可以包含诸如晶体管、齐纳(Zener)二极管等开关或者选择部件，其限制通过未选择的单元的泄漏电流。然而，选择部件可能增加阵列的面积，因此降低单元的密度和总储存容量。此外，在读取和写入操作期间限制潜行电流的选择部件可能反映出读取操作、写入操作和耐用性的期望的特性之间的折衷。

发明内容

呈现了磁阻式随机存取存储器的设备。在一个实施例中，多个读取线在读取线层中。在某个实施例中，多个写入线在写入线层中。在其他实施例中，多个自旋累积线位于设置在读取线层和写入线层之间的自旋累积线层中。在一个实施例中，自旋累积线将读取线和写入线水平交叉。多个垂直磁阻式随机存取存储器(MRAM)单元包含极化器和磁隧道结。垂直MRAM单元包含耦接在自旋累积线和写入线之间的极化器。垂直MRAM单元还包含耦接在自旋累积线和读取线之间的磁隧道结，使得该磁隧道结和该极化器垂直对准。

呈现了用于磁阻式随机存取存储器的系统。在一个实施例中，MRAM阵列包含多个读取线。在某个实施例中，MRAM阵列包含多个写入线。在其他实施例中，MRAM阵列包含设置在读取线和写入线之间的多个自旋累积线。在某些实施例中，自旋累积线垂直于读取线和写入线。在一个实施例中，MRAM阵列包含多个MRAM单元。在某个实施例中，MRAM单元包含写入选择器、极化器、磁隧道结和读取选择器。在一个实施例中，写入选择器和极化器串联电耦接在自旋累积线和写入线之间。在其他实施例中，读取选择器和磁隧道结串联电耦接在自旋累积线和读取线之间。在某个实施例中，控制器通过控制读取线、写入线和自旋累积线的电压来进行MRAM阵列的读取操作和写入操作。

在另一个实施例中，设备包含磁阻式储存数据值的构件。在某个实施例中，设备包含累积与磁阻式储存数据值的构件相邻的磁自旋的构件，以改变所储存的数据值。在其他实施例中，设备包含自旋极化电写入电流以产生累积的磁自旋的构件。在某些实施例中，磁阻式储存数据值的构件、累积磁自旋的构件和自旋极化的构件在交叉点磁阻式存储器阵列中垂直对准。

附图说明

下面参考附图中示出的具体实施例来包含更详细的说明。应理解，这些附图仅描绘了本公开的某些实施例，并且因此不认为是对其范围的限制，通过使用附图利用附加特征和细节来描述和解释本公开，其中：

图1是包括磁阻式随机存取存储器(MRAM)的系统的一个实施例的示意性框图；

图2是示出MRAM裸芯的一个实施例的示意性框图；

图3是示出垂直MRAM单元的一个实施例的示意性框图；

图4是示出MRAM阵列的一个实施例的立体图；

图5是示出MRAM阵列的另一个实施例的立体图；

图6是示出MRAM阵列的其他实施例的俯视图；

图7是示出MRAM阵列的写入电压的一个实施例的电示意图；

图8是示出MRAM阵列的写入电压的另一个实施例的电示意图；

图9是示出MRAM阵列的读取电压的一个实施例的电示意图；

图10是示出使用电压控制的磁各向异性的MRAM阵列的写入电压的一个实施例的电示意图；

图11是示出制作MRAM阵列的方法的一个实施例的示意性流程图；以及

图12是示出制作MRAM阵列的方法的另一实施例的示意性流程图。

具体实施方式

本公开的方面可以实施为设备、系统、方法或计算机程序产品。因此，本公开的方面可以采取如下形式：完全硬件实施例、完全软件实施例(包含固件、驻留软件、微代码等)或将软件和硬件方面结合的实施例，其总体上全部可以在本文中称为“电路”、“模块”、“设备”或“系统”。此外，本公开的方面可以采取计算机程序产品的形式，该计算机程序产品实施为储存计算机可读和/或可执行程序代码的一个或多个非暂时性计算机可读储存装置介质。

已经将本说明书中所描述的许多功能性单元标记为模块，以便更特别地强调它们实现方式的独立性。例如，模块可以实现为硬件电路，其包括定制的VLSI电路或门阵列，诸如逻辑芯片、晶体管的现成的半导体，或其他分立部件。模块还可以实现为可编程的硬件装置，诸如现场可编程门阵列、可编程的阵列逻辑、可编程逻辑装置等。

模块还可以至少部分地实现为由各种类型的处理器执行的软件。例如，可执行代码的所识别的模块可以包括计算机指令的一个或多个物理块或者逻辑块，该计算机指令例如可以组织为对象、进程或函数。尽管如此，所识别的模块的可执行文件不需要在物理上位于一起，但是可以包括储存在不同位置的全异的指令，其当逻辑上结合在一起时构成模块并且实现该模块所述目的。

确实，可执行代码的模块可以包含单一指令或许多指令并且甚至可以分布在若干个不同代码段之上、不同程序之间、跨若干个存储器装置等。在模块和模块的部分实现为软件的情况下，可以将软件部分储存在一个或多个计算机可读和/或可执行储存介质上。可以采用一个或多个计算机可读取储存介质中的任何组合。例如，计算机可读取储存介质可以包含但不限于电子的、磁的、光学的、电磁的、红外的或半导体系统的设备或装置，或前述的任何适当的组合，但是将不包含传播的信号。在本文档的上下文中，计算机可读取和/或可执行储存介质可以是任何有形的和/或非暂时性的介质，其可以包含或储存程序，以由指令执行系统、设备、处理器或装置使用或与指令执行系统、设备、处理器或装置相关。

可以以一种或多种编程语言的任何组合来编写对于本公开的方面进行的操作的计算机程序代码，该编程语言包含诸如Python、Java、Smalltalk、C++、C#、Objective C等的面向对象程序语言，诸如“C”编程语言、脚本编程语言和/或其他相似编程语言的常规进程编程语言。可以在用户计算机和/或数据网络等之上的远程计算机或服务器中的一个或多个上部分地或完全地执行程序代码。

如本文所使用的部件包括有形的、物理的、非暂时性的装置。例如，部件可以实现为包括定制的VLSI电路、门阵列或其他集成电路的硬件电路；诸如逻辑芯片、晶体管或其他分立装置的现成的半导体装置；和/或其他机械或电装置。部件还可以实现为诸如现场可编程门阵列、可编程的阵列逻辑、可编程逻辑装置等的可编程硬件装置。部件可以包括一个或多个硅集成电路装置(例如，芯片、裸芯、裸芯平面、封装体)或其他分立电装置，其通过印刷电路板(PCB)等的电线与一个或多个其他部件电通信。在某些实施例中，本文所描述的模块中的每一个可以替代地由部件来实施或者实现为部件。

如本文所使用的电路包括一个或多个电和/或电子部件的集合，其提供一个或多个电流路径。在某些实施例中，电路可以包含电流的返回路径，使得该线路是闭合回路。在另一个实施例中，然而，不包含电流的返回路径的部件的集合可以称为电路(例如，开环回路)。例如，无论集成电路是否耦接到地(作为电流的返回路径)，集成电路可以称为电路。在各种实施例中，电路可以包含集成电路的部分、集成电路、集成电路的集合、具有或不具有集成电路装置的非集成的电和/或电子部件的集合等。在一个实施例中，电路可以包含定制的VLSI电路、门阵列、逻辑电路或其他集成电路；诸如逻辑芯片、晶体管或其他分立装置的现成的半导体装置；和/或其他机械或电装置。电路还可以实现为诸如现场可编程门阵列、可编程的阵列逻辑、可编程逻辑装置等的可编程硬件装置中的合成电路(例如，实现为固件、网络列表等)。电路可以包括一个或多个硅集成电路装置(例如，芯片、裸芯、裸芯平面、封装体)或其他分立电装置，其通过印刷电路板(PCB)等的电线与一个或多个其他组件电通信。在某些实施例中，本文所描述的模块中的每一个可以由电路来实施或者实现为电路。

贯穿本说明书参考“一个实施例”、“实施例”或相似的语言意味着关于实施例所描述的特定特征、结构或特性包含在本公开的至少一个实施例中。因此，除非以其他方式明确指定，否则贯穿本说明书的术语“在一个实施例中”、“在实施例中”和相似的语言的出现可能但不一定都是指相同的实施例，而是意味着“一个或多个但非全部的实施例”。除非以其他方式明确指定，否则术语“包含”、“包括”、“具有”及其变型意味着“包含但不限于”。除非以其他方式明确指定，否则术语的列举列表不暗示任何或全部术语是互相排他的和/或互相包容的。除非以其他方式明确指定，否则术语“个”、“一个”、“该”也指“一个或多个”。

下面参考根据本公开的实施例的方法、设备、系统和计算机程序产品的示例性流程图和/或示例性框图来描述本公开的方面。将要理解的是，可以由计算机程序指令来实现示意性流程图和/或示意性框图中的每个框、以及示意性流程图和/或示意性框图中的框的组合。可以将这些计算机程序指令提供给计算机的处理器或其他可编程数据处理设备以制造机器，使得经由处理器或其他可编程数据处理设备执行的指令创造实现示意性流程图和/或示意性框图的一个或多个框中指定的功能和/或行动的构件。

还应该注意的是，在一些替代性实现方式中，框中所指出的功能可以不按照附图中指出的顺序发生。例如，根据所涉及的功能，连续示出的两个框实际上可以实质上同时执行，或者有时框可以以相反的顺序执行。其他步骤和方法可以设想为在功能、逻辑或效果上等同于所示附图的一个或多个框或其部分。尽管在流程图和/或框图中可以采用各种箭头类型和线型，但是它们理解为不限制相应实施例的范围。例如，箭头可以指示所描绘的实施例的列举步骤之间的未指定持续时间的等待或监控时段。

在以下详细描述中，参考形成其一部分的附图。前述概述仅是说明性的，并且不意图以任何方式进行限制。除了如上所述的说明性方面、实施例和特征之外，通过参考附图和以下详细描述，其他方面、实施例和特征将变得明显。每个图中的元件的描述可以指前面附图的元件。同样的数字可以指图中的同样元件，包含同样元件的替代实施例。

图1描绘了包括磁阻式随机存取存储器(MRAM)150的系统100。在所描绘的实施例中，系统包含计算装置110。在各种实施例中，计算装置110可以指能够通过对电子数据进行算术或逻辑操作而计算的任何电子装置。例如，计算装置110可以是服务器、工作站、台式计算机、膝上型计算机、平板电脑、智能手机、另一个电子装置的控制系统、网络附接储存装置，储存区域网络上的块装置、路由器、网络交换机等。在某些实施例中，计算装置110可以包含储存计算机可读取指令的非暂时性计算机可读取储存介质，其配置为使计算装置110进行本文中公开的一个或多个方法的步骤。

在所描绘的实施例中，计算装置110包含处理器115、存储器130和储存体140。在各种实施例中，处理器115可以指进行由计算装置所进行的算术或逻辑操作的任何电子元件。例如，在一个实施例中，处理器115可以是执行储存的程序代码的通用处理器。在另一个实施例中，处理器115可以是现场可编程门阵列(FPGA)、专用集成电路(ASIC)等，其对由存储器130和/或储存体140所储存的数据进行操作。在某个实施例中，处理器115可以是储存装置(例如，在储存区域网络上)、联网装置等的控制器。

在所描绘的实施例中，处理器115包含缓存120。在各种实施例中，缓存120可以储存由处理器115使用的数据。在某些实施例中，缓存120可以比存储器130更小且更快，并且可以将存储器130的常用位置中的数据等复制。在某些实施例中，处理器115可以包含多个缓存120。在各种实施例中，缓存120可以包含储存数据的一个或多个类型的存储器介质，诸如静态随机存取存储器(SRAM)122、磁阻式随机存取存储器(MRAM)150等。例如，在一个实施例中，缓存120可以包含SRAM 122。在另一个实施例中，缓存120可以包含MRAM 150。在某个实施例中，缓存120可以包含SRAM 122、MRAM 150和/或其他存储器介质类型的组合。

在一个实施例中，存储器130由存储器总线135耦接到处理器115。在某些实施例中，存储器130可以储存由处理器115直接可寻址的数据。在各种实施例中，存储器130可以包含储存数据的一个或多个类型的存储器介质，诸如动态随机存取存储器(DRAM)132、MRAM150等。例如，在一个实施例中，存储器130可以包含DRAM 132。在另一个实施例中，存储器130可以包含MRAM 150。在某个实施例中，存储器130可以包含DRAM 132、MRAM 150和/或其他存储器介质类型的组合。

在一个实施例中，储存体140由储存总线145耦接到处理器115。在某些实施例中，储存总线145可以是计算设备110的外围总线，诸如外围部件互连高速(PCI快速或PCIe)总线、串行高级技术附件(SATA)总线、并行高级技术附件(PATA)总线、小型计算机系统接口(SCSI)总线、火线(FireWire)总线、光纤通道连接件、通用串行总线(USB)、PCIe高级开关(PCIe-AS)总线等。在各种实施例中，储存体140可以储存不能由处理器115直接可寻址但可以经由一个或多个储存控制器存取的数据。在某些实施例中，储存体140可以大于存储器130。在各种实施例中，储存体140可以包含存储数据的一个或多个类型的储存介质，诸如硬盘驱动器、NAND闪速存储器142、MRAM 150等。例如，在一个实施例中，储存体140可以包含NAND闪速存储器142。在另一个实施例中，储存体140可以包含MRAM 150。在某个实施例中，储存体140可以包含NAND闪速存储器142、MRAM 150和/或其他储存介质类型的组合。

在各种实施例中，MRAM 150可以用于将数据储存在缓存120、存储器130、储存体140和/或储存数据的另一部件中。例如，在所描绘的实施例中，计算装置110包含在缓存120、存储器130和储存体140中的MRAM 150。在另一个实施例中，计算装置110可以将MRAM150用于存储器130，并且可以将其他类型的存储器或储存介质用于缓存120或存储140。相反地，在另一个实施例中，计算装置110可以将MRAM 150用于存储140，并且可以将其他类型的存储介质用于缓存120和存储器130。此外，如果存储器130是非易失性的，则一些类型的计算装置110可以包含存储器130而不含存储器140(例如，在微控制器中)，可以包含存储器130而不含专用处理器115的缓存120等。

考虑到本公开，缓存120、存储器130和/或储存体140的各种组合以及将MRAM 150用于缓存120、存储器130、储存体140和/或其它应用将变得清晰。

在各种实施例中，MRAM 150可以包含一个或多个芯片、封装体、裸芯或其他集成电路装置，包括磁阻存储器，其设置在一个或多个印刷电路板、储存体外壳和/或其他机械和/或电支撑结构上。例如，一个或多个双列直插式存储器模块(DIMM)、一个或多个扩展卡和/或子卡、固态驱动器(SSD)或其他储存装置、和/或另一个存储器和/或储存体形状因数可以包括MRAM 150。MRAM 150可以与计算装置110的母板集成和/或安装在计算装置110的母板上、安装在计算装置110的端口和/或插槽中、安装在不同的计算装置110上和/或网络上的专用储存装置上、通过外部总线与计算装置110通信等。

在各种实施例中，MRAM 150可以包含一个或多个MRAM裸芯，其包含一个或多个MRAM阵列。在某些实施例中，MRAM阵列包含读取线层中的读取线、写入线层中的写入线、在读取线层和写入线层之间的自旋累积层中的自旋累积线(该自旋累积线将读取线和写入线水平交叉)、以及储存数据的多个垂直MRAM单元。在其他实施例中，垂直MRAM单元包含极化器和磁隧道结(MTJ)，其中极化器在自旋累积线和写入线之间电耦接，MTJ在自旋累积线和读取线之间电耦接，并且MTJ从极化器垂直跨自旋累积线。下面关于图2至图12还详细描述MRAM 150。

总体上，在各种实施例中，三端子存储器单元可以提供分开的读取和写入的电流路径。与为读取和写入使用相同的电流路径的双端子单元相比，为读取和写入使用分开的电流路径可以提供增加的耐用性。然而，无论是单元本身还是诸如选择部件的相关联电路，某些类型的三端子单元可能都会比双端子单元占用更多面积，从而降低储存容量。相比之下，在某些实施例中，耦接到读取线、写入线和自旋累积线的垂直MRAM单元可以提供分开的读取和写入电流路径，其密度与双端子单元相当。此外，在一些实施例中，垂直MRAM单元可以在分开的读取和写入电流路径上包含分开的读取和写入选择器，允许基于读取操作的性能选择读取选择器并且基于写入操作的性能选择写入选择器。相比之下，为读取和写入操作使用相同的选择器的装置可能会反映读取性能和写入性能之间的折衷，并且可能具有较低的耐用性。

图2描绘了MRAM裸芯150的一个实施例。MRAM裸芯150可以实质上与参考图1所描述的MRAM 150相似。在所描绘的实施例中，MRAM裸芯150包含MRAM单元阵列200、行电路202、列电路204和裸芯控制器206。

在各种实施例中，MRAM裸芯150可以指集成电路，其包含用于磁阻式数据储存体的MRAM单元(例如包含MTJ和极化器)的核心阵列200以及与阵列200通信的外围部件(例如行电路202、列电路204和/或裸芯控制器206)。在某些实施例中，一个或多个MRAM裸芯150可包含在存储器模块、储存装置等中。

在所描绘的实施例中，阵列200包含用于储存数据的多个MRAM单元。在一个实施例中，阵列200可以是二维阵列。在另一个实施例中，阵列200可以是包含MRAM单元的多个平面和/或多个层的三维阵列。在各种实施例中，阵列200可以经由行电路202由行可寻址，并且经由列电路204由列可寻址。

在某些实施例中，裸芯控制器206与行电路202和列电路204协作以在阵列200上进行存储器操作。在各种实施例中，裸芯控制器206可以包含诸如功率控制电路、地址解码器、状态机等部件，功率控制电路控制在存储器操作期间所供应到行电路202和列电路204的功率和电压，该地址解码器将接收的地址转换为由行电路202和列电路204所使用的硬件地址，该状态机实现并控制储存器操作。裸芯控制器206可经由线208与计算装置110、处理器115、总线控制器、储存装置控制器、存储器模块控制器等通信，以接收命令和地址信息、传送数据等。

图3描绘了垂直MRAM单元300的一个实施例。在各种实施例中，MRAM单元300可以是MRAM阵列(诸如图2的阵列200)中的多个MRAM单元300的部分。在所描绘的实施例中，垂直MRAM单元300包含写入选择器302、极化器304、自旋累积层或线306、磁隧道结(MTJ)320以及读取选择器314。在所描绘的实施例中，MTJ 320包含自由层308、势垒层310以及固定层312。为了便于讨论电流，描绘了三个端子322、324、326。在某些实施例中，MRAM单元300可以包含金属或其它导电端子322、324、326，以将MRAM单元300耦接到MRAM阵列200的线。然而，在另一个实施例中，可以直接将阵列200的线耦接到MRAM单元300。

在各种实施例中，可以由各种技术(诸如物理气相沉积，溅射等)形成或沉积MRAM单元300的层。在某些实施例中，图3中未示出的其他层(诸如帽层或籽层)可以包含在MRAM单元300中，或者在制作MRAM单元300的过程中。

在所描绘的实施例中，MTJ 320包含具有由单向箭头指示的固定或钉扎(pinned)的磁矩的固定或参考层312。在其他实施例中，MTJ 320包含自由层308，其具有可以改变或切换的磁矩，由双头箭头指示。薄的电介质或势垒层310可以将固定层312与自由层308分开，并且由于量子隧穿，电流可以流过势垒层310。如果固定层312和自由层308的磁矩实质上彼此平行(在本文中称为MTJ 320的平行状态)，则穿过势垒层310的电子隧穿的概率更高，并且如果固定层312和自由层308的磁矩实质上彼此反平行(在本文中称为MTJ 320的反平行状态)则穿过势垒层310的电子隧穿的概率更低。因此，穿过MTJ 320的电阻在反平行状态下可以比在平行状态下更高。

在各种实施例中，MTJ 320的平行和反平行状态之间的电阻上的差异允许储存数据。例如，低电阻可以对应于二进制“1”，并且高电阻可以对应于二进制“0”。替代地，低电阻可以对应于二进制“0”，并且高电阻可以对应于二进制“1”。

在一个实施例中，固定或参考层312包含具有固定或钉扎的磁矩的铁磁材料。如本文所使用的，术语“铁磁”可以用于指能够自发磁化(例如，在不存在外部施加的磁场的情况下保持磁化)的任何材料。因此，“铁磁”材料可以指严格的铁磁材料(例如，单独的微观磁矩完全对准)或者指代亚铁磁材料(例如，单独的微观磁矩部分地反对准)。

在各种实施例中，“固定的”或“钉扎的”磁矩是指在自由层308的磁矩改变或翻转时至少在取向上实质恒定的磁矩。因此，例如，在一个实施例中，固定层312可以包括具有比自由层308的铁磁材料更高的矫顽性的铁磁材料。在这样的实施例中，外部磁场可以改变固定层312和自由层308二者的磁化，但是对自由层308具有更大的影响。在另一个实施例中，固定层312可以包括具有与反铁磁体交换耦合所钉扎的磁矩的铁磁薄膜。例如，在一个实施例中，固定层312可以包含合成反铁磁体(例如钴/铁和钌多层)、钌或铱间隔体以及包括钴/铁/硼合金(CoFeB)的铁磁层。

在各种实施例中，固定层312的磁矩可以为自由层308的磁矩的取向提供参考。例如，在各种实施例中，自由层308的总磁矩可以与固定层312的磁矩平行或反平行。因此，固定层312描绘为具有由单向箭头指示的参考磁矩，并且由双向箭头指示自由层308的平行或反平行磁矩。

在各种实施例中，势垒层310设置在固定或参考层312和自由层308之间。在某些实施例中，势垒层310包括诸如镁氧化物(MgO)的电介质材料。在某些实施例中，势垒层310可以小于20埃厚，使得跨势垒层310的电子的量子隧穿允许电流流过MTJ 320。

总体上，在各种实施例中，自由层308可以包括具有相对于固定层312的磁矩可以改变、切换或翻转的磁矩的铁磁材料。改变自由层308的磁矩使MTJ 320的电阻改变，允许将数据储存。在某些实施例中，自由层308的铁磁材料可以包含CoFeB合金。在一些实施例中，自由层308可以包含基于像是钴和铁的过渡金属以及诸如铂、钯和金的贵金属的多层。一些示例包含钴/钯、钴/铂和钴/镍。在某些实施例中，读取数据可以包含将电流从端子T1 322施加到端子T3 326以感测MTJ 320的电阻。

在各种实施例中，从MTJ 320读取数据可以包含测量、检测或感测MTJ 320的电阻(例如指示MTJ 320处于平行还是反平行状态)。例如，在一个实施例中，可以跨自由层308、势垒层310和固定层312施加已知电压，并且可以测量或感测得到的电流以检测电阻。在另一个实施例中，可以通过自由层308、势垒层310和固定层312施加已知电流，并且可以测量或感测跨MTJ 320得到的电压降以检测电阻。在某些实施例中，MRAM阵列200或MRAM裸芯150可以包含感测放大器、锁存器等，以将低功率信号转换为表示1或0的逻辑电平，并且储存所转换的数据。

在各种实施例中，将数据写入到MTJ 320可以包含设定或改变自由层308的磁矩，使得MTJ 320处于期望的平行或反平行状态。各种类型的MRAM提供各种方式来设定自由层308的磁矩。在自旋转移转矩(STT)MRAM中，可以通过使自旋极化电流通过MTJ 320来改变自由层300的磁矩，从而写入数据。然而，穿过MTJ 320的高写入电流可能加速势垒层310的磨损，并且自旋极化读取电流可能干扰或改变已储存的数据。相比之下，在自旋轨道转矩(SOT)MRAM中，可以通过穿过与自由层308相邻的自旋霍尔效应材料施加电流来写入数据，因此产生纯自旋电流以改变自由层308的磁矩。与STT-MRAM相比，使用纯自旋电流的写入可以改善可靠性和数据保持。然而，产生自旋电流的高电流可能导致与加热、高功率消耗、切换大电流的大晶体管尺寸等有关的设计问题。此外，由于基于平面内极化自旋电流切换垂直磁矩的外部偏置磁体，或者由于与MTJ 302的平面内磁矩相关联的规模化困难性，SOT-MRAM可以具有比STT-MRAM更大的单元尺寸(或更低的单元密度)。

在所描绘的实施例中，MRAM单元300是自旋累积转矩(SAT)MRAM单元300。在SAT-MRAM单元300中，将自旋累积层306电连接到磁隧道结320，并且将铁磁极化器304电连接到自旋累积层306。因为极化器304是铁磁的，所以通过极化器304的电流可以变得自旋极化。因此，通过极化器304和自旋累积层306的电流可以导致自旋累积层306中自旋的累积。在某些实施例中，从端子T3 326到端子T2 324的一个方向上的写入电流可以导致在一个方向上极化的自旋在自旋累积层306中累积，并且从端子T2 324到端子T3 326的相反方向上的写入电流可以导致在相反方向上极化的自旋在自旋累积层306中累积。

在某个实施例中，自旋累积层306可以与自由层308相邻或者与其直接接触。因此，自旋累积层306中累积的自旋可以垂直扩散到自由层308中。如果具有与自由层308的磁极化方向相反的磁极化方向，这样的到自由层308中的自旋扩散可以影响自由层308的磁矩，使得MTJ 320处于期望的平行或反平行状态。因此，通过在一个状态的第一方向上或在另一状态的相反方向上使写入电流通过极化器304和自旋累积层306，可以将SAT-MRAM单元300设定为平行或反平行状态。

在各种实施例中，SAT-MRAM可以提供比STT-MRAM更高的耐用性或者与SOT-MRAM相似的耐用性，因为端子T2 324和端子T3 326之间的写入电流不通过MTJ 320，并且因此不会引起势垒层310的磨损。此外，通过极化(如在STT-MRAM中)而不是使用自旋霍尔效应(如在SOT-MRAM中)产生自旋可以为数据储存体提供比SOT-MRAM更低的写入电流以及与STT-MRAM相似的密度(和容量)。

在某些实施例中，极化器304具有固定的磁化方向(由单向箭头指示)，并且可以定位成与自旋累积层306直接接触(或良好电接触)。在某些实施例中，极化器304的磁化可以与固定层312的磁化平行或反平行。在另外的实施例中，极化器304包含自旋极化的铁磁材料。例如，极化器304可以是钴和铁的合金、钴和锰的合金或另一个适当的铁磁材料。

在某些实施例中，自旋累积层306可以是诸如金属、合金、掺杂半导体等的导体，具有高导电性、长自旋扩散长度以及与极化器304的良好的自旋混合界面性质以便于促进自旋注入和累积。可以用来实现自旋累积层306的材料的示例包含银、铜、银/铜合金、铝、和/或石墨烯。还可以使用展示出长自旋扩散长度和/或对极化器304和自由层308的良好自旋透明度的其他适当的材料。因此，尽管SOT-MRAM的自旋霍尔效应层可以是具有高自旋轨道耦合(并且具有总体上对应的高电阻率和短自旋扩散长度)的(重)金属，但是SAT-MRAM单元300的自旋累积层306可以高度导电材料，其可以容易地将自旋电流从极化器304传输到自由层308。

在所描绘的实施例中，自旋累积层306示出为单个MRAM单元300内的层。然而，在各种实施例中，导电自旋累积层306可以是用于存取单元300的导电线的部分。例如，在一个实施例中，自旋累积层306和耦接到自旋累积层306的端子T3 326可以由单个导电线形成。在其他实施例中，可以由多个MRAM单元300将单个导电线或平面共用为自旋累积层306，该多个MRAM单元可以经由用于读取的读取端子T1 322或者用于写入的写入端子T2 324单独地址。(如上所述，读取电流将在读取端子T1 322和自旋累积端子T3 326之间，并且写入电流将在写入端子T2 324和自旋累积端子T3 326之间的任一方向上。)由导电线(其可以或可以不由多个MRAM单元300共用)形成的自旋累积层306可以在指代单个单元300时等同地称为自旋累积层306，或者在指代单元300的阵列200时等同地称为自旋累积线。GoranMihajlovic等人于2017年2月23日提交题名为“自旋累积转矩MRAM(SPIN ACCUMULATIONTORQUE MRAM)”的美国专利申请15/440,129中更详细地描述了包含MTJ 320、自旋累积层306和极化器304的SAT-MRAM单元300，其通过引用并入本文。

在所描绘的实施例中，固定层312、自由层308和极化器304的磁矩垂直于势垒层310。如本文所使用的，诸如“平面内”和“垂直”可以用于描述相对于MT J320的层的方向或取向(例如诸如磁矩、磁化、电流密度等的向量)。在一个实施例中，术语“垂直”是指与层的表面成直角的方向(例如，在图3中垂直)，并且术语“平面内”是指与层的表面平行的方向(例如，在图3中水平)。然而，在另一个实施例中，向量、取向或方向可以包含垂直分量和平面内分量的组合，并且该向量、取向或方向却可以基于垂直分量还是平面内分量具有更大的幅度来描述为“垂直”或者“平面内”。例如，在一个实施例中，在磁矩包含非零平面内分量和垂直分量的情况下，如果平面内分量大于垂直分量则可以将其描述为“平面内”磁矩。

在某些实施例中，具有固定层312、自由层308和极化器304的垂直磁化的SAT-MRAM单元300可以有促进高密度阵列200的可规模化性。然而，在另一个实施例中，阵列200可以包含具有固定层312、自由层308和极化器304的平面内磁化的SAT-MRAM单元300。在其他实施例中，阵列200可以包含垂直和平面内单元300的混合。然而，与具有垂直磁化的单元300相比，具有平面内磁化的单元300可能存在规模化困难。

在所描绘的实施例中，MRAM单元300包含读取选择器314和写入选择器302。总体上，在各种实施例中，诸如读取选择器314或写入选择器302的选择器可以是基于电压是否满足阈值来限制或允许电流流动的装置或部件。在某些实施例中，响应于满足阈值的电压，选择器302、314可以允许电流。相反地，在各种实施例中，响应于电压不满足阈值，选择器302、314可以限制电流。

在各种实施例中，诸如“允许”和“限制”、“导通”和“断开”等的与通过选择器302、314的电流有关的术语可以是相对术语，使得“允许的”电流显著高于“限制的”电流。然而，当选择器302、314处于“断开”或电流限制状态时可能流过小的漏电流，并且当选择器302、314处于“导通”或电流允许状态时可能发生非零电阻。例如，当正向偏置电压超过结的内建电势差并且电流/电压曲线的斜率高时，可以说p-n结二极管是“导通”或“允许”电流，并且当正向偏置电压不超过结的内建电势差并且电流/电压曲线的斜率低时或者当反向偏置电压(具有比击穿电压更低的强度)不允许显著的电流流过时，可以说是“断开”或“限制”电流。然而，在二极管断开时可能会发生一些漏电流。相似地，即使在存在小的漏电流时，选择器302、314可以称为“限制”而非“允许”电流。

在各种实施例中，电压的“阈值”可以是限定、界定或对应于选择器302、314的电流限制状态和电流允许状态之间的边界的任何电压。如果选择器302、314允许电流则跨选择器302、314施加的电压可以称为满足阈值，并且如果选择器302、314限制电流则该电压称为不满足阈值。在某些实施例中，选择器302、314可以允许双向电流(例如，在一个方向上将二进制零写入到MRAM单元300并且在相反方向上写入二进制一的电流)，并且写入选择器302可以具有正和负电压阈值，使得如果正施加电压满足正电压阈值则写入选择器302允许一个方向上的电流，并且如果负施加电压满足负电压阈值则写入选择器302允许另一方向上的电流。在其他实施例中，双极性写入选择器302可以限制正阈值和负阈值之间的所施加的电压范围的电流。

选择器302、314可以包含各种类型的选择性材料，其在不同电压下允许或限制的电流，作为(例如单层选择器302、314的)材料的固有特性和/或作为(例如多层选择器302、314的)材料之间的界面的特性。例如，在一个实施例中，选择器302、314可以包含双向阈值切换(OTS)材料层作为单层选择器302、314，该双向阈值切换(OTS)材料层基于相变允许或限制电流。在另一个实施例中，选择器302、314可以包含n型和p型材料的交替层(例如n-p-n或p-n-p)，使得如果跨正向偏置的p-n结的电压超过内建电势，并且跨反向偏置的p-n结的电压超过量子隧穿、雪崩击穿等的齐纳电压，则交替层允许电流。在某些实施例中，n型和p型材料可以包含掺杂硅、多晶硅、氧化物半导体等。考虑到本公开，诸如金属-绝缘体-金属选择器、混合离子-电子传导复合选择器、使用过渡金属氧化物(诸如钒氧化物或铌氧化物)的金属-绝缘体过渡选择器等的各种选择器302、314将是显而易见的。

在某些实施例中，选择器302、314可以提供高的通断比(例如电流允许状态和电流限制状态之间的电流比率)。例如，通断比可以是10^7或更大。在某些实施例中，高的通断比可以对于所选择的单元300提供高电流，而对于未选择的单元300提供低的漏电流。

总体上，在各种实施例中，可以选择阵列200的单元300以读取或写入数据，并且可以施加电压，使得响应于施加的电压满足阈值，所选择的单元300的读取选择器314或写入选择器302(分别地)允许读取电流或写入电流，而响应于阈值不满足选择器302、314，除了所选择的单元300以外的单元300的选择器302、314限制漏电流。

在所描绘的实施例中，读取选择器314在端子T1 322和端子T3 326之间的读取电流路径中与磁隧道结320串联电耦接。例如，在阵列200中，读取选择器314可以与在自旋累积线和读取线之间的磁隧道结320串联电耦接。在所描绘的实施例中，写入选择器302在端子T2 324和端子T3 326之间的写入电流路径中与极化器304串联电耦接。例如，在阵列200中，写入选择器302可以与在自旋累积线和写入线之间的极化器304串联电耦接。在所描绘的实施例中，读取选择器314设置在读取端子T1 322(或阵列200的读取线)和MTJ 320的固定层312之间，而写入选择器302设置在写入端子T2 324(或阵列200的写入线)和极化器304之间。因此，极化器304、自旋累积层306和自由层308是相邻的，以促进到自由层308中的自旋扩散。

在各种实施例中，取决于将MTJ 320设定为平行还是反平行状态，写入到单元300中可以涉及在写入端子T2 324与自旋累积端子T3 326之间的任一方向上的写入电流。因此，在某些实施例中，写入选择器302可以是双极性选择器，其响应于正或负电压满足阈值而允许任一方向上的电流。在其他实施例中，从单元300读取可以涉及读取端子T1 322与自旋累积端子T3 326之间的读取电流，以感测MTJ 320的电阻(以及因此MTJ 320的状态)。可以基于任一方向上的读取电流来检测单元300的电阻。在某些实施例中，读取选择器314可以是双极性选择器。然而，尽管使用平行状态和反平行状态二者涉及在两个方向上允许写入电流，但是可以对于读取电流选择单一方向，并且可以将电流限制在另一个方向上。因此，在某些实施例中，读取选择器314可以是单极性选择器，其响应于电压满足阈值仅允许一个方向上的电流。

在各种实施例中，因为SAT-MRAM单元300对于读取和写入操作提供分开的电流路径，读取选择器314和写入选择器302可以是物理上分开的装置，由制造商基于读取和写入操作的参数来分开地选择或配置。例如，读取电流可以低于写入电流，从而不干扰储存在单元300中的数据，并且可以在一致的方向上。因此，在一个实施例中，读取选择器314可以是配置为用于一个方向上的低读取电流的单极性选择器，并且写入选择器302可以是配置为允许两个方向上的高写入电流的双极性选择器。适合于高的、双向的写入电流的某些类型的选择器可能不太适合低读取电流。相反，适合于低读取电流的某些类型的选择器如果用于允许高的双向的写入电流也可能具有低耐用性。因此，诸如STT-MRAM装置(其为读取和写入操作使用相同的电流路径)的装置可以包含单个选择器，但是选择器的配置可能反映读取性能、写入性能和耐用性之间的不期望的折衷。相比之下，具有用于读取和写入操作的分开的电流路径的SAT-MRAM单元300可以包含读取选择器314和分开的写入选择器302，其分别地基于读取和写入操作的参数对性能和耐用性配置。

在所描绘的实施例中，MRAM单元300是垂直对准的。如本文所使用的，“垂直”方向是指垂直于诸如势垒层310的层(或其具有主要垂直分量)的方向，并且“水平”方向是指平面内或层内方向。基于层的垂直对准，MRAM单元300可以称为垂直MRAM单元300。例如，在一个实施例中，磁隧道结320可以从极化器304垂直地跨自旋累积层306或线，使得磁隧道结320和极化器304在同一垂直轴线上。相似地，读取选择器314和写入选择器302可以在与磁隧道结320和极化器304相同的垂直轴线上，使得读取选择器314和写入选择器302与磁隧道结320和极化器304垂直对准。在沉积过程中可能发生部件的一些未对准。例如，层的边缘可能不是完美地对准。然而，基于设置在总体上垂直堆叠体中的诸如选择器302、314，极化器304和MTJ 320的层，单元300仍然可以称为垂直。

在某些实施例中，垂直MRAM单元300的阵列200可以提供单元300的高面密度。例如，由包含选择器302、314和极化器304的垂直单元300所占用的“足印”面积可以等于或近似等于不含其它部件的MTJ 320的足印。相比之下，由于在单元300下方的CMOS层中水平地包含读取和写入选择器(或晶体管)，将极化器304设置在距MTJ 320的水平距离处(而非垂直对准)等，所以某些类型的MRAM阵列200可以具有每单元300较大足印面积以及较低的密度。

图4描绘了MRAM阵列400的一个实施例。在某些实施例中，MRAM阵列400可以实质上与如上参考图2所述的MRAM阵列200相似，并且可以包括多个MRAM单元300，其可以实质上如上参照图3所述的那样，包含MTJ 320、极化器304、读取选择器314和写入选择器302。此外，在所描绘的实施例中，MRAM阵列400包含写入线402、自旋累积线404和读取线406。

总体上，在各种实施例中，“线”可以是指诸如金属或多晶硅导体的导体，其传导电流到MRAM单元300或从MRAM单元300传导电流。另外，读取线层、写入线层或自旋累积线层可以分别包含读取线406、写入线402或自旋累积线404的任何层。在层内，单独读取线406、写入线402或自旋累积线404可以与电介质材料交替以防止线之间的短路。在图4-10中，出于说明的目的，诸如MRAM阵列400的MRAM阵列描绘为具有少量MRAM单元300，并且具有相应地少量的写入线402、自旋累积线404和读取线406。然而，在各种实施例中，实际阵列可以包含比附图中所描绘的多得多的单元300、写入线402、自旋累积线404和读取线406。例如，千兆字节的MRAM存储器可以包含数十亿个MRAM单元300。相似地，尽管图4描绘了单个读取线层、写入线层和自旋累积线层，但是在其他的实施例中MRAM阵列400可以包含写入线402，自旋累积线404和读取线406的附加层(例如，在三维阵列中)。

在所描绘的实施例中，MRAM阵列400包含设置在读取线层中的多个读取线406以及设置在写入线层中的多个写入线402。在其他实施例中，MRAM阵列400包含设置在读取线层和写入线层之间的自旋累积线层中的多个自旋累积线404。在各种实施例中，自旋累积线404可以充当单元300的自旋累积层306，使得每个单元300的自旋累积层306是自旋累积线404的部分。因此，在某些实施例中，自旋累积线404可以包含诸如银、铜、铝、和/或石墨烯的高电导率材料。在另一个实施例中，自旋累积线404可以耦接单独单元300的分开的或离散的自旋累积层306。

在某些实施例中，MRAM阵列400包含多个垂直MRAM单元300。MRAM单元300的极化器304可以在自旋累积线404和写入线402之间电耦接。例如，写入线402可以在写入端子T2324处耦接到写入选择器302。MRAM单元300的磁隧道结320可以电耦接在自旋累积线404与读取线406之间。例如，读取线406可以在读取端子T1 322处耦接到读取选择器314。单元300的磁隧道结320可以从极化器304垂直跨自旋累积线404，使得自旋累积线404的在MTJ 320和极化器304之间的部分作为单元300的自旋累积层306的功能。MTJ 320的自由层308可以设置为与自旋累积线404接触，以促进自旋扩散到自由层308中。

在一个实施例中，对于MRAM阵列400中的多个垂直MRAM单元300，可以将固定层312在相同方向上磁化。在其他实施例中，对于MRAM单元400的多个垂直MRAM单元300，可以将极化器304在相同方向上磁化。在各种实施例中，极化器304的磁化可以与固定层314的磁化平行或反平行。在某个实施例中，极化器304和固定层314的平行磁化可以通过大垂直场的一次施加来设定。

总体上，在各种实施例中，写入操作可以包含使电流在自旋累积线404和写入线402的交叉处通过极化器304。相似地，读取操作可以包含在自旋累积线404和读取线406的交叉处使电流通过MTJ 320。因此，在所描绘的实施例中，MRAM单元300是垂直单元300(例如具有垂直对准的写入选择器302、极化器304、磁隧道结320和读取选择器314)，并且自旋累积线404在水平方向上延伸以将读取线406和写入线402水平交叉。即使线由于在不同的层中而实际上并不会相交，但是基于线通过相同的垂直空间交叉，线可以称为水平交叉。在某个实施例中，读取线406可以平行于写入线402(例如以寻址单元300的行)，并且自旋累积线404可以垂直于读取线406和写入线402(例如以寻址单元300的列)。在另一个实施例中，自旋累积线404可以将读取线406和写入线402以非垂直角度水平交叉。例如，行和列可以是倾斜的而不是垂直的。

在所描绘的实施例中，写入线402、写入选择器302和极化器304示出在自旋累积线404下方，并且MTJ 320、读取选择器314和读取线406示出在自旋累积线404上方。例如，写入线402可以沉积在阵列400的衬底上。然而，在某个实施例中，单元300和阵列400可以倒置(与它们所描绘的取向相比)，使得读取线406沉积在衬底上。

在某些实施例中，诸如图2的裸芯控制器206的控制器可以通过控制读取线406、写入线402和自旋累积线404的电压来进行阵列400的读取操作和写入操作。控制器可以包含诸如电压驱动器、电平移位器等的电压产生部件、诸如将电压耦接到线的晶体管的电压切换部件、诸如感测放大器的感测部件、储存感测放大器输出的锁存器等等，或者与它们通信。下面参考图7-10还详细描述了读取和写入操作的电压。

图5描绘了MRAM阵列500的另一个实施例。在某些实施例中，MRAM阵列500可以实质上与上文参照图4描述的MRAM阵列400相似，包含写入线402、自旋累积线404、读取线406和垂直MRAM单元300。然而，在所描绘的实施例中，阵列500是三维阵列，包含在下层中的多个MRAM单元300(如图4中所示)和在上层中的第二多个MRAM单元300。虽然描绘了两层的MRAM单元300，但是三维MRAM阵列500可以包含更多数量的层。

在各种实施例中，不同层中的MRAM单元300可以共用读取线406和/或写入线402。如果将线与两层中的MRAM单元300耦接，则该线可以称为在层之间共用。例如，如图5所示，线502是共用线，耦接到共用线502下方和上方的MRAM单元300。在所描绘的实施例中，因为MTJ 320耦接在共用线502和下层的自旋累积线404之间，共用线502起到MRAM单元300的下层的读取线406的功能。此外，在所描绘的实施例中，因为极化器304耦接在共用线502与上层的自旋累积线404之间，所以共用线502起到MRAM单元300的上层的写入线402的功能。在另一个实施例中，共用线502可以起到上层和下层的读取线406的功能、上层和下层的写入线402的功能等。例如，MRAM单元300的交替层可以在每一层中相对于前一层垂直倒置，使得共用线502仅电连接到读取选择器314或仅电连接到单元300的写入选择器302。

图6描绘了MRAM阵列600的俯视图，其可以实质上与如上所述的MRAM阵列200、400、500相似，包含垂直MRAM单元300、读取线406、自旋累积线404和写入线402。在某些实施例中，写入线402可以直接在读取线406下方。因此，写入线402存在于阵列600中，但是在图6的俯视图中是不可见的。

在各种实施例中，工艺特征尺寸602(其可以缩写为“F”)是指由光刻工艺产生的特征尺寸，这可以是由光刻工艺生产的特征的最小尺寸。例如，具有10nm特征尺寸602的工艺可以生产诸如具有10nm宽度的线、晶体管栅极、MTJ 320等的特征。相应地，由光刻工艺生产的特征的最小面积可以是工艺特征尺寸602的平方或F^2。

在所描绘的实施例中，阵列600提供4×F^2密度的单元300。换言之，单元300的面密度是工艺特征尺寸F 602的平方的四倍。在一个实施例中，读取线406、自旋累积线404和写入线402在它们相应的层中具有宽度F，并且分开距离F，使得线的线密度是每行2F或特征尺寸602的两倍。因此，在垂直线交叉处设置的垂直MRAM单元300提供了特征尺寸602的平方的四倍的单元300的面密度。如上所述，垂直单元300可以包含垂直对准的写入选择器302、极化器304、磁隧道结320和读取选择器314。相比之下，如果诸如选择器302、314或开关晶体管(而非选择器302、314)的部件占用大于F^2的面积或者不是垂直对准的，则可能将单元300进一步推开以容纳较大的或未对准的部件，并且由每个单元300所使用的面积可能大于4×F^2。

在某些实施例中，MRAM裸芯150的单元300的平均密度可能受诸如行电路202、列电路204和裸芯控制器206的外围部件影响。然而，单元300的面密度可以是指阵列600内的单元300的密度，不包含阵列600外部或外围的部件。

图7-10示出了MRAM阵列700的读取和写入电压，其可以实质上与如上所述的MRAM阵列200、400、500、600相似，其包含MRAM单元300、读取线406、自旋累积线404和写入线402。在所描绘的实施例中，读取选择器314是示出为二极管的单极性选择器，其响应于电压满足阈值(例如，至少是二极管的导通电压)而允许在一个方向上的电流，但是如果电压低于阈值或在反向偏置方向上则限制电流。如上所述，写入选择器302是描绘为二极管对的双极性选择器。由于MTJ 320在平行和反平行状态下的不同电阻，因而极化器304描绘为块，并且MTJ 320描绘为可变电阻器。

诸如裸芯控制器206的控制器通过控制读取线406、写入线402和自旋累积线404的电压来进行阵列700的读取操作和写入操作。图7-10描绘了用于从由虚线指示的所选择的单元300读取或者写入到由虚线指示的所选择的单元300的读取和写入电压。如果除了所选择的单元300以外的单元300在与所选择的单元30相同行或相同列中(例如耦接到相同读取线406和写入线402、或耦接到相同自旋累积线404)，则它们可以称为半选择的，并且否则可以称为未选择的(例如未选择的单元300耦接到与所选择的单元300不同的读取线406、写入线402和自旋累积线404)。极化器304和MTJ 320可以基于它们是在所选择的、半选择的还是未选择的单元300中相似地称为所选择的，半选择的或未选择的。

图7描绘了由写入操作的控制器施加的写入电压，用于将第一位值写入到所选择的单元300。第一位值可以是二进制零或二进制一，取决于在单元300内的磁矩的方向、采用由平行或反平行状态等表示值的惯例。另一个值(例如如果第一个值是零则为一，如果第一个值为一则为零)称为第二位值。

在所描绘的实施例中，通过将写入电压V_W耦接到所选择的单元300的写入线402，将所选择的单元300的自旋累积线404接地，并且将写入电压的一半(V_W/2)耦接到其他写入线402、其他自旋累积线404和读取线406，控制器进行写入操作来将第一位值写入到所选择的单元300。图7-10中，接地电压描绘为零。然而，在各种实施例中，接地电压可以是任何参考电压，并且诸如写入电压的其它电压可以是高于或低于参考电压的电压差。

在所描绘的实施例中，跨所选择的单元300的写入选择器302和极化器304的电压降等于写入电压V_W。跨半选择的极化器304(和写入选择器302)的电压降等于写入电压的一半或V_W/2。跨未选择的极化器304(和写入选择器302)的电压降等于零。写入选择器302可以配置为使得写入电压V_W满足电压阈值，允许电流流过所选择的极化器304以写入到所选择的MTJ 320。写入选择器302还可以配置为使得写入电压的一半(V_W/2)不满足电压阈值，从而限制电流通过半选择的或未选择的极化器304。跨MTJ320的电压降为V_W/2或零，并且读取选择器314配置为具有比V_W/2更高的阈值电压，所以读取选择器314限制电流通过MTJ 320。

图8描绘了由写入操作的控制器所施加的写入电压，用于将第二位值写入到所选择的单元300。第二位值是第一位值的相反值。

在所描绘的实施例中，通过将写入电压V_W耦接到所选择的单元300的自旋累积线404，将所选择的单元300的写入线402接地，并且将写入电压的一半(V_W/2)耦接到其他写入线402、其他自旋累积线404和读取线406，控制器进行写入操作来将第二位值写入到所选择的单元300。

在所描绘的实施例中，跨所选择的单元300的写入选择器302和极化器304的电压降等于写入电压V_W，在与图7相反的方向上(-V_W)。跨半选择的极化器304(和写入选择器302)的电压降是与图7相反方向上的写入电压的一半，或是-V_W/2。跨未选择的极化器304(和写入选择器302)的电压降仍然等于零。写入选择器302可以是基于阈值允许两个方向上的电流的双极性选择器，并且可以配置为使得电压-V_W满足电压阈值，允许电流流过所选择的极化器304以写入到所选择的MTJ 320。写入选择器302还可以配置为使得电压-V_W/2不满足电压阈值，从而限制电流通过半选择的或未选择的极化器304。跨MTJ 320的电压降是-V_W/2或零，并且读取选择器314可以是响应于反向偏置而限制电流的单极性选择器。替代地，读取选择器314可以是双极性选择器，具有-V_W/2的电压所不满足的反向电流的阈值，使得读取选择器314限制通过MTJ 320的电流。

图9描绘了由读取操作控制器施加的读取电压，用于从所选择的单元300读取数据。在所描绘的实施例中，通过将读取电压V_R耦接到所选择的单元300的读取线406，将所选择的单元300的自旋累积线404接地，并且将读取电压的一半(V_R/2)耦接到其他读取线406、其他自旋累积线404和写入线402，控制器对于所选择的单元300进行读取操作。

在所描绘的实施例中，跨所选择的单元300的读取选择器314和MTJ320的电压降等于读取电压V_R。跨半选择的MTJ 320(和读取选择器314)的电压降等于读取电压的一半，或V_R/2。跨未选择的MTJ 320(和读取选择器314)的电压降等于零。读取选择器314可以配置为使得读取电压V_R满足电压阈值，允许电流流过所选择的MTJ 320以感测所选择的MTJ 320的电阻率(且因此储存的数据值)。读取选择器314还可以配置为使得读取电压的一半(V_R/2)不满足电压阈值，从而限制电流通过半选择的或未选择的MTJ 320。跨极化器304的电压降为V_R/2或零，并且写入选择器302配置为具有比V_R/2更高的阈值电压，因此写入选择器302限制电流通过极化器304。

在某些实施例中，读取电压V_R可以等于写入电压V_W。如上所述，读取选择器314的阈值电压可以被读取电压V_R满足但不被读取电压V_R的一半或写入电压V_W的一半满足。相似地，写入选择器302的阈值电压可以被写入电压V_W(任一方向上)满足但不被写入电压V_W的一半(任一方向上)或是读取电压V_R的一半满足。因此，读取电压和写入电压可以相等，或者可以稍有不同。例如，略微较低的读取电压V_R可以提供较低的读取电流，并降低磨损。替代地，可以用诸如由内置到读取选择器314中(或与读取选择器314串联)的电阻的另一种方式来限制读取电流。

图10描绘了与图7相似的写入电压，用于将第一位值写入所选择的单元300。在所描绘的实施例中，控制器使用电压控制的磁各向异性以减小写入电流。

在各种实施例中，单元300的磁各向异性可以是指使自由层308磁化的“易”和“难”轴线之间的差异。例如，在某些实施例中，具有固定层312的垂直磁化的单元300可以在自由层308的垂直方向上具有“易”轴线，使得自由层308的垂直磁化在能量上是有利的。磁各向异性的度量可以是足以抵消“易”轴线中的磁化的沿着“难”轴线(例如平面内方向上)所施加的场的大小。磁各向异性的另一种或其他度量相似地对应于对单元300读取或写入的难度。因此，具有高磁各向异性的单元300可以提供稳定的数据储存体，但是可能使用高写入电流来改变自由层308的磁化。相比之下，具有较低磁各向异性的单元300可以使用较低的写入电流，但是会损失一些稳定性。

然而，在某些实施例中，跨MTJ 320所施加的电压可以暂时地改变自由层308的磁各向异性。在一个实施例中，自由层308的磁各向异性可以由一个方向上所施加的电压而降低，并且由另一个方向上所施加的电压而升高。在其他实施例中，使用电压控制的磁各向异性(VCMA)涉及在写入期间施加跨MTJ 320的电压，以暂时降低自由层308的磁各向异性，允许较低的写入电流。使用VCMA可以允许单元300配置为为了稳定性具有高各向异性，并且具有低写入电流。

在所描绘的实施例中，控制器施加实质上如上参照图7所述的电压。然而，在写入操作期间，控制器还将比写入电压V_W的一半更大的电压施加到所选择的单元300的读取线406。例如，在所描绘的实施例中，所选择的单元300的读取线406上的电压是V_W/2+V_A：写入电压V_W的一半加上附加偏置电压V_A。附加偏置电压选择为使得V_W/2+V_A满足读取选择器314的电压阈值，允许电流流动。附加地，读取选择器314的电阻可以低于所选择的MTJ 320的电阻，使得在所选择的单元300的读取线406和所选择的单元300的自旋累积线404之间的V_W/2+V_A电压降大部分是跨所选择的MTJ 320所选择的单元300的(而不是跨读取选择器314自身)。MTJ 320可以配置为使得所描绘的极性的电压降低自由层308的磁各向异性，从而促进较快的和/或较低电流的写入。然而，相反极性的电压将增加自由层308的磁各向异性。因此，VCMA可以对写入第一位值或对写入第二位值(但不是对两者)使写入电流能够降低。

图11是示出制作MRAM阵列的方法1100的一个实施例的示意性流程图。方法1100开始，并且制造者在衬底上沉积1102写入线402。制造者在写入线402上沉积1104写入选择器302。制造者在写入选择器302上沉积1106极化器304。制造者沉积1108自旋累积线404。制造者在自旋累积线404上沉积1110MTJ 320。制造者在MTJ 320上沉积1112读取选择器314。制造者沉积1114读取线406，并且方法1100结束。

图12是示出制作MRAM阵列的方法1200的另一实施例的示意性流程图。方法1200开始，并且制造者在衬底上沉积1202读取线406。制造者在读取线406上沉积1204读取选择器314。制造者在读取选择器314上沉积1206MTJ 320。制造者沉积1208自旋累积线404。制造者在自旋累积线404上沉积1210极化器304。制造者在极化器304上沉积1212写入选择器302。制造者沉积1214写入线402，并且方法1200结束。

在各种实施例中，磁阻式储存数据值的构件可以包含磁隧道结320、固定层312、势垒层310、自由层308、铁磁材料、铁磁合金、CoFeB合金等。其他实施例可以包含磁阻式储存数据值的相似或等同构件。

在各种实施例中，将与磁阻式储存数据值的构件相邻的磁自旋累积以改变所储存的数据值的构件可以包含自旋累积层306、自旋累积线404、导电材料、铜、银、铜/银合金、铝、石墨烯等。其他实施例可以包含累积磁自旋的相似或等同装置。

在各种实施例中，使电写入电流自旋极化以产生累积的磁自旋的构件可以包含极化器304、自旋极化铁磁材料、钴/铁合金、钴/锰合金等。其他实施例可以包含使电写入电流自旋极化的相似或等同构件。在某些实施例中，磁阻式储存数据值的构件、累积磁自旋的构件以及自旋极化的装置可以在交叉点磁阻式存储器阵列中垂直对准。

在各种实施例中，基于第一电压不满足阈值来阻挡写入电流的构件可以包含写入选择器302、p-n结、p-n-p多层、双向阈值切换材料、双极性选择器、金属-绝缘体-金属选择器、混合离子-电子传导复合选择器、金属-绝缘体过渡选择器等。其他实施例可以包含阻挡写入电流的相似或等同构件。

在各种实施例中，基于第二电压不满足阈值来阻挡读取电流的构件可以包含读取选择器314、p-n结、p-n-p多层、双向阈值切换材料、双极性选择器、单极选择器、金属-绝缘体-金属选择器、混合离子-电子传导复合选择器、金属-绝缘体过渡选择器等。其他实施例可以包含阻挡读取电流的相似或等同构件。在某些实施例中，阻挡读取电流的构件可以与阻挡写入电流的构件物理上分开(例如，设置在MRAM单元300的非相邻部分处)。

在不脱离本公开的精神或基本特征的情况下，本公开可以以其他具体形式来实施。所描述的实施例在所有方面仅认为是说明性的而非限制性的。因此，本公开的范围由所附权利要求而不是由前面的描述来指示。在权利要求的等同的含义和范围内的所有变化都将包含在其范围内。

Claims (20)

1.一种磁阻式随机存取存储器设备，包括：

读取线层中的多个读取线；

写入线层中的多个写入线；

自旋累积线层中的多个自旋累积线，所述自旋累积线层设置在所述读取线层和所述写入线层之间，所述自旋累积线与所述读取线和所述写入线水平交叉；以及

多个垂直磁阻式随机存取存储器单元，垂直磁阻式随机存取存储器单元包括：

极化器，所述极化器耦接在自旋累积线和写入线之间；以及

磁隧道结，所述磁隧道结耦接在所述自旋累积线和所述读取线之间，使得所述磁隧道结和所述极化器垂直对准。

2.根据权利要求1所述的磁阻式随机存取存储器设备，其中所述垂直磁阻式随机存取存储器单元的面密度是每单元的工艺特征尺寸的平方的四倍。

3.根据权利要求1所述的磁阻式随机存取存储器设备，其中所述垂直磁阻式随机存取存储器单元还包括设置在所述磁隧道结和所述读取线之间的读取选择器，以及设置在所述极化器和所述写入线之间的写入选择器。

4.根据权利要求3所述的磁阻式随机存取存储器设备，其中所述读取选择器和所述写入选择器与所述极化器和所述磁隧道结垂直对准。

5.根据权利要求3所述的磁阻式随机存取存储器设备，其中所述读取选择器包括单极性选择器，并且所述写入选择器包括双极性选择器。

6.根据权利要求1所述的磁阻式随机存取存储器设备，其中所述读取线平行于所述写入线，且所述自旋累积线垂直于所述读取线和所述写入线。

7.根据权利要求1所述的磁阻式随机存取存储器设备，其中所述磁隧道结包括固定层、势垒层以及自由层，所述势垒层设置在所述固定层和所述自由层之间，并且所述自由层与所述自旋累积线接触。

8.根据权利要求7所述的磁阻式随机存取存储器设备，其中所述固定层的磁矩，所述自由层的磁矩以及所述极化器的磁矩垂直于所述势垒层。

9.根据权利要求1所述的磁阻式随机存取存储器设备，其中所述自旋累积线包括银、铜、铝和石墨烯中的一个或多个。

10.根据权利要求1所述的磁阻式随机存取存储器设备，其中所述极化器包括自旋极化的铁磁材料。

11.根据权利要求1所述的磁阻式随机存取存储器设备，还包括第二多个垂直磁阻式随机存取存储器单元，所述多个垂直磁阻式随机存取存储器单元和所述第二多个垂直磁阻式随机存取存储器单元形成三维阵列，其中所述第二多个垂直磁阻式随机存取存储器单元与所述多个垂直磁阻式随机存取存储器单元共用所述读取线和所述写入线中的一个或多个。

12.根据权利要求1所述的磁阻式随机存取存储器设备，还包括控制器，所述控制器通过控制所述读取线、所述写入线以及所述自旋累积线的电压而在所述垂直磁阻式随机存取存储器单元上进行读取操作和写入操作。

13.一种磁阻式随机存取存储器系统，包括：

磁阻式随机存取存储器阵列，包括：

多个读取线；

多个写入线；

自旋累积线层中的多个自旋累积线，所述自旋累积线层设置在所述读取线和所述写入线之间，所述自旋累积线垂直于所述读取线和所述写入线；以及

多个磁阻式随机存取存储器单元，所述磁阻式随机存取存储器单元包括写入选择器、极化器、磁隧道结以及读取选择器，所述写入选择器和极化器串联地电耦接在所述自旋累积线和所述写入线之间，并且所述读取选择器和磁隧道结串联地电耦接在所述自旋累积线和所述读取线之间；以及

控制器，所述控制器通过控制所述读取线、所述写入线以及所述自旋累积线的电压来对所述阵列进行读取操作和写入操作。

14.根据权利要求13所述的磁阻式随机存取存储器系统，其中通过将读取电压耦接到所选择的单元的读取线，使所述所选择的单元的自旋累积线接地，并且将所述读取电压的一半耦接到其他读取线、其他自旋累积线以及所述写入线，所述控制器对所选择的磁阻式随机存取存储器单元进行读取操作。

15.根据权利要求13所述的磁阻式随机存取存储器系统，其中通过将写入电压耦接到所选择的单元的写入线，将所述所选择的单元的自旋累积线接地，并且将所述写入电压的一半耦接到其他写入线、其他自旋累积线以及所述读取线，所述控制器进行写入操作以将第一位值写入到所述所选择的单元。

16.根据权利要求15所述的磁阻式随机存取存储器系统，其中在所述写入操作期间，所述控制器将大于所述写入电压的一半的电压施加到所述所选择的单元的读取线。

17.根据权利要求15所述的磁阻式随机存取存储器系统，其中通过将所述写入电压耦接到所述所选择的单元的自旋累积线，将所述所选择的单元的写入线接地，并且将所述写入电压的一半耦接到其他写入线、其他自旋累积线以及所述读取线，所述控制器进行写入操作以将第二位值写入到所述所选择的单元，所述第二位值不同于所述第一位值。

18.一种磁阻式随机存取存储器设备，包括：

磁阻式储存数据值的构件；

将与磁阻式储存数据值的构件相邻的磁自旋行进累积以改变所储存的数据值的构件；以及

将电写入电流自旋极化以产生所累积的磁自旋的构件，

其中磁阻式储存数据值的构件、将磁自旋进行累积的构件以及自旋极化的构件在交叉点磁阻式存储器阵列中垂直对准。

19.根据权利要求18所述的磁阻式随机存取存储器设备，还包括基于第一电压不能满足阈值而阻挡所述写入电流的构件。

20.根据权利要求19所述的磁阻式随机存取存储器设备，还包括基于第二电压不满足阈值而阻挡读取电流的构件，其中所述阻挡读取电流的构件与所述阻挡所述写入电流的构件物理分开。

Images