CN111640769B - 自旋轨道矩磁性存储器单元及磁性存储器 - Google Patents

自旋轨道矩磁性存储器单元及磁性存储器 Download PDF

Info

Publication number
CN111640769B
CN111640769B CN201910156435.8A CN201910156435A CN111640769B CN 111640769 B CN111640769 B CN 111640769B CN 201910156435 A CN201910156435 A CN 201910156435A CN 111640769 B CN111640769 B CN 111640769B
Authority
CN
China
Prior art keywords
layer
magnetic tunnel
orbit torque
tunnel junction
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910156435.8A
Other languages
English (en)
Other versions
CN111640769A (zh
Inventor
殷标
孟皓
李州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201910156435.8A priority Critical patent/CN111640769B/zh
Priority to PCT/CN2019/127402 priority patent/WO2020177451A1/zh
Publication of CN111640769A publication Critical patent/CN111640769A/zh
Application granted granted Critical
Publication of CN111640769B publication Critical patent/CN111640769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种自旋轨道矩磁性存储器单元,包括:第一自旋轨道矩提供层、第二自旋轨道矩提供层、第三自旋轨道矩提供层、两个磁性隧道结组、两个双向选通管以及一个晶体管,其中磁性隧道结组包括垂直堆叠的两个磁性隧道结,两个磁性隧道结之间具有隔离层,两个磁性隧道结的参考层靠近隔离层,两个磁性隧道结的自由层分别作为磁性隧道结组的底层和顶层;其中一个磁性隧道结组的底层与第一自旋轨道矩提供层顶面相邻,顶层与第二自旋轨道矩提供层底面相邻,另一个磁性隧道结组的底层与第二自旋轨道矩提供层顶面相邻,顶层与第三自旋轨道矩提供层底面相邻,第二自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值。本发明能够提高SOT‑MRAM的存储密度。

Description

自旋轨道矩磁性存储器单元及磁性存储器
技术领域
本发明涉及存储器技术领域,尤其涉及一种自旋轨道矩磁性存储器单元及磁性存储器。
背景技术
近年来利用磁性隧道结(MTJ,Magnetic Tunnel Junction)的特性做成磁性随机存储器,即为MRAM(Magnetic Random Access Memory)。MRAM是一种新型固态非易失性记忆体,它有着高速读写的特性。
传统的自旋转移力矩磁性存储器(STT-MRAM,Spin-Transfer Torque MagneticRandom Access Memory),利用的是电子的自旋角动量转移,即自旋极化的电子流把它的角动量转移给自由层中的磁性材料。
随着自旋轨道矩效应的发现,提出了一种自旋轨道矩磁性存储器(SOT-MRAM,Spin-Orbit Torque Magnetic Random Access Memory),SOT-MRAM基于自旋轨道耦合,利用电荷流诱导的自旋流来产生自旋转移力矩,进而达到调控磁性存储单元的目的。SOT-MRAM是新一代的磁性存储器,相比于传统的STT-MRAM,SOT-MRAM有着比STT-MRAM更快的读写速度和更低的功耗。
目前,自旋轨道矩磁性存储器SOT-MRAM的存储单元采用如图1所示的结构,存储单元包括一条自旋轨道矩提供线、位于自旋轨道矩提供线上的磁性隧道结MTJ以及两个晶体管,自旋轨道矩提供线用于对磁性隧道结MTJ提供写数据需要的自旋轨道矩,读数据时,自旋轨道矩提供线只作为电极使用,两个晶体管分别用于控制读和写。
在实现本发明的过程中,发明人发现现有技术中至少存在如下技术问题:
现有的SOT-MRAM,一个存储单元只有一个MTJ,但读写却需要两个晶体管去控制,存储密度低,同时集成度低。
发明内容
为解决上述问题,本发明提供一种自旋轨道矩磁性存储器单元及磁性存储器,能够提高SOT-MRAM的存储密度。
第一方面,本发明提供一种自旋轨道矩磁性存储器单元,包括:第一自旋轨道矩提供层、第二自旋轨道矩提供层、第三自旋轨道矩提供层、两个磁性隧道结组、两个双向选通管以及一个晶体管,其中所述磁性隧道结组包括垂直堆叠的两个磁性隧道结,两个所述磁性隧道结之间具有隔离层,两个所述磁性隧道结的参考层靠近所述隔离层,两个所述磁性隧道结的自由层分别作为所述磁性隧道结组的底层和顶层;
其中一个所述磁性隧道结组的底层与所述第一自旋轨道矩提供层顶面相邻,顶层与所述第二自旋轨道矩提供层底面相邻,另一个所述磁性隧道结组的底层与所述第二自旋轨道矩提供层顶面相邻,顶层与所述第三自旋轨道矩提供层底面相邻,所述第二自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值;
其中一个所述双向选通管连接于所述第一自旋轨道矩提供层和所述第二自旋轨道矩提供层之间,另一个所述双向选通管连接于所述第二自旋轨道矩提供层和所述第三自旋轨道矩提供层之间;
所述第一自旋轨道矩提供层、所述第二自旋轨道矩提供层以及所述第三自旋轨道矩提供层各自靠近所述磁性隧道结组的一端分别一对一连接至第一位线、第二位线和第三位线;
所述第二自旋轨道矩提供层靠近所述双向选通管的一端连接至所述晶体管的漏极;
所述晶体管的栅极连接至字线,所述晶体管的源极连接至源线。
可选地,所述磁性隧道结组中的两个磁性隧道结具有不同的平行态电阻、反平行态电阻以及隧道磁电阻。
可选地,所述双向选通管的导通阈值电压小于任意一个磁性隧道结的击穿电压。
可选地,所述隔离层包括垂直堆叠的第一间隔层、SAF偏置层和第二间隔层。
可选地,所述SAF偏置层为具有强偏置层、第三间隔层、弱偏置层的堆叠结构。
可选地,还包括:底电极、顶电极以及附加的两个磁性隧道结,
附加的其中一个所述磁性隧道结的自由层与所述第一自旋轨道矩提供层底面相邻,参考层靠近所述底电极,所述参考层和所述底电极之间具有所述隔离层,所述第一自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值;
附加的另一个所述磁性隧道结的自由层与所述第三自旋轨道矩提供层顶面相邻,参考层靠近所述顶电极,所述参考层和所述顶电极之间具有所述隔离层,所述第三自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值;
所述底电极以及所述顶电极各自靠近磁性隧道结的一端分别一对一连接至第四位线和第五位线。
第二方面,本发明提供一种自旋轨道矩磁性存储器,包括上述自旋轨道矩磁性存储器单元。
本发明提供的自旋轨道矩磁性存储器单元及磁性存储器,一个磁性存储器单元包括两个磁性隧道结组,每个磁性隧道结组包括两个磁性隧道结,能够存储2bit数据,整个磁性存储器单元存储4bit数据,但读写控制只使用了一个晶体管,与现有技术相比,存储密度提高了4倍,同时提高器件集成度。另外,第二自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值,通过第二自旋轨道矩提供层能够对两侧的两个磁性隧道结分别独立写入数据,相当于省掉了一层自旋轨道矩提供层,对于整个存储器来说,能够节省大量的器件面积。
附图说明
图1为现有的自旋轨道矩磁性存储器单元的结构示意图;
图2为本发明的自旋轨道矩磁性存储器单元的一个实施例的结构示意图;
图3为本发明的自旋轨道矩磁性存储器单元的另一个实施例的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种自旋轨道矩磁性存储器单元,如图2所示,包括:第一自旋轨道矩提供层11、第二自旋轨道矩提供层12、第三自旋轨道矩提供层13、第一磁性隧道结组2、第二磁性隧道结组3、第一双向选通管4、第二双向选通管5以及晶体管6,其中,
第一磁性隧道结组2包括垂直堆叠的第一磁性隧道结21和第二磁性隧道结31,第一磁性隧道结21和第二磁性隧道结31之间具有隔离层20,第一磁性隧道结21的参考层213和第二磁性隧道结31的参考层313靠近隔离层20,第一磁性隧道结21的自由层211作为第一磁性隧道结组2的底层,第二磁性隧道结31的自由层311作为第一磁性隧道结组2的顶层;
第二磁性隧道结组3包括垂直堆叠的第三磁性隧道结41和第四磁性隧道结51,第三磁性隧道结41和第四磁性隧道结51之间具有隔离层30,第三磁性隧道结41的参考层413和第四磁性隧道结51的参考层513靠近隔离层30,第三磁性隧道结41的自由层411作为第二磁性隧道结组3的底层,第四磁性隧道结51的自由层511作为第二磁性隧道结组3的顶层;
第一磁性隧道结组2的底层211(即第一磁性隧道结的自由层)与第一自旋轨道矩提供层11的顶面相邻,第一磁性隧道结组2的顶层311(即第二磁性隧道结的自由层)与第二自旋轨道矩提供层12的底面相邻;第二磁性隧道结组3的底层411(即第三磁性隧道结的自由层)与第二自旋轨道矩提供层12的顶面相邻,第二磁性隧道结组3的顶层511(即第四磁性隧道结的自由层)与第三自旋轨道矩提供层13的底面相邻,第二自旋轨道矩提供层12两侧的第二磁性隧道结31和第三磁性隧道结41具有不同的翻转电流阈值;
第一双向选通管4连接于第一自旋轨道矩提供层11和第二自旋轨道矩提供层12之间,第二双向选通管5连接于第二自旋轨道矩提供层12和第三自旋轨道矩提供层13之间;
第一自旋轨道矩提供层11靠近磁性隧道结组的一端连接至第一位线BL11,第二自旋轨道矩提供层12靠近磁性隧道结组的一端连接至第二位线BL12,第三自旋轨道矩提供层13靠近磁性隧道结组的一端连接至第三位线BL13,第二自旋轨道矩提供层12靠近双向选通管的一端连接至晶体管6的漏极,晶体管6的栅极连接至字线WL,晶体管6的源极连接至源线SL。
上述实施例中的自旋轨道矩磁性存储器单元,一个磁性存储器单元包括两个磁性隧道结组,每个磁性隧道结组包括两个磁性隧道结,每个磁性隧道结组能够存储2bit数据,整个磁性存储器单元能够存储4bit数据,但读写控制只使用了一个晶体管,与现有技术相比,存储密度提高了4倍,同时提高器件集成度。另外,第二自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值,通过第二自旋轨道矩提供层能够对两侧的两个磁性隧道结分别独立写入数据,相当于省掉了一层自旋轨道矩提供层,对于整个存储器来说,能够节省大量的器件面积。
具体地,在物理实现时,第一自旋轨道矩提供层11、第二自旋轨道矩提供层12、第三自旋轨道矩提供层13的材料使用重金属,如Pt,Ta,W,Ir,Hf,Ru,Tl,Bi,Au,Os,第二自旋轨道矩提供层12两侧的两个磁性隧道结(即第二磁性隧道结31和第三磁性隧道结41)具有不同的翻转电流阈值,可以通过选用不同的自由层的材料或尺寸来实现,从而实现两个磁性隧道结的独立写入。两个双向选通管的导通阈值电压(Vb)小于任意一个磁性隧道结的击穿电压。
对于每个磁性隧道结组(2或3)来说,每个磁性隧道结组包括的两个磁性隧道结的自由层可以具有相同或者不同厚度的特征尺寸(直径)。另外,每个磁性隧道结组包括的两个磁性隧道结具有不同的平行态电阻Rp、反平行态电阻Rap以及隧道磁电阻TMR值,可通过选用不同的固定层、隧穿层、自由层的材料或尺寸实现。因此,第一磁性隧道结21和第二磁性隧道结31构成的第一磁性隧道结组2,能够存储四种状态,每种状态都是2bit数据;第三磁性隧道结41和第四磁性隧道结51构成的第二磁性隧道结组3,能够存储四种状态,每种状态都是2bit数据。
以磁性隧道结组2为例,两个磁性隧道结21和31之间的隔离层20包括垂直堆叠的第一间隔层201、SAF偏置层202和第二间隔层203,其中第一间隔层201和第二间隔层203为Ru等,厚度尺寸为0.4nm-0.9nm。SAF偏置层202为具有强偏置层、第三间隔层、弱偏置层的堆叠结构,SAF偏置层202结构稳定,其作用在于使自由层中的磁化方向相对于垂直方向有所偏移,更容易翻转。
对于每个磁性隧道结来说,MTJ的自由层的材料为具有垂直各向异性的铁磁材料,可以是单层结构或是多层复合式结构。单层结构的自由层材料包括但不限于铁(Fe)、钴(Co)、镍(Ni)、钆(Gd)、铽(Tb)、镝(Dy)、硼(B)或这些元素的合金,如CoFeB、NF、FeB等。若自由层为多层铁磁材料形成的复合结构,这些多层复合结构的材料包括但不限于钴(Co)铂(Pt)、钴(Co)镍(Ni)、钴(Co)钯(Pd)等元素组成的复合层结构。MTJ的自由层的厚度尺寸为1nm-4nm。
MTJ的隧穿层为特定厚度下具备磁隧穿条件的材料,这些材料包括但不限于氧化镁、氧化铝、镁或三者的组合。MTJ的隧穿层厚度尺寸为为0.2nm-5nm。
MTJ的固定层可以是单层或复合式多层结构。单层结构的固定层可通过例如铁(Fe)、钴(Co)、镍(Ni)等铁磁材料或这些元素的合金来实现。多层复合式结构的固定层则可为铁磁材料与金属材料的复合层结构,例如钴(Co)铂(Pt)、钴(Co)镍(Ni)、钴(Co)钯(Pd)等元素组成的复合层结构。MTJ的固定层的厚度尺寸为2nm-6nm。
下面具体介绍图2所示磁性存储器单元的写入过程。
第一磁性隧道结21写入过程:WL接入电压V,使晶体管6导通,BL12和BL13浮空,写入“0”时,BL11接入-V1(注:V1>Vb,Vb为双向选通管的导通阈值电压),则写电流路径为:SL→晶体管6→第二自旋轨道矩提供层12→双向选通管4→第一自旋轨道矩提供层11→BL11,写入“1”时,其他条件不变,BL11接入V1,则写电流路径为:BL11→第一自旋轨道矩提供层11→双向选通管4→第二自旋轨道矩提供层12→晶体管6→SL。
第二磁性隧道结31写入过程:WL接入电压V,使晶体管6导通,BL11和BL13浮空,写入“0”时,BL12接入-V2(注:V2<Vb,Vb为双向选通管的导通阈值电压),则双向选通管不会导通,写电流路径为:SL→晶体管6→第二自旋轨道矩提供层12→BL12,写入“1”时,BL12接入V2,则写电流路径为:BL12→第二自旋轨道矩提供层12→晶体管6→SL。由于第二磁性隧道结31的翻转电流阈值与第三磁性隧道结41的翻转电流阈值不同,假定第二磁性隧道结31的翻转电流阈值小于第三磁性隧道结41的翻转电流阈值,因此第二磁性隧道结31的写入对第三磁性隧道结41来说无影响。
第三磁性隧道结41写入过程:WL接入电压V,使晶体管6导通,BL11和BL13浮空,写入“0”时,BL12接入-V3(注:V2<V3<Vb,Vb为双向选通管的导通阈值电压),则双向选通管不会导通,写电流路径为:SL→晶体管6→第二自旋轨道矩提供层12→BL12,写入“1”时,BL12接入V3,则写电流路径为:BL12→第二自旋轨道矩提供层12→晶体管6→SL。如前所述,假定第二磁性隧道结31的翻转电流阈值小于第三磁性隧道结41的翻转电流阈值,因此写入第三磁性隧道结41后可能改变第二磁性隧道结31的状态,此时,需要对第二磁性隧道结31重新写入。在实际的写入过程中,一般先对翻转电流阈值较高的磁性隧道结写入数据,如本发明实施例中,先对第三磁性隧道结41写入数据,再对第二磁性隧道结31写入数据。
第四磁性隧道结51写入过程:WL接入电压V,使晶体管6导通,BL11和BL12浮空,写入“0”时,BL13接入-V4(注:V4>Vb,Vb为双向选通管的导通阈值电压),则写电流路径为:SL→晶体管6→第二自旋轨道矩提供层12→双向选通管5→第三自旋轨道矩提供层13→BL13,写入“1”时,其他条件不变,BL13接入V4,则写电流路径为:BL13→第三自旋轨道矩提供层13→双向选通管5→第二自旋轨道矩提供层12→晶体管6→SL。
读取图2所示磁性存储器单元的数据时,第一磁性隧道结21和第二磁性隧道结31构成的第一磁性隧道结组2,是作为一个整体进行读取,读出一个2bit数据;同理,第三磁性隧道结41和第四磁性隧道结51构成的第二磁性隧道结组3,也是作为一个整体进行读取,读出一个2bit数据。
读取磁性隧道结组2的数据时,WL接入电压V,使晶体管6导通,BL12和BL13浮空,BL11接入读电压Vr(注:Vb>Vr),此时双向导通管截止,读电流路径为:BL11→第一自旋轨道矩提供层11→第一磁性隧道结21→第二磁性隧道结31→第二自旋轨道矩提供层12→晶体管6→SL。由于第一磁性隧道结21和第二磁性隧道结31的阻值及其TMR不同,磁性隧道结组2的总电阻有四种状态。
读取磁性隧道结组3的数据时,WL接入电压V,使晶体管6导通,BL11和BL12浮空,BL13接入读电压Vr(注:Vb>Vr),此时双向导通管截止,读电流路径为:BL13→第三自旋轨道矩提供层13→第四磁性隧道结51→第三磁性隧道结41→第二自旋轨道矩提供层12→晶体管6→SL。由于第三磁性隧道结41和第四磁性隧道结51的阻值及其TMR不同,磁性隧道结组3的总电阻有四种状态。
进一步地,如图3所示,为本发明的自旋轨道矩磁性存储器单元的另一个实施例。在图2所示磁性存储器单元的基础上,还包括:底电极10、顶电极14、第五磁性隧道结61以及第六磁性隧道结71,
第五磁性隧道结61的自由层611与第一自旋轨道矩提供层11底面相邻,参考层613靠近底电极10,参考层613和底电极10之间具有隔离层60,第一自旋轨道矩提供层11两侧的第五磁性隧道结61和第一磁性隧道结21具有不同的翻转电流阈值;
第六磁性隧道结71的自由层711与第三自旋轨道矩提供层13顶面相邻,参考层713靠近顶电极14,参考层713和顶电极14之间具有隔离层70,第三自旋轨道矩提供层13两侧的第六磁性隧道结71和第四磁性隧道结51具有不同的翻转电流阈值;
底电极10靠近磁性隧道结的一端连接至第四位线BL10,顶电极14靠近磁性隧道结的一端连接至第五位线BL14。
需要说明的是,底电极10和顶电极14只起到电极的作用,不需要提供自旋轨道矩,使用的材料包括但不限于铜(Cu)、铝(Al)或者钽(Ta)。
图3所示的磁性存储器单元,相当于堆叠了6个磁性隧道结,存储密度进一步提高。附加的第五磁性隧道结61和第六磁性隧道结71各自存储1bit数据,而原有的第一磁性隧道结组2和第二磁性隧道结组3各自存储2bit数据,一共存储6bit数据。
第五磁性隧道结61写入过程:WL接入电压V,使晶体管6导通,BL12和BL13浮空,写入“0”时,BL11接入-V5(注:V5>Vb,Vb为双向选通管的导通阈值电压),则写电流路径为:SL→晶体管6→第二自旋轨道矩提供层12→双向选通管4→第一自旋轨道矩提供层11→BL11,写入“1”时,其他条件不变,BL11接入V5,则写电流路径为:BL11→第一自旋轨道矩提供层11→双向选通管4→第二自旋轨道矩提供层12→晶体管6→SL。可以看出,与第一磁性隧道结21写入过程类似,实际写入时要注意对第一磁性隧道结21的影响。
第六磁性隧道结71写入过程:WL接入电压V,使晶体管6导通,BL11和BL12浮空,写入“0”时,BL13接入-V6(注:V6>Vb,Vb为双向选通管的导通阈值电压),则写电流路径为:SL→晶体管6→第二自旋轨道矩提供层12→双向选通管5→第三自旋轨道矩提供层13→BL13,写入“1”时,其他条件不变,BL13接入V6,则写电流路径为:BL13→第三自旋轨道矩提供层13→双向选通管5→第二自旋轨道矩提供层12→晶体管6→SL。可以看出,与第四磁性隧道结51写入过程类似,实际写入时要注意对第四磁性隧道结51的影响。
读取图3所示磁性存储器单元的数据时,第一磁性隧道结21、第二磁性隧道结31和第五磁性隧道结61,是作为一个整体进行读取,读出一个3bit数据;同理,第三磁性隧道结41、第四磁性隧道结51和第六磁性隧道结71,也是作为一个整体进行读取,读出一个3bit数据。
读取第一磁性隧道结21、第二磁性隧道结31和第五磁性隧道结61时,WL接入电压V,使晶体管6导通,BL11、BL12、BL13和BL14浮空,BL10接入读电压Vr(注:Vb>Vr),此时双向导通管截止,读电流路径为:BL10→底电极10→第五磁性隧道结61→第一自旋轨道矩提供层11→第一磁性隧道结21→第二磁性隧道结31→第二自旋轨道矩提供层12→晶体管6→SL。由于第一磁性隧道结21、第二磁性隧道结31和第五磁性隧道结61的阻值及其TMR不同,磁性隧道结的总电阻有八种状态。
读取第三磁性隧道结41、第四磁性隧道结51和第六磁性隧道结71时,WL接入电压V,使晶体管6导通,BL10、BL11、BL12和BL13浮空,BL14接入读电压Vr(注:Vb>Vr),此时双向导通管截止,读电流路径为:BL14→顶电极14→第六磁性隧道结71→第三自旋轨道矩提供层13→第四磁性隧道结51→第三磁性隧道结41→第二自旋轨道矩提供层12→晶体管6→SL。由于第三磁性隧道结41、第四磁性隧道结51和第六磁性隧道结71的阻值及其TMR不同,磁性隧道结的总电阻有八种状态。
本发明实施例还提供一种自旋轨道矩磁性存储器,包括上述自旋轨道矩磁性存储器单元。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种自旋轨道矩磁性存储器单元,其特征在于,包括:第一自旋轨道矩提供层、第二自旋轨道矩提供层、第三自旋轨道矩提供层、两个磁性隧道结组、两个双向选通管以及一个晶体管,其中所述磁性隧道结组包括垂直堆叠的两个磁性隧道结,两个所述磁性隧道结之间具有隔离层,两个所述磁性隧道结的参考层靠近所述隔离层,两个所述磁性隧道结的自由层分别作为所述磁性隧道结组的底层和顶层;
其中一个所述磁性隧道结组的底层与所述第一自旋轨道矩提供层顶面相邻,顶层与所述第二自旋轨道矩提供层底面相邻,另一个所述磁性隧道结组的底层与所述第二自旋轨道矩提供层顶面相邻,顶层与所述第三自旋轨道矩提供层底面相邻,所述第二自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值;
其中一个所述双向选通管连接于所述第一自旋轨道矩提供层和所述第二自旋轨道矩提供层之间,另一个所述双向选通管连接于所述第二自旋轨道矩提供层和所述第三自旋轨道矩提供层之间;
所述第一自旋轨道矩提供层、所述第二自旋轨道矩提供层以及所述第三自旋轨道矩提供层各自靠近所述磁性隧道结组的一端分别一对一连接至第一位线、第二位线和第三位线;
所述第二自旋轨道矩提供层靠近所述双向选通管的一端连接至所述晶体管的漏极;
所述晶体管的栅极连接至字线,所述晶体管的源极连接至源线。
2.根据权利要求1所述的自旋轨道矩磁性存储器单元,其特征在于,所述磁性隧道结组中的两个磁性隧道结具有不同的平行态电阻、反平行态电阻以及隧道磁电阻。
3.根据权利要求1所述的自旋轨道矩磁性存储器单元,其特征在于,所述双向选通管的导通阈值电压小于任意一个磁性隧道结的击穿电压。
4.根据权利要求1所述的自旋轨道矩磁性存储器单元,其特征在于,所述隔离层包括垂直堆叠的第一间隔层、SAF偏置层和第二间隔层。
5.根据权利要求4所述的自旋轨道矩磁性存储器单元,其特征在于,所述SAF偏置层为具有强偏置层、第三间隔层、弱偏置层的堆叠结构。
6.根据权利要求1所述的自旋轨道矩磁性存储器单元,其特征在于,还包括:底电极、顶电极以及附加的两个磁性隧道结,
附加的其中一个所述磁性隧道结的自由层与所述第一自旋轨道矩提供层底面相邻,参考层靠近所述底电极,所述参考层和所述底电极之间具有所述隔离层,所述第一自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值;
附加的另一个所述磁性隧道结的自由层与所述第三自旋轨道矩提供层顶面相邻,参考层靠近所述顶电极,所述参考层和所述顶电极之间具有所述隔离层,所述第三自旋轨道矩提供层两侧的磁性隧道结具有不同的翻转电流阈值;
所述底电极以及所述顶电极各自靠近磁性隧道结的一端分别一对一连接至第四位线和第五位线。
7.一种自旋轨道矩磁性存储器,其特征在于,包括如权利要求1-6中任一项所述的自旋轨道矩磁性存储器单元。
CN201910156435.8A 2019-03-01 2019-03-01 自旋轨道矩磁性存储器单元及磁性存储器 Active CN111640769B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910156435.8A CN111640769B (zh) 2019-03-01 2019-03-01 自旋轨道矩磁性存储器单元及磁性存储器
PCT/CN2019/127402 WO2020177451A1 (zh) 2019-03-01 2019-12-23 自旋轨道矩磁性存储器单元及磁性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910156435.8A CN111640769B (zh) 2019-03-01 2019-03-01 自旋轨道矩磁性存储器单元及磁性存储器

Publications (2)

Publication Number Publication Date
CN111640769A CN111640769A (zh) 2020-09-08
CN111640769B true CN111640769B (zh) 2023-04-18

Family

ID=72332817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910156435.8A Active CN111640769B (zh) 2019-03-01 2019-03-01 自旋轨道矩磁性存储器单元及磁性存储器

Country Status (2)

Country Link
CN (1) CN111640769B (zh)
WO (1) WO2020177451A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420097A (zh) * 2020-11-20 2021-02-26 复旦大学 单字线的自旋轨道矩磁性随机存储器
CN112466358A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 磁性隧道结存储器
CN113744777B (zh) * 2021-09-08 2024-01-02 北京航空航天大学 磁性随机存储器的存储单元及数据多态存储控制方法
CN116997241A (zh) * 2022-04-22 2023-11-03 中电海康集团有限公司 磁随机存储单元及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492443A (zh) * 2002-09-03 2004-04-28 ��������˹�����տ����� 每个存储单元具有多位的磁存储器件
CN104393169A (zh) * 2014-10-10 2015-03-04 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
CN107481749A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法
US10134457B1 (en) * 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134808B2 (en) * 2015-11-02 2018-11-20 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM)
CN107481755A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种多态磁性存储器的位元结构
US10381552B2 (en) * 2016-06-17 2019-08-13 Western Digital Technologies, Inc. SOT MRAM cell with perpendicular free layer and its cross-point array realization
US20180061887A1 (en) * 2016-08-25 2018-03-01 HGST Netherlands B.V. Magnetoresistive random access memory (mram) with an interconnect that generates a spin current and a magnetic field effect
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492443A (zh) * 2002-09-03 2004-04-28 ��������˹�����տ����� 每个存储单元具有多位的磁存储器件
CN104393169A (zh) * 2014-10-10 2015-03-04 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
CN107481749A (zh) * 2016-06-13 2017-12-15 中电海康集团有限公司 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法
US10134457B1 (en) * 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM

Also Published As

Publication number Publication date
WO2020177451A1 (zh) 2020-09-10
CN111640769A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN111640769B (zh) 自旋轨道矩磁性存储器单元及磁性存储器
US8102701B2 (en) Magnetic memory with a thermally assisted writing procedure
JP4991155B2 (ja) 半導体記憶装置
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US8711608B2 (en) Memory with separate read and write paths
JP4250644B2 (ja) 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
KR101910922B1 (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
US8399941B2 (en) Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US20160133832A1 (en) Method of manufacturing magnetoresistive element(s)
US8704319B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9178137B2 (en) Magnetoresistive element and magnetic memory
US8064245B2 (en) Magnetic random access memory with an elliptical magnetic tunnel junction
EP2320425B1 (en) Selection device for a spin transfer torque magnetoresistive random access memory
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US10783943B2 (en) MRAM having novel self-referenced read method
KR20130006375A (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
KR101946457B1 (ko) 열적으로 안정한 자기터널접합 셀 및 이를 포함하는 메모리 소자
WO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP4970407B2 (ja) 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
KR102486320B1 (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
US20130292785A1 (en) Perpendicular magnetic random access memory (mram) device with a stable reference cell
CN112542190A (zh) 存储器、存储器的写入方法和读取方法
CN114005474A (zh) 存储单元、存储器以及数据写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant