JP2004363411A - 磁気記憶装置および磁気記憶装置の製造方法 - Google Patents
磁気記憶装置および磁気記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2004363411A JP2004363411A JP2003161451A JP2003161451A JP2004363411A JP 2004363411 A JP2004363411 A JP 2004363411A JP 2003161451 A JP2003161451 A JP 2003161451A JP 2003161451 A JP2003161451 A JP 2003161451A JP 2004363411 A JP2004363411 A JP 2004363411A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- region
- memory cell
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】メモリセル領域の配線にクラッド構造を用いるとともに、周辺回路領域のプロセスを複雑化せず、周辺回路領域の高集積化、配線抵抗を低減を図る。
【解決手段】同一半導体素子基板１０にメモリセル領域６と周辺回路領域８とが搭載された磁気記憶装置１であって、メモリセル領域は、第１配線１１と、第１配線１１と立体的に交差する第２配線１２と、第１配線１１と第２配線１２との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子１３とを備え、メモリセル領域内のみ、第１配線１１の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１が形成され、第２配線１２にも第２配線１２の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１が形成されているものである。
【選択図】 図１
【解決手段】同一半導体素子基板１０にメモリセル領域６と周辺回路領域８とが搭載された磁気記憶装置１であって、メモリセル領域は、第１配線１１と、第１配線１１と立体的に交差する第２配線１２と、第１配線１１と第２配線１２との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子１３とを備え、メモリセル領域内のみ、第１配線１１の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１が形成され、第２配線１２にも第２配線１２の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１が形成されているものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置および磁気記憶装置の製造方法に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶装置および磁気記憶装置の製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００４】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるため遅いという欠点がある。また構造が複雑なために高集積化が困難であり、しかも、アクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２回〜１０１４回で完全にスタティックランダムアクセスメモリ（ＤＲＡＭ）やダイナミックランダムアクセスメモリ（ＳＲＡＭ）に置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）もしくはＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）メモリと呼ばれる磁気メモリであり、近年のトンネル磁気抵抗効果素子（以下、ＴＭＲ：という、ＴＭＲはＴｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅの略）材料の特性向上により注目を集めるようになってきている（例えば、非特許文献１参照。）。
【０００７】
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記憶を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。また、ＧＭＲ効果により高出力が得られるようになった現在では、大きく改善されてきている。
【０００８】
上述の通り、高速化・高集積化が容易という長所を有するＭＲＡＭではあるが、書き込みは、ＴＭＲ素子に近接させて設けられたビット線と書き込み用ワード線に電流を流し、その発生磁界によって行う。ＴＭＲ素子の記憶層（記憶層）の反転磁界は材料にもよるが、１．５８ｋＡ／ｍ〜１５．８ｋＡ／ｍ（２０Ｏｅ〜２００Ｏｅ）が必要であり、このときの電流は数ｍＡから数十ｍＡになる。これは消費電流の増大につながり、素子の低寿命化、発熱、消費電力の増加という半導体素子にとってはデメリットとなることが多い。
【０００９】
この消費電流が増大する問題を解決するために、書き込みワード線およびビット線の周りを磁性体層でシールドして、電流が発生する磁束を集中させる構造（以下 クラッド構造という）が提案されている（例えば、特許文献１参照。）。
【００１０】
図６に磁性体層により形成されるクラッド構造を用いたＭＲＡＭの一部を簡略化して示す概略斜視図を示す。図６に示すように、ワード線１１の周りに対して、磁気抵抗効果型の記憶素子（例えばＴＭＲ素子）１３側の面以外を第１磁性体層１６で覆い磁束を記憶素子１３に集中させるようにしている。同様に、ビット線１２の周りに対して、記憶素子１３側の面以外を第２磁性体層１７で覆い磁束を記憶素子１３に集中させるようにしている。
【００１１】
【特許文献１】
特開２００２−２４６５６６号公報（第４頁、図６）
【非特許文献１】
Ｗａｎｇ ｅｔ ａｌ．， “Ｆｅａｓｉｂｉｌｉｔｙ ｏｆ Ｕｌｔｒａ−Ｄｅｎｓｅ Ｓｐｉｎ−Ｔｕｎｎｅｌｉｎｇ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ” ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｍａｇｎｅｔｉｃｓ ３３ ［６］ （Ｎｏｖ． １９９７） ｐ４４９８−４５１２
【非特許文献２】
Ｒ．Ｓｃｈｅｕｅｒｌｅｉｎ ｅｔ ａｌ， “ＴＡ７．２ Ａ １０ｎｓ Ｒｅａｄ ａｎｄ Ｗｒｉｔｅ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ａｎｄ ＦＥＴ Ｓｗｉｔｃｈ ｉｎ ｅａｃｈ Ｃｅｌｌ”２０００ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆ Ｐａｐｅｒｓ （Ｆｅｂ．２０００） ｐ１２８−１２９
【００１２】
【発明が解決しようとする課題】
しかしながら、クラッド構造を用いることによって、磁場効率を高め素子の書き込み電流値を低減することが可能になる一方、メモリセル以外の周辺回路領域において、配線の周りを磁性層で覆うプロセスを適用した場合、プロセスが複雑になるため、微細な配線に適用することが困難になり高集積化を阻害する懸念がある。また、周辺回路領域では磁性層が配線面積を低減する為に配線抵抗を増加する懸念もある。
【００１３】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置および磁気記憶装置の製造方法である。
【００１４】
本発明の第１磁気記憶装置は、同一基板にメモリセル領域と周辺回路領域とが搭載された磁気記憶装置であって、前記メモリセル領域は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子とを備え、前記周辺回路領域は、前記メモリセル領域の第１配線と同一配線層の第１配線と、前記メモリセル領域の第２配線と同一配線層の第２配線とを備え、前記メモリセル領域内のみの前記第１配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているものである。
【００１５】
上記第１磁気記憶装置では、メモリセル領域内のみの第１配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されていることから、磁性体層によって第１配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される。しかも、配線を被覆する磁性体層は、メモリセル領域内のみに形成されていて、それ以外の周辺回路領域には形成されていない。そのため、周辺回路領域の第１配線では、その配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積を増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる。
【００１６】
本発明の第２磁気記憶装置は、同一基板にメモリセル領域と周辺回路領域とが搭載された磁気記憶装置であって、前記メモリセル領域は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子とを備え、前記周辺回路領域は、前記メモリセル領域の第１配線と同一配線層の第１配線と、前記メモリセル領域の第２配線と同一配線層の第２配線とを備え、前記メモリセル領域内のみの前記第２配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているものである。
【００１７】
上記第２磁気記憶装置では、メモリセル領域内のみの第２配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されていることから、磁性体層によって第２配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される。しかも、配線を被覆する磁性体層は、メモリセル領域内のみに形成されていて、それ以外の周辺回路領域には形成されていない。そのため、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積を増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる。
【００１８】
本発明の磁気記憶装置の第１製造方法は、同一基板にメモリセル領域と周辺回路領域とを形成する磁気記憶装置の製造方法であり、第１配線を形成する工程と、トンネル絶縁層を強磁性体で挟んでなるもので前記第１配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備え、前記第１配線を形成する工程は、前記メモリセル領域の第１配線を形成する工程と、前記周辺回路領域の第１配線を形成する工程とからなり、前記メモリセル領域の第１配線を形成する工程は、前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、前記配線溝の内面に高透磁率層からなる磁性体層を形成する工程と、前記配線溝の内部に前記磁性体層を介して第１配線を形成する工程とを備えた製造方法である。
【００１９】
上記磁気記憶装置の第１製造方法では、第１配線を形成する工程は、メモリセル領域の第１配線を形成する工程と、周辺回路領域の第１配線を形成する工程とからなり、メモリセル領域の第１配線を形成する工程で、第１配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層を設けた第１配線が形成されることから、磁性体層によって第１配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される構造になる。しかも、メモリセル領域の第１配線を形成する工程と、周辺回路領域の第１配線を形成する工程とを別々の工程で行うことから、配線を被覆する磁性体層は、メモリセル領域内のみに形成することができ、それ以外の周辺回路領域には形成されない。そのため、周辺回路領域の第１配線では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。
【００２０】
本発明の磁気記憶装置の第２製造方法は、同一基板にメモリセル領域と周辺回路領域とを形成する磁気記憶装置の製造方法であり、第１配線を形成する工程と、トンネル絶縁層を強磁性体で挟んでなるもので前記第１配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備え、前記第２配線を形成する工程は、前記メモリセル領域の第２配線を形成する工程と、前記周辺回路領域の第２配線を形成する工程とからなり、前記メモリセル領域の第２配線を形成する工程は、前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、前記配線溝の側面に高透磁率層からなる磁性体層を形成する工程と、前記配線溝の側面に前記磁性体層を介して前記配線溝を埋め込む第２配線を形成する工程と、前記第２配線上に高透磁率層からなる磁性体層を形成する工程とを備えた製造方法である。
【００２１】
上記磁気記憶装置の第２製造方法では、第２配線を形成する工程は、メモリセル領域の第２配線を形成する工程と、周辺回路領域の第２配線を形成する工程とからなり、メモリセル領域の第２配線を形成する工程で、第２配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層を設けた第２配線が形成されることから、磁性体層によって第２配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される構造になる。しかも、メモリセル領域の第２配線を形成する工程と、周辺回路領域の第２配線を形成する工程とを別々の工程で行うことから、配線を被覆する磁性体層は、メモリセル領域内のみに形成することができ、それ以外の周辺回路領域には形成されない。そのため、周辺回路領域の第２配線では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。
【００２２】
【発明の実施の形態】
本発明の磁気記憶装置に係る第１実施の形態を、図１の概略構成断面図によって説明する。本発明の第１実施の形態は、メモリセル領域の書き込みワード線から発する電流磁界を効率よく記憶層に集中させることができるように磁性体層を形成し、周辺回路領域には磁性体層を形成しない配線を配置したものである。
【００２３】
図１に示すように、素子、配線、絶縁膜等が形成された半導体素子基板１０がある。この半導体素子基板１０は、例えば、半導体基板（例えばｐ型半導体基板）の表面側にｐ型ウエル領域が形成され、このｐ型ウエル領域に、トランジスタ形成領域を分離する素子分離領域が、いわゆるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で形成されている。上記ｐ型ウエル領域上には、ゲート絶縁膜を介してゲート電極（ワード線）が形成され、ゲート電極の両側におけるｐ型ウエル領域には拡散層領域（例えばＮ＋ 拡散層領域）が形成され、選択用の電界効果型トランジスタが構成されている。この電界効果トランジスタは読み出しのためのスイッチング素子として機能する。これは、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００２４】
上記電界効果型トランジスタを覆う状態に第１絶縁膜が形成され、この第１絶縁膜４１に上記拡散層領域に接続するコンタクト（例えばタングステンプラグ）が形成されている。さらに第１絶縁膜上にはコンタクトに接続するセンス線（図示せず）、接続用電極３１等が形成されている。
【００２５】
上記第１絶縁膜上には第２絶縁膜４２が形成されている。メモリセル領域６における第２絶縁膜４２は、センス線（図示せず）、接続用電極３１等を覆う。また第２絶縁膜４２には上記接続用電極３１に接続するコンタクト（例えばタングステンプラグ）３２が形成されている。さらに上記第２絶縁膜４２上には、コンタクト３２に接続する接続用電極３３、第１配線（書き込みワード線）１１等が形成されている。以下、書き込みワード線として説明する。上記書き込みワード線１１には、書き込みワード線１１の両側面およびトンネル磁気抵抗素子（以下ＴＭＲという）１３に対向する面とは反対側の面を囲むように、高透磁率層からなる磁性体層５１が設けられている。一方、周辺回路領域８における上記第２絶縁膜上４２には、周辺回路領域８の第１配線６１が形成されている。この第１配線６１の側壁および底面側には磁性体層は形成されていない。
【００２６】
また磁性体層５１を構成する高透磁率材料には、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例としてニッケル・鉄・コバルトを含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いることができる。なお、書き込みワード線１１と磁性体層５１の間に電気的絶縁層を設けない場合、磁性体層５１には電流損を防ぐため比抵抗率の高い軟磁性膜を用いることが望ましい。
【００２７】
メモリセル領域６における上記第２絶縁膜４２上には、上記書き込みワード線（第１配線）１１、磁性体層５１、接続用電極３３、周辺回路領域８の第１配線６１等を覆う第３絶縁膜４３が形成されている。この第３絶縁膜４３は、例えば、エッチングストッパとなる絶縁膜、層間絶縁膜、エッチングストッパとなる絶縁膜、層間絶縁膜を下層より順に積層した構造となっている。書き込みワード線（第１配線）１１、第１配線６１を、例えば埋め込み銅配線で形成する場合には、上層のエッチングストッパとなる絶縁膜を銅の拡散を防止するとともに銅配線への酸素の侵入を防止する膜としても機能することが好ましく、例えば、窒化膜で形成される。この第３絶縁膜４３には、上記接続用電極３３に接続するプラグ３４、周辺回路領域８の第１配線６１に接続するプラグ７１が形成されている。
【００２８】
さらに、メモリセル領域６における上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記プラグ３４に接続する反強磁性体層３０５が形成され、この反強磁性体層３０５上でかつ上記書き込みワード線１１の上方には、記憶素子（以下、ＴＭＲ素子という）１３が形成されている。この記憶素子１３は、一例として、強磁性体層からなる磁化固定層と、磁化固定層上に形成されたトンネル絶縁層と、トンネル絶縁層上に形成されたもので磁化が比較的容易に回転する記憶層と、記憶層上に形成されたキャップ層とから構成されている。なお、反強磁性体層３０５上に磁化固定層を延長した状態でバイパス線（図面では反強磁性層３０５と一体に描かれている）が構成されている。
【００２９】
メモリセル領域６における上記第３の絶縁膜４３上には上記記憶素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記記憶素子１３の最上層のキャップ層表面が露出されている。上記第４の絶縁膜４４上には、上記記憶素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記記憶素子１３を間にして立体的に交差（例えば直交）する第２配線（ビット線）１２が形成されている。
【００３０】
一方、周辺回路領域８における第４絶縁膜４４上には、周辺回路領域８の第２配線６２が形成されている。また第４絶縁膜４４中には、上記第１配線６１に接続されるプラグ７１と上記第２配線６２とに接続するプラグ７２が形成されている。このプラグ７１、７２は一体に形成されたものであってもよい。
【００３１】
上記記憶素子１３は、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅ）効果を有するものであればよく、上記構成に限定されることはない。一例として、上記反強磁性体層３０５上に形成される磁化固定層を、第１の磁化固定層と磁性層が反強磁性的に結合するような導電体層と第２の磁化固定層とを順に積層して形成することもできる。この磁化固定層は積層構造であっても、強磁性体層の単層構造であってもよく、もしくは３層以上の強磁性体層を、導電体層を挟んで積層させた構造であってもよい。また上記反強磁性体層３０５の下地に、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる下地導電層（図示せず）を形成することも可能である。また、下地導電層を反強磁性体層３０５によって兼ねることも可能である。
【００３２】
上記記憶層、第１の磁化固定層は、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金のような、強磁性体からなる。上記導電体層は、例えば、ルテニウム、銅、クロム、金、銀等で形成される。
【００３３】
上記第１の磁化固定層は、反強磁性体層と接する状態に形成されていて、これらの層間に働く交換相互作用によって、第１の磁化固定層は、強い一方向の磁気異方性を有している。
【００３４】
上記反強磁性体層は、例えば、鉄・マンガン合金、ニッケル・マンガン合金、白金マンガン合金、イリジウム・マンガン合金、ロジウム・マンガン合金、コバルト酸化物およびニッケル酸化物のうちの１種を用いることができる。
【００３５】
上記トンネル絶縁層は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンからなる。
【００３６】
上記トンネル絶縁層は、上記記憶層と上記磁化固定層との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネル絶縁層は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
【００３７】
上記キャップ層は、記憶素子１３と別の記憶素子１３とを接続する配線との相互拡散防止、接触抵抗低減および記憶層の酸化防止という機能を有する。通常、銅、窒化タンタル、タンタル、窒化チタン等の材料により形成されている。
【００３８】
次に上記磁気記憶装置１の動作を説明する。上記記憶素子１３では、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その磁気抵抗効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００３９】
また上記記憶素子１３では、ビット線１２および書き込みワード線１１に電流を流し、その合成磁界で記憶層の磁化の方向を変えて「１」または「０」を記録する。読み出しは磁気抵抗効果によるトンネル電流変化を検出して行う。記憶層と磁化固定層の磁化方向が等しい場合を低抵抗（これを例えば「０」とする）とし、記憶層と磁化固定層の磁化方向が反平行の場合を高抵抗（これを例えば「１」とする）とする。
【００４０】
上記磁気記憶装置１では、メモリセル領域６のみの第１配線（書き込みワード線）１１の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１が形成されていることから、磁性体層５１によって第１配線１１で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される。しかも、第１配線を被覆する磁性体層５１は、メモリセル領域６内のみに形成されていて、それ以外の周辺回路領域８には形成されていない。そのため、周辺回路領域８では第１配線６１周りに磁性体層を形成しない分だけ第１配線６１の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、第１配線６１の配線面積を増加させることにより配線の断面積が増加する。よって、配線抵抗が低減されるため、消費電力の低減、発熱量の低減がなされる。
【００４１】
次に、本発明の磁気記憶装置に係る第２実施の形態を、図２の概略構成断面図によって説明する。図２（２）は図２（１）におけるメモリセル領域６に形成されるビット線の幅方向断面を示す。
【００４２】
本発明の第２実施の形態は、メモリセル領域６のビット線から発する電流磁界を効率よく記憶層に集中させることができるように磁性体層を形成し、周辺回路領域８には磁性体層を形成しない第２配線を配置したものである。
【００４３】
図２に示すように、素子、配線、絶縁膜等が形成された半導体素子基板１０がある。この半導体素子基板１０は、例えば、半導体基板（例えばｐ型半導体基板）の表面側にｐ型ウエル領域が形成され、このｐ型ウエル領域に、トランジスタ形成領域を分離する素子分離領域が、いわゆるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で形成されている。上記ｐ型ウエル領域上には、ゲート絶縁膜を介してゲート電極（ワード線）が形成され、ゲート電極の両側におけるｐ型ウエル領域には拡散層領域（例えばＮ＋ 拡散層領域）が形成され、選択用の電界効果型トランジスタが構成されている。この電界効果トランジスタは読み出しのためのスイッチング素子として機能する。これは、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００４４】
上記電界効果型トランジスタを覆う状態に第１絶縁膜が形成され、この第１絶縁膜４１に上記拡散層領域に接続するコンタクト（例えばタングステンプラグ）が形成されている。さらに第１絶縁膜上にはコンタクトに接続するセンス線（図示せず）、接続用電極３１等が形成されている。
【００４５】
上記第１絶縁膜上には第２絶縁膜４２が形成されている。メモリセル領域６における第２絶縁膜４２は、上記センス線、接続用電極３１等を覆う。また第２絶縁膜４２には上記接続用電極３１に接続するコンタクト（例えばタングステンプラグ）３２が形成されている。さらに上記第２絶縁膜４２上には、コンタクト３２に接続する接続用電極３３、第１配線の書き込みワード線１１等が形成されている。上記書き込みワード線１１には、前記第１実施の形態で説明したように、書き込みワード線１１の両側面およびトンネル磁気抵抗素子（以下ＴＭＲという）１３に対向する面とは反対側の面を囲むように、高透磁率層からなる磁性体層５１を設けることがより好ましいが、磁性体層５１を設けなくとも書き込みワード線１１による記憶素子１３への情報の書き込みはできる。一方、周辺回路領域８における上記第２絶縁膜上４２には、周辺回路領域８の第１配線６１が形成されている。この第１配線６１の側壁および底面側には磁性体層は形成されていない。
【００４６】
メモリセル領域６における上記第２絶縁膜４２上には、上記書き込みワード線（第１配線）１１、磁性体層５１、接続用電極３３、周辺回路領域８の第１配線６１等を覆う第３絶縁膜４３が形成されている。この第３絶縁膜４３は、例えば、エッチング停止層となる絶縁膜、層間絶縁膜、エッチング停止層となる絶縁膜、層間絶縁膜を下層より順に積層した構造となっている。書き込みワード線（第１配線）１１、第１配線６１を、例えば埋め込み銅配線で形成する場合には、上層のエッチング停止層となる絶縁膜を銅の拡散を防止するとともに銅配線への酸素の侵入を防止する膜としても機能することが好ましく、例えば、窒化膜で形成される。この第３絶縁膜４３には、上記接続用電極３３に接続するプラグ３４、周辺回路領域８の第１配線６１に接続するプラグ７１が形成されている。
【００４７】
さらに、メモリセル領域６における上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記プラグ３４に接続する反強磁性体層３０５が形成され、この反強磁性体層３０５上でかつ上記書き込みワード線１１の上方には、記憶素子（以下、ＴＭＲ素子という）１３が形成されている。この記憶素子１３は、一例として、強磁性体層からなる磁化固定層と、磁化固定層上に形成されたトンネル絶縁層と、トンネル絶縁層上に形成されたもので磁化が比較的容易に回転する記憶層と、記憶層上に形成されたキャップ層とから構成されている。なお、反強磁性体層３０５上に磁化固定層を延長した状態でバイパス線（図面では反強磁性層３０５と一体に描かれている）が構成されている。
【００４８】
メモリセル領域６における上記第３の絶縁膜４３上には上記記憶素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記記憶素子１３の最上層のキャップ層表面が露出されている。上記第４の絶縁膜４４上には、上記記憶素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記記憶素子１３を間にして立体的に交差（例えば直交）する第２配線（ビット線）１２が形成されている。上記ビット線１２には、ビット線１２の両側面およびトンネル磁気抵抗素子（以下ＴＭＲという）１３に対向する面とは反対側の面を囲むように、高透磁率層からなる磁性体層５２が形成されている。
【００４９】
一方、周辺回路領域８における第４絶縁膜４４上には、周辺回路領域８の第２配線６２が形成されている。この第２配線６２の側壁および底面側には磁性体層は形成されていない。また第４絶縁膜４４中には、上記第１配線６１に接続されるプラグ７１と上記第２配線６２とに接続するプラグ７２が形成されている。このプラグ７１、７２は一体に形成されたものであってもよい。
【００５０】
また、上記磁性体層５１、５２を構成する高透磁率材料には、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例としてニッケル・鉄・コバルトを含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いることができる。なお、書き込みワード線１１と磁性体層５１の間に電気的絶縁層を設けない場合、およびビット線１２と磁性体層６１との間に電気的絶縁層を設けない場合には、磁性体層５１には電流損を防ぐため比抵抗率の高い軟磁性膜を用いることが望ましい。
【００５１】
上記記憶素子１３は、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅ）効果を有するものであればよく、上記第１実施の形態で説明したのと同様のものを用いることができる。また上記反強磁性体層３０５の下地に、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる下地導電層（図示せず）を形成することも可能である。また、下地導電層を反強磁性体層３０５によって兼ねることも可能である。
【００５２】
上記反強磁性体層、第１の磁化固定層、導電体層、第２の磁化固定層、トンネル絶縁層、記憶層、キャップ層等は、前記第１実施の形態で説明したものと同様なものを用いることができる。
【００５３】
また、上記磁気記憶装置２の動作は、基本的には、前記第１実施の形態の磁気記憶装置１と同様である。
【００５４】
上記磁気記憶装置２では、メモリセル領域６における書き込みワード線１１、ビット線１２に磁性体層５１、５２を備えたが、第１実施の形態のように書き込みワード線１１にのみ磁性体層５１を設けても、もしくはビット線１２にのみ磁性体層５２を設けても、磁性体層を設けない構成と比較して記憶素子１３への書き込み効率を高めることができる。
【００５５】
上記磁気記憶装置２では、メモリセル領域６のみの第２配線（書き込みワード線）１２の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５２が形成されていることから、磁性体層５２によって第２配線１２で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される。しかも、第２配線１２を被覆する磁性体層５２は、メモリセル領域６内のみに形成されていて、それ以外の周辺回路領域８には形成されていない。そのため、周辺回路領域８では第２配線６２周りに磁性体層が形成されない分だけ第２配線６２の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、第２配線６２の配線面積を増加することにより配線の断面積が増加するので、配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる。
【００５６】
なお、上記磁気記憶装置２において、製造工程を簡略化する理由により、周辺回路領域８の第２配線６２の側壁部に磁性体層５２が形成されても、第２配線６２はメモリセル領域６のビット線１２と同一プロセスで第２配線６２が形成された場合と比較して配線抵抗が低減される。
【００５７】
上記磁気記憶装置１、２においては、第１、第２配線１１、１２においては、配線周囲を取り囲むようにバリアメタル層（図示せず）を形成することが好ましい。すなわち、第１配線１１に形成される磁性体層５１および第２配線１２に形成される磁性体層５２は、バリアメタル層（図示せず）を介して配線周囲に形成されることが好ましい。また、磁性体層５１、５２の外側にも磁性体層５１、５２その周囲の絶縁膜とを隔絶するバリアメタル層を形成することが好ましい。また、第１〜第５絶縁膜の膜構成は一例であり、他の構成であってもよい。例えば、ストッパ絶縁膜は、そのストッパ絶縁膜上層の絶縁膜をエッチングした際にそのストッパ絶縁膜下層の絶縁膜とのエッチング選択性が十分に取れるのであれば省略することもできる。また、配線構造は、通常の配線形成プロセスにより配線を形成した後にその配線を覆う絶縁膜を形成し、その絶縁膜表面を平坦化したものであってもよく、または絶縁膜を形成した後にその絶縁膜に配線溝を形成して配線材料を埋め込む溝配線構造であってもよい。
【００５８】
次に、本発明の磁気記憶装置の製造方法に係る第１実施の形態を、図３の製造工程断面図によって説明する。この第１実施の形態では、本発明の特徴とする第１配線（書き込みワード線）の製造方法について詳細に説明する。なお、図３では、左図にメモリセル領域６を示し、右図に周辺回路領域８を示す。
【００５９】
既知技術により、例えば、半導体基板に、メモリセル領域６の素子形成領域同士や周辺回路領域８の素子形成領域同士を分離する素子分離領域を形成し、メモリセル領域６の素子形成領域に読み出しのためのスイッチング素子を形成する。このスイッチング素子は、ｎ型またはｐ型電界効果トランジスタ、ダイオード、バイポーラトランジスタ等の各種スイッチング素子で形成することが可能である。また周辺回路領域８にも所望の素子、配線等を形成する。
【００６０】
上記電界効果型トランジスタ、周辺回路領域８等を覆う状態に第１絶縁膜を形成し、例えば、第１絶縁膜４１に上記スイッチング素子等の下層の素子、配線等に接続するコンタクト（例えばタングステンプラグ）を形成する。さらに第１絶縁膜上にコンタクトに接続するセンス線、接続用電極等を形成する。
【００６１】
上記第１絶縁膜上に第２絶縁膜４２を形成する。メモリセル領域６における第２絶縁膜４２は、上記センス線、接続用電極等を覆う。また第２絶縁膜４２には上記接続用電極に接続するコンタクト（例えばタングステンプラグ）を形成する。
【００６２】
次いで、図３（１）に示すように、上記第２絶縁膜４２上に第３絶縁膜４３を形成する。まず、第２絶縁膜４２上にエッチング停止層となるストッパ絶縁膜４３１を形成した後、第１配線が形成される層間絶縁膜４３２を形成する。上記ストッパ絶縁膜４３１は、例えば窒化シリコンもしくは炭化シリコンで形成することができる。上記層間絶縁膜４３２は、例えば、酸化シリコン（ＳｉＯ２）膜、酸化フッ化シリコン（ＳｉＯＦ）膜、酸化炭化シリコン（ＳｉＯＣ）膜、有機化合物膜などの絶縁材料膜、もしくはそれらのうちに複数種からなる積層膜で形成することができる。その後、メモリセル領域６に第１配線（書き込みワード線）を形成するための第１配線溝４３６を形成する。この第１配線溝４３６は、レジストを用いたリソグラフィー技術とそれによる形成されたレジストマスクを用いたエッチング技術により形成する。その際、第１配線が形成される絶縁膜４３２をエッチングする際に下層の第２絶縁膜４２をオーバーエッチングすることを防ぐために、一旦、ストッパ絶縁膜４３１上で第１配線が形成される絶縁膜４３２のエッチングを停止させ、その後、第２絶縁膜４２に対してストッパ絶縁膜４３１を選択的にエッチングして、第１配線溝４３６を完成させる。
【００６３】
次に、図３（２）に示すように、例えばスパッタ法を用いて、第１配線溝４３６内面に、バリアメタル層５３、磁性体層５１（この磁性体層５１は複数種の磁性体層を積層して形成してもよい）を成膜した後、バリアメタル層５４を成膜する。バリアメタル層５３、５４には、配線層および磁性体層の反応、拡散を抑制する材料であればよく、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。また、磁性体層５１には、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例としてニッケル、鉄、コバルト、もしくはこれらのうちの一種もしくは複数種を含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いることができる。なお、書き込みワード線１１と磁性体層５１の間に電気的絶縁層を設けない場合、磁性体層５１には電流損を防ぐため比抵抗率の高い軟磁性膜を用いることが望ましい。さらに、第１配線１１を銅で形成する場合には、スパッタリングにより銅シード層（図示せず）を形成する。その後、例えば電解めっきにより、第１配線溝４３６内を銅膜で埋め込む。その後、化学的機械研磨法によって、層間絶縁膜４３２上の余剰な銅膜、バリアメタル層５３、５４、磁性体層５１等を除去して、第１配線溝４３６内にバリアメタル層５３、磁性体層５１、バリアメタル層５４を介して銅膜からなる第１配線（書き込みワード線）１１を形成する。上記第１配線１１は、銅の他に、例えば銅合金、アルミニウム、アルミニウム合金等で形成することも可能である。
【００６４】
次いで、図３（３）に示すように、上記層間絶縁膜４３２上に上記第１配線１１を被覆するエッチング停止層および銅配線の保護層になるストッパ絶縁膜４３３を形成する。上記ストッパ絶縁膜４３３は、例えば窒化シリコンもしくは炭化シリコンで形成することができる。その後、周辺回路領域８に第１配線を形成するための第１配線溝４３７を形成する。この第１配線溝４３７は、レジストを用いたリソグラフィー技術とそれによる形成されたレジストマスクを用いたエッチング技術により形成する。その際、第１配線が形成される層間絶縁膜４３２をエッチングする際に下層の第２絶縁膜４２をオーバーエッチングすることを抑制するために、一旦、エッチング停止層となるストッパ絶縁膜４３１上で第１配線が形成される層間絶縁膜４３２のエッチングを停止させ、その後、第２絶縁膜４２に対してストッパ絶縁膜４３１を選択的にエッチングして、周辺回路領域８の第１配線溝４３７を完成させる。
【００６５】
次に、図３（４）に示すように、例えばスパッタリングにより、第１配線溝４３７内面に、バリアメタル層５６を成膜する。バリアメタル層５６には、配線層の反応、拡散を抑制する材料であればよく、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。さらに、第１配線１１を銅で形成する場合には、スパッタリングにより銅シード層（図示せず）を形成する。その後、例えば電解めっきにより、第１配線溝４３７内を銅膜で埋め込む。その後、化学的機械研磨法によって、層間絶縁膜４３２上の余剰な銅膜、バリアメタル層５６等を除去して、第１配線溝４３７内にバリアメタル層５６を介して銅膜からなる第１配線６１を形成する。上記第１配線６１は、銅の他に、例えば銅合金、アルミニウム、アルミニウム合金等で形成することも可能である。なお、この周辺回路領域８の第１配線１１上に、銅の拡散を防止するとともに、銅の酸化を防止するキャップバリアメタル層（図示せず）を形成することが好ましい。キャップバリアメタル層としては、例えば窒化シリコン膜、コバルト−タングステン−リン（Ｃｏ−Ｗ−Ｐ）膜等を用いることができる。
【００６６】
次いで、上記メモリセル領域６および周辺回路領域８に第１配線１１、６１を形成した後、上記ストッパ絶縁膜４３３上に、第１配線１１、６１を覆う層間絶縁膜（図示せず）を形成する。
【００６７】
なお、上記周辺回路領域８に第１配線１１を形成するのと同時プロセスによって、メモリセル領域６におけるプラグ、接続用電極等を形成することも可能である。
【００６８】
次いで、図示はしないが、通常に知られた磁気記憶装置の製造プロセスによって、書き込みワード線１１上に絶縁膜を介してＴＭＲ効果を有する記憶素子を形成し、この記憶素子に接続するとともに書き込みワード線１１と記憶素子を挟んで立体的に交差（直交）するビット線等を形成する。
【００６９】
上記磁気記憶装置の第１製造方法では、第１配線を形成する工程は、メモリセル領域６の第１配線（書き込みワード線）１１を形成する工程と、周辺回路領域８の第１配線６１を形成する工程とからなり、メモリセル領域６の第１配線１１を形成する工程で、第１配線（書き込みワード線）の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１を設けた第１配線（書き込みワード線）１１が形成されることから、磁性体層によって第１配線（書き込みワード線）１１で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される構造になる。しかも、メモリセル領域６の第１配線（書き込みワード線）１１を形成する工程と、周辺回路領域８の第１配線６１を形成する工程とを別々の工程で行うことから、第１配線１１を被覆する磁性体層５１は、メモリセル領域６内のみに形成することができ、それ以外の周辺回路領域８には形成されない。そのため、周辺回路領域８の第１配線６１では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。
【００７０】
上記製造方法は、図１によって説明した磁気記憶装置１を製造する一例である。磁気記憶装置１を形成する場合、周辺回路領域８の第１配線１１の側面もしくは底面に磁性体層が残されるようなプロセスであってもよい。
【００７１】
次に、本発明の磁気記憶装置の製造方法に係る第２実施の形態を、図４の製造工程断面図によって説明する。この第２実施の形態では、本発明の特徴とする第２配線（ビット線）の製造方法について詳細に説明する。なお、図４では、図面向かって左側の図面にメモリセル領域６を示し、右側の図面に周辺回路領域８を示す。
【００７２】
既知技術により、例えば、半導体基板に、メモリセル領域６の素子形成領域同士や周辺回路領域８の素子形成領域同士を分離する素子分離領域を形成し、メモリセル領域６の素子形成領域に読み出しのためのスイッチング素子を形成する。このスイッチング素子は、ｎ型またはｐ型電界効果トランジスタ、ダイオード、バイポーラトランジスタ等の各種スイッチング素子で形成することが可能である。また周辺回路領域８にも所望の素子、配線等を形成する。
【００７３】
上記電界効果型トランジスタ、周辺回路領域８等を覆う状態に第１絶縁膜を形成し、例えば、第１絶縁膜に上記スイッチング素子等の下層の素子、配線等に接続するコンタクト（例えばタングステンプラグ）を形成する。さらに第１絶縁膜上にコンタクトに接続するセンス線、接続用電極等を形成する。
【００７４】
上記第１絶縁膜上に第２絶縁膜を形成する。メモリセル領域６における第２絶縁膜は、上記センス線、接続用電極等を覆う。また第２絶縁膜には上記接続用電極に接続するコンタクト（例えばタングステンプラグ）を形成する。
【００７５】
次いで、上記第２絶縁膜上に第３絶縁膜を形成する。次いで、前記図３によって説明した方法もしくは通常の書き込みワード線の形成方法により、第３絶縁膜に第１配線（書き込みワード線）を形成する。前記図３によって説明した方法では、上記メモリセル領域６に第１配線（書き込みワード線）を形成した後に周辺回路領域８に第１配線を形成する。一方、通常の書き込みワード線の形成方法では、メモリセル領域６および周辺回路領域８の両方に同時に第１配線（書き込みワード線）を形成する。好ましくは、前者の方法である。その後、第１配線を被覆するように、さらに第３絶縁膜を形成する。なお、上記周辺回路領域８に第１配線を形成するのと同時プロセスによって、メモリセル領域６におけるプラグ、接続用電極等を形成することも可能である。
【００７６】
図４（１）に示すように、次いで、上記第３絶縁膜（図示せず）上に、導電層１３１、磁気抵抗効果型の記憶素子（例えばＴＭＲ素子）１３、導電性のキャップ層（保護メタル層）１３３を形成する。さらに記憶素子１３、キャップ層１３３等を埋め込むように第４絶縁膜４４を形成する。その後化学的機械研磨法によって、キャップ層１３３の上面を露出させるとともに、第４絶縁膜４４表面を平坦化する。ここまでのプロセスは既存の方法により行うことができ、上記プロセスに限定はされない。また、既存の上層配線と下層配線とを接続するプラグ形成技術を用いて、上記第４絶縁膜４４に下層の配線もしくは電極に接続するプラグを形成することもできる。ここでは、図示したように、一例として、周辺回路領域８にプラグ７２を形成した。このプラグ７２の形成は、通常のプラグ形成技術を用いることができる。
【００７７】
さらに第４絶縁膜４４上にエッチング停止層となるストッパ絶縁膜４５１、第５絶縁膜４５となる層間絶縁膜４５２を順に形成する。ストッパ絶縁膜４５１と層間絶縁膜４５３とで第５絶縁膜４５が構成される。上記ストッパ絶縁膜４５１は、層間絶縁膜４５２をエッチングする際のエッチングが停止される絶縁膜で形成され、例えば窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜等で形成する。上記層間絶縁膜４５２は、例えば酸化シリコン（ＳｉＯ２ ）膜、フッ素を含む酸化シリコン（ＳｉＯＦ）膜、酸化炭化シリコン（ＳｉＯＣ）膜、有機化合物膜などの絶縁材料膜もしくはそれらのうちの２種以上を用いた積層構造として形成する。
【００７８】
次いで、通常のレジスト塗布技術、リソグラフィー技術およびエッチング技術を用いて、メモリセル領域６におけるビット線が形成される領域の上記第５絶縁膜４５に配線溝４５３を形成する。この時点では、周辺回路領域８には配線溝を形成しない。その後、不要となったレジストマスクを除去する。
【００７９】
その後、既知の成膜技術を用いて、例えばスパッタリング法を用いて、上記配線溝４５３の内面および第５絶縁膜４５表面に、第１バリアメタル層５５、磁性体層５２１を順に成膜する。第１バリアメタル層５５は、銅および磁性体との反応を抑制するとともに銅および磁性体の拡散を抑制する材料であればよい。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられる。また、磁性体層５２１としては、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例として鉄、コバルト、ニッケルのうち少なくとも１種を含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いる。
【００８０】
次に、既知のエッチバック技術により、磁性体層５２１および第１バリアメタル層５５を異方性エッチングする。このエッチングのガスには、例えば塩素を含んだハロゲンガスまたはそれに一酸化炭素（ＣＯ）もしくはアンモニア（ＮＨ３ ）を添加したエッチングガスを用いる。さらに酸素を添加してもよい。例えば、エッチングガスに塩素（流量：５０ｃｍ３ ／ｍｉｎ）とアルゴン（流量：５０ｃｍ３ ／ｍｉｎ）との混合ガスを用い、ソースパワーを６００Ｗ〜２ｋＷ、バイアスパワーを５０Ｗ〜５００Ｗ、エッチング雰囲気の圧力を０．６７Ｐａ〜１．３Ｐａ、基板温度を２０℃〜６０℃に設定して、エッチングを行った。この結果、配線溝４５３の側壁に第１バリアメタル層５５を介して磁性体層５２１のサイドウォールが形成される。
【００８１】
次に、配線溝４５３の底部に露出しているストッパ絶縁膜４５１をエッチングにより除去して、例えば、メモリセル領域６のキャップ層１３３表面を露出させる。このストッパ絶縁膜４５１のエッチング処理のガスには、例えばフッ素系のガスを用いる。例えば、塩素（流量：６０ｃｍ３ ／ｍｉｎ）と三塩化ホウ素（ＢＣｌ３ ）（流量：９０ｃｍ３ ／ｍｉｎ）とトリフルオロメタン（ＣＨＦ３ ）（流量：５ｃｍ３ ／ｍｉｎ）との混合ガスを用い、ソースパワーを６００Ｗ〜２ｋＷ、バイアスパワーを５０Ｗ〜２００Ｗ、エッチング雰囲気の圧力を１．３Ｐａ〜４．０Ｐａ、基板温度を２０℃〜６０℃に設定して、エッチングを行った。もしくは、エッチングガスにトリフルオロメタン（ＣＨＦ３ ）と一酸化炭素（ＣＯ）の混合ガス、トリフルオロメタン（ＣＨＦ３ ）とテトラフルオロメタン（ＣＦ４ ）とアルゴン（Ａｒ）との混合ガス、トリフルオロメタン（ＣＨＦ３ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）との混合ガス等を用いる。
【００８２】
次に、スパッタリング法によって、磁性体層５２１を覆うように配線溝４５３の内面を含めて第２バリアメタル層５６を成膜する。第２バリアメタル層５６としては、銅との反応および銅の拡散を抑制する材料であることが求められ、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられ、上記第１バリアメタル層５５と同じ材質であっても、異なる材質であっても良い。
【００８３】
その後、第２バリアメタル層５６の表面に銅シード層（図示せず）を成膜した後、例えば電解めっきによって、配線溝４５３を埋め込むように導電体（以下銅膜と記す）を成膜する。この銅膜は、例えば銅もしくは銅合金からなる。これにより、配線溝４５３内部が銅膜によって埋め込まれるとともに、第５絶縁膜４５上にも第２バリアメタル層５６を介して銅膜が形成される。その後に、第２絶縁膜４２上の銅膜、第２バリアメタル層５６、磁性体層５２１、第１バリアメタル層５５およびを、例えば化学的機械研磨（ＣＭＰ）法等を用いて除去して、溝配線構造の銅膜を主材料とする第２配線１２を形成する。したがって、メモリセル領域６にのみ、書き込みワード線（図示せず）との間に上記記憶素子１３を介して、書き込みワード線に直交する第２配線（以下、ビット線という）１２が形成される。
【００８４】
さらに図４（２）に示すように、第２配線（ビット線を含む）１２上面からの銅との反応、銅の拡散を抑制するために第３バリアメタル層５８を形成し、次いで磁性体層５２２を形成する。さらに反射防止膜（図示せず）を形成してもよい。第３バリアメタル層５８は、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などの絶縁膜、もしくは、第１、第２バリアメタル層５５、５６と同様に、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などを用いることができる。また磁性体層５２２は、前記磁性体層５２１と同様の材料で形成することができる。なお、反射防止膜は、その後のリソグラフィー工程の露光時に下地からの反射の影響が問題とならない場合には必須ではない。ここでは、反射防止膜を形成しない場合を説明する。
【００８５】
次に、通常のレジスト塗布技術を用いて、磁性体層５２２上にレジスト膜（図示せず）を形成する。次いでリソグラフィー技術によって、クラッド構造を残したい部分、つまりＴＭＲ素子が形成される部分の上部にあたる部分のみにレジスト膜を残して、その他の部分のレジスト膜を除去する。
【００８６】
その後、上記レジスト膜をエッチングマスクに用いて、既知のエッチング技術により、磁性体層５２２および第３バリアメタル層５８をエッチング除去する。このエッチングは、第５絶縁膜４５をエッチング停止層にしてエッチングを行う。このようにして、上記サイドウォール状に形成された磁性体層５２１と上記磁性体層５２２とからなる磁性体層５２がビット線１２の上面および側面に形成される。
【００８７】
次いで、図４（３）に示すように、上記第５絶縁膜４５上に上記磁性体層５２２を被覆するように保護膜８１を形成する。この保護膜８１には、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などの絶縁膜を用いることができる。次いで、通常のレジスト塗布技術、リソグラフィー技術およびエッチング技術を用いて、周辺回路領域８における第２配線が形成される領域の上記保護膜８１および第５絶縁膜４５に配線溝４５４を形成する。上記保護膜８１のエッチングには、エッチングガスに、例えば塩素を含んだハロゲンガスまたはそれに一酸化炭素（ＣＯ）もしくはアンモニア（ＮＨ３ ）を添加したエッチングガスを用いる。さらに酸素を添加してもよい。また第５絶縁膜４５のエッチングは、第５絶縁膜４５が酸化シリコン系材料からなる場合には通常の酸化シリコン系材料をエッチングする、例えばフッ素系ガスを用いる。
【００８８】
続いて、配線溝４５４の底部に露出しているストッパ絶縁膜４５１をエッチングにより除去して、例えば、周辺回路領域８のプラグ７２表面を露出させる。このストッパ絶縁膜４５１のエッチング処理のガスには、例えばフッ素系のガスを用いる。
【００８９】
その時、基本的にはメモリセル領域６には配線溝を形成しないが、メモリセル領域６内に、配線側壁に磁性体層を形成する必要がない配線、プラグ等を形成する場合には、その配線溝、接続孔等を形成することもできる。その後、不要となったレジストマスクを除去する。
【００９０】
次いで、図４（４）に示すように、既知の成膜技術を用いて、例えばスパッタリング法を用いて、上記配線溝４５４の内面および保護膜８１表面に、バリアメタル層８２を成膜する。バリアメタル層８２は、銅および磁性体との反応を抑制するとともに銅および磁性体の拡散を抑制する材料であればよい。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられる。
【００９１】
その後、バリアメタル層８２の表面に銅シード層（図示せず）を成膜した後、例えば電解めっきによって、配線溝４５４を埋め込むように導電体（以下銅膜と記す）を成膜する。この銅膜は、例えば銅もしくは銅合金からなる。これにより、配線溝４５４内部が銅膜によって埋め込まれるとともに、保護膜８１上にもバリアメタル層８２を介して銅膜が堆積される。その後に、保護膜８１上の銅膜、バリアメタル層８２を、例えば化学的機械研磨（ＣＭＰ）法等を用いて除去して、溝配線構造の銅膜を主材料とする周辺回路領域８の第２配線６２を形成する。したがって、このプロセスでは、周辺回路領域８にのみ、第２配線６２が形成される。
【００９２】
上記磁気記憶装置の製造方法の第２実施の形態では、第２配線１２、６２を形成する工程は、メモリセル領域６の第２配線（ビット線）１２を形成する工程と、周辺回路領域８の第２配線６２を形成する工程とからなり、メモリセル領域６のビット線１２を形成する工程で、ビット線１２の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５２を設けたビット線１２が形成されることから、磁性体層５２によってビット線１２で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される構造になる。しかも、メモリセル領域６のビット線１２を形成する工程と、周辺回路領域８の第２配線６２を形成する工程とを別々の工程で行うことから、ビット線１２を被覆する磁性体層５２は、メモリセル領域６内のみに形成することができ、それ以外の周辺回路領域８には形成されない。そのため、周辺回路領域８の第２配線６２では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。すなわち、第２配線６２では、その直上に磁性体層５２２を形成しないため、周辺回路領域８における磁性体層５２２の合わせずれ余裕を考慮する必要がない。その結果、周辺回路領域８の第２配線６２は最小設計寸法で形成することができるので、高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。さらに信号遅延が抑制され、高速応答が可能になる。
【００９３】
次に、本発明の磁気記憶装置の製造方法に係る第３実施の形態を、図５の製造工程断面図によって説明する。この第３実施の形態では、本発明の特徴とする第２配線（ビット線）の製造方法について詳細に説明する。なお、図５では、図面向かって左側の図面にメモリセル領域６を示し、右側の図面に周辺回路領域８を示す。
【００９４】
既知技術により、例えば、半導体基板に、メモリセル領域６の素子形成領域同士や周辺回路領域８の素子形成領域同士を分離する素子分離領域を形成し、メモリセル領域６の素子形成領域に読み出しのためのスイッチング素子を形成する。このスイッチング素子は、ｎ型またはｐ型電界効果トランジスタ、ダイオード、バイポーラトランジスタ等の各種スイッチング素子で形成することが可能である。また周辺回路領域８にも所望の素子、配線等を形成する。
【００９５】
上記電界効果型トランジスタ、周辺回路領域８等を覆う状態に第１絶縁膜を形成し、例えば、第１絶縁膜に上記スイッチング素子等の下層の素子、配線等に接続するコンタクト（例えばタングステンプラグ）を形成する。さらに第１絶縁膜上にコンタクトに接続するセンス線、接続用電極等を形成する。
【００９６】
上記第１絶縁膜上に第２絶縁膜を形成する。メモリセル領域６における第２絶縁膜は、上記センス線、接続用電極等を覆う。また第２絶縁膜には上記接続用電極に接続するコンタクト（例えばタングステンプラグ）を形成する。
【００９７】
次いで、上記第２絶縁膜上に第３絶縁膜を形成する。次いで、前記図３によって説明した方法もしくは通常の書き込みワード線の形成方法により、第３絶縁膜に第１配線（書き込みワード線）を形成する。上記図３によって説明した方法では、上記メモリセル領域６に第１配線（書き込みワード線）を形成した後に周辺回路領域８に第１配線を形成する。通常の書き込みワード線の形成方法では、メモリセル領域６および周辺回路領域８の両方に同時に第１配線（書き込みワード線）を形成する。好ましくは、前者の方法である。その後、第１配線を被覆するように、さらに第３絶縁膜を形成する。なお、上記周辺回路領域８に第１配線を形成するのと同時プロセスによって、メモリセル領域６におけるプラグ、接続用電極等を形成することも可能である。
【００９８】
図５（１）に示すように、次いで、上記第３絶縁膜（図示せず）上に、導電層１３１、磁気抵抗効果型の記憶素子（例えばＴＭＲ素子）１３、導電性のキャップ層（保護メタル層）１３３を形成する。さらに記憶素子１３、キャップ層１３３等を埋め込むように第４絶縁膜４４を形成する。その後化学的機械研磨法によって、キャップ層１３３の上面を露出させるとともに、第４絶縁膜４４表面を平坦化する。ここまでのプロセスは既存の方法により行うことができ、上記プロセスに限定はされない。また、既存の上層配線と下層配線とを接続するプラグ形成技術を用いて、上記第４絶縁膜４４に下層の配線もしくは電極に接続するプラグを形成することもできる。ここでは、図示したように、一例として、周辺回路領域８にプラグ７２を形成した。このプラグ７２の形成は、通常のプラグ形成技術を用いることができる。
【００９９】
さらに第４絶縁膜４４上にエッチング停止層４５１を形成し、さらに層間絶縁膜４５２を形成して、第５絶縁膜４５を形成する。上記ストッパ絶縁膜４５１は、第５絶縁膜４５をエッチングする際のエッチングが停止される絶縁膜で形成され、例えば窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜等で形成する。上記第５絶縁膜４５は、例えば酸化シリコン（ＳｉＯ２ ）膜、フッ素を含む酸化シリコン（ＳｉＯＦ）膜、酸化炭化シリコン（ＳｉＯＣ）膜、有機化合物膜などの絶縁材料膜もしくはそれらのうちの２種以上を用いた積層構造として形成する。
【０１００】
次いで、通常のレジスト塗布技術、リソグラフィー技術およびエッチング技術を用いて、メモリセル領域６および周辺回路領域８におけるビット線が形成される領域の上記第５絶縁膜４５に配線溝４５３、４５４を形成する。その後、不要となったレジストマスクを除去する。
【０１０１】
その後、既知の成膜技術を用いて、例えばスパッタリング法を用いて、上記配線溝４５３、４５４の内面および第５絶縁膜４５表面に、第１バリアメタル層５５、磁性体層５２１を順に成膜する。第１バリアメタル層５５は、銅および磁性体との反応を抑制するとともに銅および磁性体の拡散を抑制する材料であればよい。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられる。また、磁性体層５２１としては、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例として鉄、コバルト、ニッケルのうち少なくとも１種を含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いる。
【０１０２】
次に、既知のエッチバック技術により、磁性体層５２１および第１バリアメタル層５５を異方性エッチングする。このエッチングのガスには、例えば塩素を含んだハロゲンガスまたはそれに一酸化炭素（ＣＯ）もしくはアンモニア（ＮＨ３ ）を添加したエッチングガスを用いる。さらに酸素を添加してもよい。例えば、例えば、前記第２実施の形態で説明した磁性体層５２１および第１バリアメタル層５５を異方性エッチングするエッチングガスと同様のガスを用いた。この結果、配線溝４５３、４５４の側壁に第１バリアメタル層５５を介して磁性体層５２１のサイドウォールが形成される。
【０１０３】
次に、配線溝４５３、４５４の底部に露出しているストッパ絶縁膜４５１をエッチングにより除去して、例えば、メモリセル領域６のキャップ層１３３表面、周辺回路領域８のプラグ７２表面を露出させる。このストッパ絶縁膜４５１のエッチング処理のガスには、例えばフッ素系のガスを用いる。例えば、前記第２実施の形態で説明したストッパ絶縁膜４５１のエッチングガスと同様のガスを用いた。
【０１０４】
次に、スパッタリング法によって、磁性体層５２１を覆うように配線溝４５３、４５４の各内面を含めて第２バリアメタル層５６を成膜する。第２バリアメタル層５６としては、銅との反応および銅の拡散を抑制する材料であることが求められ、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられ、上記第１バリアメタル層５５と同じ材質であっても、異なる材質であっても良い。
【０１０５】
その後、第２バリアメタル層５６の表面に銅シード層（図示せず）を成膜した後、例えば電解めっきによって、配線溝４５３、４５４を埋め込むように導電体（以下銅膜と記す）を成膜する。この銅膜は、例えば銅もしくは銅合金からなる。これにより、配線溝４５３、４５４内部が銅膜によって埋め込まれるとともに、第５絶縁膜４５上にも第２バリアメタル層５６を介して銅膜が形成される。その後に、第２絶縁膜４２上の銅膜、第２バリアメタル層５６、磁性体層５２１、第１バリアメタル層５５およびを、例えば化学的機械研磨（ＣＭＰ）法等を用いて除去して、溝配線構造の銅膜を主材料とする第２配線１２、６２を形成する。
【０１０６】
さらに図５（２）に示すように、第２配線（ビット線を含む）１２上面からの銅との反応、銅の拡散を抑制するために第３バリアメタル層５８を形成し、次いで磁性体層５２２を形成する。さらに反射防止膜（図示せず）を形成してもよい。第３バリアメタル層５８は、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などの絶縁膜、もしくは、第１、第２バリアメタル層５５、５６と同様に、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などを用いることができる。また磁性体層５２２は、前記磁性体層５２１と同様の材料で形成することができる。なお、反射防止膜は、その後のリソグラフィー工程の露光時に下地からの反射の影響が問題とならない場合には必須ではない。ここでは、反射防止膜を形成しない場合を説明する。
【０１０７】
次に、通常のレジスト塗布技術を用いて、磁性体層５２２上にレジスト膜（図示せず）を形成する。次いでリソグラフィー技術によって、クラッド構造を残したい部分、つまりＴＭＲ素子が形成される部分の上部にあたる部分のみにレジスト膜を残して、その他の部分のレジスト膜を除去する。
【０１０８】
その後、上記レジスト膜をエッチングマスクに用いて、既知のエッチング技術により、磁性体層５２２および第３バリアメタル層５８をエッチング除去する。このエッチングは、第５絶縁膜４５をエッチング停止層にしてエッチングを行う。このようにして、上記サイドウォール状に形成された磁性体層５２１と、上記磁性体層５２２とからなる磁性体層５２がビット線１２の上面および側面に形成される。なお、第３バリアメタル層５８が絶縁膜で形成される場合には、周辺回路領域８に残してもよい。さらに、上記プロセスによって、周辺回路領域８の第２配線６２上にバリアメタル層が形成されない場合には、別プロセスによって、周辺回路領域８の第２配線６２を被覆するバリアメタル層を形成することが好ましい。
【０１０９】
上記磁気記憶装置の製造方法の第３実施の形態では、第５絶縁膜４５に第２配線（ビット線）１２を形成するための配線溝４５３を形成する際に、キャップ層１３３を被覆するストッパ絶縁膜４５１によりエッチングが停止する。そして、配線溝４５３内面および第５絶縁膜４５表面に第１バリアメタル層５５と磁性体層５２１とを順に形成した後、配線溝４５３底部の磁性体層５２１、第１バリアメタル層５５およびストッパ絶縁膜４５１を除去して上記キャップ層１３３上面を露出させるとともに第５絶縁膜４５上の磁性体層５２１と第１バリアメタル層５５を除去することから、配線溝４５３その側壁に第１バリアメタル層５５を介して磁性体層５２１のサイドウォールが形成される。その際、記憶素子１３上のキャップ層１３３上面が配線溝４５３底部に露出される。その後、配線溝４５３内に第２バリアメタル層５６を介して配線の主材料となる銅膜（導電体）を埋め込んだ後、第５絶縁膜４５上の銅膜および第２バリアメタル層５６を除去して配線溝４５３内に銅膜からなる第２配線（ビット線）１２を形成する。この結果、メモリセル領域６の第２配線１２は第２バリアメタル層５６を介して記憶素子１３上部のキャップ層１３３と接続されることになり、周辺回路領域８の第２配線６２は第２バリアメタル層５６を介してプラグ７２と接続されることになる。このようなプロセスを経ることによって、溝配線形成技術により、第２配線１２の側面を覆う磁性体層５５を容易に形成することが可能になる。
【０１１０】
さらに、第５絶縁膜４５上にメモリセル領域６のビット線１２を被覆する第３バリアメタル層５８を形成した後に磁性体層５２２を形成し、その後、ビット線１２上に磁性体層５２２および第３バリアメタル層５８とを残すようにパターニングを行うことから、ビット線１２の側壁および上面はその側壁に形成された磁性体層５２１と上記磁性体層５２２とによってほぼ被覆される。
【０１１１】
しかも、周辺回路領域８の第２配線６２上には磁性体層５２２は形成されない。したがって、周辺回路領域８の第２配線６２の側壁には磁性体層５２１が形成されているものの、第２配線６２では、その直上に磁性体層５２２を形成しないため、周辺回路領域８における磁性体層５２２の合わせずれ余裕を考慮する必要がない。その結果、周辺回路領域８の第２配線６２は最小設計寸法で形成することができるので、高集積化が可能になる。
【０１１２】
周辺回路領域８に第２配線を形成する方法としては、上記説明した方法以外に、以下のような方法としてもよい。
【０１１３】
例えば、前記磁気記憶装置の製造方法に係る第２実施の形態において、メモリセル領域６のビット線１２を被覆する保護膜８１を形成した後、前記第２実施の形態で説明したのと同様にして、周辺回路領域８に第２配線６２を形成する。その後、メモリセル領域６のビット線１２上の保護膜８１を除去し、メモリセル領域６のビット線１２上および周辺回路領域８の第２配線６２上を被覆するようにバリアメタル層８２および磁性体層５２２を形成し、ビット線１２および第２配線６２の形状にバリアメタル層８２および磁性体層５２２のパターニングを行ってもよい。
【０１１４】
上記各実施の形態では、溝配線のみの構造を記載しているが、溝配線とその底部に形成される接続孔とを同時プロセスにて形成する構造、いわゆるデュアルダマシン構造の場合も含み、配線構造の形状は問わない。また、記憶素子のキャップ層１３３との導通をとるために、導通孔等が存在しても構わない。
【０１１５】
上記各実施の形態では、第１、第２バリアメタル層５５、５６、バリアメタル層８２を用いたプロセスを記載したが、第１配線１１が記憶素子１３側を除いて磁性体層５１に被覆され、第２配線１２が記憶素子１３側を除いて磁性体層５２に被覆されていることを特徴としていれば、第１、第２バリアメタル層５５、５６、バリアメタル層８２が無くても構わない。
【０１１６】
上記各実施の形態では、ビット線１２上および第２配線６２上に形成されるバリアメタル層を、例えばコバルト・タングステン・リン（Ｃｏ−Ｗ−Ｐ）膜で形成することも可能である。この場合、形成方法が配線材料との置換めっきとなるため、メモリセル領域では、その後に形成される磁性体層５２２と配線側壁に形成される磁性体層５２１とが接続されるように形成され、記憶素子１３への電流磁界の印加効率が高められるので、より低電流での書き込みが行える。
【０１１７】
【発明の効果】
以上、説明したように本発明の磁気記憶装置によれば、メモリセル領域内のみの第１配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているので、磁性体層によって第１配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減できる。しかも、第１配線を被覆する磁性体層は、メモリセル領域内のみに形成されていて、それ以外の周辺回路領域には形成されていないため、周辺回路の第１配線では、その配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。また、磁性体層が形成されない分、配線面積を増加することができるので、配線抵抗が低減できる。これによって、消費電力の低減、発熱量の低減が可能になる。また、第２配線についても、メモリセル領域内のみの第２配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているので、第１配線と同様なる作用、効果を得ることができる。
【０１１８】
本発明の磁気記憶装置の製造方法によれば、メモリセル領域の第１配線（書き込みワード線）および第２配線（ビット線）の少なくとも一方の配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層を形成するいわゆるクラッド構造とするので、磁場の利用効率を高めた磁気記憶装置を製造することができる。それによって、記憶素子への書き込み電流値を低減することが可能になるので、低消費電力、低発熱量の磁気記憶装置を製造することができる。また、メモリセル以外の周辺回路領域においては、従来の配線形成技術を用いることが可能になる。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る第１実施の形態を示す概略構成断面図である。
【図２】本発明の磁気記憶装置に係る第２実施の形態を示す概略構成断面図である。
【図３】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程断面図である。
【図４】本発明の磁気記憶装置の製造方法に係る第２実施の形態を示す製造工程断面図である。
【図５】本発明の磁気記憶装置の製造方法に係る第３実施の形態を示す製造工程断面図である。
【図６】磁性体層で形成されるクラッド構造を用いたＭＲＡＭの一部を簡略化して示す概略斜視図である。
【符号の説明】
１…磁気記憶装置、６…メモリセル領域、８…周辺回路領域、１０…半導体素子基板、１１…第１配線（書き込みワード線）、１２…第２配線（ビット線）、１３…記憶素子、５１…磁性体層、６１…第１配線、Ｍ…メモリセル領域、Ｃ…周辺回路領域
【発明の属する技術分野】
本発明は、磁気記憶装置および磁気記憶装置の製造方法に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶装置および磁気記憶装置の製造方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００４】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ｆｅｒｒｏ ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるため遅いという欠点がある。また構造が複雑なために高集積化が困難であり、しかも、アクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２回〜１０１４回で完全にスタティックランダムアクセスメモリ（ＤＲＡＭ）やダイナミックランダムアクセスメモリ（ＳＲＡＭ）に置き換えるには耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）もしくはＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）メモリと呼ばれる磁気メモリであり、近年のトンネル磁気抵抗効果素子（以下、ＴＭＲ：という、ＴＭＲはＴｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅの略）材料の特性向上により注目を集めるようになってきている（例えば、非特許文献１参照。）。
【０００７】
ＭＲＡＭは、構造が単純であるため高集積化が容易であり、また磁気モーメントの回転により記憶を行うために、書き換え回数が大であると予測されている。またアクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、非特許文献２参照。）。また、ＧＭＲ効果により高出力が得られるようになった現在では、大きく改善されてきている。
【０００８】
上述の通り、高速化・高集積化が容易という長所を有するＭＲＡＭではあるが、書き込みは、ＴＭＲ素子に近接させて設けられたビット線と書き込み用ワード線に電流を流し、その発生磁界によって行う。ＴＭＲ素子の記憶層（記憶層）の反転磁界は材料にもよるが、１．５８ｋＡ／ｍ〜１５．８ｋＡ／ｍ（２０Ｏｅ〜２００Ｏｅ）が必要であり、このときの電流は数ｍＡから数十ｍＡになる。これは消費電流の増大につながり、素子の低寿命化、発熱、消費電力の増加という半導体素子にとってはデメリットとなることが多い。
【０００９】
この消費電流が増大する問題を解決するために、書き込みワード線およびビット線の周りを磁性体層でシールドして、電流が発生する磁束を集中させる構造（以下 クラッド構造という）が提案されている（例えば、特許文献１参照。）。
【００１０】
図６に磁性体層により形成されるクラッド構造を用いたＭＲＡＭの一部を簡略化して示す概略斜視図を示す。図６に示すように、ワード線１１の周りに対して、磁気抵抗効果型の記憶素子（例えばＴＭＲ素子）１３側の面以外を第１磁性体層１６で覆い磁束を記憶素子１３に集中させるようにしている。同様に、ビット線１２の周りに対して、記憶素子１３側の面以外を第２磁性体層１７で覆い磁束を記憶素子１３に集中させるようにしている。
【００１１】
【特許文献１】
特開２００２−２４６５６６号公報（第４頁、図６）
【非特許文献１】
Ｗａｎｇ ｅｔ ａｌ．， “Ｆｅａｓｉｂｉｌｉｔｙ ｏｆ Ｕｌｔｒａ−Ｄｅｎｓｅ Ｓｐｉｎ−Ｔｕｎｎｅｌｉｎｇ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ” ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｍａｇｎｅｔｉｃｓ ３３ ［６］ （Ｎｏｖ． １９９７） ｐ４４９８−４５１２
【非特許文献２】
Ｒ．Ｓｃｈｅｕｅｒｌｅｉｎ ｅｔ ａｌ， “ＴＡ７．２ Ａ １０ｎｓ Ｒｅａｄ ａｎｄ Ｗｒｉｔｅ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ａｎｄ ＦＥＴ Ｓｗｉｔｃｈ ｉｎ ｅａｃｈ Ｃｅｌｌ”２０００ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ ｏｆ Ｐａｐｅｒｓ （Ｆｅｂ．２０００） ｐ１２８−１２９
【００１２】
【発明が解決しようとする課題】
しかしながら、クラッド構造を用いることによって、磁場効率を高め素子の書き込み電流値を低減することが可能になる一方、メモリセル以外の周辺回路領域において、配線の周りを磁性層で覆うプロセスを適用した場合、プロセスが複雑になるため、微細な配線に適用することが困難になり高集積化を阻害する懸念がある。また、周辺回路領域では磁性層が配線面積を低減する為に配線抵抗を増加する懸念もある。
【００１３】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶装置および磁気記憶装置の製造方法である。
【００１４】
本発明の第１磁気記憶装置は、同一基板にメモリセル領域と周辺回路領域とが搭載された磁気記憶装置であって、前記メモリセル領域は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子とを備え、前記周辺回路領域は、前記メモリセル領域の第１配線と同一配線層の第１配線と、前記メモリセル領域の第２配線と同一配線層の第２配線とを備え、前記メモリセル領域内のみの前記第１配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているものである。
【００１５】
上記第１磁気記憶装置では、メモリセル領域内のみの第１配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されていることから、磁性体層によって第１配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される。しかも、配線を被覆する磁性体層は、メモリセル領域内のみに形成されていて、それ以外の周辺回路領域には形成されていない。そのため、周辺回路領域の第１配線では、その配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積を増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる。
【００１６】
本発明の第２磁気記憶装置は、同一基板にメモリセル領域と周辺回路領域とが搭載された磁気記憶装置であって、前記メモリセル領域は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子とを備え、前記周辺回路領域は、前記メモリセル領域の第１配線と同一配線層の第１配線と、前記メモリセル領域の第２配線と同一配線層の第２配線とを備え、前記メモリセル領域内のみの前記第２配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているものである。
【００１７】
上記第２磁気記憶装置では、メモリセル領域内のみの第２配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されていることから、磁性体層によって第２配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される。しかも、配線を被覆する磁性体層は、メモリセル領域内のみに形成されていて、それ以外の周辺回路領域には形成されていない。そのため、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積を増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる。
【００１８】
本発明の磁気記憶装置の第１製造方法は、同一基板にメモリセル領域と周辺回路領域とを形成する磁気記憶装置の製造方法であり、第１配線を形成する工程と、トンネル絶縁層を強磁性体で挟んでなるもので前記第１配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備え、前記第１配線を形成する工程は、前記メモリセル領域の第１配線を形成する工程と、前記周辺回路領域の第１配線を形成する工程とからなり、前記メモリセル領域の第１配線を形成する工程は、前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、前記配線溝の内面に高透磁率層からなる磁性体層を形成する工程と、前記配線溝の内部に前記磁性体層を介して第１配線を形成する工程とを備えた製造方法である。
【００１９】
上記磁気記憶装置の第１製造方法では、第１配線を形成する工程は、メモリセル領域の第１配線を形成する工程と、周辺回路領域の第１配線を形成する工程とからなり、メモリセル領域の第１配線を形成する工程で、第１配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層を設けた第１配線が形成されることから、磁性体層によって第１配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される構造になる。しかも、メモリセル領域の第１配線を形成する工程と、周辺回路領域の第１配線を形成する工程とを別々の工程で行うことから、配線を被覆する磁性体層は、メモリセル領域内のみに形成することができ、それ以外の周辺回路領域には形成されない。そのため、周辺回路領域の第１配線では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。
【００２０】
本発明の磁気記憶装置の第２製造方法は、同一基板にメモリセル領域と周辺回路領域とを形成する磁気記憶装置の製造方法であり、第１配線を形成する工程と、トンネル絶縁層を強磁性体で挟んでなるもので前記第１配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備え、前記第２配線を形成する工程は、前記メモリセル領域の第２配線を形成する工程と、前記周辺回路領域の第２配線を形成する工程とからなり、前記メモリセル領域の第２配線を形成する工程は、前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、前記配線溝の側面に高透磁率層からなる磁性体層を形成する工程と、前記配線溝の側面に前記磁性体層を介して前記配線溝を埋め込む第２配線を形成する工程と、前記第２配線上に高透磁率層からなる磁性体層を形成する工程とを備えた製造方法である。
【００２１】
上記磁気記憶装置の第２製造方法では、第２配線を形成する工程は、メモリセル領域の第２配線を形成する工程と、周辺回路領域の第２配線を形成する工程とからなり、メモリセル領域の第２配線を形成する工程で、第２配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層を設けた第２配線が形成されることから、磁性体層によって第２配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減される構造になる。しかも、メモリセル領域の第２配線を形成する工程と、周辺回路領域の第２配線を形成する工程とを別々の工程で行うことから、配線を被覆する磁性体層は、メモリセル領域内のみに形成することができ、それ以外の周辺回路領域には形成されない。そのため、周辺回路領域の第２配線では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。
【００２２】
【発明の実施の形態】
本発明の磁気記憶装置に係る第１実施の形態を、図１の概略構成断面図によって説明する。本発明の第１実施の形態は、メモリセル領域の書き込みワード線から発する電流磁界を効率よく記憶層に集中させることができるように磁性体層を形成し、周辺回路領域には磁性体層を形成しない配線を配置したものである。
【００２３】
図１に示すように、素子、配線、絶縁膜等が形成された半導体素子基板１０がある。この半導体素子基板１０は、例えば、半導体基板（例えばｐ型半導体基板）の表面側にｐ型ウエル領域が形成され、このｐ型ウエル領域に、トランジスタ形成領域を分離する素子分離領域が、いわゆるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で形成されている。上記ｐ型ウエル領域上には、ゲート絶縁膜を介してゲート電極（ワード線）が形成され、ゲート電極の両側におけるｐ型ウエル領域には拡散層領域（例えばＮ＋ 拡散層領域）が形成され、選択用の電界効果型トランジスタが構成されている。この電界効果トランジスタは読み出しのためのスイッチング素子として機能する。これは、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００２４】
上記電界効果型トランジスタを覆う状態に第１絶縁膜が形成され、この第１絶縁膜４１に上記拡散層領域に接続するコンタクト（例えばタングステンプラグ）が形成されている。さらに第１絶縁膜上にはコンタクトに接続するセンス線（図示せず）、接続用電極３１等が形成されている。
【００２５】
上記第１絶縁膜上には第２絶縁膜４２が形成されている。メモリセル領域６における第２絶縁膜４２は、センス線（図示せず）、接続用電極３１等を覆う。また第２絶縁膜４２には上記接続用電極３１に接続するコンタクト（例えばタングステンプラグ）３２が形成されている。さらに上記第２絶縁膜４２上には、コンタクト３２に接続する接続用電極３３、第１配線（書き込みワード線）１１等が形成されている。以下、書き込みワード線として説明する。上記書き込みワード線１１には、書き込みワード線１１の両側面およびトンネル磁気抵抗素子（以下ＴＭＲという）１３に対向する面とは反対側の面を囲むように、高透磁率層からなる磁性体層５１が設けられている。一方、周辺回路領域８における上記第２絶縁膜上４２には、周辺回路領域８の第１配線６１が形成されている。この第１配線６１の側壁および底面側には磁性体層は形成されていない。
【００２６】
また磁性体層５１を構成する高透磁率材料には、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例としてニッケル・鉄・コバルトを含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いることができる。なお、書き込みワード線１１と磁性体層５１の間に電気的絶縁層を設けない場合、磁性体層５１には電流損を防ぐため比抵抗率の高い軟磁性膜を用いることが望ましい。
【００２７】
メモリセル領域６における上記第２絶縁膜４２上には、上記書き込みワード線（第１配線）１１、磁性体層５１、接続用電極３３、周辺回路領域８の第１配線６１等を覆う第３絶縁膜４３が形成されている。この第３絶縁膜４３は、例えば、エッチングストッパとなる絶縁膜、層間絶縁膜、エッチングストッパとなる絶縁膜、層間絶縁膜を下層より順に積層した構造となっている。書き込みワード線（第１配線）１１、第１配線６１を、例えば埋め込み銅配線で形成する場合には、上層のエッチングストッパとなる絶縁膜を銅の拡散を防止するとともに銅配線への酸素の侵入を防止する膜としても機能することが好ましく、例えば、窒化膜で形成される。この第３絶縁膜４３には、上記接続用電極３３に接続するプラグ３４、周辺回路領域８の第１配線６１に接続するプラグ７１が形成されている。
【００２８】
さらに、メモリセル領域６における上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記プラグ３４に接続する反強磁性体層３０５が形成され、この反強磁性体層３０５上でかつ上記書き込みワード線１１の上方には、記憶素子（以下、ＴＭＲ素子という）１３が形成されている。この記憶素子１３は、一例として、強磁性体層からなる磁化固定層と、磁化固定層上に形成されたトンネル絶縁層と、トンネル絶縁層上に形成されたもので磁化が比較的容易に回転する記憶層と、記憶層上に形成されたキャップ層とから構成されている。なお、反強磁性体層３０５上に磁化固定層を延長した状態でバイパス線（図面では反強磁性層３０５と一体に描かれている）が構成されている。
【００２９】
メモリセル領域６における上記第３の絶縁膜４３上には上記記憶素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記記憶素子１３の最上層のキャップ層表面が露出されている。上記第４の絶縁膜４４上には、上記記憶素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記記憶素子１３を間にして立体的に交差（例えば直交）する第２配線（ビット線）１２が形成されている。
【００３０】
一方、周辺回路領域８における第４絶縁膜４４上には、周辺回路領域８の第２配線６２が形成されている。また第４絶縁膜４４中には、上記第１配線６１に接続されるプラグ７１と上記第２配線６２とに接続するプラグ７２が形成されている。このプラグ７１、７２は一体に形成されたものであってもよい。
【００３１】
上記記憶素子１３は、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅ）効果を有するものであればよく、上記構成に限定されることはない。一例として、上記反強磁性体層３０５上に形成される磁化固定層を、第１の磁化固定層と磁性層が反強磁性的に結合するような導電体層と第２の磁化固定層とを順に積層して形成することもできる。この磁化固定層は積層構造であっても、強磁性体層の単層構造であってもよく、もしくは３層以上の強磁性体層を、導電体層を挟んで積層させた構造であってもよい。また上記反強磁性体層３０５の下地に、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる下地導電層（図示せず）を形成することも可能である。また、下地導電層を反強磁性体層３０５によって兼ねることも可能である。
【００３２】
上記記憶層、第１の磁化固定層は、例えば、ニッケル、鉄もしくはコバルト、またはニッケル、鉄およびコバルトのうちの少なくとも２種からなる合金のような、強磁性体からなる。上記導電体層は、例えば、ルテニウム、銅、クロム、金、銀等で形成される。
【００３３】
上記第１の磁化固定層は、反強磁性体層と接する状態に形成されていて、これらの層間に働く交換相互作用によって、第１の磁化固定層は、強い一方向の磁気異方性を有している。
【００３４】
上記反強磁性体層は、例えば、鉄・マンガン合金、ニッケル・マンガン合金、白金マンガン合金、イリジウム・マンガン合金、ロジウム・マンガン合金、コバルト酸化物およびニッケル酸化物のうちの１種を用いることができる。
【００３５】
上記トンネル絶縁層は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、窒化アルミニウム、窒化マグネシウム、窒化シリコン、酸化窒化アルミニウム、酸化窒化マグネシウムもしくは酸化窒化シリコンからなる。
【００３６】
上記トンネル絶縁層は、上記記憶層と上記磁化固定層との磁気的結合を切るとともに、トンネル電流を流すための機能を有する。これらの磁性膜および導電体膜は、主に、スパッタリング法によって形成される。トンネル絶縁層は、スパッタリング法によって形成された金属膜を酸化、窒化もしくは酸化窒化させることにより得ることができる。
【００３７】
上記キャップ層は、記憶素子１３と別の記憶素子１３とを接続する配線との相互拡散防止、接触抵抗低減および記憶層の酸化防止という機能を有する。通常、銅、窒化タンタル、タンタル、窒化チタン等の材料により形成されている。
【００３８】
次に上記磁気記憶装置１の動作を説明する。上記記憶素子１３では、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その磁気抵抗効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００３９】
また上記記憶素子１３では、ビット線１２および書き込みワード線１１に電流を流し、その合成磁界で記憶層の磁化の方向を変えて「１」または「０」を記録する。読み出しは磁気抵抗効果によるトンネル電流変化を検出して行う。記憶層と磁化固定層の磁化方向が等しい場合を低抵抗（これを例えば「０」とする）とし、記憶層と磁化固定層の磁化方向が反平行の場合を高抵抗（これを例えば「１」とする）とする。
【００４０】
上記磁気記憶装置１では、メモリセル領域６のみの第１配線（書き込みワード線）１１の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１が形成されていることから、磁性体層５１によって第１配線１１で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される。しかも、第１配線を被覆する磁性体層５１は、メモリセル領域６内のみに形成されていて、それ以外の周辺回路領域８には形成されていない。そのため、周辺回路領域８では第１配線６１周りに磁性体層を形成しない分だけ第１配線６１の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、第１配線６１の配線面積を増加させることにより配線の断面積が増加する。よって、配線抵抗が低減されるため、消費電力の低減、発熱量の低減がなされる。
【００４１】
次に、本発明の磁気記憶装置に係る第２実施の形態を、図２の概略構成断面図によって説明する。図２（２）は図２（１）におけるメモリセル領域６に形成されるビット線の幅方向断面を示す。
【００４２】
本発明の第２実施の形態は、メモリセル領域６のビット線から発する電流磁界を効率よく記憶層に集中させることができるように磁性体層を形成し、周辺回路領域８には磁性体層を形成しない第２配線を配置したものである。
【００４３】
図２に示すように、素子、配線、絶縁膜等が形成された半導体素子基板１０がある。この半導体素子基板１０は、例えば、半導体基板（例えばｐ型半導体基板）の表面側にｐ型ウエル領域が形成され、このｐ型ウエル領域に、トランジスタ形成領域を分離する素子分離領域が、いわゆるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で形成されている。上記ｐ型ウエル領域上には、ゲート絶縁膜を介してゲート電極（ワード線）が形成され、ゲート電極の両側におけるｐ型ウエル領域には拡散層領域（例えばＮ＋ 拡散層領域）が形成され、選択用の電界効果型トランジスタが構成されている。この電界効果トランジスタは読み出しのためのスイッチング素子として機能する。これは、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【００４４】
上記電界効果型トランジスタを覆う状態に第１絶縁膜が形成され、この第１絶縁膜４１に上記拡散層領域に接続するコンタクト（例えばタングステンプラグ）が形成されている。さらに第１絶縁膜上にはコンタクトに接続するセンス線（図示せず）、接続用電極３１等が形成されている。
【００４５】
上記第１絶縁膜上には第２絶縁膜４２が形成されている。メモリセル領域６における第２絶縁膜４２は、上記センス線、接続用電極３１等を覆う。また第２絶縁膜４２には上記接続用電極３１に接続するコンタクト（例えばタングステンプラグ）３２が形成されている。さらに上記第２絶縁膜４２上には、コンタクト３２に接続する接続用電極３３、第１配線の書き込みワード線１１等が形成されている。上記書き込みワード線１１には、前記第１実施の形態で説明したように、書き込みワード線１１の両側面およびトンネル磁気抵抗素子（以下ＴＭＲという）１３に対向する面とは反対側の面を囲むように、高透磁率層からなる磁性体層５１を設けることがより好ましいが、磁性体層５１を設けなくとも書き込みワード線１１による記憶素子１３への情報の書き込みはできる。一方、周辺回路領域８における上記第２絶縁膜上４２には、周辺回路領域８の第１配線６１が形成されている。この第１配線６１の側壁および底面側には磁性体層は形成されていない。
【００４６】
メモリセル領域６における上記第２絶縁膜４２上には、上記書き込みワード線（第１配線）１１、磁性体層５１、接続用電極３３、周辺回路領域８の第１配線６１等を覆う第３絶縁膜４３が形成されている。この第３絶縁膜４３は、例えば、エッチング停止層となる絶縁膜、層間絶縁膜、エッチング停止層となる絶縁膜、層間絶縁膜を下層より順に積層した構造となっている。書き込みワード線（第１配線）１１、第１配線６１を、例えば埋め込み銅配線で形成する場合には、上層のエッチング停止層となる絶縁膜を銅の拡散を防止するとともに銅配線への酸素の侵入を防止する膜としても機能することが好ましく、例えば、窒化膜で形成される。この第３絶縁膜４３には、上記接続用電極３３に接続するプラグ３４、周辺回路領域８の第１配線６１に接続するプラグ７１が形成されている。
【００４７】
さらに、メモリセル領域６における上記第３絶縁膜４３上には、上記書き込みワード線１１上方から上記プラグ３４に接続する反強磁性体層３０５が形成され、この反強磁性体層３０５上でかつ上記書き込みワード線１１の上方には、記憶素子（以下、ＴＭＲ素子という）１３が形成されている。この記憶素子１３は、一例として、強磁性体層からなる磁化固定層と、磁化固定層上に形成されたトンネル絶縁層と、トンネル絶縁層上に形成されたもので磁化が比較的容易に回転する記憶層と、記憶層上に形成されたキャップ層とから構成されている。なお、反強磁性体層３０５上に磁化固定層を延長した状態でバイパス線（図面では反強磁性層３０５と一体に描かれている）が構成されている。
【００４８】
メモリセル領域６における上記第３の絶縁膜４３上には上記記憶素子１３等を覆う第４の絶縁膜４４が形成されている。この第４の絶縁膜４４は表面が平坦化され、上記記憶素子１３の最上層のキャップ層表面が露出されている。上記第４の絶縁膜４４上には、上記記憶素子１３の上面に接続するものでかつ上記書き込みワード線１１と上記記憶素子１３を間にして立体的に交差（例えば直交）する第２配線（ビット線）１２が形成されている。上記ビット線１２には、ビット線１２の両側面およびトンネル磁気抵抗素子（以下ＴＭＲという）１３に対向する面とは反対側の面を囲むように、高透磁率層からなる磁性体層５２が形成されている。
【００４９】
一方、周辺回路領域８における第４絶縁膜４４上には、周辺回路領域８の第２配線６２が形成されている。この第２配線６２の側壁および底面側には磁性体層は形成されていない。また第４絶縁膜４４中には、上記第１配線６１に接続されるプラグ７１と上記第２配線６２とに接続するプラグ７２が形成されている。このプラグ７１、７２は一体に形成されたものであってもよい。
【００５０】
また、上記磁性体層５１、５２を構成する高透磁率材料には、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例としてニッケル・鉄・コバルトを含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いることができる。なお、書き込みワード線１１と磁性体層５１の間に電気的絶縁層を設けない場合、およびビット線１２と磁性体層６１との間に電気的絶縁層を設けない場合には、磁性体層５１には電流損を防ぐため比抵抗率の高い軟磁性膜を用いることが望ましい。
【００５１】
上記記憶素子１３は、トンネル磁気抵抗（ＴＭＲ：Ｔｕｎｎｅｌ Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅ）効果を有するものであればよく、上記第１実施の形態で説明したのと同様のものを用いることができる。また上記反強磁性体層３０５の下地に、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる下地導電層（図示せず）を形成することも可能である。また、下地導電層を反強磁性体層３０５によって兼ねることも可能である。
【００５２】
上記反強磁性体層、第１の磁化固定層、導電体層、第２の磁化固定層、トンネル絶縁層、記憶層、キャップ層等は、前記第１実施の形態で説明したものと同様なものを用いることができる。
【００５３】
また、上記磁気記憶装置２の動作は、基本的には、前記第１実施の形態の磁気記憶装置１と同様である。
【００５４】
上記磁気記憶装置２では、メモリセル領域６における書き込みワード線１１、ビット線１２に磁性体層５１、５２を備えたが、第１実施の形態のように書き込みワード線１１にのみ磁性体層５１を設けても、もしくはビット線１２にのみ磁性体層５２を設けても、磁性体層を設けない構成と比較して記憶素子１３への書き込み効率を高めることができる。
【００５５】
上記磁気記憶装置２では、メモリセル領域６のみの第２配線（書き込みワード線）１２の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５２が形成されていることから、磁性体層５２によって第２配線１２で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される。しかも、第２配線１２を被覆する磁性体層５２は、メモリセル領域６内のみに形成されていて、それ以外の周辺回路領域８には形成されていない。そのため、周辺回路領域８では第２配線６２周りに磁性体層が形成されない分だけ第２配線６２の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、第２配線６２の配線面積を増加することにより配線の断面積が増加するので、配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる。
【００５６】
なお、上記磁気記憶装置２において、製造工程を簡略化する理由により、周辺回路領域８の第２配線６２の側壁部に磁性体層５２が形成されても、第２配線６２はメモリセル領域６のビット線１２と同一プロセスで第２配線６２が形成された場合と比較して配線抵抗が低減される。
【００５７】
上記磁気記憶装置１、２においては、第１、第２配線１１、１２においては、配線周囲を取り囲むようにバリアメタル層（図示せず）を形成することが好ましい。すなわち、第１配線１１に形成される磁性体層５１および第２配線１２に形成される磁性体層５２は、バリアメタル層（図示せず）を介して配線周囲に形成されることが好ましい。また、磁性体層５１、５２の外側にも磁性体層５１、５２その周囲の絶縁膜とを隔絶するバリアメタル層を形成することが好ましい。また、第１〜第５絶縁膜の膜構成は一例であり、他の構成であってもよい。例えば、ストッパ絶縁膜は、そのストッパ絶縁膜上層の絶縁膜をエッチングした際にそのストッパ絶縁膜下層の絶縁膜とのエッチング選択性が十分に取れるのであれば省略することもできる。また、配線構造は、通常の配線形成プロセスにより配線を形成した後にその配線を覆う絶縁膜を形成し、その絶縁膜表面を平坦化したものであってもよく、または絶縁膜を形成した後にその絶縁膜に配線溝を形成して配線材料を埋め込む溝配線構造であってもよい。
【００５８】
次に、本発明の磁気記憶装置の製造方法に係る第１実施の形態を、図３の製造工程断面図によって説明する。この第１実施の形態では、本発明の特徴とする第１配線（書き込みワード線）の製造方法について詳細に説明する。なお、図３では、左図にメモリセル領域６を示し、右図に周辺回路領域８を示す。
【００５９】
既知技術により、例えば、半導体基板に、メモリセル領域６の素子形成領域同士や周辺回路領域８の素子形成領域同士を分離する素子分離領域を形成し、メモリセル領域６の素子形成領域に読み出しのためのスイッチング素子を形成する。このスイッチング素子は、ｎ型またはｐ型電界効果トランジスタ、ダイオード、バイポーラトランジスタ等の各種スイッチング素子で形成することが可能である。また周辺回路領域８にも所望の素子、配線等を形成する。
【００６０】
上記電界効果型トランジスタ、周辺回路領域８等を覆う状態に第１絶縁膜を形成し、例えば、第１絶縁膜４１に上記スイッチング素子等の下層の素子、配線等に接続するコンタクト（例えばタングステンプラグ）を形成する。さらに第１絶縁膜上にコンタクトに接続するセンス線、接続用電極等を形成する。
【００６１】
上記第１絶縁膜上に第２絶縁膜４２を形成する。メモリセル領域６における第２絶縁膜４２は、上記センス線、接続用電極等を覆う。また第２絶縁膜４２には上記接続用電極に接続するコンタクト（例えばタングステンプラグ）を形成する。
【００６２】
次いで、図３（１）に示すように、上記第２絶縁膜４２上に第３絶縁膜４３を形成する。まず、第２絶縁膜４２上にエッチング停止層となるストッパ絶縁膜４３１を形成した後、第１配線が形成される層間絶縁膜４３２を形成する。上記ストッパ絶縁膜４３１は、例えば窒化シリコンもしくは炭化シリコンで形成することができる。上記層間絶縁膜４３２は、例えば、酸化シリコン（ＳｉＯ２）膜、酸化フッ化シリコン（ＳｉＯＦ）膜、酸化炭化シリコン（ＳｉＯＣ）膜、有機化合物膜などの絶縁材料膜、もしくはそれらのうちに複数種からなる積層膜で形成することができる。その後、メモリセル領域６に第１配線（書き込みワード線）を形成するための第１配線溝４３６を形成する。この第１配線溝４３６は、レジストを用いたリソグラフィー技術とそれによる形成されたレジストマスクを用いたエッチング技術により形成する。その際、第１配線が形成される絶縁膜４３２をエッチングする際に下層の第２絶縁膜４２をオーバーエッチングすることを防ぐために、一旦、ストッパ絶縁膜４３１上で第１配線が形成される絶縁膜４３２のエッチングを停止させ、その後、第２絶縁膜４２に対してストッパ絶縁膜４３１を選択的にエッチングして、第１配線溝４３６を完成させる。
【００６３】
次に、図３（２）に示すように、例えばスパッタ法を用いて、第１配線溝４３６内面に、バリアメタル層５３、磁性体層５１（この磁性体層５１は複数種の磁性体層を積層して形成してもよい）を成膜した後、バリアメタル層５４を成膜する。バリアメタル層５３、５４には、配線層および磁性体層の反応、拡散を抑制する材料であればよく、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。また、磁性体層５１には、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例としてニッケル、鉄、コバルト、もしくはこれらのうちの一種もしくは複数種を含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いることができる。なお、書き込みワード線１１と磁性体層５１の間に電気的絶縁層を設けない場合、磁性体層５１には電流損を防ぐため比抵抗率の高い軟磁性膜を用いることが望ましい。さらに、第１配線１１を銅で形成する場合には、スパッタリングにより銅シード層（図示せず）を形成する。その後、例えば電解めっきにより、第１配線溝４３６内を銅膜で埋め込む。その後、化学的機械研磨法によって、層間絶縁膜４３２上の余剰な銅膜、バリアメタル層５３、５４、磁性体層５１等を除去して、第１配線溝４３６内にバリアメタル層５３、磁性体層５１、バリアメタル層５４を介して銅膜からなる第１配線（書き込みワード線）１１を形成する。上記第１配線１１は、銅の他に、例えば銅合金、アルミニウム、アルミニウム合金等で形成することも可能である。
【００６４】
次いで、図３（３）に示すように、上記層間絶縁膜４３２上に上記第１配線１１を被覆するエッチング停止層および銅配線の保護層になるストッパ絶縁膜４３３を形成する。上記ストッパ絶縁膜４３３は、例えば窒化シリコンもしくは炭化シリコンで形成することができる。その後、周辺回路領域８に第１配線を形成するための第１配線溝４３７を形成する。この第１配線溝４３７は、レジストを用いたリソグラフィー技術とそれによる形成されたレジストマスクを用いたエッチング技術により形成する。その際、第１配線が形成される層間絶縁膜４３２をエッチングする際に下層の第２絶縁膜４２をオーバーエッチングすることを抑制するために、一旦、エッチング停止層となるストッパ絶縁膜４３１上で第１配線が形成される層間絶縁膜４３２のエッチングを停止させ、その後、第２絶縁膜４２に対してストッパ絶縁膜４３１を選択的にエッチングして、周辺回路領域８の第１配線溝４３７を完成させる。
【００６５】
次に、図３（４）に示すように、例えばスパッタリングにより、第１配線溝４３７内面に、バリアメタル層５６を成膜する。バリアメタル層５６には、配線層の反応、拡散を抑制する材料であればよく、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等を用いることができる。さらに、第１配線１１を銅で形成する場合には、スパッタリングにより銅シード層（図示せず）を形成する。その後、例えば電解めっきにより、第１配線溝４３７内を銅膜で埋め込む。その後、化学的機械研磨法によって、層間絶縁膜４３２上の余剰な銅膜、バリアメタル層５６等を除去して、第１配線溝４３７内にバリアメタル層５６を介して銅膜からなる第１配線６１を形成する。上記第１配線６１は、銅の他に、例えば銅合金、アルミニウム、アルミニウム合金等で形成することも可能である。なお、この周辺回路領域８の第１配線１１上に、銅の拡散を防止するとともに、銅の酸化を防止するキャップバリアメタル層（図示せず）を形成することが好ましい。キャップバリアメタル層としては、例えば窒化シリコン膜、コバルト−タングステン−リン（Ｃｏ−Ｗ−Ｐ）膜等を用いることができる。
【００６６】
次いで、上記メモリセル領域６および周辺回路領域８に第１配線１１、６１を形成した後、上記ストッパ絶縁膜４３３上に、第１配線１１、６１を覆う層間絶縁膜（図示せず）を形成する。
【００６７】
なお、上記周辺回路領域８に第１配線１１を形成するのと同時プロセスによって、メモリセル領域６におけるプラグ、接続用電極等を形成することも可能である。
【００６８】
次いで、図示はしないが、通常に知られた磁気記憶装置の製造プロセスによって、書き込みワード線１１上に絶縁膜を介してＴＭＲ効果を有する記憶素子を形成し、この記憶素子に接続するとともに書き込みワード線１１と記憶素子を挟んで立体的に交差（直交）するビット線等を形成する。
【００６９】
上記磁気記憶装置の第１製造方法では、第１配線を形成する工程は、メモリセル領域６の第１配線（書き込みワード線）１１を形成する工程と、周辺回路領域８の第１配線６１を形成する工程とからなり、メモリセル領域６の第１配線１１を形成する工程で、第１配線（書き込みワード線）の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５１を設けた第１配線（書き込みワード線）１１が形成されることから、磁性体層によって第１配線（書き込みワード線）１１で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される構造になる。しかも、メモリセル領域６の第１配線（書き込みワード線）１１を形成する工程と、周辺回路領域８の第１配線６１を形成する工程とを別々の工程で行うことから、第１配線１１を被覆する磁性体層５１は、メモリセル領域６内のみに形成することができ、それ以外の周辺回路領域８には形成されない。そのため、周辺回路領域８の第１配線６１では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。
【００７０】
上記製造方法は、図１によって説明した磁気記憶装置１を製造する一例である。磁気記憶装置１を形成する場合、周辺回路領域８の第１配線１１の側面もしくは底面に磁性体層が残されるようなプロセスであってもよい。
【００７１】
次に、本発明の磁気記憶装置の製造方法に係る第２実施の形態を、図４の製造工程断面図によって説明する。この第２実施の形態では、本発明の特徴とする第２配線（ビット線）の製造方法について詳細に説明する。なお、図４では、図面向かって左側の図面にメモリセル領域６を示し、右側の図面に周辺回路領域８を示す。
【００７２】
既知技術により、例えば、半導体基板に、メモリセル領域６の素子形成領域同士や周辺回路領域８の素子形成領域同士を分離する素子分離領域を形成し、メモリセル領域６の素子形成領域に読み出しのためのスイッチング素子を形成する。このスイッチング素子は、ｎ型またはｐ型電界効果トランジスタ、ダイオード、バイポーラトランジスタ等の各種スイッチング素子で形成することが可能である。また周辺回路領域８にも所望の素子、配線等を形成する。
【００７３】
上記電界効果型トランジスタ、周辺回路領域８等を覆う状態に第１絶縁膜を形成し、例えば、第１絶縁膜に上記スイッチング素子等の下層の素子、配線等に接続するコンタクト（例えばタングステンプラグ）を形成する。さらに第１絶縁膜上にコンタクトに接続するセンス線、接続用電極等を形成する。
【００７４】
上記第１絶縁膜上に第２絶縁膜を形成する。メモリセル領域６における第２絶縁膜は、上記センス線、接続用電極等を覆う。また第２絶縁膜には上記接続用電極に接続するコンタクト（例えばタングステンプラグ）を形成する。
【００７５】
次いで、上記第２絶縁膜上に第３絶縁膜を形成する。次いで、前記図３によって説明した方法もしくは通常の書き込みワード線の形成方法により、第３絶縁膜に第１配線（書き込みワード線）を形成する。前記図３によって説明した方法では、上記メモリセル領域６に第１配線（書き込みワード線）を形成した後に周辺回路領域８に第１配線を形成する。一方、通常の書き込みワード線の形成方法では、メモリセル領域６および周辺回路領域８の両方に同時に第１配線（書き込みワード線）を形成する。好ましくは、前者の方法である。その後、第１配線を被覆するように、さらに第３絶縁膜を形成する。なお、上記周辺回路領域８に第１配線を形成するのと同時プロセスによって、メモリセル領域６におけるプラグ、接続用電極等を形成することも可能である。
【００７６】
図４（１）に示すように、次いで、上記第３絶縁膜（図示せず）上に、導電層１３１、磁気抵抗効果型の記憶素子（例えばＴＭＲ素子）１３、導電性のキャップ層（保護メタル層）１３３を形成する。さらに記憶素子１３、キャップ層１３３等を埋め込むように第４絶縁膜４４を形成する。その後化学的機械研磨法によって、キャップ層１３３の上面を露出させるとともに、第４絶縁膜４４表面を平坦化する。ここまでのプロセスは既存の方法により行うことができ、上記プロセスに限定はされない。また、既存の上層配線と下層配線とを接続するプラグ形成技術を用いて、上記第４絶縁膜４４に下層の配線もしくは電極に接続するプラグを形成することもできる。ここでは、図示したように、一例として、周辺回路領域８にプラグ７２を形成した。このプラグ７２の形成は、通常のプラグ形成技術を用いることができる。
【００７７】
さらに第４絶縁膜４４上にエッチング停止層となるストッパ絶縁膜４５１、第５絶縁膜４５となる層間絶縁膜４５２を順に形成する。ストッパ絶縁膜４５１と層間絶縁膜４５３とで第５絶縁膜４５が構成される。上記ストッパ絶縁膜４５１は、層間絶縁膜４５２をエッチングする際のエッチングが停止される絶縁膜で形成され、例えば窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜等で形成する。上記層間絶縁膜４５２は、例えば酸化シリコン（ＳｉＯ２ ）膜、フッ素を含む酸化シリコン（ＳｉＯＦ）膜、酸化炭化シリコン（ＳｉＯＣ）膜、有機化合物膜などの絶縁材料膜もしくはそれらのうちの２種以上を用いた積層構造として形成する。
【００７８】
次いで、通常のレジスト塗布技術、リソグラフィー技術およびエッチング技術を用いて、メモリセル領域６におけるビット線が形成される領域の上記第５絶縁膜４５に配線溝４５３を形成する。この時点では、周辺回路領域８には配線溝を形成しない。その後、不要となったレジストマスクを除去する。
【００７９】
その後、既知の成膜技術を用いて、例えばスパッタリング法を用いて、上記配線溝４５３の内面および第５絶縁膜４５表面に、第１バリアメタル層５５、磁性体層５２１を順に成膜する。第１バリアメタル層５５は、銅および磁性体との反応を抑制するとともに銅および磁性体の拡散を抑制する材料であればよい。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられる。また、磁性体層５２１としては、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例として鉄、コバルト、ニッケルのうち少なくとも１種を含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いる。
【００８０】
次に、既知のエッチバック技術により、磁性体層５２１および第１バリアメタル層５５を異方性エッチングする。このエッチングのガスには、例えば塩素を含んだハロゲンガスまたはそれに一酸化炭素（ＣＯ）もしくはアンモニア（ＮＨ３ ）を添加したエッチングガスを用いる。さらに酸素を添加してもよい。例えば、エッチングガスに塩素（流量：５０ｃｍ３ ／ｍｉｎ）とアルゴン（流量：５０ｃｍ３ ／ｍｉｎ）との混合ガスを用い、ソースパワーを６００Ｗ〜２ｋＷ、バイアスパワーを５０Ｗ〜５００Ｗ、エッチング雰囲気の圧力を０．６７Ｐａ〜１．３Ｐａ、基板温度を２０℃〜６０℃に設定して、エッチングを行った。この結果、配線溝４５３の側壁に第１バリアメタル層５５を介して磁性体層５２１のサイドウォールが形成される。
【００８１】
次に、配線溝４５３の底部に露出しているストッパ絶縁膜４５１をエッチングにより除去して、例えば、メモリセル領域６のキャップ層１３３表面を露出させる。このストッパ絶縁膜４５１のエッチング処理のガスには、例えばフッ素系のガスを用いる。例えば、塩素（流量：６０ｃｍ３ ／ｍｉｎ）と三塩化ホウ素（ＢＣｌ３ ）（流量：９０ｃｍ３ ／ｍｉｎ）とトリフルオロメタン（ＣＨＦ３ ）（流量：５ｃｍ３ ／ｍｉｎ）との混合ガスを用い、ソースパワーを６００Ｗ〜２ｋＷ、バイアスパワーを５０Ｗ〜２００Ｗ、エッチング雰囲気の圧力を１．３Ｐａ〜４．０Ｐａ、基板温度を２０℃〜６０℃に設定して、エッチングを行った。もしくは、エッチングガスにトリフルオロメタン（ＣＨＦ３ ）と一酸化炭素（ＣＯ）の混合ガス、トリフルオロメタン（ＣＨＦ３ ）とテトラフルオロメタン（ＣＦ４ ）とアルゴン（Ａｒ）との混合ガス、トリフルオロメタン（ＣＨＦ３ ）と酸素（Ｏ２ ）とアルゴン（Ａｒ）との混合ガス等を用いる。
【００８２】
次に、スパッタリング法によって、磁性体層５２１を覆うように配線溝４５３の内面を含めて第２バリアメタル層５６を成膜する。第２バリアメタル層５６としては、銅との反応および銅の拡散を抑制する材料であることが求められ、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられ、上記第１バリアメタル層５５と同じ材質であっても、異なる材質であっても良い。
【００８３】
その後、第２バリアメタル層５６の表面に銅シード層（図示せず）を成膜した後、例えば電解めっきによって、配線溝４５３を埋め込むように導電体（以下銅膜と記す）を成膜する。この銅膜は、例えば銅もしくは銅合金からなる。これにより、配線溝４５３内部が銅膜によって埋め込まれるとともに、第５絶縁膜４５上にも第２バリアメタル層５６を介して銅膜が形成される。その後に、第２絶縁膜４２上の銅膜、第２バリアメタル層５６、磁性体層５２１、第１バリアメタル層５５およびを、例えば化学的機械研磨（ＣＭＰ）法等を用いて除去して、溝配線構造の銅膜を主材料とする第２配線１２を形成する。したがって、メモリセル領域６にのみ、書き込みワード線（図示せず）との間に上記記憶素子１３を介して、書き込みワード線に直交する第２配線（以下、ビット線という）１２が形成される。
【００８４】
さらに図４（２）に示すように、第２配線（ビット線を含む）１２上面からの銅との反応、銅の拡散を抑制するために第３バリアメタル層５８を形成し、次いで磁性体層５２２を形成する。さらに反射防止膜（図示せず）を形成してもよい。第３バリアメタル層５８は、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などの絶縁膜、もしくは、第１、第２バリアメタル層５５、５６と同様に、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などを用いることができる。また磁性体層５２２は、前記磁性体層５２１と同様の材料で形成することができる。なお、反射防止膜は、その後のリソグラフィー工程の露光時に下地からの反射の影響が問題とならない場合には必須ではない。ここでは、反射防止膜を形成しない場合を説明する。
【００８５】
次に、通常のレジスト塗布技術を用いて、磁性体層５２２上にレジスト膜（図示せず）を形成する。次いでリソグラフィー技術によって、クラッド構造を残したい部分、つまりＴＭＲ素子が形成される部分の上部にあたる部分のみにレジスト膜を残して、その他の部分のレジスト膜を除去する。
【００８６】
その後、上記レジスト膜をエッチングマスクに用いて、既知のエッチング技術により、磁性体層５２２および第３バリアメタル層５８をエッチング除去する。このエッチングは、第５絶縁膜４５をエッチング停止層にしてエッチングを行う。このようにして、上記サイドウォール状に形成された磁性体層５２１と上記磁性体層５２２とからなる磁性体層５２がビット線１２の上面および側面に形成される。
【００８７】
次いで、図４（３）に示すように、上記第５絶縁膜４５上に上記磁性体層５２２を被覆するように保護膜８１を形成する。この保護膜８１には、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などの絶縁膜を用いることができる。次いで、通常のレジスト塗布技術、リソグラフィー技術およびエッチング技術を用いて、周辺回路領域８における第２配線が形成される領域の上記保護膜８１および第５絶縁膜４５に配線溝４５４を形成する。上記保護膜８１のエッチングには、エッチングガスに、例えば塩素を含んだハロゲンガスまたはそれに一酸化炭素（ＣＯ）もしくはアンモニア（ＮＨ３ ）を添加したエッチングガスを用いる。さらに酸素を添加してもよい。また第５絶縁膜４５のエッチングは、第５絶縁膜４５が酸化シリコン系材料からなる場合には通常の酸化シリコン系材料をエッチングする、例えばフッ素系ガスを用いる。
【００８８】
続いて、配線溝４５４の底部に露出しているストッパ絶縁膜４５１をエッチングにより除去して、例えば、周辺回路領域８のプラグ７２表面を露出させる。このストッパ絶縁膜４５１のエッチング処理のガスには、例えばフッ素系のガスを用いる。
【００８９】
その時、基本的にはメモリセル領域６には配線溝を形成しないが、メモリセル領域６内に、配線側壁に磁性体層を形成する必要がない配線、プラグ等を形成する場合には、その配線溝、接続孔等を形成することもできる。その後、不要となったレジストマスクを除去する。
【００９０】
次いで、図４（４）に示すように、既知の成膜技術を用いて、例えばスパッタリング法を用いて、上記配線溝４５４の内面および保護膜８１表面に、バリアメタル層８２を成膜する。バリアメタル層８２は、銅および磁性体との反応を抑制するとともに銅および磁性体の拡散を抑制する材料であればよい。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられる。
【００９１】
その後、バリアメタル層８２の表面に銅シード層（図示せず）を成膜した後、例えば電解めっきによって、配線溝４５４を埋め込むように導電体（以下銅膜と記す）を成膜する。この銅膜は、例えば銅もしくは銅合金からなる。これにより、配線溝４５４内部が銅膜によって埋め込まれるとともに、保護膜８１上にもバリアメタル層８２を介して銅膜が堆積される。その後に、保護膜８１上の銅膜、バリアメタル層８２を、例えば化学的機械研磨（ＣＭＰ）法等を用いて除去して、溝配線構造の銅膜を主材料とする周辺回路領域８の第２配線６２を形成する。したがって、このプロセスでは、周辺回路領域８にのみ、第２配線６２が形成される。
【００９２】
上記磁気記憶装置の製造方法の第２実施の形態では、第２配線１２、６２を形成する工程は、メモリセル領域６の第２配線（ビット線）１２を形成する工程と、周辺回路領域８の第２配線６２を形成する工程とからなり、メモリセル領域６のビット線１２を形成する工程で、ビット線１２の両側面および記憶素子１３に対向する面とは反対側の面に高透磁率層からなる磁性体層５２を設けたビット線１２が形成されることから、磁性体層５２によってビット線１２で発生される磁場の利用効率が高められるので、記憶素子１３への書き込み電流値が低減される構造になる。しかも、メモリセル領域６のビット線１２を形成する工程と、周辺回路領域８の第２配線６２を形成する工程とを別々の工程で行うことから、ビット線１２を被覆する磁性体層５２は、メモリセル領域６内のみに形成することができ、それ以外の周辺回路領域８には形成されない。そのため、周辺回路領域８の第２配線６２では、配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。すなわち、第２配線６２では、その直上に磁性体層５２２を形成しないため、周辺回路領域８における磁性体層５２２の合わせずれ余裕を考慮する必要がない。その結果、周辺回路領域８の第２配線６２は最小設計寸法で形成することができるので、高集積化が可能になる。言い換えれば、磁性体層が形成されることによる配線面積の低減を無くすことができるので、その分、配線面積が増加することにより配線抵抗が低減される。これによって、消費電力の低減、発熱量の低減がなされる配線構造が形成される。さらに信号遅延が抑制され、高速応答が可能になる。
【００９３】
次に、本発明の磁気記憶装置の製造方法に係る第３実施の形態を、図５の製造工程断面図によって説明する。この第３実施の形態では、本発明の特徴とする第２配線（ビット線）の製造方法について詳細に説明する。なお、図５では、図面向かって左側の図面にメモリセル領域６を示し、右側の図面に周辺回路領域８を示す。
【００９４】
既知技術により、例えば、半導体基板に、メモリセル領域６の素子形成領域同士や周辺回路領域８の素子形成領域同士を分離する素子分離領域を形成し、メモリセル領域６の素子形成領域に読み出しのためのスイッチング素子を形成する。このスイッチング素子は、ｎ型またはｐ型電界効果トランジスタ、ダイオード、バイポーラトランジスタ等の各種スイッチング素子で形成することが可能である。また周辺回路領域８にも所望の素子、配線等を形成する。
【００９５】
上記電界効果型トランジスタ、周辺回路領域８等を覆う状態に第１絶縁膜を形成し、例えば、第１絶縁膜に上記スイッチング素子等の下層の素子、配線等に接続するコンタクト（例えばタングステンプラグ）を形成する。さらに第１絶縁膜上にコンタクトに接続するセンス線、接続用電極等を形成する。
【００９６】
上記第１絶縁膜上に第２絶縁膜を形成する。メモリセル領域６における第２絶縁膜は、上記センス線、接続用電極等を覆う。また第２絶縁膜には上記接続用電極に接続するコンタクト（例えばタングステンプラグ）を形成する。
【００９７】
次いで、上記第２絶縁膜上に第３絶縁膜を形成する。次いで、前記図３によって説明した方法もしくは通常の書き込みワード線の形成方法により、第３絶縁膜に第１配線（書き込みワード線）を形成する。上記図３によって説明した方法では、上記メモリセル領域６に第１配線（書き込みワード線）を形成した後に周辺回路領域８に第１配線を形成する。通常の書き込みワード線の形成方法では、メモリセル領域６および周辺回路領域８の両方に同時に第１配線（書き込みワード線）を形成する。好ましくは、前者の方法である。その後、第１配線を被覆するように、さらに第３絶縁膜を形成する。なお、上記周辺回路領域８に第１配線を形成するのと同時プロセスによって、メモリセル領域６におけるプラグ、接続用電極等を形成することも可能である。
【００９８】
図５（１）に示すように、次いで、上記第３絶縁膜（図示せず）上に、導電層１３１、磁気抵抗効果型の記憶素子（例えばＴＭＲ素子）１３、導電性のキャップ層（保護メタル層）１３３を形成する。さらに記憶素子１３、キャップ層１３３等を埋め込むように第４絶縁膜４４を形成する。その後化学的機械研磨法によって、キャップ層１３３の上面を露出させるとともに、第４絶縁膜４４表面を平坦化する。ここまでのプロセスは既存の方法により行うことができ、上記プロセスに限定はされない。また、既存の上層配線と下層配線とを接続するプラグ形成技術を用いて、上記第４絶縁膜４４に下層の配線もしくは電極に接続するプラグを形成することもできる。ここでは、図示したように、一例として、周辺回路領域８にプラグ７２を形成した。このプラグ７２の形成は、通常のプラグ形成技術を用いることができる。
【００９９】
さらに第４絶縁膜４４上にエッチング停止層４５１を形成し、さらに層間絶縁膜４５２を形成して、第５絶縁膜４５を形成する。上記ストッパ絶縁膜４５１は、第５絶縁膜４５をエッチングする際のエッチングが停止される絶縁膜で形成され、例えば窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜等で形成する。上記第５絶縁膜４５は、例えば酸化シリコン（ＳｉＯ２ ）膜、フッ素を含む酸化シリコン（ＳｉＯＦ）膜、酸化炭化シリコン（ＳｉＯＣ）膜、有機化合物膜などの絶縁材料膜もしくはそれらのうちの２種以上を用いた積層構造として形成する。
【０１００】
次いで、通常のレジスト塗布技術、リソグラフィー技術およびエッチング技術を用いて、メモリセル領域６および周辺回路領域８におけるビット線が形成される領域の上記第５絶縁膜４５に配線溝４５３、４５４を形成する。その後、不要となったレジストマスクを除去する。
【０１０１】
その後、既知の成膜技術を用いて、例えばスパッタリング法を用いて、上記配線溝４５３、４５４の内面および第５絶縁膜４５表面に、第１バリアメタル層５５、磁性体層５２１を順に成膜する。第１バリアメタル層５５は、銅および磁性体との反応を抑制するとともに銅および磁性体の拡散を抑制する材料であればよい。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられる。また、磁性体層５２１としては、例えば最大透磁率μｍが１００以上の軟磁性体を用いることができ、具体的には、一例として鉄、コバルト、ニッケルのうち少なくとも１種を含む合金、鉄・アルミニウム（ＦｅＡｌ）合金もしくはフェライト合金を用いる。
【０１０２】
次に、既知のエッチバック技術により、磁性体層５２１および第１バリアメタル層５５を異方性エッチングする。このエッチングのガスには、例えば塩素を含んだハロゲンガスまたはそれに一酸化炭素（ＣＯ）もしくはアンモニア（ＮＨ３ ）を添加したエッチングガスを用いる。さらに酸素を添加してもよい。例えば、例えば、前記第２実施の形態で説明した磁性体層５２１および第１バリアメタル層５５を異方性エッチングするエッチングガスと同様のガスを用いた。この結果、配線溝４５３、４５４の側壁に第１バリアメタル層５５を介して磁性体層５２１のサイドウォールが形成される。
【０１０３】
次に、配線溝４５３、４５４の底部に露出しているストッパ絶縁膜４５１をエッチングにより除去して、例えば、メモリセル領域６のキャップ層１３３表面、周辺回路領域８のプラグ７２表面を露出させる。このストッパ絶縁膜４５１のエッチング処理のガスには、例えばフッ素系のガスを用いる。例えば、前記第２実施の形態で説明したストッパ絶縁膜４５１のエッチングガスと同様のガスを用いた。
【０１０４】
次に、スパッタリング法によって、磁性体層５２１を覆うように配線溝４５３、４５４の各内面を含めて第２バリアメタル層５６を成膜する。第２バリアメタル層５６としては、銅との反応および銅の拡散を抑制する材料であることが求められ、例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などが挙げられ、上記第１バリアメタル層５５と同じ材質であっても、異なる材質であっても良い。
【０１０５】
その後、第２バリアメタル層５６の表面に銅シード層（図示せず）を成膜した後、例えば電解めっきによって、配線溝４５３、４５４を埋め込むように導電体（以下銅膜と記す）を成膜する。この銅膜は、例えば銅もしくは銅合金からなる。これにより、配線溝４５３、４５４内部が銅膜によって埋め込まれるとともに、第５絶縁膜４５上にも第２バリアメタル層５６を介して銅膜が形成される。その後に、第２絶縁膜４２上の銅膜、第２バリアメタル層５６、磁性体層５２１、第１バリアメタル層５５およびを、例えば化学的機械研磨（ＣＭＰ）法等を用いて除去して、溝配線構造の銅膜を主材料とする第２配線１２、６２を形成する。
【０１０６】
さらに図５（２）に示すように、第２配線（ビット線を含む）１２上面からの銅との反応、銅の拡散を抑制するために第３バリアメタル層５８を形成し、次いで磁性体層５２２を形成する。さらに反射防止膜（図示せず）を形成してもよい。第３バリアメタル層５８は、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）などの絶縁膜、もしくは、第１、第２バリアメタル層５５、５６と同様に、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などを用いることができる。また磁性体層５２２は、前記磁性体層５２１と同様の材料で形成することができる。なお、反射防止膜は、その後のリソグラフィー工程の露光時に下地からの反射の影響が問題とならない場合には必須ではない。ここでは、反射防止膜を形成しない場合を説明する。
【０１０７】
次に、通常のレジスト塗布技術を用いて、磁性体層５２２上にレジスト膜（図示せず）を形成する。次いでリソグラフィー技術によって、クラッド構造を残したい部分、つまりＴＭＲ素子が形成される部分の上部にあたる部分のみにレジスト膜を残して、その他の部分のレジスト膜を除去する。
【０１０８】
その後、上記レジスト膜をエッチングマスクに用いて、既知のエッチング技術により、磁性体層５２２および第３バリアメタル層５８をエッチング除去する。このエッチングは、第５絶縁膜４５をエッチング停止層にしてエッチングを行う。このようにして、上記サイドウォール状に形成された磁性体層５２１と、上記磁性体層５２２とからなる磁性体層５２がビット線１２の上面および側面に形成される。なお、第３バリアメタル層５８が絶縁膜で形成される場合には、周辺回路領域８に残してもよい。さらに、上記プロセスによって、周辺回路領域８の第２配線６２上にバリアメタル層が形成されない場合には、別プロセスによって、周辺回路領域８の第２配線６２を被覆するバリアメタル層を形成することが好ましい。
【０１０９】
上記磁気記憶装置の製造方法の第３実施の形態では、第５絶縁膜４５に第２配線（ビット線）１２を形成するための配線溝４５３を形成する際に、キャップ層１３３を被覆するストッパ絶縁膜４５１によりエッチングが停止する。そして、配線溝４５３内面および第５絶縁膜４５表面に第１バリアメタル層５５と磁性体層５２１とを順に形成した後、配線溝４５３底部の磁性体層５２１、第１バリアメタル層５５およびストッパ絶縁膜４５１を除去して上記キャップ層１３３上面を露出させるとともに第５絶縁膜４５上の磁性体層５２１と第１バリアメタル層５５を除去することから、配線溝４５３その側壁に第１バリアメタル層５５を介して磁性体層５２１のサイドウォールが形成される。その際、記憶素子１３上のキャップ層１３３上面が配線溝４５３底部に露出される。その後、配線溝４５３内に第２バリアメタル層５６を介して配線の主材料となる銅膜（導電体）を埋め込んだ後、第５絶縁膜４５上の銅膜および第２バリアメタル層５６を除去して配線溝４５３内に銅膜からなる第２配線（ビット線）１２を形成する。この結果、メモリセル領域６の第２配線１２は第２バリアメタル層５６を介して記憶素子１３上部のキャップ層１３３と接続されることになり、周辺回路領域８の第２配線６２は第２バリアメタル層５６を介してプラグ７２と接続されることになる。このようなプロセスを経ることによって、溝配線形成技術により、第２配線１２の側面を覆う磁性体層５５を容易に形成することが可能になる。
【０１１０】
さらに、第５絶縁膜４５上にメモリセル領域６のビット線１２を被覆する第３バリアメタル層５８を形成した後に磁性体層５２２を形成し、その後、ビット線１２上に磁性体層５２２および第３バリアメタル層５８とを残すようにパターニングを行うことから、ビット線１２の側壁および上面はその側壁に形成された磁性体層５２１と上記磁性体層５２２とによってほぼ被覆される。
【０１１１】
しかも、周辺回路領域８の第２配線６２上には磁性体層５２２は形成されない。したがって、周辺回路領域８の第２配線６２の側壁には磁性体層５２１が形成されているものの、第２配線６２では、その直上に磁性体層５２２を形成しないため、周辺回路領域８における磁性体層５２２の合わせずれ余裕を考慮する必要がない。その結果、周辺回路領域８の第２配線６２は最小設計寸法で形成することができるので、高集積化が可能になる。
【０１１２】
周辺回路領域８に第２配線を形成する方法としては、上記説明した方法以外に、以下のような方法としてもよい。
【０１１３】
例えば、前記磁気記憶装置の製造方法に係る第２実施の形態において、メモリセル領域６のビット線１２を被覆する保護膜８１を形成した後、前記第２実施の形態で説明したのと同様にして、周辺回路領域８に第２配線６２を形成する。その後、メモリセル領域６のビット線１２上の保護膜８１を除去し、メモリセル領域６のビット線１２上および周辺回路領域８の第２配線６２上を被覆するようにバリアメタル層８２および磁性体層５２２を形成し、ビット線１２および第２配線６２の形状にバリアメタル層８２および磁性体層５２２のパターニングを行ってもよい。
【０１１４】
上記各実施の形態では、溝配線のみの構造を記載しているが、溝配線とその底部に形成される接続孔とを同時プロセスにて形成する構造、いわゆるデュアルダマシン構造の場合も含み、配線構造の形状は問わない。また、記憶素子のキャップ層１３３との導通をとるために、導通孔等が存在しても構わない。
【０１１５】
上記各実施の形態では、第１、第２バリアメタル層５５、５６、バリアメタル層８２を用いたプロセスを記載したが、第１配線１１が記憶素子１３側を除いて磁性体層５１に被覆され、第２配線１２が記憶素子１３側を除いて磁性体層５２に被覆されていることを特徴としていれば、第１、第２バリアメタル層５５、５６、バリアメタル層８２が無くても構わない。
【０１１６】
上記各実施の形態では、ビット線１２上および第２配線６２上に形成されるバリアメタル層を、例えばコバルト・タングステン・リン（Ｃｏ−Ｗ−Ｐ）膜で形成することも可能である。この場合、形成方法が配線材料との置換めっきとなるため、メモリセル領域では、その後に形成される磁性体層５２２と配線側壁に形成される磁性体層５２１とが接続されるように形成され、記憶素子１３への電流磁界の印加効率が高められるので、より低電流での書き込みが行える。
【０１１７】
【発明の効果】
以上、説明したように本発明の磁気記憶装置によれば、メモリセル領域内のみの第１配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているので、磁性体層によって第１配線で発生される磁場の利用効率が高められるので、記憶素子への書き込み電流値が低減できる。しかも、第１配線を被覆する磁性体層は、メモリセル領域内のみに形成されていて、それ以外の周辺回路領域には形成されていないため、周辺回路の第１配線では、その配線周りに磁性体層を形成しない分だけ配線の高集積化が可能になる。また、磁性体層が形成されない分、配線面積を増加することができるので、配線抵抗が低減できる。これによって、消費電力の低減、発熱量の低減が可能になる。また、第２配線についても、メモリセル領域内のみの第２配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されているので、第１配線と同様なる作用、効果を得ることができる。
【０１１８】
本発明の磁気記憶装置の製造方法によれば、メモリセル領域の第１配線（書き込みワード線）および第２配線（ビット線）の少なくとも一方の配線の両側面および記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層を形成するいわゆるクラッド構造とするので、磁場の利用効率を高めた磁気記憶装置を製造することができる。それによって、記憶素子への書き込み電流値を低減することが可能になるので、低消費電力、低発熱量の磁気記憶装置を製造することができる。また、メモリセル以外の周辺回路領域においては、従来の配線形成技術を用いることが可能になる。
【図面の簡単な説明】
【図１】本発明の磁気記憶装置に係る第１実施の形態を示す概略構成断面図である。
【図２】本発明の磁気記憶装置に係る第２実施の形態を示す概略構成断面図である。
【図３】本発明の磁気記憶装置の製造方法に係る第１実施の形態を示す製造工程断面図である。
【図４】本発明の磁気記憶装置の製造方法に係る第２実施の形態を示す製造工程断面図である。
【図５】本発明の磁気記憶装置の製造方法に係る第３実施の形態を示す製造工程断面図である。
【図６】磁性体層で形成されるクラッド構造を用いたＭＲＡＭの一部を簡略化して示す概略斜視図である。
【符号の説明】
１…磁気記憶装置、６…メモリセル領域、８…周辺回路領域、１０…半導体素子基板、１１…第１配線（書き込みワード線）、１２…第２配線（ビット線）、１３…記憶素子、５１…磁性体層、６１…第１配線、Ｍ…メモリセル領域、Ｃ…周辺回路領域
Claims (9)
- 同一基板にメモリセル領域と周辺回路領域とが搭載された磁気記憶装置であって、
前記メモリセル領域は、
第１配線と、
前記第１配線と立体的に交差する第２配線と、
前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子とを備え、
前記周辺回路領域は、
前記メモリセル領域の第１配線と同一配線層の第１配線と、
前記メモリセル領域の第２配線と同一配線層の第２配線とを備え、
前記メモリセル領域内のみの前記第１配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されている
ことを特徴とする磁気記憶装置。 - 同一基板にメモリセル領域と周辺回路領域とが搭載された磁気記憶装置であって、
前記メモリセル領域は、
第１配線と、
前記第１配線と立体的に交差する第２配線と、
前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記憶しかつ再生する磁気抵抗効果型の記憶素子とを備え、
前記周辺回路領域は、
前記メモリセル領域の第１配線と同一配線層の第１配線と、
前記メモリセル領域の第２配線と同一配線層の第２配線とを備え、
前記メモリセル領域内のみの前記第２配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されている
ことを特徴とする磁気記憶装置。 - 前記メモリセル領域内のみの前記第２配線の両側面および前記記憶素子に対向する面とは反対側の面に高透磁率層からなる磁性体層が形成されている
ことを特徴とする請求項１記載の磁気記憶装置。 - 前記周辺回路領域内における前記第２配線の一部の面に高透磁率層からなる磁性体層が形成されている
ことを特徴とする請求項２記載の磁気記憶装置。 - 同一基板にメモリセル領域と周辺回路領域とを形成する磁気記憶装置の製造方法であり、
第１配線を形成する工程と、
トンネル絶縁層を強磁性体で挟んでなるもので前記第１配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、
前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備え、
前記第１配線を形成する工程は、
前記メモリセル領域の第１配線を形成する工程と、
前記周辺回路領域の第１配線を形成する工程とからなり、
前記メモリセル領域の第１配線を形成する工程は、
前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、
前記配線溝の内面に高透磁率層からなる磁性体層を形成する工程と、
前記配線溝の内部に前記磁性体層を介して第１配線を形成する工程とを備えた
ことを特徴とする磁気記憶装置の製造方法。 - 同一基板にメモリセル領域と周辺回路領域とを形成する磁気記憶装置の製造方法であり、
第１配線を形成する工程と、
トンネル絶縁層を強磁性体で挟んでなるもので前記第１配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、
前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備え、
前記第２配線を形成する工程は、
前記メモリセル領域の第２配線を形成する工程と、
前記周辺回路領域の第２配線を形成する工程とからなり、
前記メモリセル領域の第２配線を形成する工程は、
前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、
前記配線溝の側面に高透磁率層からなる磁性体層を形成する工程と、
前記配線溝の側面に前記磁性体層を介して前記配線溝を埋め込む第２配線を形成する工程と、
前記第２配線上に高透磁率層からなる磁性体層を形成する工程とを備えた
ことを特徴とする磁気記憶装置の製造方法。 - 前記第２配線を形成する工程は、
前記メモリセル領域の第２配線を形成する工程と、
前記周辺回路領域の第２配線を形成する工程とからなり、
前記メモリセル領域の第２配線を形成する工程は、
前記基板のメモリセル領域を形成する領域に配線溝を形成する工程と、
前記配線溝の側面に高透磁率層からなる磁性体層を形成する工程と、
前記配線溝の側面に前記磁性体層を介して前記配線溝を埋め込む第２配線を形成する工程と、
前記第２配線上に高透磁率層からなる磁性体層を形成する工程とを備えた
ことを特徴とする請求項５記載の磁気記憶装置の製造方法。 - 前記基板のメモリセル領域を形成する領域に配線溝を形成する際に前記基板の周辺回路領域を形成する領域にも配線溝を形成し、
前記メモリセル領域を形成する領域および前記周辺回路領域を形成する領域の配線溝の側面に高透磁率層からなる磁性体層を形成し、
前記メモリセル領域を形成する領域および前記周辺回路領域を形成する領域の配線溝の側面に前記磁性体層を介して前記配線溝を埋め込む第２配線を形成し、
前記メモリセル領域のみの第２配線上に高透磁率層からなる磁性体層を形成する
ことを特徴とする請求項５記載の磁気記憶装置の製造方法。 - 前記基板のメモリセル領域を形成する領域に配線溝を形成する際に前記基板の周辺回路領域を形成する領域にも配線溝を形成し、
前記メモリセル領域を形成する領域および前記周辺回路領域を形成する領域の配線溝の側面に高透磁率層からなる磁性体層を形成し、
前記メモリセル領域を形成する領域および前記周辺回路領域を形成する領域の配線溝の側面に前記磁性体層を介して前記配線溝を埋め込む第２配線を形成し、
前記メモリセル領域のみの第２配線上に高透磁率層からなる磁性体層を形成する
ことを特徴とする請求項６記載の磁気記憶装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161451A JP4329414B2 (ja) | 2003-06-06 | 2003-06-06 | 磁気記憶装置の製造方法 |
| US10/854,215 US7088610B2 (en) | 2003-06-06 | 2004-05-27 | Magnetic memory apparatus and method of manufacturing magnetic memory apparatus |
| TW093115662A TWI236172B (en) | 2003-06-06 | 2004-06-01 | Magnetic memory device and manufacturing method of magnetic memory device |
| KR1020040039799A KR20040108575A (ko) | 2003-06-06 | 2004-06-01 | 자기기억장치 및 자기기억장치의 제조방법 |
| EP04291394A EP1484767B1 (en) | 2003-06-06 | 2004-06-04 | Magnetic memory apparatus and method of manufacturing magnetic memory apparatus |
| DE602004007852T DE602004007852T2 (de) | 2003-06-06 | 2004-06-04 | Magnetspeichervorrichtung und Verfahren zum Herstellen einer Magnetspeichervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161451A JP4329414B2 (ja) | 2003-06-06 | 2003-06-06 | 磁気記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363411A true JP2004363411A (ja) | 2004-12-24 |
| JP4329414B2 JP4329414B2 (ja) | 2009-09-09 |
Family
ID=33157208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003161451A Expired - Fee Related JP4329414B2 (ja) | 2003-06-06 | 2003-06-06 | 磁気記憶装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7088610B2 (ja) |
| EP (1) | EP1484767B1 (ja) |
| JP (1) | JP4329414B2 (ja) |
| KR (1) | KR20040108575A (ja) |
| DE (1) | DE602004007852T2 (ja) |
| TW (1) | TWI236172B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032762A (ja) * | 2004-07-20 | 2006-02-02 | Renesas Technology Corp | 磁気記憶装置およびその製造方法 |
| WO2006051816A1 (ja) * | 2004-11-11 | 2006-05-18 | Nec Corporation | 半導体装置、及びその製造方法 |
| US8492808B2 (en) | 2010-08-19 | 2013-07-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US8664010B2 (en) | 2010-03-31 | 2014-03-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the semiconductor device |
| CN109427381A (zh) * | 2017-08-31 | 2019-03-05 | 桑迪士克科技有限责任公司 | 交叉点自旋累积转矩磁阻式随机存取存储器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2890777A1 (fr) * | 2005-09-14 | 2007-03-16 | St Microelectronics Sa | Memoire vive magnetique |
| JP5546895B2 (ja) * | 2009-04-30 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2011134976A (ja) * | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
| JP5483281B2 (ja) * | 2010-03-31 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置アセンブリ |
| KR20140106590A (ko) | 2011-11-21 | 2014-09-03 | 쌩-고벵 크리스톡스 에 드테끄퇴르 | 반도체 기판 및 형성 방법 |
| KR20130069099A (ko) * | 2011-12-16 | 2013-06-26 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
| KR102634781B1 (ko) | 2017-01-18 | 2024-02-13 | 삼성전자주식회사 | 자기 메모리 장치 |
| US20190027364A1 (en) * | 2017-07-21 | 2019-01-24 | Nanya Technology Corporation | Semiconductor structure and method for preparing the same |
| US11830809B2 (en) * | 2020-03-25 | 2023-11-28 | Intel Corporation | Magnetic structures in integrated circuit package supports |
| TWI769031B (zh) | 2021-07-29 | 2022-06-21 | 力晶積成電子製造股份有限公司 | 鐵電記憶體結構 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| US6724651B2 (en) * | 2001-04-06 | 2004-04-20 | Canon Kabushiki Kaisha | Nonvolatile solid-state memory and method of driving the same |
-
2003
- 2003-06-06 JP JP2003161451A patent/JP4329414B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-27 US US10/854,215 patent/US7088610B2/en not_active Expired - Fee Related
- 2004-06-01 TW TW093115662A patent/TWI236172B/zh not_active IP Right Cessation
- 2004-06-01 KR KR1020040039799A patent/KR20040108575A/ko not_active Application Discontinuation
- 2004-06-04 EP EP04291394A patent/EP1484767B1/en not_active Expired - Fee Related
- 2004-06-04 DE DE602004007852T patent/DE602004007852T2/de not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032762A (ja) * | 2004-07-20 | 2006-02-02 | Renesas Technology Corp | 磁気記憶装置およびその製造方法 |
| WO2006051816A1 (ja) * | 2004-11-11 | 2006-05-18 | Nec Corporation | 半導体装置、及びその製造方法 |
| JPWO2006051816A1 (ja) * | 2004-11-11 | 2008-05-29 | 日本電気株式会社 | 半導体装置、及びその製造方法 |
| JP5007932B2 (ja) * | 2004-11-11 | 2012-08-22 | 日本電気株式会社 | 半導体装置、及びその製造方法 |
| US8664010B2 (en) | 2010-03-31 | 2014-03-04 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the semiconductor device |
| US9035404B2 (en) | 2010-03-31 | 2015-05-19 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the semiconductor device |
| US8492808B2 (en) | 2010-08-19 | 2013-07-23 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN109427381A (zh) * | 2017-08-31 | 2019-03-05 | 桑迪士克科技有限责任公司 | 交叉点自旋累积转矩磁阻式随机存取存储器 |
| CN109427381B (zh) * | 2017-08-31 | 2022-09-27 | 桑迪士克科技有限责任公司 | 交叉点自旋累积转矩磁阻式随机存取存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE602004007852T2 (de) | 2008-04-17 |
| KR20040108575A (ko) | 2004-12-24 |
| EP1484767A3 (en) | 2005-05-11 |
| TWI236172B (en) | 2005-07-11 |
| US20050030821A1 (en) | 2005-02-10 |
| DE602004007852D1 (de) | 2007-09-13 |
| EP1484767A2 (en) | 2004-12-08 |
| US7088610B2 (en) | 2006-08-08 |
| TW200428687A (en) | 2004-12-16 |
| JP4329414B2 (ja) | 2009-09-09 |
| EP1484767B1 (en) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100608248B1 (ko) | 엠램 전극용 키퍼 | |
| US9847476B2 (en) | Armature-clad MRAM device | |
| JP2004040006A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2004514286A (ja) | 自己配列磁気クラッド書き込み線およびその方法 | |
| JP4329414B2 (ja) | 磁気記憶装置の製造方法 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| JP2004214459A (ja) | 不揮発性磁気メモリ装置及びその製造方法 | |
| JP2004006729A (ja) | 磁気記憶装置の製造方法 | |
| JP2005142252A (ja) | アライメントマークの形成方法および半導体装置の製造方法および半導体装置 | |
| JP2003133529A (ja) | 情報記憶装置およびその製造方法 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| US6958503B2 (en) | Nonvolatile magnetic memory device | |
| JP2009081390A (ja) | 磁壁移動型ｍｒａｍ及びその製造方法 | |
| JP2008282940A (ja) | 磁気記憶装置の製造方法 | |
| JP2005340300A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP3596536B2 (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2004235512A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2008021816A (ja) | 不揮発性磁気記憶装置の製造方法 | |
| JP2003282837A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP2005243764A (ja) | 磁気記憶装置の製造方法 | |
| JP2004235510A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2005056976A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2003332650A (ja) | トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法 | |
| JP2004235383A (ja) | 磁気記憶装置の製造方法 | |
| JP2005175374A (ja) | 磁気メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |