JP2006032762A - 磁気記憶装置およびその製造方法 - Google Patents
磁気記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006032762A JP2006032762A JP2004211378A JP2004211378A JP2006032762A JP 2006032762 A JP2006032762 A JP 2006032762A JP 2004211378 A JP2004211378 A JP 2004211378A JP 2004211378 A JP2004211378 A JP 2004211378A JP 2006032762 A JP2006032762 A JP 2006032762A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- magnetic
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 絶縁膜105中には、複数の磁気エレメント104が離間して配設されている。また、絶縁膜105の上には、磁気エレメント104に電気的に接続するビットライン配線112が形成されている。さらに、絶縁膜105の上には、絶縁膜1が、ビットライン配線112の側面および上面を被覆するようにして形成されている。高透磁率膜113は絶縁膜1を介して設けられているので、高透磁率膜113をパターニングしなくとも、隣接するビットライン配線112の間が電気的に接続されることはない。
【選択図】 図5
Description
本実施の形態は、本願第1の磁気記憶装置にかかる発明および本願第1の磁気記憶装置の製造方法にかかる発明に対応している。以下、図1〜図5を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
本実施の形態は、本願第3の磁気記憶装置にかかる発明および本願第2の磁気記憶装置の製造方法にかかる発明に対応している。以下、図6〜図10を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
本実施の形態は、本願第2の磁気記憶装置にかかる発明および本願第3の磁気記憶装置の製造方法にかかる発明に対応している。以下、図11〜図15を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
本実施の形態は、本願第4の磁気記憶装置の製造方法にかかる発明に対応している。以下、図16〜図19を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
102,105,107,202,205,207,302,305,307,402,405,407 層間絶縁膜
103,203,303,403 ストラップ配線
104,204,304,404 磁気エレメント
106,206,306,406 接続孔
108 溝部
110,210,310,410 バリアメタル膜
111,211,311,411 銅膜
112,212,312,412 ビットライン配線
1,114,2,214,3,314,414 絶縁膜
113,313 高透磁率膜
209,309,409 第1の高透磁率膜
213,4 第2の高透磁率膜
Claims (19)
- 第1の絶縁膜中に離間して配設された複数の磁気エレメントと、
前記第1の絶縁膜の上に設けられて、前記磁気エレメントに電気的に接続する配線と、
前記第1の絶縁膜の上に設けられて、前記配線の側面および上面を被覆する第2の絶縁膜と、
前記第2の絶縁膜の上に設けられ、前記第2の絶縁膜を介して前記配線の側面および上面を被覆する高透磁率膜とを有し、
前記磁気エレメントは前記配線の直下に位置することを特徴とする磁気記憶装置。 - 第1の絶縁膜中に離間して配設された複数の磁気エレメントと、
前記第1の絶縁膜の上に設けられて、前記磁気エレメントに電気的に接続する配線と、
前記第1の絶縁膜の上に設けられて、前記配線の側面および上面を被覆する高透磁率膜とを有し、
前記配線の側面と前記高透磁率膜との間には第2の絶縁膜が設けられているとともに、前記配線の上面と前記高透磁率膜との間には第3の絶縁膜が設けられていて、
前記磁気エレメントは前記配線の直下に位置することを特徴とする磁気記憶装置。 - 前記高透磁率膜は、パーマロイ膜、Fe膜、Co膜、Ni膜、FeSi膜、FeAlSi膜およびFeCoV膜よりなる群から選ばれるいずれか1の膜である請求項1または2に記載の磁気記憶装置。
- 第1の絶縁膜中に離間して配設された複数の磁気エレメントと、
前記第1の絶縁膜の上に設けられた第2の絶縁膜と、
前記第2の絶縁膜中に埋め込まれて、前記磁気エレメントに電気的に接続する配線と、
前記配線の側面に設けられた第1の高透磁率膜と、
前記配線および前記第2の絶縁膜の上に設けられた第3の絶縁膜と、
前記第3の絶縁膜の上に設けられた第2の高透磁率膜とを有することを特徴とする磁気記憶装置。 - 前記第1の高透磁率膜は、パーマロイ膜、Fe膜、Co膜、Ni膜、FeSi膜、FeAlSi膜およびFeCoV膜よりなる群から選ばれるいずれか1の膜である請求項4に記載の磁気記憶装置。
- 前記第2の高透磁率膜は、パーマロイ膜、Fe膜、Co膜、Ni膜、FeSi膜、FeAlSi膜およびFeCoV膜よりなる群から選ばれるいずれか1の膜である請求項4に記載の磁気記憶装置。
- 前記パーマロイ膜は、NiFe膜およびCoNiFe膜のいずれか一方である請求項3,5または6に記載の磁気記憶装置。
- 前記高透磁率膜はメモリセル部分にのみ設けられている請求項1〜7に記載の磁気記憶装置。
- 第1の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第1の絶縁膜の上に、前記磁気エレメントに電気的に接続する配線を形成する工程と、
前記第1の絶縁膜並びに前記配線の側面および上面を被覆するようにして第2の絶縁膜を形成する工程と、
前記第2の絶縁膜の上に高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置の製造方法。 - 第1の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に前記磁気エレメントに至る開口部を形成する工程と、
前記開口部の内部に導電層を埋め込んで、前記磁気エレメントに電気的に接続する配線を形成する工程と、
前記配線および前記第2の絶縁膜の上に第3の絶縁膜を形成する工程と、
前記配線の側面および上面を除いて、前記第2の絶縁膜および前記第3の絶縁膜を除去する工程と、
前記第1の絶縁膜、前記第2の絶縁膜および前記第3の絶縁膜を被覆するようにして高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置の製造方法。 - 前記第2の絶縁膜および前記第3の絶縁膜を除去する工程は、前記第3の絶縁膜の上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記第3の絶縁膜および前記第2の絶縁膜をドライエッチングする工程とを有する請求項10に記載の磁気記憶装置の製造方法。 - 前記第2の絶縁膜および前記第3の絶縁膜を除去する工程は、前記第3の絶縁膜の上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記第3の絶縁膜をドライエッチングする工程と、
前記レジスト膜を除去する工程と、
前記第3の絶縁膜をマスクとして前記第2の絶縁膜をドライエッチングする工程とを有する請求項10に記載の磁気記憶装置の製造方法。 - 前記高透磁率膜は、パーマロイ膜、Fe膜、Co膜、Ni膜、FeSi膜、FeAlSi膜およびFeCoV膜よりなる群から選ばれるいずれか1の膜である請求項9〜12に記載の磁気記憶装置の製造方法。
- 第1の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に前記磁気エレメントに至る開口部を形成する工程と、
前記開口部の側壁に第1の高透磁率膜を形成する工程と、
前記第1の高透磁率膜が形成された前記開口部の内部に導電層を埋め込んで、前記磁気エレメントに電気的に接続する配線を形成する工程と、
前記配線および前記第2の絶縁膜の上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜の上に第2の高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置。 - 前記第2の高透磁率膜は、パーマロイ膜、Fe膜、Co膜、Ni膜、FeSi膜、FeAlSi膜およびFeCoV膜よりなる群から選ばれるいずれか1の膜である請求項14に記載の磁気記憶装置の製造方法。
- 第1の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜に前記磁気エレメントに至る開口部を形成する工程と、
前記開口部の側壁に第1の高透磁率膜を形成する工程と、
前記第1の高透磁率膜が形成された前記開口部の内部に導電層を埋め込んで、前記磁気エレメントに電気的に接続する配線を形成する工程と、
無電解めっき法を用いて、前記配線の上に選択的に第2の高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置の製造方法。 - 前記第2の高透磁率膜は、Co膜、Ni膜並びにCoおよびNiのいずれか一方を含む合金膜よりなる群から選ばれる1の膜である請求項16に記載の磁気記憶装置の製造方法。
- 前記第1の高透磁率膜は、パーマロイ膜、Fe膜、Co膜、Ni膜、FeSi膜、FeAlSi膜およびFeCoV膜よりなる群から選ばれるいずれか1の膜である請求項14〜17に記載の磁気記憶装置の製造方法。
- 前記パーマロイ膜は、NiFe膜およびCoNiFe膜のいずれか一方である請求項13,15または18に記載の磁気記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211378A JP4828807B2 (ja) | 2004-07-20 | 2004-07-20 | 磁気記憶装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004211378A JP4828807B2 (ja) | 2004-07-20 | 2004-07-20 | 磁気記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032762A true JP2006032762A (ja) | 2006-02-02 |
JP4828807B2 JP4828807B2 (ja) | 2011-11-30 |
Family
ID=35898720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004211378A Expired - Fee Related JP4828807B2 (ja) | 2004-07-20 | 2004-07-20 | 磁気記憶装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4828807B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038221A (ja) * | 2007-08-02 | 2009-02-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US8508987B2 (en) | 2009-05-27 | 2013-08-13 | Renesas Electronics Corporation | Semiconductor device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110938A (ja) * | 2000-07-27 | 2002-04-12 | Toshiba Corp | 磁気記憶装置 |
JP2003243631A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
JP2004119511A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
JP2004514286A (ja) * | 2000-11-15 | 2004-05-13 | モトローラ・インコーポレイテッド | 自己配列磁気クラッド書き込み線およびその方法 |
JP2004140386A (ja) * | 2001-06-19 | 2004-05-13 | Matsushita Electric Ind Co Ltd | 磁気メモリ、およびこれを用いた磁気メモリ装置 |
JP2004140091A (ja) * | 2002-10-16 | 2004-05-13 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2004165661A (ja) * | 2002-11-13 | 2004-06-10 | Hewlett-Packard Development Co Lp | 非対称に被覆された導体を有するmram |
JP2004363411A (ja) * | 2003-06-06 | 2004-12-24 | Sony Corp | 磁気記憶装置および磁気記憶装置の製造方法 |
JP2006515116A (ja) * | 2003-02-05 | 2006-05-18 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 高密度及び高プログラミング効率のmram設計 |
-
2004
- 2004-07-20 JP JP2004211378A patent/JP4828807B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110938A (ja) * | 2000-07-27 | 2002-04-12 | Toshiba Corp | 磁気記憶装置 |
JP2004514286A (ja) * | 2000-11-15 | 2004-05-13 | モトローラ・インコーポレイテッド | 自己配列磁気クラッド書き込み線およびその方法 |
JP2004140386A (ja) * | 2001-06-19 | 2004-05-13 | Matsushita Electric Ind Co Ltd | 磁気メモリ、およびこれを用いた磁気メモリ装置 |
JP2003243631A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
JP2004119511A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
JP2004140091A (ja) * | 2002-10-16 | 2004-05-13 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2004165661A (ja) * | 2002-11-13 | 2004-06-10 | Hewlett-Packard Development Co Lp | 非対称に被覆された導体を有するmram |
JP2006515116A (ja) * | 2003-02-05 | 2006-05-18 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 高密度及び高プログラミング効率のmram設計 |
JP2004363411A (ja) * | 2003-06-06 | 2004-12-24 | Sony Corp | 磁気記憶装置および磁気記憶装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038221A (ja) * | 2007-08-02 | 2009-02-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US8508987B2 (en) | 2009-05-27 | 2013-08-13 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4828807B2 (ja) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282162B (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
JP5013494B2 (ja) | 磁性メモリの製造方法 | |
JP4186046B2 (ja) | Mram電極用保護構造 | |
KR101266656B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101036722B1 (ko) | 마그네토레지스티브 ram 장치 및 제조 방법 | |
US7144744B2 (en) | Magnetoresistive random access memory device structures and methods for fabricating the same | |
US9231193B2 (en) | Magnetic memory and manufacturing method thereof | |
US20110298070A1 (en) | Semiconductor Device Having Magnetoresistive Element and Manufacturing Method Thereof | |
US20050158992A1 (en) | Cladded conductor for use in a magnetoelectronics device and method for fabricating the same | |
JP2007158336A (ja) | Mtjmram素子およびその製造方法、並びにmtjmramアレイ | |
JP2004128229A (ja) | 磁性メモリ及びその製造方法 | |
JP2008226919A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
TW584940B (en) | Semiconductor integrated circuit device and the manufacturing method thereof | |
US20060170068A1 (en) | Magnetoelectronic devices utilizing protective capping layers and methods of fabricating the same | |
JP2004006729A (ja) | 磁気記憶装置の製造方法 | |
JP2011066190A (ja) | 半導体装置およびその製造方法 | |
JP2005526379A (ja) | Mramデバイスのクラッド磁界強化 | |
CN110875421B (zh) | 磁阻式存储单元及其制造方法 | |
KR20050085682A (ko) | 자기전자 디바이스에서 사용하기 위한 플럭스 집중시스템을 제작하는 방법 | |
JP4828807B2 (ja) | 磁気記憶装置およびその製造方法 | |
JP2011134976A (ja) | 半導体装置 | |
JP5007932B2 (ja) | 半導体装置、及びその製造方法 | |
JP2004055918A (ja) | 磁気記憶装置及びその製造方法 | |
US7564109B2 (en) | MRAM and method of manufacturing the same | |
JP2009038221A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |