JP2005526379A - Ｍｒａｍデバイスのクラッド磁界強化 - Google Patents

Abstract

磁気抵抗ランダムアクセスメモリデバイスに近接配置される金属配線領域を含む磁気抵抗メモリデバイスに書込みを行なう導電ラインであって、金属配線領域は磁界を生成する電流を供給し、そして金属配線領域は長さ及び幅を有する金属層を含み、かつ、第１辺、第２辺、第３辺、及び第４辺を有し、この場合厚さを有する強磁性クラッド領域は、金属層の第１辺、第２辺、第３辺、及び第４辺の上に位置し、そして第１辺の上に位置する強磁性クラッド領域は、金属層の長さよりも短い長さ及び強磁性クラッド領域の厚さにほぼ等しい幅を有するトレンチを有する。トレンチの長さを変えて磁界の大きさを調整することができる。

Description

本発明は半導体メモリ装置に関する。
より詳細には、本発明は磁界を利用する半導体ランダムアクセスメモリデバイスの書込み磁界の強化に関する。

磁気抵抗ランダムアクセスメモリ（以下、「ＭＲＡＭ」と呼ぶ）デバイスは、非強磁性層群により分離される強磁性層群を含む構造を有する。強磁性層群の各々は自由磁気モーメントベクトルを有し、このベクトルは或る方向に固定された固定磁気モーメントベクトルに対して、幾つかの好適な方向の内の一つの方向に向けることができる。

固有の抵抗値は、固定磁気モーメントベクトルに対して自由磁気モーメントベクトルを傾けることにより生成される。これらの固有抵抗値を使用して記憶情報を表現する。従って、記憶情報は磁気メモリデバイスの抵抗変化を検知することにより読み出される。通常の磁気メモリデバイスにおいては、２つの抵抗状態が利用できる。記憶状態は、センス電流をセンスラインのセルに流して状態を表す磁気抵抗値の間の相違を検出することにより読み出すことができる。

ＭＲＡＭデバイスにおいては、銅配線のような電流搬送導電体が生成する磁界によりメモリセルに書込みを行なう。通常２つの直交配線を採用し、この場合第１の配線（以下、ビットラインと呼ぶ）はＭＲＡＭデバイスの上方に位置し、第２の配線（以下、デジットラインと呼ぶ）はＭＲＡＭデバイスの下方に位置する。ビットライン及びデジットラインの目的は、磁界を発生させてＭＲＡＭデバイスに書込みを行なうことである。

ＭＲＡＭデバイスに書込みを行なうに際しての問題は、十分な大きさの磁界を生じさせるのに大きな電流が必要になることである。これは特にラップトップコンピュータ、携帯電話、ページャ、及び他の携帯電子装置のような低電力アプリケーションに対して問題となる。また、磁気メモリセルのサイズが小さくなってメモリの面記録密度が増大するにつれて、強磁性の自由層に書込みを行なうために必要とされる磁界を増大させて、熱変動に対する記憶状態の安定性を維持しなければならない。さらに、ＭＲＡＭデバイスは磁気メモリ素子及び他の回路、例えば磁気メモリ素子用の制御回路、磁気メモリ素子の状態を検出するコンパレータ、入出力回路などを集積化している。これらの回路は普通、システムの消費電力を減らすために低電流及び高効率で動作するＣＭＯＳ技術プロセスにより形成される。

従来技術においては、ビットライン及びデジットラインは通常、強磁性クラッド領域に囲まれて磁界をＭＲＡＭデバイスに向けて集中させる。被覆されない導電ラインの場合、磁界は等式Ｈ≒Ｉ／２・ｗで与えられ、この場合Ｉは導電ラインを流れる電流であり、ｗは導電ラインの幅である。議論を簡単にするために、我々はビットラインと導電ラインとの間の有限距離により生じる磁気損失だけでなく、導電ラインの有限膜厚により生じる磁気損失も無視する。しかしながら３辺が被覆される導電ラインの場合、磁界は等式Ｈ≒Ｉ／ｗで与えられ、この式から、被覆されないビットラインに比べて磁界が２倍大きいことがわかる。従って、強磁性クラッド領域を付加することにより所与の電流に対する導電ラインの磁界を増やすことができる。このように、強磁性クラッド領域を付加することにより、少ない電流でＭＲＡＭデバイスに書込みを行なうことが可能になる。しかしながら、
電流を更に減らしてＭＲＡＭデバイスがさらにＣＭＯＳ技術により形成し易くなるようになることが要求されている。

従って、従来技術固有の上述した他の不具合を改善すれば大きな利点が得られることになる。
従って本発明の目的の１つは、新規の改良型磁気抵抗ランダムアクセスメモリデバイスを提供することにある。

本発明の目的の１つは、デバイスの消費電力を減らす新規の改良型磁気抵抗ランダムアクセスメモリデバイスを提供することにある。
本発明のさらなる目的は、ＣＭＯＳ技術により一層形成し易くなる新規の改良型磁気抵抗ランダムアクセスメモリデバイスを提供することにある。

本発明の別の目的は、ＣＭＯＳ技術において通常使用する電流で動作する新規の改良型磁気抵抗ランダムアクセスメモリデバイスを提供することにある。

上に特定した目的及び利点、及びその他を実現するために、金属配線領域を含み、ＭＲＡＭデバイスに書込みを行なう導電ラインを開示し、この場合金属配線領域は磁界を生成する電流を供給する機能を有する。金属配線領域は、厚さ及び幅、及び第１辺、第２辺、第３辺、及び第４辺を有する金属層を含み、この場合厚さを有する強磁性クラッド領域を金属層の第１辺、第２辺、第３辺、及び第４辺の上に配置する。さらに、第１辺の上に位置する強磁性クラッド領域は金属層の幅ｗよりも狭い幅ｇ及び強磁性クラッド領域の厚さにほぼ等しい深さを有するトレンチを有する。強磁性クラッド領域内のトレンチは磁気抵抗ランダムアクセスメモリデバイスに隣接して配置される。トレンチの目的は磁界を磁気抵抗ランダムアクセスメモリデバイスの近傍に集中させるためであり、この場合磁界は金属層の幅をトレンチの幅で除して得られるｗ／ｇにほぼ等しい倍数だけ増大する。

図１を参照すると、本発明に従ってＭＲＡＭデバイス１０に書込みを行なうための導電ライン５の簡易化した断面図が示されている。導電ライン５はＭＲＡＭデバイス１０に近接配置され、基板７に埋め込まれた金属配線領域９を含み、この場合金属配線領域９は磁界を生成してＭＲＡＭデバイス１０を切り替える電流を供給する機能を有する。ｘ−ｙ座標システム２６を本議論の基準として使用する。本実施形態においては、ＭＲＡＭデバイス１０は誘電体中間層１４及び金属コンタクト層１２により支持され、このコンタクト層はＭＲＡＭデバイス１０をトランジスタ（図示せず）に接続する。ここで、金属配線領域９を他の構成の中でＭＲＡＭデバイス１０に対して位置させて、金属配線領域９を流れる電流により生じる磁界がＭＲＡＭデバイス１０に書込みを行なうために十分な大きさとなるようにすることができることを理解されたい。

金属配線領域９は金属層１７を含み、この金属層は幅１６及び厚さ２１、さらに第１辺１１、第２辺１３、第３辺１５及び第４辺１８を有する。好適な実施形態においては、金属層１７は銅を含むが、金属層１７がアルミニウム、銀、金、白金、または他の適切な全ての導電材料のような他の金属を含み得ることを理解できるであろう。通常、金属層１７は物理気相成長（以下、ＰＶＤと呼ぶ）及び電解メッキまたは別の適切な堆積技術により成膜する。

厚さ２３の強磁性クラッド領域２４を金属層１７の第１辺１１、第２辺１３、第３辺１５、及び第４辺１８の上に位置させる。第１辺１１上に位置する強磁性クラッド領域２４は金属層１７の幅１６よりも狭い幅１９のトレンチ２２を有する。さらに、トレンチ２２
は強磁性クラッド領域２４の厚さ２３にほぼ等しい深さ２５を有する。イオンミリングを使用してトレンチ２２を形成することができ、そしてスペーサ層も必要となる。

好適な実施形態においては、強磁性クラッド領域２４は高い透磁率を有するＮｉＦｅＣｏ合金のような強磁性材料を含む。高い透磁率により、クラッド領域の磁化が印加磁界に応じて回転し、これにより強磁性クラッド領域の磁束集中及び磁界強化が可能になる。矩形金属層を例示し、記載しているが、他の構成または形状を使用することができ、そして全てのそのような構成または形状が記載した辺を有し、そして幅及び深さを含むことができることを理解できるであろう。また、金属配線領域９に含まれる種々の層を、この技術分野の当業者には公知の他の半導体パターニング及びエッチング技術を使用して形成することができる。

この特定の実施形態においては、ＭＲＡＭデバイス１０はこの技術分野では既の方法に従って形成される標準ＭＲＡＭビットである。本明細書では簡単のために標準ＭＲＡＭビットを例示しているが、この技術分野の当業者であれば多くの他のタイプのデバイスを設けることができることを理解できるであろう。また、単一ＭＲＡＭビットを簡単のために例示しているが、例えば全体のデバイスアレイまたは磁気メモリビットアレイ周辺近傍の制御／駆動回路を形成することができることも理解されるものと考えられる。

議論を簡単にするために、磁気メモリビットと物理的にコンタクトしていないデジットラインについて図１を参照しながら議論する。しかしながら、図には磁気メモリビットに物理的にコンタクトしていないデジットラインを例示しているが、本開示により磁気メモリビットと物理的にコンタクトしているデジットラインを形成することも想到し得ることは理解できるものと考える。このように、別の実施形態においては、ＭＲＡＭデバイス１０と磁気結合デジットラインとの間に物理コンタクトが行なわれることを理解できるものと考えられる。

強磁性クラッド領域２４は基板７に標準の半導体パターニング及びエッチング技術を使用してトレンチを掘ることにより形成することができる。また、強磁性クラッド領域２４を単一層として示しているが、強磁性クラッド領域２４は複数の層を含むことができることを理解できるであろう。例えば、この技術分野の当業者には、金属層／強磁性層／金属層を効率的なクラッド層として使用することは公知であり、この場合これらの金属層はタンタルを含み、そして強磁性層はニッケル鉄（ＮｉＦｅ）を含むことができる。しかしながら本実施形態においては簡単化のために、強磁性クラッド領域２４をＮｉＦｅのような強磁性材料からなる一の層を含むものとして例示している。

図１の導電ライン５はＭＲＡＭデバイス１０の下方に位置する金属配線領域９を示している。このように配置された金属配線領域は多くの場合デジットラインと呼ばれる。しかしながら、別の金属配線領域をこの技術分野の当業者に公知の標準半導体プロセスを使用してＭＲＡＭデバイス１０の上方に同様な方法で形成することができ、そしてビットラインと呼ぶことができることがわかるであろう。またビットラインは、今議論しようとしている自己整合プロセスを使用して形成することができる。また、これが着目する領域のみ、特に金属配線領域９を示す模式図であることが理解できるであろう。さらに本実施形態においては、金属層群をＭＲＡＭデバイス１０の上に積層する形で示しているが、金属層群を他の構成の中でＭＲＡＭデバイス１０に対して配置することができることが理解され得るものと考えられ、この場合金属層群はＭＲＡＭデバイス１０に書込みを行なうために十分大きな磁界を供給する。

図２を参照すると、幅１９に対するｘ−ｙ座標システム２６（図１参照）を基準にしてｘ方向の磁界強度をプロット２７したものを示している。プロット２７のデータは静磁気
数学ソルバーを使用して求めたものであり、幅１６は０．９μｍに等しく、厚さ２１は０．４μｍに等しいものとしている。さらに強磁性クラッド領域２４はＮｉ_８０Ｆｅ_２０を含んでおり、そして厚さ２３は２５ｎｍに等しいと仮定している。またプロット２７は金属層１７上方０．１５μｍのポイントで、かつ、４ｍＡの電流が流れる金属層１７の中心を覆う磁界の大きさを示している。またプロット２７を幅１６に対して、磁界の大きさが幅１６が幅１９に等しい場合に１となるように正規化している。従って、幅１９を調整して磁界の大きさを選択する。磁界は、幅１６を幅１９で除した値にほぼ等しい倍数分だけ増大する。このようにしてプロット２７は、磁界の大きさを幅１９を狭くすることにより増大させることができることを示している。

このように、磁界の大きさが幅１９を狭くすると増大するので、導電ライン５はＭＲＡＭデバイス１０に書込みを行なうために必要な電流及び電力を減らす。強磁性クラッド領域２４のトレンチ２２は磁界の大きさが増大するように磁束をより小さな領域に集中させようとする。従って、ＭＲＡＭデバイス１０はＣＭＯＳ技術が通常使用する低電流に一層適合することができる。

磁気抵抗メモリデバイスに書込みを行なう導電ラインを形成する一の実施形態について以下に議論し、その様子を図３，４，５及び６に示す。図３を参照すると、この形成方法は、配線形成層３０を設ける工程と、配線形成層３０内に底面３９、第１辺３６及び第２辺３８を有するトレンチ３４をパターニング及びエッチングにより形成する工程とを含む。トレンチ３４はこの技術分野の当業者には公知のドライエッチング、ウェットエッチング、または他の適切なエッチングプロセスを使用して形成することができる。また、導電ラインを他の実施形態において標準のリソグラフィ及びエッチングにより形成することができることは理解できるであろう。

強磁性クラッド領域３３をトレンチ３４内に成膜し、そしてトレンチ３４の底面３９、第１辺３６、及び第２辺３８の上に位置させる。さらに、スペーサ層３５をトレンチ３４内の強磁性クラッド領域３３の上に位置させる。スペーサ層３５はシリコン酸化膜、シリコン窒化膜、または別の適切な材料を含むことができる。次にスペーサ層３５をイオンミリング（図４参照）すると、イオンはトレンチ３４内でかつ、底面３９の上に在るスペーサ層３５及び強磁性クラッド領域３３を通過して配線形成層３０に達し、強磁性クラッド領域３３内にトレンチまたは間隙３１を形成する（図５参照）。イオンミリングは異方性エッチング技術の一例であり、そして化学成分または反応性成分を有する他の異方性エッチング技術も使用できることが理解できるであろう。

トレンチ３４内からのスペーサ材料３５を除去し、そして導電材料３７をトレンチ３４内に、かつトレンチ３４内の強磁性クラッド層３３に隣接して成膜する（図６参照）。導電材料３７は電気化学堆積法または別の適切な堆積技術を使用して形成することができる。次に強磁性クラッド領域３３を導電材料３７の上に形成する。本実施形態においては、ＭＲＡＭデバイス１０を導電材料３７の下方に、かつ間隙３１に隣接して位置させるが、そうでない場合には間隙３１をＭＲＡＭデバイス１０の相対的配置に依存する形で位置させることができる。本実施形態は、強磁性クラッド領域３３の間隙が、エッチング形成されたトレンチに対して自己整合するという利点を有する。

図３，４，５及び６を参照して議論した自己整合型の実施形態の変形例においては、強磁性クラッド領域を異方性膜堆積法を使用してトレンチ３４の底面３９の上にのみ成膜する。次に強磁性クラッド領域３３の間隙３１を前述同様スペーサ層及び異方性エッチングを使用してパターニングする。さらに異方性エッチングの後、スペーサを除去し、そして４辺を有する導電材料３７を電気化学堆積法または別の適切な堆積技術を使用して形成する。次に導電材料３７を囲む配線形成層３０を除去して導電材料３７を露出させ、そして
次に強磁性クラッド領域３３を導電材料３７の上に位置させて強磁性クラッド領域３３が導電材料３７を囲み、かつ底面３９に隣接して位置する間隙３１を有するようにする。強磁性クラッド領域３３は、隣接ビットライン間の磁性材料を除去するように機能する、材料を減じるエッチングと組み合わせた電気化学堆積法またはＰＶＤを使用して成膜することができる。電気化学堆積法は強磁性クラッド領域３３及び導電材料３７に対して自己整合する利点を有し、そして高コストになるリソグラフィ工程を行なう必要を無くす。さらに、電解メッキはトレンチに材料を堆積させる際に高アスペクト比が得られるという利点を有する。

この技術分野の当業者であれば、この明細書において例示のために選択した実施形態に対して容易に種々の変更及び変形を加え得るであろう。このような変更及び変形が本発明の技術思想を逸脱しない範囲において、これらの変更及び変形は以下に示す請求項の公正な解釈によってのみ評価される本発明の技術範囲に含まれるものである。

この技術分野の当業者が本発明を理解し、実施できるように明瞭、かつ正確な観点から十分に行なわれた記載を踏まえて本発明の請求項を以下に記載するものである。

本発明による導電ラインを示す断面図。 導電ラインから或る距離だけ離れた位置における、強磁性クラッド領域内のトレンチの幅に対する磁界の大きさを示すグラフ。 メモリビットの上方に位置する金属配線領域を形成するプロセスにおける連続する工程を示す断面図。 メモリビットの上方に位置する金属配線領域を形成するプロセスにおける連続する工程を示す断面図。 メモリビットの上方に位置する金属配線領域を形成するプロセスにおける連続する工程を示す断面図。 メモリビットの上方に位置する金属配線領域を形成するプロセスにおける連続する工程を示す断面図。

Claims (4)

1. 磁気抵抗メモリデバイスに書込みを行なう導電ラインであって、
   磁気抵抗ランダムアクセスメモリデバイスの近接に配置された導電性配線領域と、前記配線領域は磁界を生成する電流を流す機能を有するとともに、厚さ、幅、及び第１辺、第２辺、第３辺、及び第４辺を備えた導電層を有することと、
   前記導電層の前記第１辺、前記第２辺、前記第３辺、及び前記第４辺の上に設けられ厚さを有する強磁性クラッド領域と、
   前記第１辺の上に位置する前記強磁性クラッド領域は前記導電層の前記幅よりも狭い幅及び前記強磁性クラッド領域の前記厚さにほぼ等しい深さを有するトレンチを画定することとからなる導電ライン。
2. 磁気抵抗メモリデバイスに書込みを行なう導電ラインであって、
   磁気抵抗ランダムアクセスメモリデバイスに近接して配置される、金属配線ビット領域及び金属配線デジット領域の内の少なくとも１つと、前記金属配線ビット領域及び金属配線デジット領域は磁界を生成する電流を供給する機能を有することと、前記金属配線ビット領域及び金属配線デジット領域は長さ及び幅、及び第１辺、第２辺、第３辺、及び第４辺を有する導電層を有することと、
   前記導電層の前記第１辺、前記第２辺、前記第３辺、及び前記第４辺の上に位置して厚さを有する強磁性クラッド領域と、
   前記第１辺の上に位置する前記強磁性クラッド領域は、前記導電層の前記幅よりも狭い幅と、前記強磁性クラッド領域の前記厚さにほぼ等しい深さとを有する間隙を画定することと、前記間隙は前記磁気抵抗ランダムアクセスメモリデバイスに隣接して配置されることとからなる導電ライン。
3. 磁気抵抗メモリデバイスに書込みを行なう導電ラインを、次の工程を最適な順序で実施することにより形成する方法であって、
   金属形成層を設ける工程と、
   前記金属形成層内に第１辺、第２辺、及び第３辺を有するトレンチをパターニング及びエッチングにより形成する工程と、
   前記トレンチ内に、前記トレンチの前記第１辺、前記第２辺、及び前記第３辺の上に位置する第１強磁性クラッド領域を堆積させる工程と、
   前記トレンチ内に、前記トレンチ内の前記第１強磁性クラッド領域に隣接する金属層を堆積させる工程と、
   前記金属層の上に位置し、かつ、前記第１強磁性クラッド領域とコンタクトする第２強磁性クラッド領域を堆積させる工程と、
   前記第１及び第２強磁性クラッド領域の内の一つを貫通する間隙を形成する工程と、
   前記間隙に近接して磁気抵抗ランダムアクセスメモリデバイスを配置する工程とを備える方法。
4. 磁気抵抗メモリデバイスに書込みを行なう導電ラインが生成する磁界の大きさを調整する方法であって、
   金属形成層を設ける工程と、
   第１辺、第２辺、第３辺、及び第４辺を有する領域であって、幅を有する金属層を含む金属配線領域を形成する工程と、
   前記金属配線領域の前記第１辺、前記第２辺、前記第３辺、及び第４辺の上に、厚さを有する強磁性クラッド領域を位置させる工程と、
   前記強磁性クラッド領域を貫通するトレンチをパターニング及びエッチングにより形成する工程であって、前記トレンチが、前記強磁性クラッド領域の前記厚さにほぼ等しい深さを有し、かつ、前記金属層の前記幅よりも狭い幅を有する工程と、
   前記強磁性クラッド領域を貫通する前記トレンチに隣接して磁気抵抗ランダムアクセスメモリデバイスを配置する工程とを備える方法。

Images