JPH09204770A - 磁気メモリおよびその方法 - Google Patents

磁気メモリおよびその方法

Info

Publication number
JPH09204770A
JPH09204770A JP8326133A JP32613396A JPH09204770A JP H09204770 A JPH09204770 A JP H09204770A JP 8326133 A JP8326133 A JP 8326133A JP 32613396 A JP32613396 A JP 32613396A JP H09204770 A JPH09204770 A JP H09204770A
Authority
JP
Japan
Prior art keywords
magnetic
conductor
magnetic field
memory cell
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8326133A
Other languages
English (en)
Other versions
JP3831461B2 (ja
Inventor
Eugene Chen
ユーゲン・チェン
Saied N Tehrani
セイド・エヌ・テラニ
Mark Durlam
マーク・ダーラム
Xiaodong T Zhu
クシアオドン・ティー・ズー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH09204770A publication Critical patent/JPH09204770A/ja
Application granted granted Critical
Publication of JP3831461B2 publication Critical patent/JP3831461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 電力消費が少なく、特定のメモリ・セルの読
み出しまたは書き込みを行うときに隣接するメモリ・セ
ルに影響を与えず、メモリ・セル間に大きな距離を必要
としない磁気メモリを提供する。 【解決手段】 磁気メモリは磁性体を利用して、磁場を
磁気メモリ・セル素子内に集中させる。磁性体は、磁気
メモリに書き込みおよび読み出しを行うために必要な電
流量を減少させる効果がある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に磁気抵抗
物質(magnetoresistive materials)に関し、更に特定す
れば磁気抵抗物質を用いた新規なメモリに関するもので
ある。
【０００２】
【従来の技術】過去において、これまで種々の磁気抵抗
物質を利用して不揮発性メモリを形成してきた。典型的
に、このようなメモリは、異方性磁気抵抗（ＡＭＲ:ani
sotropic magnetoresistive ）または巨大磁気抵抗（Ｇ
ＭＲ:giant magnetoresistive）多層磁気素子を、基本
メモリ・セル素子として利用している。この基本メモリ
・セル素子を誘電体で被覆し、ワード導体即ちワード線
が基本メモリ・セル素子に対して直角にこの誘電体と交
差する。従来のメモリに伴う問題の１つに、電力消費(p
ower dissipation) が上げられる。メモリの読み書きを
行うのに十分な磁場を生成するためには、大電流が必要
であり、その結果、電力消費が多くなる（通常、５０ミ
リワット／ビット以上）。
【０００３】この大電流が発生する大磁場（通常、約５
０エルステッド以上）のために、各メモリ・セル間には
大きな距離（通常、メモリ・セルの長さ以上）を設け
て、隣接するメモリ・セルに対するこの大磁場の影響を
防止する必要がある。
【０００４】
【発明が解決しようとする課題】したがって、電力消費
が少なく（５０ミリワット／ビット未満）、特定のメモ
リ・セルの読み出しまたは書き込みを行うときに隣接す
るメモリ・セルに影響を与えず、メモリ・セル間に大き
な距離を必要としない磁気メモリを有することができれ
ば望ましいであろう。
【０００５】
【課題を解決するための手段】本発明は磁気抵抗物質を
用いた磁気メモリを提供する。この磁気メモリは磁性体
を利用して、磁場を磁気メモリ・セル素子内に集中させ
る。磁性体は、磁気メモリに書き込みおよび読み出しを
行うために必要な電流量を減少させる効果がある。導体
から離れるように磁場を集中させ、磁場を素子内に集中
させることによって、磁場を生成するために必要な電流
量を減少させる。必要な電流を減らせば、メモリによる
電力消費量も少なくなる。加えて、磁気メモリ素子は、
隣接する磁気メモリ・セルが発生する磁場の影響が減少
するように機能する。この遮蔽効果によって、メモリ・
セルを密接配置しても、隣接するメモリ・セルの磁場に
よって、これらのメモリ・セルが妨害を受けることはな
い。
【０００６】
【発明の実施の形態】図１は、磁気メモリ・セル１０を
有する、磁気メモリ・アレイの一部即ち磁気メモリを示
す拡大断面図である。メモリおよびセル１０は基板１１
を含み、その上にセル１０の他の部分が形成されてい
る。磁気メモリ・セル１０は磁気メモリ・セル素子１４
を含み、この素子１４の中に情報が磁化ベクトル(magne
tizationvector)の形で記憶される。好適実施例では、
素子１４は多層巨大磁気抵抗（ＧＭＲ）物質であり、こ
れは当業者には既知である。図１に示すように、素子１
４は矢印で示す長さ２１と、図面に垂直な方向となる幅
とを有する。ショート・バー(shorting bar)即ち列導体
１２を用いて、列内の素子１４を他のメモリ・セルと接
続する。誘電体１３が素子１４および導体１２を被覆
し、素子１４をワード線導体１６から絶縁している。導
体１６は、矢印で示す幅２２と、図面に垂直な方向にメ
モリ全体に及ぶ長さとを有する。導体１６は素子１４を
覆い、全体的に素子１４にほぼ垂直に延びている。幅２
２は、通常、少なくとも長さ２１と等しい。
【０００７】導体１６の上面は磁性体１７で被覆されて
いる。磁性体１７は高い透磁性を有し、導体１６によっ
て発生する磁場に応答して、磁性体１７の磁化方向を変
更可能となっている。通常、磁性体１７の透磁性は素子
１４の透磁性よりも高い。通常、電流が導体１６を通過
して磁場を発生する。導体１６によって発生する磁場が
大きくなるに連れて、磁性体１７の各端部に蓄積される
極の強度も、その強透磁性のために大きくなる。その結
果、導体１６の上面上またはその上の空間における磁場
はゼロとなり、一方、導体１６の残りの部分を包囲す
る、矢印で示す磁場２０は、導体１６の上面上またはそ
の上の空間における磁場が小さくなった量に等しい量だ
け大きくなる。その結果、磁場２０は素子１４に向かっ
て集中し、導体１６の上面または上面の上の空間からは
離れることになる。
【０００８】この磁界２０の強度増大によって、素子１
４内に所与の磁場強度を得るために必要な導体１６を通
過する電流量が減少する。この電流の減少は、磁性体１
７を設けた結果として、素子１４内の磁場強度の増加に
直接比例する。磁性体１７は、所与の磁場値を生成する
ために必要な電流を、約５０パーセント減少可能である
と考えられている。
【０００９】磁性体１７を形成するには、通常、導体１
６に用いられる導体物質のブランケット堆積(blanket d
eposition)を行い、続いて導体１６に用いられる物質の
上に磁性体１７に用いられる物質のブランケット堆積を
行う。その後、磁性体１７に用いられる物質上でマスク
のパターニングを行い、双方の物質の不要部分を除去し
て、導体１６および磁性体１７を残す。
【００１０】図２は、図１に示したメモリ１０の他の実
施例である、磁気メモリ・セル２５の一部を示す拡大断
面図である。図２の部分で図１と同じ参照番号を有する
ものは、図１の素子に対応する部分である。磁性体１８
は、導体１６の両側全体に磁性体１７を拡張することに
よって形成される。磁性体１８は、矢印で示す磁場１９
を、導体１６の両側から遠ざけ、素子１４内に集中させ
る。このため、磁性体１８の両側および磁性体１７の上
面から離れるように集中した磁場強度に等しい量だけ、
磁場１９の強度が大きくなる。
【００１１】この磁場１９の強度増大のために、素子１
４内に所与の磁場強度を得るために必要な導体１６を流
れる電流量が少なくて済むことになる。この電流減少
は、磁性体１７および磁性体１８を設けた結果として、
素子１４内の磁場強度の増大に直接比例する。磁性体１
７，１８は、所与の磁場を生成するために必要な電流を
５０パーセント以上減少可能であると考えられている。
【００１２】典型的に、磁性体１８は、先ず導体１６お
よび磁性体１７を形成することによって形成される。次
に、磁性体１８に用いられる物質のブランケット堆積を
磁性体１７および誘電体１３上で行う。続いて、反応性
イオン・エッチングを用いて、導体１６上および誘電体
１３上の物質を除去し、導体１６の両側において接点物
質１７に至るまで磁性体１８を残す。
【００１３】図３は、図１に示したセル１０の他の実施
例である、磁気メモリ・セル３０の一部を示す拡大断面
図である。図３の部分で図１と同じ参照番号を有するも
のは、図１の素子に対応する部分である。セル３０は、
導体１６と同様のワード線導体３６を有する。しかしな
がら、導体３６の幅２３は幅２２よりも大きい。これに
ついては後に見ていくことにする。磁性体３１および磁
性体３２が導体１２上に形成され、概略的に素子１４の
一部と重なり合っている。磁性体３１，３２は素子１４
の長さ２１方向の対向端に形成されており、矢印で示す
ギャップ３７が素子１４の上に形成され、導体３６と素
子１４との間に位置する。誘電体１３が磁性体３１と３
２の上に形成される。結果的に、誘電体１３の一部が導
体３６と磁性体３１，３２との間に位置し、磁性体３
１，３２は導体３６に隣接することになる。
【００１４】磁性体３１，３２は、矢印で示す導体３６
によって形成された磁場３３，３４の強度を、磁性体３
１，３２が磁場を導体３６から離れるように集中させた
量に等しい量だけ増大させる。ギャップ３７は磁場３４
を素子１４内に集中させる。ギャップ３７の幅は長さ２
１よりも短く、磁場３４を素子１４内に集中させるのを
補助する。通常、幅２３を長さ２１よりも大きくするこ
とによって、導体３６が磁性体３１，３２と重なり合っ
て、磁場３３が磁性体３１，３２と相互作用することを
保証する。
【００１５】図４は、図１に示したセル１０および図３
に示したセル３０の更に他の実施例である、磁気メモリ
・セル３５の一部を示す拡大断面図である。図４の部分
で図１および図３と同じ参照番号を有するものは、図１
および図３の素子に対応する部分である。磁性体３１，
３２は非常に短いので、磁性体３１，３２のみが用いら
れる場合に磁性体３１，３２から得られる磁場の増大は
少ない。しかしながら、磁性体３１，３２を磁性体１
７，１８と共に用いると、得られた磁場がギャップ３７
を通して素子１４内に集中する。この結果得られる磁場
は、導体３６の上面上、両側、およびその底面の一部か
ら離れるように集中する磁場の量だけ増大する。
【００１６】図５は、図１に示すセル１０および図３に
示すセル３０の更に他の実施例である、磁気メモリ・セ
ル４０の一部を示す拡大断面図である。図５の部分で図
１および図３と同じ参照番号を有するものは、図１およ
び図３の素子に対応する部分である。セル４０は、誘電
体１３上に形成された磁性体４１と磁性体４２とを有す
る。磁性体４１，４２は、図３に示した磁性体３１，３
２と同様に機能する。導体１６が磁性体４１，４２上に
形成されている。磁性体４４が導体１６の上面上に形成
され、図１に示す磁性体１７と同様に機能する。磁性体
４３が導体１６の両側に沿って形成され、図２に示した
磁性体１８と同様に機能する。磁性体４１，４２，４
３，４４はギャップ４７を形成し、導体１６によって発
生された矢印で示す磁場４６を、導体１６の上部、両側
および底面の一部から離すように集中させる作用を行
い、磁場４６を素子１４内に集中させる。
【００１７】図６は、図１に示した磁気メモリ・セル１
０を利用した、磁気メモリ・アレイの一部即ち磁気メモ
リ５０を示す拡大断面図である。図６の部分で図１およ
び図２と同じ参照番号を有するものは、図１および図２
の素子に対応する部分である。メモリ５０は、破線のボ
ックスで示す複数のセル１０を含む。セル１０について
は、図１の検討において既に説明してある。メモリ５０
は、図２のセル２５、または図３のセル３０、または図
４のセル３５、または図５のセル４０を利用することも
可能である。
【００１８】尚、セル１０，２５，３０，３５，４０
は、ディジット線も含み、ワードまたはセンス導体には
電流が大き過ぎる場合に、磁場の発生を助けるようにし
てもよいことを注記しておく。通常、ディジット線はワ
ード導体上に垂直に配置されるが、磁気メモリ・セル素
子の下側であってもよい。導体１６に加えてまたはその
代わりに、磁性体１７のような磁性体でディジット線を
包囲することも可能である。
【００１９】以上の説明から、新規な磁気メモリ・セル
が提供されたことが認められよう。導体１６から離れる
ように磁場を集中させ、磁場を素子１４内に集中させる
ことによって、磁場を生成するために必要な電流量を減
少させる。必要な電流を減らせば、メモリによる電力消
費量も少なくなる。加えて、磁気メモリ素子は、隣接す
る磁気メモリ・セルが発生する磁場の影響が減少するよ
うに機能する。この遮蔽効果によって、メモリ・セルを
密接配置しても、隣接するメモリ・セルの磁場によっ
て、これらのメモリ・セルが妨害を受けることはない。
【図面の簡単な説明】
【図１】本発明による磁気メモリの一部を示す拡大断面
図。
【図２】本発明による磁気メモリの他の実施例の一部を
示す拡大断面図。
【図３】本発明による磁気メモリの更に他の実施例の一
部を示す拡大断面図。
【図４】本発明による磁気メモリの更に他の実施例の一
部を示す拡大断面図。
【図５】本発明による磁気メモリの更に他の実施例の一
部を示す拡大断面図。
【図６】本発明による磁気メモリ・アレイの一部を示す
拡大断面図。
【符号の説明】
１０ 磁気メモリ・セル １１ 基板 １２ 列導体 １３ 誘電体 １４ 磁気メモリ・セル素子 １６ ワード線導体 １７，１８ 磁性体 １９，２０ 磁場 ２５ 磁気メモリ・セル ３０ 磁気メモリ・セル ３１，３２ 磁性体 ３５ 磁気メモリ・セル ３６ 導体 ３７ ギャップ ４０ 磁気メモリ・セル ４１，４２，４３，４４ 磁性体 ４７ ギャップ ５０ 磁気メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・ダーラム アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・オーチャイド・レーン4076 (72)発明者 クシアオドン・ティー・ズー アメリカ合衆国アリゾナ州チャンドラー、 ノース・コングレス・ドライブ1351

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】磁気メモリ（１０，２５，３０，３５，４
    ０）の形成方法であって：磁気メモリ・セル素子（１
    ４）を覆うように導体（１２）を形成する段階；および
    前記導体（１２）が発生する磁場を、前記導体（１２）
    の一部から遠ざけ、前記メモリ・セル素子（１４）に向
    かって集中させ、前記磁場を前記磁気メモリ・セル素子
    （１４）内に延在させる段階；から成ることを特徴とす
    る方法。
  2. 【請求項２】磁気メモリ（１０，２５，３０，３５，４
    ０）であって：基板（１１）；前記基板（１１）上の磁
    気メモリ・セル素子（１４）；前記ＧＭＲ磁気メモリ素
    子（１４）を覆う導体（１２）；前記導体（１２）と前
    記磁気メモリ・セル素子（１４）との間の誘電体（１
    ３）；および前記導体（１２）の一方の表面に隣接する
    磁性体（１７，１８，３１，３２，４１，４２，４
    ４）；から成ることを特徴とする磁気メモリ。
  3. 【請求項３】磁気メモリ（１０，２５，３０，３５，４
    ０）であって：基板（１１）；前記基板（１１）上の磁
    気メモリ・セル素子（１４）；前記磁気メモリ・セル素
    子（１４）を覆う導体（１２）；および前記導体（１
    ２）の一方の表面に隣接する磁性体（１７，１８，３
    １，３２，４１，４２，４４）；から成ることを特徴と
    する磁気メモリ。
JP32613396A 1995-11-24 1996-11-21 磁気メモリおよびその方法 Expired - Fee Related JP3831461B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/562,482 US5659499A (en) 1995-11-24 1995-11-24 Magnetic memory and method therefor
US562482 1995-11-24

Publications (2)

Publication Number Publication Date
JPH09204770A true JPH09204770A (ja) 1997-08-05
JP3831461B2 JP3831461B2 (ja) 2006-10-11

Family

ID=24246461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32613396A Expired - Fee Related JP3831461B2 (ja) 1995-11-24 1996-11-21 磁気メモリおよびその方法

Country Status (5)

Country Link
US (1) US5659499A (ja)
EP (1) EP0776011B1 (ja)
JP (1) JP3831461B2 (ja)
KR (1) KR100424962B1 (ja)
DE (1) DE69626259T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11110961A (ja) * 1997-10-02 1999-04-23 Canon Inc 磁気薄膜メモリ
JP2002522915A (ja) * 1998-08-12 2002-07-23 インフィネオン テクノロジース アクチエンゲゼルシャフト メモリセル装置及び該メモリセル装置の製造方法
JP2002246566A (ja) * 2001-02-14 2002-08-30 Sony Corp 磁気メモリ装置
JP2004503102A (ja) * 2000-06-23 2004-01-29 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 磁気メモリ
JP2004363603A (ja) * 2003-06-02 2004-12-24 Samsung Electronics Co Ltd 高密度磁気抵抗メモリおよびその製造方法
WO2004114409A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 磁気ランダムアクセスメモリ
JP2005526379A (ja) * 2001-11-13 2005-09-02 モトローラ・インコーポレイテッド Ｍｒａｍデバイスのクラッド磁界強化

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768183A (en) * 1996-09-25 1998-06-16 Motorola, Inc. Multi-layer magnetic memory cells with improved switching characteristics
US5861328A (en) * 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
US5898612A (en) * 1997-05-22 1999-04-27 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5956267A (en) * 1997-12-18 1999-09-21 Honeywell Inc Self-aligned wordline keeper and method of manufacture therefor
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6219273B1 (en) 1998-03-02 2001-04-17 California Institute Of Technology Integrated semiconductor-magnetic random access memory system
US6269027B1 (en) * 1998-04-14 2001-07-31 Honeywell, Inc. Non-volatile storage latch
TW454187B (en) 1998-09-30 2001-09-11 Siemens Ag Magnetoresistive memory with low current density
US6178111B1 (en) 1999-12-07 2001-01-23 Honeywell Inc. Method and apparatus for writing data states to non-volatile storage devices
DE10113853B4 (de) 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
US6396733B1 (en) 2000-07-17 2002-05-28 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6493258B1 (en) 2000-07-18 2002-12-10 Micron Technology, Inc. Magneto-resistive memory array
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6363007B1 (en) 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
US6724654B1 (en) 2000-08-14 2004-04-20 Micron Technology, Inc. Pulsed write techniques for magneto-resistive memories
US6392922B1 (en) 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6493259B1 (en) 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6538921B2 (en) 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6555858B1 (en) 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
CN100466322C (zh) * 2001-01-19 2009-03-04 松下电器产业株式会社 磁存储元件、其制造方法和驱动方法、及存储器阵列
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6780652B2 (en) * 2001-03-15 2004-08-24 Micron Technology, Inc. Self-aligned MRAM contact and method of fabrication
US6590803B2 (en) 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
KR100403313B1 (ko) * 2001-05-22 2003-10-30 주식회사 하이닉스반도체 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
KR100442959B1 (ko) * 2001-05-22 2004-08-04 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
US6430084B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
US6430085B1 (en) 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
US6485989B1 (en) 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6636436B2 (en) * 2001-10-25 2003-10-21 Hewlett-Packard Development Company, L.P. Isolation of memory cells in cross point arrays
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
US6525957B1 (en) 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory
JP3596536B2 (ja) 2002-03-26 2004-12-02 ソニー株式会社 磁気メモリ装置およびその製造方法
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
US6783995B2 (en) 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6714441B1 (en) 2002-09-17 2004-03-30 Micron Technology, Inc. Bridge-type magnetic random access memory (MRAM) latch
JP3873015B2 (ja) * 2002-09-30 2007-01-24 株式会社東芝 磁気メモリ
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004153181A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6909630B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US6909633B2 (en) * 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
US6870759B2 (en) * 2002-12-09 2005-03-22 Applied Spintronics Technology, Inc. MRAM array with segmented magnetic write lines
US6943038B2 (en) * 2002-12-19 2005-09-13 Freescale Semiconductor, Inc. Method for fabricating a flux concentrating system for use in a magnetoelectronics device
US6812538B2 (en) * 2003-02-05 2004-11-02 Applied Spintronics Technology, Inc. MRAM cells having magnetic write lines with a stable magnetic state at the end regions
US6864551B2 (en) * 2003-02-05 2005-03-08 Applied Spintronics Technology, Inc. High density and high programming efficiency MRAM design
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US6940749B2 (en) * 2003-02-24 2005-09-06 Applied Spintronics Technology, Inc. MRAM array with segmented word and bit lines
US20040175845A1 (en) * 2003-03-03 2004-09-09 Molla Jaynal A. Method of forming a flux concentrating layer of a magnetic device
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6933550B2 (en) * 2003-03-31 2005-08-23 Applied Spintronics Technology, Inc. Method and system for providing a magnetic memory having a wrapped write line
EP1610386A4 (en) * 2003-03-31 2009-04-01 Japan Science & Tech Agency TUNNEL TRANSISTOR WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS AND NON-VOLATILE MEMORY THEREOF
US6956763B2 (en) 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US7112454B2 (en) 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US20050095855A1 (en) * 2003-11-05 2005-05-05 D'urso John J. Compositions and methods for the electroless deposition of NiFe on a work piece
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7310202B2 (en) * 2004-03-25 2007-12-18 Seagate Technology Llc Magnetic recording head with clad coil
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US7129098B2 (en) 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7738287B2 (en) * 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
US7833806B2 (en) * 2009-01-30 2010-11-16 Everspin Technologies, Inc. Structure and method for fabricating cladded conductive lines in magnetic memories
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8518734B2 (en) 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US9472749B2 (en) 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780848A (en) * 1986-06-03 1988-10-25 Honeywell Inc. Magnetoresistive memory with multi-layer storage cells having layers of limited thickness
JPH0293373A (ja) * 1988-09-29 1990-04-04 Nippon Denso Co Ltd 電流検出器
US5039655A (en) * 1989-07-28 1991-08-13 Ampex Corporation Thin film memory device having superconductor keeper for eliminating magnetic domain creep
US5173873A (en) * 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11110961A (ja) * 1997-10-02 1999-04-23 Canon Inc 磁気薄膜メモリ
JP2002522915A (ja) * 1998-08-12 2002-07-23 インフィネオン テクノロジース アクチエンゲゼルシャフト メモリセル装置及び該メモリセル装置の製造方法
JP2004503102A (ja) * 2000-06-23 2004-01-29 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 磁気メモリ
JP2002246566A (ja) * 2001-02-14 2002-08-30 Sony Corp 磁気メモリ装置
JP2005526379A (ja) * 2001-11-13 2005-09-02 モトローラ・インコーポレイテッド Ｍｒａｍデバイスのクラッド磁界強化
JP2004363603A (ja) * 2003-06-02 2004-12-24 Samsung Electronics Co Ltd 高密度磁気抵抗メモリおよびその製造方法
WO2004114409A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 磁気ランダムアクセスメモリ
JP4835974B2 (ja) * 2003-06-20 2011-12-14 日本電気株式会社 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
DE69626259T2 (de) 2003-07-24
EP0776011B1 (en) 2003-02-19
EP0776011A3 (en) 1997-11-19
JP3831461B2 (ja) 2006-10-11
KR970030858A (ko) 1997-06-26
US5659499A (en) 1997-08-19
KR100424962B1 (ko) 2004-10-14
DE69626259D1 (de) 2003-03-27
EP0776011A2 (en) 1997-05-28

Similar Documents

Publication Publication Date Title
JPH09204770A (ja) 磁気メモリおよびその方法
JP3023800B2 (ja) 磁気抵抗による垂直記録用の磁気読取りヘッド及び当該ヘッドの製造方法
US5930087A (en) Robust recording head for near-contact operation
US6642595B1 (en) Magnetic random access memory with low writing current
US6341080B1 (en) Hall effect ferromagnetic random access memory device and its method of manufacture
US6385083B1 (en) MRAM device including offset conductors
JPH07262520A (ja) 薄膜磁気ヘッド
JP2006054046A (ja) スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
TW200407885A (en) MRAM with asymmetric cladded conductor
US6791857B2 (en) Method and article for concentrating fields at sense layers
US5126971A (en) Thin film magnetic core memory and method of making same
JP2007234208A (ja) 磁気メモリ素子
KR101010320B1 (ko) 도전체 구조체
US6559511B1 (en) Narrow gap cladding field enhancement for low power programming of a MRAM device
KR100642638B1 (ko) 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
JP2003281880A (ja) 薄膜磁性体記憶装置
JP2005251382A (ja) 高い電流密度を有する磁気抵抗ランダム・アクセス・メモリ
KR930005338B1 (ko) 디지탈 데이타 처리 시스템의 자기(磁氣)기억장치용 자기(磁氣) 저항성 박막 헤드
US6982445B2 (en) MRAM architecture with a bit line located underneath the magnetic tunneling junction device
US20040126905A1 (en) Magnetic shielding for MRAM devices
JP2005197751A (ja) 磁気メモリデバイス
US6865107B2 (en) Magnetic memory device
US7099184B2 (en) Magnetic random access memory
KR19990029121A (ko) 자기 헤드
JPH11238377A (ja) 不揮発性磁気抵抗メモリのための浮遊磁気遮へい

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050302

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees