JP3831461B2 - 磁気メモリおよびその方法 - Google Patents
磁気メモリおよびその方法 Download PDFInfo
- Publication number
- JP3831461B2 JP3831461B2 JP32613396A JP32613396A JP3831461B2 JP 3831461 B2 JP3831461 B2 JP 3831461B2 JP 32613396 A JP32613396 A JP 32613396A JP 32613396 A JP32613396 A JP 32613396A JP 3831461 B2 JP3831461 B2 JP 3831461B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- conductor
- magnetic field
- memory
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 140
- 230000015654 memory Effects 0.000 title claims description 69
- 239000004020 conductor Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 description 13
- 239000012141 concentrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に磁気抵抗物質(magnetoresistive materials)に関し、更に特定すれば磁気抵抗物質を用いた新規なメモリに関するものである。
【０００２】
【従来の技術】
過去において、これまで種々の磁気抵抗物質を利用して不揮発性メモリを形成してきた。典型的に、このようなメモリは、異方性磁気抵抗（ＡＭＲ:anisotropic magnetoresistive ）または巨大磁気抵抗（ＧＭＲ:giant magnetoresistive ）多層磁気素子を、基本メモリ・セル素子として利用している。この基本メモリ・セル素子を誘電体で被覆し、ワード導体即ちワード線が基本メモリ・セル素子に対して直角にこの誘電体と交差する。従来のメモリに伴う問題の１つに、電力消費(power dissipation) が上げられる。メモリの読み書きを行うのに十分な磁場を生成するためには、大電流が必要であり、その結果、電力消費が多くなる（通常、５０ミリワット／ビット以上）。
【０００３】
この大電流が発生する大磁場（通常、約５０エルステッド以上）のために、各メモリ・セル間には大きな距離（通常、メモリ・セルの長さ以上）を設けて、隣接するメモリ・セルに対するこの大磁場の影響を防止する必要がある。
【０００４】
【発明が解決しようとする課題】
したがって、電力消費が少なく（５０ミリワット／ビット未満）、特定のメモリ・セルの読み出しまたは書き込みを行うときに隣接するメモリ・セルに影響を与えず、メモリ・セル間に大きな距離を必要としない磁気メモリを有することができれば望ましいであろう。
【０００５】
【課題を解決するための手段】
本発明は磁気抵抗物質を用いた磁気メモリを提供する。この磁気メモリは磁性体を利用して、磁場を磁気メモリ・セル素子内に集中させる。磁性体は、磁気メモリに書き込みおよび読み出しを行うために必要な電流量を減少させる効果がある。導体から離れるように磁場を集中させ、磁場を素子内に集中させることによって、磁場を生成するために必要な電流量を減少させる。必要な電流を減らせば、メモリによる電力消費量も少なくなる。加えて、磁気メモリ素子は、隣接する磁気メモリ・セルが発生する磁場の影響が減少するように機能する。この遮蔽効果によって、メモリ・セルを密接配置しても、隣接するメモリ・セルの磁場によって、これらのメモリ・セルが妨害を受けることはない。
【０００６】
【発明の実施の形態】
図１は、磁気メモリ・セル１０を有する、磁気メモリ・アレイの一部即ち磁気メモリを示す拡大断面図である。メモリおよびセル１０は基板１１を含み、その上にセル１０の他の部分が形成されている。磁気メモリ・セル１０は磁気メモリ・セル素子１４を含み、この素子１４の中に情報が磁化ベクトル(magnetization vector)の形で記憶される。好適実施例では、素子１４は多層巨大磁気抵抗（ＧＭＲ）物質であり、これは当業者には既知である。図１に示すように、素子１４は矢印で示す長さ２１と、図面に垂直な方向となる幅とを有する。ショート・バー(shorting bar)即ち列導体１２を用いて、列内の素子１４を他のメモリ・セルと接続する。誘電体１３が素子１４および導体１２を被覆し、素子１４をワード線導体１６から絶縁している。導体１６は、矢印で示す幅２２と、図面に垂直な方向にメモリ全体に及ぶ長さとを有する。導体１６は素子１４を覆い、全体的に素子１４にほぼ垂直に延びている。幅２２は、通常、少なくとも長さ２１と等しい。
【０００７】
導体１６の上面は磁性体１７で被覆されている。磁性体１７は高い透磁性を有し、導体１６によって発生する磁場に応答して、磁性体１７の磁化方向を変更可能となっている。通常、磁性体１７の透磁性は素子１４の透磁性よりも高い。通常、電流が導体１６を通過して磁場を発生する。導体１６によって発生する磁場が大きくなるに連れて、磁性体１７の各端部に蓄積される極の強度も、その強透磁性のために大きくなる。その結果、導体１６の上面上またはその上の空間における磁場はゼロとなり、一方、導体１６の残りの部分を包囲する、矢印で示す磁場２０は、導体１６の上面上またはその上の空間における磁場が小さくなった量に等しい量だけ大きくなる。その結果、磁場２０は素子１４に向かって集中し、導体１６の上面または上面の上の空間からは離れることになる。
【０００８】
この磁界２０の強度増大によって、素子１４内に所与の磁場強度を得るために必要な導体１６を通過する電流量が減少する。この電流の減少は、磁性体１７を設けた結果として、素子１４内の磁場強度の増加に直接比例する。磁性体１７は、所与の磁場値を生成するために必要な電流を、約５０パーセント減少可能であると考えられている。
【０００９】
磁性体１７を形成するには、通常、導体１６に用いられる導体物質のブランケット堆積(blanket deposition)を行い、続いて導体１６に用いられる物質の上に磁性体１７に用いられる物質のブランケット堆積を行う。その後、磁性体１７に用いられる物質上でマスクのパターニングを行い、双方の物質の不要部分を除去して、導体１６および磁性体１７を残す。
【００１０】
図２は、図１に示したメモリ１０の他の実施例である、磁気メモリ・セル２５の一部を示す拡大断面図である。図２の部分で図１と同じ参照番号を有するものは、図１の素子に対応する部分である。磁性体１８は、導体１６の両側全体に磁性体１７を拡張することによって形成される。磁性体１８は、矢印で示す磁場１９を、導体１６の両側から遠ざけ、素子１４内に集中させる。このため、磁性体１８の両側および磁性体１７の上面から離れるように集中した磁場強度に等しい量だけ、磁場１９の強度が大きくなる。
【００１１】
この磁場１９の強度増大のために、素子１４内に所与の磁場強度を得るために必要な導体１６を流れる電流量が少なくて済むことになる。この電流減少は、磁性体１７および磁性体１８を設けた結果として、素子１４内の磁場強度の増大に直接比例する。磁性体１７，１８は、所与の磁場を生成するために必要な電流を５０パーセント以上減少可能であると考えられている。
【００１２】
典型的に、磁性体１８は、先ず導体１６および磁性体１７を形成することによって形成される。次に、磁性体１８に用いられる物質のブランケット堆積を磁性体１７および誘電体１３上で行う。続いて、反応性イオン・エッチングを用いて、導体１６上および誘電体１３上の物質を除去し、導体１６の両側において接点物質１７に至るまで磁性体１８を残す。
【００１３】
図３は、図１に示したセル１０の他の実施例である、磁気メモリ・セル３０の一部を示す拡大断面図である。図３の部分で図１と同じ参照番号を有するものは、図１の素子に対応する部分である。セル３０は、導体１６と同様のワード線導体３６を有する。しかしながら、導体３６の幅２３は幅２２よりも大きい。これについては後に見ていくことにする。磁性体３１および磁性体３２が導体１２上に形成され、概略的に素子１４の一部と重なり合っている。磁性体３１，３２は素子１４の長さ２１方向の対向端に形成されており、矢印で示すギャップ３７が素子１４の上に形成され、導体３６と素子１４との間に位置する。誘電体１３が磁性体３１と３２の上に形成される。結果的に、誘電体１３の一部が導体３６と磁性体３１，３２との間に位置し、磁性体３１，３２は導体３６に隣接することになる。
【００１４】
磁性体３１，３２は、矢印で示す導体３６によって形成された磁場３３，３４の強度を、磁性体３１，３２が磁場を導体３６から離れるように集中させた量に等しい量だけ増大させる。ギャップ３７は磁場３４を素子１４内に集中させる。ギャップ３７の幅は長さ２１よりも短く、磁場３４を素子１４内に集中させるのを補助する。通常、幅２３を長さ２１よりも大きくすることによって、導体３６が磁性体３１，３２と重なり合って、磁場３３が磁性体３１，３２と相互作用することを保証する。
【００１５】
図４は、図１に示したセル１０および図３に示したセル３０の更に他の実施例である、磁気メモリ・セル３５の一部を示す拡大断面図である。図４の部分で図１および図３と同じ参照番号を有するものは、図１および図３の素子に対応する部分である。磁性体３１，３２は非常に短いので、磁性体３１，３２のみが用いられる場合に磁性体３１，３２から得られる磁場の増大は少ない。しかしながら、磁性体３１，３２を磁性体１７，１８と共に用いると、得られた磁場がギャップ３７を通して素子１４内に集中する。この結果得られる磁場は、導体３６の上面上、両側、およびその底面の一部から離れるように集中する磁場の量だけ増大する。
【００１６】
図５は、図１に示すセル１０および図３に示すセル３０の更に他の実施例である、磁気メモリ・セル４０の一部を示す拡大断面図である。図５の部分で図１および図３と同じ参照番号を有するものは、図１および図３の素子に対応する部分である。セル４０は、誘電体１３上に形成された磁性体４１と磁性体４２とを有する。磁性体４１，４２は、図３に示した磁性体３１，３２と同様に機能する。導体１６が磁性体４１，４２上に形成されている。磁性体４４が導体１６の上面上に形成され、図１に示す磁性体１７と同様に機能する。磁性体４３が導体１６の両側に沿って形成され、図２に示した磁性体１８と同様に機能する。磁性体４１，４２，４３，４４はギャップ４７を形成し、導体１６によって発生された矢印で示す磁場４６を、導体１６の上部、両側および底面の一部から離すように集中させる作用を行い、磁場４６を素子１４内に集中させる。
【００１７】
図６は、図１に示した磁気メモリ・セル１０を利用した、磁気メモリ・アレイの一部即ち磁気メモリ５０を示す拡大断面図である。図６の部分で図１および図２と同じ参照番号を有するものは、図１および図２の素子に対応する部分である。メモリ５０は、破線のボックスで示す複数のセル１０を含む。セル１０については、図１の検討において既に説明してある。メモリ５０は、図２のセル２５、または図３のセル３０、または図４のセル３５、または図５のセル４０を利用することも可能である。
【００１８】
尚、セル１０，２５，３０，３５，４０は、ディジット線も含み、ワードまたはセンス導体には電流が大き過ぎる場合に、磁場の発生を助けるようにしてもよいことを注記しておく。通常、ディジット線はワード導体上に垂直に配置されるが、磁気メモリ・セル素子の下側であってもよい。導体１６に加えてまたはその代わりに、磁性体１７のような磁性体でディジット線を包囲することも可能である。
【００１９】
以上の説明から、新規な磁気メモリ・セルが提供されたことが認められよう。導体１６から離れるように磁場を集中させ、磁場を素子１４内に集中させることによって、磁場を生成するために必要な電流量を減少させる。必要な電流を減らせば、メモリによる電力消費量も少なくなる。加えて、磁気メモリ素子は、隣接する磁気メモリ・セルが発生する磁場の影響が減少するように機能する。この遮蔽効果によって、メモリ・セルを密接配置しても、隣接するメモリ・セルの磁場によって、これらのメモリ・セルが妨害を受けることはない。
【図面の簡単な説明】
【図１】本発明による磁気メモリの一部を示す拡大断面図。
【図２】本発明による磁気メモリの他の実施例の一部を示す拡大断面図。
【図３】本発明による磁気メモリの更に他の実施例の一部を示す拡大断面図。
【図４】本発明による磁気メモリの更に他の実施例の一部を示す拡大断面図。
【図５】本発明による磁気メモリの更に他の実施例の一部を示す拡大断面図。
【図６】本発明による磁気メモリ・アレイの一部を示す拡大断面図。
【符号の説明】
１０ 磁気メモリ・セル
１１ 基板
１２ 列導体
１３ 誘電体
１４ 磁気メモリ・セル素子
１６ ワード線導体
１７，１８ 磁性体
１９，２０ 磁場
２５ 磁気メモリ・セル
３０ 磁気メモリ・セル
３１，３２ 磁性体
３５ 磁気メモリ・セル
３６ 導体
３７ ギャップ
４０ 磁気メモリ・セル
４１，４２，４３，４４ 磁性体
４７ ギャップ
５０ 磁気メモリ
【発明の属する技術分野】
本発明は、一般的に磁気抵抗物質(magnetoresistive materials)に関し、更に特定すれば磁気抵抗物質を用いた新規なメモリに関するものである。
【０００２】
【従来の技術】
過去において、これまで種々の磁気抵抗物質を利用して不揮発性メモリを形成してきた。典型的に、このようなメモリは、異方性磁気抵抗（ＡＭＲ:anisotropic magnetoresistive ）または巨大磁気抵抗（ＧＭＲ:giant magnetoresistive ）多層磁気素子を、基本メモリ・セル素子として利用している。この基本メモリ・セル素子を誘電体で被覆し、ワード導体即ちワード線が基本メモリ・セル素子に対して直角にこの誘電体と交差する。従来のメモリに伴う問題の１つに、電力消費(power dissipation) が上げられる。メモリの読み書きを行うのに十分な磁場を生成するためには、大電流が必要であり、その結果、電力消費が多くなる（通常、５０ミリワット／ビット以上）。
【０００３】
この大電流が発生する大磁場（通常、約５０エルステッド以上）のために、各メモリ・セル間には大きな距離（通常、メモリ・セルの長さ以上）を設けて、隣接するメモリ・セルに対するこの大磁場の影響を防止する必要がある。
【０００４】
【発明が解決しようとする課題】
したがって、電力消費が少なく（５０ミリワット／ビット未満）、特定のメモリ・セルの読み出しまたは書き込みを行うときに隣接するメモリ・セルに影響を与えず、メモリ・セル間に大きな距離を必要としない磁気メモリを有することができれば望ましいであろう。
【０００５】
【課題を解決するための手段】
本発明は磁気抵抗物質を用いた磁気メモリを提供する。この磁気メモリは磁性体を利用して、磁場を磁気メモリ・セル素子内に集中させる。磁性体は、磁気メモリに書き込みおよび読み出しを行うために必要な電流量を減少させる効果がある。導体から離れるように磁場を集中させ、磁場を素子内に集中させることによって、磁場を生成するために必要な電流量を減少させる。必要な電流を減らせば、メモリによる電力消費量も少なくなる。加えて、磁気メモリ素子は、隣接する磁気メモリ・セルが発生する磁場の影響が減少するように機能する。この遮蔽効果によって、メモリ・セルを密接配置しても、隣接するメモリ・セルの磁場によって、これらのメモリ・セルが妨害を受けることはない。
【０００６】
【発明の実施の形態】
図１は、磁気メモリ・セル１０を有する、磁気メモリ・アレイの一部即ち磁気メモリを示す拡大断面図である。メモリおよびセル１０は基板１１を含み、その上にセル１０の他の部分が形成されている。磁気メモリ・セル１０は磁気メモリ・セル素子１４を含み、この素子１４の中に情報が磁化ベクトル(magnetization vector)の形で記憶される。好適実施例では、素子１４は多層巨大磁気抵抗（ＧＭＲ）物質であり、これは当業者には既知である。図１に示すように、素子１４は矢印で示す長さ２１と、図面に垂直な方向となる幅とを有する。ショート・バー(shorting bar)即ち列導体１２を用いて、列内の素子１４を他のメモリ・セルと接続する。誘電体１３が素子１４および導体１２を被覆し、素子１４をワード線導体１６から絶縁している。導体１６は、矢印で示す幅２２と、図面に垂直な方向にメモリ全体に及ぶ長さとを有する。導体１６は素子１４を覆い、全体的に素子１４にほぼ垂直に延びている。幅２２は、通常、少なくとも長さ２１と等しい。
【０００７】
導体１６の上面は磁性体１７で被覆されている。磁性体１７は高い透磁性を有し、導体１６によって発生する磁場に応答して、磁性体１７の磁化方向を変更可能となっている。通常、磁性体１７の透磁性は素子１４の透磁性よりも高い。通常、電流が導体１６を通過して磁場を発生する。導体１６によって発生する磁場が大きくなるに連れて、磁性体１７の各端部に蓄積される極の強度も、その強透磁性のために大きくなる。その結果、導体１６の上面上またはその上の空間における磁場はゼロとなり、一方、導体１６の残りの部分を包囲する、矢印で示す磁場２０は、導体１６の上面上またはその上の空間における磁場が小さくなった量に等しい量だけ大きくなる。その結果、磁場２０は素子１４に向かって集中し、導体１６の上面または上面の上の空間からは離れることになる。
【０００８】
この磁界２０の強度増大によって、素子１４内に所与の磁場強度を得るために必要な導体１６を通過する電流量が減少する。この電流の減少は、磁性体１７を設けた結果として、素子１４内の磁場強度の増加に直接比例する。磁性体１７は、所与の磁場値を生成するために必要な電流を、約５０パーセント減少可能であると考えられている。
【０００９】
磁性体１７を形成するには、通常、導体１６に用いられる導体物質のブランケット堆積(blanket deposition)を行い、続いて導体１６に用いられる物質の上に磁性体１７に用いられる物質のブランケット堆積を行う。その後、磁性体１７に用いられる物質上でマスクのパターニングを行い、双方の物質の不要部分を除去して、導体１６および磁性体１７を残す。
【００１０】
図２は、図１に示したメモリ１０の他の実施例である、磁気メモリ・セル２５の一部を示す拡大断面図である。図２の部分で図１と同じ参照番号を有するものは、図１の素子に対応する部分である。磁性体１８は、導体１６の両側全体に磁性体１７を拡張することによって形成される。磁性体１８は、矢印で示す磁場１９を、導体１６の両側から遠ざけ、素子１４内に集中させる。このため、磁性体１８の両側および磁性体１７の上面から離れるように集中した磁場強度に等しい量だけ、磁場１９の強度が大きくなる。
【００１１】
この磁場１９の強度増大のために、素子１４内に所与の磁場強度を得るために必要な導体１６を流れる電流量が少なくて済むことになる。この電流減少は、磁性体１７および磁性体１８を設けた結果として、素子１４内の磁場強度の増大に直接比例する。磁性体１７，１８は、所与の磁場を生成するために必要な電流を５０パーセント以上減少可能であると考えられている。
【００１２】
典型的に、磁性体１８は、先ず導体１６および磁性体１７を形成することによって形成される。次に、磁性体１８に用いられる物質のブランケット堆積を磁性体１７および誘電体１３上で行う。続いて、反応性イオン・エッチングを用いて、導体１６上および誘電体１３上の物質を除去し、導体１６の両側において接点物質１７に至るまで磁性体１８を残す。
【００１３】
図３は、図１に示したセル１０の他の実施例である、磁気メモリ・セル３０の一部を示す拡大断面図である。図３の部分で図１と同じ参照番号を有するものは、図１の素子に対応する部分である。セル３０は、導体１６と同様のワード線導体３６を有する。しかしながら、導体３６の幅２３は幅２２よりも大きい。これについては後に見ていくことにする。磁性体３１および磁性体３２が導体１２上に形成され、概略的に素子１４の一部と重なり合っている。磁性体３１，３２は素子１４の長さ２１方向の対向端に形成されており、矢印で示すギャップ３７が素子１４の上に形成され、導体３６と素子１４との間に位置する。誘電体１３が磁性体３１と３２の上に形成される。結果的に、誘電体１３の一部が導体３６と磁性体３１，３２との間に位置し、磁性体３１，３２は導体３６に隣接することになる。
【００１４】
磁性体３１，３２は、矢印で示す導体３６によって形成された磁場３３，３４の強度を、磁性体３１，３２が磁場を導体３６から離れるように集中させた量に等しい量だけ増大させる。ギャップ３７は磁場３４を素子１４内に集中させる。ギャップ３７の幅は長さ２１よりも短く、磁場３４を素子１４内に集中させるのを補助する。通常、幅２３を長さ２１よりも大きくすることによって、導体３６が磁性体３１，３２と重なり合って、磁場３３が磁性体３１，３２と相互作用することを保証する。
【００１５】
図４は、図１に示したセル１０および図３に示したセル３０の更に他の実施例である、磁気メモリ・セル３５の一部を示す拡大断面図である。図４の部分で図１および図３と同じ参照番号を有するものは、図１および図３の素子に対応する部分である。磁性体３１，３２は非常に短いので、磁性体３１，３２のみが用いられる場合に磁性体３１，３２から得られる磁場の増大は少ない。しかしながら、磁性体３１，３２を磁性体１７，１８と共に用いると、得られた磁場がギャップ３７を通して素子１４内に集中する。この結果得られる磁場は、導体３６の上面上、両側、およびその底面の一部から離れるように集中する磁場の量だけ増大する。
【００１６】
図５は、図１に示すセル１０および図３に示すセル３０の更に他の実施例である、磁気メモリ・セル４０の一部を示す拡大断面図である。図５の部分で図１および図３と同じ参照番号を有するものは、図１および図３の素子に対応する部分である。セル４０は、誘電体１３上に形成された磁性体４１と磁性体４２とを有する。磁性体４１，４２は、図３に示した磁性体３１，３２と同様に機能する。導体１６が磁性体４１，４２上に形成されている。磁性体４４が導体１６の上面上に形成され、図１に示す磁性体１７と同様に機能する。磁性体４３が導体１６の両側に沿って形成され、図２に示した磁性体１８と同様に機能する。磁性体４１，４２，４３，４４はギャップ４７を形成し、導体１６によって発生された矢印で示す磁場４６を、導体１６の上部、両側および底面の一部から離すように集中させる作用を行い、磁場４６を素子１４内に集中させる。
【００１７】
図６は、図１に示した磁気メモリ・セル１０を利用した、磁気メモリ・アレイの一部即ち磁気メモリ５０を示す拡大断面図である。図６の部分で図１および図２と同じ参照番号を有するものは、図１および図２の素子に対応する部分である。メモリ５０は、破線のボックスで示す複数のセル１０を含む。セル１０については、図１の検討において既に説明してある。メモリ５０は、図２のセル２５、または図３のセル３０、または図４のセル３５、または図５のセル４０を利用することも可能である。
【００１８】
尚、セル１０，２５，３０，３５，４０は、ディジット線も含み、ワードまたはセンス導体には電流が大き過ぎる場合に、磁場の発生を助けるようにしてもよいことを注記しておく。通常、ディジット線はワード導体上に垂直に配置されるが、磁気メモリ・セル素子の下側であってもよい。導体１６に加えてまたはその代わりに、磁性体１７のような磁性体でディジット線を包囲することも可能である。
【００１９】
以上の説明から、新規な磁気メモリ・セルが提供されたことが認められよう。導体１６から離れるように磁場を集中させ、磁場を素子１４内に集中させることによって、磁場を生成するために必要な電流量を減少させる。必要な電流を減らせば、メモリによる電力消費量も少なくなる。加えて、磁気メモリ素子は、隣接する磁気メモリ・セルが発生する磁場の影響が減少するように機能する。この遮蔽効果によって、メモリ・セルを密接配置しても、隣接するメモリ・セルの磁場によって、これらのメモリ・セルが妨害を受けることはない。
【図面の簡単な説明】
【図１】本発明による磁気メモリの一部を示す拡大断面図。
【図２】本発明による磁気メモリの他の実施例の一部を示す拡大断面図。
【図３】本発明による磁気メモリの更に他の実施例の一部を示す拡大断面図。
【図４】本発明による磁気メモリの更に他の実施例の一部を示す拡大断面図。
【図５】本発明による磁気メモリの更に他の実施例の一部を示す拡大断面図。
【図６】本発明による磁気メモリ・アレイの一部を示す拡大断面図。
【符号の説明】
１０ 磁気メモリ・セル
１１ 基板
１２ 列導体
１３ 誘電体
１４ 磁気メモリ・セル素子
１６ ワード線導体
１７，１８ 磁性体
１９，２０ 磁場
２５ 磁気メモリ・セル
３０ 磁気メモリ・セル
３１，３２ 磁性体
３５ 磁気メモリ・セル
３６ 導体
３７ ギャップ
４０ 磁気メモリ・セル
４１，４２，４３，４４ 磁性体
４７ ギャップ
５０ 磁気メモリ
Claims (1)
- 磁気メモリ（１０，２５，３０，３５，４０）であって：
基板（１１）；
前記基板（１１）上のＧＭＲ磁気メモリ・セル素子（１４）；
前記ＧＭＲ磁気メモリ素子（１４）を覆う導体（１６）；
前記導体（１６）と前記磁気メモリ・セル素子（１４）との間の誘電体（１３）；および
前記導体（１６）の一方の表面に隣接する磁性体（１７，１８，３１，３２，４１，４２，４４）；
から成ることを特徴とする磁気メモリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/562,482 US5659499A (en) | 1995-11-24 | 1995-11-24 | Magnetic memory and method therefor |
| US562482 | 1995-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204770A JPH09204770A (ja) | 1997-08-05 |
| JP3831461B2 true JP3831461B2 (ja) | 2006-10-11 |
Family
ID=24246461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32613396A Expired - Fee Related JP3831461B2 (ja) | 1995-11-24 | 1996-11-21 | 磁気メモリおよびその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5659499A (ja) |
| EP (1) | EP0776011B1 (ja) |
| JP (1) | JP3831461B2 (ja) |
| KR (1) | KR100424962B1 (ja) |
| DE (1) | DE69626259T2 (ja) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768183A (en) * | 1996-09-25 | 1998-06-16 | Motorola, Inc. | Multi-layer magnetic memory cells with improved switching characteristics |
| US5861328A (en) * | 1996-10-07 | 1999-01-19 | Motorola, Inc. | Method of fabricating GMR devices |
| US5898612A (en) * | 1997-05-22 | 1999-04-27 | Motorola, Inc. | Magnetic memory cell with increased GMR ratio |
| JP4124844B2 (ja) * | 1997-10-02 | 2008-07-23 | キヤノン株式会社 | 磁気薄膜メモリ |
| US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
| US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
| US6219273B1 (en) | 1998-03-02 | 2001-04-17 | California Institute Of Technology | Integrated semiconductor-magnetic random access memory system |
| US6269027B1 (en) | 1998-04-14 | 2001-07-31 | Honeywell, Inc. | Non-volatile storage latch |
| DE19836567C2 (de) | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
| TW454187B (en) | 1998-09-30 | 2001-09-11 | Siemens Ag | Magnetoresistive memory with low current density |
| US6178111B1 (en) | 1999-12-07 | 2001-01-23 | Honeywell Inc. | Method and apparatus for writing data states to non-volatile storage devices |
| DE10113853B4 (de) * | 2000-03-23 | 2009-08-06 | Sharp K.K. | Magnetspeicherelement und Magnetspeicher |
| EP1297533B1 (en) * | 2000-06-23 | 2008-08-27 | Nxp B.V. | Magnetic memory |
| US6396733B1 (en) | 2000-07-17 | 2002-05-28 | Micron Technology, Inc. | Magneto-resistive memory having sense amplifier with offset control |
| US6493258B1 (en) | 2000-07-18 | 2002-12-10 | Micron Technology, Inc. | Magneto-resistive memory array |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| US6392922B1 (en) | 2000-08-14 | 2002-05-21 | Micron Technology, Inc. | Passivated magneto-resistive bit structure and passivation method therefor |
| US6493259B1 (en) | 2000-08-14 | 2002-12-10 | Micron Technology, Inc. | Pulse write techniques for magneto-resistive memories |
| US6363007B1 (en) | 2000-08-14 | 2002-03-26 | Micron Technology, Inc. | Magneto-resistive memory with shared wordline and sense line |
| US6724654B1 (en) | 2000-08-14 | 2004-04-20 | Micron Technology, Inc. | Pulsed write techniques for magneto-resistive memories |
| US6538921B2 (en) | 2000-08-17 | 2003-03-25 | Nve Corporation | Circuit selection of magnetic memory cells and related cell structures |
| DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
| US6555858B1 (en) | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| CN100466322C (zh) * | 2001-01-19 | 2009-03-04 | 松下电器产业株式会社 | 磁存储元件、其制造方法和驱动方法、及存储器阵列 |
| US6358756B1 (en) * | 2001-02-07 | 2002-03-19 | Micron Technology, Inc. | Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme |
| JP2002246566A (ja) * | 2001-02-14 | 2002-08-30 | Sony Corp | 磁気メモリ装置 |
| US6780652B2 (en) * | 2001-03-15 | 2004-08-24 | Micron Technology, Inc. | Self-aligned MRAM contact and method of fabrication |
| US6590803B2 (en) | 2001-03-27 | 2003-07-08 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
| KR100442959B1 (ko) * | 2001-05-22 | 2004-08-04 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
| KR100403313B1 (ko) * | 2001-05-22 | 2003-10-30 | 주식회사 하이닉스반도체 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 |
| US6430084B1 (en) * | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer |
| US6430085B1 (en) * | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture |
| US6510080B1 (en) * | 2001-08-28 | 2003-01-21 | Micron Technology Inc. | Three terminal magnetic random access memory |
| US6485989B1 (en) | 2001-08-30 | 2002-11-26 | Micron Technology, Inc. | MRAM sense layer isolation |
| US6545906B1 (en) | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6636436B2 (en) * | 2001-10-25 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Isolation of memory cells in cross point arrays |
| US6720597B2 (en) * | 2001-11-13 | 2004-04-13 | Motorola, Inc. | Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers |
| US6559511B1 (en) * | 2001-11-13 | 2003-05-06 | Motorola, Inc. | Narrow gap cladding field enhancement for low power programming of a MRAM device |
| US6525957B1 (en) | 2001-12-21 | 2003-02-25 | Motorola, Inc. | Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof |
| TWI266443B (en) * | 2002-01-16 | 2006-11-11 | Toshiba Corp | Magnetic memory |
| JP3596536B2 (ja) * | 2002-03-26 | 2004-12-02 | ソニー株式会社 | 磁気メモリ装置およびその製造方法 |
| US6897532B1 (en) * | 2002-04-15 | 2005-05-24 | Cypress Semiconductor Corp. | Magnetic tunneling junction configuration and a method for making the same |
| US6783995B2 (en) | 2002-04-30 | 2004-08-31 | Micron Technology, Inc. | Protective layers for MRAM devices |
| US6724652B2 (en) * | 2002-05-02 | 2004-04-20 | Micron Technology, Inc. | Low remanence flux concentrator for MRAM devices |
| US7095646B2 (en) | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| US6714441B1 (en) | 2002-09-17 | 2004-03-30 | Micron Technology, Inc. | Bridge-type magnetic random access memory (MRAM) latch |
| JP3873015B2 (ja) * | 2002-09-30 | 2007-01-24 | 株式会社東芝 | 磁気メモリ |
| JP3906139B2 (ja) * | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP2004153181A (ja) * | 2002-10-31 | 2004-05-27 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US6909630B2 (en) * | 2002-12-09 | 2005-06-21 | Applied Spintronics Technology, Inc. | MRAM memories utilizing magnetic write lines |
| US6870759B2 (en) * | 2002-12-09 | 2005-03-22 | Applied Spintronics Technology, Inc. | MRAM array with segmented magnetic write lines |
| US6909633B2 (en) * | 2002-12-09 | 2005-06-21 | Applied Spintronics Technology, Inc. | MRAM architecture with a flux closed data storage layer |
| US6943038B2 (en) * | 2002-12-19 | 2005-09-13 | Freescale Semiconductor, Inc. | Method for fabricating a flux concentrating system for use in a magnetoelectronics device |
| US6812538B2 (en) * | 2003-02-05 | 2004-11-02 | Applied Spintronics Technology, Inc. | MRAM cells having magnetic write lines with a stable magnetic state at the end regions |
| US6864551B2 (en) * | 2003-02-05 | 2005-03-08 | Applied Spintronics Technology, Inc. | High density and high programming efficiency MRAM design |
| US7002228B2 (en) * | 2003-02-18 | 2006-02-21 | Micron Technology, Inc. | Diffusion barrier for improving the thermal stability of MRAM devices |
| US6940749B2 (en) * | 2003-02-24 | 2005-09-06 | Applied Spintronics Technology, Inc. | MRAM array with segmented word and bit lines |
| US20040175845A1 (en) * | 2003-03-03 | 2004-09-09 | Molla Jaynal A. | Method of forming a flux concentrating layer of a magnetic device |
| US6963500B2 (en) * | 2003-03-14 | 2005-11-08 | Applied Spintronics Technology, Inc. | Magnetic tunneling junction cell array with shared reference layer for MRAM applications |
| US6933550B2 (en) * | 2003-03-31 | 2005-08-23 | Applied Spintronics Technology, Inc. | Method and system for providing a magnetic memory having a wrapped write line |
| CN101159287B (zh) * | 2003-03-31 | 2010-06-09 | 独立行政法人科学技术振兴机构 | 具有自旋相关转移特性的隧道晶体管及使用了它的非易失性存储器 |
| US7067866B2 (en) * | 2003-03-31 | 2006-06-27 | Applied Spintronics Technology, Inc. | MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture |
| KR100552682B1 (ko) * | 2003-06-02 | 2006-02-20 | 삼성전자주식회사 | 고밀도 자기저항 메모리 및 그 제조방법 |
| US7477538B2 (en) * | 2003-06-20 | 2009-01-13 | Nec Corporation | Magnetic random access memory |
| US6956763B2 (en) | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US6967366B2 (en) | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US7112454B2 (en) | 2003-10-14 | 2006-09-26 | Micron Technology, Inc. | System and method for reducing shorting in memory cells |
| US20050095855A1 (en) * | 2003-11-05 | 2005-05-05 | D'urso John J. | Compositions and methods for the electroless deposition of NiFe on a work piece |
| US20050141148A1 (en) * | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
| US7072209B2 (en) * | 2003-12-29 | 2006-07-04 | Micron Technology, Inc. | Magnetic memory having synthetic antiferromagnetic pinned layer |
| US7310202B2 (en) * | 2004-03-25 | 2007-12-18 | Seagate Technology Llc | Magnetic recording head with clad coil |
| US7339818B2 (en) | 2004-06-04 | 2008-03-04 | Micron Technology, Inc. | Spintronic devices with integrated transistors |
| US7129098B2 (en) | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| US7738287B2 (en) * | 2007-03-27 | 2010-06-15 | Grandis, Inc. | Method and system for providing field biased magnetic memory devices |
| US7833806B2 (en) * | 2009-01-30 | 2010-11-16 | Everspin Technologies, Inc. | Structure and method for fabricating cladded conductive lines in magnetic memories |
| US8169816B2 (en) * | 2009-09-15 | 2012-05-01 | Magic Technologies, Inc. | Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory |
| US8390283B2 (en) | 2009-09-25 | 2013-03-05 | Everspin Technologies, Inc. | Three axis magnetic field sensor |
| US8518734B2 (en) | 2010-03-31 | 2013-08-27 | Everspin Technologies, Inc. | Process integration of a single chip three axis magnetic field sensor |
| JP5794892B2 (ja) * | 2010-11-26 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 磁気メモリ |
| US9472749B2 (en) | 2014-03-20 | 2016-10-18 | International Business Machines Corporation | Armature-clad MRAM device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4780848A (en) * | 1986-06-03 | 1988-10-25 | Honeywell Inc. | Magnetoresistive memory with multi-layer storage cells having layers of limited thickness |
| JPH0293373A (ja) * | 1988-09-29 | 1990-04-04 | Nippon Denso Co Ltd | 電流検出器 |
| US5039655A (en) * | 1989-07-28 | 1991-08-13 | Ampex Corporation | Thin film memory device having superconductor keeper for eliminating magnetic domain creep |
| US5173873A (en) * | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
| US5343422A (en) * | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
-
1995
- 1995-11-24 US US08/562,482 patent/US5659499A/en not_active Expired - Lifetime
-
1996
- 1996-08-16 KR KR1019960033827A patent/KR100424962B1/ko not_active IP Right Cessation
- 1996-11-07 EP EP96117870A patent/EP0776011B1/en not_active Expired - Lifetime
- 1996-11-07 DE DE69626259T patent/DE69626259T2/de not_active Expired - Fee Related
- 1996-11-21 JP JP32613396A patent/JP3831461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0776011B1 (en) | 2003-02-19 |
| US5659499A (en) | 1997-08-19 |
| DE69626259T2 (de) | 2003-07-24 |
| KR100424962B1 (ko) | 2004-10-14 |
| KR970030858A (ko) | 1997-06-26 |
| JPH09204770A (ja) | 1997-08-05 |
| EP0776011A2 (en) | 1997-05-28 |
| EP0776011A3 (en) | 1997-11-19 |
| DE69626259D1 (de) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831461B2 (ja) | 磁気メモリおよびその方法 | |
| KR100397246B1 (ko) | 강자성gmr재료및그형성방법 | |
| KR100560592B1 (ko) | 요크층을 구비한 자기 기억 장치 및 그 제조 방법 | |
| US8269295B2 (en) | Magnetic memory device having a recording layer | |
| US6642595B1 (en) | Magnetic random access memory with low writing current | |
| US20020127743A1 (en) | Method for fabricating cladding layer in top conductor | |
| EP2372766A1 (en) | Magnetic memory element and magnetic memory device | |
| JP2004153070A (ja) | 磁気ランダムアクセスメモリ，及びその製造方法 | |
| JP2000090658A (ja) | 磁気メモリ素子 | |
| US20070188943A1 (en) | Magnetoresistance Effect Element, Method of Manufacturing Same and Magnetic Head Utilizing Same | |
| US6791857B2 (en) | Method and article for concentrating fields at sense layers | |
| TW543086B (en) | Semiconductor memory device and method of fabricating the same | |
| JP2003229546A (ja) | 半導体装置及びその製造方法 | |
| US20060028862A1 (en) | Magnetic random access memory array with proximate read and write lines cladded with magnetic material | |
| US7016221B2 (en) | Magnetoresistive effect element, magnetic memory device and method of fabricating the same | |
| US6778433B1 (en) | High programming efficiency MRAM cell structure | |
| US7099184B2 (en) | Magnetic random access memory | |
| JP4667763B2 (ja) | 磁気記憶素子および半導体装置 | |
| JP4835974B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP4970821B2 (ja) | 磁気メモリ装置 | |
| JPH11238377A (ja) | 不揮発性磁気抵抗メモリのための浮遊磁気遮へい | |
| JP2003031773A (ja) | 磁気メモリ素子及びその記録方法、並びにその磁気メモリ素子を用いたメモリ | |
| US7697323B2 (en) | Magnetic storage device | |
| JPS6020802B2 (ja) | 磁気ヘツド | |
| JP4065486B2 (ja) | 磁気抵抗効果膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050302 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |