JP2005197751A

JP2005197751A - 磁気メモリデバイス

Info

Publication number: JP2005197751A
Application number: JP2005002361A
Authority: JP
Inventors: Thomas C Anthony; トーマス・シー・アンソニー; Frederick A Perner; フレデリック・エイ・パーナー; Heon Lee; ヘオン・リー
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2004-01-08
Filing date: 2005-01-07
Publication date: 2005-07-21
Also published as: TW200524152A; CN1637928A; DE102004059409B4; US20050152182A1; DE102004059409A1; US6937506B2

Abstract

【課題】磁気メモリセルの熱損失を減少させて、磁気メモリセルの切替えを容易にすること。
【解決手段】磁気ランダムアクセスメモリ(MRAM)デバイス(100,200,300)は、磁界の影響を受けて２つの状態間で切り替わることができる磁気メモリセル(102,202,302)を含む。また、MRAMは、磁界を生成するために磁気メモリセルに結合された電気的ビット線(104,212,312)も含む。電気的ビット線は、導電性構成要素(110,214,314)と、磁界に関連する磁束を磁気メモリセルの方へ誘導するための磁性構成要素(112,216,316)とを含む。断熱材(114,218,318)は、導電性部分(110,214,314)と磁気メモリセルとの間に配置され、磁性構成要素は、少なくとも１つの誘導部分を有し、その誘導部分は、導電性構成要素から磁気メモリセルの方へ延在し、断熱材の少なくとも一部の周りに磁束を誘導する。
【選択図】図１

Description

本発明は、磁気メモリデバイスに関し、より具体的には磁気メモリデバイスにデータを格納するための方法および構造に関する。

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスのような揮発性メモリデバイスの代わりとして、磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスのような不揮発性メモリデバイスが注目を集めている。そのようなＭＲＡＭメモリデバイスは個々のＭＲＡＭセルからなるアレイを含み、それらのＭＲＡＭセルは、トンネル磁気抵抗メモリ（ＴＭＲ）セル、超巨大磁気抵抗メモリ（ＣＭＲ）セル、又は巨大磁気抵抗メモリ（ＧＭＲ）セルとすることができる。

一般に、ＭＲＡＭセルはデータ層と基準層を含む。データ層は、磁性材料からなり、書込み動作中に、データ層の磁化は、磁界をかけることによって２つの対向する状態の間で切り替えられることができ、ひいては二値の情報を格納することができる。基準層は通常、データ層に磁界がかけられ、一部が基準層に入り込む強度の磁界では基準層の磁化を切り替えるには不十分であるように磁化がピン留めされた磁性材料からなる。

例えば、ＴＭＲセルでは、データ層および基準層は、トンネル接合が形成されるように構成された薄い誘電体層によって分離される。電子が誘電体層を突き抜ける確率は、基準層の磁化の向きに対するデータ層の磁化の向きに依存する。従って、その構造は「磁気抵抗性」であり、格納された情報は、メモリセルを流れるトンネル電流の大きさから導出され得る。

一般に、磁気メモリセルは、メモリ密度を高め、かつコストを削減するために、できる限り小さいことが有利である。しかしながら、メモリセルが小さくなると、熱安定性の問題がさらに重要になる。格納された情報が環境の影響によって引き起こされるランダムな切替えに起因して失われないことを確実にするために、小さな磁気メモリセルのデータ層は、大きなメモリセルの場合よりも磁化を切り替えるために必要とされる磁界強度が高くなるように構成される必要がある。残念ながら、より大きい磁界強度を生成するという必要性によって、書込み動作中にメモリセルを切り替えるのがより難しくなる。

磁気メモリセルの温度を上げると、切り替えるために必要とされる磁界強度が下がることがわかっている。例えば、磁気メモリセルに電流が流れる際、セルに熱が生じる。しかしながら、生じた熱はビット線を介してメモリセルから容易に伝導されて消えるので、磁気メモリセルの切替えを容易にするために利用することができない。

従って、磁気メモリセルからの熱の損失を減らし、それゆえに切替えを容易にするために熱を利用することができる磁気メモリデバイスが必要とされている。

簡単に言うと、本発明の磁気ランダムアクセスメモリ（ＭＲＡＭ）の実施形態は、磁界の影響を受けて２つの状態間で切り替わることができる磁気メモリセルを含む。また、ＭＲＡＭは、磁界を生成するために磁気メモリセルに結合された電気的ビット線も含む。電気的ビット線は、導電性構成要素と、磁界に関連する磁束を磁気メモリセルの方へ誘導するための磁性構成要素とを含む。断熱材は、導電性部分と磁気メモリセルとの間に配置され、磁性媒体は、少なくとも１つの誘導部分を有し、その誘導部分は、導電性構成要素から磁気メモリセルの方へ延在し、断熱材の少なくとも一部の周りに磁束を誘導する。

本発明は、本発明の実施形態に関する以下の説明から、さらに十分に理解されるであろう。係る説明は添付の図面に関連して行われる。

本発明によれば、磁気メモリセルの熱損失を減少させることが可能になり、従来技術の磁気メモリセルに比べて磁気メモリセルの切替えが容易な磁気メモリデバイスを提供することが可能になる。

図１は、概して参照符号１００によって本明細書で参照される磁気ランダムアクセスメモリ（ＭＲＡＭ）を表す。ＭＲＡＭ１００は多数の磁気メモリセル１０２を含む。この場合、各メモリセル１０２はトンネル磁気抵抗メモリ（ＴＭＲ）セルである。各セル１０２は導電性のビット線１０４上に配置される。また、各磁気メモリセル１０２はワード線１０６（明瞭にするために、１つのワード線１０６だけが示される）にも接触しており、磁気メモリセルはビット線１０４とワード線１０６との間に挟まれるようになっている。

図１は、ビット線１０４を流れる電流を生成する回路ユニット１０８を概略的に示す。また、回路ユニットは、ワード線１０６を流れる電流も生成することができる（明瞭にするために、回路ユニット１１０への電気的な接続は、ビット線１０４の場合にのみ示されており、ワード線１０６の電気的な接続は示されない）。また、磁気メモリセル１０２は、有限の固有抵抗を有するので、それぞれの磁気メモリセル１０２を介して、ワード線１０６とビット線１０４との間にも電流が流れることができる。

ビット線１０４は、導電性コア１１０と、導電性コア１１０を被覆する磁性構成要素１１２とを含む。導電性コア１１０は、銅のような導電率の高い材料から形成され、セル１０２を切り替えるために必要とされる磁界を生成する電流を伝える。また、そのデバイスは断熱材１１４も含む。

磁性被覆が、導電性コア１１０において生成される磁界に関連する磁束を、磁気メモリセルの方へ誘導し、磁気メモリセルの切替えを容易にするのに十分な磁界強度が利用できるようになる。

デバイス１００はさらに、読出し動作中に、選択されたメモリセル１０２の抵抗をセンシングするための読出し回路も含む。読出し動作中に、一定の供給電圧またはグランド電位がビット線１０４に印加される。一定の供給電圧は外部回路によって提供され得る。読出し回路は、説明を簡単にするために示されない。

デバイス１００は、任意の数の行および列に配列される任意の数のメモリセル１０２を有するアレイからなることができる。さらに、デバイス１００は、超巨大磁気抵抗メモリ（ＣＭＲ）セル、又は巨大磁気抵抗メモリ（ＧＭＲ）セルのような他の磁気メモリセルからなることもできる。

図２は、本発明のさらなるＭＲＡＭの実施形態を表し、そのＭＲＡＭは、概して参照符号２００によって本明細書で参照される。図２は、ＭＲＡＭ２００の一部および１つのメモリセル２０２をさらに詳細に示す。メモリセル２０２はデータ層２０４及び基準層２０６を含む。基準層２０６は、磁化の向きがピン留めされた磁性材料からなる。データ層２０４は、ある磁性材料からなり、その磁化の向きは、かけられる磁界の関数として切り替えることができる。データ層２０４と基準層２０６との間には薄い誘電体層２０８が挟まれており、そのため適切な電位が印加される場合に、薄い誘電体層を通ってトンネル電流が流れる。

一般に、データ層２０４の磁化は２つの対向する向きを有することができ、そのため磁界の向きの関数として二値情報を格納することができる。

トンネル効果の確率、それゆえにメモリセルの実効抵抗は、基準層２０６の磁化の向きに対するデータ層２０４の磁化の向きに依存する。従って、メモリセル２０２の抵抗に依存するトンネル電流から、データ層の磁化の向きを判定することができる。

メモリセル２０２は、ワード線２１０とビット線２１２との間に挟まれる。ビット線２１２に沿って電流が加えられるとき、磁界がビット線２１２を取り囲み、その磁界を利用して、データ層２０４の磁化を切り替えることができる。各磁気メモリセルは、多数の付加的な層を含むことができる。

ビット線２１２は導電性コア２１４と、導電性コア２１４を被覆する磁性構成要素２１６とを含む。導電性コア２１４は、銅のような導電率の高い材料から形成され、データ層２０４の磁化を切り替えるために必要とされる磁界を生成する電流を伝える。また、そのデバイスは断熱材２１８も含む。磁性被覆２１６は、２つの誘導部の末端部を有し、この実施形態では、データ層２０４と接触しており、断熱材２１８を被覆する。

磁性被覆が、導電性コア２１４において生成される磁界に関連する磁束を、磁気メモリセルの方へ誘導する。さらに、誘導部の末端部が磁束をメモリセルの近くに誘導することにより、ビット線の導電性コア２１４は、磁気メモリセル３０２からある程度離れて配置され得る。結果として、従来技術のデバイスに比べて、熱が磁気メモリセルから導電性コアへと逃げることができる面積が減少する。従って、メモリセルの熱損失を減少させることができ、磁気メモリセルの切替えを容易にするために、さらに多くの熱を利用することができる。さらに、断熱材２１８が導電性コア２１４とデータ層２０４との間に配置されるので、メモリセルの熱損失はさらに低減される。

ビット線２１２の磁性被覆２１６は、この実施形態では、概ねＵ字形の断面形状を有し、Ｕ字形の断面形状の脚部がデータ層２０４に接触しており、そのため導電性コア２１４が磁性被覆２１６及び断熱材２１８によって包囲され、その断熱材２１８は、コア２１４、磁性被覆２１６、及びデータ層２０４によって包囲される。

分かりやすくするために、図２はデバイス２００の一部のみを示す。デバイス全体は、２１０及び２１２のようなワード線およびビット線によってそれぞれ接続される複数の磁気メモリセル２０２からなるアレイのような、さらなる要素を含むことは理解されたい。さらに、各磁気メモリセルは、キャップ層、ＡＦ層およびシード層などの多数の付加的な層を含むことができることは理解されたい。

ここで図３を参照して、別の実施形態によるＭＲＡＭを説明する。図３は、データ層３０４、誘電体層３０６及び基準層３０８を有するメモリセル３０２を含むデバイス３００の一部の断面図を示す。メモリセル３０２はワード線３１０と接触している。

この実施形態では、導電性コア３１４及び磁性被覆３１６を含むビット線３１２が設けられる。導電性コア３１４及び磁性被覆３１６は、図２に示され、先に説明されたものと同様である。断熱材３１８がコア３１４と磁気メモリセル３０２との間に配置される。断熱材３１８は図２に示されたのと同様である。磁性被覆３１６は導電性コア３１４を被覆するが、この実施形態では、データ層３０４には接触していない。

付加的な断熱および絶縁層３２０が、磁性被覆３１６及び断熱材３１８と磁気メモリセル３０２との間に配置される。この場合、断熱層３２０及び断熱材３１８は互いに接触しており、両方の断熱媒体３１８及び３２０は１つの材料から一体的に形成され得ることは理解されたい。また、薄いセンス導体３２２もデータ層３０４と断熱層３２０との間に配置される。

この実施形態では、被覆３１６のＵ字形の断面形状の脚部は、データ層３０４の方に面しており、断熱層３２０と接触している。この実施形態では、導電性コア３１４において生成される磁界に関連する磁束は、被覆３１６の脚部を通って誘導され、その後、データ層３０４へ入り込む前に、断熱層３２０及び薄いセンス導体３２２を透過する。

磁性被覆３１６がデータ層３０４と接触していないので、磁気メモリセル３０２からの熱損失をさらに減少させることができる。この実施形態では、薄いセンス導体３２２がデータ層３０４と接触しており、読出し動作中に磁気メモリセルを読み出すための電気的な接続を提供する。センス導体３２２は５０ｎｍ未満の厚みを有し、その厚みは概して５〜２０ｎｍの範囲内にある。この場合、センス導体３２２は、センス導体３２２による熱損失が制限されるように、比較的低い熱伝導率を有するチタンからなる。磁気メモリセル３０２の磁性材料とビット線３１２との間に、さらなる層が配置され得ることは理解されたい。

分かりやすくするために、図３はデバイス３００の一部のみを示す。そのデバイスは、それぞれ３１０及び３１２のようなワード線およびビット線によって接続される複数のメモリセル３０２からなるアレイを含む。

双方の実施形態において、磁性被覆２１６及び３１６は、任意の適切な磁性材料からなることができ、これらの場合では、ニッケル−鉄またはコバルト−鉄合金からなる。導電性コア２１４及び３１４は、銅のような適切な導電性材料からなる。前述した実施形態では、磁性被覆２１６及び３１６は約１０ｎｍの厚みを有し、コア２１４及び３１４は約１００×２００ｎｍの断面積を有する。断熱材２１８及び３１８並びに断熱層３２０は、ＳｉＯ_２又は窒化ケイ素からなるが、任意の他の適切な断熱材料からなることもできる。

図２に示された実施形態では、断熱材２１８は１００ｎｍの厚みを有する。図３に示された実施形態では、断熱材３１８は１００ｎｍの厚みを有し、断熱材料（断熱層）３２０は５０ｎｍの厚みを有する。

図２及び図３にそれぞれ示されるビット線２１２及び３１２は、以下のように製造され得る。ダマシンプロセスにおいて、最初に、トレンチが誘電体基板内にエッチングされる。その後、トレンチの内側が磁性被覆材料で覆われ、その後銅を堆積してトレンチを充填する。次いで、化学的機械的研磨（ＣＭＰ）工程において、その構造体が平坦化される。次いで、銅が、ＣＭＰ工程、ウエット化学エッチング、又はイオンエッチングによって、その構造体の上側から優先的に除去される。次いで、銅に残された窪みが断熱材料によって充填される。最後のステップは、平坦な表面を作成するためのさらなるＣＭＰ工程を含み、磁性被覆材料および断熱材料のみが（ビット線２１２の場合のように）露出される。ビット線３１２の場合には、最後のステップは、平坦化された表面の上に断熱層３２０を堆積することを含む。その後、磁気メモリセルが、当該技術分野において知られている製作技術を用いて、基板上、及びビット線の上に製作される。

図４は、図１に示されたメモリデバイスを具現化するコンピュータシステム４００を示す。そのコンピュータシステム４００は、中央処理装置４０４及び磁気メモリデバイスアレイ４０６に接続されるメインボード４０２を有する。磁気メモリデバイスアレイ４０６は、図１に示されるような磁気メモリデバイスを含む。磁気メモリデバイスアレイ４０６及び中央処理装置４０４は、共通バス４０８に接続される。コンピュータシステム４０４は、さらなる構成要素の連なりを有するが、明瞭にするために示されない。

図５は、図１に示されたデバイス１００のような磁気メモリデバイスにデータを格納するための方法の実施形態を示す。その方法は、磁気メモリセルを加熱するステップ５０２と、そのデバイスのビット線に電流を印加して、磁界を生成するステップ５０４と、磁界に関連する磁束を、磁性構成要素を介して、断熱材に沿って磁気メモリセルの方へ誘導し、セルの切替えを容易にするステップ５０６とを含む。

図６は、磁気メモリデバイス用のビット線１０４のような導体を製作するための方法の実施形態を示す。その方法は、基板の中へトレンチをエッチングするステップ６０２と、そのトレンチを被覆材料で覆うステップ６０４と、被覆されたトレンチ内へ導電性材料を充填するステップ６０６と、充填されたトレンチから導電性材料の一部を除去して、導電性材料内に溝を形成するステップ６０８と、その溝に断熱材料を充填するステップ６１０とを含む。

本発明は特定の例に関連して説明されてきたが、本発明を多くの他の形態において具現化することができることは、当業者ならば理解されたい。例えば、磁気メモリセルは、超巨大磁気抵抗メモリ（ＣＭＲ）セル、又は巨大磁気抵抗メモリ（ＧＭＲ）セルとすることができる。

さらに、磁性構成要素がビット線のコアを被覆しなくてもよい。例えば、ビット線はコアを有さなくてもよく、ビット線自体が、磁性構成要素から構成されてもよい。さらに、断熱材料はワード線と磁気メモリセルとの間に配置されることもでき、ワード線が、断熱材の一部を包囲することができる被覆材料を含むこともできる。また、図２及び図３に示されるようにデバイス２００及び３００の層を位置合わせする必要がない場合もあることは理解されたい。例えば、各磁性構成要素２１６及び３１６の少なくとも１つの誘導部の末端部が、それぞれ断熱材料２１８及び３１８と接触していなくてもよく、その場合、磁束は個々の磁気メモリセルの方へ非対称に誘導される。

特定の実施形態による磁気メモリデバイスを示す斜視図である。別の特定の実施形態による磁気メモリデバイスのメモリセルの概略的な断面図である。さらなる特定の実施形態による磁気メモリデバイスのメモリセルの概略的な断面図である。図１に示される磁気メモリデバイスを具現化するコンピュータシステムの略図である。方法の実施形態の流れ図である。さらなる方法の実施形態の流れ図である。

符号の説明

100、200、300 ＭＲＡＭ
102、202、302 磁気メモリセル
104、212、312 ビット線
110、214、314 導電性コア
112、216、316 磁性構成要素（磁性被覆）
114、218、318 断熱材
400 コンピュータシステム
402 メインボード
404 中央処理装置
406 磁気メモリデバイスアレイ

Claims

磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイス（１００、２００、３００）であって、
磁界の影響を受けて２つの状態間で切り替わることができる磁気メモリセル（１０２、２０２、３０２）と、
前記磁界を生成するために前記磁気メモリセル（１０２、２０２、３０２）に結合された電気的ビット線（１０４、２１２、３１２）であって、前記電気的ビット線（１０４、２１２、３１２）が、導電性構成要素（１１０、２１４、３１４）と、前記磁界に関連する磁束を前記磁気メモリセル（１０２、２０２、３０２）の方へ誘導するための磁性構成要素（１１２、２１６、３１６）とを含む、電気的ビット線と、
前記導電性構成要素（１１０、２１４、３１４）と前記磁気メモリセル（１０２、２０２、３０２）との間に配置された断熱材（１１４、２１８、３１８）とを含み、
前記磁性構成要素（１１２、２１６、３１６）が、前記断熱材（１１４、２１８、３１８）の少なくとも一部の周りに磁束を誘導するために、前記導電性構成要素（１１０、２１４、３１４）から前記磁気メモリセル（１０２、２０２、３０２）の方へ延在する少なくとも１つの誘導部分を有する、磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイス。
前記少なくとも１つの誘導部分が、前記断熱材（１１４、２１８、３１８）の一部に沿って延在する、請求項１に記載のＭＲＡＭ。
前記磁性構成要素（１１２、２１６、３１６）及び導電性構成要素（１１０、２１４、３１４）が、１つの磁性および導電性材料から一体的に形成される、請求項１に記載のＭＲＡＭ．
前記導電性構成要素（１１０、２１４、３１４）が導電性コア（１１０、２１４、３１４）であり、前記磁性構成要素（１１２、２１６、３１６）が前記コア（１１０、２１４、３１４）の少なくとも一部の周りに配置される、請求項１に記載のＭＲＡＭ。
前記磁性構成要素（１１２、２１６、３１６）が前記導電性コア（１１０、２１４、３１４）を被覆する、請求項４に記載のＭＲＡＭ。
前記磁性構成要素（１１２、２１６、３１６）が概ねＵ字形の断面形状を有する、請求項５に記載のＭＲＡＭ。
断熱層（３２０）が前記磁気メモリセル（３０２）と前記磁性構成要素（３１６）との間に配置される、請求項１に記載のＭＲＡＭ。
前記ＭＲＡＭデバイス（１００、２００、３００）が磁気メモリデバイスのアレイの１つである、請求項１に記載のＭＲＡＭ。
コンピュータシステムであって、
中央処理装置（４０４）と、
前記中央処理装置（４０４）に結合されたメインボード（４０２）と、
前記メインボード（４０２）に結合された複数の磁気メモリデバイス（４０６）とを含み、
前記磁気メモリデバイス（４０６）のそれぞれが、
磁界の影響を受けて２つの状態間で切り替わることができる磁気メモリセル（１００、２００、３００）と、
前記磁界を生成するために前記磁気メモリセル（１０２、２０２、３０２）に結合された電気的ビット線（１０４、２１２、３１２）であって、前記電気的ビット線（１０４、２１２、３１２）が、導電性構成要素（１１０、２１４、３１４）と、前記磁界に関連する磁束を前記磁気メモリセル（１０２、２０２、３０２）の方へ誘導するための磁性構成要素（１１２、２１６、３１６）とを含む、電気的ビット線と、
前記導電性構成要素（１１０、２１４、３１４）と前記磁気メモリセル（１０２、２０２、３０２）との間に配置された断熱材（１１４、２１８、３１８）とを含み、
前記磁性構成要素（１１２、２１６、３１６）が、前記断熱材（１１４、２１８、３１８）の少なくとも一部の周りに磁束を誘導するために、前記導電性構成要素（１１０、２１４、３１４）から前記磁気メモリセル（１０２、２０２、３０２）の方へ延在する少なくとも１つの誘導部分を有する、コンピュータシステム。
磁界をかけられる際に２つの状態間で切り替わることができる磁気メモリセル（１０２、２０２、３２０）と、前記磁界を生成するためのビット線（１０４、２１２、３１２）とを有するタイプの磁気メモリデバイス（１００、２００、３００）にデータを格納する方法であって、
前記磁気メモリセル（１０２、２０２、３０２）を加熱するステップと、
前記ビット線（１０４、２１２、３１２）に電流を印加して、前記磁界を生成するステップと、及び
前記磁界に関連する磁束を、磁性構成要素（１１２、２１６、３１６）を介して、断熱材（１１４、２１８、３１８）に沿って前記磁気メモリセル（１０２、２０２、３２０）の方へ誘導し、前記磁気メモリセルの切替えを容易にするステップとを含む、磁気メモリデバイスにデータを格納する方法。