KR20030009097A - 클래드형 판독 도전체를 포함하는 터널 접합 - Google Patents

클래드형 판독 도전체를 포함하는 터널 접합 Download PDF

Info

Publication number
KR20030009097A
KR20030009097A KR1020020017990A KR20020017990A KR20030009097A KR 20030009097 A KR20030009097 A KR 20030009097A KR 1020020017990 A KR1020020017990 A KR 1020020017990A KR 20020017990 A KR20020017990 A KR 20020017990A KR 20030009097 A KR20030009097 A KR 20030009097A
Authority
KR
South Korea
Prior art keywords
layer
cladding
read
conductor
data
Prior art date
Application number
KR1020020017990A
Other languages
English (en)
Other versions
KR100816747B1 (ko
Inventor
샤르마매니쉬
트란룽티
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030009097A publication Critical patent/KR20030009097A/ko
Application granted granted Critical
Publication of KR100816747B1 publication Critical patent/KR100816747B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

온 더 플라이 고정형 연질 기준층(pinned-on-the-fly soft reference layer)을 위한, 고 투자율 연질 자성체(high magnetic permeability soft magnetic material)로 이루어진 클래드형 판독 도전체(cladded read conductor)를 포함하는 터널 접합(tunnel junction)(10)이 설명된다. 터널 접합은 데이터층(data layer)(11)과, 그 데이터층 위에 형성된 장벽층(barrrier layer)(13)과, 그 장벽층 위에 형성된 캡층(15)과, 그 캡층(15) 위에 형성된 연질 기준층(17)을 포함한다. 연질 기준층(17)은 판독 도전체(19) 및 그 판독 도전체를 완전히 둘러싸서 클래드형 판독 도전체를 형성하는 클래딩(21)을 포함한다. 연질 기준층(17)은 비고정형 자화 방향(non-pinned magnetization direction)(M1)을 갖는다. 외부적으로 공급된 판독 전류가 그 판독 도전체를 통과하는 경우, 판독 도전체(19)는 그 클래딩(21) 내부에 실제적으로 함유되는 자기장을 생성하고 동적으로 그 자화 방향(M1)을 바람직한 방향으로 고정하도록 동작한다. 데이터층(11)과 연질 기준층(17) 사이의 전위차(potential difference)를 측정함으로써 데이터층(11)에 저장된 데이터 비트를 판독한다. 클래딩(21)은 이웃 터널 접합에 저장된 데이터를 훼손할 수 있는 외부 자기장을 줄이고, 연질 기준층(17)은 고정형 자화 방향을 가지는 기준층을 구성하는데 필요한 층의 수를 줄이며, 또한 연질 기준층(17)에 의하여 데이터 비트를 판독하기에 필요한 판독 전류의 크기가 줄어든다.

Description

클래드형 판독 도전체를 포함하는 터널 접합{CLADDED READ CONDUCTOR FOR A PINNED-ON-THE-FLY SOFT REFERENCE LAYER}
본 발명은 일반적으로 비고정형 자화 방향(non-pinned orientation of magnetization)을 갖는 연질 강자성 기준층(soft ferromagnetic reference layer)을 포함하는 자기 메모리 셀(magnetic memory cell)에 관한 것이다. 보다 구체적으로, 본 발명은 비고정형 자화 방향을 가지며 강자성 클래딩(cladding)으로 완전히 둘러싸인 판독 도전체(read conductor)를 포함하는 연질 강자성 기준층으로 구성되어 그 판독 도전체에 흐르는 전류에 의해서 생성된 판독 자기장(read magnetic field)은 포화(saturate)되지 않고 실제적으로 강자성 클래딩 내에 포함되며 그 연질 강자성 기준층의 자화 방향이 판독 자기장에 의하여 원하는 방향으로 동적으로 온 더 플라이 고정(pinned-on-the-fly)되는 자기 메모리 셀에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)와 같은 자기 메모리는 DRAM, SRAM, 플래시(Flash), 그리고 하드디스크 드라이브(hard disk drive) 등과 같은 전통적 데이터 저장 장치가 이용되는 애플리케이션에서 대체적(alternative) 데이터 저장장치로 여겨지는 비휘발성 타입의 메모리이다. 전형적으로 MRAM은 자기 메모리 셀의 어레이를 포함한다. 예컨대, 종래의 자기 메모리 셀은 터널링 자기 저항 메모리 셀(tunneling magnetoresistance memory cell : TMR)이나, 거대 자기 저항 메모리 셀(giant magnetoresistance memory cell : GMR)이나, 또는 데이터층(data layer)(저장층(storage layer)이나 비트층(bit layer)이라고도 불림)과, 기준층과, 그 데이터층 및 기준층 사이의 매개층(intermediate layer)을 포함하는 대량 자기 저항 메모리 셀(colossal magnetoresistance memory cell : CMR)일 수 있다. 데이터층과, 기준층과, 그 매개층은 하나 이상의 물질층으로 이루어 질 수 있다. 데이터층은 일반적으로 외부 자기장이 인가됨에 따라서 변경될 수 있는 자화 방향에 의하여 데이터 비트를 저장하는 자성체(magnetic material)로 이루어진 계층 즉 막이다. 따라서, 데이터층의 자화 방향(즉, 그 논리 상태)은 논리 "0"을 나타낼 수 있는 제 1 자화 방향으로부터 논리 "1"을 나타낼 수 있는 제 2 자화 방향으로 변환(즉, 스위치)될 수 있으며, 또는 그 반대로 일 수도 있다. 반면, 기준층은 일반적으로 자화 방향이 사전 결정된 방향으로 "고정(불변)"된 자성체층이다. 그 사전 결정된 방향은 자기 메모리 셀 제조에 이용되는 마이크로 전자 처리 단계(microelectronic processing step)에 의하여 결정된다.
전형적으로, 자기 메모리 셀의 논리 상태(즉, "0" 또는 "1")는 데이터층과 기준층의 상대적 자화 방향에 의존한다. 예컨대, 터널링 자기 저항 메모리 셀(터널 접합(junction) 메모리 셀)에 있어서, 전위 바이어스(electric potential bias)가 데이터층과 기준층을 따라 인가되는 경우, 전자가 매개층(일반적으로 터널 장벽층(tunnel barrier layer)이라고 불리는 얇은 유전층(thin dielectric layer))을 통하여 데이터층과 기준층 사이를 이동한다. 장벽층을 통하여 전자의 이동을 야기하는 현상은 양자 역학적 터널링(quantum mechanical tunneling) 또는 스핀(spin) 터널링이라고 지칭될 수 있다. 논리 상태는 메모리 셀의 저항을 측정함으로써 판정될 수 있다. 예컨대, 데이터 저장층의 전체적 자화 방향이 기준층의 고정형 자화 방향과 평행(parallel)한 경우 그 자기 메모리 셀은 저 저항 상태(a state of low resistance)에 있다. 반대로, 데이터 저장층의 전체적 자화 방향이 기준층의 고정형 자화 방향과 역평행(antiparallel)한 경우 터널링 접합 메모리 셀은 고 저항 상태에 있다. 앞서 언급된 바와 같이, 데이터층의 전체적 자화 방향을 변경하는 외부 자기장을 인가함으로써 자기 메모리 셀에 저장되는 비트의 논리 상태가 기록된다. 그러한 외부 자기장은 고 저항 상태와 저 저항 상태 사이에서 자기 메모리 셀을 스위칭하는 스위칭장(switching field)이라고 지칭될 수 있다.
도 1은 데이터층(110), 기준층(112), 그리고 그 데이터층(110)과 기준층(112) 사이에 배치된 절연 장벽층(insulating barrier layer)(114)을 포함하는 종래의 터널 접합 메모리 셀(100)을 도시하고 있다. 또한, 메모리 셀(100)은 데이터층(110)에 연결된 제 1 전기 도전 노드(first electrically conductive node)(116)와, 기준층(112)에 연결된 제 2 전기 도전 노드(118)를 포함할 수 있다. 외부적으로 공급된 전류는 제 1 및 제 2 전기 도전 노드(116,118)를 통해 흘러서 전술된 외부 자기장을 생성할 수 있다. 제 1 및 제 2 전기 도전 노드(116,118)는 이하 도 4a 및 도 4b를 참조하여 논의될 다수의 메모리 셀(100)로 구성된 메모리어레이에서는 행(row) 및 열(column) 도전체일 수 있다. 그 노드는 또한 메모리 셀의 저항을 측정하는데 이용되어 그 논리 상태를 판정할 수 있다. 기준층(112)은 사전 결정된 방향으로 고정된 자화 방향(M1)(좌측을 가리키는 화살표로 표시됨)을 갖는다. 데이터층(110)은 변경 가능한 자화 방향(M2)(양방향 화살표로 표시됨)을 갖는다.
도 2a에서, 데이터층(110)의 자화 방향(M2)은 기준층(112)의 자화 방향(M1)과 평행(즉, 화살표는 동일한 방향을 가리킴)하며, 메모리 셀(100)이 저 저항 상태가 되도록 한다. 반면, 도 2b에서, 데이터층(110)의 자화 방향(M2)은 기준층(112)의 자화 방향(M1)과 역평행(즉, 화살표가 반대 방향을 가리킴)하며, 메모리 셀(100)이 높은 저항 상태가 되도록 한다.
데이터층(110)과 기준층(112)이 서로 매우 가까이 배치된 강자성체로 구성되기 때문에, 도 2c에 도시된 바와 같이 기준층(112)의 고정형 자화 방향(M1)은 그 기준층(112)의 에지 도메인(edge domain)으로부터 데이터층(110)으로 이어지는 소자기장(demagnetization field)(D)을 생성한다. 도 2d는 데이터층(110)의 자화 방향(M2)에 대한 소자기장(D)의 영향을 보여주고 있다. 바람직하게, 데이터층(110)의 자화 방향은 고정형 자화 방향(M1)에 대하여 평행하거나 역평행하게 정렬될 것이다. 온 더 플라이 고정소자기장(D) 때문에, 이상적 자화 방향(M2')(쇄선 화살표로 표시됨)과 실제 자화 방향(M2)(실선 화살표로 표시됨) 사이에 약간의 각도 차이(θ)가 발생한다. 각도 차이(θ)는 자기 저항에 있어서 고 저항 상태와 저 저항 상태(즉, 평행 또는 역평행) 간 변화 ΔR/R의 크기를 줄인다. 데이터층(110)에서 비트 상태를 검출하는 것이 더 용이하도록 자기 저항 변화 ΔR/R의 크기를 가능한 크게 가지는 것이 바람직하다. 본질적으로, ΔR/R은 신호 대 잡음 비율 S/N과 유사하다. 판독 동작 동안, S/N이 더 높을수록 데이터층(110)의 비트 상태를 판정하도록 감지될 수 있는 신호가 더 강해진다. 그러므로, 종래의 터널 접합 메모리 셀(100)의 한 가지 단점은 각도 차이(θ)에서 비롯하는 자기 저항 변화 ΔR/R의 크기 축소(즉, 판독 동작 동안 더 낮은 S/N을 얻음)이다.
종래의 터널 접합 메모리 셀(100)의 또 다른 단점은, 기준층(112)의 자화 방향(M1)을 고정하는 처리가 종종 하나 이상의 물질층이 고정될 것을 요구한다는 점이다. 예컨대, 도 3a에서, 종래의 터널 접합 메모리 셀(200)은 전술된 데이터층(210)과, 제 1 및 제 2 전기 도전 노드(216,218)를 포함하고, 또한 서로 다른 물질의 샌드위치(sandwich)인 합성 기준층(composite reference layer)(212,212a,212b)을 포함한다. 계층(212)은 반강자석층(antiferromagnet layer)(고정층(pinning layer))으로 불리고 층(212a)은 고정형(pinned) 기준층이다. 고정층(212)은 기준층(212a)의 자화 방향(M1)을 바람직한 방향으로 자화시킨다. 층(212b)은 시드층(seed layer)이다. 고정층(212), 기준층(212a), 및 시드층(212b)에 이용되는 물질의 예로써, 고정층(212)에 대하여는 망간철(FeMn), 이리듐망간(IrMn), 니켈망간(NiMn), 또는 백금망간(PtMn)이 있고, 기준층(212a)에 대하여는 니켈철(NiFe), 니켈철코발트(NiFeCo), 또는 코발트철(CoFe)이 있으며, 시드층(212b)에 대하여는 니켈철(NiFe), 또는 니켈철코발트(NiFeCo)가 있다.
이와 달리, 도 3a에 도시된 것보다 더 복잡한 고정층(312)을 포함하는 종래의 터널 접합 메모리 셀(300)이 도 3b에 도시되어 있다. 종래 터널 접합 메모리 셀(300)은 전술된 데이터층(310)과, 제 1 및 제 2 전기 도전 노드(316,318)를 포함하며, 또한 서로 다른 물질의 복합적 샌드위치인 합성 기준층(312,312a,312b,312c)을 포함한다. 고정층(312)은 도 3a의 반강자석층(212)보다 더 복잡한 구조를 갖는 인공(artificial) 반강자석(312c)의 자화 방향을 설정한다. 인공 반강자석(312c)은 예컨대, 코발트/루테늄/코발트(Co/Ru/Co) 또는 코발트철/루테늄/코발트철(CoFe/Ru/CoFe) 등의 물질 샌드위치일 수 있다. 도 3b에서는, 층(312a)이 고정형 기준층이고, 층(312b)은 시드층이며, 층(312)은 반강자석층(고정층)이다.
그러므로, 종래의 터널 접합 메모리의 한 가지 단점은 그 기준층을 형성하는데 구조적으로 더 많은 층을 필요로 한다는 점이다. 이러한 층을 형성하는데 필요로 되는 가외 물질(extra material) 때문에, 가외의 마이크로 전자 처리 단계가 종래의 터널 접합 메모리 셀(200,300)을 제조하는데 필요로 된다. 이들 가외 단계들로 인하여 그 터널 접합 메모리에 대한 결함(그 메모리가 제조되는 동안 결함이 야기될 수 있으며 그 메모리를 포함하는 제품 내에서 이후 고장을 일으킬 수도 있음)이 발생할 가능성이 있다. 결함을 줄이고 수율을 높이기 위하여 메모리를 제조하는데 필요로 되는 처리 단계의 복잡도(complexity)와 그에 따른 처리 단계 수를 최소화하는 것이 바람직하다. 또한, 기준층을 형성하는데 필요한 물질은 그 자체만으로 제조가 곤란한 물질이다. 자기 메모리 대량 생산을 위해서, 제조 처리를 단순화하고 제조 비용을 줄이는 것이 용이한 물질을 이용하는 것이 바람직하다.
종래의 터널 접합 메모리에서의 또 다른 단점은 기준층이 어닐링(annealing) 단계에서 고온으로 가열되어야 한다는 점이다. 어닐링은 시간(한시간이나 또는 그 이상)이 걸리고 또한 일정한 자기장 하에서 섭씨 200도 내지 300도 범위의 온도에 그 자기 메모리를 노출할 것을 요구한다. 자화 방향의 설정 처리는 자기장내의 어닐링을 요구하기 때문에, 이후에 자기 메모리가 고온에 노출되는 경우 기준층의 고정이 "비설정"되어 그 자화 방향을 상실할 수 있다. 자화 방향을 재설정하기 위하여, 또 다른 어닐링 단계가 요구될 것이다.
종래의 터널 접합 메모리 셀(100)의 또 다른 단점이 도 4a 및 도 4b에 도시되어 있다. 도 4a에서, 자기 메모리(150)는 교차점 어레이(crosspoint array)로 구성된 다수의 메모리 셀(100)을 포함한다. 제 1 전기 도전 노드(116)가 반복되어 메모리 셀(100)을 지나는 행 도전체(행1 및 행2)를 구성하고 제 2 전기 도전 노드(118)가 반복되어 역시 메모리 셀(100)을 지나는 열 도전체(열1, 열2, 열3)를 형성한다(즉 메모리 셀(100)은 행 도전체와 열 도전체의 교차점에 배치됨). 행1은 플로팅(floating) 상태로 남겨놓은 채 행2로 전압원(V)을 연결함으로써 행2와 열3의 교차점에 배치된 메모리 셀(100a)이 판독 동작을 위해 선택된다. 열1 및 열2는 GND로 연결되고 열3은 가상 접지(virtual ground)에 접속된 감지 증폭기(sense amp)(S)로 연결된다. 결과적으로, 전류 경로가 형성되고 전류(I)가 행2의 도전 노드(116)로 흐른다. 전류(I)의 일부는 전류(IG)로 표시되어 GND로 흐른다. 온 더 플라이 고정전류(I)의 또 다른 일부는 감지 증폭기(S)가 감지하는 판독 전류(IR)를포함한다. IR의 크기가 메모리 셀(100a)에 저장된 데이터 비트의 자화 방향을 나타내기는 하지만, 그 IR의 크기가 판독 동작 동안 데이터층의 자화 방향을 회전시킬 만큼 충분하지는 않다.
도 4b에, 선택된 메모리 셀(100a)이 더 상세히 도시되어 있다. 전류(IR)는 오른손 법칙(right-hand rule)에 따라서 자기장(HR)을 형성한다. 어레이에서 각각의 도전체로부터 방사상 외부로 뻗어나가며(즉, 외부장(fringe field)) 인접한 메모리 셀(100)과 상호 작용하는 자기장(HR)으로 인한 단점이 발생한다. 전류(IR)의 크기와 메모리 셀(100)간 접근도에 따라서, 이들 외부장은 그 판독 동작 동안 선택되지 않은 이웃 메모리 셀(100)의 데이터층(100)에 저장된 데이터 비트를 훼손할 수 있다.
또한, 종래의 터널 접합 메모리 셀(100)의 또 다른 단점은 선택된 메모리 셀(100)에서 데이터를 판독하기 위하여 필요한 전류(IR)의 크기가 상당히 크다는 점이다. 도 4a 및 도 4b에 도시되지는 않았지만, 데이터층(100)의 자화 방향을 플립하는데 필요한 기록 전류의 크기도 역시 상당히 크고 전형적으로 전류(IR)보다 크기가 더 크다. 전류(IR)는 바람직하지 않는 열 소모(waste heat)를 일으켜서 열 소모를 없애기 위하여 쿨링 팬(cooling fan) 등의 열 관리 시스템(thermal management system)을 필요로 하게 할 수 있다. 열 관리 시스템은 메모리(150)를 포함하는 전자 시스템의 비용, 사이즈, 중량 및 잡음을 증가시킬 수 있다. 배터리를 전력원으로 이용하는 휴대용 전자 시스템 또는 에너지 효율적으로 설계된 전자 시스템에 있어서는, 앞서 언급된 전류로 인하여 전력 소비가 증가되어 배터리 수명이 줄어들 수 있으며 또는 전력 드레인(power drain)을 증가시켜서 에너지 효율을 떨어뜨릴 수 있다.
전술된 단점들이 터널 접합 메모리 셀(즉, TMR 메모리 셀)을 중심으로 설명되었으나, 이들 단점들은 예컨대, 전술된 GMR 및 CMR 메모리 셀과 같은 다른 타입의 자기 메모리 셀에도 적용된다. 예컨대, 당업계에서 잘 알려져 있는 바에 따르면, GMR 메모리 어레이(도시되지 않음)에 있어서, GMR 메모리 셀을 전기적으로 절연시키는 게이트 트랜지스터(gate transistor)(FET's)가 교차점 어레이를 대체한다. FET's는 전기적으로 온 오프 되면서 판독 동작을 위한 특정 GMR을 선택한다. 선택된 메모리 셀을 통하여 흐르는 판독 전류가 감지 증폭기 등에 의하여 감지될 수 있다.
그러므로, 데이터층에 저장된 데이터의 비트를 판독하기 위하여 고정형 자화 방향을 필요로 하지 않는 기준층을 포함하는 자기 메모리 셀이 필요하다. 또한, 그 기준층을 형성하는데 필요한 물질층의 수를 줄일 필요가 있다. 나아가, 판독 동작 동안 생성된 외부장이 실제적으로 기준층에 국한되어 근처 메모리 셀과의 간섭이 실제적으로 줄어드는 자기 메모리 셀이 필요하다. 결국, 데이터층 자화 방향의 각도 차이가 실제적으로 줄어들거나 제거되어 판독 동작 동안 자기 저항이 크게 변화하는 자기 메모리 셀이 필요하다.
본 발명은 터널링 자기 저항 메모리 셀(TMR)이나 거대 자기 저항 메모리 셀(GMR) 등의 자기 메모리 셀 설계와, 이들 타입의 자기 메모리 셀을 포함하는 메모리 설계를 개선시킨다. 또한, 본 발명은 자기 메모리 셀의 기준층에 이용되는 물질과 자기 메모리 셀의 판독 도전체에 이용되는 구조를 개선한다.
대략적으로, 본 발명은 변경 가능한 자화 방향으로 데이터 비트를 저장하는 강자성 데이터층과, 그 강자성 데이터층에 연결된 매개층과, 그 매개층에 연결되고 판독 도전체 및 강자성 클래딩(판독 도전체를 완전히 둘러싸서 클래드형(cladded) 판독 도전체를 형성함)을 포함하는 연질 강자성 기준층을 포함하는 자기 메모리 셀로 구현된다. 연질 강자성 기준층은 비고정형 자화 방향을 갖는다(즉, 그 자화 방향이 사전 결정된 방향으로 설정되지 않는다). 외부적으로 공급되는 전류가 판독 도전체를 통하여 흐르는 경우, 판독 도전체가 자기장을 생성한다. 강자성 클래딩은 그 자기장에 의하여 포화되지 않으며 실제적으로 그 강자성 클래딩 내부에 자기장을 함유한다. 판독 동작 동안, 외부적으로 공급된 전류가 판독 도전체를 통하여 흘러서 연질 강자성 기준층의 자화 방향이 바람직한 방향으로 온 더 플라이 고정되고 데이터층과 연질 강자성 기준층 사이의 저항을 측정함으로써 그 데이터층에 저장된 데이터 비트가 판독된다. 본 발명의 클래딩형 판독 도전체의 추가적 이점은, 판독 도전체로부터의 자기장이 실제적으로 강자성 클래딩 내에 포함되기 때문에 외부장이 크게 줄어든다는 점이다.
판독 동작 동안, 본 발명의 강자성 클래딩은 판독 자기장에 대하여 폐쇄형자속 경로(closed flux path)(자속 폐쇄(flux closure))를 제공한다. 그 결과, 종래의 자기 메모리 셀의 소자기장이 실제적으로 줄어들거나 제거되어 각도 차이가 최소화되고 판독 동작 동안 자기 저항이 크게 변화한다.
판독 동작이 연질 강자성 기준층이 고정될 것을 요구하지 않기 때문에 본 발명의 연질 강자성 기준층에 의하여 종래의 고정형 기준층에 있어서의 단점이 해결된다. 대신에, 판독 동작을 수행하기 위하여, 판독 도전체를 통해서 사전 결정된 크기의 전류를 사전 결정된 방향으로 통과시킴으로써 본 발명의 연질 강자성 기준층의 자화 방향이 바람직한 방향으로 동적으로 고정(즉, 온 더 플라이 고정)된다. 결과적으로, 전술된 추가적 물질층과, 이들 물질층의 복잡도와, 이들 층을 구성하는데 필요한 마이크로 전자 처리 단계가 줄어든다. 본 발명의 연질 강자성 기준층에 의하여 자기장 내에서 그 기준층을 어닐링할 필요가 없어진다. 또한, 자화 방향이 온 더 플라이 고정되기 때문에, 메모리가 열에 노출되는 경우 기준층의 자화 방향을 "재설정" 해야할 가능성이 본 발명의 연질 강자성 기준층에 의하여 의미가 없어진다.
본 발명의 자기 메모리 셀의 또 다른 이점은 판독 동작을 수행하는데 필요한 판독 전류의 크기가 줄어들어 전력 손실(power dissipation)(소모 열) 및 전력 소비(power consumption)가 줄어든다는 점이다. 판독 및 기록 동작을 위한 전류는 정적 dc 전류(static dc current)이거나 또는 동적 전류 펄스(dynamic current pulse)일 수 있다. 전술된 바와 같이, 전력 소비와 소모 열 발생을 최소화하는 것이 바람직하며, 휴대용 배터리 작동 시스템 및 에너지 효율 시스템에서 특히 그러하다.
판독 동작 동안, 본 발명의 강자성 클래딩은 판독 자기장에 대하여 폐쇄형 자속 경로(자속 폐쇄)를 제공한다. 그 결과, 종래 자기 메모리 셀의 소자기장이 실제적으로 줄어들거나 제거되어 각도 차이가 최소화되고 판독 동작 동안 자기 저항이 크게 변화한다.
본 발명의 일실시예에서, 자기 메모리 셀은 강자성 클래딩과 매개층 사이에 배치되고 자기적으로 강자성 클래딩과 결합된 강자성 캡층(cap layer)을 포함한다. 판독 동작 동안, 자기장은 포화되지 않으며 실제적으로 강자성 클래딩과 강자성 캡층에 포함된다.
본 발명의 또 다른 실시예에서, 데이터층과, 강자성 캡층과, 강자성 클래딩은 고 투자율(high permeability) 연질 자성체로 구성될 수 있다. 본 발명의 또 다른 실시예에서, 데이터층과, 강자성 캡층과, 강자성 클래딩이 동일한 고 투자율 연질 자성체로 구성된다.
본 발명의 또 다른 실시예에서, 데이터층과, 강자성 캡층과, 강자성 클래딩은 저 보자성(low coercivity) 물질로 구성될 수 있다.
본 발명의 또 다른 실시예에서, 데이터층은 그 데이터층을 지나는 제 1 도전체와 전기적으로 통신한다. 판독 동작 동안, 연질 강자성 기준층과 제 1 도전체 사이의 저항을 측정함에 의하여 그 비트가 판독된다.
본 발명의 또 다른 실시예에서, 제 2 도전체는 데이터층을 지나고 제 1 및 제 2 도전체가 각각 외부적으로 공급되는 전류에 응답하여 제 1 및 제 2 기록 자기장을 생성한다. 제 1 및 제 2 기록 자기장은 함께 데이터층과 상호 작용하여 데이터층의 변경 가능한 자화 방향을 바람직한 방향으로 회전시키고 이로써 강자성 데이터층에 대해 새로운 데이터 비트를 기록한다.
본 발명의 대안적 실시예들에서, 자기 메모리 셀은 터널링 자기 저항 메모리 셀이거나 거대 자기 저항 메모리 셀일 수 있다.
본 발명의 다른 특징 및 이점은, 첨부도면을 참조하여, 본 발명의 원리를 예로써 설명하고 있는 다음의 상세한 설명으로 명백해질 것이다.
도 1은 고정형 자화 방향(pinned orientation of magnetization)을 갖는 기준층(reference layer)을 구비한 종래의 자기 메모리 셀을 도시하는 도면,
도 2a 및 도 2b는 도 1에 도시된 종래의 자기 메모리 셀에서 기준과 데이터층(data layer) 사이의 자화 방향이 전제적으로 평행(parallel)한 경우와 역평행(antiparallel)한 경우를 각각 도시하는 도면,
도 2c 및 도 2d는 종래의 자기 메모리 셀에서 데이터층의 자화 방향에 대한 소자기장(demagnetization field)의 영향을 도시하는 도면,
도 3a 및 도 3b는 고정층(pinning layer)과 고정형층(pinned layer)을 포함하는 다층(multi-layer) 기준층을 구비한 종래의 자기 메모리 셀을 도시하는 도면,
도 4a는 종래의 자기 메모리 셀과 행 및 열 도전체 어레이를 구비한 종래의 자기 메모리에서의 판독 동작을 도시하는 도면,
도 4b는 종래의 자기 메모리 셀에서 선택된 셀에 대한 판독 동작과 행 및 열 도전체에 흐르는 판독 전류에 의하여 생성된 자기장을 도시하는 도면,
도 5는 본 발명에 따르는 연질 강자성 기준층(soft ferromagnetic referencelayer)과 완전 클래드 판독 도전체(wholly clad readout conductor)를 구비한 자기 메모리 셀을 도시하는 도면,
도 6은 본 발명에 따르는 판독 동작 동안 강자성 클래딩 내에 실제적으로 포함되는 자기장을 도시하는 도면,
도 7은 본 발명에 따르는 연질 강자성 기준층을 구비한 자기 메모리 셀 어레이로 구성된 메모리를 도시하는 도면,
도 8a 내지 도 9b는 본 발명에 따르는 판독 동작 동안 온 더 플라이 고정되는 연질 강자성 기준층을 도시하는 도면,
도 10a 내지 도 10f는 본 발명에 따르는 연질 강자성 기준층과 완전 클래드 판독 도전체를 구비한 자기 메모리 셀을 제조하는 방법을 도시하는 도면,
도 11은 본 발명에 따라서 연질 강자성 기준층을 구비하며 데이터 비트를 데이터층에 기록하기 위한 제 1 및 제 2 도전체를 포함하는 자기 메모리 셀을 도시하는 도면,
도 12는 본 발명에 따라서 연질 강자성 기준층을 구비한 자기 메모리 셀 어레이를 포함하고 선택된 자기 메모리 셀의 데이터층에 데이터 비트를 기록하기 위한 제 1 및 제 2 도전체를 포함하는 메모리를 도시하는 도면,
도 13a 및 도 13b는 강자성 클래딩에 대한 연질 강자성 기준층의 상대적 치수(relative dimension)와 강자성 클래딩 및 강자성 캡층에 대한 연질 강자성 기준층의 상대적 치수를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
11 : 데이터층13 : 매개층
15 : 캡층17 : 기준층
19 : 판독 도전체21 : 클래딩
다음의 상세한 설명과 도면 세트의 여러 도면에서, 동일한 구조는 동일한 참조 번호로써 식별된다.
설명을 위하여 도면에 도시된 바에 따르면, 본 발명은 변경 가능한 자화 방향으로 데이터 비트를 저장하는 강자성 데이터층과, 그 데이터층에 접촉하고 잇는 매개층과, 매개층에 접촉하고 있으며 판독 도전체 및 강자성 클래딩(판독 도전체를 완전히 둘러싸서 클래드형 판독 도전체를 형성함)을 포함하는 연질 강자성 기준층을 포함하는 자기 메모리 셀로 구현된다. 연질 강자성 기준층에서 그 자화 방향은 사전 결정된 방향으로 고정되어 있지 않다. 이하에서는, 연질 강자성 기준층의 이러한 특성을 "비고정형 자화 방향"이라고 부를 것이다.
판독 도전체가 외부적으로 공급된 판독 전류에 응답하여 판독 자기장을 생성하고 강자성 클래딩이 실제적으로 그 강자성 클래딩 내에 판독 자기장을 포함한다.본질적으로, 강자성 클래딩은 판독 도전체 주위에 폐쇄형 자기 경로(자속 폐쇄)를 제공한다. 판독 도전체를 통하여 사전 결정된 크기와 방향으로 전류를 통과시킴으로써, 그에 따른 판독 자기장은, 연질 강자성 기준층에서 자화 방향이 동적으로 고정되도록(즉, 자화 방향이 온 더 플라이 고정되도록) 그 자화 방향을 이미 알려져 있는 방향으로 설정할 만큼 충분히 강하다. 그러나, 판독 자기장은 그 판독 자기장이 실제적으로 강자성 클래딩 외부로 확장되거나 잠재적으로 데이터층에 저장된 데이터 비트를 겹쳐 쓰거나(overwrite) 방해할 정도로 연질 강자성 기준층의 강자성 클래딩을 포화시킬 만큼 강하지는 않다. 또한 강자성 클래딩은 실제적으로 이웃 메모리 셀의 데이터층에 저장되어 있는 데이터를 방해하거나 훼손할 수 있는 외부장을 감쇠시킨다. 데이터 비트는 데이터층과 연질 강자성 기준층 사이의 저항을 측정함으로써 판독될 수 있다. 강자성 클래딩 및 데이터층은 고 투자율 연질 자기 물질로 구성될 수 있다. 강자성 클래딩은, 판독 도전체에 의하여 생성된 판독 자기장이 실제적으로 강자성 클래딩 내부에 함유되는 것을 보장하도록 설계되어진 사전 결정된 최소 두께를 갖는다.
선택적으로(optionally), 본 발명의 자기 메모리 셀은 매개층과 강자성 클래딩 사이에 배치된 강자성 캡층을 포함할 수 있다. 강자성 캡층이 자기적으로 강자성 클래딩과 결합되어 판독 동작 동안 판독 자기장은 실제적으로 그 강자성 클래딩과 강자성 캡층 내부에 함유된다. 본질적으로, 강자성 클래딩과 강자성 캡층은 자기적으로 하나가 되고, 그 강자성 클래딩과 강자성 캡층은 함께 판독 도전체 주위에 폐쇄형 자기 경로(자속 폐쇄)를 제공한다.
본 발명의 연질 강자성 기준층은 자화 방향 설정이 외부적으로 공급된 전류에 의하여 이미 알려져 있는 방향으로 동적으로 설정(즉, 동적으로 고정)될 수 있기 때문에 "기준층"이라고 부른다. 이용되는 자성체가 자기적으로 연성이며 견고하게 고정된 물질(예컨대, 니켈철/이리듐망간(NiFe/IrMn) 등과 같은 반강자석 시스템)이 아니기 때문에 "연질"이라고 말해진다.
본 발명의 자기 메모리 셀의 이점은, 판독 동작 동안 판독 도전체에 의하여 생성되는 판독 자기장을 연질 강자성 기준층의 강자성 클래딩 내부에 실제적으로 함유함으로써 외부장 문제를 해결하는 클래드형 판독 도전체를 포함하여, 이웃 자기 메모리 셀에 저장된 데이터가 부유 자기장(stray magnetic field)에 의하여 훼손되지 않으며, 연질 강자성 기준층은 부수적인 복합 물질층으로 고정형 기준층을 형성할 필요성을 없애고 수율을 떨어뜨리고 제조 비용을 높이는 추가적 제조 단계를 없애며, 그 자기 메모리 셀을 어닐링할 필요성도 없어지고, 수반되는 전력 손실 및 전력 소비 축소로 인하여 데이터 비트를 판독하거나 기록하는데 필요한 전류(즉, dc 전류 또는 펄스 전류)의 양이 줄어들게 된다는 점이다.
본 발명의 자기 메모리 셀의 또 다른 이점은 판독 동작 동안 강자성 클래딩이 자속 폐쇄를 제공하여 강자성 데이터층에서 각도 변화를 일으킬 수 있는 소자기장이 크게 줄어들거나 없어지게 된다는 점이다. 결과적으로, 판독 동작 동안, 자기 저항의 크기가 크게 변화하여 논리 상태(즉, 논리 상태 "0" 또는 논리 상태 "1")간 신호 대 잡음비(S/N)가 더 높아져서 이들 논리 상태가 검출하기 용이해진다.
본 명세서에서 설명되는 본 발명의 자기 메모리 셀에 대한 구조는 TMR 및 GMR 기반형 자기 메모리 셀을 포함하는(그러나 이에 제한되지는 않음) 여러 자기 메모리 형태에 대하여 유효하다. 이러한 자기 메모리의 형태에 이용되는 물질 및 구조가 서로 다르고 기준층 및 데이터층의 서로 다른 상태(즉, 평행 또는 역평행)를 검출하는데 이용되는 물리적 효과가 서로 다를지라도, 이들 형태의 자기 메모리 셀에 대한 자기적 설계는 동일하다. 데이터층의 자화 방향을 회전시키는데 적어도 한 쌍의 도전체가 필요하고 데이터층과 기준층 사이의 저항을 측정하는데 판독 도전체가 필요한 한, 본 발명의 자기 메모리 셀은 앞서 인용된 자기 메모리를 포함해서 여러 다양한 자기 메모리 셀에 대하여도 잘 적용될 것이다. 자기 메모리 분야의 당업자라면 본 발명의 자기 메모리 셀이 자기 메모리 셀 어레이로 구현되어 MRAM 등과 같은 데이터 저장 장치(즉, 메모리)를 구성할 수 있음을 분명히 알 것이다. 메모리 어레이의 구조는 메모리 셀 타입에 따를 것이다. 예컨대, TMR 메모리 셀 어레이에는 교차점 메모리 구조(crosspoint memory structure)가 적합할 것이다.
도 5에서, 자기 메모리 셀(10)은 변경 가능한 자화 방향(M2)으로 데이터 비트를 저장하는 데이터층(11)(자기 메모리 셀 기술 분야에서, 데이터층(11)은 저장층이나 비트층이라고도 불림)과, 그 데이터층(11)에 접촉하고 있는 매개층(13)과, 매개층(13)에 접촉하고 있는 강자성 캡층(15)과, 강자성 캡층(15)에 접촉하고 있고 비고정형 자화 방향을 가지며 판독 도전체(19)와 강자성 클래딩(21)(이는, 판독 도전체(19)를 완전히 둘러써서 클래드형 판독 도전체를 형성하며, 즉, 판독도전체(19)가 강자성 클래딩(21)에 의하여 그 모든 면이 완전히 클래딩됨)을 포함하는 연질 강자성 기준층(17)을 포함한다. 연질 강자성 기준층(17)은 클래딩(21)의 쇄선 화살표(16)로 표시되는 부분을 따라서 강자성 캡층(15)과 접촉된다(이하 강자성 클래딩(21)은 클래딩(21)으로 부르고 강자성 캡층(15)은 캡층(15)으로 부름). 클래딩(21)과 캡층(15)은 도 5에 도시된 바와 같이 그 에지가 서로 접하고 있어야 하는 것은 아니다. 예컨대, 하나의 에지가 상대방의 에지와 중첩되거나 상대방의 에지로부터 삽입될 수도 있다. 연질 강자성 기준층(17)의 자화 방향은 고정되지 않으며, 즉 연질 강자성 기준층(17)은 자기 메모리 셀(10) 제조 동안에 자기장 내 어닐링 등 종래의 처리 과정을 이용하여 설정되는 사전 결정된 자화 방향을 가지지 않는다.
대신에, 도 6에서는, 외부적으로 공급되는 사전 결정된 크기와 방향의 판독 전류(IR)가 판독 도전체(19)를 통하여 통과하여 판독 자기장(H)을 생성한다. 도 6에서는, 판독 전류(IR)가 "+" 심볼로 표시되듯 페이지(page) 안쪽으로 흘러서 판독 자기장(H)이 오른손 법칙에 따라서 시계 방향의 벡터를 가진다. 판독 자기장(H)은 실제적으로 클래딩(21) 내부에 함유된다. 판독 자기장(H)의 결과로서, 연질 강자성 기준층(17)은 왼쪽을 가리키고 있는 M1로 동적으로 고정(즉, 온 더 플라이 고정)되어 자화 방향(M1)을 갖는다. 전류(IR)가 판독 도전체(19)를 통하여 지속적으로 흐르는 동안 자화 방향(M1)은 동적으로 고정된다. 판독 전류(IR)가 흐르는 동안, 매개층(13)을 통하여 데이터층(11)과 연질 강자성 기준층(17) 사이를 흐르는전자에 기인하여 강자성 데이터층(11)과 강자성 기준층(17) 사이에 저항이 존재한다. 데이터층(11)에 저장된 데이터 비트의 상태는 그 저항의 크기 및/또는 변화를 측정함으로써 판정될 수 있다. 예컨대, 저항은 연질 강자성 기준층(17)과 강자성 데이터층(11) 사이에서 측정될 수 있다.
도 6에서, 자기 메모리 셀(10)은 도 5에 도시된 캡층(15)을 포함하지 않는다. 그러나, 도 8a 내지 도 9b를 참조하여 설명될 것과 같이, 본 발명의 연질 강자성 기준층(17)에 관하여 도 6에서 앞서 논의한 원리는 자기 메모리 셀(10)이 캡층(15)을 포함하건 하지 않건 적용될 수 있다. 캡층(15)은 선택적이다. 캡층(15)이 존재하는 경우(도 8a 내지 도 9b를 참조), 클래딩(21)과 캡층(15)은 둘 다 강자성체로 구성되고 서로 접촉되면 자기적으로 하나가 되기 때문에 판독 자기장(H)은 실제적으로 클래딩(21)과 캡층(15) 내부에 함유된다.
자기 메모리 분야에서 저항을 야기하는 현상은 잘 알려져 있으며 또한 TMR, GMR, 및 CMR 메모리 셀 역시 잘 알려져 있다. 예컨대, TMR 기반형 메모리 셀에 있어서는, 그 현상을 양자 역학적 터널링이나 스핀 종속 터널링(spin dependent tunneling)이라고 부른다. TMR 메모리 셀에서는, 매개층(13)이 절연 물질로 이루어진 얇은 터널 장벽층(이를 통하여 전자가 데이터층(11)과 연질 강자성 기준층(17) 사이에서 양자 역학적으로 터널링(즉, 이동)함)이다. 반면, GMR 기반형 메모리 셀에 있어서, 그 현상은 스핀 종속적인 전자 스캐터링(spin dependent scattering of electrons)이고 매개층(13)은 비자성체의 얇은 스페이서층(spacer layer)이다. 어느 경우에나, 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항은 M1과 M2의 상대적 방향에 따라서 변화하고 그 저항의 변화가 감지되어 데이터층(11)에 저장된 데이터 비트가 논리 "0"인지 논리 "1"인지 판정할 수 있다.
따라서, 자기 메모리 셀(10)에 대한 판독 동작 동안 전술한 바와 같이 판독 도전체(19)를 통하여 판독 전류(IR)를 흐르게 하고 그런 다음 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항을 측정함으로써 데이터층(11)에 저장된 데이터 비트가 판정될 수 있다. 그 비트의 논리 상태(즉, 논리 "0" 또는 논리 "1")는 저항의 크기를 감지함으로써 판정될 수 있다. M1과 M2의 상대적 방향으로 그 비트의 논리 상태를 판정할 수 있는 방법의 일예가 도 8a 및 도 8b 그리고 도 9a 및 도 9b를 참조하여 설명될 것이다.
도 8a에서는, 판독 전류(IR)가 "+" 심볼로 표시되듯 페이지 안쪽으로 흘러 들어가서 판독 자기장(H)은 시계 방향 벡터를 가지며, 연질 강자성 기준층(17)의 온 더 플라이 고정형 자화 방향(M1)은 데이터층(11)의 변경 가능한 자화 방향(M2)과 평행(즉, M1과 M2는 동일한 방향을 가리킴)하다. 그러한 M1 및 M2의 정렬로 인해 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항이, 논리 "0"을 표시하는 것으로 사전 결정된 저항값을 갖게 될 수 있다.
반면, 도 8b에서는, 데이터층(11)의 변경 가능한 자화 방향(M2)이 연질 강자성 기준층(17)의 온 더 플라이 고정형 자화 방향(M1)에 역평행(즉, M1과 M2는 반대 방향을 가리킴)하다. 결과적으로, 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항은, 논리 "1"을 표시하도록 사전 결정된 저항값을 갖게 될 수 있다.
또 다른 예에 따르면, 도 9a에서는, 판독 전류(IR)가 "●" 심볼로 표시되듯 페이지 바깥쪽으로 흘러나오며 연질 강자성 기준층(17)의 온 더 플라이 고정형 자화 방향(M1)이 데이터층(11)의 변경 가능한 자화 방향(M2)에 역평행하다. 또한, 판독 자기장(H)이 반시계 방향의 벡터를 가져서 M1은 오른쪽을 가리킨다. 그러한 M1과 M2의 정렬은 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항이, 논리 "1"을 표시하도록 사전 결정된 저항값이 되게 할 수 있다.
역으로, 도 9b에서는, 데이터층(11)의 변경 가능한 자화 방향(M2)이 연질 강자성 기준층(17)의 온 더 플라이 고정형 자화 방향(M1)과 평행하다. 결과적으로, M1과 M2의 정렬은 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항이, 논리 "0"을 표시하도록 사전 결정된 저항값이 되게 할 수 있다.
앞서 언급된 바에 따르면, 도 8a 및 도 8b 그리고 도 9a에 도시된 판독 동작의 원리는 캡층(15)의 존재여부와 무관하게 적용된다. 캡층(15)을 포함하거나 포함하지 않는 것에 관하여는 이하에서 본 발명의 메모리 셀(10) 제조 방법과 관련하여 논의할 것이다. 나아가, 캡층(15)이 존재하는 경우에, 이는 클래딩(21)과 자기적으로 하나(즉, 자기적으로 결합)되어 도 8a 및 8b 그리고 도 9a에 도시된 바와 같이 판독 자기장(H)이 캡층(15)으로 확장된다. 그러므로, 도 8a 내지 도 9b에 도시된 캡층(15)은 선택적이다. 캡층(15)이 포함되지 않을 수도 있으며 이 경우에도 도 8a 내지 도 9b를 참조하여 논의된 판독 동작의 원리가 여전히 적용된다.
M1과 M2 사이의 평행 관계 또는 역평행 관계에 대하여 어떠한 논리 상태가할당되어 있는지 판정하는 것은 애플리케이션 종속적일 수 있으며 또는 그러한 판정은 사전 결정된 규약(predetermined convention)에 따라 이루어질 수도 있다. 예컨대, 도 8a 및 도 8b에 도시된 배치가 규약으로 채택될 수 있으며, 이로써 판독 전류(IR)가 페이지 내 "+"로 흘러서 M1이 바람직한 방향으로 온 더 플라이 고정되고, 논리 "0"에 대한 규약은 M1과 M2가 평행이고 논리 "1"에 대한 규약은 M1과 M2가 역평행이다.
본 명세서에서 설명된 본 발명의 실시예에서는, 강자성 데이터층(11)과, 캡층(15)과, 클래딩(21)이 고 투자율 연질 자성체로 구성될 수 있다. "연질 자성체"는 약 1000 또는 그 이상의 높은 상대적 투자율(μR)(즉, 투자율(μ)은 μ = μ0* μR의 관계에 있으며(여기서 μ0은 4π*10-7H/m), μ = (4π*10-7) * 1000 = 1.257 * 10-3H/m 또는 그 이상이 됨))을 가지며 약 1000A/m 또는 그 이하의 낮은 보자력(보자성)과 작은 히스테리시스 손실(low hysteresis loss)을 갖는 물질을 의미한다.
클래딩(21)을 위한 고 투자율 연질 자성체는 자화 방향(M1)이 판독 자기장(H)(판독 자기장(H)은 클래딩(21)을 포화시키지 않고 실제적으로 판독 자기장(H)이 클래딩(21) 내에 포함됨)의 크기로 온 더 플라이 고정되도록 한다. 또한, 클래딩(21)의 외부로 확장된(즉, 클래딩(21) 내에 포함되지는 않는) 임의의 판독 자기장(H) 부분은 데이터층(11)의 변경 가능한 자화 방향(M2)을 회전시키지 않는다(즉, 판독 자기장(H)은 그 전류 방향으로부터 M2를 전환하지 않음). 그 결과로서, 판독 자기장(H)을 생성하는데 필요한 판독 전류(IR)의 크기는 종래의 자기 메모리 셀보다 줄어든다. 유사하게, 연질 강자성 기준층(17)이 캡층(15)을 포함하는 경우라면, 클래딩(21)과 캡층(15) 양자를 위한 고 투자율 연질 자성체는 자화 방향(M1)이 판독 자기장(H)(판독 자기장(H)은 클래딩(21)과 캡층(15)을 포화시키지 않고 실제적으로 판독 자기장(H)이 클래딩(21)과 캡층(15) 내에 포함됨)의 크기로 온 더 플라이 고정되도록 하며, 클래딩(21)과 캡층(15)의 외부로 확장된 임의의 판독 자기장(H) 부분은 데이터층(11)의 변경 가능한 자화 방향(M2)을 회전시키지 않는다.
본 발명의 일실시예에서, 데이터층(11), 캡층(15), 및 클래딩(21) 중 임의의 선택된 하나 또는 그 이상의 것의 고 투자율 연질 자성체는 아래의 표 1에 나열된 물질을 포함(그러나, 이에 제한되지는 않음)하는 물질로 구성될 수 있다.
본 발명의 또 다른 실시예에서, 데이터층(11)과, 캡층(15)과, 클래딩(21)은 동일한 고 투자율 연질 자성체로 구성될 수 있다. 그 동일한 고 투자율 연질 자성체는 위의 표 1에 설명된 물질을 포함(그러나, 이에 제한되지는 않음)한다. 예컨대, 니켈 철(NiFe) 또는 퍼멀로이(PERMALLOYTM)가 데이터층(11)과, 캡층(15)과, 클래딩(21)을 구성하도록 이용될 수 있다.
본 발명의 일실시예에서, 임의로 선택된 하나 이상의 데이터층(11), 캡층(15), 및 클래딩(21)은 약 1000보다 큰 상대적 투자율을 갖는다.
본 발명의 또 다른 실시예에서, 임의로 선택된 하나 이상의 데이터층(11), 캡층(15), 및 클래딩(21)은 약 1000A/m 또는 그 이하의 보자성을 갖는다.
판독 도전체(19)는 전기 도전 물질로 구성될 수 있다. 판독 도전체(19)에 적합한 물질은 아래의 표 2에 포함된 물질들을 포함하되 이에 제한되지는 않는다.
본 발명의 일실시예에서, 매개층(13)은 연질 강자성 기준층(17)으로부터 데이터층(11)을 분리시키고 전기적으로 절연시키는 절연 물질로 이루어진 터널 장벽층(즉, 이는 전기 비도전성임)이다. 아래의 표 3에 포함된 물질을 포함하는(그러나 이에 제한되지는 않음) 유전 물질이 터널 장벽층에 이용될 수 있다. 터널 장벽층은 약 0.5nm 내지 약 5.0 nm의 두께(도 13에서의 T3참조)를 가질 수 있다.
본 발명의 또 다른 실시예에서, 매개층(13)은 비자성체로 구성된 스페이서층이다. 그 스페이서층을 위한 비자성체는 3d, 4d, 또는 5d 전이 금속(원소 주기율표상)일 수 있다. 아래의 표 4에 포함된 물질을 포함하는(그러나 이에 제한되지는 않음) 비자성체가 스페이서층에 이용될 수 있다. 스페이서층은 약 0.5nm 내지 약 5.0nm까지의 두께를 가질 수 있다(도 13에서의 T3참조)
도 11에서, 본 발명의 자기 메모리 셀(10)은 데이터층(11)을 지나고 데이터층(11)과 전기적으로 통신하는 제 1 도전체(29)를 포함할 수 있다. 데이터층(11)과 제 1 도전체(29) 사이의 전기 통신은, 제 1 도전체(19)와 데이터층(11)이 서로 접촉됨으로써 달성될 수 있으며, 또는 비아(via)나, 도전성 플러그(plug) 등(도시되지 않음)과 같은 상호 연결 구조에 의하여 달성될 수 있다. 바람직하게, 제 1 도전체(29)는 강자성 데이터층(11)과 접촉하고 있으며, 이는 이와 같은 장치가 콤팩트(compact)하고 상호 연결 구조보다 덜 복잡하기 때문이다. 전술된 바와 같이 데이터 비트는 제 1 도전체(29)와 연질 강자성 기준층(17) 사이의 저항을 측정함으로써 판독될 수 있다. 제 1 도전체(29)는 실제적으로 직교하는 방향으로 데이터층(11)을 지날 수도 있고 직교하지 않는 방향으로 데이터층(11)을 지날 수도 있다. 전형적으로, 제 1 도전체(29)는 직교하는 방향으로 데이터층(11)을 지나는데, 이는 마이크로 전자 레이아웃과 라우팅 툴(routing tool)이 마이크로 전자 장치의 직교 레이아웃으로 수정 가능하고 또한 소정의 툴은 비직교 레이아웃을 허용하지 않을 것이기 때문이다. 제 1 도전체(29)는 앞서의 표 2에 포함된 물질들을 포함하는(그러나 이에 제한되지는 않음) 전기적 도전 물질로 구성될 수 있다.
도 7에서, 메모리(50)는 본 발명의 자기 메모리 셀(10) 다수(세 개가 도시됨)로 구성될 수 있다. 각각의 자기 메모리 셀(10)은 각각 공통의 연질 강자성 기준층(17)과 접촉하고 있는 캡층(15)(캡층(15)은 선택적임)을 포함하며 각각의 자기 메모리 셀(10)은 그 각 데이터층(11)에 데이터 비트를 저장한다. 데이터 비트는 데이터층(11)과 연질 강자성 기준층(17) 사이의 저항을 측정함으로써 판독될 수 있다. 또한, 도 11을 참조하여 논의된 바와 같이, 각각의 자기 메모리 셀(10)은 각각의 데이터층(11)과 전기적으로 접촉하고 있는 제 1 도전체(29)를 포함할 수 있다. 유사하게, 데이터 비트는 제 1 도전체(29)와 연질 강자성 기준층(17) 사이의 저항을 측정함으로써 판독될 수 있다. 따라서, 연질 강자성 기준층(17)과 제 1 도전체(29)는 각각 행 도전체 및 열 도전체의 도전체 쌍이거나, 각각 열 도전체 및 행 도전체의 도전체 쌍일 수 있다. 도전체 쌍이 서로 교차하고 자기 메모리 셀(10)은 도 7에 도시된 도전체 쌍 사이의 교차 영역에 배치될 수 있다. 도전체 쌍은 직교하는 방향으로 서로 교차할 필요는 없다.
도 11에서, 본 발명의 자기 메모리 셀(11)은 데이터층(11)을 지나는 제 2 도전체(41)를 포함할 수 있다. 제 2 도전체(41)는 데이터 층(11)과, 제 1 도전체(29)와, 연질 강자성 기준층(17)으로부터 전기적으로 절연된다. 예컨대, 절연층(43)은 제 2 도전체(41)를 전기적으로 절연시키는데 이용될 수 있다. 절연층(43)은 앞서의 표 3에 설명된 물질을 포함(그러나, 이에 제한되지는 않음)하는 전기적 절연 물질일 수 있다. 제 2 도전체(41)는 앞서의 표 2에 포함된 물질을 포함(그러나, 이에 제한되지는 않음)하는 전기적 도전 물질로 구성될 수 있다.
당해 기술 분야에 잘 알려져 있는 바와 같이, 데이터 비트를 데이터층(110)에 기록하는 기록 동작은, 제 1 도전체(29)를 통하여 외부적으로 공급된 제 1 전류를 통과시켜서 제 1 기록 자기장을 생성하고 제 2 도전체(41)를 통하여 외부적으로 공급된 제 2 전류를 통과시켜서 제 2 기록 자기장을 생성함으로써 달성될 수 있다. 제 1 및 제 2 기록 자기장은 함께 데이터층(11)과 상호 작용하여 변경 가능한 자화 방향(M2)을 바람직한 방향으로 회전시킨다. 예컨대, 데이터층(11)이 현재 "좌측"을 가리키는 M2로 논리 "0"을 저장하고 있다면, 제 1 및 제 2 기록 자기장이 함께 데이터층(11)과 상호 작용하여 "우측"으로 M2를 회전(즉, 플립)시켜 데이터층(11)에 논리 "1"을 기록할 수 있다.
도 12에서, 메모리(70)는 본 발명의 자기 메모리 셀(10) 다수(세 개가 도시됨)에 의하여 형성된다. 각각의 자기 메모리 셀(10)은 각각 공통의 연질 강자성 기준층(17)과 접촉하고 있는 캡층(15)(캡층(15)은 선택적임)을 포함하며 각각의 데이터층(11)은 그 데이터층(11)을 지나는 제 1 도전체(29)와 전기적으로 통신하고 있다. 공통 제 2 도전체(41)는 각각의 데이터층(11)을 지나며 유전층(43)에 의하여 데이터층(11)으로부터 전기적으로 절연된다.
자기 메모리 셀(10) 중 선택된 하나에 대한 기록 동작은 다음과 같이 이루어질 수 있다. 데이터층(11)과 접촉하고 있는 제 1 도전체(29)를 통하여 제 1 기록 전류(Iw1)를 통과시키고 제 2 도전체(41)를 통하여 제 2 기록 전류(Iw2)를 통과시킴으로써 참조 번호(11a)로 표시된 데이터층을 갖는 자기 메모리 셀(10)이 기록 동작을 위하여 선택된다. 다른 자기 메모리 셀(10)은 어떠한 기록 전류도 그 각각의 제 1 도전체(29)를 통과하지 않기 때문에 기록 동작을 위하여 선택되지 않는다. 제 1 기록 전류(Iw1)가 제 1 기록 자기장(Hw1)을 생성하고 제 2 기록 전류(Iw2)가 제 2 기록 자기장(Hw2)을 생성한다. 제 1 및 제 2 기록 자기장(Hw1,Hw2)은 함께 상호 작용하여 데이터층(11a)의 변경 가능한 자화 방향(M2)을 바람직한 방향으로 회전시킨다.
또 다른 예에서는, 연질 강자성 기준층(17)의 판독 도전체(19)를 통하여 사전 결정된 크기 및 방향으로 판독 전류(IR)를 통과시킴으로써 데이터층(11a)의 판독동작을 달성할 수 있다. 판독 전류(IR)는 실제적으로 클래딩(21)내에 포함되는 판독 자기장(HR)을 생성하고 그 판독 자기장(HR)은 자화 방향(M1)을 온 더 플라이 고정하도록 동작한다. 데이터층(11a)에 저장된 데이터 비트는 연질 강자성 기준층(17)과 데이터층(11a)의 제 1 도전체(29) 사이의 저항을 측정함으로써 판독될 수 있다.
본 발명의 클래드형 판독 도전체를 구성하는 처리가 도 10a 내지 도 10f에 도시되어 있다. 다음에 설명되는 처리 순서는 예시적일 뿐이며, 실제 처리 단계의 순서는 이하에 설명된 순서와 동일하지 않을 수도 있다. 또한, 마이크로 전자 기술 분야에서 당업자에게 알려져 있는 다른 처리 방법이 본 명세서에 설명된 방법 대신에 이용될 수도 있다.
먼저, 도 10a에서, 유전층(31)을 형성하고 예컨대, 화학 기계적 평면화(chemical mechanical planarization : CMP)처리 등으로 평면화한다. 절연층(31)에서 트렌치(trench)(33)를 에칭하고 그런 다음 클래딩의 일부분을 형성할 고 투자율 연질 자성체를 증착한다. 절연층(31)의 일부분만이 도 10a에 도시되어 있을지라도, 절연층(31)은 그 내부에 다수의 트렌치(33)가 형성되어 있는 절연층일 수 있으며 대시 화살표(e)로 표시된 바와 같이 도시된 것을 넘어서 확장될 수 있다.
두 번째로, 도 10b에서, 등방성 처리(isotropic process)를 이용하여 그 트렌치(33)에 클래딩(21a)의 일부분을 증착한다(트렌치(33)의 측벽(side wall)(S)이트렌치(33)의 바닥(bottom)(b)과 거의 동일한 두께가 되도록 코팅됨). 클래딩(21a)에 이용되는 물질은 연질 자기 물질이며, 즉 자기 코어(magnetic core)로 쓰기에 충분할 만큼 투자력이 있고 그 교차점 전체에 걸쳐 어떠한 틈(break)이나 너무 많은 간극(void)없이 연속적이다. 클래딩(21a)의 등방성 증착의 결과로 트렌치(35)가 형성된다.
세 번째로, 도 10c에서, 전기 도금(electroplating) 또는 기타 적절한 증착 처리를 이용하여 구리 등과 같은 전기 도전 물질로 트렌치(35)를 채워서 판독 도전체(19)를 형성한다. 전체 구조가 평면화되어(예컨대, CMP 등을 이용하여) 도 10c에 도시된 구조가 이루어진다. 도 10c에서 판독 도전체(19)는 아직 완전히 클래딩 되지 않았음을 주의해야 한다.
네 번째로, 도 10d에서, 또 다른 고 투자율 연질 자성체(21b)를 증착하여 자속 경로를 폐쇄함으로써 완전 클래드 판독 기록 도전체(19)를 형성한다(즉, 이는 클래딩 세그먼트(21a,21b)로 완전히 둘러싸인다). 고 투자율 연질 자성체(21b)의 두께가 클래딩(21a)의 바닥(b) 또는 측벽(S)의 두께와 달리 구성될 수 있으나, 자성체(21a,21b)의 두께는 판독 자기장(HR)이 그 클래딩(21) 내에 실제적으로 포함되도록 선택되어야 한다. 자성체(21b)를 위한 물질은 클래딩(21a)을 위한 물질과 동일할 수도 있고 또는 다를 수도 있다. 그 다음 클래딩(21b)을 패터닝 및 에칭하고, 그 후 자기 메모리 셀(10)의 나머지 부분을 도 10d 구조 위에 형성한다. 부가적으로, 도 10d에서는 고 투자율 연질 자성체(21b)가 클래딩(21a)의 최외곽에지(outermost edge)를 넘어서 확장되는 것으로 도시되어 있으나, 고 투자율 연질 자성체(21b)는 그 에지와 접하여 있을 수 있고 또는 대시 라인(i)으로 표시된 바와 같이 에지로부터 삽입될 수도 있음에 주의해야 한다. 고 투자율 연질 자성체(21b)는 너무 많이 삽입(i)되어서는 안되며, 그러한 경우 더 이상 클래딩(21a)과 함께 폐쇄형 자속 경로를 형성하지 못하기 때문이다.
선택적으로, 도 10e에서, 또 다른 고 투자율 연질 자성체가 클래딩(21)(이전에는 21a 및 21b로 표시됨) 상에 증착되어 캡층(15)을 형성할 수 있다. 그 다음 매개층(13)이 캡층(15) 위에 증착된다. 캡층(15)을 포함할 것인지는 제조 선택의 문제일 수 있다. 예컨대, 앞서 언급된 바와 같이, 처리 단계가 본 명세서에서 설명되는 순서에 따를 필요는 없다. 그러므로, 자기 메모리 셀(10)은 강자성 데이터층(11)으로 시작하여 매개층(13)으로 이어지는 등의 순서로 제조될 수 있다. 매개층(13)에 이용되는 물질에 따라서, 그 매개층이 증착 후 노출되는 환경에 대하여 화학적으로 반응하는 것을 방지하고자 그 매개층(13)을 캡오프(cap off)(즉, 비활성화(passivate))할 필요가 있을 수 있다. 예컨대, 매개층(13)이 절연 터널 장벽층이라면, 클래딩(21)의 고 투자율 연질 자성체와 자기적으로 호환 가능한 고 투자율 연질 자성체로 구성된 캡층(15)을 증착하는 것이 바람직할 수 있다. 캡층(15)은 절연 터널 장벽층을 위한 보호 캡으로서 기능한다. 캡층(15)은 클래딩(21)과 동일한 물질이나 또는 클래딩(21)과 다른 물질로 구성될 수 있다.
최종적으로, 도 10f에서, 데이터층(11)이 매개층(13) 위에 형성된다. 부가적으로, 전기 도전 물질이 데이터층(11) 위에 증착되어 제 1 도전체(29)를 형성한다.
또한, 또 다른 절연층(43)(도시되지 않음)이 제 1 도전체(29) 위에 증착되고 그런 다음 또 다른 전기 도전 물질이 증착되어 제 2 도전체(41)(도시되지 않음)를 형성할 수 있다.
본 발명의 완전 클래드 판독 도전체(즉, 19,21a,21b)를 형성하는데 이용된 전술된 처리 과정은 구리 대머신 처리 과정(Cu-damascene process)의 경우와 유사하다. 이러한 처리 과정으로 발생하는 평면 구조는 도 10d의 구조를 제조함에 있어서 바람직하다(그러나 절대적으로 필수적인 것은 아니다). 그러나, 마이크로 전자 기술 분야에서 알려져 있는 다른 처리 과정도 도 10d의 구조를 제조하는데 이용될 수 있다. 또한, 도 10a 내지 도 10f는 본 발명의 완전 클래드 판독 도전체를 제조하기 위하여 가능한 방법 중 하나를 도시하고 있다. 예컨대, 그 제조는 도 10a 내지 도 10f에 도시된 순서의 역순으로 이루어질 수도 있다. 강자성 데이터층(11)으로 그 제조를 시작하여 매개층(13)으로 이어지고, 선택적으로 캡층(15)으로 이어지며, 그 다름 클래드형 판독 도전체 형성으로 이어질 수 있다.
전술된 처리 과정에서, 클래딩(21)과, 캡층(15)과, 강자성 데이터층(11)과, 판독 도전체(19)와, 매개층(13)을 위한 물질은 표 1, 표 2, 표 3 및 표 4에서 설명된 물질을 포함할 수 있으되 이에 제한되는 것은 아니다.
도 13a에서, 클래딩(21)과, 매개층(13)과, 데이터층(11) 사이의 치수 관계가 도시되어 있다. 앞서 언급된 바와 같이, 클래딩(21)을 위한 연질 자성체는 판독도전체(19)를 통하여 흐르는 판독 전류(IR)에 의하여 생성된 판독 자기장(H)이 연질 강자성 기준층(17)의 자화 방향(M1)을 온 더 플라이 고정시키도록 선택된다. 또한, 그 결과적 판독 자기장(H)은 클래딩(21)을 포화시키지 않으며 판독 자기장(H)은 실제적으로 클래딩(21) 내부에 함유된다. 클래딩(21)을 넘어서 확장되는 판독 자기장(H) 부분은 데이터층(11)의 변경 가능한 자화 방향(M2)을 회전시키지 않는다. 그러므로, 클래딩(21)의 상대적 두께는 판독 자기장(H)이 실제적으로 그 내부에 함유되도록 사전 결정되어야 한다.
도 13a에서, 매개층(13)에 인접한 클래딩(21) 부분(대시 화살표(18) 참조)은, 클래딩(21) 내부에 판독 자기장(H)을 실질적으로 함유하기에 충분한, 최소의 두께(D1)를 가져야 한다. 클래딩(21)의 나머지 부분은 최소 두께(D1)이상의 두께(D2,D3,D4)를 가질 수 있으며, 따라서 D2, D3, D4≥ D1이 된다. 바람직하게, D2, D3, 및 D4는 D1보다 더 큰 두께를 갖는다.
유사하게, 도 13b에서는, 클래딩(21)과, 캡층(15)과, 매개층(13)과, 데이터층(11) 사이의 치수 관계가 도시되어 있다. 앞서 언급된 바와 같이, 클래딩(21)과 캡층(15)을 위한 연질 자성체는 판독 도전체(19)에 흐르는 판독 전류(IR)에 의하여 생성된 판독 자기장(H)이 연질 강자성 기준층(17)의 자화 방향(M1)을 온 더 플라이 고정시키도록 선택된다. 또한, 그 결과적 판독 자기장(H)은 클래딩(21)과 캡층(15)을 포화시키지 않으며 판독 자기장(H)은 실제적으로 클래딩(21)과캡층(15) 내부에 함유된다(즉, 클래딩(21)과 캡층(15)은 자속 폐쇄를 제공함). 클래딩(21)과 캡층(15)을 넘어서 확장되는 판독 자기장(H) 부분은 데이터층(11)의 변경 가능한 자화 방향(M2)을 회전시키지 않는다. 그러므로, 클래딩(21)과 캡층(15)의 상대적 두께는 판독 자기장(H)이 그 내부에 실질적으로 포유되도록 사전 선택되어야 한다.
도 13b에서, 캡층(15)에 인접한 클래딩(21) 부분(대시 화살표(19) 참조)은, 클래딩(21)과 캡층(15) 내부에 판독 자기장(H)을 실질적으로 함유하기에 충분한, 최소의 합성 두께(D1+ T1)를 가져야 한다. 클래딩(21)의 나머지 부분은 최소의 결합 두께(D1+ T1) 이상의 두께 D2,D3, 및 D4를 가질 수 있으며, 따라서 D2,D3, 및 D4≥ D1이다. 바람직하게, D2,D3, 및 D4는 두께(D1+ T1)보다 더 큰 두께를 갖는다.
클래딩(21)과, 캡층(15)과, 매개층(13)과, 데이터층(11)의 두께 및 두께 범위가 이하에 설명된 수치를 포함하지만 이에 제한되는 것은 아니다.
클래딩(21)은 약 3.0nm 내지 약 500.0nm의 두께(D1)를 가질 수 있으며, 캡층(15)은 약 1.0nm보다 큰 두께(T1)를 가질 수 있다. D1및 T1의 실제 두께는 클래딩(21)과 캡층(15)을 위하여 선택된 물질에 의존할 것이다.
매개층(13)은 약 0.5nm 내지 약 5.0nm의 두께(T3)를 가질 수 있다. T3의 실제 두께는 일부 매개층(13)을 위하여 선택된 물질 및 그 메모리 셀의 타입(예컨대, TMR 메모리 셀 또는 GMR 메모리 셀 등)에 부분적으로 의존할 것이다.
데이터층(11)은 약 1.0nm보다 큰 두께(T5)를 가질 수 있다. 실제 두께(T5)는 메모리 셀의 타입과 그 애플리케이션으로 정해질 것이다.
연질 강자성 기준층(17)에 있어서 그 폭(W)과 높이(H)는 판독 도전체(19)를 위하여 선택된 치수와 클래딩(21)의 두께(D1,D2,D3,D4)에 부분적으로 의존할 수 있다. 그러므로, 최종 치수는 클래딩(21) 및 판독 도전체(19)의 치수를 포함하는 많은 변수에 근거할 것이므로 W와 H는 매우 애플리케이션 종속적일 것이다.
본 발명의 여러 실시예를 설명하고 도시하였으나, 본 명세서에서 설명되고 도시된 특정 형태 및 장치로 본 발명이 제한되는 것은 아니다. 본 발명은 다음의 청구 범위로만 제한된다.
본 발명은 터널링 자기 저항 메모리 셀이나 거대 자기 저항 메모리 셀 등의 자기 메모리 셀 설계와, 이들 타입의 자기 메모리 셀을 포함하는 메모리 설계를 개선시킨다. 또한, 본 발명은 자기 메모리 셀의 기준층에 이용되는 물질과 자기 메모리 셀의 판독 도전체에 이용되는 구조를 개선한다.

Claims (10)

  1. 터널 접합(tunnel junction)으로서,
    변경 가능한 자화 방향(alterable orientation of magnetization)(M2)으로서 데이터 비트를 저장하는 데이터층(data layer)(11)과,
    상기 데이터층(11)과 접촉하고 있는 장벽층(barrier layer)(13)과,
    상기 장벽층(13)과 접촉하고 있는 캡층(cap layer)(15)과,
    상기 캡층(15)과 접촉하고 있고, 비고정형(non-pinned) 자화 방향(M1)을 가지며, 판독 도전체 및 상기 판독 도전체(19)를 완전히 둘러싸는 클래딩(cladding)(21)을 포함하는 연질 기준층(soft reference layer)(17)을 포함하되,
    상기 판독 도전체(19)는 외부적으로 공급된 전류(externally supplied current)에 응답하여 자기장을 생성하도록 동작하고,
    상기 클래딩(21)은 상기 자기장을 상기 클래딩(21) 내부에 실질적으로 함유하도록 동작하여 상기 클래딩(21) 내부에 함유되지 않는 어떠한 자기장에 의하여도 상기 변경 가능한 자화 방향(M2)이 영향을 받지 않으며,
    상기 판독 도전체(19)를 통하여 사전 결정된 크기 및 방향으로 전류를 통과시킴으로써 상기 연질 기준층(17)의 상기 자화 방향(M1)은 바람직한 방향으로 온 더 플라이 고정(pinned-on-the-fly)되고 상기 연질 기준층(17)과 상기 데이터층(11) 사이의 전압을 측정함으로써 상기 비트가 판독되는
    터널 접합.
  2. 제 1 항에 있어서,
    데이터층(11), 캡층(15), 및 클래딩(21) 중 임의로 선택된 하나 또는 그 이상의 것은 고 투자율 연질 자성체(high magnetic permeability soft magnetic material)로 구성되는
    터널 접합.
  3. 제 2 항에 있어서,
    상기 고 투자율 연질 자성체는 니켈 철(nickel iron), 니켈 철 합금(nickel iron alloy), 니켈 철 코발트(nickel iron cobalt), 니켈 철 코발트 합금(nickel iron cobalt alloy), 코발트 철(cobalt iron), 및 퍼멀로이(PERMALLOY)로 구성된 그룹 중에서 선택된 물질인
    터널 접합.
  4. 제 1 항에 있어서,
    상기 데이터층(11)과, 상기 캡층(15)과, 상기 클래딩(21)이동일한(identical) 고 투자율 연질 자성체로 구성되는
    터널 접합.
  5. 제 1 항에 있어서,
    데이터층(11), 캡층(15), 및 클래딩(21) 중 임의로 선택된 하나 또는 그 이상의 것은 약 1000보다 큰 상대적 투자율을 가지는
    터널 접합.
  6. 제 1 항에 있어서,
    데이터층(11), 캡층(15), 및 클래딩(21) 중 임의로 선택된 하나 또는 그 이상의 것은 약 1000A/m 이하의 보자성(coercivity)을 갖는
    터널 접합.
  7. 제 1 항에 있어서,
    상기 장벽층(13)은 산화 실리콘(silicon oxide), 산화 마그네슘(magnesium oxide), 질화 실리콘(silicon nitride), 산화 알루미늄(aluminum oxide), 산화 탄탈룸(tantalum oxide), 및 질화 알루미늄(aluminum nitride)으로 구성된 그룹으로부터 선택된 절연 물질(dielectric material)인
    터널 접합.
  8. 제 1 항에 있어서,
    상기 판독 도전체(19)는 구리(cooper), 구리 합금(cooper alloy), 알루미늄, 알루미늄 합금, 알루미늄 구리, 알루미늄 구리 합금, 탄탈룸, 탄탈룸 합금, 금(gold), 금 합금(gold alloy), 은(silver), 및 은 합금(silver alloy)으로 구성된 그룹으로부터 선택된 전기 도전 물질인
    터널 접합.
  9. 변경 가능한 자화 방향에 의하여 데이터 비트를 저장하는 데이터층과, 상기 데이터층에 접촉하고 있는 제 1 도전체(first conductor)와, 이미 알려져 있는 방향(known direction)으로 고정된 자화 방향을 갖는 기준층과, 상기 기준층에 접촉하고 있는 제 2 도전체와, 상기 데이터층 및 상기 기준층 사이에 터널 장벽층을 포함하되, 상기 비트는 상기 제 1 및 제 2 도전체를 통하여 제 1 및 제 2 전류를 통과시키고 상기 제 1 및 제 2 도전체 사이의 전압을 측정함으로써 판독되는 터널 접합으로서, 개량되어,
    비고정형 자화 방향(M1)을 가지며 판독 도전체(19) 및 상기 판독 도전체(19)를 완전히 둘러싸는 클래딩(21)을 포함하는 연질 기준층(17)과,
    상기 터널 장벽층과 상기 연질 기준층(17) 사이의 캡층(15)을 포함하고,
    상기 판독 도전체(19)는 외부적으로 공급된 전류에 응답하여 자기장을 생성하도록 동작하고,
    상기 클래딩(21)은 실제적으로 상기 클래딩(21) 내부에 상기 자기장을 함유하여 상기 클래딩(21) 내부에 함유되지 않는 어떠한 자기장에 의하여도 상기 변경 가능한 자화 방향(M2)이 영향을 받지 않도록 동작하며,
    상기 연질 기준층(17)의 상기 자화 방향(M1)은 상기 판독 도전체(19)만을 통하여 사전 결정된 크기 및 방향으로 전류를 통과시킴으로써 바람직한 방향으로 온 더 플라이 고정되고, 상기 비트는 상기 연질 기준층과 상기 제 1 도전체 사이의 전압을 측정함으로써 판독되는
    터널 접합.
  10. 제 9 항에 있어서,
    데이터층(11), 캡층(15), 및 클래딩(21) 중 임의로 선택된 하나 또는 그 이상의 것은 고 투자율 연질 자성체를 포함하는
    터널 접합.
KR1020020017990A 2001-04-02 2002-04-02 클래드형 판독 도전체를 포함하는 터널 접합 KR100816747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/825,093 2001-04-02
US09/825,093 US6538920B2 (en) 2001-04-02 2001-04-02 Cladded read conductor for a pinned-on-the-fly soft reference layer

Publications (2)

Publication Number Publication Date
KR20030009097A true KR20030009097A (ko) 2003-01-29
KR100816747B1 KR100816747B1 (ko) 2008-03-26

Family

ID=25243091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020017990A KR100816747B1 (ko) 2001-04-02 2002-04-02 클래드형 판독 도전체를 포함하는 터널 접합

Country Status (7)

Country Link
US (1) US6538920B2 (ko)
EP (1) EP1248273B1 (ko)
JP (1) JP3942930B2 (ko)
KR (1) KR100816747B1 (ko)
CN (1) CN1379485A (ko)
DE (1) DE60201203T2 (ko)
TW (1) TW541529B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791043B2 (en) 2008-12-31 2014-07-29 Samsung Electronics Co., Ltd. Ordered mesoporous carbon composite catalyst, method of manufacturing the same, and fuel cell using the same

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6504221B1 (en) * 2001-09-25 2003-01-07 Hewlett-Packard Company Magneto-resistive device including soft reference layer having embedded conductors
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
US6661688B2 (en) * 2001-12-05 2003-12-09 Hewlett-Packard Development Company, L.P. Method and article for concentrating fields at sense layers
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
US6525957B1 (en) * 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6780653B2 (en) 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
US6683815B1 (en) * 2002-06-26 2004-01-27 Silicon Magnetic Systems Magnetic memory cell and method for assigning tunable writing currents
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US20040012802A1 (en) * 2002-07-17 2004-01-22 Allen Kram H. System and method for printing a data file
US6885576B2 (en) * 2002-08-13 2005-04-26 Micron Technology, Inc. Closed flux magnetic memory
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4720067B2 (ja) * 2003-01-24 2011-07-13 Ｔｄｋ株式会社 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
DE10309244A1 (de) * 2003-03-03 2004-09-23 Siemens Ag Magnetisches Speicherelement, insbesondere MRAM-Element, mit einem TMR-Dünnschichtensystem
JP4283011B2 (ja) * 2003-03-13 2009-06-24 Ｔｄｋ株式会社 磁気メモリデバイスおよびその読出方法
US6963500B2 (en) * 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
JP4365604B2 (ja) * 2003-03-24 2009-11-18 Ｔｄｋ株式会社 磁気メモリデバイスおよびセンスアンプ回路、ならびに磁気メモリデバイスの読出方法
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US6921953B2 (en) * 2003-04-09 2005-07-26 Micron Technology, Inc. Self-aligned, low-resistance, efficient MRAM read/write conductors
US6982445B2 (en) * 2003-05-05 2006-01-03 Applied Spintronics Technology, Inc. MRAM architecture with a bit line located underneath the magnetic tunneling junction device
JP4556385B2 (ja) * 2003-05-27 2010-10-06 Ｔｄｋ株式会社 磁気メモリデバイスの製造方法
US6885582B2 (en) * 2003-06-12 2005-04-26 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US6819587B1 (en) * 2003-06-12 2004-11-16 Hewlett-Packard Development Company, L.P. Thermal-assisted nanotip magnetic memory storage device
US7161875B2 (en) * 2003-06-12 2007-01-09 Hewlett-Packard Development Company, L.P. Thermal-assisted magnetic memory storage device
US7078239B2 (en) * 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
US7027320B2 (en) * 2003-10-21 2006-04-11 Hewlett-Packard Development Company, L.P. Soft-reference magnetic memory digitized device and method of operation
KR101001742B1 (ko) 2003-10-24 2010-12-15 삼성전자주식회사 자기 램 및 그 제조방법
US7026673B2 (en) * 2003-12-11 2006-04-11 International Business Machines Corporation Low magnetization materials for high performance magnetic memory devices
US6980466B2 (en) * 2004-01-15 2005-12-27 Hewlett-Packard Development Company, L.P. Soft-reference four conductor magnetic memory storage device
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
KR100684893B1 (ko) * 2005-03-28 2007-02-20 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
US7444738B2 (en) * 2005-07-29 2008-11-04 Everspin Technologies, Inc. Method for tunnel junction sensor with magnetic cladding
US20090027948A1 (en) * 2007-07-24 2009-01-29 Manfred Ruehrig Integrated Circuits, Method of Programming a Cell, Thermal Select Magnetoresistive Element, Memory Module
CN101472455A (zh) * 2007-12-29 2009-07-01 3M创新有限公司 电磁屏蔽衬垫和用于填充电磁屏蔽系统中的间隙的方法
US7760542B2 (en) * 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US7940592B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Spin-torque bit cell with unpinned reference layer and unidirectional write current
US7833806B2 (en) * 2009-01-30 2010-11-16 Everspin Technologies, Inc. Structure and method for fabricating cladded conductive lines in magnetic memories
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
JP6219200B2 (ja) 2014-02-27 2017-10-25 株式会社東芝 磁気装置
US9444036B1 (en) * 2015-08-25 2016-09-13 HGST Netherlands B.V. Implementing segregated media based magnetic memory
JP2017143175A (ja) * 2016-02-10 2017-08-17 株式会社東芝 磁気記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028786A (en) 1997-04-28 2000-02-22 Canon Kabushiki Kaisha Magnetic memory element having coupled magnetic layers forming closed magnetic circuit
US6111784A (en) 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
US6196930B1 (en) 1997-11-12 2001-03-06 Randy T. Aumock Extension apparatus for golf club
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6072717A (en) 1998-09-04 2000-06-06 Hewlett Packard Stabilized magnetic memory cell
JP2000090658A (ja) * 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
US6365286B1 (en) * 1998-09-11 2002-04-02 Kabushiki Kaisha Toshiba Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system
US6097626A (en) 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6172901B1 (en) 1999-12-30 2001-01-09 Stmicroelectronics, S.R.L. Low power static random access memory and method for writing to same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791043B2 (en) 2008-12-31 2014-07-29 Samsung Electronics Co., Ltd. Ordered mesoporous carbon composite catalyst, method of manufacturing the same, and fuel cell using the same

Also Published As

Publication number Publication date
US6538920B2 (en) 2003-03-25
JP3942930B2 (ja) 2007-07-11
DE60201203D1 (de) 2004-10-21
EP1248273B1 (en) 2004-09-15
KR100816747B1 (ko) 2008-03-26
TW541529B (en) 2003-07-11
CN1379485A (zh) 2002-11-13
DE60201203T2 (de) 2005-09-22
JP2003030976A (ja) 2003-01-31
US20020186582A1 (en) 2002-12-12
EP1248273A3 (en) 2002-12-11
EP1248273A2 (en) 2002-10-09

Similar Documents

Publication Publication Date Title
KR100816747B1 (ko) 클래드형 판독 도전체를 포함하는 터널 접합
KR100816746B1 (ko) 자기 메모리 셀
KR100944952B1 (ko) 데이터 저장 장치
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
KR100902696B1 (ko) 스핀 주입 ram 및 그 기록방식
US6351410B1 (en) Ferromagnetic tunnel junction random access memory, spin valve random access memory, single ferromagnetic layer random access memory, and memory cell array using the same
JP2004104127A (ja) マルチビット磁気メモリデバイス
JP4128418B2 (ja) 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子
JP2006278645A (ja) 磁気メモリ装置
KR100448853B1 (ko) 마그네틱 램
JP2004274016A (ja) 磁気記憶半導体装置
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
JP4900647B2 (ja) 磁気ランダムアクセスメモリ
US20040105303A1 (en) Magnetic random access memory
US7312506B2 (en) Memory cell structure
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2004311513A (ja) 磁気記憶装置およびその製造方法
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2007123512A (ja) 磁気記憶装置
JP4492053B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2003077268A (ja) 強磁性体メモリとそのフラッシング駆動方法
JP2003197870A (ja) 情報記憶装置およびその書き込み方法
JP2005109200A (ja) 磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13