JP2004363603A - 高密度磁気抵抗メモリおよびその製造方法 - Google Patents

Abstract

【課題】 磁束を集中させることによって要求電流を減少させて選択度を向上させ、メモリセルの高密度および高集積化に有利である高密度磁気抵抗メモリおよびその製造方法を提供する。
【解決手段】 情報を保存するメモリセルと、磁場を発生させて前記メモリセルの磁化方向を変化させる導電線と、導電線とメモリセルの間に位置してメモリセルに磁束を集中させる少なくとも１つの磁束集束アイランドとを備える磁気抵抗メモリおよびその製造方法。
【選択図】 図３

Description

本発明は高密度磁気抵抗メモリおよびその製造方法に係り、さらに詳細には高選択性のための高密度磁気抵抗メモリおよびその製造方法に関する。

図１は、既存の磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）アレイを簡略に示した図面である。

図１に示すとおり、既存のＭＲＡＭは、電流が印加されたディジットライン１とビットライン３に発生する磁場を利用して、ディジットライン１とビットライン３の間に位置するメモリセル５の磁化方向を逆転させることによって情報を記録する。しかし、ディジットライン１とビットライン３とに印加される電流により生成される磁場は、ディジットライン１とビットライン３との交差点のメモリセル５の周辺に位置するメモリセル７，９にも影響を及ぼす。特に、最近の小型化および高メモリ密度化されるメモリセルでは、メモリセルの飽和保持力が大きくなって、磁化方向を反転させるために要する電流値がさらに増大するようになる。従って、磁場は、所望のメモリセル５以外の周辺のメモリセル７，９にも影響を及ぼして磁化方向を反転させる。これにより、メモリの誤動作確率が高くなる。

前述のＭＲＡＭの短所を解決するために、メモリセルに磁束を集中させることができる構造を有する従来の磁気抵抗メモリの一例を図２に示す。図２は、特許文献１に開示されたＭＲＡＭを簡略に示す断面図である。

図２に示すとおり、ＭＲＡＭ３５は、基板１１と、基板１１の上に磁化ベクトルの形態で情報が保存されるメモリセル１４とを備える。メモリセル１４は、磁性体の間に絶縁層を配置した多層構造の磁気抵抗（ＭＲ：ＭａｇｎｅｔｏＲｅｓｉｓｔｉｖｅ）物質からなり、矢印で示される長さ（Ｌ）２１と、その長さ方向に対して垂直方向の幅とを有する。カラム導電体１２は、他のメモリセルとカラム状のメモリセル１４とを連結するために利用される。誘電体１３は、メモリセル１４およびカラム導電体１２の上に設けられ、ディジットラインの導電体３６とメモリセル１４およびカラム導電体１２との間の絶縁層の役割を有する。ディジットラインの導電体３６は、メモリセル１４と直交するように配列される。ディジットラインの導電体３６の上面および側面には、高透磁物質層１７，１８が設けられ、ディジットラインの導電体３６に印加される電流によって磁化方向が変化しつつ磁場をメモリセル１４内の磁性体に集束させる。さらに、メモリセル１４の左側上部および右側上部には、高透磁物質層３１，３２がストライプ状に形成されて、高透磁物質１７，１８の磁束集束機能を補助する。高透磁物質層３１と高透磁物質層３２の間の幅３７は、メモリセル１４の幅より狭く形成される。

特許文献２も、前記特許文献１に開示されたものと類似のＭＲＡＭ構造およびその製造方法を開示している。

しかし、従来の磁束集束のための導電層は、ビットラインまたはディジットラインの上部にストライプ状のパターンに形成され、メモリセルが位置しない部分にも磁束を分布させることにより、所望のメモリセルに効率的に磁束を集中させることができない短所がある。また、工程上、メモリセルを設けた後にストライプを作製しなければならないので、工程が容易ではない。
米国特許第５，６５９，４９９号明細書 米国特許第６，１７４，７３７号明細書

従って、本発明が解決しようとする課題は、前記の従来技術の問題点を改善するためのものであり、メモリセルに磁束を効率的に集束させることができる磁束集束構造を有する磁気抵抗メモリおよびその製造方法を提供することである。

前記技術的課題を達成するために、本発明は、情報を保存するメモリセルと、前記メモリセルに接触し、磁場を発生させることによって前記メモリセルの磁化方向を変化させる導電線と、前記導電線と前記メモリセルの間に位置し、前記メモリセルに磁束を集中させる少なくとも１つの磁束集束アイランドとを備えることを特徴とする磁気抵抗メモリを提供する。

また、前記技術的課題を達成するために、本発明は、基板の上にメモリセルと前記メモリセルに電流を印加する導電線とを形成する段階と、前記メモリセルと前記導電線の間に、前記メモリセルに磁束を集中させる磁束集束アイランドを形成する段階とを含むことを特徴とする磁気抵抗メモリの製造方法を提供する。

前記導電線は、前記メモリセルを間に挟んで、相互に直交するように配置されるビットラインまたはディジットラインである。

前記導電線は、前記メモリセルに接触しない面上に、前記メモリセルに磁束を集中させる磁束集束層をさらに含んでいてもよい。
前記磁束集束アイランドと磁束集束層とは、高透磁率を有する物質で形成される。
前記磁束集束アイランドと前記磁束集束層とは、選択度を５％以上向上させる。

本発明の磁気抵抗メモリは、単位電流当たりの磁束密度が向上することによって要求電流が減少して選択度が向上し、高密度および高集積度を有する構造を容易に具現できる。また、本発明の磁気抵抗メモリの製造方法は、エッチング時に必要なマスクを簡単に変形して磁束集束アイランド（ＦＣＩ：Ｆｌｕｘ Ｃｏｎｃｅｎｔｒａｔｉｏｎ Ｉｓｌａｎｄ）を製造できる。

以下、本発明の実施形態による磁気抵抗メモリおよびその製造方法を図面を参照して詳細に説明する。

図３は、本発明の実施形態による磁気抵抗メモリを簡略に示す斜視図である。図３に示すとおり、磁気抵抗メモリ５０は、基板５７の上にストライプ状のパターンに形成されたビットライン５３と、ビットライン５３の上に積層されたメモリセル５５と、メモリセル５５の上面に接触して、ビットライン５３と直交するようにストライプ状のパターンに形成されたディジットライン５１と、ビットライン５３に近接して配置され、主にビットライン５３から出てくる磁束をメモリセル５５に集中させるビットライン用ＦＣＩ ５６と、ディジットライン５１に近接して配置され、主にディジットライン５１から出てくる磁束を前記メモリセル５５に集中させるディジットライン用ＦＣＩ ５４とを備える。この時、全ての各構成要素の間に絶縁層を設けて、相互に物理的な接触が起こらないようにする。

磁気抵抗メモリの記録動作に必要な電流が大きくなれば、電流により多量の熱が発生して周囲のセルに影響を及ぼし、望まない磁気抵抗メモリセル、すなわち、記録動作を行なう対象となる磁気抵抗メモリセルの周辺の磁気抵抗メモリセルの磁化方向もスイッチングされる確率が高くなる。また、磁気抵抗メモリを高集積に構成して高密度化させれば、メモリセルのサイズがさらに小さくなりつつ保磁力が強くなる傾向を示し、従って、磁化方向のスイッチングに必要な磁場の強さが強くなって、磁気抵抗メモリセルへの記録動作に大きな電流が必要となる。

本発明の実施形態による磁気抵抗メモリにおいては、高集積に構成されるメモリセルの周辺に、高透磁率を有する材質でＦＣＩを形成することによって、ビットライン５３とディジットライン５１とから出てくる磁束の経路を変更させ、外部に発散される磁場を所望のメモリセルに集中させる。従って、小さな電流でもメモリセルの磁化方向をスイッチングさせるために十分な磁場を所望のメモリセルにだけ作用させることができる。ＦＣＩの形態は、正方形、直方形または円形などの多様な形態に形成できる。

図３に示す磁気抵抗メモリは、磁束を集束させるために、メモリセル５５の周辺にアイランド状の導電性物質を形成しているが、磁束集束効果を向上させるために、ディジットライン５１の上に、図２に示されている磁束集束層（ＦＣＬ：Ｆｌｕｘ Ｃｏｎｃｅｎｔｒａｔｉｎｇ Ｌａｙｅｒ）（高透磁物質１７，１８に該当）をさらに形成してもよい。しかし、ＦＣＬを導入する場合には、工程が追加されて工程コストがかさむことに留意しなければならない。

図４ＡはＦＣＩのない場合の導電線の断面図、図４ＢはＦＣＩが設けられた導電線の断面図、図４ＣはＦＣＬが設けられた導電線の断面図、および図４ＤはＦＣＩとＦＣＬとがいずれも設けられた導電線の断面図である。ここで、導電線はビットラインまたはディジットラインである。

図４Ａに図示された導電線６１は、０．６μｍの幅および０．３μｍの高さを有し、ＦＣＩおよび／またはＦＣＬのような磁束集束構造を持たないものである。図４Ｂに示すとおり、導電線６１の側面と下面とに絶縁層６８ａが設けられ、絶縁層６８ａの左側および右側の下部面にＦＣＩ ６６ａ，６６ｂが形成される。絶縁層６８ａは、約０．１μｍの厚さに蒸着され、ＦＣＩ ６６ａ，６６ｂは、約０．３μｍの幅および約０．０４μｍの厚さに形成される。

図４Ｃに図示された導電線６１では、図４Ｂに図示されたＦＣＩ ６６ａ，６６ｂの代わりに、ＦＣＬ ６２が絶縁層６８ｂの側面および上面に設けられる。ここで、ＦＣＬ ６２は、約０．０４μｍの厚さに形成される。図４Ｄは、ＦＣＬ ６２と、ＦＣＩ ６６ａ，６６ｂとがいずれも形成された導電線６１の断面を示す。絶縁層６８ｃの厚さは約０．１μｍであり、ＦＣＩ ６６ａ，６６ｂは図４Ｂに図示されたものと同じ寸法を有し、ＦＣＬ ６２は図４Ｃに図示されたものと同じ寸法を有するように形成される。

図５Ａないし図５Ｄは、図４Ａないし図４Ｄに図示されたそれぞれの導電線を有するメモリセルに電流を印加した場合のシミュレーションの結果を示す図面である。

図５Ａないし図５Ｄに示すとおり、９個のメモリセルが配列されており、中央の選択された（電流が印加された）メモリセルの周辺において、右側に位置したメモリセルからは上に、左側に位置したメモリセルからは下に磁力線が形成されることが分かる。

図５Ａおよび図５Ｂに示す磁場の強さを示すスクロールバーから、図４Ａおよび図４Ｂに示すメモリセルの磁場の強さが徐々に強くなることが分かる。図５Ａでは最大約２，６１２（Ｇ）、図５Ｂでは最大約４，２６２（Ｇ）、図５Ｃでは最大約５，８６８（Ｇ）、図５Ｄでは最大約７，４２７（Ｇ）を示し、最小磁場も次第に強くなることが分かる。図示されたシミュレーションの結果から、本発明の実施形態によるＦＣＩと従来のＦＣＬとを共に使用した場合に、中央の選択された（電流が印加された）メモリセルに生じる磁場の強さが最も大きくなることが分かる。

表１は、図４Ａないし図４Ｄの各場合（ｃａｓｅ１，２，３，４）において、Ｘ軸方向の磁場の強さＨｘ、Ｙ軸方向の磁場の強さＨｙ、要求電流および選択度を示す。

ここで、要求電流はメモリセルの磁化方向を反転させるために必要な電流を意味し、選択度は選択されたメモリセルに加わる磁場Ｈｘ０，Ｈｙ０と、その選択されたメモリセルに近接した位置にあるメモリセルに加わる磁場Ｈｘ１，Ｈｙ１との関係式、すなわち数式１で定義される。選択度が高いほど、選択されたメモリセルへの磁場の集中度がさらに高いということを示す。

表１に示すとおり、Ｘ軸方向の磁場の強さＨｘはｃａｓｅ ３およびｃａｓｅ４で約３１（Ｏｅ）と最大であり、Ｙ軸方向の磁場の強さＨｙはｃａｓｅ ３で約４５（Ｏｅ）、ｃａｓｅ ４で約５３（Ｏｅ）と最大である。要求電流はｃａｓｅ ３およびｃａｓｅ ４で約４．５および約４．７と最小である。ここで、１Ｏｅ＝７９．６Ａ／ｍである。

しかし、選択度はｃａｓｅ ２およびｃａｓｅ ４で１９２％および１９６％と最高となっている。ｃａｓｅ １の選択度１７８％に比べて、ｃａｓｅ ２の選択度は約８％高くなっている。本発明の磁気抵抗メモリの選択度は、５％以上向上するように設計されることが望ましい。

このような結果から、ＦＣＩを備える本発明の磁気抵抗メモリは、選択度で優秀な性能を示すことが分かり、そして、ＦＣＩとＦＣＬをいずれも備える場合に、磁場の強さ、要求電流および選択度で最高の性能を示すことが分かる。ＦＣＩの厚さと幅の最適化条件は、実験によって求めることができる。

ＦＣＩとして、磁気抵抗メモリセルと同じ磁性体を利用できるので、磁気抵抗メモリの製造工程におけるメモリセルのエッチング時に、ＦＣＩと同じ形態のマスクを使用して、工程段階の増加なしに所望の構造を形成することができる。

本発明においては、磁束集束構造を設けて、メモリセルに作用する単位電流当たりの磁束密度を高くすることができる。そのため、セルの磁化方向のスイッチングに必要な要求電流を減少させて選択度を向上させ、高密度磁気抵抗メモリが実現できる。

以上、本発明の実施形態について具体的に説明したが、それらの説明は発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されるべきものである。本発明の範囲は、説明された実施形態に限定されるものではなく、特許請求の範囲に記載された技術的思想により定められるものである。

本発明の高密度磁気抵抗メモリおよびその製造方法は、例えば、高速 HYPERLINK "http://e-words.jp/w/E382A2E382AFE382BBE382B9.html" アクセス性、高集積性、不揮発性の全ての機能をカバーする「ユニバーサルメモリ」としての応用分野に効果的に適用可能である。

既存のＭＲＡＭを簡略に示す図である。 特許文献１に開示されたＭＲＡＭを簡略に示す断面図である。 本発明の実施形態によるＭＲＡＭを簡略に示す斜視図である。 ＦＣＩのない場合の導電線の断面図である。 ＦＣＩが設けられた導電線の断面図である。 ＦＣＬが設けられた導電線の断面図である。 ＦＣＩとＦＣＬとがいずれも設けられた導電線の断面図である。 図４Ａに図示された導電線を有するメモリセルに電流を印加した場合のシミュレーション結果を示した図である。 図４Ｂに図示された導電線を有するメモリセルに電流を印加した場合のシミュレーション結果を示した図である。 図４Ｃに図示された導電線を有するメモリセルに電流を印加した場合のシミュレーション結果を示した図である。 図４Ｄに図示された導電線を有するメモリセルに電流を印加した場合のシミュレーション結果を示した図である。

符号の説明

５０ 磁気抵抗メモリ
５１ ディジットライン
５３ ビットライン
５４ ディジットライン用ＦＣＩ
５５ メモリセル
５６ ビットライン用ＦＣＩ
５７ 基板

Claims (12)

1. 情報を保存するメモリセルと、
   前記メモリセルに接触し、磁場を発生させることによって前記メモリセルの磁化方向を変化させる導電線と、
   前記導電線と前記メモリセルの間に位置し、前記メモリセルに磁束を集中させる少なくとも１つの磁束集束アイランドとを備えることを特徴とする磁気抵抗メモリ。
2. 前記磁束集束アイランドは、高透磁率を有する物質より形成されることを特徴とする請求項１に記載の磁気抵抗メモリ。
3. 前記導電線は、前記メモリセルを間に挟んで、相互に直交するように配置されるビットラインまたはディジットラインであることを特徴とする請求項１または請求項２に記載の磁気抵抗メモリ。
4. 前記導電線は、前記メモリセルに接触しない面上に、前記メモリセルに磁束を集中させる磁束集束層を含むことを特徴とする請求項１に記載の磁気抵抗メモリ。
5. 前記磁束集束層は、高透磁率を有する物質で形成されることを特徴とする請求項４に記載の磁気抵抗メモリ。
6. 前記磁束集束アイランドは選択度を５％以上向上させることを特徴とする請求項１に記載の磁気抵抗メモリ。
7. 基板の上にメモリセルと前記メモリセルに電流を印加する導電線とを形成する段階と、
   前記メモリセルと前記導電線の間に、前記メモリセルに磁束を集中させる磁束集束アイランドを形成する段階とを含むことを特徴とする磁気抵抗メモリの製造方法。
8. 前記磁束集束アイランドは、高透磁率を有する物質で形成することを特徴とする請求項７に記載の磁気抵抗メモリの製造方法。
9. 前記導電線は、前記メモリセルを間に挟んで、相互に直交するように配置されるビットラインまたはディジットラインであることを特徴とする請求項７または請求項８に記載の磁気抵抗メモリの製造方法。
10. 前記導電線における前記メモリセルに接触しない面上に、前記メモリセルに磁束を集中させる磁束集束層を形成することを特徴とする請求項７に記載の磁気抵抗メモリの製造方法。
11. 前記磁束集束層は、高透磁率を有する物質で形成することを特徴とする請求項１０に記載の磁気抵抗メモリの製造方法。
12. 前記磁束集束アイランドは、選択度を５％以上向上させることを特徴とする請求項７に記載の磁気抵抗メモリの製造方法。