JP2004128430A - 磁気記憶装置及びその製造方法 - Google Patents
磁気記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004128430A JP2004128430A JP2002324105A JP2002324105A JP2004128430A JP 2004128430 A JP2004128430 A JP 2004128430A JP 2002324105 A JP2002324105 A JP 2002324105A JP 2002324105 A JP2002324105 A JP 2002324105A JP 2004128430 A JP2004128430 A JP 2004128430A
- Authority
- JP
- Japan
- Prior art keywords
- yoke
- storage device
- magnetic
- magnetic storage
- tips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】磁気記憶装置は、第1の方向に延在された第1の配線13と、第2の方向に延在された第2の配線19と、第1及び第2の配線13,19の交点に配置された磁気抵抗効果素子15と、少なくとも第1の配線13の下面及び両側面のいずれかの面を覆う第1のヨーク本体部12と、少なくとも第2の配線19の上面及び両側面のいずれかの面を覆う第2のヨーク本体部20と、磁気抵抗効果素子15の第1の方向における両側面に磁気抵抗効果素子15と離間して配置された第1及び第2のヨークティップ部18a、18bと、磁気抵抗効果素子15の第2の方向における両側面に磁気抵抗効果素子15と離間して配置された第3及び第4のヨークティップ部18c、18dとを具備する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、1ビット毎に電流磁界によって書き込みを行い、セルの磁化状態による抵抗変化によって“1”、“0”の情報を読み出す磁気記憶装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、不揮発性、高集積性、高信頼性、高速動作を兼ね備えたデバイスとして、磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)が提案されている。このMRAMの記憶素子としては、GMR(Giant Magneto−Resistance)素子を用いたものに比べて読み出し出力が大きなMTJ(Magnetic Tunneling Junction)素子が、盛んに開発されている。
【0003】
このようなMRAMの基本構造は、図51に示すように、ビット線BLと書き込みワード線WWLとの交点にMTJ素子が配置されている。このMTJ素子は、上部金属層(図示せず)を介してビット線BLに接続され、下部金属層64を介してMOSトランジスタTrのソース/ドレインに接続されている。そして、このMOSトランジスタTrのゲートが、読み出しワード線RWLとなっている。
【0004】
ここで、MTJ素子は、下部金属層64に接続する強磁性層の磁化固着層60と、上部金属層(図示せず)を介してビット線BLに接続する強磁性層の磁気記録層61と、これら磁化固着層60と磁気記録層61とに挟まれた非磁性層のトンネル接合層62とで構成される。
【0005】
上記MRAMにおけるデータの書き込み及び読み出しを、図52(a)、(b)を参照して説明する。
【0006】
まず、図52(a)を用いて、任意の選択セルにデータを書き込む場合を説明する。紙面の手前に電流を流すと反時計回りに磁界が発生するため、磁気記録層61の磁化は右を向く。これにより、磁化固着層60の磁化の向きと磁気記録層61の磁化の向きが一致し(これを磁化が平行という)、この状態を例えば“0”データが記憶された状態とする。一方、紙面の奥に電流を流すと時計回りに磁界が発生するため、磁気記録層61の磁化は左を向く。これにより、磁化固着層60の磁化の向きと磁気記録層61の磁化の向きが異なり(これを磁化が反平行という)、この状態を例えば“1”データが記憶された状態とする。
【0007】
次に、図52(b)を用いて、“1”、“0”データが書き込まれた選択セルのデータを読み出す場合を説明する。MTJ素子の磁化が平行な場合はMTJ素子の抵抗は最も低くなり、MTJ素子の磁化が反平行な場合はMTJ素子の抵抗は最も高くなる。そこで、MTJ素子を貫通する方向に電流を流すことにより、MTJ素子の抵抗を読み取り、“1”、“0”の記憶状態が判定される。
【0008】
このようなMRAMでは、記憶セルのデータを書き換えるためには、MTJ素子の記録層(膜厚が2〜5nm,NiFe薄膜など)の磁化を反転されなければならない。この磁化を反転させるために必要な磁界Hは、概略、以下の式(1)で求められる。式(1)において、Msは記録層の飽和磁化、tは記録層の厚さ、Fは記録層の幅で与えられる。
【0009】
H〜4πMs×t/F(Oe)…(1)
ここで、MTJ素子のセル幅が0.6μm程度、MTJ素子のセル長さが1.2μm程度の場合、書き込み電流値は8mA程度である。
【0010】
熱擾乱耐性を確保するためにはMTJ素子の記録層の薄膜化に限界がある。また、0.15μm程度以下までMTJ素子の微細化を図る場合には、記録層の厚さを増大させる必要も出てくる。仮に、CoFeNiで形成した記録層の膜厚を2nmに固定できたとしても、図53に示すように、MTJ素子を微細化する(記録層の幅Fを減少)とスイッチング磁界Hは増大するため、書き込み電流を大きくする必要が出てくる。
【0011】
一方、書き込み配線に流すことができる電流密度には、上限(例えば、Cu配線での電流密度は107A/cm2)がある。このため、上述するようにMTJ素子の微細化に伴って書き込み電流を大きくする必要があっても、セルの微細化に伴って書き込み配線の断面積も減少し、記録層の磁化を反転させるために必要なスイッチング磁界Hを発生させる電流を書き込み配線に流せなくなる。
【0012】
上記のように、従来におけるヨークなし配線の場合、図53に示すように、セルの微細化(記録層の幅Fを減少)に伴って、スイッチング磁界Hを発生させる書き込み電流を増加させる必要がある一方、書き込み配線の断面積の減少によって書き込み配線に流せる電流に限界があった。このため、セルの微細化は、1/F=8程度が限界であった。
【0013】
【非特許文献1】
Saied Tehrani,Magneto resistive RAM,「IEDM short course」,(米国),2001年
【0014】
【発明が解決しようとする課題】
このような問題を解決するために、書き込み配線(Cu)にNiFe等の軟磁性材料63を被覆したヨーク付き配線(図54参照)が提案されている。このヨーク付き配線では、ヨークを設けることにより書き込み配線の発生磁界を選択セルに集中させることができる。その結果、ヨーク付き配線では、2倍程度の高効率化効果(書き込み電流値が1/2)が報告されている(例えば、非特許文献1参照。)。
【0015】
しかしながら、現在、セルの微細化に伴い、さらなる書き込み電流の低減が要求されている。
【0016】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供することにある。
【0017】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【0018】
本発明の第1の視点による磁気記憶装置は、第1の方向に延在された第1の配線と、前記第1の方向と異なる第2の方向に延在された第2の配線と、前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置された磁気抵抗効果素子と、少なくとも前記第1の配線の下面及び両側面のいずれかの面を覆う第1のヨーク本体部と、少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部と、前記磁気抵抗効果素子の前記第1の方向における両側面に前記磁気抵抗効果素子と離間して配置された第1及び第2のヨークティップ部と、前記磁気抵抗効果素子の前記第2の方向における両側面に前記磁気抵抗効果素子と離間して配置された第3及び第4のヨークティップ部とを具備する。
【0019】
本発明の第2の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第1のヨーク本体部で覆われた第1の配線を形成する工程と、前記第1の配線上に第1及び第2の層に挟まれた磁気抵抗効果素子を形成する工程と、前記第1の配線及び前記第2の層上に絶縁膜を形成する工程と、前記絶縁膜上に磁性膜を形成する工程と、前記磁性膜をパターニングする工程と、前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜を除去し、前記磁性膜からなる第1乃至第4のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、前記第2の層及び前記第1乃至第4のヨークティップ部上に第2の配線を形成する工程と、少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部を形成する工程とを具備する。
【0020】
本発明の第3の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第1のヨーク本体部で覆われた第1の配線を形成する工程と、前記第1の配線上に第1及び第2の層に挟まれた磁気抵抗効果素子を形成する工程と、前記第1の配線及び前記第2の層上に絶縁膜を形成する工程と、前記絶縁膜上に磁性膜を形成する工程と、前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜を除去する工程と、前記磁性膜をパターニングし、前記磁性膜からなる第1乃至第4のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、前記第2の層及び前記第1乃至第4のヨークティップ部上に第2の配線を形成する工程と、少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部を形成する工程とを具備する。
【0021】
本発明の第4の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第1のヨーク本体部で覆われた第1の配線を形成する工程と、前記第1の配線上に第1及び第2の層に挟まれた磁気抵抗効果素子材料からなる素子材料層を形成する工程と、前記素子材料層上に磁気抵抗効果素子形状の第1の材料層を形成する工程と、前記第1の材料層及び前記素子材料層上に第2の材料層を形成する工程と、前記第2の材料層上に第3の材料層を形成する工程と、前記第1の材料層が露出するまで、前記第2及び第3の材料層を平坦化する工程と、前記第1及び第3の材料層間に露出する前記第2の材料層を除去し、前記素子材料層を露出する工程と、前記素子材料層を選択的に除去し、前記素子材料層からなる前記磁気抵抗効果素子及びヨークティップ部を形成する工程と、前記磁気抵抗効果素子上に第2の配線を形成する工程と、少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部を形成する工程とを具備する。
【0022】
【発明の実施の形態】
図54に示す従来技術のヨーク付き配線において、実験と計算機シミュレーションにより検討したところ、上記報告と同様、2倍程度の高効率化は確認できたものの、以下に示す大きな欠点があることを見出した。
【0023】
第1に、ディスターブ(半選択セルの誤書き込み)が増加した。つまり、ヨークなし配線の場合、ディスターブが1000個のセルあたり50個程度であったのに対し、ヨーク付き配線を用いることにより、ディスターブが1000個のセルあたり250個程度に急激に増加した。
【0024】
ディスターブの増加原因を調べたところ、磁気抵抗効果素子であるMTJ(Magnetic Tunneling Junction)素子と書き込み配線の合わせずれが大きな要因となっていることが分かった。図55(a)に示すように、ヨークなし配線では、書き込み配線の周囲全体に磁界が発生するため、配線とMTJ素子との合わせずれが生じてもMTJ素子の磁化の反転は十分に行えた。これに対し、図55(b)に示すように、ヨーク付き配線を用いることにより、ヨーク63の端部から端部に磁界が集中するため、配線とMTJ素子とに合わせずれが生じるとMTJ素子の磁化の反転が十分に行えない場合が生じてしまう。つまり、ヨーク付き配線を用いることで、配線の合わせずれの許容値が小さくなった。具体的には、0.24μm幅のMTJ素子の場合、0.1μm程度の合わせずれも許容できず、0.05μm程度以下に合わせずれを抑制することが必須であることが分かった。
【0025】
第2に、読み出し信号のばらつきが増加した。図56(a)に示すように、ヨークなし配線では、“0”状態と“1”状態での読み出し信号のばらつきが少なく、“0”、“1”の判別が十分可能であった。これに対し、図56(b)に示すように、ヨーク付き配線では、“0”状態と“1”状態での読み出し信号のばらつきが増加し、“0”、“1”の判別が困難になった。具体的には、1σで平均抵抗値に対してのばらつきが、ヨークなし配線では3%であったのに対し、ヨーク付き配線では概略5%に増加した。
【0026】
このような読み出し信号のばらつきは、必ずしも書き込み配線とMTJ素子の合わせずれと相関があるわけではなく、ランダムに発生することが分かった。この原因は、ヨークの残留磁化がMTJ素子の磁化の配置を乱し、理想的な“0”状態(固着層と記録層の磁化が平行)、又は“1”状態(固着層と記録層の磁化が反平行)から、主に記録層の磁化が傾いているために、“0”、“1”の抵抗値のばらつきが起こっているものと推測している。
【0027】
第3に、熱擾乱耐性が減少するセルが出現した。60日程度の放置により、データが“0”から“1”、又は“1”から“0”に変わる不良ビットが現れた。これは、ヨークなし配線では1000個のセルあたり0個だったものが、ヨークな付き配線では1000個のセルあたり10個程度になった。
【0028】
そこで、書き込み電流の低減に加え、上記見解を考慮して、本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0029】
[第1の実施形態]
第1の実施形態は、MTJ素子の周囲にヨーク本体部に磁気的に結合したヨークティップ部を備えた各実施形態の基本となる構造であり、このヨークティップ部はMTJ素子と自己整合的に形成されている。
【0030】
図1は、本発明の第1の実施形態に係る磁気記憶装置の平面図を示す。図2(a)は、図1のIIA−IIA線に沿った磁気記憶装置の断面図を示す。図2(b)は、図1のIIB−IIB線に沿った磁気記憶装置の断面図を示す。
【0031】
図1、図2(a)、(b)に示すように、第1の実施形態に係る磁気記憶装置は、例えばCuからなるビット線19及びワード線13が互いに異なる方向に延在され、これらビット線19及びワード線13間のビット線19及びワード線13の交点に、MTJ素子15が配置されている。そして、ワード線12の下面及び側面を覆うように第1のヨーク本体部12が形成され、ビット線19の上面及び側面を覆うように第2のヨーク本体部20が形成されている。さらに、MTJ素子15の周囲には、第1、第2、第3及び第4のヨークティップ部18a、18b、18c、18dが形成されている。ここで、第1及び第2のヨークティップ部18a、18bは、ワード線13の延在方向におけるMTJ素子15の両側面にMTJ素子15と離間して配置され、第3及び第4のヨークティップ部18c、18dは、ビット線19の延在方向におけるMTJ素子15の両側面にMTJ素子15と離間して配置されている。
【0032】
第1及び第2のヨークティップ部18a、18bは、第2のヨーク本体部20(20b)とは接し、第1のヨーク本体部12とは離間している。尚、第1及び第2のヨークティップ部18a、18bは、第2のヨーク本体部20と物理的に離間していてもよく、磁気的に結合(magnet static coupling)していればよい。ここで、第1及び第2のヨークティップ部18a、18bと第2のヨーク本体部20とが磁気的に結合しているとは、第1及び第2のヨークティップ部18a、18bの磁化が、ビット線19に流れる電流から発生した磁界によって影響を受けるのではなく、第2のヨーク本体部20の磁化によって影響を受けることをいう。尚、第1及び第2のヨークティップ部18a、18bが第2のヨーク本体部20に接している場合は、ビット線19とワード線13が電気的に接続することを防ぐために、第1及び第2のヨークティップ部18a、18bはワード線13及び第1のヨーク本体部12と電気的に絶縁する必要がある。
【0033】
一方、第3及び第4のヨークティップ部18c、18dは、第1及び第2のヨーク本体部12、20と離間しており、第1のヨーク本体部12と磁気的に結合している。尚、第3及び第4のヨークティップ部18c、18dは、第1のヨーク本体部12に物理的に接していてもよいが、この場合は、ビット線19とワード線13が電気的に接続することを防ぐために、第3及び第4のヨークティップ部18c、18dはビット線19及び第2のヨーク本体部20と電気的に絶縁する必要がある。
【0034】
第1乃至第4のヨークティップ部18a、18b、18c、18dとMTJ素子15との間、第1乃至第4のヨークティップ部18a、18b、18c、18dとワード線13との間には、非磁性膜である例えば絶縁膜17が形成されている。従って、第1乃至第4のヨークティップ部18a、18b、18c、18dは、絶縁膜17の同一面上に形成されている。
【0035】
また、この絶縁膜17の膜厚により、第1の距離P1,P2,P3,P4と第2の距離H1,H2,H3,H4は規定されるため、これら第1及び第2の距離P1,P2,P3,P4,H1,H2,H3,H4は全てほぼ等しい距離になる。ここで、第1の距離P1,P2,P3,P4とは、第1乃至第4のヨークティップ部18a、18b、18c、18dとMTJ素子15との間の距離をいう。第2の距離H1,H2,H3,H4とは、第1乃至第4のヨークティップ部18a、18b、18c、18dとワード線13(第1のヨーク本体部12)との間の距離をいう。
【0036】
また、MTJ素子15の長手方向にワード線13を延在させ、このワード線13に対して垂直方向にビット線19を延在させた場合、ビット線19の幅をワード線13の幅より太くし、MTJ素子15と第2のヨーク本体部20bとの間の第3の距離Q1,Q2とMTJ素子15と第1のヨーク本体部12との間の第4の距離Q3,Q4とをほぼ等しくなるようにしてもよい。
【0037】
また、第1乃至第4のヨークティップ部18a、18b、18c、18dは、それぞれ分離して形成されている。
【0038】
第1乃至第4のヨークティップ部18a、18b、18c、18dは、長手方向に向く磁化容易軸を有している。この磁化容易軸は、二軸異方性であってもよいが、一軸異方性である方が望ましい。これは、第1に、磁化容易軸が一軸異方性である方が、ヨークティップ部18a、18b、18c、18dの磁区構造が安定となり、磁気特性の再現性がよくなり、書き込みの再現性が確保できるからである。第2に、ビット線19と磁気結合すべき第1及び第2のヨークティップ部18a、18bがワード線13と磁気結合し難くなり、またワード線13と磁気結合すべき第3及び第4のヨークティップ部18c、18dがビット線19と磁気結合し難くなり、相互干渉を大幅に低減する効果が得られるからである。
【0039】
第1乃至第4のヨークティップ部18a、18b、18c、18d及び第1及び第2のヨーク本体部12、20は、膜の磁化困難軸方向の抗磁力が5 Oe(エルステッド)以下の軟磁性材料を用いるのが好ましい。
【0040】
第1乃至第4のヨークティップ部18a、18b、18c、18dは、第1及び第2のヨーク本体部12、20と異なる材料で形成されることが望ましい。例えば、第1乃至第4のヨークティップ部18a、18b、18c、18dは、第1及び第2のヨーク本体部12、20よりも透磁率が大きい材料で形成してもよく、この一例としては、前者をNiFeで形成し、後者をアモルファス−CoZrNb、又はFeAlSiで形成すればよい。また、第1乃至第4のヨークティップ部18a、18b、18c、18dは、第1及び第2のヨーク本体部12、20よりも高い飽和磁束密度を有する材料で形成してもよく、この一例としては、前者をCoFe、アモルファス−CoZrNb、又はFeNxで形成し、後者をNiFeで形成すればよい。
【0041】
MTJ素子15は、例えば、Ta/PtMn/CoFe/Ru/CoFe/AlOx/NiFe/Taの多層膜からなる。MTJ素子15は、磁気記録層と、磁化固着層と、これら磁気記録層と磁化固着層に挟まれたトンネル接合層とからなるシングルジャンクション構造でもよい。また、MTJ素子15は、第1及び第2の磁化固着層と、これら第1及び第2の磁化固着層に挟まれた磁気記録層と、第1の磁化固着層と磁気記録層とに挟まれた第1のトンネル接合層と、第2の磁化固着層と磁気記録層とに挟まれた第2のトンネル接合層とからなるダブルジャンクション構造でもよい。さらに、上記磁化固着層及び磁気記録層は、単層構造でもよいし、第1の強磁性層と非磁性層と第2の強磁性層とからなる3層構造でもよい。
【0042】
上述するシングルジャンクション構造のMTJ素子15の一例を、図39(a)、(b)を用いて説明する。図39(a)に示すように、シングルジャンクション構造のMTJ素子15は、テンプレート層101、初期強磁性層102、反強磁性層103、強磁性層104′、非磁性層107、強磁性層104″が順に積層された磁化固着層60と、この磁化固着層60上に形成されたトンネル接合層62と、このトンネル接合層62上に自由強磁性層105、接点層106が順に積層された磁気記録層61とで形成されてもよい。また、図39(b)に示すように、シングルジャンクション構造のMTJ素子15は、テンプレート層101、初期強磁性層102、反強磁性層103、強磁性層104′、非磁性層107、強磁性層104″が順に積層された磁化固着層60と、この磁化固着層60上に形成されたトンネル接合層62と、このトンネル接合層62上に強磁性層105′、非磁性層107、強磁性層105″、接点層106が順に積層された磁気記録層61とで形成されてもよい。
【0043】
上述するダブルジャンクション構造のMTJ素子15の一例を、図40(a)、(b)を用いて説明する。図40(a)に示すように、ダブルジャンクション構造のMTJ素子15は、テンプレート層101、初期強磁性層102、反強磁性層103、基準強磁性層104が順に積層された第1の磁化固着層60aと、この第1の磁化固着層60a上に形成された第1のトンネル接合層62aと、この第1のトンネル接合層62a上に形成された磁気記録層61と、この磁気記録層61上に形成された第2のトンネル接合層62bと、この第2のトンネル接合層62b上に基準強磁性層104、反強磁性層103、初期強磁性層102、接点層106が順に積層された第2の磁化固着層60bとからなる。また、図40(b)に示すように、ダブルジャンクション構造のMTJ素子15は、テンプレート層101、初期強磁性層102、反強磁性層103、基準強磁性層104が順に積層され第1の磁化固着層60aと、この第1の磁化固着層60a上に形成された第1のトンネル接合層62aと、この第1のトンネル接合層62a上に強磁性層105′、非磁性層107、強磁性層105″の3層構造によって順に積層された磁気記録層61と、この磁気記録層61上に形成された第2のトンネル接合層62bと、この第2のトンネル接合層62b上に強磁性層104′、非磁性層107、強磁性層104″、反強磁性層103、初期強磁性層102、接点層106が順に積層された第2の磁化固着層60bとからなる。
【0044】
このようなダブルジャンクション構造のMTJ素子15は、シングルジャンクション構造のMTJ素子15よりも、同じ外部バイアスを印加したときのMR(Magneto Resistive)比(“1”状態、“0”状態の抵抗の変化率)の劣化が少なく、より高いバイアスで動作できる。すなわち、ダブルジャンクション構造は、セル内の情報を読み出す際に有利となる。
【0045】
尚、図39(a)、39(b)、40(b)において、磁化固着層60、60b内の強磁性層104′、非磁性層107、強磁性層104″からなる3層構造、磁気記録層61内の強磁性層105′、非磁性層107、強磁性層105″からなる3層構造を導入することで、強磁性内部の磁極の発生を抑制し、より微細化に適したセル構造が提供できる。
【0046】
尚、MTJ素子15は、例えば以下の材料を用いて形成してもよい。
【0047】
磁化固着層60、60a、60b及び磁気記録層61の材料には、例えば、Fe,Co,Ni又はそれらの合金、スピン分極率の大きいマグネタイト、CrO2 ,RXMnO3−y (R;希土類、X;Ca,Ba,Sr)などの酸化物の他、NiMnSb,PtMnSbなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ag,Cu,Au,Al,Mg,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Ir,W,Mo,Nbなどの非磁性元素が多少含まれていてもよい。
【0048】
磁化固着層60、60a、60bの一部を構成する反強磁性層103の材料には、Fe−Mn,Pt−Mn,Pt−Cr−Mn,Ni−Mn,Ir−Mn,NiO,Fe2 O3 などを用いることが好ましい。
【0049】
トンネル接合層62、62a、62bの材料には、Al2 O3 ,SiO2 ,MgO,AlN,Bi2 O3 ,MgF2 ,CaF2 ,SrTiO2 ,AlLaO3 などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【0050】
上記のような磁気記憶装置において、データの書き込みの際、第1乃至第4のヨークティップ部18a、18b、18c、18dは、次のように機能する。つまり、第1及び第2のヨークティップ部18a、18bは、第2のヨーク本体部20と磁気的に結合するため、ビット線19に通電される書き込み電流により発生する磁束をMTJ素子15に導く機能を有する。一方、第3及び第4のヨークティップ部18c、18dは、第1のヨーク本体部12と磁気的に結合するため、ワード線13に通電される書き込み電流により発生する磁束をMTJ素子15に導く機能を有する。
【0051】
図3乃至図9は、本発明の第1の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第1の実施形態に係る磁気記憶装置の製造方法について説明する。
【0052】
まず、図3に示すように、絶縁膜11上に、下面及び両側面が第1のヨーク本体部12で覆われたワード線13が形成される。このワード線13上に、下部金属層14及び上部金属層16で挟まれたMTJ素子15が形成される。
【0053】
ここで、ワード線13とMTJ素子15とは電気的に接続されているが、ワード線13とMTJ素子15とが電気的に絶縁され、読み出し用のワード線を別に形成してもよい(例えば図26(a)、(b))。
【0054】
次に、図4に示すように、上部金属層16及びワード線13上にSiNxなどの絶縁膜17が形成され、この絶縁膜17上にNiFeなどの磁性膜18が形成される。
【0055】
次に、図5に示すように、磁性膜18が所望の形状にパターニングされる。この際、図10に示すような、レジストやTaなどからなるエッチングマスク21が用いられ、図11に示すような十字形状に磁性膜18がパターニングされる。
【0056】
次に、図6に示すように、例えばエッチバックやCMP(Chemical−Mechanical Polishing)により、MTJ素子15上の磁性膜18及び絶縁膜17と、上部金属層16の一部とが除去される。その結果、図12に示すように、第1、第2、第3及び第4のヨークティップ部18a、18b、18c、18dが、MTJ素子15と絶縁膜17の膜厚分だけ離間して、自己整合的に形成される。
【0057】
ここで、CMPを行うよりも、低分子量の平坦化材料などをコーティングしてエッチバックを行う方が、高精度に制御できるため、エッチバックを行う方が望ましい。
【0058】
次に、図7に示すように、Cuなどからなるビット線19が形成され、このビット線19上にNiFeなどからなる磁性膜20aが成膜される。
【0059】
次に、図8に示すように、絶縁膜17、第1、第2、第3及び第4のヨークティップ部18a、18b、18c、18d、磁性膜20a上に、さらに磁性膜20bが形成される。
【0060】
次に、図9に示すように、全面をイオンでエッチングし、磁性膜20a及び絶縁膜17上などの磁性膜20bが除去される。その結果、ビット線19の上面及び側面を覆う第2のヨーク本体部20が形成される。
【0061】
上記第1の実施形態によれば、(1)MTJ素子15の周囲に、第1のヨーク本体部12に磁気的に結合した第3及び第4のヨークティップ部18c、18dと、第2のヨーク本体部20に磁気的に結合した第1及び第2のヨークティップ部18a、18bが形成され、(2)これら第1乃至第4のヨークティップ部18a、18b、18c、18dは、MTJ素子15と自己整合的に形成されている。このような(1)(2)の構成により、次のような効果がそれぞれ得られる。
【0062】
(1)の構成により、(1−a)従来のヨーク付き配線に比べて書き込み電流を1/5倍に低減でき、(1−b)ディスターブ(半選択セルの誤書き込み)が解消でき、(1−c)読み出し信号のばらつきを大幅に低減することができる。これら(1−a)(1−b)(1−c)の効果については、以下に具体的に説明する。
【0063】
(1−a)MTJ素子15のセル幅が0.4μm、MTJ素子15のセル長さが1.2μm、MTJ素子15とワード線13との間隙が150nmのときに、MTJ素子15の記録層に5nm程度のNiFe膜を採用した場合、従来の磁性ヨークなしの配線では、データの書き込みに必要な電流は平均値で10mA程度であり、また、図54に示す従来の磁性ヨーク付き配線では、データの書き込みに必要な電流は5mA程度であった。これは、ワード線13とMTJ素子15との間隙がウェハ内でばらついてしまうため、合わせ誤差が最大で150nm程度となり、低電流化が困難であるためである。
【0064】
これに対し、本発明の第1の実施形態では、データの書き込みに必要な電流値を1mA程度に低減することができる。これは、MTJ素子15とヨークティップ部18a、18b、18c、18dとの間隙を合わせ誤差(50〜100nm)程度にすることができ、ヨークティップ部18a、18b、18c、18dを介して、ヨーク本体部12、20の磁束を効率よくMTJ素子15に導くことが可能となったためである。また、ヨークティップ部18a、18b、18c、18dは絶縁膜17の平面上に形成できるため、良質な磁性膜18を形成することができる。このため、磁性膜18として透磁率の大きな材料を用いることが可能となり、高周波での書き込み電流を低減することができる。
【0065】
(1−b)複数のビット線及びワード線がマトリクス状に設けられ、これらビット線及びワード線に各交点にMTJ素子が配置された場合、選択されたビット線と選択されたワード線との交点に位置する1つのMTJ素子だけでなく、選択されたビット線及びワード線の一方の配線上に位置するMTJ素子に対しても、書き込みが行われることがあった。これを、半選択セルの誤書き込み(ディスターブ)という。
【0066】
これに対し、第1の実施形態によれば、ヨークティップ部18a、18b、18c、18dを介して、ヨーク本体部12、20の磁束を効率よくMTJ素子15に導くことが可能となるため、ディスターブ(半選択セルの誤書き込み)を解消することができる。
【0067】
(1−c)図14(a)、(b)、(c)に示すように、従来の磁性ヨーク20付きの配線19を用いた場合、ヨークなし配線を用いた場合に比べて、“0”と“1”の抵抗値のばらつきが大きくなることがあった。これは、配線19の側壁における磁性ヨーク20の配線厚さ方向の残留磁化からの漏洩磁束がMTJ素子15に流入し、完全な“0”、“1”状態からMTJ素子15の記録層の磁化が傾いたことによって、ヒステリシス曲線が右方向へずれてしまい、“0”状態(上下の磁性層の磁化が平行状態)では抵抗値が大きくなるものが発生し、“1”状態(上下の磁性層の磁化が反平行状態)では抵抗値が減少しているものが発生してしまうからである。その結果、従来の磁性ヨーク付き配線を用いた場合、読み出しエラーが起きることがあった。
【0068】
これに対し、第1の実施形態の場合、抵抗値のばらつきをヨークなし配線の場合と同等にすることができる。これは、図15(a)、(b)、(c)に示すように、ヨークティップ部18a、18bの厚さ方向の反磁界係数が非常に大きい(〜1)ため、配線側壁の磁性ヨークの配線厚さ方向の残留磁化の発生を抑制する大きな効果があるためである。一方、ヨークティップ部18a、18bの形状も配線長さ方向に縦長となっており(アスペクト比が大きい)、ヨークティップ部18a、18bの残留磁化はその縦長方向に向くため、MTJ素子15への影響が皆無とすることができ、その結果、MTJ素子15の記録層の磁化の“0”、“1”状態からのが傾きがなくなり、ヒステリシス曲線が右方向へずれてしまうことを防止できるからであると考えられる。このように、“0”、“1”状態の抵抗値のばらつきが抑制でき、読み出しエラーが発生することを防止できる。
【0069】
(2)の構成により、(2−a)書き込み電流を低減しつつ、熱擾乱耐性の悪いセルを解消でき、(2−b)書き込み電流をさらに低減でき、(2−c)読み出し信号ばらつきをさらに低減することができる。これら(2−a)(2−b)(2−c)の効果については、以下に具体的に説明する。
【0070】
(2−a)図16(a)に示すように、MTJ素子15とヨークティップ部18c、18dとの間の距離Dは、MTJ素子15の形状や幅などにある程度は依存するが、所定の幅Xに高精度に制御する必要がある。図16(b)に示すように、熱擾乱耐性を高く保つことを考慮すると距離Dは大きい方が望ましいが、書き込み電流の低減を考慮すると距離Dは小さい方が望ましい。従って、これらの両者の要求を満たすために、距離Dは所定の幅Xに制御することが望まれる。
【0071】
このような状況のもと、第1の実施形態では、絶縁膜17の膜厚で距離Dを決定できるため、距離Dを所定の幅Xに高精度に制御することができる。従って、書き込み電流を低減しつつ、熱擾乱耐性の悪いセルを解消することができる。
【0072】
(2−b)第1の実施形態では、MTJ素子15とヨークティップ部18a、18b、18c、18dとを自己整合的に形成することにより、MTJ素子15とヨークティップ部18a、18b、18c、18dとの合わせずれが防止できる。これにより、MTJ素子15とヨークティップ部18a、18b、18c、18dとの距離Dを合わせ誤差に比べて格段に近づけることができ、この距離Dを20nm±1nm程度に制御することも容易となる。従って、ヨーク本体部12、20の磁束を、ヨークティップ部18a、18b、18c、18dを介してMTJ素子15にさらに高効率で導くことが可能となり、0.5mA以下の書き込み電流値とすることができる。
【0073】
(2−c)上述するように、第1の実施形態では、全てのセルでMTJ素子15とヨークティップ部18a、18b、18c、18dとの距離Dを、絶縁膜17の膜厚で高精度(±1nm程度)に制御できる。このため、セルの記録層の磁化を反転させる書き込み電流値のばらつき(読み出し信号ばらつき)を大幅に低減でき、ディスターブに対する書き込み電流値のマージンを拡大でき、書き込みディスターブを大きく解消できる。
【0074】
尚、第1の実施形態における図6の工程において、必ずしも第1乃至第4のヨークティップ部18a、18b、18c、18dの表面が平坦になるまで除去する必要はない。例えば、図13に示すように、エッチバック又はCMPにより除去する量を制御することで、第1乃至第4のヨークティップ部18a、18b、18c、18dの表面に段差部22を残してもよい。この場合、上記第1の実施形態における効果を得られるだけでなく、ヨークティップ部18a、18b、18c、18dのMTJ素子15と面する面積を大きくすることができるため、ヨーク本体部12、20の磁束をさらに効率よくMTJ素子15に導くことができ、さらに書き込み電流の低減を図ることができる。
【0075】
[第2の実施形態]
第2の実施形態は、第1の実施形態におけるヨークティップ部の形状を変形した例である。第2の実施形態では、上記第1の実施形態と異なる構造についてのみ説明する。
【0076】
図17は、本発明の第2の実施形態に係る磁気記憶装置の平面図を示す。図17に示すように、第2の実施形態に係る磁気記憶装置は、第1乃至第4のヨークティップ部18a’、18b’、18c’、18d’がMTJ素子15に向かって収束する形状となっている。つまり、第1乃至第4のヨークティップ部18a’、18b’、18c’、18d’において、MTJ素子15に対向する第1の側面の幅が、この第1の側面と反対側の第2の側面の幅よりも小さくなっており、第1乃至第4のヨークティップ部18a’、18b’、18c’、18d’の平面形状は台形になっている。
【0077】
上記第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0078】
さらに、第2の実施形態では、第1乃至第4のヨークティップ部18a’、18b’、18c’、18d’がMTJ素子15に向かって収束する形状となっている。このため、ヨーク本体部12、20の磁束をさらに効率よくMTJ素子15に導くことができるため、さらに書き込み電流の低減を図ることができる。具体的には、第2の実施形態では、第1の実施形態の0.6倍程度、書き込み電流を低減することができる。
【0079】
[第3の実施形態]
第3の実施形態は、第1の実施形態におけるヨークティップ部及びMTJ素子の形状を変形した例である。第3の実施形態においては、上記第1の実施形態と異なる構造についてのみ説明する。
【0080】
図18は、本発明の第3の実施形態に係る磁気記憶装置の平面図を示す。図18に示すように、第3の実施形態に係る磁気記憶装置は、MTJ素子15’の平面形状を楕円とし、このMTJ素子15’の形状に沿って、第1乃至第4のヨークティップ部18a”、18b”、18c”、18d”の内側面を湾曲させたものである。さらに、第2の実施形態と同様、第1乃至第4のヨークティップ18a”、18b”、18c”、18d”がMTJ素子15’に向かって収束する形状となっている。
【0081】
上記第3の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0082】
さらに、第3の実施形態では、MTJ素子15’の平面形状が楕円である。従って、MTJ素子15’の長手方向の端部において磁化の方向がばらつくことを防止できるため、読み出し信号の抵抗値のばらつきを抑制することができる。
【0083】
[第4の実施形態]
第4の実施形態は、第2の実施形態におけるヨークティップ部を変形した例である。第4の実施形態においては、上記第2の実施形態と異なる構造についてのみ説明する。
【0084】
図19は、本発明の第4の実施形態に係る磁気記憶装置の平面図を示す。図20(a)は、図19のXXA−XXA線に沿った磁気記憶装置の断面図を示す。図20(b)は、図19のXXB−XXB線に沿った磁気記憶装置の断面図を示す。
【0085】
図19、図20(a)、(b)に示すように、第4の実施形態に係る磁気記憶装置は、第2の実施形態において、第2のヨーク本体部20の側面から突出していた第1及び第2のヨークティップ部18a、18bの突出部23(図2(a)参照)を無くしたものである。従って、第4の実施形態では、第1及び第2のヨークティップ部18a’、18b’の外側面が、第2のヨーク本体部20(20b)の側面と一致している。
【0086】
上記第4の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0087】
さらに、第4の実施形態では、第1及び第2のヨークティップ部18a’、18b’の外側面を、第2のヨーク本体部20(20b)の側面と一致させている。これにより、第2のヨーク本体部20の磁束をさらに効率よくMTJ素子15に導くことができるため、さらに書き込み電流の低減を図ることができる。具体的には、第4の実施形態では、書き込み電流値を0.5mAから10%程度減少させることができる。
【0088】
尚、第4の実施形態において、第1及び第2のヨークティップ部18a’、18b’の外側面を第2のヨーク本体部20(20b)の側面と一致させるだけでなく、さらに、第3及び第4のヨークティップ部18c’、18d’の外側面を第1のヨーク本体部12の側面と一致させてもよい。この場合は、上記第4の実施形態の効果が得られるだけでなく、さらに、第1のヨーク本体部12の磁束をさらに効率よくMTJ素子15に導くことができるため、ワード線13に流す書き込み電流の低減を図ることができる。
【0089】
[第5の実施形態]
第5の実施形態は、第2の実施形態におけるヨーク本体部を変形した例である。第5の実施形態においては、上記第2の実施形態と異なる構造についてのみ説明する。
【0090】
図21は、本発明の第5の実施形態に係る磁気記憶装置の平面図を示す。図22(a)は、図21のXXIIA−XXIIA線に沿った磁気記憶装置の断面図を示す。図22(b)は、図21のXXIIB−XXIIB線に沿った磁気記憶装置の断面図を示す。
【0091】
図21、図22(a)、(b)に示すように、第5の実施形態に係る磁気記憶装置は、ワード線13の両側面の第1のヨーク本体部12を無くし、ビット線19の両側面の第2のヨーク本体部20を無くしたものである。従って、第5の実施形態では、第1のヨーク本体部12はワード線13の下面のみに形成され、第2のヨーク本体部20はビット線19の上面のみに形成されている。
【0092】
上記第5の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0093】
さらに、第5の実施形態では、ワード線13及びビット線19の両側面のヨーク本体部12、20を形成しないため、プロセス数を減少させることができる。
【0094】
尚、第5の実施形態では、第1及び第2のヨークティップ部18a’、18b’と第2のヨーク本体部20が、第3及び第4のヨークティップ部18c’、18d’と第1のヨーク本体部12が、それぞれ磁気的に結合していれば、ワード線13及びビット線19の両側面のヨーク本体部12、20が形成されていなくても、ヨーク本体部12、20の磁束を効率よくMTJ素子15に導くことは可能である。
【0095】
[第6の実施形態]
第6の実施形態は、第2の実施形態におけるヨーク本体部を変形した例である。第6の実施形態においては、上記第2の実施形態と異なる構造についてのみ説明する。
【0096】
図23は、本発明の第6の実施形態に係る磁気記憶装置の平面図を示す。図24(a)は、図23のXXIVA−XXIVA線に沿った磁気記憶装置の断面図を示す。図24(b)は、図23のXXIVB−XXIVB線に沿った磁気記憶装置の断面図を示す。
【0097】
図23、図24(a)、(b)に示すように、第6の実施形態に係る磁気記憶装置は、ワード線13の下面の第1のヨーク本体部12を無くし、ビット線19の上側面の第2のヨーク本体部20を無くしたものである。従って、第6の実施形態では、第1のヨーク本体部12はワード線13の両側面のみに形成され、第2のヨーク本体部20はビット線19の両側面のみに形成されている。
【0098】
上記第6の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0099】
さらに、第6の実施形態では、ワード線13の下面及びビット線19の上面のヨーク本体部12、20を形成しないため、プロセス数を減少させることができる。
【0100】
[第7の実施形態]
第7の実施形態は、第2の実施形態に読み出し用の選択トランジスタを設けた例である。第7の実施形態においては、上記第2の実施形態と異なる構造についてのみ説明する。
【0101】
図25は、本発明の第7の実施形態に係る磁気記憶装置の平面図を示す。図26(a)は、図25のXXVIA−XXVIA線に沿った磁気記憶装置の断面図を示す。図26(b)は、図25のXXVIB−XXVIB線に沿った磁気記憶装置の断面図を示す。
【0102】
図25、図26(a)、(b)に示すように、第7の実施形態に係る磁気記憶装置は、MTJ素子15の下層に引き出し用の金属層32を形成し、コンタクト33を通して、読み出しセルの選択用トランジスタ34に接続している。さらに、ワード線13とMTJ素子15とを絶縁するために、金属層32とワード線13との間に絶縁膜31を形成している。この構造の場合、ワード線13は書き込みワード線として機能し、トランジスタ34のゲート電極が読み出しワード線として機能する。
【0103】
上記第7の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0104】
さらに、第7の実施形態では、読み出し用の選択トランジスタ34を設けているため、選択セルのみに読み出し電流を流すことができる。従って、読み出し信号のS/N比を改善することができ、読み出し速度を向上することができる。
【0105】
尚、第7の実施形態において、読み出し用のスイッチング素子として、トランジスタ34の代わりにダイオードを用いることも可能である。
【0106】
[第8の実施形態]
第8の実施形態は、第7の実施形態におけるワード線13とMTJ素子15とを絶縁させない例である。第8の実施形態においては、上記第1の実施形態と異なる構造についてのみ説明する。
【0107】
図27は、本発明の第8の実施形態に係る磁気記憶装置の平面図を示す。図28(a)は、図27のXXVIIIA−XXVIIIA線に沿った磁気記憶装置の断面図を示す。図28(b)は、図27のXXVIIIB−XXVIIIB線に沿った磁気記憶装置の断面図を示す。
【0108】
図27、図28(a)、(b)に示すように、第8の実施形態に係る磁気記憶装置は、第7の実施形態におけるワード線13とMTJ素子15とを絶縁させていない構造である。従って、金属層32とワード線13とが接している。
【0109】
上記第8の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0110】
さらに、第8の実施形態では、ワード線13と金属層32との間に絶縁膜がないため、第7の実施形態よりも第1のヨーク本体部12を第3及び第4のヨークティップ部18c’、18d’に近づけることができる。従って、第1のヨーク本体部12の磁束をさらに効率よくMTJ素子15に導くことができるため、さらに書き込み電流の低減を図ることができる。
【0111】
尚、第8の実施形態において、読み出し用のスイッチング素子として、トランジスタ34の代わりにダイオードを用いることも可能である。
【0112】
[第9の実施形態]
第9の実施形態は、第8の実施形態における第3及び第4のヨークティップ部が第1のヨーク本体部に接している例である。第9の実施形態においては、上記第8の実施形態と異なる構造についてのみ説明する。
【0113】
図29は、本発明の第9の実施形態に係る磁気記憶装置の平面図を示す。図30(a)は、図29のXXXA−XXXA線に沿った磁気記憶装置の断面図を示す。図30(b)は、図29のXXXB−XXXB線に沿った磁気記憶装置の断面図を示す。
【0114】
図29、図30(a)、(b)に示すように、第9の実施形態に係る磁気記憶装置は、金属層32の形状を変形させることで、第3及び第4のヨークティップ部18c’、18d’を第1のヨーク本体部12に近づけたものである。従って、第3及び第4のヨークティップ部18c’、18d’が第1のヨーク本体部12に接することができる。
【0115】
上記第9の実施形態によれば、第8の実施形態と同様の効果を得ることができる。
【0116】
さらに、第9の実施形態では、第3及び第4のヨークティップ部18c’、18d’が第1のヨーク本体部12に接している。従って、第8の実施形態よりも、第1のヨーク本体部12の磁束をさらに効率よくMTJ素子15に導くことができるため、さらに書き込み電流の低減を図ることができる。
【0117】
尚、MTJ素子15とトランジスタ34とを接続するコンタクト33は、ビット線19の外側に配置しているが、ビット線19の下方に配置してもよい。
【0118】
また、第3及び第4のヨークティップ部18c’、18d’は、第1のヨーク本体部12に必ずしも接する必要はなく、第1のヨーク本体部12とわずかな隙間があってもよい。
【0119】
また、第9の実施形態において、読み出し用のスイッチング素子として、トランジスタ34の代わりにダイオードを用いることも可能である。
【0120】
[第10の実施形態]
第10の実施形態は、読み出し用のスイッチング素子を用いないマトリクス構造のアレイで、読み出し専用のワード線を備えた例である。第10の実施形態においては、上記第2の実施形態と異なる構造についてのみ説明する。
【0121】
図31は、本発明の第10の実施形態に係る磁気記憶装置の平面図を示す。図32(a)は、図31のXXXIIA−XXXIIA線に沿った断面を含む磁気記憶装置の断面図を示す。図32(b)は、図31のXXXIIB−XXXIIB線に沿った磁気記憶装置の断面図を示す。
【0122】
図31、図32(a)、(b)に示すように、第10の実施形態に係る磁気記憶装置は、複数のMTJ素子15が、金属層40及びコンタクト41を介して、読み出し用のワード線42が接続されている。ここで、ワード線13及びビット線19が書き込み配線として機能する。また、MTJ素子15とワード線13を絶縁させるため、ワード線金属層40はワード線13と離間して形成されている。さらに、第3及び第4のヨークティップ部18c’、18d’は、第1のヨーク本体部12に接している。尚、MTJ素子15は、ビット線19には接しているが、ワード線13とは離間している。
【0123】
上記第10の実施形態によれば、第1及び第2の実施形態と同様の効果を得ることができる。
【0124】
さらに、第10の実施形態では、第3及び第4のヨークティップ部18c’、18d’が第1のヨーク本体部12に接している。従って、第1のヨーク本体部12の磁束をさらに効率よくMTJ素子15に導くことができるため、さらに書き込み電流の低減を図ることができる。
【0125】
[第11の実施形態]
第11の実施形態は、第1の実施形態における磁気記憶装置の製造方法において、磁性膜のパターニングに絶縁膜マスクを用いる例である。
【0126】
図33乃至図34は、本発明の第11の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第11の実施形態に係る磁気記憶装置の製造方法について説明する。この第11の実施形態では、上記第1の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を簡略化する。
【0127】
まず、図1乃至図4に示すように、第1の実施形態と同様に、ワード線13上に下部金属層14及び上部金属層16に挟まれたMTJ素子15が形成される。その後、絶縁膜17及び磁性膜18が順に形成される。
【0128】
次に、図33に示すように、磁性膜18上に絶縁膜からなるマスク層50が形成される。
【0129】
次に、図34に示すように、マスク層50が十字形状にパターニングされ(図35参照)、このパターニングされたマスク層50を用いて磁性膜18が加工される。
【0130】
次に、例えばエッチバックやCMPにより、MTJ素子15上のマスク層50、磁性膜18及び絶縁膜17と、上部金属層16の一部とが除去される。その結果、図6及び図12に示すように、第1、第2、第3及び第4のヨークティップ部18a、18b、18c、18dが、MTJ素子15と絶縁膜17の膜厚分だけ離間して、自己整合的に形成される。その後は、第1の実施形態と同様の工程が行われる。
【0131】
上記第11の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0132】
[第12の実施形態]
第1の実施形態における磁気記憶装置の製造方法では、ヨークティップ部の外側面をパターニングした後、内側面をパターニングするのに対し、第12の実施形態では、ヨークティップ部の内側面をパターニングした後、外側面をパターニングする。
【0133】
図36乃至図38は、本発明の第12の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第12の実施形態に係る磁気記憶装置の製造方法について説明する。この第12の実施形態では、上記第1の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を簡略化する。
【0134】
まず、図36に示すように、第1の実施形態と同様に、ワード線13上に下部金属層14及び上部金属層16に挟まれたMTJ素子15が形成される。その後、絶縁膜17及び磁性膜18が順に形成される。
【0135】
次に、図37に示すように、例えばエッチバックやCMPにより、MTJ素子15上の磁性膜18及び絶縁膜17と、上部金属層16の一部とが除去される。
【0136】
次に、図38に示すように、磁性膜18がパターニングされる。これにより、第1、第2、第3及び第4のヨークティップ部18a、18b、18c、18dが、絶縁膜17の膜厚分だけMTJ素子15と離間して、自己整合的に形成される(図12参照)。その後は、第1の実施形態と同様の工程が行われる。
【0137】
上記第12の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0138】
さらに、第12の実施形態では、第1の実施形態のプロセスに比べて、プロセス中における基板上の段差の発生を小さくできるので、プロセスの制御性が向上する。具体的には、図37の工程において、上部金属層16の残存膜厚の制御性を向上でき、図38の工程において、ヨークティップ部18a、18bの外側エッジの加工精度を向上できる。
【0139】
[第13の実施形態]
第1の実施形態等では、第1の距離P1,P2,P3,P4の全てがほぼ等しかったが、第13の実施形態では、P1,P2をP3,P4よりも短くしたものである。
【0140】
図41は、本発明の第13の実施形態に係る磁気記憶装置の平面図を示す。図41に示すように、第13の実施形態では、MTJ素子15の長手方向の両側に配置された第1及び第2のヨークティップ部18a、18bを、MTJ素子15の長手方向に対して垂直方向の両側に配置された第3及び第4のヨークティップ部18c、18dよりも、MTJ素子15に近づけたものである。つまり、以下の式(2)の関係を満たす構造となっている。
【0141】
P1,P2<P3,P4…(2)
尚、この場合、P1とP2が等しくても異なっていてもよく、P3とP4も等しくても異なっていてもよい。
【0142】
このような構造は、例えば、次のような方法で形成すればよい。上記図4に示す絶縁膜17を形成する工程において、絶縁膜17をスパッタリングで形成する際にビット線19の延在方向(MTJ素子15の長手方向に対して垂直方向)に基板を動かすことで、MTJ素子15の第1及び第2のヨークティップ部18a、18bに対向する側面は、MTJ素子15の第3及び第4のヨークティップ部18c、18dに対向する側面よりも絶縁膜17が付着し難くなる。このようにスパッタリングを行えば、P1,P2に値する膜厚をP3,P4に値する膜厚よりも薄くなるように、絶縁膜17の膜厚を調整することも可能である。
【0143】
上記第13の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0144】
さらに、第13の実施形態では、MTJ素子15の長手方向に、より強い磁気異方性を確保でき、ヨークティップを付与することにより、熱擾乱耐性が小さくなるという懸案を回避することができる。
【0145】
尚、第13の実施形態と同様の効果を得る手段として以下のような方法も考えられる。例えば、第1及び第2のヨークティップ部18a、18bのアスペクト比を、第3及び第4のヨークティップ部18c、18dのアスペクト比よりも小さくすればよい。つまり、第1及び第2のヨークティップ部18a、18bは例えば正方形にし、第3及び第4のヨークティップ部18c、18dはMTJ素子15の長手方向に延びた長方形にするとよい。
【0146】
[第14の実施形態]
第1の実施形態等では、距離Q1,Q2,Q3,Q4の全てがほぼ等しかったが、第14の実施形態では、Q1,Q2をQ3,Q4よりも短くしたものである。
【0147】
図42は、本発明の第14の実施形態に係る磁気記憶装置の平面図を示す。図42に示すように、第14の実施形態では、MTJ素子15の長手方向の両側に配置された第2のヨーク本体部20bを、MTJ素子15の長手方向に対して垂直方向の両側に配置された第1のヨーク本体部12よりも、MTJ素子15に近づけたものである。つまり、以下の式(3)の関係を満たす構造となっている。
【0148】
Q1,Q2<Q3,Q4…(3)
尚、この場合、Q1とQ2が等しくても異なっていてもよく、Q3とQ4も等しくても異なっていてもよい。
【0149】
上記第14の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0150】
さらに、第14の実施形態では、第13の実施形態と同様に、MTJ素子15の長手方向に、より強い磁気異方性を確保でき、ヨークティップを付与することにより、熱擾乱耐性が小さくなるという懸案を回避することができる。
【0151】
[第15の実施形態]
第15の実施形態では、第1乃至第4のヨークティップ部を分離しない例である。
【0152】
図43は、本発明の第15の実施形態に係る磁気記憶装置の平面図を示す。図43に示すように、第15の実施形態では、ヨークティップ部18’(斜線部)は、MTJ素子15の周囲を囲むように連続的に形成されている。
【0153】
この場合、ヨークティップ部18’のMTJ素子15の長手方向の両側面側に位置する第1の部分は、第2のヨーク本体部20と磁気的に結合し、ヨークティップ部18’のMTJ素子15の長手方向の垂直方向における両側面側に位置する第2の部分は、第1のヨーク本体部12と磁気的に結合していることが望ましい。
【0154】
このような構造は、例えば、次のような方法で形成すればよい。まず、上記図4に示すように、絶縁膜17上にNiFeなどの磁性膜18が形成される。次に、上記図5に示すように、磁性膜18の外側面が所望の形状にパターニングされる。この際、磁性膜18は、レジストやTaなどからなるエッチングマスクが用いられ、図44に示すような四角形にパターニングされる。その後、例えばエッチバックやCMPにより、MTJ素子15上の磁性膜18及び絶縁膜17と、上部金属層16の一部とが除去される。その結果、図43に示すように、MTJ素子15を囲むヨークティップ部18’が、MTJ素子15と絶縁膜17の膜厚分だけ離間して、自己整合的に形成される。
【0155】
上記第15の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0156】
さらに、第15の実施形態では、磁性膜18の外側面をパターニングする際、十字形状よりも簡単な四角形状のマスクを用いて行うため、マスクの形成が容易となる。また、ヨークティップ部を分離する第1の実施形態に比べて、マスクとMTJ素子15などの合わせずれの考慮すべき事項を減らすことができるため、磁性膜18のパターニングも容易となる。
【0157】
[第16の実施形態]
第16の実施形態では、第1乃至第4のヨークティップ部を積層構造にした例である。
【0158】
図45乃至図50は、本発明の第16の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第16の実施形態に係る磁気記憶装置の製造方法について説明する。
【0159】
まず、図45に示すように、絶縁膜11上に、下面及び両側面が第1のヨーク本体部12で覆われたワード線13が形成される。このワード線13上に、下部金属層14とMTJ素子15と上部金属層16とからなるMTJ材料層70が形成される。このMTJ材料層70上に第1の材料層71が形成され、この第1の材料層71上にレジスト72が形成される。ここで、第1の材料層71としては、例えば、SiOx,AlOx,SiNxがあげられる。その後、レジスト72がMTJ素子15の形状にパターニングされる。
【0160】
次に、図46に示すように、パターニングされたレジスト72をマスクとして用いて、例えばRIEなどで第1の材料層71が選択的にエッチングされる。その後、レジスト72は剥離される。
【0161】
次に、図47に示すように、MTJ材料層70及び第1の材料層71上に第2の材料層73が形成され、この第2の材料層73上に第3の材料層74が形成される。ここで、第2の材料層73は第1の材料層71と異なる材料を用いることが望ましく、第3の材料層74は第1の材料層71と同じ材料を用いることが望ましい。これは、後の図49の工程を考慮して、第1及び第3の材料層71,74と第2の材料層73とでエッチング選択比を大きくとるためである。従って、第2の材料層73としては、例えば、Si,Al,Taがあげられ、第3の材料層74としては、例えば、SiOx,AlOx,SiNxがあげられる。次に、第3の材料層74上にレジスト75が形成され、このレジスト75が例えばCMPなどで平坦化される。
【0162】
次に、図48に示すように、エッチバック又はCMPでレジスト75、第2及び第3の材料層73,74が平坦化され、第1の材料層71の表面が露出される。
【0163】
次に、図49に示すように、例えばRIEなどで、第1及び第3の材料層71,74間の露出した第2の材料層73が選択的にエッチングされる。このように、第2の材料層73のみを選択エッチングして除去することで、第2の材料層73の膜厚A分だけ隙間を設けることができる。従って、このような方法で行えば、フォトリソグラフィの解像限界以下のパターニングが行える。
【0164】
次に、図50に示すように、第1乃至第3の材料層71,73,74をマスクとして、MTJ材料層70がエッチングされる。これにより、同じ積層構造からなるMTJ素子15とヨークティップ部18’が形成される。
【0165】
その後は、隙間に絶縁膜が埋め込まれ、ヨークティップ部18’の外側面のパターニングが行われる。そして、ビット線19と、このビット線19の上面及び側面を覆う第2のヨーク本体部20が形成される。尚、ヨークティップ部18’を第1の実施形態のように勿論分離してもよい。
【0166】
以上のような製造方法で形成された磁気記憶装置は、MTJ素子15とヨークティップ部18’が同じ材料でワード線13に接して配置されている。ヨークティップ部18’は、MTJ素子15の積層構造と同様に、図39(a)(b)、図40(a)(b)のような磁性層からなる積層構造であってもよい。また、ヨークティップ部18’の下面又は上面に反強磁性層が設けられていてもよい。
【0167】
また、ヨークティップ部18’は、第1のヨーク本体部12に物理的に接している。従って、ビット線19とワード線13が電気的に接続することを防ぐために、ヨークティップ部18’はビット線19及び第2のヨーク本体部20と電気的に絶縁する必要がある。
【0168】
上記第16の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
【0169】
さらに、第16の実施形態では、ヨークティップ部18’の積層構造体をMTJ素子15と同じ材料で代用すれば、ヨークティップ部18’とMTJ素子15とを同時に形成できるため、工程数が大幅に削減できる。また、ヨークティップ部18’の積層構造体を軟磁性膜と反強磁性膜を積層した構造とすると、その磁区構造を完全な単磁区状態とすることができ、書き込みの再現性を完璧なものとすることができる。
【0170】
尚、第1及び第2のヨーク本体部12,20を、第16の実施形態におけるヨークティップ部18’と同様に、磁性層からなる積層構造にしてもよい。
【0171】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、図2(a)、(b)において、下部金属層14又は上部金属層16をダイオード層に変更し、このダイオード層を読み出し用のスイッチング素子として使用してもよい。
【0172】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0173】
【発明の効果】
以上説明したように本発明によれば、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る磁気記憶装置の平面図を示す。
【図2】図2(a)は、図1のIIA−IIA線に沿った磁気記憶装置を示す断面図、図2(b)は、図1のIIB−IIB線に沿った磁気記憶装置を示す断面図。
【図3】本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図4】図3に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図5】図4に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図6】図5に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図7】図6に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図8】図7に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図9】図8に続く、本発明の第1の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図10】本発明の第1の実施形態に係わる図5の工程で用いられるエッチングマスクの平面図。
【図11】本発明の第1の実施形態に係わる磁性膜の図5の工程におけるパターニング後の形状を示す平面図。
【図12】本発明の第1の実施形態に係わる磁性膜の図6の工程におけるパターニング後の形状を示す平面図。
【図13】図5に続く、本発明の第1の実施形態に係わる磁気記憶装置の他の製造工程を示す断面図。
【図14】図14(a)は従来技術による磁気記憶装置を示す平面図、図14(b)は従来技術によるヒステリシス曲線を示す図、図14(c)は従来技術による読み出し信号を示す図。
【図15】図15(a)は本発明の第1の実施形態に係る磁気記憶装置を示す平面図、図15(b)は本発明の第1の実施形態に係るヒステリシス曲線を示す図、図15(c)は本発明の第1の実施形態に係る読み出し信号を示す図。
【図16】図16(a)は本発明の第1の実施形態に係る磁気記憶装置を示す断面図、図16(b)は本発明の第1の実施形態に係る書き込み電流及び熱擾乱耐性と距離Dとの関係を示す図。
【図17】本発明の第2の実施形態に係る磁気記憶装置を示す平面図。
【図18】本発明の第3の実施形態に係る磁気記憶装置を示す平面図。
【図19】本発明の第4の実施形態に係る磁気記憶装置を示す平面図。
【図20】図20(a)は、図19のXXA−XXA線に沿った磁気記憶装置を示す断面図、図20(b)は、図19のXXB−XXB線に沿った磁気記憶装置を示す断面図。
【図21】本発明の第5の実施形態に係る磁気記憶装置を示す平面図。
【図22】図22(a)は、図21のXXIIA−XXIIA線に沿った磁気記憶装置を示す断面図、図22(b)は、図21のXXIIB−XXIIB線に沿った磁気記憶装置を示す断面図。
【図23】本発明の第6の実施形態に係る磁気記憶装置を示す平面図。
【図24】図24(a)は、図23のXXIVA−XXIVA線に沿った磁気記憶装置を示す断面図、図24(b)は、図23のXXIVB−XXIVB線に沿った磁気記憶装置を示す断面図。
【図25】本発明の第7の実施形態に係る磁気記憶装置を示す平面図。
【図26】図26(a)は、図25のXXVIA−XXVIA線に沿った磁気記憶装置を示す断面図、図26(b)は、図25のXXVIB−XXVIB線に沿った磁気記憶装置を示す断面図。
【図27】本発明の第8の実施形態に係る磁気記憶装置を示す平面図。
【図28】図28(a)は、図27のXXVIIIA−XXVIIIA線に沿った磁気記憶装置を示す断面図、図28(b)は、図27のXXVIIIB−XXVIIIB線に沿った磁気記憶装置を示す断面図。
【図29】本発明の第9の実施形態に係る磁気記憶装置を示す平面図。
【図30】図30(a)は、図29のXXXA−XXXA線に沿った磁気記憶装置を示す断面図、図30(b)は、図29のXXXB−XXXB線に沿った磁気記憶装置を示す断面図。
【図31】本発明の第10の実施形態に係る磁気記憶装置を示す平面図。
【図32】図32(a)は、図31のXXXIIA−XXXIIA線に沿った断面を含む磁気記憶装置を示す断面図、図32(b)は、図31のXXXIIB−XXXIIB線に沿った磁気記憶装置を示す断面図。
【図33】図4に続く、本発明の第11の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図34】図33に続く、本発明の第11の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図35】本発明の第11の実施形態に係わる磁気記憶装置において、マスクをパターニングした後の平面図。
【図36】図3に続く、本発明の第12の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図37】図36に続く、本発明の第12の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図38】図37に続く、本発明の第12の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図39】図39(a)、(b)は、本発明の各実施形態に係わるシングルジャンクション構造のMTJ素子を示す断面図。
【図40】図40(a)、(b)は、本発明の各実施形態に係わるダブルジャンクション構造のMTJ素子を示す断面図。
【図41】本発明の第13の実施形態に係わる磁気記憶装置を示す平面図。
【図42】本発明の第14の実施形態に係わる磁気記憶装置を示す平面図。
【図43】本発明の第15の実施形態に係わる磁気記憶装置を示す平面図。
【図44】本発明の第15の実施形態に係わる磁気記憶装置において、磁性膜の外周のパターニング後の形状を示す平面図。
【図45】本発明の第16の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図46】図45に続く、本発明の第16の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図47】図46に続く、本発明の第16の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図48】図47に続く、本発明の第16の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図49】図48に続く、本発明の第16の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図50】図49に続く、本発明の第16の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図51】従来技術による磁気記憶装置を示す斜視図。
【図52】図52(a)は従来技術による磁気記憶装置のデータの書き込みを示す図、図52(b)は従来技術による磁気記憶装置のデータの読み出しを示す図。
【図53】従来技術による磁気記憶装置の微細化に伴うスイッチング磁界の関係を示す図。
【図54】従来技術によるヨーク付き磁気記憶装置を示す斜視図。
【図55】図55(a)は従来技術によるヨークなし配線の磁気記憶装置を示す断面図、図55(b)は従来技術によるヨーク付き配線の磁気記憶装置を示す断面図。
【図56】図56(a)は従来技術によるヨークなし配線の磁気記憶装置の読み出し信号を示す図、図56(b)は従来技術によるヨーク付き配線の磁気記憶装置の読み出し信号を示す図。
【符号の説明】
11、17、31…絶縁膜、
12…第1のヨーク本体部、
13…ワード線、
14…下部金属層、
15、15’…MTJ素子、
16…上部金属層、
18…磁性膜、
18’…ヨークティップ部、
18a、18a’、18a”…第1のヨークティップ部、
18b、18b’、18b”…第2のヨークティップ部、
18c、18c’、18c”…第3のヨークティップ部、
18d、18d’、18d”…第4のヨークティップ部、
19…ビット線、
20、20a、20b…第2のヨーク本体部、
21…エッチングマスク、
22…段差部、
32、40…金属層、
33、41…コンタクト、
34…トランジスタ、
42…読み出しワード線、
50…マスク層、
60、60a、60b…磁化固着層、
61…磁気記録層、
62、62a、62b…トンネル接合層、
70…MTJ材料層、
71…第1の材料層、
72、75…レジスト、
73…第2の材料層、
74…第3の材料層、
101…テンプレート層、
102…初期強磁性層、
103…反強磁性層、
104、104′、104″…基準強磁性層、
105、105′、105″…自由記録層、
106…接点層、
107…非磁性層。
Claims (81)
- 第1の方向に延在された第1の配線と、
前記第1の方向と異なる第2の方向に延在された第2の配線と、
前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置された磁気抵抗効果素子と、
少なくとも前記第1の配線の下面及び両側面のいずれかの面を覆う第1のヨーク本体部と、
少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部と、
前記磁気抵抗効果素子の前記第1の方向における両側面に前記磁気抵抗効果素子と離間して配置された第1及び第2のヨークティップ部と、
前記磁気抵抗効果素子の前記第2の方向における両側面に前記磁気抵抗効果素子と離間して配置された第3及び第4のヨークティップ部と
を具備することを特徴とする磁気記憶装置。 - 前記第1及び第2のヨークティップ部は、前記第2のヨーク本体部と接しており、かつ、前記第1のヨーク本体部と離間していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1及び第2のヨークティップ部は、前記第2のヨーク本体部に磁気的に結合していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第3及び第4のヨークティップ部は、前記第1のヨーク本体部と接しており、かつ、前記第2のヨーク本体部と離間していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第3及び第4のヨークティップ部は、前記第1のヨーク本体部に磁気的に結合していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、それぞれ分離されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、同一面上に形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部と前記磁気抵抗効果素子との間の距離と、前記第1乃至第4のヨークティップ部と前記第1の配線との間の距離とは等しいことを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部と前記磁気抵抗効果素子との間の距離は、全て等しいことを特徴とする請求項1に記載の磁気記憶装置。
- 前記磁気抵抗効果素子と前記第1のヨーク本体部との間の距離と、前記磁気抵抗効果素子と前記第2のヨーク本体部との間の距離とは等しいことを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部と前記磁気抵抗効果素子との間に形成され、かつ、前記第1乃至第4のヨークティップ部と前記第1の配線との間に形成された絶縁膜と
をさらに具備することを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1乃至第4のヨークティップ部は、長手方向に向く磁化容易軸を有していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記磁化容易軸は一軸異方性であることを特徴とする請求項12に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、前記第1及び第2のヨーク本体部と異なる材料で形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部及び前記第1及び第2のヨーク本体部は、軟磁性層で形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、前記第1及び第2のヨーク本体部よりも透磁率が大きいことを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、NiFeで形成され、
前記第1及び第2のヨーク本体部は、アモルファス−CoZrNb、又はFeAlSiで形成されている
ことを特徴とする請求項16に記載の磁気記憶装置。 - 前記第1乃至第4のヨークティップ部は、前記第1及び第2のヨーク本体部よりも高い飽和磁束密度を有していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、CoFe、アモルファス−CoZrNb、又はFeNxで形成され、
前記第1及び第2のヨーク本体部は、NiFeで形成されている
ことを特徴とする請求項18に記載の磁気記憶装置。 - 前記第1乃至第4のヨークティップ部は、前記磁気抵抗効果素子と自己整合的に形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1及び第2のヨークティップ部は、前記第2の配線に通電される書き込み電流により発生する磁束を前記磁気抵抗効果素子に導き、
前記第3及び第4のヨークティップ部は、前記第1の配線に通電される書き込み電流により発生する磁束を前記磁気抵抗効果素子に導く
ことを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1乃至第4のヨークティップ部は、前記磁気抵抗効果素子に対向する第1の側面と、この第1の側面と反対側の第2の側面とを有しており、
前記第1の側面の幅が前記第2の側面の幅よりも小さいことを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1乃至第4のヨークティップ部は、前記磁気抵抗効果素子に対向する第1の側面と、この第1の側面と反対側の第2の側面とを有しており、
前記第1乃至第4のヨークティップ部の平面形状は、前記第1の側面の幅が前記第2の側面の幅よりも小さな台形であることを特徴とする請求項1に記載の磁気記憶装置。 - 前記磁気抵抗効果素子の平面形状は、楕円であることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、前記磁気抵抗効果素子に対向する第1の側面と、この第1の側面と反対側の第2の側面とを有しており、
前記第1の側面は前記磁気抵抗効果素子の形状に沿った曲線を描くことを特徴とする請求項24に記載の磁気記憶装置。 - 前記第1の側面の幅が前記第2の側面の幅よりも小さいことを特徴とする請求項25に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部の平面形状は、前記第1の側面の幅が前記第2の側面の幅よりも小さな台形であることを特徴とする請求項25に記載の磁気記憶装置。
- 前記第1及び第2のヨークティップ部の外側面は、前記第2のヨーク本体部の側面と一致していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第3及び第4のヨークティップ部の外側面は、前記第1のヨーク本体部の側面と一致していることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1及び第2のヨークティップ部は、前記第1及び第2のヨークティップ部の外側面が前記第2のヨーク本体部の側面より突出した突出部を有することを特徴とする請求項1に記載の磁気記憶装置。
- 前記第3及び第4のヨークティップ部は、前記第3及び第4のヨークティップ部の外側面が前記第1のヨーク本体部の側面より突出した突出部を有することを特徴とする請求項1に記載の磁気記憶装置。
- 第1の方向に延在された第1の配線と、
前記第1の方向と異なる第2の方向に延在された第2の配線と、
前記第1及び第2の配線間の前記第1及び第2の配線の交点に配置された磁気抵抗効果素子と、
少なくとも前記第1の配線の下面及び両側面のいずれかの面を覆う第1のヨーク本体部と、
少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部と、
前記磁気抵抗効果素子の前記第1の方向における両側面に前記磁気抵抗効果素子と離間して配置された第1及び第2のヨークティップ部と、
前記磁気抵抗効果素子の前記第2の方向における両側面に前記磁気抵抗効果素子と離間して配置された第3及び第4のヨークティップ部と、
前記磁気抵抗効果素子に接続された金属層と、
前記金属層に接続されたコンタクト層と、
前記コンタクト層に接続されたトランジスタと
を具備することを特徴とする磁気記憶装置。 - 前記金属層と前記第1の配線との間に形成された絶縁膜と
をさらに具備することを特徴とする請求項32に記載の磁気記憶装置。 - 前記金属層と前記第1の配線とが接していることを特徴とする請求項32に記載の磁気記憶装置。
- 前記金属層と前記第1の配線とが接し、かつ、前記第3及び第4のヨークティップ部が前記第1のヨーク本体部に接していることを特徴とする請求項32に記載の磁気記憶装置。
- 前記コンタクト層は、前記第2の配線の外側に配置されることを特徴とする請求項35に記載の磁気記憶装置。
- 前記磁気抵抗効果素子に接続された第3の配線をさらに具備し、
前記磁気抵抗効果素子は、前記第1の配線と離間し、かつ、前記第2の配線と接しており、
前記第3及び第4のヨークティップ部は、前記第1のヨーク本体部に接している
ことを特徴とする請求項1に記載の磁気記憶装置。 - 前記第3の配線は、読み出し用配線であることを特徴とする請求項37に記載の磁気記憶装置。
- 前記磁気抵抗効果素子は、第1の磁性層と第2の磁性層とこれら第1及び第2の磁性層に挟まれた非磁性層とからなるMTJ素子であることを特徴とする請求項1又は32に記載の磁気記憶装置。
- 前記非磁性層が2層からなるダブルジャンクション構造であることを特徴とする請求項39に記載の磁気記憶装置。
- 前記第1及び第2の磁性層の少なくとも一方は、第1の強磁性層と第2の強磁性層とこれら第1及び第2の強磁性層にはさまれた非磁性層とからなる3層構造を含むことを特徴とする請求項39に記載の磁気記憶装置。
- 前記第1及び第2のヨークティップ部は、前記磁気抵抗効果素子の長手方向における両側に配置されており、
前記第1及び第2のヨークティップ部と前記磁気抵抗効果素子との間の距離は、前記第3及び第4のヨークティップ部と前記磁気抵抗効果素子との間の距離よりも短いことを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1及び第2のヨークティップ部は、前記磁気抵抗効果素子の長手方向における両側に配置されており、
前記第1及び第2のヨークティップ部のアスペクト比は、前記第3及び第4のヨークティップ部のアスペクト比よりも小さいことを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1及び第2のヨークティップ部は正方形であり、
前記第3及び第4のヨークティップ部は前記長手方向に延びる長方形であることを特徴とする請求項43に記載の磁気記憶装置。 - 前記第2のヨーク本体部は、前記磁気抵抗効果素子の長手方向における両側に配置されており、
前記第2のヨーク本体部と前記磁気抵抗効果素子との間の距離は、前記第1のヨーク本体部と前記磁気抵抗効果素子との間の距離よりも短いことを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1乃至第4のヨークティップ部は、前記磁気抵抗効果素子の周囲を囲むように連続的に形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記磁気抵抗効果素子と前記第1乃至第4のヨークティップ部とは、同じ材料で形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部は、磁性膜からなる積層構造であることを特徴とする請求項1に記載の磁気記憶装置。
- 前記積層構造は、前記磁気抵抗効果素子の積層構造と同じであることを特徴とする請求項48に記載の磁気記憶装置。
- 前記磁気抵抗効果素子及び前記第1乃至第4のヨークティップ部は、前記第2の配線に接して配置されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1乃至第4のヨークティップ部の上面又は下面に、反強磁性層が形成されていることを特徴とする請求項1に記載の磁気記憶装置。
- 前記第1及び第2のヨーク本体部は、磁性膜からなる積層構造であることを特徴とする請求項1に記載の磁気記憶装置。
- 前記磁気抵抗効果素子を挟み、前記磁気抵抗効果素子に接する第1及び第2の層と
をさらに具備することを特徴とする請求項1に記載の磁気記憶装置。 - 前記第1及び第2の層は、金属層であることを特徴とする請求項53に記載の磁気記憶装置。
- 前記第1又は第2の層は、ダイオード層であることを特徴とする請求項53に記載の磁気記憶装置。
- 少なくとも下面及び両側面のいずれかの面が第1のヨーク本体部で覆われた第1の配線を形成する工程と、
前記第1の配線上に第1及び第2の層に挟まれた磁気抵抗効果素子を形成する工程と、
前記第1の配線及び前記第2の層上に絶縁膜を形成する工程と、
前記絶縁膜上に磁性膜を形成する工程と、
前記磁性膜をパターニングする工程と、
前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜を除去し、前記磁性膜からなる第1乃至第4のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、
前記第2の層及び前記第1乃至第4のヨークティップ部上に第2の配線を形成する工程と、
少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 少なくとも下面及び両側面のいずれかの面が第1のヨーク本体部で覆われた第1の配線を形成する工程と、
前記第1の配線上に第1及び第2の層に挟まれた磁気抵抗効果素子を形成する工程と、
前記第1の配線及び前記第2の層上に絶縁膜を形成する工程と、
前記絶縁膜上に磁性膜を形成する工程と、
前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜を除去する工程と、
前記磁性膜をパターニングし、前記磁性膜からなる第1乃至第4のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、
前記第2の層及び前記第1乃至第4のヨークティップ部上に第2の配線を形成する工程と、
少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜は、エッチバック又はCMPを用いて除去することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜は、前記第2の層、前記絶縁膜及び前記磁性膜の表面が平坦になるまで除去することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子上の前記第2の層の一部、前記磁性膜及び前記絶縁膜を除去した際に、前記磁性膜の表面に段差部を残すことを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記絶縁膜上に磁性膜を形成した後、マスク層を形成する工程と、
前記マスク層をパターニングする工程と、
前記パターニングされたマスク層を用いて前記磁性膜をパターニングする工程と、
をさらに具備することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。 - 前記第1及び第2のヨークティップ部は、前記第2のヨーク本体部と接し、かつ、前記第1のヨーク本体部と離間するように形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第1及び第2のヨークティップ部は、前記第2のヨーク本体部に磁気的に結合するように形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第3及び第4のヨークティップ部は、前記第1のヨーク本体部と接し、かつ、前記第2のヨーク本体部と離間するように形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第3及び第4のヨークティップ部は、前記第1のヨーク本体部に磁気的に結合するように形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第1乃至第4のヨークティップ部がそれぞれ分離するように、前記磁性膜をパターニングすることを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第1乃至第4のヨークティップ部と前記磁気抵抗効果素子との間の距離と、前記第1乃至第4のヨークティップ部と前記第1の配線との間の距離とが等しくなるように、前記第1乃至第4のヨークティップ部を形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第1乃至第4のヨークティップ部と前記磁気抵抗効果素子との間の距離が全て等しくなるように、前記第1乃至第4のヨークティップ部を形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子と前記第1のヨーク本体部との間の距離と、前記磁気抵抗効果素子と前記第2のヨーク本体部との間の距離とが等しくなるように、前記第1乃至第4のヨークティップ部を形成することを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子は、第1の磁性層と第2の磁性層とこれら第1及び第2の磁性層に挟まれた非磁性層とからなるMTJ素子であることを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 前記第1及び第2のヨークティップ部を前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記第1及び第2のヨークティップ部と前記磁気抵抗効果素子との間の距離が前記第3及び第4のヨークティップ部と前記磁気抵抗効果素子との間の距離よりも短くなるように、前記第1乃至第4のヨークティップ部を形成する
ことを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。 - 前記第1及び第2のヨークティップ部を前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記絶縁膜をスパッタリングで形成する際、前記長手方向に対して垂直方向に基板を動かすことで、前記第1及び第2のヨークティップに対向する前記磁気抵抗効果素子の側面に形成された絶縁膜の膜厚を、前記第3及び第4のヨークティップに対向する前記磁気抵抗効果素子の側面に形成された絶縁膜の膜厚よりも薄くする
ことを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。 - 前記第1及び第2のヨークティップ部を前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記第1及び第2のヨークティップ部のアスペクト比が前記第3及び第4のヨークティップ部のアスペクト比よりも小さくなるように、前記第1乃至第4のヨークティップ部を形成する
ことを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。 - 前記第2のヨーク本体部は、前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記第2のヨーク本体部と前記磁気抵抗効果素子との間の距離を前記第1のヨーク本体部と前記磁気抵抗効果素子との間の距離よりも短くなるように、前記第1及び第2のヨーク本体部を形成する
ことを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。 - 前記第1乃至第4のヨークティップ部が前記磁気抵抗効果素子の周囲を囲むように連続的に形成されるように、前記磁性膜をパターニングすることを特徴とする請求項56又は57に記載の磁気記憶装置の製造方法。
- 少なくとも下面及び両側面のいずれかの面が第1のヨーク本体部で覆われた第1の配線を形成する工程と、
前記第1の配線上に第1及び第2の層に挟まれた磁気抵抗効果素子材料からなる素子材料層を形成する工程と、
前記素子材料層上に磁気抵抗効果素子形状の第1の材料層を形成する工程と、
前記第1の材料層及び前記素子材料層上に第2の材料層を形成する工程と、
前記第2の材料層上に第3の材料層を形成する工程と、
前記第1の材料層が露出するまで、前記第2及び第3の材料層を平坦化する工程と、
前記第1及び第3の材料層間に露出する前記第2の材料層を除去し、前記素子材料層を露出する工程と、
前記素子材料層を選択的に除去し、前記素子材料層からなる前記磁気抵抗効果素子及びヨークティップ部を形成する工程と、
前記磁気抵抗効果素子上に第2の配線を形成する工程と、
少なくとも前記第2の配線の上面及び両側面のいずれかの面を覆う第2のヨーク本体部を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 前記第1及び第2のヨーク本体部を磁性膜からなる積層構造で形成することを特徴とする請求項76に記載の磁気記憶装置の製造方法。
- 前記第1及び第2の材料層は異なる材料で形成されることを特徴とする請求項76に記載の磁気記憶装置の製造方法。
- 前記第1及び第3の材料層は同じ材料で形成されることを特徴とする請求項76に記載の磁気記憶装置の製造方法。
- 前記第1及び第2の層は、金属層であることを特徴とする請求項56、57、76のいずれか1項に記載の磁気記憶装置の製造方法。
- 前記第1又は第2の層は、ダイオード層であることを特徴とする請求項56、57、76のいずれか1項に記載の磁気記憶装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002324105A JP3959335B2 (ja) | 2002-07-30 | 2002-11-07 | 磁気記憶装置及びその製造方法 |
EP03004832A EP1387400A3 (en) | 2002-07-30 | 2003-03-05 | Magnetic memory device having yoke layer, and manufacturing method thereof |
US10/379,656 US6960815B2 (en) | 2002-07-30 | 2003-03-06 | Magnetic memory device having yoke layer, and manufacturing method thereof |
TW092120858A TWI233199B (en) | 2002-07-30 | 2003-07-30 | Magnetic memory device having yoke layer and its manufacturing method |
KR1020030052554A KR100560592B1 (ko) | 2002-07-30 | 2003-07-30 | 요크층을 구비한 자기 기억 장치 및 그 제조 방법 |
CNB031524133A CN1252824C (zh) | 2002-07-30 | 2003-07-30 | 备有磁轭层的磁存储装置及其制造方法 |
US10/767,997 US6797536B2 (en) | 2002-07-30 | 2004-02-02 | Magnetic memory device having yoke layer, and manufacturing method |
US10/926,047 US6879515B2 (en) | 2002-07-30 | 2004-08-26 | Magnetic memory device having yoke layer |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221877 | 2002-07-30 | ||
JP2002324105A JP3959335B2 (ja) | 2002-07-30 | 2002-11-07 | 磁気記憶装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004128430A true JP2004128430A (ja) | 2004-04-22 |
JP2004128430A5 JP2004128430A5 (ja) | 2006-04-06 |
JP3959335B2 JP3959335B2 (ja) | 2007-08-15 |
Family
ID=30117501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002324105A Expired - Fee Related JP3959335B2 (ja) | 2002-07-30 | 2002-11-07 | 磁気記憶装置及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US6960815B2 (ja) |
EP (1) | EP1387400A3 (ja) |
JP (1) | JP3959335B2 (ja) |
KR (1) | KR100560592B1 (ja) |
CN (1) | CN1252824C (ja) |
TW (1) | TWI233199B (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356370A (ja) * | 2003-05-29 | 2004-12-16 | Nec Corp | Mram及びその製造方法 |
JP2004363603A (ja) * | 2003-06-02 | 2004-12-24 | Samsung Electronics Co Ltd | 高密度磁気抵抗メモリおよびその製造方法 |
JP2005085902A (ja) * | 2003-09-05 | 2005-03-31 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
EP1729339A2 (en) | 2005-05-31 | 2006-12-06 | TDK Corporation | Magnetic memory and method of manufacturing same |
JP2006339292A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
JP2006339262A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
JP2007311604A (ja) * | 2006-05-19 | 2007-11-29 | Tdk Corp | 磁気記憶装置 |
JP2007329222A (ja) * | 2006-06-07 | 2007-12-20 | Tdk Corp | 磁気記憶装置、磁気記憶装置の製造方法 |
JP2008153317A (ja) * | 2006-12-15 | 2008-07-03 | Tdk Corp | 磁気記憶装置 |
US7453721B2 (en) | 2005-12-12 | 2008-11-18 | Tdk Corporation | Magnetic memory |
US7460393B2 (en) | 2004-09-28 | 2008-12-02 | Tdk Corporation | Magnetic storage device |
WO2009090739A1 (ja) * | 2008-01-17 | 2009-07-23 | Fujitsu Limited | 可変抵抗素子およびそれを用いた磁気抵抗デバイスとその製造方法 |
US7613033B2 (en) | 2006-07-26 | 2009-11-03 | Tdk Corporation | Magnetic storage device |
US7697323B2 (en) | 2006-06-27 | 2010-04-13 | Tdk Corporation | Magnetic storage device |
US7903453B2 (en) | 2006-02-13 | 2011-03-08 | Tdk Corporation | Magnetic memory |
US7916521B2 (en) | 2006-12-20 | 2011-03-29 | Kabushiki Kaisha Toshiba | Magnetic random access memory and write method of the same |
JP2013243336A (ja) * | 2012-01-30 | 2013-12-05 | Quantu Mag Consultancy Co Ltd | Mtj素子及びその製法、並びにmramデバイス |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW582032B (en) * | 2001-11-30 | 2004-04-01 | Toshiba Corp | Magnetic random access memory |
JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
JP3906145B2 (ja) | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
JP2005044847A (ja) * | 2003-07-23 | 2005-02-17 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法 |
JP4868431B2 (ja) * | 2003-10-10 | 2012-02-01 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
US20050141148A1 (en) * | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
TWI226636B (en) * | 2003-12-19 | 2005-01-11 | Ind Tech Res Inst | Magnetic random access memory with high selectivity and low power and production method thereof |
FR2866750B1 (fr) * | 2004-02-23 | 2006-04-21 | Centre Nat Rech Scient | Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture |
US7105879B2 (en) * | 2004-04-20 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Write line design in MRAM |
JP2005317739A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
JP3863536B2 (ja) * | 2004-05-17 | 2006-12-27 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
KR100660539B1 (ko) | 2004-07-29 | 2006-12-22 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
JP4074281B2 (ja) * | 2004-09-14 | 2008-04-09 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
JP2006173472A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
JP4373938B2 (ja) * | 2005-02-17 | 2009-11-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US7635884B2 (en) * | 2005-07-29 | 2009-12-22 | International Business Machines Corporation | Method and structure for forming slot via bitline for MRAM devices |
US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
US7880249B2 (en) * | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
US7755153B2 (en) * | 2006-01-13 | 2010-07-13 | Macronix International Co. Ltd. | Structure and method for a magnetic memory device with proximity writing |
KR100695171B1 (ko) * | 2006-02-23 | 2007-03-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용하는 자기 메모리 장치 |
US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US7466585B2 (en) * | 2006-04-28 | 2008-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory |
US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
JP5266630B2 (ja) * | 2006-10-06 | 2013-08-21 | Tdk株式会社 | 磁気メモリ |
KR100837412B1 (ko) * | 2006-12-12 | 2008-06-12 | 삼성전자주식회사 | 멀티 스택 메모리 소자 |
JP4384183B2 (ja) * | 2007-01-26 | 2009-12-16 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
JP2008227009A (ja) | 2007-03-09 | 2008-09-25 | Toshiba Corp | 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 |
US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
US7974119B2 (en) | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
US7936583B2 (en) | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
KR101582223B1 (ko) * | 2009-02-05 | 2016-01-04 | 삼성전자주식회사 | 미스얼라인 측정용 구조물 및 이를 이용한 패턴의 미스얼라인 측정방법 |
US8514615B2 (en) * | 2010-09-30 | 2013-08-20 | Everspin Technologies, Inc. | Structures and methods for a field-reset spin-torque MRAM |
KR20160070244A (ko) * | 2014-12-09 | 2016-06-20 | 삼성전자주식회사 | 자기 기억 소자 및 이의 제조 방법 |
JP5985728B1 (ja) * | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08249602A (ja) * | 1995-03-06 | 1996-09-27 | Mitsubishi Electric Corp | 磁気式記憶再生方法ならびにそれに用いる磁気再生装置、磁気記憶媒体およびその製法 |
US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
DE69738612T2 (de) * | 1996-11-20 | 2009-07-09 | Kabushiki Kaisha Toshiba | Sputtertarget |
US6305072B1 (en) * | 1996-11-28 | 2001-10-23 | Kabushiki Kaisha Toshiba | Method for manufacturing thin film magnetic head |
JP3646508B2 (ja) * | 1998-03-18 | 2005-05-11 | 株式会社日立製作所 | トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド |
DE19836567C2 (de) | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
JP2000285409A (ja) * | 1999-03-29 | 2000-10-13 | Toshiba Corp | 磁気ヘッドの製造方法および磁気ヘッド |
US20020055190A1 (en) * | 2000-01-27 | 2002-05-09 | Anthony Thomas C. | Magnetic memory with structures that prevent disruptions to magnetization in sense layer |
JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
TW546647B (en) * | 2001-01-19 | 2003-08-11 | Matsushita Electric Ind Co Ltd | Magnetic storage element, the manufacturing method and driving method thereof, and memory array |
US6548848B2 (en) * | 2001-03-15 | 2003-04-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
-
2002
- 2002-11-07 JP JP2002324105A patent/JP3959335B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-05 EP EP03004832A patent/EP1387400A3/en not_active Withdrawn
- 2003-03-06 US US10/379,656 patent/US6960815B2/en not_active Expired - Fee Related
- 2003-07-30 TW TW092120858A patent/TWI233199B/zh active
- 2003-07-30 CN CNB031524133A patent/CN1252824C/zh not_active Expired - Fee Related
- 2003-07-30 KR KR1020030052554A patent/KR100560592B1/ko not_active IP Right Cessation
-
2004
- 2004-02-02 US US10/767,997 patent/US6797536B2/en not_active Expired - Lifetime
- 2004-08-26 US US10/926,047 patent/US6879515B2/en not_active Expired - Lifetime
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356370A (ja) * | 2003-05-29 | 2004-12-16 | Nec Corp | Mram及びその製造方法 |
JP2004363603A (ja) * | 2003-06-02 | 2004-12-24 | Samsung Electronics Co Ltd | 高密度磁気抵抗メモリおよびその製造方法 |
JP2005085902A (ja) * | 2003-09-05 | 2005-03-31 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
JP4544396B2 (ja) * | 2003-09-05 | 2010-09-15 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
US7460393B2 (en) | 2004-09-28 | 2008-12-02 | Tdk Corporation | Magnetic storage device |
JP2006156893A (ja) * | 2004-12-01 | 2006-06-15 | Tdk Corp | 磁気メモリ |
WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
JP2006339292A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
JP2006339262A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
EP1729339A2 (en) | 2005-05-31 | 2006-12-06 | TDK Corporation | Magnetic memory and method of manufacturing same |
US7683446B2 (en) | 2005-05-31 | 2010-03-23 | Tdk Corporation | Magnetic memory using spin injection flux reversal |
US7453721B2 (en) | 2005-12-12 | 2008-11-18 | Tdk Corporation | Magnetic memory |
US7903453B2 (en) | 2006-02-13 | 2011-03-08 | Tdk Corporation | Magnetic memory |
JP2007311604A (ja) * | 2006-05-19 | 2007-11-29 | Tdk Corp | 磁気記憶装置 |
JP2007329222A (ja) * | 2006-06-07 | 2007-12-20 | Tdk Corp | 磁気記憶装置、磁気記憶装置の製造方法 |
US7697323B2 (en) | 2006-06-27 | 2010-04-13 | Tdk Corporation | Magnetic storage device |
US7613033B2 (en) | 2006-07-26 | 2009-11-03 | Tdk Corporation | Magnetic storage device |
JP2008153317A (ja) * | 2006-12-15 | 2008-07-03 | Tdk Corp | 磁気記憶装置 |
US7649766B2 (en) | 2006-12-15 | 2010-01-19 | Tdk Corporation | Magnetic storage device |
US7916521B2 (en) | 2006-12-20 | 2011-03-29 | Kabushiki Kaisha Toshiba | Magnetic random access memory and write method of the same |
WO2009090739A1 (ja) * | 2008-01-17 | 2009-07-23 | Fujitsu Limited | 可変抵抗素子およびそれを用いた磁気抵抗デバイスとその製造方法 |
JP2013243336A (ja) * | 2012-01-30 | 2013-12-05 | Quantu Mag Consultancy Co Ltd | Mtj素子及びその製法、並びにmramデバイス |
Also Published As
Publication number | Publication date |
---|---|
US20040021189A1 (en) | 2004-02-05 |
US6879515B2 (en) | 2005-04-12 |
KR100560592B1 (ko) | 2006-03-16 |
JP3959335B2 (ja) | 2007-08-15 |
US6797536B2 (en) | 2004-09-28 |
EP1387400A3 (en) | 2008-04-23 |
TWI233199B (en) | 2005-05-21 |
KR20040011390A (ko) | 2004-02-05 |
CN1252824C (zh) | 2006-04-19 |
US20040152227A1 (en) | 2004-08-05 |
EP1387400A2 (en) | 2004-02-04 |
US20050024930A1 (en) | 2005-02-03 |
US6960815B2 (en) | 2005-11-01 |
CN1476019A (zh) | 2004-02-18 |
TW200414497A (en) | 2004-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3959335B2 (ja) | 磁気記憶装置及びその製造方法 | |
US6956765B2 (en) | Magneto-resistance effect element, magnetic memory and magnetic head | |
JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
US8040724B2 (en) | Magnetic domain wall random access memory | |
US7630232B2 (en) | Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications | |
JP5193419B2 (ja) | スピン注入磁気ランダムアクセスメモリとその書き込み方法 | |
CN101527166B (zh) | 非易失性磁存储装置 | |
US7848137B2 (en) | MRAM and data read/write method for MRAM | |
US7368301B2 (en) | Magnetic random access memory with selective toggle memory cells | |
JP2006516360A (ja) | スピン・トランスファおよび磁気素子を使用するmramデバイスを利用する静磁結合磁気素子 | |
JP2009027177A (ja) | Stt−mtj−mramセルおよびその製造方法 | |
JP2002319664A (ja) | 半導体記憶装置及びその製造方法 | |
JP2009252878A (ja) | 磁気記憶装置 | |
JP2011210830A (ja) | 磁気記憶素子および磁気記憶装置 | |
JP2008171882A (ja) | 記憶素子及びメモリ | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP2007053143A (ja) | 記憶素子、メモリ | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
JP2011253884A (ja) | 磁気記憶装置 | |
JP2009146995A (ja) | 磁気記憶装置 | |
JP2010141258A (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |