JP2004128430A - 磁気記憶装置及びその製造方法 - Google Patents
磁気記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004128430A JP2004128430A JP2002324105A JP2002324105A JP2004128430A JP 2004128430 A JP2004128430 A JP 2004128430A JP 2002324105 A JP2002324105 A JP 2002324105A JP 2002324105 A JP2002324105 A JP 2002324105A JP 2004128430 A JP2004128430 A JP 2004128430A
- Authority
- JP
- Japan
- Prior art keywords
- yoke
- storage device
- magnetic
- magnetic storage
- tips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】書き込み電流の低減を図る。
【解決手段】磁気記憶装置は、第１の方向に延在された第１の配線１３と、第２の方向に延在された第２の配線１９と、第１及び第２の配線１３，１９の交点に配置された磁気抵抗効果素子１５と、少なくとも第１の配線１３の下面及び両側面のいずれかの面を覆う第１のヨーク本体部１２と、少なくとも第２の配線１９の上面及び両側面のいずれかの面を覆う第２のヨーク本体部２０と、磁気抵抗効果素子１５の第１の方向における両側面に磁気抵抗効果素子１５と離間して配置された第１及び第２のヨークティップ部１８ａ、１８ｂと、磁気抵抗効果素子１５の第２の方向における両側面に磁気抵抗効果素子１５と離間して配置された第３及び第４のヨークティップ部１８ｃ、１８ｄとを具備する。
【選択図】 図２
【解決手段】磁気記憶装置は、第１の方向に延在された第１の配線１３と、第２の方向に延在された第２の配線１９と、第１及び第２の配線１３，１９の交点に配置された磁気抵抗効果素子１５と、少なくとも第１の配線１３の下面及び両側面のいずれかの面を覆う第１のヨーク本体部１２と、少なくとも第２の配線１９の上面及び両側面のいずれかの面を覆う第２のヨーク本体部２０と、磁気抵抗効果素子１５の第１の方向における両側面に磁気抵抗効果素子１５と離間して配置された第１及び第２のヨークティップ部１８ａ、１８ｂと、磁気抵抗効果素子１５の第２の方向における両側面に磁気抵抗効果素子１５と離間して配置された第３及び第４のヨークティップ部１８ｃ、１８ｄとを具備する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、１ビット毎に電流磁界によって書き込みを行い、セルの磁化状態による抵抗変化によって“１”、“０”の情報を読み出す磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、不揮発性、高集積性、高信頼性、高速動作を兼ね備えたデバイスとして、磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が提案されている。このＭＲＡＭの記憶素子としては、ＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）素子を用いたものに比べて読み出し出力が大きなＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子が、盛んに開発されている。
【０００３】
このようなＭＲＡＭの基本構造は、図５１に示すように、ビット線ＢＬと書き込みワード線ＷＷＬとの交点にＭＴＪ素子が配置されている。このＭＴＪ素子は、上部金属層（図示せず）を介してビット線ＢＬに接続され、下部金属層６４を介してＭＯＳトランジスタＴｒのソース／ドレインに接続されている。そして、このＭＯＳトランジスタＴｒのゲートが、読み出しワード線ＲＷＬとなっている。
【０００４】
ここで、ＭＴＪ素子は、下部金属層６４に接続する強磁性層の磁化固着層６０と、上部金属層（図示せず）を介してビット線ＢＬに接続する強磁性層の磁気記録層６１と、これら磁化固着層６０と磁気記録層６１とに挟まれた非磁性層のトンネル接合層６２とで構成される。
【０００５】
上記ＭＲＡＭにおけるデータの書き込み及び読み出しを、図５２（ａ）、（ｂ）を参照して説明する。
【０００６】
まず、図５２（ａ）を用いて、任意の選択セルにデータを書き込む場合を説明する。紙面の手前に電流を流すと反時計回りに磁界が発生するため、磁気記録層６１の磁化は右を向く。これにより、磁化固着層６０の磁化の向きと磁気記録層６１の磁化の向きが一致し（これを磁化が平行という）、この状態を例えば“０”データが記憶された状態とする。一方、紙面の奥に電流を流すと時計回りに磁界が発生するため、磁気記録層６１の磁化は左を向く。これにより、磁化固着層６０の磁化の向きと磁気記録層６１の磁化の向きが異なり（これを磁化が反平行という）、この状態を例えば“１”データが記憶された状態とする。
【０００７】
次に、図５２（ｂ）を用いて、“１”、“０”データが書き込まれた選択セルのデータを読み出す場合を説明する。ＭＴＪ素子の磁化が平行な場合はＭＴＪ素子の抵抗は最も低くなり、ＭＴＪ素子の磁化が反平行な場合はＭＴＪ素子の抵抗は最も高くなる。そこで、ＭＴＪ素子を貫通する方向に電流を流すことにより、ＭＴＪ素子の抵抗を読み取り、“１”、“０”の記憶状態が判定される。
【０００８】
このようなＭＲＡＭでは、記憶セルのデータを書き換えるためには、ＭＴＪ素子の記録層（膜厚が２〜５ｎｍ，ＮｉＦｅ薄膜など）の磁化を反転されなければならない。この磁化を反転させるために必要な磁界Ｈは、概略、以下の式（１）で求められる。式（１）において、Ｍｓは記録層の飽和磁化、ｔは記録層の厚さ、Ｆは記録層の幅で与えられる。
【０００９】
Ｈ〜４πＭｓ×ｔ／Ｆ（Ｏｅ）…（１）
ここで、ＭＴＪ素子のセル幅が０．６μｍ程度、ＭＴＪ素子のセル長さが１．２μｍ程度の場合、書き込み電流値は８ｍＡ程度である。
【００１０】
熱擾乱耐性を確保するためにはＭＴＪ素子の記録層の薄膜化に限界がある。また、０．１５μｍ程度以下までＭＴＪ素子の微細化を図る場合には、記録層の厚さを増大させる必要も出てくる。仮に、ＣｏＦｅＮｉで形成した記録層の膜厚を２ｎｍに固定できたとしても、図５３に示すように、ＭＴＪ素子を微細化する（記録層の幅Ｆを減少）とスイッチング磁界Ｈは増大するため、書き込み電流を大きくする必要が出てくる。
【００１１】
一方、書き込み配線に流すことができる電流密度には、上限（例えば、Ｃｕ配線での電流密度は１０７Ａ／ｃｍ２）がある。このため、上述するようにＭＴＪ素子の微細化に伴って書き込み電流を大きくする必要があっても、セルの微細化に伴って書き込み配線の断面積も減少し、記録層の磁化を反転させるために必要なスイッチング磁界Ｈを発生させる電流を書き込み配線に流せなくなる。
【００１２】
上記のように、従来におけるヨークなし配線の場合、図５３に示すように、セルの微細化（記録層の幅Ｆを減少）に伴って、スイッチング磁界Ｈを発生させる書き込み電流を増加させる必要がある一方、書き込み配線の断面積の減少によって書き込み配線に流せる電流に限界があった。このため、セルの微細化は、１／Ｆ＝８程度が限界であった。
【００１３】
【非特許文献１】
Ｓａｉｅｄ Ｔｅｈｒａｎｉ，Ｍａｇｎｅｔｏ ｒｅｓｉｓｔｉｖｅ ＲＡＭ，「ＩＥＤＭ ｓｈｏｒｔ ｃｏｕｒｓｅ」，（米国），２００１年
【００１４】
【発明が解決しようとする課題】
このような問題を解決するために、書き込み配線（Ｃｕ）にＮｉＦｅ等の軟磁性材料６３を被覆したヨーク付き配線（図５４参照）が提案されている。このヨーク付き配線では、ヨークを設けることにより書き込み配線の発生磁界を選択セルに集中させることができる。その結果、ヨーク付き配線では、２倍程度の高効率化効果（書き込み電流値が１／２）が報告されている（例えば、非特許文献１参照。）。
【００１５】
しかしながら、現在、セルの微細化に伴い、さらなる書き込み電流の低減が要求されている。
【００１６】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１８】
本発明の第１の視点による磁気記憶装置は、第１の方向に延在された第１の配線と、前記第１の方向と異なる第２の方向に延在された第２の配線と、前記第１及び第２の配線間の前記第１及び第２の配線の交点に配置された磁気抵抗効果素子と、少なくとも前記第１の配線の下面及び両側面のいずれかの面を覆う第１のヨーク本体部と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部と、前記磁気抵抗効果素子の前記第１の方向における両側面に前記磁気抵抗効果素子と離間して配置された第１及び第２のヨークティップ部と、前記磁気抵抗効果素子の前記第２の方向における両側面に前記磁気抵抗効果素子と離間して配置された第３及び第４のヨークティップ部とを具備する。
【００１９】
本発明の第２の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子を形成する工程と、前記第１の配線及び前記第２の層上に絶縁膜を形成する工程と、前記絶縁膜上に磁性膜を形成する工程と、前記磁性膜をパターニングする工程と、前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去し、前記磁性膜からなる第１乃至第４のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、前記第２の層及び前記第１乃至第４のヨークティップ部上に第２の配線を形成する工程と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程とを具備する。
【００２０】
本発明の第３の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子を形成する工程と、前記第１の配線及び前記第２の層上に絶縁膜を形成する工程と、前記絶縁膜上に磁性膜を形成する工程と、前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去する工程と、前記磁性膜をパターニングし、前記磁性膜からなる第１乃至第４のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、前記第２の層及び前記第１乃至第４のヨークティップ部上に第２の配線を形成する工程と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程とを具備する。
【００２１】
本発明の第４の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子材料からなる素子材料層を形成する工程と、前記素子材料層上に磁気抵抗効果素子形状の第１の材料層を形成する工程と、前記第１の材料層及び前記素子材料層上に第２の材料層を形成する工程と、前記第２の材料層上に第３の材料層を形成する工程と、前記第１の材料層が露出するまで、前記第２及び第３の材料層を平坦化する工程と、前記第１及び第３の材料層間に露出する前記第２の材料層を除去し、前記素子材料層を露出する工程と、前記素子材料層を選択的に除去し、前記素子材料層からなる前記磁気抵抗効果素子及びヨークティップ部を形成する工程と、前記磁気抵抗効果素子上に第２の配線を形成する工程と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程とを具備する。
【００２２】
【発明の実施の形態】
図５４に示す従来技術のヨーク付き配線において、実験と計算機シミュレーションにより検討したところ、上記報告と同様、２倍程度の高効率化は確認できたものの、以下に示す大きな欠点があることを見出した。
【００２３】
第１に、ディスターブ（半選択セルの誤書き込み）が増加した。つまり、ヨークなし配線の場合、ディスターブが１０００個のセルあたり５０個程度であったのに対し、ヨーク付き配線を用いることにより、ディスターブが１０００個のセルあたり２５０個程度に急激に増加した。
【００２４】
ディスターブの増加原因を調べたところ、磁気抵抗効果素子であるＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子と書き込み配線の合わせずれが大きな要因となっていることが分かった。図５５（ａ）に示すように、ヨークなし配線では、書き込み配線の周囲全体に磁界が発生するため、配線とＭＴＪ素子との合わせずれが生じてもＭＴＪ素子の磁化の反転は十分に行えた。これに対し、図５５（ｂ）に示すように、ヨーク付き配線を用いることにより、ヨーク６３の端部から端部に磁界が集中するため、配線とＭＴＪ素子とに合わせずれが生じるとＭＴＪ素子の磁化の反転が十分に行えない場合が生じてしまう。つまり、ヨーク付き配線を用いることで、配線の合わせずれの許容値が小さくなった。具体的には、０．２４μｍ幅のＭＴＪ素子の場合、０．１μｍ程度の合わせずれも許容できず、０．０５μｍ程度以下に合わせずれを抑制することが必須であることが分かった。
【００２５】
第２に、読み出し信号のばらつきが増加した。図５６（ａ）に示すように、ヨークなし配線では、“０”状態と“１”状態での読み出し信号のばらつきが少なく、“０”、“１”の判別が十分可能であった。これに対し、図５６（ｂ）に示すように、ヨーク付き配線では、“０”状態と“１”状態での読み出し信号のばらつきが増加し、“０”、“１”の判別が困難になった。具体的には、１σで平均抵抗値に対してのばらつきが、ヨークなし配線では３％であったのに対し、ヨーク付き配線では概略５％に増加した。
【００２６】
このような読み出し信号のばらつきは、必ずしも書き込み配線とＭＴＪ素子の合わせずれと相関があるわけではなく、ランダムに発生することが分かった。この原因は、ヨークの残留磁化がＭＴＪ素子の磁化の配置を乱し、理想的な“０”状態（固着層と記録層の磁化が平行）、又は“１”状態（固着層と記録層の磁化が反平行）から、主に記録層の磁化が傾いているために、“０”、“１”の抵抗値のばらつきが起こっているものと推測している。
【００２７】
第３に、熱擾乱耐性が減少するセルが出現した。６０日程度の放置により、データが“０”から“１”、又は“１”から“０”に変わる不良ビットが現れた。これは、ヨークなし配線では１０００個のセルあたり０個だったものが、ヨークな付き配線では１０００個のセルあたり１０個程度になった。
【００２８】
そこで、書き込み電流の低減に加え、上記見解を考慮して、本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２９】
［第１の実施形態］
第１の実施形態は、ＭＴＪ素子の周囲にヨーク本体部に磁気的に結合したヨークティップ部を備えた各実施形態の基本となる構造であり、このヨークティップ部はＭＴＪ素子と自己整合的に形成されている。
【００３０】
図１は、本発明の第１の実施形態に係る磁気記憶装置の平面図を示す。図２（ａ）は、図１のＩＩＡ−ＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２（ｂ）は、図１のＩＩＢ−ＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【００３１】
図１、図２（ａ）、（ｂ）に示すように、第１の実施形態に係る磁気記憶装置は、例えばＣｕからなるビット線１９及びワード線１３が互いに異なる方向に延在され、これらビット線１９及びワード線１３間のビット線１９及びワード線１３の交点に、ＭＴＪ素子１５が配置されている。そして、ワード線１２の下面及び側面を覆うように第１のヨーク本体部１２が形成され、ビット線１９の上面及び側面を覆うように第２のヨーク本体部２０が形成されている。さらに、ＭＴＪ素子１５の周囲には、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが形成されている。ここで、第１及び第２のヨークティップ部１８ａ、１８ｂは、ワード線１３の延在方向におけるＭＴＪ素子１５の両側面にＭＴＪ素子１５と離間して配置され、第３及び第４のヨークティップ部１８ｃ、１８ｄは、ビット線１９の延在方向におけるＭＴＪ素子１５の両側面にＭＴＪ素子１５と離間して配置されている。
【００３２】
第１及び第２のヨークティップ部１８ａ、１８ｂは、第２のヨーク本体部２０（２０ｂ）とは接し、第１のヨーク本体部１２とは離間している。尚、第１及び第２のヨークティップ部１８ａ、１８ｂは、第２のヨーク本体部２０と物理的に離間していてもよく、磁気的に結合（ｍａｇｎｅｔ ｓｔａｔｉｃ ｃｏｕｐｌｉｎｇ）していればよい。ここで、第１及び第２のヨークティップ部１８ａ、１８ｂと第２のヨーク本体部２０とが磁気的に結合しているとは、第１及び第２のヨークティップ部１８ａ、１８ｂの磁化が、ビット線１９に流れる電流から発生した磁界によって影響を受けるのではなく、第２のヨーク本体部２０の磁化によって影響を受けることをいう。尚、第１及び第２のヨークティップ部１８ａ、１８ｂが第２のヨーク本体部２０に接している場合は、ビット線１９とワード線１３が電気的に接続することを防ぐために、第１及び第２のヨークティップ部１８ａ、１８ｂはワード線１３及び第１のヨーク本体部１２と電気的に絶縁する必要がある。
【００３３】
一方、第３及び第４のヨークティップ部１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０と離間しており、第１のヨーク本体部１２と磁気的に結合している。尚、第３及び第４のヨークティップ部１８ｃ、１８ｄは、第１のヨーク本体部１２に物理的に接していてもよいが、この場合は、ビット線１９とワード線１３が電気的に接続することを防ぐために、第３及び第４のヨークティップ部１８ｃ、１８ｄはビット線１９及び第２のヨーク本体部２０と電気的に絶縁する必要がある。
【００３４】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとＭＴＪ素子１５との間、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとワード線１３との間には、非磁性膜である例えば絶縁膜１７が形成されている。従って、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、絶縁膜１７の同一面上に形成されている。
【００３５】
また、この絶縁膜１７の膜厚により、第１の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４と第２の距離Ｈ１，Ｈ２，Ｈ３，Ｈ４は規定されるため、これら第１及び第２の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｈ１，Ｈ２，Ｈ３，Ｈ４は全てほぼ等しい距離になる。ここで、第１の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４とは、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとＭＴＪ素子１５との間の距離をいう。第２の距離Ｈ１，Ｈ２，Ｈ３，Ｈ４とは、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとワード線１３（第１のヨーク本体部１２）との間の距離をいう。
【００３６】
また、ＭＴＪ素子１５の長手方向にワード線１３を延在させ、このワード線１３に対して垂直方向にビット線１９を延在させた場合、ビット線１９の幅をワード線１３の幅より太くし、ＭＴＪ素子１５と第２のヨーク本体部２０ｂとの間の第３の距離Ｑ１，Ｑ２とＭＴＪ素子１５と第１のヨーク本体部１２との間の第４の距離Ｑ３，Ｑ４とをほぼ等しくなるようにしてもよい。
【００３７】
また、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、それぞれ分離して形成されている。
【００３８】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、長手方向に向く磁化容易軸を有している。この磁化容易軸は、二軸異方性であってもよいが、一軸異方性である方が望ましい。これは、第１に、磁化容易軸が一軸異方性である方が、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄの磁区構造が安定となり、磁気特性の再現性がよくなり、書き込みの再現性が確保できるからである。第２に、ビット線１９と磁気結合すべき第１及び第２のヨークティップ部１８ａ、１８ｂがワード線１３と磁気結合し難くなり、またワード線１３と磁気結合すべき第３及び第４のヨークティップ部１８ｃ、１８ｄがビット線１９と磁気結合し難くなり、相互干渉を大幅に低減する効果が得られるからである。
【００３９】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄ及び第１及び第２のヨーク本体部１２、２０は、膜の磁化困難軸方向の抗磁力が５ Ｏｅ（エルステッド）以下の軟磁性材料を用いるのが好ましい。
【００４０】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０と異なる材料で形成されることが望ましい。例えば、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０よりも透磁率が大きい材料で形成してもよく、この一例としては、前者をＮｉＦｅで形成し、後者をアモルファス−ＣｏＺｒＮｂ、又はＦｅＡｌＳｉで形成すればよい。また、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０よりも高い飽和磁束密度を有する材料で形成してもよく、この一例としては、前者をＣｏＦｅ、アモルファス−ＣｏＺｒＮｂ、又はＦｅＮｘで形成し、後者をＮｉＦｅで形成すればよい。
【００４１】
ＭＴＪ素子１５は、例えば、Ｔａ／ＰｔＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＡｌＯｘ／ＮｉＦｅ／Ｔａの多層膜からなる。ＭＴＪ素子１５は、磁気記録層と、磁化固着層と、これら磁気記録層と磁化固着層に挟まれたトンネル接合層とからなるシングルジャンクション構造でもよい。また、ＭＴＪ素子１５は、第１及び第２の磁化固着層と、これら第１及び第２の磁化固着層に挟まれた磁気記録層と、第１の磁化固着層と磁気記録層とに挟まれた第１のトンネル接合層と、第２の磁化固着層と磁気記録層とに挟まれた第２のトンネル接合層とからなるダブルジャンクション構造でもよい。さらに、上記磁化固着層及び磁気記録層は、単層構造でもよいし、第１の強磁性層と非磁性層と第２の強磁性層とからなる３層構造でもよい。
【００４２】
上述するシングルジャンクション構造のＭＴＪ素子１５の一例を、図３９（ａ）、（ｂ）を用いて説明する。図３９（ａ）に示すように、シングルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、強磁性層１０４′、非磁性層１０７、強磁性層１０４″が順に積層された磁化固着層６０と、この磁化固着層６０上に形成されたトンネル接合層６２と、このトンネル接合層６２上に自由強磁性層１０５、接点層１０６が順に積層された磁気記録層６１とで形成されてもよい。また、図３９（ｂ）に示すように、シングルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、強磁性層１０４′、非磁性層１０７、強磁性層１０４″が順に積層された磁化固着層６０と、この磁化固着層６０上に形成されたトンネル接合層６２と、このトンネル接合層６２上に強磁性層１０５′、非磁性層１０７、強磁性層１０５″、接点層１０６が順に積層された磁気記録層６１とで形成されてもよい。
【００４３】
上述するダブルジャンクション構造のＭＴＪ素子１５の一例を、図４０（ａ）、（ｂ）を用いて説明する。図４０（ａ）に示すように、ダブルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、基準強磁性層１０４が順に積層された第１の磁化固着層６０ａと、この第１の磁化固着層６０ａ上に形成された第１のトンネル接合層６２ａと、この第１のトンネル接合層６２ａ上に形成された磁気記録層６１と、この磁気記録層６１上に形成された第２のトンネル接合層６２ｂと、この第２のトンネル接合層６２ｂ上に基準強磁性層１０４、反強磁性層１０３、初期強磁性層１０２、接点層１０６が順に積層された第２の磁化固着層６０ｂとからなる。また、図４０（ｂ）に示すように、ダブルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、基準強磁性層１０４が順に積層され第１の磁化固着層６０ａと、この第１の磁化固着層６０ａ上に形成された第１のトンネル接合層６２ａと、この第１のトンネル接合層６２ａ上に強磁性層１０５′、非磁性層１０７、強磁性層１０５″の３層構造によって順に積層された磁気記録層６１と、この磁気記録層６１上に形成された第２のトンネル接合層６２ｂと、この第２のトンネル接合層６２ｂ上に強磁性層１０４′、非磁性層１０７、強磁性層１０４″、反強磁性層１０３、初期強磁性層１０２、接点層１０６が順に積層された第２の磁化固着層６０ｂとからなる。
【００４４】
このようなダブルジャンクション構造のＭＴＪ素子１５は、シングルジャンクション構造のＭＴＪ素子１５よりも、同じ外部バイアスを印加したときのＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ）比（“１”状態、“０”状態の抵抗の変化率）の劣化が少なく、より高いバイアスで動作できる。すなわち、ダブルジャンクション構造は、セル内の情報を読み出す際に有利となる。
【００４５】
尚、図３９（ａ）、３９（ｂ）、４０（ｂ）において、磁化固着層６０、６０ｂ内の強磁性層１０４′、非磁性層１０７、強磁性層１０４″からなる３層構造、磁気記録層６１内の強磁性層１０５′、非磁性層１０７、強磁性層１０５″からなる３層構造を導入することで、強磁性内部の磁極の発生を抑制し、より微細化に適したセル構造が提供できる。
【００４６】
尚、ＭＴＪ素子１５は、例えば以下の材料を用いて形成してもよい。
【００４７】
磁化固着層６０、６０ａ、６０ｂ及び磁気記録層６１の材料には、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２ ，ＲＸＭｎＯ３−ｙ （Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂなどの非磁性元素が多少含まれていてもよい。
【００４８】
磁化固着層６０、６０ａ、６０ｂの一部を構成する反強磁性層１０３の材料には、Ｆｅ−Ｍｎ，Ｐｔ−Ｍｎ，Ｐｔ−Ｃｒ−Ｍｎ，Ｎｉ−Ｍｎ，Ｉｒ−Ｍｎ，ＮｉＯ，Ｆｅ２ Ｏ３ などを用いることが好ましい。
【００４９】
トンネル接合層６２、６２ａ、６２ｂの材料には、Ａｌ２ Ｏ３ ，ＳｉＯ２ ，ＭｇＯ，ＡｌＮ，Ｂｉ２ Ｏ３ ，ＭｇＦ２ ，ＣａＦ２ ，ＳｒＴｉＯ２ ，ＡｌＬａＯ３ などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【００５０】
上記のような磁気記憶装置において、データの書き込みの際、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、次のように機能する。つまり、第１及び第２のヨークティップ部１８ａ、１８ｂは、第２のヨーク本体部２０と磁気的に結合するため、ビット線１９に通電される書き込み電流により発生する磁束をＭＴＪ素子１５に導く機能を有する。一方、第３及び第４のヨークティップ部１８ｃ、１８ｄは、第１のヨーク本体部１２と磁気的に結合するため、ワード線１３に通電される書き込み電流により発生する磁束をＭＴＪ素子１５に導く機能を有する。
【００５１】
図３乃至図９は、本発明の第１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１の実施形態に係る磁気記憶装置の製造方法について説明する。
【００５２】
まず、図３に示すように、絶縁膜１１上に、下面及び両側面が第１のヨーク本体部１２で覆われたワード線１３が形成される。このワード線１３上に、下部金属層１４及び上部金属層１６で挟まれたＭＴＪ素子１５が形成される。
【００５３】
ここで、ワード線１３とＭＴＪ素子１５とは電気的に接続されているが、ワード線１３とＭＴＪ素子１５とが電気的に絶縁され、読み出し用のワード線を別に形成してもよい（例えば図２６（ａ）、（ｂ））。
【００５４】
次に、図４に示すように、上部金属層１６及びワード線１３上にＳｉＮｘなどの絶縁膜１７が形成され、この絶縁膜１７上にＮｉＦｅなどの磁性膜１８が形成される。
【００５５】
次に、図５に示すように、磁性膜１８が所望の形状にパターニングされる。この際、図１０に示すような、レジストやＴａなどからなるエッチングマスク２１が用いられ、図１１に示すような十字形状に磁性膜１８がパターニングされる。
【００５６】
次に、図６に示すように、例えばエッチバックやＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、ＭＴＪ素子１５上の磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。その結果、図１２に示すように、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが、ＭＴＪ素子１５と絶縁膜１７の膜厚分だけ離間して、自己整合的に形成される。
【００５７】
ここで、ＣＭＰを行うよりも、低分子量の平坦化材料などをコーティングしてエッチバックを行う方が、高精度に制御できるため、エッチバックを行う方が望ましい。
【００５８】
次に、図７に示すように、Ｃｕなどからなるビット線１９が形成され、このビット線１９上にＮｉＦｅなどからなる磁性膜２０ａが成膜される。
【００５９】
次に、図８に示すように、絶縁膜１７、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄ、磁性膜２０ａ上に、さらに磁性膜２０ｂが形成される。
【００６０】
次に、図９に示すように、全面をイオンでエッチングし、磁性膜２０ａ及び絶縁膜１７上などの磁性膜２０ｂが除去される。その結果、ビット線１９の上面及び側面を覆う第２のヨーク本体部２０が形成される。
【００６１】
上記第１の実施形態によれば、（１）ＭＴＪ素子１５の周囲に、第１のヨーク本体部１２に磁気的に結合した第３及び第４のヨークティップ部１８ｃ、１８ｄと、第２のヨーク本体部２０に磁気的に結合した第１及び第２のヨークティップ部１８ａ、１８ｂが形成され、（２）これら第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、ＭＴＪ素子１５と自己整合的に形成されている。このような（１）（２）の構成により、次のような効果がそれぞれ得られる。
【００６２】
（１）の構成により、（１−ａ）従来のヨーク付き配線に比べて書き込み電流を１／５倍に低減でき、（１−ｂ）ディスターブ（半選択セルの誤書き込み）が解消でき、（１−ｃ）読み出し信号のばらつきを大幅に低減することができる。これら（１−ａ）（１−ｂ）（１−ｃ）の効果については、以下に具体的に説明する。
【００６３】
（１−ａ）ＭＴＪ素子１５のセル幅が０．４μｍ、ＭＴＪ素子１５のセル長さが１．２μｍ、ＭＴＪ素子１５とワード線１３との間隙が１５０ｎｍのときに、ＭＴＪ素子１５の記録層に５ｎｍ程度のＮｉＦｅ膜を採用した場合、従来の磁性ヨークなしの配線では、データの書き込みに必要な電流は平均値で１０ｍＡ程度であり、また、図５４に示す従来の磁性ヨーク付き配線では、データの書き込みに必要な電流は５ｍＡ程度であった。これは、ワード線１３とＭＴＪ素子１５との間隙がウェハ内でばらついてしまうため、合わせ誤差が最大で１５０ｎｍ程度となり、低電流化が困難であるためである。
【００６４】
これに対し、本発明の第１の実施形態では、データの書き込みに必要な電流値を１ｍＡ程度に低減することができる。これは、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの間隙を合わせ誤差（５０〜１００ｎｍ）程度にすることができ、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄを介して、ヨーク本体部１２、２０の磁束を効率よくＭＴＪ素子１５に導くことが可能となったためである。また、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは絶縁膜１７の平面上に形成できるため、良質な磁性膜１８を形成することができる。このため、磁性膜１８として透磁率の大きな材料を用いることが可能となり、高周波での書き込み電流を低減することができる。
【００６５】
（１−ｂ）複数のビット線及びワード線がマトリクス状に設けられ、これらビット線及びワード線に各交点にＭＴＪ素子が配置された場合、選択されたビット線と選択されたワード線との交点に位置する１つのＭＴＪ素子だけでなく、選択されたビット線及びワード線の一方の配線上に位置するＭＴＪ素子に対しても、書き込みが行われることがあった。これを、半選択セルの誤書き込み（ディスターブ）という。
【００６６】
これに対し、第１の実施形態によれば、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄを介して、ヨーク本体部１２、２０の磁束を効率よくＭＴＪ素子１５に導くことが可能となるため、ディスターブ（半選択セルの誤書き込み）を解消することができる。
【００６７】
（１−ｃ）図１４（ａ）、（ｂ）、（ｃ）に示すように、従来の磁性ヨーク２０付きの配線１９を用いた場合、ヨークなし配線を用いた場合に比べて、“０”と“１”の抵抗値のばらつきが大きくなることがあった。これは、配線１９の側壁における磁性ヨーク２０の配線厚さ方向の残留磁化からの漏洩磁束がＭＴＪ素子１５に流入し、完全な“０”、“１”状態からＭＴＪ素子１５の記録層の磁化が傾いたことによって、ヒステリシス曲線が右方向へずれてしまい、“０”状態（上下の磁性層の磁化が平行状態）では抵抗値が大きくなるものが発生し、“１”状態（上下の磁性層の磁化が反平行状態）では抵抗値が減少しているものが発生してしまうからである。その結果、従来の磁性ヨーク付き配線を用いた場合、読み出しエラーが起きることがあった。
【００６８】
これに対し、第１の実施形態の場合、抵抗値のばらつきをヨークなし配線の場合と同等にすることができる。これは、図１５（ａ）、（ｂ）、（ｃ）に示すように、ヨークティップ部１８ａ、１８ｂの厚さ方向の反磁界係数が非常に大きい（〜１）ため、配線側壁の磁性ヨークの配線厚さ方向の残留磁化の発生を抑制する大きな効果があるためである。一方、ヨークティップ部１８ａ、１８ｂの形状も配線長さ方向に縦長となっており（アスペクト比が大きい）、ヨークティップ部１８ａ、１８ｂの残留磁化はその縦長方向に向くため、ＭＴＪ素子１５への影響が皆無とすることができ、その結果、ＭＴＪ素子１５の記録層の磁化の“０”、“１”状態からのが傾きがなくなり、ヒステリシス曲線が右方向へずれてしまうことを防止できるからであると考えられる。このように、“０”、“１”状態の抵抗値のばらつきが抑制でき、読み出しエラーが発生することを防止できる。
【００６９】
（２）の構成により、（２−ａ）書き込み電流を低減しつつ、熱擾乱耐性の悪いセルを解消でき、（２−ｂ）書き込み電流をさらに低減でき、（２−ｃ）読み出し信号ばらつきをさらに低減することができる。これら（２−ａ）（２−ｂ）（２−ｃ）の効果については、以下に具体的に説明する。
【００７０】
（２−ａ）図１６（ａ）に示すように、ＭＴＪ素子１５とヨークティップ部１８ｃ、１８ｄとの間の距離Ｄは、ＭＴＪ素子１５の形状や幅などにある程度は依存するが、所定の幅Ｘに高精度に制御する必要がある。図１６（ｂ）に示すように、熱擾乱耐性を高く保つことを考慮すると距離Ｄは大きい方が望ましいが、書き込み電流の低減を考慮すると距離Ｄは小さい方が望ましい。従って、これらの両者の要求を満たすために、距離Ｄは所定の幅Ｘに制御することが望まれる。
【００７１】
このような状況のもと、第１の実施形態では、絶縁膜１７の膜厚で距離Ｄを決定できるため、距離Ｄを所定の幅Ｘに高精度に制御することができる。従って、書き込み電流を低減しつつ、熱擾乱耐性の悪いセルを解消することができる。
【００７２】
（２−ｂ）第１の実施形態では、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとを自己整合的に形成することにより、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの合わせずれが防止できる。これにより、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの距離Ｄを合わせ誤差に比べて格段に近づけることができ、この距離Ｄを２０ｎｍ±１ｎｍ程度に制御することも容易となる。従って、ヨーク本体部１２、２０の磁束を、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄを介してＭＴＪ素子１５にさらに高効率で導くことが可能となり、０．５ｍＡ以下の書き込み電流値とすることができる。
【００７３】
（２−ｃ）上述するように、第１の実施形態では、全てのセルでＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの距離Ｄを、絶縁膜１７の膜厚で高精度（±１ｎｍ程度）に制御できる。このため、セルの記録層の磁化を反転させる書き込み電流値のばらつき（読み出し信号ばらつき）を大幅に低減でき、ディスターブに対する書き込み電流値のマージンを拡大でき、書き込みディスターブを大きく解消できる。
【００７４】
尚、第１の実施形態における図６の工程において、必ずしも第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄの表面が平坦になるまで除去する必要はない。例えば、図１３に示すように、エッチバック又はＣＭＰにより除去する量を制御することで、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄの表面に段差部２２を残してもよい。この場合、上記第１の実施形態における効果を得られるだけでなく、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄのＭＴＪ素子１５と面する面積を大きくすることができるため、ヨーク本体部１２、２０の磁束をさらに効率よくＭＴＪ素子１５に導くことができ、さらに書き込み電流の低減を図ることができる。
【００７５】
［第２の実施形態］
第２の実施形態は、第１の実施形態におけるヨークティップ部の形状を変形した例である。第２の実施形態では、上記第１の実施形態と異なる構造についてのみ説明する。
【００７６】
図１７は、本発明の第２の実施形態に係る磁気記憶装置の平面図を示す。図１７に示すように、第２の実施形態に係る磁気記憶装置は、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’がＭＴＪ素子１５に向かって収束する形状となっている。つまり、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’において、ＭＴＪ素子１５に対向する第１の側面の幅が、この第１の側面と反対側の第２の側面の幅よりも小さくなっており、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’の平面形状は台形になっている。
【００７７】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００７８】
さらに、第２の実施形態では、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’がＭＴＪ素子１５に向かって収束する形状となっている。このため、ヨーク本体部１２、２０の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。具体的には、第２の実施形態では、第１の実施形態の０．６倍程度、書き込み電流を低減することができる。
【００７９】
［第３の実施形態］
第３の実施形態は、第１の実施形態におけるヨークティップ部及びＭＴＪ素子の形状を変形した例である。第３の実施形態においては、上記第１の実施形態と異なる構造についてのみ説明する。
【００８０】
図１８は、本発明の第３の実施形態に係る磁気記憶装置の平面図を示す。図１８に示すように、第３の実施形態に係る磁気記憶装置は、ＭＴＪ素子１５’の平面形状を楕円とし、このＭＴＪ素子１５’の形状に沿って、第１乃至第４のヨークティップ部１８ａ”、１８ｂ”、１８ｃ”、１８ｄ”の内側面を湾曲させたものである。さらに、第２の実施形態と同様、第１乃至第４のヨークティップ１８ａ”、１８ｂ”、１８ｃ”、１８ｄ”がＭＴＪ素子１５’に向かって収束する形状となっている。
【００８１】
上記第３の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００８２】
さらに、第３の実施形態では、ＭＴＪ素子１５’の平面形状が楕円である。従って、ＭＴＪ素子１５’の長手方向の端部において磁化の方向がばらつくことを防止できるため、読み出し信号の抵抗値のばらつきを抑制することができる。
【００８３】
［第４の実施形態］
第４の実施形態は、第２の実施形態におけるヨークティップ部を変形した例である。第４の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【００８４】
図１９は、本発明の第４の実施形態に係る磁気記憶装置の平面図を示す。図２０（ａ）は、図１９のＸＸＡ−ＸＸＡ線に沿った磁気記憶装置の断面図を示す。図２０（ｂ）は、図１９のＸＸＢ−ＸＸＢ線に沿った磁気記憶装置の断面図を示す。
【００８５】
図１９、図２０（ａ）、（ｂ）に示すように、第４の実施形態に係る磁気記憶装置は、第２の実施形態において、第２のヨーク本体部２０の側面から突出していた第１及び第２のヨークティップ部１８ａ、１８ｂの突出部２３（図２（ａ）参照）を無くしたものである。従って、第４の実施形態では、第１及び第２のヨークティップ部１８ａ’、１８ｂ’の外側面が、第２のヨーク本体部２０（２０ｂ）の側面と一致している。
【００８６】
上記第４の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００８７】
さらに、第４の実施形態では、第１及び第２のヨークティップ部１８ａ’、１８ｂ’の外側面を、第２のヨーク本体部２０（２０ｂ）の側面と一致させている。これにより、第２のヨーク本体部２０の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。具体的には、第４の実施形態では、書き込み電流値を０．５ｍＡから１０％程度減少させることができる。
【００８８】
尚、第４の実施形態において、第１及び第２のヨークティップ部１８ａ’、１８ｂ’の外側面を第２のヨーク本体部２０（２０ｂ）の側面と一致させるだけでなく、さらに、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’の外側面を第１のヨーク本体部１２の側面と一致させてもよい。この場合は、上記第４の実施形態の効果が得られるだけでなく、さらに、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、ワード線１３に流す書き込み電流の低減を図ることができる。
【００８９】
［第５の実施形態］
第５の実施形態は、第２の実施形態におけるヨーク本体部を変形した例である。第５の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【００９０】
図２１は、本発明の第５の実施形態に係る磁気記憶装置の平面図を示す。図２２（ａ）は、図２１のＸＸＩＩＡ−ＸＸＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２２（ｂ）は、図２１のＸＸＩＩＢ−ＸＸＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【００９１】
図２１、図２２（ａ）、（ｂ）に示すように、第５の実施形態に係る磁気記憶装置は、ワード線１３の両側面の第１のヨーク本体部１２を無くし、ビット線１９の両側面の第２のヨーク本体部２０を無くしたものである。従って、第５の実施形態では、第１のヨーク本体部１２はワード線１３の下面のみに形成され、第２のヨーク本体部２０はビット線１９の上面のみに形成されている。
【００９２】
上記第５の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００９３】
さらに、第５の実施形態では、ワード線１３及びビット線１９の両側面のヨーク本体部１２、２０を形成しないため、プロセス数を減少させることができる。
【００９４】
尚、第５の実施形態では、第１及び第２のヨークティップ部１８ａ’、１８ｂ’と第２のヨーク本体部２０が、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’と第１のヨーク本体部１２が、それぞれ磁気的に結合していれば、ワード線１３及びビット線１９の両側面のヨーク本体部１２、２０が形成されていなくても、ヨーク本体部１２、２０の磁束を効率よくＭＴＪ素子１５に導くことは可能である。
【００９５】
［第６の実施形態］
第６の実施形態は、第２の実施形態におけるヨーク本体部を変形した例である。第６の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【００９６】
図２３は、本発明の第６の実施形態に係る磁気記憶装置の平面図を示す。図２４（ａ）は、図２３のＸＸＩＶＡ−ＸＸＩＶＡ線に沿った磁気記憶装置の断面図を示す。図２４（ｂ）は、図２３のＸＸＩＶＢ−ＸＸＩＶＢ線に沿った磁気記憶装置の断面図を示す。
【００９７】
図２３、図２４（ａ）、（ｂ）に示すように、第６の実施形態に係る磁気記憶装置は、ワード線１３の下面の第１のヨーク本体部１２を無くし、ビット線１９の上側面の第２のヨーク本体部２０を無くしたものである。従って、第６の実施形態では、第１のヨーク本体部１２はワード線１３の両側面のみに形成され、第２のヨーク本体部２０はビット線１９の両側面のみに形成されている。
【００９８】
上記第６の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００９９】
さらに、第６の実施形態では、ワード線１３の下面及びビット線１９の上面のヨーク本体部１２、２０を形成しないため、プロセス数を減少させることができる。
【０１００】
［第７の実施形態］
第７の実施形態は、第２の実施形態に読み出し用の選択トランジスタを設けた例である。第７の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【０１０１】
図２５は、本発明の第７の実施形態に係る磁気記憶装置の平面図を示す。図２６（ａ）は、図２５のＸＸＶＩＡ−ＸＸＶＩＡ線に沿った磁気記憶装置の断面図を示す。図２６（ｂ）は、図２５のＸＸＶＩＢ−ＸＸＶＩＢ線に沿った磁気記憶装置の断面図を示す。
【０１０２】
図２５、図２６（ａ）、（ｂ）に示すように、第７の実施形態に係る磁気記憶装置は、ＭＴＪ素子１５の下層に引き出し用の金属層３２を形成し、コンタクト３３を通して、読み出しセルの選択用トランジスタ３４に接続している。さらに、ワード線１３とＭＴＪ素子１５とを絶縁するために、金属層３２とワード線１３との間に絶縁膜３１を形成している。この構造の場合、ワード線１３は書き込みワード線として機能し、トランジスタ３４のゲート電極が読み出しワード線として機能する。
【０１０３】
上記第７の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【０１０４】
さらに、第７の実施形態では、読み出し用の選択トランジスタ３４を設けているため、選択セルのみに読み出し電流を流すことができる。従って、読み出し信号のＳ／Ｎ比を改善することができ、読み出し速度を向上することができる。
【０１０５】
尚、第７の実施形態において、読み出し用のスイッチング素子として、トランジスタ３４の代わりにダイオードを用いることも可能である。
【０１０６】
［第８の実施形態］
第８の実施形態は、第７の実施形態におけるワード線１３とＭＴＪ素子１５とを絶縁させない例である。第８の実施形態においては、上記第１の実施形態と異なる構造についてのみ説明する。
【０１０７】
図２７は、本発明の第８の実施形態に係る磁気記憶装置の平面図を示す。図２８（ａ）は、図２７のＸＸＶＩＩＩＡ−ＸＸＶＩＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２８（ｂ）は、図２７のＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【０１０８】
図２７、図２８（ａ）、（ｂ）に示すように、第８の実施形態に係る磁気記憶装置は、第７の実施形態におけるワード線１３とＭＴＪ素子１５とを絶縁させていない構造である。従って、金属層３２とワード線１３とが接している。
【０１０９】
上記第８の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【０１１０】
さらに、第８の実施形態では、ワード線１３と金属層３２との間に絶縁膜がないため、第７の実施形態よりも第１のヨーク本体部１２を第３及び第４のヨークティップ部１８ｃ’、１８ｄ’に近づけることができる。従って、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。
【０１１１】
尚、第８の実施形態において、読み出し用のスイッチング素子として、トランジスタ３４の代わりにダイオードを用いることも可能である。
【０１１２】
［第９の実施形態］
第９の実施形態は、第８の実施形態における第３及び第４のヨークティップ部が第１のヨーク本体部に接している例である。第９の実施形態においては、上記第８の実施形態と異なる構造についてのみ説明する。
【０１１３】
図２９は、本発明の第９の実施形態に係る磁気記憶装置の平面図を示す。図３０（ａ）は、図２９のＸＸＸＡ−ＸＸＸＡ線に沿った磁気記憶装置の断面図を示す。図３０（ｂ）は、図２９のＸＸＸＢ−ＸＸＸＢ線に沿った磁気記憶装置の断面図を示す。
【０１１４】
図２９、図３０（ａ）、（ｂ）に示すように、第９の実施形態に係る磁気記憶装置は、金属層３２の形状を変形させることで、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’を第１のヨーク本体部１２に近づけたものである。従って、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’が第１のヨーク本体部１２に接することができる。
【０１１５】
上記第９の実施形態によれば、第８の実施形態と同様の効果を得ることができる。
【０１１６】
さらに、第９の実施形態では、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’が第１のヨーク本体部１２に接している。従って、第８の実施形態よりも、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。
【０１１７】
尚、ＭＴＪ素子１５とトランジスタ３４とを接続するコンタクト３３は、ビット線１９の外側に配置しているが、ビット線１９の下方に配置してもよい。
【０１１８】
また、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’は、第１のヨーク本体部１２に必ずしも接する必要はなく、第１のヨーク本体部１２とわずかな隙間があってもよい。
【０１１９】
また、第９の実施形態において、読み出し用のスイッチング素子として、トランジスタ３４の代わりにダイオードを用いることも可能である。
【０１２０】
［第１０の実施形態］
第１０の実施形態は、読み出し用のスイッチング素子を用いないマトリクス構造のアレイで、読み出し専用のワード線を備えた例である。第１０の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【０１２１】
図３１は、本発明の第１０の実施形態に係る磁気記憶装置の平面図を示す。図３２（ａ）は、図３１のＸＸＸＩＩＡ−ＸＸＸＩＩＡ線に沿った断面を含む磁気記憶装置の断面図を示す。図３２（ｂ）は、図３１のＸＸＸＩＩＢ−ＸＸＸＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【０１２２】
図３１、図３２（ａ）、（ｂ）に示すように、第１０の実施形態に係る磁気記憶装置は、複数のＭＴＪ素子１５が、金属層４０及びコンタクト４１を介して、読み出し用のワード線４２が接続されている。ここで、ワード線１３及びビット線１９が書き込み配線として機能する。また、ＭＴＪ素子１５とワード線１３を絶縁させるため、ワード線金属層４０はワード線１３と離間して形成されている。さらに、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’は、第１のヨーク本体部１２に接している。尚、ＭＴＪ素子１５は、ビット線１９には接しているが、ワード線１３とは離間している。
【０１２３】
上記第１０の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【０１２４】
さらに、第１０の実施形態では、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’が第１のヨーク本体部１２に接している。従って、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。
【０１２５】
［第１１の実施形態］
第１１の実施形態は、第１の実施形態における磁気記憶装置の製造方法において、磁性膜のパターニングに絶縁膜マスクを用いる例である。
【０１２６】
図３３乃至図３４は、本発明の第１１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１１の実施形態に係る磁気記憶装置の製造方法について説明する。この第１１の実施形態では、上記第１の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を簡略化する。
【０１２７】
まず、図１乃至図４に示すように、第１の実施形態と同様に、ワード線１３上に下部金属層１４及び上部金属層１６に挟まれたＭＴＪ素子１５が形成される。その後、絶縁膜１７及び磁性膜１８が順に形成される。
【０１２８】
次に、図３３に示すように、磁性膜１８上に絶縁膜からなるマスク層５０が形成される。
【０１２９】
次に、図３４に示すように、マスク層５０が十字形状にパターニングされ（図３５参照）、このパターニングされたマスク層５０を用いて磁性膜１８が加工される。
【０１３０】
次に、例えばエッチバックやＣＭＰにより、ＭＴＪ素子１５上のマスク層５０、磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。その結果、図６及び図１２に示すように、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが、ＭＴＪ素子１５と絶縁膜１７の膜厚分だけ離間して、自己整合的に形成される。その後は、第１の実施形態と同様の工程が行われる。
【０１３１】
上記第１１の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１３２】
［第１２の実施形態］
第１の実施形態における磁気記憶装置の製造方法では、ヨークティップ部の外側面をパターニングした後、内側面をパターニングするのに対し、第１２の実施形態では、ヨークティップ部の内側面をパターニングした後、外側面をパターニングする。
【０１３３】
図３６乃至図３８は、本発明の第１２の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１２の実施形態に係る磁気記憶装置の製造方法について説明する。この第１２の実施形態では、上記第１の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を簡略化する。
【０１３４】
まず、図３６に示すように、第１の実施形態と同様に、ワード線１３上に下部金属層１４及び上部金属層１６に挟まれたＭＴＪ素子１５が形成される。その後、絶縁膜１７及び磁性膜１８が順に形成される。
【０１３５】
次に、図３７に示すように、例えばエッチバックやＣＭＰにより、ＭＴＪ素子１５上の磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。
【０１３６】
次に、図３８に示すように、磁性膜１８がパターニングされる。これにより、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが、絶縁膜１７の膜厚分だけＭＴＪ素子１５と離間して、自己整合的に形成される（図１２参照）。その後は、第１の実施形態と同様の工程が行われる。
【０１３７】
上記第１２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１３８】
さらに、第１２の実施形態では、第１の実施形態のプロセスに比べて、プロセス中における基板上の段差の発生を小さくできるので、プロセスの制御性が向上する。具体的には、図３７の工程において、上部金属層１６の残存膜厚の制御性を向上でき、図３８の工程において、ヨークティップ部１８ａ、１８ｂの外側エッジの加工精度を向上できる。
【０１３９】
［第１３の実施形態］
第１の実施形態等では、第１の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４の全てがほぼ等しかったが、第１３の実施形態では、Ｐ１，Ｐ２をＰ３，Ｐ４よりも短くしたものである。
【０１４０】
図４１は、本発明の第１３の実施形態に係る磁気記憶装置の平面図を示す。図４１に示すように、第１３の実施形態では、ＭＴＪ素子１５の長手方向の両側に配置された第１及び第２のヨークティップ部１８ａ、１８ｂを、ＭＴＪ素子１５の長手方向に対して垂直方向の両側に配置された第３及び第４のヨークティップ部１８ｃ、１８ｄよりも、ＭＴＪ素子１５に近づけたものである。つまり、以下の式（２）の関係を満たす構造となっている。
【０１４１】
Ｐ１，Ｐ２＜Ｐ３，Ｐ４…（２）
尚、この場合、Ｐ１とＰ２が等しくても異なっていてもよく、Ｐ３とＰ４も等しくても異なっていてもよい。
【０１４２】
このような構造は、例えば、次のような方法で形成すればよい。上記図４に示す絶縁膜１７を形成する工程において、絶縁膜１７をスパッタリングで形成する際にビット線１９の延在方向（ＭＴＪ素子１５の長手方向に対して垂直方向）に基板を動かすことで、ＭＴＪ素子１５の第１及び第２のヨークティップ部１８ａ、１８ｂに対向する側面は、ＭＴＪ素子１５の第３及び第４のヨークティップ部１８ｃ、１８ｄに対向する側面よりも絶縁膜１７が付着し難くなる。このようにスパッタリングを行えば、Ｐ１，Ｐ２に値する膜厚をＰ３，Ｐ４に値する膜厚よりも薄くなるように、絶縁膜１７の膜厚を調整することも可能である。
【０１４３】
上記第１３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１４４】
さらに、第１３の実施形態では、ＭＴＪ素子１５の長手方向に、より強い磁気異方性を確保でき、ヨークティップを付与することにより、熱擾乱耐性が小さくなるという懸案を回避することができる。
【０１４５】
尚、第１３の実施形態と同様の効果を得る手段として以下のような方法も考えられる。例えば、第１及び第２のヨークティップ部１８ａ、１８ｂのアスペクト比を、第３及び第４のヨークティップ部１８ｃ、１８ｄのアスペクト比よりも小さくすればよい。つまり、第１及び第２のヨークティップ部１８ａ、１８ｂは例えば正方形にし、第３及び第４のヨークティップ部１８ｃ、１８ｄはＭＴＪ素子１５の長手方向に延びた長方形にするとよい。
【０１４６】
［第１４の実施形態］
第１の実施形態等では、距離Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てがほぼ等しかったが、第１４の実施形態では、Ｑ１，Ｑ２をＱ３，Ｑ４よりも短くしたものである。
【０１４７】
図４２は、本発明の第１４の実施形態に係る磁気記憶装置の平面図を示す。図４２に示すように、第１４の実施形態では、ＭＴＪ素子１５の長手方向の両側に配置された第２のヨーク本体部２０ｂを、ＭＴＪ素子１５の長手方向に対して垂直方向の両側に配置された第１のヨーク本体部１２よりも、ＭＴＪ素子１５に近づけたものである。つまり、以下の式（３）の関係を満たす構造となっている。
【０１４８】
Ｑ１，Ｑ２＜Ｑ３，Ｑ４…（３）
尚、この場合、Ｑ１とＱ２が等しくても異なっていてもよく、Ｑ３とＱ４も等しくても異なっていてもよい。
【０１４９】
上記第１４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１５０】
さらに、第１４の実施形態では、第１３の実施形態と同様に、ＭＴＪ素子１５の長手方向に、より強い磁気異方性を確保でき、ヨークティップを付与することにより、熱擾乱耐性が小さくなるという懸案を回避することができる。
【０１５１】
［第１５の実施形態］
第１５の実施形態では、第１乃至第４のヨークティップ部を分離しない例である。
【０１５２】
図４３は、本発明の第１５の実施形態に係る磁気記憶装置の平面図を示す。図４３に示すように、第１５の実施形態では、ヨークティップ部１８’（斜線部）は、ＭＴＪ素子１５の周囲を囲むように連続的に形成されている。
【０１５３】
この場合、ヨークティップ部１８’のＭＴＪ素子１５の長手方向の両側面側に位置する第１の部分は、第２のヨーク本体部２０と磁気的に結合し、ヨークティップ部１８’のＭＴＪ素子１５の長手方向の垂直方向における両側面側に位置する第２の部分は、第１のヨーク本体部１２と磁気的に結合していることが望ましい。
【０１５４】
このような構造は、例えば、次のような方法で形成すればよい。まず、上記図４に示すように、絶縁膜１７上にＮｉＦｅなどの磁性膜１８が形成される。次に、上記図５に示すように、磁性膜１８の外側面が所望の形状にパターニングされる。この際、磁性膜１８は、レジストやＴａなどからなるエッチングマスクが用いられ、図４４に示すような四角形にパターニングされる。その後、例えばエッチバックやＣＭＰにより、ＭＴＪ素子１５上の磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。その結果、図４３に示すように、ＭＴＪ素子１５を囲むヨークティップ部１８’が、ＭＴＪ素子１５と絶縁膜１７の膜厚分だけ離間して、自己整合的に形成される。
【０１５５】
上記第１５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１５６】
さらに、第１５の実施形態では、磁性膜１８の外側面をパターニングする際、十字形状よりも簡単な四角形状のマスクを用いて行うため、マスクの形成が容易となる。また、ヨークティップ部を分離する第１の実施形態に比べて、マスクとＭＴＪ素子１５などの合わせずれの考慮すべき事項を減らすことができるため、磁性膜１８のパターニングも容易となる。
【０１５７】
［第１６の実施形態］
第１６の実施形態では、第１乃至第４のヨークティップ部を積層構造にした例である。
【０１５８】
図４５乃至図５０は、本発明の第１６の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１６の実施形態に係る磁気記憶装置の製造方法について説明する。
【０１５９】
まず、図４５に示すように、絶縁膜１１上に、下面及び両側面が第１のヨーク本体部１２で覆われたワード線１３が形成される。このワード線１３上に、下部金属層１４とＭＴＪ素子１５と上部金属層１６とからなるＭＴＪ材料層７０が形成される。このＭＴＪ材料層７０上に第１の材料層７１が形成され、この第１の材料層７１上にレジスト７２が形成される。ここで、第１の材料層７１としては、例えば、ＳｉＯｘ，ＡｌＯｘ，ＳｉＮｘがあげられる。その後、レジスト７２がＭＴＪ素子１５の形状にパターニングされる。
【０１６０】
次に、図４６に示すように、パターニングされたレジスト７２をマスクとして用いて、例えばＲＩＥなどで第１の材料層７１が選択的にエッチングされる。その後、レジスト７２は剥離される。
【０１６１】
次に、図４７に示すように、ＭＴＪ材料層７０及び第１の材料層７１上に第２の材料層７３が形成され、この第２の材料層７３上に第３の材料層７４が形成される。ここで、第２の材料層７３は第１の材料層７１と異なる材料を用いることが望ましく、第３の材料層７４は第１の材料層７１と同じ材料を用いることが望ましい。これは、後の図４９の工程を考慮して、第１及び第３の材料層７１，７４と第２の材料層７３とでエッチング選択比を大きくとるためである。従って、第２の材料層７３としては、例えば、Ｓｉ，Ａｌ，Ｔａがあげられ、第３の材料層７４としては、例えば、ＳｉＯｘ，ＡｌＯｘ，ＳｉＮｘがあげられる。次に、第３の材料層７４上にレジスト７５が形成され、このレジスト７５が例えばＣＭＰなどで平坦化される。
【０１６２】
次に、図４８に示すように、エッチバック又はＣＭＰでレジスト７５、第２及び第３の材料層７３，７４が平坦化され、第１の材料層７１の表面が露出される。
【０１６３】
次に、図４９に示すように、例えばＲＩＥなどで、第１及び第３の材料層７１，７４間の露出した第２の材料層７３が選択的にエッチングされる。このように、第２の材料層７３のみを選択エッチングして除去することで、第２の材料層７３の膜厚Ａ分だけ隙間を設けることができる。従って、このような方法で行えば、フォトリソグラフィの解像限界以下のパターニングが行える。
【０１６４】
次に、図５０に示すように、第１乃至第３の材料層７１，７３，７４をマスクとして、ＭＴＪ材料層７０がエッチングされる。これにより、同じ積層構造からなるＭＴＪ素子１５とヨークティップ部１８’が形成される。
【０１６５】
その後は、隙間に絶縁膜が埋め込まれ、ヨークティップ部１８’の外側面のパターニングが行われる。そして、ビット線１９と、このビット線１９の上面及び側面を覆う第２のヨーク本体部２０が形成される。尚、ヨークティップ部１８’を第１の実施形態のように勿論分離してもよい。
【０１６６】
以上のような製造方法で形成された磁気記憶装置は、ＭＴＪ素子１５とヨークティップ部１８’が同じ材料でワード線１３に接して配置されている。ヨークティップ部１８’は、ＭＴＪ素子１５の積層構造と同様に、図３９（ａ）（ｂ）、図４０（ａ）（ｂ）のような磁性層からなる積層構造であってもよい。また、ヨークティップ部１８’の下面又は上面に反強磁性層が設けられていてもよい。
【０１６７】
また、ヨークティップ部１８’は、第１のヨーク本体部１２に物理的に接している。従って、ビット線１９とワード線１３が電気的に接続することを防ぐために、ヨークティップ部１８’はビット線１９及び第２のヨーク本体部２０と電気的に絶縁する必要がある。
【０１６８】
上記第１６の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１６９】
さらに、第１６の実施形態では、ヨークティップ部１８’の積層構造体をＭＴＪ素子１５と同じ材料で代用すれば、ヨークティップ部１８’とＭＴＪ素子１５とを同時に形成できるため、工程数が大幅に削減できる。また、ヨークティップ部１８’の積層構造体を軟磁性膜と反強磁性膜を積層した構造とすると、その磁区構造を完全な単磁区状態とすることができ、書き込みの再現性を完璧なものとすることができる。
【０１７０】
尚、第１及び第２のヨーク本体部１２，２０を、第１６の実施形態におけるヨークティップ部１８’と同様に、磁性層からなる積層構造にしてもよい。
【０１７１】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、図２（ａ）、（ｂ）において、下部金属層１４又は上部金属層１６をダイオード層に変更し、このダイオード層を読み出し用のスイッチング素子として使用してもよい。
【０１７２】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【０１７３】
【発明の効果】
以上説明したように本発明によれば、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る磁気記憶装置の平面図を示す。
【図２】図２（ａ）は、図１のＩＩＡ−ＩＩＡ線に沿った磁気記憶装置を示す断面図、図２（ｂ）は、図１のＩＩＢ−ＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図３】本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４】図３に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図５】図４に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図６】図５に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図７】図６に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図８】図７に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図９】図８に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図１０】本発明の第１の実施形態に係わる図５の工程で用いられるエッチングマスクの平面図。
【図１１】本発明の第１の実施形態に係わる磁性膜の図５の工程におけるパターニング後の形状を示す平面図。
【図１２】本発明の第１の実施形態に係わる磁性膜の図６の工程におけるパターニング後の形状を示す平面図。
【図１３】図５に続く、本発明の第１の実施形態に係わる磁気記憶装置の他の製造工程を示す断面図。
【図１４】図１４（ａ）は従来技術による磁気記憶装置を示す平面図、図１４（ｂ）は従来技術によるヒステリシス曲線を示す図、図１４（ｃ）は従来技術による読み出し信号を示す図。
【図１５】図１５（ａ）は本発明の第１の実施形態に係る磁気記憶装置を示す平面図、図１５（ｂ）は本発明の第１の実施形態に係るヒステリシス曲線を示す図、図１５（ｃ）は本発明の第１の実施形態に係る読み出し信号を示す図。
【図１６】図１６（ａ）は本発明の第１の実施形態に係る磁気記憶装置を示す断面図、図１６（ｂ）は本発明の第１の実施形態に係る書き込み電流及び熱擾乱耐性と距離Ｄとの関係を示す図。
【図１７】本発明の第２の実施形態に係る磁気記憶装置を示す平面図。
【図１８】本発明の第３の実施形態に係る磁気記憶装置を示す平面図。
【図１９】本発明の第４の実施形態に係る磁気記憶装置を示す平面図。
【図２０】図２０（ａ）は、図１９のＸＸＡ−ＸＸＡ線に沿った磁気記憶装置を示す断面図、図２０（ｂ）は、図１９のＸＸＢ−ＸＸＢ線に沿った磁気記憶装置を示す断面図。
【図２１】本発明の第５の実施形態に係る磁気記憶装置を示す平面図。
【図２２】図２２（ａ）は、図２１のＸＸＩＩＡ−ＸＸＩＩＡ線に沿った磁気記憶装置を示す断面図、図２２（ｂ）は、図２１のＸＸＩＩＢ−ＸＸＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図２３】本発明の第６の実施形態に係る磁気記憶装置を示す平面図。
【図２４】図２４（ａ）は、図２３のＸＸＩＶＡ−ＸＸＩＶＡ線に沿った磁気記憶装置を示す断面図、図２４（ｂ）は、図２３のＸＸＩＶＢ−ＸＸＩＶＢ線に沿った磁気記憶装置を示す断面図。
【図２５】本発明の第７の実施形態に係る磁気記憶装置を示す平面図。
【図２６】図２６（ａ）は、図２５のＸＸＶＩＡ−ＸＸＶＩＡ線に沿った磁気記憶装置を示す断面図、図２６（ｂ）は、図２５のＸＸＶＩＢ−ＸＸＶＩＢ線に沿った磁気記憶装置を示す断面図。
【図２７】本発明の第８の実施形態に係る磁気記憶装置を示す平面図。
【図２８】図２８（ａ）は、図２７のＸＸＶＩＩＩＡ−ＸＸＶＩＩＩＡ線に沿った磁気記憶装置を示す断面図、図２８（ｂ）は、図２７のＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図２９】本発明の第９の実施形態に係る磁気記憶装置を示す平面図。
【図３０】図３０（ａ）は、図２９のＸＸＸＡ−ＸＸＸＡ線に沿った磁気記憶装置を示す断面図、図３０（ｂ）は、図２９のＸＸＸＢ−ＸＸＸＢ線に沿った磁気記憶装置を示す断面図。
【図３１】本発明の第１０の実施形態に係る磁気記憶装置を示す平面図。
【図３２】図３２（ａ）は、図３１のＸＸＸＩＩＡ−ＸＸＸＩＩＡ線に沿った断面を含む磁気記憶装置を示す断面図、図３２（ｂ）は、図３１のＸＸＸＩＩＢ−ＸＸＸＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図３３】図４に続く、本発明の第１１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３４】図３３に続く、本発明の第１１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３５】本発明の第１１の実施形態に係わる磁気記憶装置において、マスクをパターニングした後の平面図。
【図３６】図３に続く、本発明の第１２の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３７】図３６に続く、本発明の第１２の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３８】図３７に続く、本発明の第１２の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３９】図３９（ａ）、（ｂ）は、本発明の各実施形態に係わるシングルジャンクション構造のＭＴＪ素子を示す断面図。
【図４０】図４０（ａ）、（ｂ）は、本発明の各実施形態に係わるダブルジャンクション構造のＭＴＪ素子を示す断面図。
【図４１】本発明の第１３の実施形態に係わる磁気記憶装置を示す平面図。
【図４２】本発明の第１４の実施形態に係わる磁気記憶装置を示す平面図。
【図４３】本発明の第１５の実施形態に係わる磁気記憶装置を示す平面図。
【図４４】本発明の第１５の実施形態に係わる磁気記憶装置において、磁性膜の外周のパターニング後の形状を示す平面図。
【図４５】本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４６】図４５に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４７】図４６に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４８】図４７に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４９】図４８に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図５０】図４９に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図５１】従来技術による磁気記憶装置を示す斜視図。
【図５２】図５２（ａ）は従来技術による磁気記憶装置のデータの書き込みを示す図、図５２（ｂ）は従来技術による磁気記憶装置のデータの読み出しを示す図。
【図５３】従来技術による磁気記憶装置の微細化に伴うスイッチング磁界の関係を示す図。
【図５４】従来技術によるヨーク付き磁気記憶装置を示す斜視図。
【図５５】図５５（ａ）は従来技術によるヨークなし配線の磁気記憶装置を示す断面図、図５５（ｂ）は従来技術によるヨーク付き配線の磁気記憶装置を示す断面図。
【図５６】図５６（ａ）は従来技術によるヨークなし配線の磁気記憶装置の読み出し信号を示す図、図５６（ｂ）は従来技術によるヨーク付き配線の磁気記憶装置の読み出し信号を示す図。
【符号の説明】
１１、１７、３１…絶縁膜、
１２…第１のヨーク本体部、
１３…ワード線、
１４…下部金属層、
１５、１５’…ＭＴＪ素子、
１６…上部金属層、
１８…磁性膜、
１８’…ヨークティップ部、
１８ａ、１８ａ’、１８ａ”…第１のヨークティップ部、
１８ｂ、１８ｂ’、１８ｂ”…第２のヨークティップ部、
１８ｃ、１８ｃ’、１８ｃ”…第３のヨークティップ部、
１８ｄ、１８ｄ’、１８ｄ”…第４のヨークティップ部、
１９…ビット線、
２０、２０ａ、２０ｂ…第２のヨーク本体部、
２１…エッチングマスク、
２２…段差部、
３２、４０…金属層、
３３、４１…コンタクト、
３４…トランジスタ、
４２…読み出しワード線、
５０…マスク層、
６０、６０ａ、６０ｂ…磁化固着層、
６１…磁気記録層、
６２、６２ａ、６２ｂ…トンネル接合層、
７０…ＭＴＪ材料層、
７１…第１の材料層、
７２、７５…レジスト、
７３…第２の材料層、
７４…第３の材料層、
１０１…テンプレート層、
１０２…初期強磁性層、
１０３…反強磁性層、
１０４、１０４′、１０４″…基準強磁性層、
１０５、１０５′、１０５″…自由記録層、
１０６…接点層、
１０７…非磁性層。
【発明の属する技術分野】
本発明は、１ビット毎に電流磁界によって書き込みを行い、セルの磁化状態による抵抗変化によって“１”、“０”の情報を読み出す磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、不揮発性、高集積性、高信頼性、高速動作を兼ね備えたデバイスとして、磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が提案されている。このＭＲＡＭの記憶素子としては、ＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）素子を用いたものに比べて読み出し出力が大きなＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子が、盛んに開発されている。
【０００３】
このようなＭＲＡＭの基本構造は、図５１に示すように、ビット線ＢＬと書き込みワード線ＷＷＬとの交点にＭＴＪ素子が配置されている。このＭＴＪ素子は、上部金属層（図示せず）を介してビット線ＢＬに接続され、下部金属層６４を介してＭＯＳトランジスタＴｒのソース／ドレインに接続されている。そして、このＭＯＳトランジスタＴｒのゲートが、読み出しワード線ＲＷＬとなっている。
【０００４】
ここで、ＭＴＪ素子は、下部金属層６４に接続する強磁性層の磁化固着層６０と、上部金属層（図示せず）を介してビット線ＢＬに接続する強磁性層の磁気記録層６１と、これら磁化固着層６０と磁気記録層６１とに挟まれた非磁性層のトンネル接合層６２とで構成される。
【０００５】
上記ＭＲＡＭにおけるデータの書き込み及び読み出しを、図５２（ａ）、（ｂ）を参照して説明する。
【０００６】
まず、図５２（ａ）を用いて、任意の選択セルにデータを書き込む場合を説明する。紙面の手前に電流を流すと反時計回りに磁界が発生するため、磁気記録層６１の磁化は右を向く。これにより、磁化固着層６０の磁化の向きと磁気記録層６１の磁化の向きが一致し（これを磁化が平行という）、この状態を例えば“０”データが記憶された状態とする。一方、紙面の奥に電流を流すと時計回りに磁界が発生するため、磁気記録層６１の磁化は左を向く。これにより、磁化固着層６０の磁化の向きと磁気記録層６１の磁化の向きが異なり（これを磁化が反平行という）、この状態を例えば“１”データが記憶された状態とする。
【０００７】
次に、図５２（ｂ）を用いて、“１”、“０”データが書き込まれた選択セルのデータを読み出す場合を説明する。ＭＴＪ素子の磁化が平行な場合はＭＴＪ素子の抵抗は最も低くなり、ＭＴＪ素子の磁化が反平行な場合はＭＴＪ素子の抵抗は最も高くなる。そこで、ＭＴＪ素子を貫通する方向に電流を流すことにより、ＭＴＪ素子の抵抗を読み取り、“１”、“０”の記憶状態が判定される。
【０００８】
このようなＭＲＡＭでは、記憶セルのデータを書き換えるためには、ＭＴＪ素子の記録層（膜厚が２〜５ｎｍ，ＮｉＦｅ薄膜など）の磁化を反転されなければならない。この磁化を反転させるために必要な磁界Ｈは、概略、以下の式（１）で求められる。式（１）において、Ｍｓは記録層の飽和磁化、ｔは記録層の厚さ、Ｆは記録層の幅で与えられる。
【０００９】
Ｈ〜４πＭｓ×ｔ／Ｆ（Ｏｅ）…（１）
ここで、ＭＴＪ素子のセル幅が０．６μｍ程度、ＭＴＪ素子のセル長さが１．２μｍ程度の場合、書き込み電流値は８ｍＡ程度である。
【００１０】
熱擾乱耐性を確保するためにはＭＴＪ素子の記録層の薄膜化に限界がある。また、０．１５μｍ程度以下までＭＴＪ素子の微細化を図る場合には、記録層の厚さを増大させる必要も出てくる。仮に、ＣｏＦｅＮｉで形成した記録層の膜厚を２ｎｍに固定できたとしても、図５３に示すように、ＭＴＪ素子を微細化する（記録層の幅Ｆを減少）とスイッチング磁界Ｈは増大するため、書き込み電流を大きくする必要が出てくる。
【００１１】
一方、書き込み配線に流すことができる電流密度には、上限（例えば、Ｃｕ配線での電流密度は１０７Ａ／ｃｍ２）がある。このため、上述するようにＭＴＪ素子の微細化に伴って書き込み電流を大きくする必要があっても、セルの微細化に伴って書き込み配線の断面積も減少し、記録層の磁化を反転させるために必要なスイッチング磁界Ｈを発生させる電流を書き込み配線に流せなくなる。
【００１２】
上記のように、従来におけるヨークなし配線の場合、図５３に示すように、セルの微細化（記録層の幅Ｆを減少）に伴って、スイッチング磁界Ｈを発生させる書き込み電流を増加させる必要がある一方、書き込み配線の断面積の減少によって書き込み配線に流せる電流に限界があった。このため、セルの微細化は、１／Ｆ＝８程度が限界であった。
【００１３】
【非特許文献１】
Ｓａｉｅｄ Ｔｅｈｒａｎｉ，Ｍａｇｎｅｔｏ ｒｅｓｉｓｔｉｖｅ ＲＡＭ，「ＩＥＤＭ ｓｈｏｒｔ ｃｏｕｒｓｅ」，（米国），２００１年
【００１４】
【発明が解決しようとする課題】
このような問題を解決するために、書き込み配線（Ｃｕ）にＮｉＦｅ等の軟磁性材料６３を被覆したヨーク付き配線（図５４参照）が提案されている。このヨーク付き配線では、ヨークを設けることにより書き込み配線の発生磁界を選択セルに集中させることができる。その結果、ヨーク付き配線では、２倍程度の高効率化効果（書き込み電流値が１／２）が報告されている（例えば、非特許文献１参照。）。
【００１５】
しかしながら、現在、セルの微細化に伴い、さらなる書き込み電流の低減が要求されている。
【００１６】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１８】
本発明の第１の視点による磁気記憶装置は、第１の方向に延在された第１の配線と、前記第１の方向と異なる第２の方向に延在された第２の配線と、前記第１及び第２の配線間の前記第１及び第２の配線の交点に配置された磁気抵抗効果素子と、少なくとも前記第１の配線の下面及び両側面のいずれかの面を覆う第１のヨーク本体部と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部と、前記磁気抵抗効果素子の前記第１の方向における両側面に前記磁気抵抗効果素子と離間して配置された第１及び第２のヨークティップ部と、前記磁気抵抗効果素子の前記第２の方向における両側面に前記磁気抵抗効果素子と離間して配置された第３及び第４のヨークティップ部とを具備する。
【００１９】
本発明の第２の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子を形成する工程と、前記第１の配線及び前記第２の層上に絶縁膜を形成する工程と、前記絶縁膜上に磁性膜を形成する工程と、前記磁性膜をパターニングする工程と、前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去し、前記磁性膜からなる第１乃至第４のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、前記第２の層及び前記第１乃至第４のヨークティップ部上に第２の配線を形成する工程と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程とを具備する。
【００２０】
本発明の第３の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子を形成する工程と、前記第１の配線及び前記第２の層上に絶縁膜を形成する工程と、前記絶縁膜上に磁性膜を形成する工程と、前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去する工程と、前記磁性膜をパターニングし、前記磁性膜からなる第１乃至第４のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、前記第２の層及び前記第１乃至第４のヨークティップ部上に第２の配線を形成する工程と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程とを具備する。
【００２１】
本発明の第４の視点による磁気記憶装置の製造方法は、少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子材料からなる素子材料層を形成する工程と、前記素子材料層上に磁気抵抗効果素子形状の第１の材料層を形成する工程と、前記第１の材料層及び前記素子材料層上に第２の材料層を形成する工程と、前記第２の材料層上に第３の材料層を形成する工程と、前記第１の材料層が露出するまで、前記第２及び第３の材料層を平坦化する工程と、前記第１及び第３の材料層間に露出する前記第２の材料層を除去し、前記素子材料層を露出する工程と、前記素子材料層を選択的に除去し、前記素子材料層からなる前記磁気抵抗効果素子及びヨークティップ部を形成する工程と、前記磁気抵抗効果素子上に第２の配線を形成する工程と、少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程とを具備する。
【００２２】
【発明の実施の形態】
図５４に示す従来技術のヨーク付き配線において、実験と計算機シミュレーションにより検討したところ、上記報告と同様、２倍程度の高効率化は確認できたものの、以下に示す大きな欠点があることを見出した。
【００２３】
第１に、ディスターブ（半選択セルの誤書き込み）が増加した。つまり、ヨークなし配線の場合、ディスターブが１０００個のセルあたり５０個程度であったのに対し、ヨーク付き配線を用いることにより、ディスターブが１０００個のセルあたり２５０個程度に急激に増加した。
【００２４】
ディスターブの増加原因を調べたところ、磁気抵抗効果素子であるＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子と書き込み配線の合わせずれが大きな要因となっていることが分かった。図５５（ａ）に示すように、ヨークなし配線では、書き込み配線の周囲全体に磁界が発生するため、配線とＭＴＪ素子との合わせずれが生じてもＭＴＪ素子の磁化の反転は十分に行えた。これに対し、図５５（ｂ）に示すように、ヨーク付き配線を用いることにより、ヨーク６３の端部から端部に磁界が集中するため、配線とＭＴＪ素子とに合わせずれが生じるとＭＴＪ素子の磁化の反転が十分に行えない場合が生じてしまう。つまり、ヨーク付き配線を用いることで、配線の合わせずれの許容値が小さくなった。具体的には、０．２４μｍ幅のＭＴＪ素子の場合、０．１μｍ程度の合わせずれも許容できず、０．０５μｍ程度以下に合わせずれを抑制することが必須であることが分かった。
【００２５】
第２に、読み出し信号のばらつきが増加した。図５６（ａ）に示すように、ヨークなし配線では、“０”状態と“１”状態での読み出し信号のばらつきが少なく、“０”、“１”の判別が十分可能であった。これに対し、図５６（ｂ）に示すように、ヨーク付き配線では、“０”状態と“１”状態での読み出し信号のばらつきが増加し、“０”、“１”の判別が困難になった。具体的には、１σで平均抵抗値に対してのばらつきが、ヨークなし配線では３％であったのに対し、ヨーク付き配線では概略５％に増加した。
【００２６】
このような読み出し信号のばらつきは、必ずしも書き込み配線とＭＴＪ素子の合わせずれと相関があるわけではなく、ランダムに発生することが分かった。この原因は、ヨークの残留磁化がＭＴＪ素子の磁化の配置を乱し、理想的な“０”状態（固着層と記録層の磁化が平行）、又は“１”状態（固着層と記録層の磁化が反平行）から、主に記録層の磁化が傾いているために、“０”、“１”の抵抗値のばらつきが起こっているものと推測している。
【００２７】
第３に、熱擾乱耐性が減少するセルが出現した。６０日程度の放置により、データが“０”から“１”、又は“１”から“０”に変わる不良ビットが現れた。これは、ヨークなし配線では１０００個のセルあたり０個だったものが、ヨークな付き配線では１０００個のセルあたり１０個程度になった。
【００２８】
そこで、書き込み電流の低減に加え、上記見解を考慮して、本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２９】
［第１の実施形態］
第１の実施形態は、ＭＴＪ素子の周囲にヨーク本体部に磁気的に結合したヨークティップ部を備えた各実施形態の基本となる構造であり、このヨークティップ部はＭＴＪ素子と自己整合的に形成されている。
【００３０】
図１は、本発明の第１の実施形態に係る磁気記憶装置の平面図を示す。図２（ａ）は、図１のＩＩＡ−ＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２（ｂ）は、図１のＩＩＢ−ＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【００３１】
図１、図２（ａ）、（ｂ）に示すように、第１の実施形態に係る磁気記憶装置は、例えばＣｕからなるビット線１９及びワード線１３が互いに異なる方向に延在され、これらビット線１９及びワード線１３間のビット線１９及びワード線１３の交点に、ＭＴＪ素子１５が配置されている。そして、ワード線１２の下面及び側面を覆うように第１のヨーク本体部１２が形成され、ビット線１９の上面及び側面を覆うように第２のヨーク本体部２０が形成されている。さらに、ＭＴＪ素子１５の周囲には、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが形成されている。ここで、第１及び第２のヨークティップ部１８ａ、１８ｂは、ワード線１３の延在方向におけるＭＴＪ素子１５の両側面にＭＴＪ素子１５と離間して配置され、第３及び第４のヨークティップ部１８ｃ、１８ｄは、ビット線１９の延在方向におけるＭＴＪ素子１５の両側面にＭＴＪ素子１５と離間して配置されている。
【００３２】
第１及び第２のヨークティップ部１８ａ、１８ｂは、第２のヨーク本体部２０（２０ｂ）とは接し、第１のヨーク本体部１２とは離間している。尚、第１及び第２のヨークティップ部１８ａ、１８ｂは、第２のヨーク本体部２０と物理的に離間していてもよく、磁気的に結合（ｍａｇｎｅｔ ｓｔａｔｉｃ ｃｏｕｐｌｉｎｇ）していればよい。ここで、第１及び第２のヨークティップ部１８ａ、１８ｂと第２のヨーク本体部２０とが磁気的に結合しているとは、第１及び第２のヨークティップ部１８ａ、１８ｂの磁化が、ビット線１９に流れる電流から発生した磁界によって影響を受けるのではなく、第２のヨーク本体部２０の磁化によって影響を受けることをいう。尚、第１及び第２のヨークティップ部１８ａ、１８ｂが第２のヨーク本体部２０に接している場合は、ビット線１９とワード線１３が電気的に接続することを防ぐために、第１及び第２のヨークティップ部１８ａ、１８ｂはワード線１３及び第１のヨーク本体部１２と電気的に絶縁する必要がある。
【００３３】
一方、第３及び第４のヨークティップ部１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０と離間しており、第１のヨーク本体部１２と磁気的に結合している。尚、第３及び第４のヨークティップ部１８ｃ、１８ｄは、第１のヨーク本体部１２に物理的に接していてもよいが、この場合は、ビット線１９とワード線１３が電気的に接続することを防ぐために、第３及び第４のヨークティップ部１８ｃ、１８ｄはビット線１９及び第２のヨーク本体部２０と電気的に絶縁する必要がある。
【００３４】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとＭＴＪ素子１５との間、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとワード線１３との間には、非磁性膜である例えば絶縁膜１７が形成されている。従って、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、絶縁膜１７の同一面上に形成されている。
【００３５】
また、この絶縁膜１７の膜厚により、第１の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４と第２の距離Ｈ１，Ｈ２，Ｈ３，Ｈ４は規定されるため、これら第１及び第２の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｈ１，Ｈ２，Ｈ３，Ｈ４は全てほぼ等しい距離になる。ここで、第１の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４とは、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとＭＴＪ素子１５との間の距離をいう。第２の距離Ｈ１，Ｈ２，Ｈ３，Ｈ４とは、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとワード線１３（第１のヨーク本体部１２）との間の距離をいう。
【００３６】
また、ＭＴＪ素子１５の長手方向にワード線１３を延在させ、このワード線１３に対して垂直方向にビット線１９を延在させた場合、ビット線１９の幅をワード線１３の幅より太くし、ＭＴＪ素子１５と第２のヨーク本体部２０ｂとの間の第３の距離Ｑ１，Ｑ２とＭＴＪ素子１５と第１のヨーク本体部１２との間の第４の距離Ｑ３，Ｑ４とをほぼ等しくなるようにしてもよい。
【００３７】
また、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、それぞれ分離して形成されている。
【００３８】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、長手方向に向く磁化容易軸を有している。この磁化容易軸は、二軸異方性であってもよいが、一軸異方性である方が望ましい。これは、第１に、磁化容易軸が一軸異方性である方が、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄの磁区構造が安定となり、磁気特性の再現性がよくなり、書き込みの再現性が確保できるからである。第２に、ビット線１９と磁気結合すべき第１及び第２のヨークティップ部１８ａ、１８ｂがワード線１３と磁気結合し難くなり、またワード線１３と磁気結合すべき第３及び第４のヨークティップ部１８ｃ、１８ｄがビット線１９と磁気結合し難くなり、相互干渉を大幅に低減する効果が得られるからである。
【００３９】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄ及び第１及び第２のヨーク本体部１２、２０は、膜の磁化困難軸方向の抗磁力が５ Ｏｅ（エルステッド）以下の軟磁性材料を用いるのが好ましい。
【００４０】
第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０と異なる材料で形成されることが望ましい。例えば、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０よりも透磁率が大きい材料で形成してもよく、この一例としては、前者をＮｉＦｅで形成し、後者をアモルファス−ＣｏＺｒＮｂ、又はＦｅＡｌＳｉで形成すればよい。また、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、第１及び第２のヨーク本体部１２、２０よりも高い飽和磁束密度を有する材料で形成してもよく、この一例としては、前者をＣｏＦｅ、アモルファス−ＣｏＺｒＮｂ、又はＦｅＮｘで形成し、後者をＮｉＦｅで形成すればよい。
【００４１】
ＭＴＪ素子１５は、例えば、Ｔａ／ＰｔＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＡｌＯｘ／ＮｉＦｅ／Ｔａの多層膜からなる。ＭＴＪ素子１５は、磁気記録層と、磁化固着層と、これら磁気記録層と磁化固着層に挟まれたトンネル接合層とからなるシングルジャンクション構造でもよい。また、ＭＴＪ素子１５は、第１及び第２の磁化固着層と、これら第１及び第２の磁化固着層に挟まれた磁気記録層と、第１の磁化固着層と磁気記録層とに挟まれた第１のトンネル接合層と、第２の磁化固着層と磁気記録層とに挟まれた第２のトンネル接合層とからなるダブルジャンクション構造でもよい。さらに、上記磁化固着層及び磁気記録層は、単層構造でもよいし、第１の強磁性層と非磁性層と第２の強磁性層とからなる３層構造でもよい。
【００４２】
上述するシングルジャンクション構造のＭＴＪ素子１５の一例を、図３９（ａ）、（ｂ）を用いて説明する。図３９（ａ）に示すように、シングルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、強磁性層１０４′、非磁性層１０７、強磁性層１０４″が順に積層された磁化固着層６０と、この磁化固着層６０上に形成されたトンネル接合層６２と、このトンネル接合層６２上に自由強磁性層１０５、接点層１０６が順に積層された磁気記録層６１とで形成されてもよい。また、図３９（ｂ）に示すように、シングルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、強磁性層１０４′、非磁性層１０７、強磁性層１０４″が順に積層された磁化固着層６０と、この磁化固着層６０上に形成されたトンネル接合層６２と、このトンネル接合層６２上に強磁性層１０５′、非磁性層１０７、強磁性層１０５″、接点層１０６が順に積層された磁気記録層６１とで形成されてもよい。
【００４３】
上述するダブルジャンクション構造のＭＴＪ素子１５の一例を、図４０（ａ）、（ｂ）を用いて説明する。図４０（ａ）に示すように、ダブルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、基準強磁性層１０４が順に積層された第１の磁化固着層６０ａと、この第１の磁化固着層６０ａ上に形成された第１のトンネル接合層６２ａと、この第１のトンネル接合層６２ａ上に形成された磁気記録層６１と、この磁気記録層６１上に形成された第２のトンネル接合層６２ｂと、この第２のトンネル接合層６２ｂ上に基準強磁性層１０４、反強磁性層１０３、初期強磁性層１０２、接点層１０６が順に積層された第２の磁化固着層６０ｂとからなる。また、図４０（ｂ）に示すように、ダブルジャンクション構造のＭＴＪ素子１５は、テンプレート層１０１、初期強磁性層１０２、反強磁性層１０３、基準強磁性層１０４が順に積層され第１の磁化固着層６０ａと、この第１の磁化固着層６０ａ上に形成された第１のトンネル接合層６２ａと、この第１のトンネル接合層６２ａ上に強磁性層１０５′、非磁性層１０７、強磁性層１０５″の３層構造によって順に積層された磁気記録層６１と、この磁気記録層６１上に形成された第２のトンネル接合層６２ｂと、この第２のトンネル接合層６２ｂ上に強磁性層１０４′、非磁性層１０７、強磁性層１０４″、反強磁性層１０３、初期強磁性層１０２、接点層１０６が順に積層された第２の磁化固着層６０ｂとからなる。
【００４４】
このようなダブルジャンクション構造のＭＴＪ素子１５は、シングルジャンクション構造のＭＴＪ素子１５よりも、同じ外部バイアスを印加したときのＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ）比（“１”状態、“０”状態の抵抗の変化率）の劣化が少なく、より高いバイアスで動作できる。すなわち、ダブルジャンクション構造は、セル内の情報を読み出す際に有利となる。
【００４５】
尚、図３９（ａ）、３９（ｂ）、４０（ｂ）において、磁化固着層６０、６０ｂ内の強磁性層１０４′、非磁性層１０７、強磁性層１０４″からなる３層構造、磁気記録層６１内の強磁性層１０５′、非磁性層１０７、強磁性層１０５″からなる３層構造を導入することで、強磁性内部の磁極の発生を抑制し、より微細化に適したセル構造が提供できる。
【００４６】
尚、ＭＴＪ素子１５は、例えば以下の材料を用いて形成してもよい。
【００４７】
磁化固着層６０、６０ａ、６０ｂ及び磁気記録層６１の材料には、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２ ，ＲＸＭｎＯ３−ｙ （Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂなどの非磁性元素が多少含まれていてもよい。
【００４８】
磁化固着層６０、６０ａ、６０ｂの一部を構成する反強磁性層１０３の材料には、Ｆｅ−Ｍｎ，Ｐｔ−Ｍｎ，Ｐｔ−Ｃｒ−Ｍｎ，Ｎｉ−Ｍｎ，Ｉｒ−Ｍｎ，ＮｉＯ，Ｆｅ２ Ｏ３ などを用いることが好ましい。
【００４９】
トンネル接合層６２、６２ａ、６２ｂの材料には、Ａｌ２ Ｏ３ ，ＳｉＯ２ ，ＭｇＯ，ＡｌＮ，Ｂｉ２ Ｏ３ ，ＭｇＦ２ ，ＣａＦ２ ，ＳｒＴｉＯ２ ，ＡｌＬａＯ３ などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【００５０】
上記のような磁気記憶装置において、データの書き込みの際、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、次のように機能する。つまり、第１及び第２のヨークティップ部１８ａ、１８ｂは、第２のヨーク本体部２０と磁気的に結合するため、ビット線１９に通電される書き込み電流により発生する磁束をＭＴＪ素子１５に導く機能を有する。一方、第３及び第４のヨークティップ部１８ｃ、１８ｄは、第１のヨーク本体部１２と磁気的に結合するため、ワード線１３に通電される書き込み電流により発生する磁束をＭＴＪ素子１５に導く機能を有する。
【００５１】
図３乃至図９は、本発明の第１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１の実施形態に係る磁気記憶装置の製造方法について説明する。
【００５２】
まず、図３に示すように、絶縁膜１１上に、下面及び両側面が第１のヨーク本体部１２で覆われたワード線１３が形成される。このワード線１３上に、下部金属層１４及び上部金属層１６で挟まれたＭＴＪ素子１５が形成される。
【００５３】
ここで、ワード線１３とＭＴＪ素子１５とは電気的に接続されているが、ワード線１３とＭＴＪ素子１５とが電気的に絶縁され、読み出し用のワード線を別に形成してもよい（例えば図２６（ａ）、（ｂ））。
【００５４】
次に、図４に示すように、上部金属層１６及びワード線１３上にＳｉＮｘなどの絶縁膜１７が形成され、この絶縁膜１７上にＮｉＦｅなどの磁性膜１８が形成される。
【００５５】
次に、図５に示すように、磁性膜１８が所望の形状にパターニングされる。この際、図１０に示すような、レジストやＴａなどからなるエッチングマスク２１が用いられ、図１１に示すような十字形状に磁性膜１８がパターニングされる。
【００５６】
次に、図６に示すように、例えばエッチバックやＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、ＭＴＪ素子１５上の磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。その結果、図１２に示すように、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが、ＭＴＪ素子１５と絶縁膜１７の膜厚分だけ離間して、自己整合的に形成される。
【００５７】
ここで、ＣＭＰを行うよりも、低分子量の平坦化材料などをコーティングしてエッチバックを行う方が、高精度に制御できるため、エッチバックを行う方が望ましい。
【００５８】
次に、図７に示すように、Ｃｕなどからなるビット線１９が形成され、このビット線１９上にＮｉＦｅなどからなる磁性膜２０ａが成膜される。
【００５９】
次に、図８に示すように、絶縁膜１７、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄ、磁性膜２０ａ上に、さらに磁性膜２０ｂが形成される。
【００６０】
次に、図９に示すように、全面をイオンでエッチングし、磁性膜２０ａ及び絶縁膜１７上などの磁性膜２０ｂが除去される。その結果、ビット線１９の上面及び側面を覆う第２のヨーク本体部２０が形成される。
【００６１】
上記第１の実施形態によれば、（１）ＭＴＪ素子１５の周囲に、第１のヨーク本体部１２に磁気的に結合した第３及び第４のヨークティップ部１８ｃ、１８ｄと、第２のヨーク本体部２０に磁気的に結合した第１及び第２のヨークティップ部１８ａ、１８ｂが形成され、（２）これら第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは、ＭＴＪ素子１５と自己整合的に形成されている。このような（１）（２）の構成により、次のような効果がそれぞれ得られる。
【００６２】
（１）の構成により、（１−ａ）従来のヨーク付き配線に比べて書き込み電流を１／５倍に低減でき、（１−ｂ）ディスターブ（半選択セルの誤書き込み）が解消でき、（１−ｃ）読み出し信号のばらつきを大幅に低減することができる。これら（１−ａ）（１−ｂ）（１−ｃ）の効果については、以下に具体的に説明する。
【００６３】
（１−ａ）ＭＴＪ素子１５のセル幅が０．４μｍ、ＭＴＪ素子１５のセル長さが１．２μｍ、ＭＴＪ素子１５とワード線１３との間隙が１５０ｎｍのときに、ＭＴＪ素子１５の記録層に５ｎｍ程度のＮｉＦｅ膜を採用した場合、従来の磁性ヨークなしの配線では、データの書き込みに必要な電流は平均値で１０ｍＡ程度であり、また、図５４に示す従来の磁性ヨーク付き配線では、データの書き込みに必要な電流は５ｍＡ程度であった。これは、ワード線１３とＭＴＪ素子１５との間隙がウェハ内でばらついてしまうため、合わせ誤差が最大で１５０ｎｍ程度となり、低電流化が困難であるためである。
【００６４】
これに対し、本発明の第１の実施形態では、データの書き込みに必要な電流値を１ｍＡ程度に低減することができる。これは、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの間隙を合わせ誤差（５０〜１００ｎｍ）程度にすることができ、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄを介して、ヨーク本体部１２、２０の磁束を効率よくＭＴＪ素子１５に導くことが可能となったためである。また、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄは絶縁膜１７の平面上に形成できるため、良質な磁性膜１８を形成することができる。このため、磁性膜１８として透磁率の大きな材料を用いることが可能となり、高周波での書き込み電流を低減することができる。
【００６５】
（１−ｂ）複数のビット線及びワード線がマトリクス状に設けられ、これらビット線及びワード線に各交点にＭＴＪ素子が配置された場合、選択されたビット線と選択されたワード線との交点に位置する１つのＭＴＪ素子だけでなく、選択されたビット線及びワード線の一方の配線上に位置するＭＴＪ素子に対しても、書き込みが行われることがあった。これを、半選択セルの誤書き込み（ディスターブ）という。
【００６６】
これに対し、第１の実施形態によれば、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄを介して、ヨーク本体部１２、２０の磁束を効率よくＭＴＪ素子１５に導くことが可能となるため、ディスターブ（半選択セルの誤書き込み）を解消することができる。
【００６７】
（１−ｃ）図１４（ａ）、（ｂ）、（ｃ）に示すように、従来の磁性ヨーク２０付きの配線１９を用いた場合、ヨークなし配線を用いた場合に比べて、“０”と“１”の抵抗値のばらつきが大きくなることがあった。これは、配線１９の側壁における磁性ヨーク２０の配線厚さ方向の残留磁化からの漏洩磁束がＭＴＪ素子１５に流入し、完全な“０”、“１”状態からＭＴＪ素子１５の記録層の磁化が傾いたことによって、ヒステリシス曲線が右方向へずれてしまい、“０”状態（上下の磁性層の磁化が平行状態）では抵抗値が大きくなるものが発生し、“１”状態（上下の磁性層の磁化が反平行状態）では抵抗値が減少しているものが発生してしまうからである。その結果、従来の磁性ヨーク付き配線を用いた場合、読み出しエラーが起きることがあった。
【００６８】
これに対し、第１の実施形態の場合、抵抗値のばらつきをヨークなし配線の場合と同等にすることができる。これは、図１５（ａ）、（ｂ）、（ｃ）に示すように、ヨークティップ部１８ａ、１８ｂの厚さ方向の反磁界係数が非常に大きい（〜１）ため、配線側壁の磁性ヨークの配線厚さ方向の残留磁化の発生を抑制する大きな効果があるためである。一方、ヨークティップ部１８ａ、１８ｂの形状も配線長さ方向に縦長となっており（アスペクト比が大きい）、ヨークティップ部１８ａ、１８ｂの残留磁化はその縦長方向に向くため、ＭＴＪ素子１５への影響が皆無とすることができ、その結果、ＭＴＪ素子１５の記録層の磁化の“０”、“１”状態からのが傾きがなくなり、ヒステリシス曲線が右方向へずれてしまうことを防止できるからであると考えられる。このように、“０”、“１”状態の抵抗値のばらつきが抑制でき、読み出しエラーが発生することを防止できる。
【００６９】
（２）の構成により、（２−ａ）書き込み電流を低減しつつ、熱擾乱耐性の悪いセルを解消でき、（２−ｂ）書き込み電流をさらに低減でき、（２−ｃ）読み出し信号ばらつきをさらに低減することができる。これら（２−ａ）（２−ｂ）（２−ｃ）の効果については、以下に具体的に説明する。
【００７０】
（２−ａ）図１６（ａ）に示すように、ＭＴＪ素子１５とヨークティップ部１８ｃ、１８ｄとの間の距離Ｄは、ＭＴＪ素子１５の形状や幅などにある程度は依存するが、所定の幅Ｘに高精度に制御する必要がある。図１６（ｂ）に示すように、熱擾乱耐性を高く保つことを考慮すると距離Ｄは大きい方が望ましいが、書き込み電流の低減を考慮すると距離Ｄは小さい方が望ましい。従って、これらの両者の要求を満たすために、距離Ｄは所定の幅Ｘに制御することが望まれる。
【００７１】
このような状況のもと、第１の実施形態では、絶縁膜１７の膜厚で距離Ｄを決定できるため、距離Ｄを所定の幅Ｘに高精度に制御することができる。従って、書き込み電流を低減しつつ、熱擾乱耐性の悪いセルを解消することができる。
【００７２】
（２−ｂ）第１の実施形態では、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとを自己整合的に形成することにより、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの合わせずれが防止できる。これにより、ＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの距離Ｄを合わせ誤差に比べて格段に近づけることができ、この距離Ｄを２０ｎｍ±１ｎｍ程度に制御することも容易となる。従って、ヨーク本体部１２、２０の磁束を、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄを介してＭＴＪ素子１５にさらに高効率で導くことが可能となり、０．５ｍＡ以下の書き込み電流値とすることができる。
【００７３】
（２−ｃ）上述するように、第１の実施形態では、全てのセルでＭＴＪ素子１５とヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄとの距離Ｄを、絶縁膜１７の膜厚で高精度（±１ｎｍ程度）に制御できる。このため、セルの記録層の磁化を反転させる書き込み電流値のばらつき（読み出し信号ばらつき）を大幅に低減でき、ディスターブに対する書き込み電流値のマージンを拡大でき、書き込みディスターブを大きく解消できる。
【００７４】
尚、第１の実施形態における図６の工程において、必ずしも第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄの表面が平坦になるまで除去する必要はない。例えば、図１３に示すように、エッチバック又はＣＭＰにより除去する量を制御することで、第１乃至第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄの表面に段差部２２を残してもよい。この場合、上記第１の実施形態における効果を得られるだけでなく、ヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄのＭＴＪ素子１５と面する面積を大きくすることができるため、ヨーク本体部１２、２０の磁束をさらに効率よくＭＴＪ素子１５に導くことができ、さらに書き込み電流の低減を図ることができる。
【００７５】
［第２の実施形態］
第２の実施形態は、第１の実施形態におけるヨークティップ部の形状を変形した例である。第２の実施形態では、上記第１の実施形態と異なる構造についてのみ説明する。
【００７６】
図１７は、本発明の第２の実施形態に係る磁気記憶装置の平面図を示す。図１７に示すように、第２の実施形態に係る磁気記憶装置は、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’がＭＴＪ素子１５に向かって収束する形状となっている。つまり、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’において、ＭＴＪ素子１５に対向する第１の側面の幅が、この第１の側面と反対側の第２の側面の幅よりも小さくなっており、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’の平面形状は台形になっている。
【００７７】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００７８】
さらに、第２の実施形態では、第１乃至第４のヨークティップ部１８ａ’、１８ｂ’、１８ｃ’、１８ｄ’がＭＴＪ素子１５に向かって収束する形状となっている。このため、ヨーク本体部１２、２０の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。具体的には、第２の実施形態では、第１の実施形態の０．６倍程度、書き込み電流を低減することができる。
【００７９】
［第３の実施形態］
第３の実施形態は、第１の実施形態におけるヨークティップ部及びＭＴＪ素子の形状を変形した例である。第３の実施形態においては、上記第１の実施形態と異なる構造についてのみ説明する。
【００８０】
図１８は、本発明の第３の実施形態に係る磁気記憶装置の平面図を示す。図１８に示すように、第３の実施形態に係る磁気記憶装置は、ＭＴＪ素子１５’の平面形状を楕円とし、このＭＴＪ素子１５’の形状に沿って、第１乃至第４のヨークティップ部１８ａ”、１８ｂ”、１８ｃ”、１８ｄ”の内側面を湾曲させたものである。さらに、第２の実施形態と同様、第１乃至第４のヨークティップ１８ａ”、１８ｂ”、１８ｃ”、１８ｄ”がＭＴＪ素子１５’に向かって収束する形状となっている。
【００８１】
上記第３の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００８２】
さらに、第３の実施形態では、ＭＴＪ素子１５’の平面形状が楕円である。従って、ＭＴＪ素子１５’の長手方向の端部において磁化の方向がばらつくことを防止できるため、読み出し信号の抵抗値のばらつきを抑制することができる。
【００８３】
［第４の実施形態］
第４の実施形態は、第２の実施形態におけるヨークティップ部を変形した例である。第４の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【００８４】
図１９は、本発明の第４の実施形態に係る磁気記憶装置の平面図を示す。図２０（ａ）は、図１９のＸＸＡ−ＸＸＡ線に沿った磁気記憶装置の断面図を示す。図２０（ｂ）は、図１９のＸＸＢ−ＸＸＢ線に沿った磁気記憶装置の断面図を示す。
【００８５】
図１９、図２０（ａ）、（ｂ）に示すように、第４の実施形態に係る磁気記憶装置は、第２の実施形態において、第２のヨーク本体部２０の側面から突出していた第１及び第２のヨークティップ部１８ａ、１８ｂの突出部２３（図２（ａ）参照）を無くしたものである。従って、第４の実施形態では、第１及び第２のヨークティップ部１８ａ’、１８ｂ’の外側面が、第２のヨーク本体部２０（２０ｂ）の側面と一致している。
【００８６】
上記第４の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００８７】
さらに、第４の実施形態では、第１及び第２のヨークティップ部１８ａ’、１８ｂ’の外側面を、第２のヨーク本体部２０（２０ｂ）の側面と一致させている。これにより、第２のヨーク本体部２０の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。具体的には、第４の実施形態では、書き込み電流値を０．５ｍＡから１０％程度減少させることができる。
【００８８】
尚、第４の実施形態において、第１及び第２のヨークティップ部１８ａ’、１８ｂ’の外側面を第２のヨーク本体部２０（２０ｂ）の側面と一致させるだけでなく、さらに、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’の外側面を第１のヨーク本体部１２の側面と一致させてもよい。この場合は、上記第４の実施形態の効果が得られるだけでなく、さらに、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、ワード線１３に流す書き込み電流の低減を図ることができる。
【００８９】
［第５の実施形態］
第５の実施形態は、第２の実施形態におけるヨーク本体部を変形した例である。第５の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【００９０】
図２１は、本発明の第５の実施形態に係る磁気記憶装置の平面図を示す。図２２（ａ）は、図２１のＸＸＩＩＡ−ＸＸＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２２（ｂ）は、図２１のＸＸＩＩＢ−ＸＸＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【００９１】
図２１、図２２（ａ）、（ｂ）に示すように、第５の実施形態に係る磁気記憶装置は、ワード線１３の両側面の第１のヨーク本体部１２を無くし、ビット線１９の両側面の第２のヨーク本体部２０を無くしたものである。従って、第５の実施形態では、第１のヨーク本体部１２はワード線１３の下面のみに形成され、第２のヨーク本体部２０はビット線１９の上面のみに形成されている。
【００９２】
上記第５の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００９３】
さらに、第５の実施形態では、ワード線１３及びビット線１９の両側面のヨーク本体部１２、２０を形成しないため、プロセス数を減少させることができる。
【００９４】
尚、第５の実施形態では、第１及び第２のヨークティップ部１８ａ’、１８ｂ’と第２のヨーク本体部２０が、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’と第１のヨーク本体部１２が、それぞれ磁気的に結合していれば、ワード線１３及びビット線１９の両側面のヨーク本体部１２、２０が形成されていなくても、ヨーク本体部１２、２０の磁束を効率よくＭＴＪ素子１５に導くことは可能である。
【００９５】
［第６の実施形態］
第６の実施形態は、第２の実施形態におけるヨーク本体部を変形した例である。第６の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【００９６】
図２３は、本発明の第６の実施形態に係る磁気記憶装置の平面図を示す。図２４（ａ）は、図２３のＸＸＩＶＡ−ＸＸＩＶＡ線に沿った磁気記憶装置の断面図を示す。図２４（ｂ）は、図２３のＸＸＩＶＢ−ＸＸＩＶＢ線に沿った磁気記憶装置の断面図を示す。
【００９７】
図２３、図２４（ａ）、（ｂ）に示すように、第６の実施形態に係る磁気記憶装置は、ワード線１３の下面の第１のヨーク本体部１２を無くし、ビット線１９の上側面の第２のヨーク本体部２０を無くしたものである。従って、第６の実施形態では、第１のヨーク本体部１２はワード線１３の両側面のみに形成され、第２のヨーク本体部２０はビット線１９の両側面のみに形成されている。
【００９８】
上記第６の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【００９９】
さらに、第６の実施形態では、ワード線１３の下面及びビット線１９の上面のヨーク本体部１２、２０を形成しないため、プロセス数を減少させることができる。
【０１００】
［第７の実施形態］
第７の実施形態は、第２の実施形態に読み出し用の選択トランジスタを設けた例である。第７の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【０１０１】
図２５は、本発明の第７の実施形態に係る磁気記憶装置の平面図を示す。図２６（ａ）は、図２５のＸＸＶＩＡ−ＸＸＶＩＡ線に沿った磁気記憶装置の断面図を示す。図２６（ｂ）は、図２５のＸＸＶＩＢ−ＸＸＶＩＢ線に沿った磁気記憶装置の断面図を示す。
【０１０２】
図２５、図２６（ａ）、（ｂ）に示すように、第７の実施形態に係る磁気記憶装置は、ＭＴＪ素子１５の下層に引き出し用の金属層３２を形成し、コンタクト３３を通して、読み出しセルの選択用トランジスタ３４に接続している。さらに、ワード線１３とＭＴＪ素子１５とを絶縁するために、金属層３２とワード線１３との間に絶縁膜３１を形成している。この構造の場合、ワード線１３は書き込みワード線として機能し、トランジスタ３４のゲート電極が読み出しワード線として機能する。
【０１０３】
上記第７の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【０１０４】
さらに、第７の実施形態では、読み出し用の選択トランジスタ３４を設けているため、選択セルのみに読み出し電流を流すことができる。従って、読み出し信号のＳ／Ｎ比を改善することができ、読み出し速度を向上することができる。
【０１０５】
尚、第７の実施形態において、読み出し用のスイッチング素子として、トランジスタ３４の代わりにダイオードを用いることも可能である。
【０１０６】
［第８の実施形態］
第８の実施形態は、第７の実施形態におけるワード線１３とＭＴＪ素子１５とを絶縁させない例である。第８の実施形態においては、上記第１の実施形態と異なる構造についてのみ説明する。
【０１０７】
図２７は、本発明の第８の実施形態に係る磁気記憶装置の平面図を示す。図２８（ａ）は、図２７のＸＸＶＩＩＩＡ−ＸＸＶＩＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２８（ｂ）は、図２７のＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【０１０８】
図２７、図２８（ａ）、（ｂ）に示すように、第８の実施形態に係る磁気記憶装置は、第７の実施形態におけるワード線１３とＭＴＪ素子１５とを絶縁させていない構造である。従って、金属層３２とワード線１３とが接している。
【０１０９】
上記第８の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【０１１０】
さらに、第８の実施形態では、ワード線１３と金属層３２との間に絶縁膜がないため、第７の実施形態よりも第１のヨーク本体部１２を第３及び第４のヨークティップ部１８ｃ’、１８ｄ’に近づけることができる。従って、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。
【０１１１】
尚、第８の実施形態において、読み出し用のスイッチング素子として、トランジスタ３４の代わりにダイオードを用いることも可能である。
【０１１２】
［第９の実施形態］
第９の実施形態は、第８の実施形態における第３及び第４のヨークティップ部が第１のヨーク本体部に接している例である。第９の実施形態においては、上記第８の実施形態と異なる構造についてのみ説明する。
【０１１３】
図２９は、本発明の第９の実施形態に係る磁気記憶装置の平面図を示す。図３０（ａ）は、図２９のＸＸＸＡ−ＸＸＸＡ線に沿った磁気記憶装置の断面図を示す。図３０（ｂ）は、図２９のＸＸＸＢ−ＸＸＸＢ線に沿った磁気記憶装置の断面図を示す。
【０１１４】
図２９、図３０（ａ）、（ｂ）に示すように、第９の実施形態に係る磁気記憶装置は、金属層３２の形状を変形させることで、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’を第１のヨーク本体部１２に近づけたものである。従って、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’が第１のヨーク本体部１２に接することができる。
【０１１５】
上記第９の実施形態によれば、第８の実施形態と同様の効果を得ることができる。
【０１１６】
さらに、第９の実施形態では、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’が第１のヨーク本体部１２に接している。従って、第８の実施形態よりも、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。
【０１１７】
尚、ＭＴＪ素子１５とトランジスタ３４とを接続するコンタクト３３は、ビット線１９の外側に配置しているが、ビット線１９の下方に配置してもよい。
【０１１８】
また、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’は、第１のヨーク本体部１２に必ずしも接する必要はなく、第１のヨーク本体部１２とわずかな隙間があってもよい。
【０１１９】
また、第９の実施形態において、読み出し用のスイッチング素子として、トランジスタ３４の代わりにダイオードを用いることも可能である。
【０１２０】
［第１０の実施形態］
第１０の実施形態は、読み出し用のスイッチング素子を用いないマトリクス構造のアレイで、読み出し専用のワード線を備えた例である。第１０の実施形態においては、上記第２の実施形態と異なる構造についてのみ説明する。
【０１２１】
図３１は、本発明の第１０の実施形態に係る磁気記憶装置の平面図を示す。図３２（ａ）は、図３１のＸＸＸＩＩＡ−ＸＸＸＩＩＡ線に沿った断面を含む磁気記憶装置の断面図を示す。図３２（ｂ）は、図３１のＸＸＸＩＩＢ−ＸＸＸＩＩＢ線に沿った磁気記憶装置の断面図を示す。
【０１２２】
図３１、図３２（ａ）、（ｂ）に示すように、第１０の実施形態に係る磁気記憶装置は、複数のＭＴＪ素子１５が、金属層４０及びコンタクト４１を介して、読み出し用のワード線４２が接続されている。ここで、ワード線１３及びビット線１９が書き込み配線として機能する。また、ＭＴＪ素子１５とワード線１３を絶縁させるため、ワード線金属層４０はワード線１３と離間して形成されている。さらに、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’は、第１のヨーク本体部１２に接している。尚、ＭＴＪ素子１５は、ビット線１９には接しているが、ワード線１３とは離間している。
【０１２３】
上記第１０の実施形態によれば、第１及び第２の実施形態と同様の効果を得ることができる。
【０１２４】
さらに、第１０の実施形態では、第３及び第４のヨークティップ部１８ｃ’、１８ｄ’が第１のヨーク本体部１２に接している。従って、第１のヨーク本体部１２の磁束をさらに効率よくＭＴＪ素子１５に導くことができるため、さらに書き込み電流の低減を図ることができる。
【０１２５】
［第１１の実施形態］
第１１の実施形態は、第１の実施形態における磁気記憶装置の製造方法において、磁性膜のパターニングに絶縁膜マスクを用いる例である。
【０１２６】
図３３乃至図３４は、本発明の第１１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１１の実施形態に係る磁気記憶装置の製造方法について説明する。この第１１の実施形態では、上記第１の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を簡略化する。
【０１２７】
まず、図１乃至図４に示すように、第１の実施形態と同様に、ワード線１３上に下部金属層１４及び上部金属層１６に挟まれたＭＴＪ素子１５が形成される。その後、絶縁膜１７及び磁性膜１８が順に形成される。
【０１２８】
次に、図３３に示すように、磁性膜１８上に絶縁膜からなるマスク層５０が形成される。
【０１２９】
次に、図３４に示すように、マスク層５０が十字形状にパターニングされ（図３５参照）、このパターニングされたマスク層５０を用いて磁性膜１８が加工される。
【０１３０】
次に、例えばエッチバックやＣＭＰにより、ＭＴＪ素子１５上のマスク層５０、磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。その結果、図６及び図１２に示すように、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが、ＭＴＪ素子１５と絶縁膜１７の膜厚分だけ離間して、自己整合的に形成される。その後は、第１の実施形態と同様の工程が行われる。
【０１３１】
上記第１１の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１３２】
［第１２の実施形態］
第１の実施形態における磁気記憶装置の製造方法では、ヨークティップ部の外側面をパターニングした後、内側面をパターニングするのに対し、第１２の実施形態では、ヨークティップ部の内側面をパターニングした後、外側面をパターニングする。
【０１３３】
図３６乃至図３８は、本発明の第１２の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１２の実施形態に係る磁気記憶装置の製造方法について説明する。この第１２の実施形態では、上記第１の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を簡略化する。
【０１３４】
まず、図３６に示すように、第１の実施形態と同様に、ワード線１３上に下部金属層１４及び上部金属層１６に挟まれたＭＴＪ素子１５が形成される。その後、絶縁膜１７及び磁性膜１８が順に形成される。
【０１３５】
次に、図３７に示すように、例えばエッチバックやＣＭＰにより、ＭＴＪ素子１５上の磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。
【０１３６】
次に、図３８に示すように、磁性膜１８がパターニングされる。これにより、第１、第２、第３及び第４のヨークティップ部１８ａ、１８ｂ、１８ｃ、１８ｄが、絶縁膜１７の膜厚分だけＭＴＪ素子１５と離間して、自己整合的に形成される（図１２参照）。その後は、第１の実施形態と同様の工程が行われる。
【０１３７】
上記第１２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１３８】
さらに、第１２の実施形態では、第１の実施形態のプロセスに比べて、プロセス中における基板上の段差の発生を小さくできるので、プロセスの制御性が向上する。具体的には、図３７の工程において、上部金属層１６の残存膜厚の制御性を向上でき、図３８の工程において、ヨークティップ部１８ａ、１８ｂの外側エッジの加工精度を向上できる。
【０１３９】
［第１３の実施形態］
第１の実施形態等では、第１の距離Ｐ１，Ｐ２，Ｐ３，Ｐ４の全てがほぼ等しかったが、第１３の実施形態では、Ｐ１，Ｐ２をＰ３，Ｐ４よりも短くしたものである。
【０１４０】
図４１は、本発明の第１３の実施形態に係る磁気記憶装置の平面図を示す。図４１に示すように、第１３の実施形態では、ＭＴＪ素子１５の長手方向の両側に配置された第１及び第２のヨークティップ部１８ａ、１８ｂを、ＭＴＪ素子１５の長手方向に対して垂直方向の両側に配置された第３及び第４のヨークティップ部１８ｃ、１８ｄよりも、ＭＴＪ素子１５に近づけたものである。つまり、以下の式（２）の関係を満たす構造となっている。
【０１４１】
Ｐ１，Ｐ２＜Ｐ３，Ｐ４…（２）
尚、この場合、Ｐ１とＰ２が等しくても異なっていてもよく、Ｐ３とＰ４も等しくても異なっていてもよい。
【０１４２】
このような構造は、例えば、次のような方法で形成すればよい。上記図４に示す絶縁膜１７を形成する工程において、絶縁膜１７をスパッタリングで形成する際にビット線１９の延在方向（ＭＴＪ素子１５の長手方向に対して垂直方向）に基板を動かすことで、ＭＴＪ素子１５の第１及び第２のヨークティップ部１８ａ、１８ｂに対向する側面は、ＭＴＪ素子１５の第３及び第４のヨークティップ部１８ｃ、１８ｄに対向する側面よりも絶縁膜１７が付着し難くなる。このようにスパッタリングを行えば、Ｐ１，Ｐ２に値する膜厚をＰ３，Ｐ４に値する膜厚よりも薄くなるように、絶縁膜１７の膜厚を調整することも可能である。
【０１４３】
上記第１３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１４４】
さらに、第１３の実施形態では、ＭＴＪ素子１５の長手方向に、より強い磁気異方性を確保でき、ヨークティップを付与することにより、熱擾乱耐性が小さくなるという懸案を回避することができる。
【０１４５】
尚、第１３の実施形態と同様の効果を得る手段として以下のような方法も考えられる。例えば、第１及び第２のヨークティップ部１８ａ、１８ｂのアスペクト比を、第３及び第４のヨークティップ部１８ｃ、１８ｄのアスペクト比よりも小さくすればよい。つまり、第１及び第２のヨークティップ部１８ａ、１８ｂは例えば正方形にし、第３及び第４のヨークティップ部１８ｃ、１８ｄはＭＴＪ素子１５の長手方向に延びた長方形にするとよい。
【０１４６】
［第１４の実施形態］
第１の実施形態等では、距離Ｑ１，Ｑ２，Ｑ３，Ｑ４の全てがほぼ等しかったが、第１４の実施形態では、Ｑ１，Ｑ２をＱ３，Ｑ４よりも短くしたものである。
【０１４７】
図４２は、本発明の第１４の実施形態に係る磁気記憶装置の平面図を示す。図４２に示すように、第１４の実施形態では、ＭＴＪ素子１５の長手方向の両側に配置された第２のヨーク本体部２０ｂを、ＭＴＪ素子１５の長手方向に対して垂直方向の両側に配置された第１のヨーク本体部１２よりも、ＭＴＪ素子１５に近づけたものである。つまり、以下の式（３）の関係を満たす構造となっている。
【０１４８】
Ｑ１，Ｑ２＜Ｑ３，Ｑ４…（３）
尚、この場合、Ｑ１とＱ２が等しくても異なっていてもよく、Ｑ３とＱ４も等しくても異なっていてもよい。
【０１４９】
上記第１４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１５０】
さらに、第１４の実施形態では、第１３の実施形態と同様に、ＭＴＪ素子１５の長手方向に、より強い磁気異方性を確保でき、ヨークティップを付与することにより、熱擾乱耐性が小さくなるという懸案を回避することができる。
【０１５１】
［第１５の実施形態］
第１５の実施形態では、第１乃至第４のヨークティップ部を分離しない例である。
【０１５２】
図４３は、本発明の第１５の実施形態に係る磁気記憶装置の平面図を示す。図４３に示すように、第１５の実施形態では、ヨークティップ部１８’（斜線部）は、ＭＴＪ素子１５の周囲を囲むように連続的に形成されている。
【０１５３】
この場合、ヨークティップ部１８’のＭＴＪ素子１５の長手方向の両側面側に位置する第１の部分は、第２のヨーク本体部２０と磁気的に結合し、ヨークティップ部１８’のＭＴＪ素子１５の長手方向の垂直方向における両側面側に位置する第２の部分は、第１のヨーク本体部１２と磁気的に結合していることが望ましい。
【０１５４】
このような構造は、例えば、次のような方法で形成すればよい。まず、上記図４に示すように、絶縁膜１７上にＮｉＦｅなどの磁性膜１８が形成される。次に、上記図５に示すように、磁性膜１８の外側面が所望の形状にパターニングされる。この際、磁性膜１８は、レジストやＴａなどからなるエッチングマスクが用いられ、図４４に示すような四角形にパターニングされる。その後、例えばエッチバックやＣＭＰにより、ＭＴＪ素子１５上の磁性膜１８及び絶縁膜１７と、上部金属層１６の一部とが除去される。その結果、図４３に示すように、ＭＴＪ素子１５を囲むヨークティップ部１８’が、ＭＴＪ素子１５と絶縁膜１７の膜厚分だけ離間して、自己整合的に形成される。
【０１５５】
上記第１５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１５６】
さらに、第１５の実施形態では、磁性膜１８の外側面をパターニングする際、十字形状よりも簡単な四角形状のマスクを用いて行うため、マスクの形成が容易となる。また、ヨークティップ部を分離する第１の実施形態に比べて、マスクとＭＴＪ素子１５などの合わせずれの考慮すべき事項を減らすことができるため、磁性膜１８のパターニングも容易となる。
【０１５７】
［第１６の実施形態］
第１６の実施形態では、第１乃至第４のヨークティップ部を積層構造にした例である。
【０１５８】
図４５乃至図５０は、本発明の第１６の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第１６の実施形態に係る磁気記憶装置の製造方法について説明する。
【０１５９】
まず、図４５に示すように、絶縁膜１１上に、下面及び両側面が第１のヨーク本体部１２で覆われたワード線１３が形成される。このワード線１３上に、下部金属層１４とＭＴＪ素子１５と上部金属層１６とからなるＭＴＪ材料層７０が形成される。このＭＴＪ材料層７０上に第１の材料層７１が形成され、この第１の材料層７１上にレジスト７２が形成される。ここで、第１の材料層７１としては、例えば、ＳｉＯｘ，ＡｌＯｘ，ＳｉＮｘがあげられる。その後、レジスト７２がＭＴＪ素子１５の形状にパターニングされる。
【０１６０】
次に、図４６に示すように、パターニングされたレジスト７２をマスクとして用いて、例えばＲＩＥなどで第１の材料層７１が選択的にエッチングされる。その後、レジスト７２は剥離される。
【０１６１】
次に、図４７に示すように、ＭＴＪ材料層７０及び第１の材料層７１上に第２の材料層７３が形成され、この第２の材料層７３上に第３の材料層７４が形成される。ここで、第２の材料層７３は第１の材料層７１と異なる材料を用いることが望ましく、第３の材料層７４は第１の材料層７１と同じ材料を用いることが望ましい。これは、後の図４９の工程を考慮して、第１及び第３の材料層７１，７４と第２の材料層７３とでエッチング選択比を大きくとるためである。従って、第２の材料層７３としては、例えば、Ｓｉ，Ａｌ，Ｔａがあげられ、第３の材料層７４としては、例えば、ＳｉＯｘ，ＡｌＯｘ，ＳｉＮｘがあげられる。次に、第３の材料層７４上にレジスト７５が形成され、このレジスト７５が例えばＣＭＰなどで平坦化される。
【０１６２】
次に、図４８に示すように、エッチバック又はＣＭＰでレジスト７５、第２及び第３の材料層７３，７４が平坦化され、第１の材料層７１の表面が露出される。
【０１６３】
次に、図４９に示すように、例えばＲＩＥなどで、第１及び第３の材料層７１，７４間の露出した第２の材料層７３が選択的にエッチングされる。このように、第２の材料層７３のみを選択エッチングして除去することで、第２の材料層７３の膜厚Ａ分だけ隙間を設けることができる。従って、このような方法で行えば、フォトリソグラフィの解像限界以下のパターニングが行える。
【０１６４】
次に、図５０に示すように、第１乃至第３の材料層７１，７３，７４をマスクとして、ＭＴＪ材料層７０がエッチングされる。これにより、同じ積層構造からなるＭＴＪ素子１５とヨークティップ部１８’が形成される。
【０１６５】
その後は、隙間に絶縁膜が埋め込まれ、ヨークティップ部１８’の外側面のパターニングが行われる。そして、ビット線１９と、このビット線１９の上面及び側面を覆う第２のヨーク本体部２０が形成される。尚、ヨークティップ部１８’を第１の実施形態のように勿論分離してもよい。
【０１６６】
以上のような製造方法で形成された磁気記憶装置は、ＭＴＪ素子１５とヨークティップ部１８’が同じ材料でワード線１３に接して配置されている。ヨークティップ部１８’は、ＭＴＪ素子１５の積層構造と同様に、図３９（ａ）（ｂ）、図４０（ａ）（ｂ）のような磁性層からなる積層構造であってもよい。また、ヨークティップ部１８’の下面又は上面に反強磁性層が設けられていてもよい。
【０１６７】
また、ヨークティップ部１８’は、第１のヨーク本体部１２に物理的に接している。従って、ビット線１９とワード線１３が電気的に接続することを防ぐために、ヨークティップ部１８’はビット線１９及び第２のヨーク本体部２０と電気的に絶縁する必要がある。
【０１６８】
上記第１６の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１６９】
さらに、第１６の実施形態では、ヨークティップ部１８’の積層構造体をＭＴＪ素子１５と同じ材料で代用すれば、ヨークティップ部１８’とＭＴＪ素子１５とを同時に形成できるため、工程数が大幅に削減できる。また、ヨークティップ部１８’の積層構造体を軟磁性膜と反強磁性膜を積層した構造とすると、その磁区構造を完全な単磁区状態とすることができ、書き込みの再現性を完璧なものとすることができる。
【０１７０】
尚、第１及び第２のヨーク本体部１２，２０を、第１６の実施形態におけるヨークティップ部１８’と同様に、磁性層からなる積層構造にしてもよい。
【０１７１】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、図２（ａ）、（ｂ）において、下部金属層１４又は上部金属層１６をダイオード層に変更し、このダイオード層を読み出し用のスイッチング素子として使用してもよい。
【０１７２】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【０１７３】
【発明の効果】
以上説明したように本発明によれば、書き込み電流の低減を図ることが可能な磁気記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る磁気記憶装置の平面図を示す。
【図２】図２（ａ）は、図１のＩＩＡ−ＩＩＡ線に沿った磁気記憶装置を示す断面図、図２（ｂ）は、図１のＩＩＢ−ＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図３】本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４】図３に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図５】図４に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図６】図５に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図７】図６に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図８】図７に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図９】図８に続く、本発明の第１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図１０】本発明の第１の実施形態に係わる図５の工程で用いられるエッチングマスクの平面図。
【図１１】本発明の第１の実施形態に係わる磁性膜の図５の工程におけるパターニング後の形状を示す平面図。
【図１２】本発明の第１の実施形態に係わる磁性膜の図６の工程におけるパターニング後の形状を示す平面図。
【図１３】図５に続く、本発明の第１の実施形態に係わる磁気記憶装置の他の製造工程を示す断面図。
【図１４】図１４（ａ）は従来技術による磁気記憶装置を示す平面図、図１４（ｂ）は従来技術によるヒステリシス曲線を示す図、図１４（ｃ）は従来技術による読み出し信号を示す図。
【図１５】図１５（ａ）は本発明の第１の実施形態に係る磁気記憶装置を示す平面図、図１５（ｂ）は本発明の第１の実施形態に係るヒステリシス曲線を示す図、図１５（ｃ）は本発明の第１の実施形態に係る読み出し信号を示す図。
【図１６】図１６（ａ）は本発明の第１の実施形態に係る磁気記憶装置を示す断面図、図１６（ｂ）は本発明の第１の実施形態に係る書き込み電流及び熱擾乱耐性と距離Ｄとの関係を示す図。
【図１７】本発明の第２の実施形態に係る磁気記憶装置を示す平面図。
【図１８】本発明の第３の実施形態に係る磁気記憶装置を示す平面図。
【図１９】本発明の第４の実施形態に係る磁気記憶装置を示す平面図。
【図２０】図２０（ａ）は、図１９のＸＸＡ−ＸＸＡ線に沿った磁気記憶装置を示す断面図、図２０（ｂ）は、図１９のＸＸＢ−ＸＸＢ線に沿った磁気記憶装置を示す断面図。
【図２１】本発明の第５の実施形態に係る磁気記憶装置を示す平面図。
【図２２】図２２（ａ）は、図２１のＸＸＩＩＡ−ＸＸＩＩＡ線に沿った磁気記憶装置を示す断面図、図２２（ｂ）は、図２１のＸＸＩＩＢ−ＸＸＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図２３】本発明の第６の実施形態に係る磁気記憶装置を示す平面図。
【図２４】図２４（ａ）は、図２３のＸＸＩＶＡ−ＸＸＩＶＡ線に沿った磁気記憶装置を示す断面図、図２４（ｂ）は、図２３のＸＸＩＶＢ−ＸＸＩＶＢ線に沿った磁気記憶装置を示す断面図。
【図２５】本発明の第７の実施形態に係る磁気記憶装置を示す平面図。
【図２６】図２６（ａ）は、図２５のＸＸＶＩＡ−ＸＸＶＩＡ線に沿った磁気記憶装置を示す断面図、図２６（ｂ）は、図２５のＸＸＶＩＢ−ＸＸＶＩＢ線に沿った磁気記憶装置を示す断面図。
【図２７】本発明の第８の実施形態に係る磁気記憶装置を示す平面図。
【図２８】図２８（ａ）は、図２７のＸＸＶＩＩＩＡ−ＸＸＶＩＩＩＡ線に沿った磁気記憶装置を示す断面図、図２８（ｂ）は、図２７のＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図２９】本発明の第９の実施形態に係る磁気記憶装置を示す平面図。
【図３０】図３０（ａ）は、図２９のＸＸＸＡ−ＸＸＸＡ線に沿った磁気記憶装置を示す断面図、図３０（ｂ）は、図２９のＸＸＸＢ−ＸＸＸＢ線に沿った磁気記憶装置を示す断面図。
【図３１】本発明の第１０の実施形態に係る磁気記憶装置を示す平面図。
【図３２】図３２（ａ）は、図３１のＸＸＸＩＩＡ−ＸＸＸＩＩＡ線に沿った断面を含む磁気記憶装置を示す断面図、図３２（ｂ）は、図３１のＸＸＸＩＩＢ−ＸＸＸＩＩＢ線に沿った磁気記憶装置を示す断面図。
【図３３】図４に続く、本発明の第１１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３４】図３３に続く、本発明の第１１の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３５】本発明の第１１の実施形態に係わる磁気記憶装置において、マスクをパターニングした後の平面図。
【図３６】図３に続く、本発明の第１２の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３７】図３６に続く、本発明の第１２の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３８】図３７に続く、本発明の第１２の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図３９】図３９（ａ）、（ｂ）は、本発明の各実施形態に係わるシングルジャンクション構造のＭＴＪ素子を示す断面図。
【図４０】図４０（ａ）、（ｂ）は、本発明の各実施形態に係わるダブルジャンクション構造のＭＴＪ素子を示す断面図。
【図４１】本発明の第１３の実施形態に係わる磁気記憶装置を示す平面図。
【図４２】本発明の第１４の実施形態に係わる磁気記憶装置を示す平面図。
【図４３】本発明の第１５の実施形態に係わる磁気記憶装置を示す平面図。
【図４４】本発明の第１５の実施形態に係わる磁気記憶装置において、磁性膜の外周のパターニング後の形状を示す平面図。
【図４５】本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４６】図４５に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４７】図４６に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４８】図４７に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図４９】図４８に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図５０】図４９に続く、本発明の第１６の実施形態に係わる磁気記憶装置の製造工程を示す断面図。
【図５１】従来技術による磁気記憶装置を示す斜視図。
【図５２】図５２（ａ）は従来技術による磁気記憶装置のデータの書き込みを示す図、図５２（ｂ）は従来技術による磁気記憶装置のデータの読み出しを示す図。
【図５３】従来技術による磁気記憶装置の微細化に伴うスイッチング磁界の関係を示す図。
【図５４】従来技術によるヨーク付き磁気記憶装置を示す斜視図。
【図５５】図５５（ａ）は従来技術によるヨークなし配線の磁気記憶装置を示す断面図、図５５（ｂ）は従来技術によるヨーク付き配線の磁気記憶装置を示す断面図。
【図５６】図５６（ａ）は従来技術によるヨークなし配線の磁気記憶装置の読み出し信号を示す図、図５６（ｂ）は従来技術によるヨーク付き配線の磁気記憶装置の読み出し信号を示す図。
【符号の説明】
１１、１７、３１…絶縁膜、
１２…第１のヨーク本体部、
１３…ワード線、
１４…下部金属層、
１５、１５’…ＭＴＪ素子、
１６…上部金属層、
１８…磁性膜、
１８’…ヨークティップ部、
１８ａ、１８ａ’、１８ａ”…第１のヨークティップ部、
１８ｂ、１８ｂ’、１８ｂ”…第２のヨークティップ部、
１８ｃ、１８ｃ’、１８ｃ”…第３のヨークティップ部、
１８ｄ、１８ｄ’、１８ｄ”…第４のヨークティップ部、
１９…ビット線、
２０、２０ａ、２０ｂ…第２のヨーク本体部、
２１…エッチングマスク、
２２…段差部、
３２、４０…金属層、
３３、４１…コンタクト、
３４…トランジスタ、
４２…読み出しワード線、
５０…マスク層、
６０、６０ａ、６０ｂ…磁化固着層、
６１…磁気記録層、
６２、６２ａ、６２ｂ…トンネル接合層、
７０…ＭＴＪ材料層、
７１…第１の材料層、
７２、７５…レジスト、
７３…第２の材料層、
７４…第３の材料層、
１０１…テンプレート層、
１０２…初期強磁性層、
１０３…反強磁性層、
１０４、１０４′、１０４″…基準強磁性層、
１０５、１０５′、１０５″…自由記録層、
１０６…接点層、
１０７…非磁性層。
Claims (81)
- 第１の方向に延在された第１の配線と、
前記第１の方向と異なる第２の方向に延在された第２の配線と、
前記第１及び第２の配線間の前記第１及び第２の配線の交点に配置された磁気抵抗効果素子と、
少なくとも前記第１の配線の下面及び両側面のいずれかの面を覆う第１のヨーク本体部と、
少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部と、
前記磁気抵抗効果素子の前記第１の方向における両側面に前記磁気抵抗効果素子と離間して配置された第１及び第２のヨークティップ部と、
前記磁気抵抗効果素子の前記第２の方向における両側面に前記磁気抵抗効果素子と離間して配置された第３及び第４のヨークティップ部と
を具備することを特徴とする磁気記憶装置。 - 前記第１及び第２のヨークティップ部は、前記第２のヨーク本体部と接しており、かつ、前記第１のヨーク本体部と離間していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１及び第２のヨークティップ部は、前記第２のヨーク本体部に磁気的に結合していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第３及び第４のヨークティップ部は、前記第１のヨーク本体部と接しており、かつ、前記第２のヨーク本体部と離間していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第３及び第４のヨークティップ部は、前記第１のヨーク本体部に磁気的に結合していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、それぞれ分離されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、同一面上に形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部と前記磁気抵抗効果素子との間の距離と、前記第１乃至第４のヨークティップ部と前記第１の配線との間の距離とは等しいことを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部と前記磁気抵抗効果素子との間の距離は、全て等しいことを特徴とする請求項１に記載の磁気記憶装置。
- 前記磁気抵抗効果素子と前記第１のヨーク本体部との間の距離と、前記磁気抵抗効果素子と前記第２のヨーク本体部との間の距離とは等しいことを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部と前記磁気抵抗効果素子との間に形成され、かつ、前記第１乃至第４のヨークティップ部と前記第１の配線との間に形成された絶縁膜と
をさらに具備することを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１乃至第４のヨークティップ部は、長手方向に向く磁化容易軸を有していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記磁化容易軸は一軸異方性であることを特徴とする請求項１２に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、前記第１及び第２のヨーク本体部と異なる材料で形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部及び前記第１及び第２のヨーク本体部は、軟磁性層で形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、前記第１及び第２のヨーク本体部よりも透磁率が大きいことを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、ＮｉＦｅで形成され、
前記第１及び第２のヨーク本体部は、アモルファス−ＣｏＺｒＮｂ、又はＦｅＡｌＳｉで形成されている
ことを特徴とする請求項１６に記載の磁気記憶装置。 - 前記第１乃至第４のヨークティップ部は、前記第１及び第２のヨーク本体部よりも高い飽和磁束密度を有していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、ＣｏＦｅ、アモルファス−ＣｏＺｒＮｂ、又はＦｅＮｘで形成され、
前記第１及び第２のヨーク本体部は、ＮｉＦｅで形成されている
ことを特徴とする請求項１８に記載の磁気記憶装置。 - 前記第１乃至第４のヨークティップ部は、前記磁気抵抗効果素子と自己整合的に形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１及び第２のヨークティップ部は、前記第２の配線に通電される書き込み電流により発生する磁束を前記磁気抵抗効果素子に導き、
前記第３及び第４のヨークティップ部は、前記第１の配線に通電される書き込み電流により発生する磁束を前記磁気抵抗効果素子に導く
ことを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１乃至第４のヨークティップ部は、前記磁気抵抗効果素子に対向する第１の側面と、この第１の側面と反対側の第２の側面とを有しており、
前記第１の側面の幅が前記第２の側面の幅よりも小さいことを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１乃至第４のヨークティップ部は、前記磁気抵抗効果素子に対向する第１の側面と、この第１の側面と反対側の第２の側面とを有しており、
前記第１乃至第４のヨークティップ部の平面形状は、前記第１の側面の幅が前記第２の側面の幅よりも小さな台形であることを特徴とする請求項１に記載の磁気記憶装置。 - 前記磁気抵抗効果素子の平面形状は、楕円であることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、前記磁気抵抗効果素子に対向する第１の側面と、この第１の側面と反対側の第２の側面とを有しており、
前記第１の側面は前記磁気抵抗効果素子の形状に沿った曲線を描くことを特徴とする請求項２４に記載の磁気記憶装置。 - 前記第１の側面の幅が前記第２の側面の幅よりも小さいことを特徴とする請求項２５に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部の平面形状は、前記第１の側面の幅が前記第２の側面の幅よりも小さな台形であることを特徴とする請求項２５に記載の磁気記憶装置。
- 前記第１及び第２のヨークティップ部の外側面は、前記第２のヨーク本体部の側面と一致していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第３及び第４のヨークティップ部の外側面は、前記第１のヨーク本体部の側面と一致していることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１及び第２のヨークティップ部は、前記第１及び第２のヨークティップ部の外側面が前記第２のヨーク本体部の側面より突出した突出部を有することを特徴とする請求項１に記載の磁気記憶装置。
- 前記第３及び第４のヨークティップ部は、前記第３及び第４のヨークティップ部の外側面が前記第１のヨーク本体部の側面より突出した突出部を有することを特徴とする請求項１に記載の磁気記憶装置。
- 第１の方向に延在された第１の配線と、
前記第１の方向と異なる第２の方向に延在された第２の配線と、
前記第１及び第２の配線間の前記第１及び第２の配線の交点に配置された磁気抵抗効果素子と、
少なくとも前記第１の配線の下面及び両側面のいずれかの面を覆う第１のヨーク本体部と、
少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部と、
前記磁気抵抗効果素子の前記第１の方向における両側面に前記磁気抵抗効果素子と離間して配置された第１及び第２のヨークティップ部と、
前記磁気抵抗効果素子の前記第２の方向における両側面に前記磁気抵抗効果素子と離間して配置された第３及び第４のヨークティップ部と、
前記磁気抵抗効果素子に接続された金属層と、
前記金属層に接続されたコンタクト層と、
前記コンタクト層に接続されたトランジスタと
を具備することを特徴とする磁気記憶装置。 - 前記金属層と前記第１の配線との間に形成された絶縁膜と
をさらに具備することを特徴とする請求項３２に記載の磁気記憶装置。 - 前記金属層と前記第１の配線とが接していることを特徴とする請求項３２に記載の磁気記憶装置。
- 前記金属層と前記第１の配線とが接し、かつ、前記第３及び第４のヨークティップ部が前記第１のヨーク本体部に接していることを特徴とする請求項３２に記載の磁気記憶装置。
- 前記コンタクト層は、前記第２の配線の外側に配置されることを特徴とする請求項３５に記載の磁気記憶装置。
- 前記磁気抵抗効果素子に接続された第３の配線をさらに具備し、
前記磁気抵抗効果素子は、前記第１の配線と離間し、かつ、前記第２の配線と接しており、
前記第３及び第４のヨークティップ部は、前記第１のヨーク本体部に接している
ことを特徴とする請求項１に記載の磁気記憶装置。 - 前記第３の配線は、読み出し用配線であることを特徴とする請求項３７に記載の磁気記憶装置。
- 前記磁気抵抗効果素子は、第１の磁性層と第２の磁性層とこれら第１及び第２の磁性層に挟まれた非磁性層とからなるＭＴＪ素子であることを特徴とする請求項１又は３２に記載の磁気記憶装置。
- 前記非磁性層が２層からなるダブルジャンクション構造であることを特徴とする請求項３９に記載の磁気記憶装置。
- 前記第１及び第２の磁性層の少なくとも一方は、第１の強磁性層と第２の強磁性層とこれら第１及び第２の強磁性層にはさまれた非磁性層とからなる３層構造を含むことを特徴とする請求項３９に記載の磁気記憶装置。
- 前記第１及び第２のヨークティップ部は、前記磁気抵抗効果素子の長手方向における両側に配置されており、
前記第１及び第２のヨークティップ部と前記磁気抵抗効果素子との間の距離は、前記第３及び第４のヨークティップ部と前記磁気抵抗効果素子との間の距離よりも短いことを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１及び第２のヨークティップ部は、前記磁気抵抗効果素子の長手方向における両側に配置されており、
前記第１及び第２のヨークティップ部のアスペクト比は、前記第３及び第４のヨークティップ部のアスペクト比よりも小さいことを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１及び第２のヨークティップ部は正方形であり、
前記第３及び第４のヨークティップ部は前記長手方向に延びる長方形であることを特徴とする請求項４３に記載の磁気記憶装置。 - 前記第２のヨーク本体部は、前記磁気抵抗効果素子の長手方向における両側に配置されており、
前記第２のヨーク本体部と前記磁気抵抗効果素子との間の距離は、前記第１のヨーク本体部と前記磁気抵抗効果素子との間の距離よりも短いことを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１乃至第４のヨークティップ部は、前記磁気抵抗効果素子の周囲を囲むように連続的に形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記磁気抵抗効果素子と前記第１乃至第４のヨークティップ部とは、同じ材料で形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部は、磁性膜からなる積層構造であることを特徴とする請求項１に記載の磁気記憶装置。
- 前記積層構造は、前記磁気抵抗効果素子の積層構造と同じであることを特徴とする請求項４８に記載の磁気記憶装置。
- 前記磁気抵抗効果素子及び前記第１乃至第４のヨークティップ部は、前記第２の配線に接して配置されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１乃至第４のヨークティップ部の上面又は下面に、反強磁性層が形成されていることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１及び第２のヨーク本体部は、磁性膜からなる積層構造であることを特徴とする請求項１に記載の磁気記憶装置。
- 前記磁気抵抗効果素子を挟み、前記磁気抵抗効果素子に接する第１及び第２の層と
をさらに具備することを特徴とする請求項１に記載の磁気記憶装置。 - 前記第１及び第２の層は、金属層であることを特徴とする請求項５３に記載の磁気記憶装置。
- 前記第１又は第２の層は、ダイオード層であることを特徴とする請求項５３に記載の磁気記憶装置。
- 少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、
前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子を形成する工程と、
前記第１の配線及び前記第２の層上に絶縁膜を形成する工程と、
前記絶縁膜上に磁性膜を形成する工程と、
前記磁性膜をパターニングする工程と、
前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去し、前記磁性膜からなる第１乃至第４のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、
前記第２の層及び前記第１乃至第４のヨークティップ部上に第２の配線を形成する工程と、
少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、
前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子を形成する工程と、
前記第１の配線及び前記第２の層上に絶縁膜を形成する工程と、
前記絶縁膜上に磁性膜を形成する工程と、
前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去する工程と、
前記磁性膜をパターニングし、前記磁性膜からなる第１乃至第４のヨークティップ部を前記磁気抵抗効果素子と自己整合的に形成する工程と、
前記第２の層及び前記第１乃至第４のヨークティップ部上に第２の配線を形成する工程と、
少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜は、エッチバック又はＣＭＰを用いて除去することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜は、前記第２の層、前記絶縁膜及び前記磁性膜の表面が平坦になるまで除去することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子上の前記第２の層の一部、前記磁性膜及び前記絶縁膜を除去した際に、前記磁性膜の表面に段差部を残すことを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記絶縁膜上に磁性膜を形成した後、マスク層を形成する工程と、
前記マスク層をパターニングする工程と、
前記パターニングされたマスク層を用いて前記磁性膜をパターニングする工程と、
をさらに具備することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。 - 前記第１及び第２のヨークティップ部は、前記第２のヨーク本体部と接し、かつ、前記第１のヨーク本体部と離間するように形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第１及び第２のヨークティップ部は、前記第２のヨーク本体部に磁気的に結合するように形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第３及び第４のヨークティップ部は、前記第１のヨーク本体部と接し、かつ、前記第２のヨーク本体部と離間するように形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第３及び第４のヨークティップ部は、前記第１のヨーク本体部に磁気的に結合するように形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第１乃至第４のヨークティップ部がそれぞれ分離するように、前記磁性膜をパターニングすることを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第１乃至第４のヨークティップ部と前記磁気抵抗効果素子との間の距離と、前記第１乃至第４のヨークティップ部と前記第１の配線との間の距離とが等しくなるように、前記第１乃至第４のヨークティップ部を形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第１乃至第４のヨークティップ部と前記磁気抵抗効果素子との間の距離が全て等しくなるように、前記第１乃至第４のヨークティップ部を形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子と前記第１のヨーク本体部との間の距離と、前記磁気抵抗効果素子と前記第２のヨーク本体部との間の距離とが等しくなるように、前記第１乃至第４のヨークティップ部を形成することを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子は、第１の磁性層と第２の磁性層とこれら第１及び第２の磁性層に挟まれた非磁性層とからなるＭＴＪ素子であることを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 前記第１及び第２のヨークティップ部を前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記第１及び第２のヨークティップ部と前記磁気抵抗効果素子との間の距離が前記第３及び第４のヨークティップ部と前記磁気抵抗効果素子との間の距離よりも短くなるように、前記第１乃至第４のヨークティップ部を形成する
ことを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。 - 前記第１及び第２のヨークティップ部を前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記絶縁膜をスパッタリングで形成する際、前記長手方向に対して垂直方向に基板を動かすことで、前記第１及び第２のヨークティップに対向する前記磁気抵抗効果素子の側面に形成された絶縁膜の膜厚を、前記第３及び第４のヨークティップに対向する前記磁気抵抗効果素子の側面に形成された絶縁膜の膜厚よりも薄くする
ことを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。 - 前記第１及び第２のヨークティップ部を前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記第１及び第２のヨークティップ部のアスペクト比が前記第３及び第４のヨークティップ部のアスペクト比よりも小さくなるように、前記第１乃至第４のヨークティップ部を形成する
ことを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。 - 前記第２のヨーク本体部は、前記磁気抵抗効果素子の長手方向における両側に形成した場合、
前記第２のヨーク本体部と前記磁気抵抗効果素子との間の距離を前記第１のヨーク本体部と前記磁気抵抗効果素子との間の距離よりも短くなるように、前記第１及び第２のヨーク本体部を形成する
ことを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。 - 前記第１乃至第４のヨークティップ部が前記磁気抵抗効果素子の周囲を囲むように連続的に形成されるように、前記磁性膜をパターニングすることを特徴とする請求項５６又は５７に記載の磁気記憶装置の製造方法。
- 少なくとも下面及び両側面のいずれかの面が第１のヨーク本体部で覆われた第１の配線を形成する工程と、
前記第１の配線上に第１及び第２の層に挟まれた磁気抵抗効果素子材料からなる素子材料層を形成する工程と、
前記素子材料層上に磁気抵抗効果素子形状の第１の材料層を形成する工程と、
前記第１の材料層及び前記素子材料層上に第２の材料層を形成する工程と、
前記第２の材料層上に第３の材料層を形成する工程と、
前記第１の材料層が露出するまで、前記第２及び第３の材料層を平坦化する工程と、
前記第１及び第３の材料層間に露出する前記第２の材料層を除去し、前記素子材料層を露出する工程と、
前記素子材料層を選択的に除去し、前記素子材料層からなる前記磁気抵抗効果素子及びヨークティップ部を形成する工程と、
前記磁気抵抗効果素子上に第２の配線を形成する工程と、
少なくとも前記第２の配線の上面及び両側面のいずれかの面を覆う第２のヨーク本体部を形成する工程と
を具備することを特徴とする磁気記憶装置の製造方法。 - 前記第１及び第２のヨーク本体部を磁性膜からなる積層構造で形成することを特徴とする請求項７６に記載の磁気記憶装置の製造方法。
- 前記第１及び第２の材料層は異なる材料で形成されることを特徴とする請求項７６に記載の磁気記憶装置の製造方法。
- 前記第１及び第３の材料層は同じ材料で形成されることを特徴とする請求項７６に記載の磁気記憶装置の製造方法。
- 前記第１及び第２の層は、金属層であることを特徴とする請求項５６、５７、７６のいずれか１項に記載の磁気記憶装置の製造方法。
- 前記第１又は第２の層は、ダイオード層であることを特徴とする請求項５６、５７、７６のいずれか１項に記載の磁気記憶装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324105A JP3959335B2 (ja) | 2002-07-30 | 2002-11-07 | 磁気記憶装置及びその製造方法 |
| EP03004832A EP1387400A3 (en) | 2002-07-30 | 2003-03-05 | Magnetic memory device having yoke layer, and manufacturing method thereof |
| US10/379,656 US6960815B2 (en) | 2002-07-30 | 2003-03-06 | Magnetic memory device having yoke layer, and manufacturing method thereof |
| KR1020030052554A KR100560592B1 (ko) | 2002-07-30 | 2003-07-30 | 요크층을 구비한 자기 기억 장치 및 그 제조 방법 |
| CNB031524133A CN1252824C (zh) | 2002-07-30 | 2003-07-30 | 备有磁轭层的磁存储装置及其制造方法 |
| TW092120858A TWI233199B (en) | 2002-07-30 | 2003-07-30 | Magnetic memory device having yoke layer and its manufacturing method |
| US10/767,997 US6797536B2 (en) | 2002-07-30 | 2004-02-02 | Magnetic memory device having yoke layer, and manufacturing method |
| US10/926,047 US6879515B2 (en) | 2002-07-30 | 2004-08-26 | Magnetic memory device having yoke layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221877 | 2002-07-30 | ||
| JP2002324105A JP3959335B2 (ja) | 2002-07-30 | 2002-11-07 | 磁気記憶装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004128430A true JP2004128430A (ja) | 2004-04-22 |
| JP2004128430A5 JP2004128430A5 (ja) | 2006-04-06 |
| JP3959335B2 JP3959335B2 (ja) | 2007-08-15 |
Family
ID=30117501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324105A Expired - Fee Related JP3959335B2 (ja) | 2002-07-30 | 2002-11-07 | 磁気記憶装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6960815B2 (ja) |
| EP (1) | EP1387400A3 (ja) |
| JP (1) | JP3959335B2 (ja) |
| KR (1) | KR100560592B1 (ja) |
| CN (1) | CN1252824C (ja) |
| TW (1) | TWI233199B (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356370A (ja) * | 2003-05-29 | 2004-12-16 | Nec Corp | Ｍｒａｍ及びその製造方法 |
| JP2004363603A (ja) * | 2003-06-02 | 2004-12-24 | Samsung Electronics Co Ltd | 高密度磁気抵抗メモリおよびその製造方法 |
| JP2005085902A (ja) * | 2003-09-05 | 2005-03-31 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
| WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
| EP1729339A2 (en) | 2005-05-31 | 2006-12-06 | TDK Corporation | Magnetic memory and method of manufacturing same |
| JP2006339292A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
| JP2006339262A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
| JP2007311604A (ja) * | 2006-05-19 | 2007-11-29 | Tdk Corp | 磁気記憶装置 |
| JP2007329222A (ja) * | 2006-06-07 | 2007-12-20 | Tdk Corp | 磁気記憶装置、磁気記憶装置の製造方法 |
| JP2008153317A (ja) * | 2006-12-15 | 2008-07-03 | Tdk Corp | 磁気記憶装置 |
| US7453721B2 (en) | 2005-12-12 | 2008-11-18 | Tdk Corporation | Magnetic memory |
| US7460393B2 (en) | 2004-09-28 | 2008-12-02 | Tdk Corporation | Magnetic storage device |
| WO2009090739A1 (ja) * | 2008-01-17 | 2009-07-23 | Fujitsu Limited | 可変抵抗素子およびそれを用いた磁気抵抗デバイスとその製造方法 |
| US7613033B2 (en) | 2006-07-26 | 2009-11-03 | Tdk Corporation | Magnetic storage device |
| US7697323B2 (en) | 2006-06-27 | 2010-04-13 | Tdk Corporation | Magnetic storage device |
| US7903453B2 (en) | 2006-02-13 | 2011-03-08 | Tdk Corporation | Magnetic memory |
| US7916521B2 (en) | 2006-12-20 | 2011-03-29 | Kabushiki Kaisha Toshiba | Magnetic random access memory and write method of the same |
| JP2013243336A (ja) * | 2012-01-30 | 2013-12-05 | Quantu Mag Consultancy Co Ltd | Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW582032B (en) * | 2001-11-30 | 2004-04-01 | Toshiba Corp | Magnetic random access memory |
| JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| JP3906145B2 (ja) | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
| JP2005044847A (ja) * | 2003-07-23 | 2005-02-17 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法 |
| JP4868431B2 (ja) | 2003-10-10 | 2012-02-01 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
| US20050141148A1 (en) * | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
| TWI226636B (en) * | 2003-12-19 | 2005-01-11 | Ind Tech Res Inst | Magnetic random access memory with high selectivity and low power and production method thereof |
| FR2866750B1 (fr) * | 2004-02-23 | 2006-04-21 | Centre Nat Rech Scient | Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture |
| US7105879B2 (en) * | 2004-04-20 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Write line design in MRAM |
| JP2005317739A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
| JP3863536B2 (ja) * | 2004-05-17 | 2006-12-27 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
| KR100660539B1 (ko) * | 2004-07-29 | 2006-12-22 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| JP4074281B2 (ja) * | 2004-09-14 | 2008-04-09 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP2006120824A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 磁気記憶装置 |
| JP2006173472A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
| JP4373938B2 (ja) * | 2005-02-17 | 2009-11-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7635884B2 (en) * | 2005-07-29 | 2009-12-22 | International Business Machines Corporation | Method and structure for forming slot via bitline for MRAM devices |
| US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
| US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
| US7880249B2 (en) * | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
| US7755153B2 (en) * | 2006-01-13 | 2010-07-13 | Macronix International Co. Ltd. | Structure and method for a magnetic memory device with proximity writing |
| KR100695171B1 (ko) * | 2006-02-23 | 2007-03-14 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용하는 자기 메모리 장치 |
| US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US7466585B2 (en) * | 2006-04-28 | 2008-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory |
| US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| JP5266630B2 (ja) * | 2006-10-06 | 2013-08-21 | Ｔｄｋ株式会社 | 磁気メモリ |
| KR100837412B1 (ko) * | 2006-12-12 | 2008-06-12 | 삼성전자주식회사 | 멀티 스택 메모리 소자 |
| JP4384183B2 (ja) * | 2007-01-26 | 2009-12-16 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| JP2008227009A (ja) | 2007-03-09 | 2008-09-25 | Toshiba Corp | 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 |
| US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
| US7974119B2 (en) * | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
| US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
| US7936583B2 (en) * | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
| KR101582223B1 (ko) * | 2009-02-05 | 2016-01-04 | 삼성전자주식회사 | 미스얼라인 측정용 구조물 및 이를 이용한 패턴의 미스얼라인 측정방법 |
| US8514615B2 (en) * | 2010-09-30 | 2013-08-20 | Everspin Technologies, Inc. | Structures and methods for a field-reset spin-torque MRAM |
| KR20160070244A (ko) * | 2014-12-09 | 2016-06-20 | 삼성전자주식회사 | 자기 기억 소자 및 이의 제조 방법 |
| JP5985728B1 (ja) * | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249602A (ja) * | 1995-03-06 | 1996-09-27 | Mitsubishi Electric Corp | 磁気式記憶再生方法ならびにそれに用いる磁気再生装置、磁気記憶媒体およびその製法 |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| KR100315556B1 (ko) * | 1996-11-20 | 2002-01-12 | 니시무로 타이죠 | 스퍼터링타겟,그를이용하여형성한반강자성체막및자기저항효과소자 |
| US6305072B1 (en) * | 1996-11-28 | 2001-10-23 | Kabushiki Kaisha Toshiba | Method for manufacturing thin film magnetic head |
| JP3646508B2 (ja) * | 1998-03-18 | 2005-05-11 | 株式会社日立製作所 | トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド |
| DE19836567C2 (de) * | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
| US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| JP2000285409A (ja) * | 1999-03-29 | 2000-10-13 | Toshiba Corp | 磁気ヘッドの製造方法および磁気ヘッド |
| US20020055190A1 (en) * | 2000-01-27 | 2002-05-09 | Anthony Thomas C. | Magnetic memory with structures that prevent disruptions to magnetization in sense layer |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| CN100466322C (zh) * | 2001-01-19 | 2009-03-04 | 松下电器产业株式会社 | 磁存储元件、其制造方法和驱动方法、及存储器阵列 |
| US6548848B2 (en) * | 2001-03-15 | 2003-04-15 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
-
2002
- 2002-11-07 JP JP2002324105A patent/JP3959335B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-05 EP EP03004832A patent/EP1387400A3/en not_active Withdrawn
- 2003-03-06 US US10/379,656 patent/US6960815B2/en not_active Expired - Fee Related
- 2003-07-30 TW TW092120858A patent/TWI233199B/zh active
- 2003-07-30 KR KR1020030052554A patent/KR100560592B1/ko not_active IP Right Cessation
- 2003-07-30 CN CNB031524133A patent/CN1252824C/zh not_active Expired - Fee Related
-
2004
- 2004-02-02 US US10/767,997 patent/US6797536B2/en not_active Expired - Lifetime
- 2004-08-26 US US10/926,047 patent/US6879515B2/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356370A (ja) * | 2003-05-29 | 2004-12-16 | Nec Corp | Ｍｒａｍ及びその製造方法 |
| JP2004363603A (ja) * | 2003-06-02 | 2004-12-24 | Samsung Electronics Co Ltd | 高密度磁気抵抗メモリおよびその製造方法 |
| JP2005085902A (ja) * | 2003-09-05 | 2005-03-31 | Tdk Corp | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス |
| JP4544396B2 (ja) * | 2003-09-05 | 2010-09-15 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
| US7460393B2 (en) | 2004-09-28 | 2008-12-02 | Tdk Corporation | Magnetic storage device |
| JP2006156893A (ja) * | 2004-12-01 | 2006-06-15 | Tdk Corp | 磁気メモリ |
| WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
| JP2006339292A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
| JP2006339262A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ |
| EP1729339A2 (en) | 2005-05-31 | 2006-12-06 | TDK Corporation | Magnetic memory and method of manufacturing same |
| US7683446B2 (en) | 2005-05-31 | 2010-03-23 | Tdk Corporation | Magnetic memory using spin injection flux reversal |
| US7453721B2 (en) | 2005-12-12 | 2008-11-18 | Tdk Corporation | Magnetic memory |
| US7903453B2 (en) | 2006-02-13 | 2011-03-08 | Tdk Corporation | Magnetic memory |
| JP2007311604A (ja) * | 2006-05-19 | 2007-11-29 | Tdk Corp | 磁気記憶装置 |
| JP2007329222A (ja) * | 2006-06-07 | 2007-12-20 | Tdk Corp | 磁気記憶装置、磁気記憶装置の製造方法 |
| US7697323B2 (en) | 2006-06-27 | 2010-04-13 | Tdk Corporation | Magnetic storage device |
| US7613033B2 (en) | 2006-07-26 | 2009-11-03 | Tdk Corporation | Magnetic storage device |
| JP2008153317A (ja) * | 2006-12-15 | 2008-07-03 | Tdk Corp | 磁気記憶装置 |
| US7649766B2 (en) | 2006-12-15 | 2010-01-19 | Tdk Corporation | Magnetic storage device |
| US7916521B2 (en) | 2006-12-20 | 2011-03-29 | Kabushiki Kaisha Toshiba | Magnetic random access memory and write method of the same |
| WO2009090739A1 (ja) * | 2008-01-17 | 2009-07-23 | Fujitsu Limited | 可変抵抗素子およびそれを用いた磁気抵抗デバイスとその製造方法 |
| JP2013243336A (ja) * | 2012-01-30 | 2013-12-05 | Quantu Mag Consultancy Co Ltd | Ｍｔｊ素子及びその製法、並びにｍｒａｍデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040021189A1 (en) | 2004-02-05 |
| CN1476019A (zh) | 2004-02-18 |
| JP3959335B2 (ja) | 2007-08-15 |
| TWI233199B (en) | 2005-05-21 |
| US20040152227A1 (en) | 2004-08-05 |
| US6879515B2 (en) | 2005-04-12 |
| US6960815B2 (en) | 2005-11-01 |
| KR20040011390A (ko) | 2004-02-05 |
| US20050024930A1 (en) | 2005-02-03 |
| CN1252824C (zh) | 2006-04-19 |
| EP1387400A2 (en) | 2004-02-04 |
| US6797536B2 (en) | 2004-09-28 |
| TW200414497A (en) | 2004-08-01 |
| EP1387400A3 (en) | 2008-04-23 |
| KR100560592B1 (ko) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3959335B2 (ja) | 磁気記憶装置及びその製造方法 | |
| US6956765B2 (en) | Magneto-resistance effect element, magnetic memory and magnetic head | |
| JP3863536B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
| US8040724B2 (en) | Magnetic domain wall random access memory | |
| US7630232B2 (en) | Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications | |
| JP5193419B2 (ja) | スピン注入磁気ランダムアクセスメモリとその書き込み方法 | |
| CN101527166B (zh) | 非易失性磁存储装置 | |
| US7848137B2 (en) | MRAM and data read/write method for MRAM | |
| US7368301B2 (en) | Magnetic random access memory with selective toggle memory cells | |
| JP2006516360A (ja) | スピン・トランスファおよび磁気素子を使用するｍｒａｍデバイスを利用する静磁結合磁気素子 | |
| JP2009027177A (ja) | Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法 | |
| JP2002319664A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2009252878A (ja) | 磁気記憶装置 | |
| JP2011210830A (ja) | 磁気記憶素子および磁気記憶装置 | |
| JP2008171882A (ja) | 記憶素子及びメモリ | |
| US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
| JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
| JP2007053143A (ja) | 記憶素子、メモリ | |
| JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
| JP2004296858A (ja) | 磁気記憶素子及び磁気記憶装置 | |
| JP2011253884A (ja) | 磁気記憶装置 | |
| JP2009146995A (ja) | 磁気記憶装置 | |
| JP2010141258A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |