JP3646508B2

JP3646508B2 - トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド

Info

Publication number: JP3646508B2
Application number: JP06809698A
Authority: JP
Inventors: 俊彦佐藤; 亮一中谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 2005-05-11
Anticipated expiration: 2018-03-18
Also published as: SG76599A1; KR100636698B1; US6201259B1; KR19990077881A; JPH11266043A

Description

【０００１】
【発明の属する技術分野】
本発明は、高い感度を有するトンネル磁気抵抗効果素子、これを用いた磁気センサー、磁気ヘッド及び磁気メモリーに関する。
【０００２】
【従来の技術】
フィジィクスレターズ（Physics Letters）, 54A巻 (1975年), 3号, 225ページ（文献１）には、トンネル磁気抵抗効果に基づく磁気センサーとして、TMR素子が提案されている。TMR素子は、従来の磁気抵抗効果素子（MR素子）に比べ大きな磁気抵抗効果を示すため、将来の再生用磁気ヘッドとしての応用が期待されている。
【０００３】
TMR素子は図３に示すように、絶縁体層３１０を磁性層１１０及び磁性層２１０で挟んだ構造を持つ。これら二種類の磁性層１１０及び２１０が異なる保持力を有する場合、外部磁界８００の変化に対応して、各磁性層の磁化の向きの関係が、互いに平行である場合と反平行である場合との間を変化する現象が起こる。一方、上記二種類の磁性層間にバイアス電圧Ｖを印加すると、誘電体層を介したトンネル電流Ｉが流れる、トンネル抵抗Ｒが、Ｒ＝Ｖ／Ｉで定義できる。このトンネル抵抗Ｒの大きさを観測すると、上記磁性層間の磁化の向きが平行か反平行であるかによって、トンネル抵抗Ｒも変化する。このような、外部磁界によって変化するトンネル抵抗Ｒの変化を捕らえて磁気センサーとするのが、上記トンネル磁気抵抗効果に基づくTMR素子である。
【０００４】
【発明が解決しようとする課題】
従来の磁気抵抗効果素子（MR素子）は、素子の端子間を電流バイアスし、外部磁界変化によって端子間に発生する、電圧変化を検出する回路構成が取られている。従来のMR素子をTMR素子に置き換えれる場合、端子間のインピーダンスに大きな差があることが問題である。
【０００５】
実際、ジャーナルアプライドフィジクス（J. Appl. Phys.） 79巻 (1996年), 8号, 4724ページ（文献２）に見られるように、従来のMR素子が数十オーム程度の大きさであるにも関わらず、TMR素子の端子間インピーダンスは、数キロオーム以上である。その主な理由は、誘電体トンネルバリア層の作製方法の制御性にある。文献２に見られるように、必要とされる１〜２ナノメートル程度のトンネルバリアが、同程度の厚さのAl等による金属膜の酸化によって得られる。ピンホールによるリーク電流が少ないトンネルバリア層を作製するには、十分厚い平均膜圧を必要とする。その結果、トンネル抵抗が一定の値以下には下げられない。また、この方法で作製される素子間のトンネル抵抗値のばらつきは大きい。なぜならば、トンネル抵抗の値は、トンネルバリア層の厚さに指数的に依存し、誘電体層の厚さのわずかなばらつきが、大きなトンネル抵抗のばらつきとなって現れるからである。特に、同一基板上に作製される素子間のトンネル抵抗値のばらつきに比べ、異なる基板に作製される素子のばらつきは大きくなる。なぜならば、酸化過程の再現性及び制御性が十分ではないからでる。
【０００６】
以上述べたように、本発明が解決しようとする課題は、（１）TMR素子と外部回路とのインピーダンス整合の問題、（２）素子間の特性ばらつきの低減、である。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、図１に示すような、ＭＯＳ型電界効果トランジスタ（MOSFET）を利用した構成を用いる。図１に示した素子の一部は、ｐ型シリコン基板７００上に、ｎ型にドープされたソース領域７１０、ドレイン領域７２０、及び、ゲート酸化膜５００を有し、さらに、このゲート酸化膜上に磁性体ゲート電極１００を設けた、いわゆるＭＯＳＦＥＴの構成を取っている。通常のＭＯＳＦＥＴと異なる点は、ゲートに磁性体を使っている点に加え、さらに、その上面全体にトンネル酸化膜３００が積層され、このトンネル酸化膜３００上に、磁性体層２００と非磁性体層４００が設けられている点にある。この状況では、磁性体ゲート電極１００と磁性体層２００が上下に重なり合う領域で、トンネル酸化膜３００の一部を介したトンネル接合が形成されている。磁性体ゲート電極１００と非磁性体層４００との間においても、同様のトンネル接合が形成されている。
【０００８】
この素子のバイアス条件は、磁性体層２００に対するソース領域７１０、ドレイン領域７２０の電位及びこれらの電位差、及び、磁性体層２００と非磁性体層電極４００の間に印加されるバイアス電圧Ｕ６２０によって決められる。なお、磁性体ゲート電極１００と磁性体層２００の間に発生する電圧１５０をＶと記した。
【０００９】
図２（１）に、上記の素子の等価回路を示した。図２（１）において、磁性体層２００と磁性体ゲート電極１００との間に形成されるトンネル接合の、トンネル抵抗５５０をＲ１、トンネル接合容量５６０をＣ１、と記した。磁性体層２００と磁性体ゲート電極１００の間のトンネル現象には、従来の、異なる保持力を有する磁性体間のトンネル接合と同じように、トンネル磁気抵抗効果が発生する。そのため、図２ではトンネル抵抗５５０を、外部磁界８００によって変化する、可変抵抗とした。一方、非磁性体層４００と磁性体ゲート電極１００との間に形成されるトンネル接合の、トンネル抵抗５７０をＲ２、トンネル接合容量５８０をＣ２と記した。この接合においては、上記のようなトンネル磁気抵抗効果は生じない。
【００１０】
ここで、バイアス電圧Ｕが印加された非磁性体層４００から、トンネル酸化膜３００と磁性体ゲート電極１００を経由し、磁性体層２００へ通じる電流経路を考える。磁性体ゲート電極１００と磁性体層２００の間に発生する電圧Ｖ（１５０）は、バイアス電圧Ｕ６２０が二つのトンネル抵抗Ｒ１（５５０）とＲ２（５７０）によって分圧された電圧 V = {1/(1+R2/R1)}*U となる。外部磁界８００が変化すると、上記トンネル磁気効果により、トンネル抵抗R1（５５０）が変化し、上記分圧比が変化して、電圧Ｖ（１５０）が変化する。ところが、磁性体ゲート電極１００は、ゲート酸化膜５００を介して、ソース、ドレイン間に形成されるチャネルに容量的に結合されているため、電圧Ｖ（１５０）の変化は、ドレイン電流６８０の変化を生ずる。したがって、ドレイン電流６８０の変化を観測すれば、外部磁界８００の変化が観測できる。
【００１１】
この対応関係を示したのが図２（２）及び（３）である。これらの図において、横軸は、外部磁界８００を表し、グラフの左端では、磁性体層２００と磁性体ゲート電極１００の双方が飽和するに十分な大きさの磁界となっているものとする。ここで、説明の便宜上、仮に、磁性体ゲート電極１００が硬磁性体、磁性体層２００が軟磁性体であるとする。図中の白抜きの矢印は、飽和した状態の硬磁性体の磁化の向きを表し、黒塗りの矢印は、飽和した軟磁性体の磁化の向きを表している。この状態から、外部磁界８００の向きを回転させるか、大きさを減少させ、両磁性体の磁化の向きに平行な外部磁界の成分の大きさがゼロとなるまで減少させても、各磁性体の磁化の向きは変化しない。このため、トンネル抵抗Ｒ１及びＲ２の値は変化しないから、ＴＭＲ出力Ｖ（１５０）は変化しない。ところが、外部磁界８００の平行成分の大きさがゼロを通り、その向きが変化して再び増加すると、軟磁性体の磁化の向きは、この変化した外部磁界８００の向きに追従するが、硬磁性体の方は、その保持力のために、その向きが変化せず、磁化の向きが保たれる。このため、トンネル磁気抵抗効果により、両磁性体の磁化の向きの違いに依存して、トンネル抵抗Ｒ１（５５０）が増加する。このため、図２（２）に示すように、ＴＭＲ出力Ｖ（１５０）が増加する。この状態から、さらに外部磁界８００の大きさを増加させる（すなわち、横軸をさらに右に辿ると）、硬磁性体の磁化も徐々に反転し、両磁性体の向きは、再び平行となる。このため、トンネル抵抗Ｒ１（５５０）は減少して、ほぼもとの値に戻る。
【００１２】
一方、磁性体ゲート電極１００以下に形成されているMOSFETは、以下のようなバイアス条件になっている。すなわち、両磁性体の磁化が平行であって、ＴＭＲ出力Ｖ（１５０）が低い状態の、MOSFETのソース電位を基準とした磁性体ゲート電極１００の電位は、上記ソース電位を基準としたドレインの電位よりも低く、ソース−ドレイン間に十分な反転層が形成されておらず、少なくとも、チャネルの形成が無い状況であるようになっている。さらに、両磁性体の磁化が反平行により近くなって、ＴＭＲ出力Ｖ（１５０）が高い状態の、MOSFETのソース電位を基準とした磁性体ゲート電極１００の電位は、ソース−ドレイン間に十分な反転層が形成されているか、または、チャネルが形成されている状況であるように設定される。
【００１３】
なお、フィジクスオブセミコンダクタデバイシス、ジョン・ウィリアンドサンズ、ニューヨーク（Physics of Semiconductor Devices，John Wiley & Sons, New York），1981，第8章（文献３）に述べられているように、通常、上記チャネルの形成が有る場合を、MOSFETのＯＮ状態と呼び、チャネルの形成が無く、ドレイン電流の大きさが無視できる程度に小さい場合を、MOSFETのＯＦＦ状態と呼ぶ。また、MOSFETがＯＦＦ状態からＯＮ状態に遷移する時の磁性体ゲート電極１００の電位を、ゲート閾電圧ＶTHと呼ぶ。
【００１４】
ＴＭＲ出力Ｖ（１５０）の変化に対応して、MOSFETのドレイン電流ＩＤ（６８０）は、図２（３）に示すように変化する。すなわち、ＴＭＲ出力Ｖ（１５０）がゲート閾電圧ＶTHを越える電圧まで上昇すると、これまで、オフ状態に会ったMOSFETがオン状態となり、ドレイン電流ＩＤ（６８０）が急激に増加する。両磁性体の磁化の向きが反平行であって、ＴＭＲ出力Ｖ（１５０）がゲート閾電圧ＶTHを越えている間はＭＯＳトランジスタはＯＮ状態を保つが、外部磁界８００が十分大きくなり、両磁性体の磁化の向きが再び平行となる状態に近づくと、ＴＭＲ出力Ｖ（１５０）がゲート閾電圧ＶTHより小さくなった瞬間に、ＭＯＳトランジスタはＯＦＦ状態へと遷移する。このような、ドレイン電流ＩＤ（６８０）の急峻な変化は、ＴＭＲ出力Ｖ（１５０）の変化の増幅の結果得られる効果である。
【００１５】
ところで、上記、ゲート閾電圧ＶTHは、MOSFETのバイアス条件の設定によって変化させることができる。例えば、両磁性体の磁化が平行であってＴＭＲ出力Ｖ（１５０）が低い状態において、バイアス電圧Ｕ６２０の設定により、上記ソース電位に対する磁性体ゲート電極１００の電位を調節して、あらかじめ反転層をある程度形成しておけば、軟磁性体である磁性体層２００の磁化がわずかに回転しＴＭＲ出力Ｖ（１５０）がわずかに変化しただけで、MOSFETはＯＮ状態に遷移することができる。一方、バイアス電圧Ｕ６２０を負にバイアスしておき、ＴＭＲ出力Ｖ（１５０）が低い状態において、MOSFETには反転層が形成されない状態にしておけば、軟磁性体である磁性体層２００が十分に回転してＴＭＲ出力Ｖ（１５０）が十分に大きくならない限り、MOSFETはＯＮ状態に遷移しない。すなわち、図２（２）におけるゲート閾電圧ＶTHは、バイアス電圧Ｕ６２０の大きさと、接地電位に対するソース電位の設定によって、変化させることができる。言い換えれば、ＴＭＲ出力Ｖ（１５０）、すなわち外部磁界８００が、どの値を取った時点でMOSFETが反転するかは、これらのバイアス条件の設定次第で変更することができることを意味している。
【００１６】
この特長は、従来のＭＲ素子が、強磁性体膜をＭＲ素子に隣接して成膜し、磁気的バイアスを用いて動作点を設定してきたのとは、大きく異なる点である。すなわち、本発明による磁気センサーでは、磁気バイアス用の強磁性体膜は必ずしも必要ではない。
【００１７】
上記ドレインバイアス端子は外部回路に接続され、ドレイン電流が、上記素子の出力信号とされる。このため、本素子の出力インピーダンスは、ソース、ドレイン間のインピーダンスで決まる。この出力インピーダンスは、上記チャネルの幅の設計や、バイアス条件によって、大きい選択範囲を持っている。したがって、本発明が解決しようとする課題のうち、（１）TMR素子と外部回路とのインピーダンス整合の問題が解決できる訳である。
【００１８】
また、本発明の特徴は、本来、ポリシリコン等を用いて作製されるMOSFETのゲートを、TMR効果によって電位変動する磁性体ゲート電極１００に置き換えた点にあると言うこともできる。これは、TMR素子とMOSFETを個別に作製して、電圧Ｖ（１５０）に対応するTMR素子の出力を、金属配線、等、によって従来のMOSFETのポリシリコンゲートに接続して、見かけ上図２の等価回路と等しい状況を実現したものとは異なっている。なぜなら、本発明による磁性体ゲート電極１００とチャネルの結合が、ゲート酸化膜５００を介する容量的なもののみであり、両者の電気的接続を実現する配線が存在していないからである。この事実によって、配線の存在によって混入してくる雑音を、著しく低減させる効果が得られる。
【００１９】
ところで、バイアス電圧Ｕが印加された非磁性体層４００から、トンネル酸化膜３００と磁性体ゲート電極１００を経由して磁性体層２００へ通じる電流経路において、二つのトンネルバリアが存在する。ここで、バイアス電圧Ｕの分圧比 1/(1+R2/R1) は、上記二つの抵抗の比 R2/R1 で決まり、各抵抗の絶対値によって決まるわけではない。一方、上記二つのトンネルバリアは、磁性体ゲート電極１００上に形成された同一のトンネル酸化膜３００によって実現されたトンネルバリアである。このため、トンネル酸化膜３００の膜厚が両接合部に亘って均一であれば、上記トンネルバリアのトンネル抵抗は、ほぼ、磁性体ゲート電極１００と、磁性体層２００または非磁性体層４００の重なり合いの度合い（すなわち、接合面積の大きさ）によって決まる。言い換えれば、トンネル酸化膜３００の膜厚の均一性さえ確保されれば、バイアス電圧Ｕの分圧比 1/(1+R2/R1) は、接合面積の比のみによって決まることになるのである。リソグラフィー技術に基づく微細加工技術を用いて、接合面積は十分精密に制御できる。したがって、素子作製時に生じるトンネル酸化膜３００の平均膜厚の再現性が乏しくても、膜面内の均一性が確保されていれば、素子間のバラツキが極めて少ない分圧比 1/(1+R2/R1) が得られるのである。このような特徴によって、本発明が解決しようとする課題、（２）素子間の特性ばらつきの低減、が解決できるのである。
【００２０】
【発明の実施の形態】
(実施例１)
図２に、本発明に基づいたMOSFET型のトンネル接合型磁気抵抗効果（ＴＭＲ）素子の作製プロセスを示す。図４では、左側の列に、素子作製の各段階における断面図、右側の列に平面図を描いてある。
【００２１】
図４（１）は、通常のＭＯＳＦＥＴ作製プロセスによって、Ｐ型シリコン基板７００を部分酸化して厚い酸化膜領域５１０を形成し、リソグラフィーによってパターン化した高濃度ドープ領域（すなわち、ソース領域７１０及びドレイン領域７２０）を形成した後、薄いゲート酸化膜５００を成長してパターン化し、上記高濃度ドープ領域へのコンタクトホールを作製したところを示している。
【００２２】
次に、図４（２）に示したように、磁性体ゲート電極１００を形成し、その上に、トンネル酸化膜３００を形成する。本実施例では、上記磁性体ゲート電極１００の材料物質として、Co-17at%Pt を用いた。これ以外にも、Co-Cr-Ta 等の Co 系合金に代表される、硬磁性体材料が、本磁性体ゲート電極１００として利用できる。また、反強磁性体材料によって強磁性体材料の磁化状態を固定する効果により、硬磁性体の代わりにNi-Fe/Mn-20at%Ir/Cu/Hf/SiO2/Si (基板）の多層構造を用いることもできる。ここで、Cu/Hfの２層は、反強磁性層Mn-20at%Irの結晶の配向性を制御する目的で導入される。
【００２３】
トンネル酸化膜３００は、アルミニウム、の１〜２ナノメートル程度の薄い金属膜を形成した後、酸素雰囲気中で酸化するか、酸素プラズマによって酸化するか、いずれかの方法で形成した。酸化膜材料としては、Si, Ge, Zr, Hf, 等の金属酸化膜を使うこともできる。これらの方法によって得られるトンネル酸化膜３００の膜厚は、磁性体ゲート電極１００上でほぼ一様であった。さらに、磁性体層２００と非磁性体層４００を形成し、二つのトンネル接合を一つの磁性体ゲート電極１００上に形成した。上記磁性体層２００として、 Ni-20at%Fe, Ni-16at%-18at%Co, Co-10at%Fe, 等の、軟磁性材料を用いることができる。なお、磁性体層２００に、磁性体ゲート電極１００に用いた硬磁性体を用いて磁性体ゲート電極１００に、ここに挙げた軟磁性体材料を用いても、同様のトンネル磁気抵抗効果が得られる。次に、非磁性体層４００の材料としては、通常の半導体素子に用いられる非磁性金属配線材料（たとえば、Al, W, Cu 等) を用いることができる。これらの行程の後、コンタクトホール６６２及び６４２を形成し、ソース領域７１０及びドレイン領域７２０の各領域に金属配線を施し、また、磁性体層２００、非磁性体層４００、にも配線を施して、基板バイアス端子を除けば５端子を有する素子とした。これによって、図１に示した素子構造を実現することが出来た。
【００２４】
本発明による磁界センサーは、従来のTMRセンサーに比べ、その信号対雑音比が２桁以上増加した。トンネル磁気抵抗効果により、外部磁界の変化は、まず第一に、磁性体ゲート電極１００の電位変化という信号を生み出す。この変化がドレイン電流を変化させ、外部磁界の変化の検出信号となる。本発明によれば、この信号発生箇所（すなわち、磁性体ゲート電極１００）がMOSFET構造の中に組み込まれていることから、発生した信号は、雑音の混入を受ける間もなく、直ちに素子内で増幅されていると考えることが出来る。この事実が、上記のような大幅な信号対雑音比を実現した理由であると考えることができる。
【００２５】
ところで、磁性体ゲート電極１００に（ゲート酸化膜５００を介さずに）、直接、金属配線の一端を接続し、他の一端に、磁性体−磁性体のトンネル接合と磁性体−非磁性体のトンネル接合を並列に接続して、見かけ上、図２の等価回路と同等の状況を作り出すことは可能である。しかし、本発明による構造では、上記の作製プロセスの説明から明らかなように、磁性体−磁性体のトンネル接合と磁性体−非磁性体のトンネル接合が、必ず対になって磁性体ゲート電極１００上に作製されなければならないとしている点で、この状況とは異なっている。特に、この制約によって、素子間の分圧比 1/(1+R2/R1)のバラツキが押さえられる効果が生じるのである。また、上記、金属配線の存在によって、ノイズが混入する確率が増大し、信号対雑音比の劣化につながる。
【００２６】
(実施例２)
接合面積に対するバイアス条件について次に述べる。
【００２７】
図５は、実施例１とは異なる作製プロセスに基づく、本発明の第２の実施例を示す。実施例１では、ソース領域７１０、ドレイン領域７２０、磁性体層２００、及び、非磁性体層４００への電気的配線は、すべて独立した４本の配線としていた。ところが、本実施例では、ソース領域７１０と非磁性体層４１０を素子の内部で結びつけ、また、ドレイン領域７２０と磁性体層２１０を素子の内部で結びつけた構造を用いている。
【００２８】
図５において、図５（１）と図５（２）は、図４（１）及び（２）に示した作製プロセスと同じである。図５（３）において、ゲート酸化膜５００とトンネル酸化膜３００を貫通して、ソース領域７１０につながるコンタクトホール６６３、及び、ドレイン領域７２０につながるコンタクトホール６４３を形成し、各々に磁性体層２１０及び非磁性体４１０を形成したものである。磁性体層２１０及び非磁性体層４１０がそれぞれ、ドレイン、ソース、のバイアス用外部回路に接続される。なお、磁性体層２１０及び非磁性体層４１０等の材料は、実施例１で示されたものを用いた。
【００２９】
本実施例では、ソース−ドレイン間のバイアスと、二つのトンネル接合を有するTMR素子部のバイアスが、一つの外部回路から供給される。そのため、磁性体ゲート電極１００によるゲートバイアスの大きさは、直接、分圧比 1/(1+R2/R1)で決まってしまう。そのため、あらかじめ、良好なゲートバイアスとなるようトンネル抵抗の値の比、R2/R1 、を設定しておくことが必要である。前述のように、比R2/R1 は、磁性体ゲート電極１００と、磁性体層２１０または非磁性体層４１０の重なり合いの度合いの比、すなわち、接合面積の比によって決まる。このため、本実施例では、図５（４）に示したように、磁性体層２１０と非磁性体層４１０の幅に差をつけてあり、これらの幅の大きさの比が所望の比R2/R1と一致するよう設計されている。
【００３０】
本実施例により、４本の配線端子が２本に低減され、素子設計及び作製プロセスが簡略化されるメリットがあった。
【００３１】
(実施例３)
次に、本発明のトンネル磁気抵抗効果素子の磁気メモリーへの応用について述べる。
【００３２】
図６は、磁気メモリーセルを構成した、本発明の第３の実施例を示す。図６（１）〜（３）は、図４及び５に示したプロセスを用い、MOSFET型トンネル磁気抵抗効果（ＴＭＲ）素子を構成したことを示している。図６において、左側の列は、右側の列の平面図の中心線上での、断面図である。図６（３）では、ゲート酸化膜５００を貫通したコンタクトホール６６３を介して、磁性体層２１０とソース領域７１０を接続し、非磁性体層４２０は、素子内では、ドレイン領域７２０に接続されておらず、ドレイン領域７２０への配線は、コンタクトホール６４２を用いて独立に行う。
【００３３】
本実施例では、さらに、二つのトンネル接合の上部に、絶縁体層５１０に埋め込まれた金属配線を設け、これを書き込み線９００と呼ぶ。さらに、書き込み線９００の上方に、これに直交するように配置された金属配線を施し、これを、書き込みバイアス線９０２と呼ぶ。これら二本の配線は、磁性体層２１０及び非磁性体層４２０に、絶縁性が確保できる範囲で出来るだけ接近して配置されており、磁性体ゲート電極１００の表面から３０ナノメートル程度上方に書き込み線９００が形成され、さらに、その２０ナノメートル上方に書き込みバイアス線９０２が形成されている。また、絶縁体層５１０にコンタクトホール６４５を通して、非磁性体層４２０にバイアスを加えるための金属配線が施され、この金属配線をワード線９１０と呼び、これを書き込み線９００に平行に設置する。一方、コンタクトホール６４２を通してドレイン領域７２０へ金属配線が施される。この金属配線をデータ線９１２と呼び、上記、書き込み線９００及び、ワード線９１０に垂直、書き込みバイアス線９０２に平行に配置される。また、磁性体層２１０及びソース領域７１０をバイアスするために、コンタクトホール６６５を通して金属配線に接続する。この金属配線を接地線９１４と呼び、データ線９１２に平行に配置する。各金属配線、すなわち、書き込み線９００、書き込みバイアス線９０２、ワード線９１０、データ線９１２，接地線９１４は、すべて異なる高さで、絶縁体層５１０に埋め込まれている。
【００３４】
この磁気メモリーセルでは、１ビットの情報を磁性体ゲート電極１００の磁化状態に対応させて記憶している。磁性体ゲート電極１００は、書き込み線９００と書き込みバイアス線９０２の双方に電流を流し、これによって誘導される磁界によって磁化される。磁性体ゲート電極１００のこの磁化状態から磁化を反転させた状態へ遷移させるには、上記、書き込み線９００と書き込みバイアス線９０２の双方に、逆極性電流を流せばよい。ここで、磁性体ゲート電極１００の保持力を十分大きなものにしておけば、書き込み線９００または書き込みバイアス線９０２のどちらか一方のみの電流バイアスでは、磁化が反転しない状況を作り出すことができる。本実施例では、磁性体ゲート電極１００の材料としてコバルトを用いた。
【００３５】
トンネル磁気抵抗効果により、磁性体ゲート電極１００の磁化状態の変化は、磁性体層２００と磁性体ゲート電極１００の間のトンネル抵抗R2を変化させ、分圧比 1/(1+R2/R1)を変化させる。この変化は、非磁性体層４２０へつながるワード線９１０をバイアスしたとき発生する、MOSEFETのゲート電極としての磁性体ゲート電極１００の電位を変化させる。したがって、磁性体ゲート電極１００の磁化状態の変化は、ドレイン領域７２０につながるデータ線９１２をバイアスして得られるドレイン電流の変化となって、観測されることとなる。上記分圧比を適当に設定しておけば、ドレイン電流は、磁性体ゲート電極１００の磁化状態に対応して、ゼロから十分大きい有限の値の二値間を変化する。したがって、上記ドレイン電流の変化が、上記磁性体ゲート電極１００の磁化状態として蓄えられた１ビットの情報を担う電流信号として機能している。
【００３６】
複数の上記メモリーセルをアレイ状に配置し、同じ列に並ぶセルが一本の書き込み線９００、及び、一本のワード線９１０を共有し、また、同じ行に並ぶセルが、一本の書き込みバイアス線９０２、一本のデータ線９１２、及び、接地線９１４を共有するように配線を行えば、いわゆるランダムアクサスメモリ（ＲＡＭ）を形成することが出来る。アレイ中の特定のセルへ書き込みを行うには、まず、そのセルが属する行が共有する書き込みバイアス線９０２に通電し誘導磁界を発生する。この状態では、誘導磁界強度が不十分であるため、磁性体ゲート電極１００の磁化は反転しない。この状態に引き続いて、上記セルの属する列が共有する書き込み線９００に通電する。これによって、選択されたセル中の磁性体ゲート電極１００の磁化が反転するに十分な磁界が印加でき、書き込み動作が完了する。また、アレイ中の特定のセルの情報を読み出すには、そのセルが属する列が共有するワード線９１０をバイアスし、その他の列のワード線は接地電位とし、かつ、そのセルが属する行が共有するデータ線９１２のみをバイアスし、それ以外のデータ線を接地電位とすることによって、バイアスされたデータ線９１２上に生じる電流信号として取り出される。
【００３７】
容量に蓄積される電荷によって情報を蓄える従来のＤＲＡＭに比べ、本実施例に基づく磁気メモリー素子では、磁性体ゲート電極１００の保磁力によって、外部回路からの電力供給を絶っても情報が失われない点に最大の特徴がある。その意味で、本磁気メモリセルによって構成されるＲＡＭは、不揮発性のＲＡＭである。一方、書き込み線９００への１ナノ秒程度の電流パルス印加により、磁性体ゲート電極１００の磁化状態は反転する。したがって、従来のＤＲＡＭに同等かそれ以上に高速な書き込み動作が可能である。高速の書き込み動作が得られる点で、本発明のＲＡＭは、不揮発性を有するフラッシュメモリを凌駕している。
【００３８】
なお、本発明は、米国特許第5,654,566号明細書に開示されている、磁性体とFETを用いたメモリー素子の構成とは異なった構成の磁気メモリー素子である。主な相違点は、上記米国特許の発明が、ソース−ドレイン間を流れる電流キャリアのスピン保存性を利用しているのに対し、本発明では、トンネル磁気抵抗効果を基本動作原理としている点で、明らかに異なる原理に基づいている。本発明による素子の構成では、トンネル磁気抵抗効果によって発生する信号が増幅されて出力されるが、上記公知例３では、FETが用いられているにも拘わらず、そのような増幅効果とそれに伴う信号対雑音比の向上は望めない。一方、一般に、トンネル磁気抵抗効果を利用した素子の特性のバラツキは、主に、トンネル酸化膜３００の制御性の善し悪しに依存する。しかしながら、本発明は、制御性向上を克服する方法を与えているため、特性バラツキは大幅に改善されている。スピン保存性による動作原理を採用した上記米国特許に記載された素子では、特性バラツキの制御が可能であるかどうかは不明であり、また、少なくとも上記米国特許では、その方策が全く議論されていない。特性バラツキの低減は、磁気メモリーを多数集積化して利用するためには必要不可欠な用件であり、本発明はこの点においても優れている。
【００３９】
(実施例４)
次に、本発明のトンネル磁気抵抗効果素子の磁気ヘッドへの応用について述べる。
【００４０】
〈ヨーク型読み出し書き込みヘッド〉
図７は、本発明を、磁気記録媒体への読み出し書き込みヘッドとして用いた実施例の概念図を示している。図では、主要な磁極、及び、電極構造のみを示している。読み出しヘッドは、本発明によるトンネル接合型磁気抵抗効果素子を用いた磁気センサーとヨーク型ヘッドから成っている。図７において、記録媒体はＺ−Ｘ平面内に置かれ、ヘッドは記録媒体に直交するＹ軸に平行な方向から媒体表面にアクセスする関係となっている。再生ヘッドは、下部ヨーク構造２２０と上部ヨーク構造２２１が作る再生ギャップ２３０から構成され、記録ヘッドは、その上方の、磁極２２２と該上部ヨーク構造２２１からなる記録ギャップ２３１により構成されている。磁極２２２と上部ヨーク構造２２１の間には、記録コイル８５０が設けられている。
【００４１】
下部ヨーク構造２２０の一部はトンネル酸化膜３００に接触しており、磁性体ゲート電極１００との間に、トンネル接合を形成している。同様に、非磁性体電極４０１の端部も、トンネル酸化膜３００に接触しており、磁性体ゲート電極１００との間に、トンネル接合を形成している。磁性体ゲート電極１００の下部には、ゲート酸化膜５００があり、その下には、ＭＯＳトランジスターのソース及びドレインに挟まれたチャネル部が形成されてり、図１に示した実施例と同様の構成となっている。上記ヨーク構造を含むヘッド構造は、半導体プロセス技術における、酸化膜の平坦化技術及びメタライゼーション技術の組み合わせによって、容易に作製することができる。これらのヘッド構造全体は、Al２O3TiCなどの強度補強層５４０の上に張り付けられ、読み出し書き込みヘッドとして用いられる。
【００４２】
下部ヨーク構造２２０と磁性体ゲート電極１００の間に形成されるトンネル接合のトンネル抵抗をＲ１、非磁性体電極４０１の端部と磁性体ゲート電極１００の間に形成されるトンネル接合のトンネル抵抗をＲ２、とすれば、図２に示した等価回路が、本実施例においても成立する。その際、下部ヨーク構造２２０は、パーマロイ等の軟磁性材料から成り、実施例１における磁性体層２００に相当して、記録媒体の移動（または、回転）から発生する磁界の変化に対応してその磁化の向き変える部分である。磁性体ゲート電極１００は、本実施例では、Co-17at%Pt等の硬磁性体を用いる。
【００４３】
本実施例の再生ヘッドとして入出力特性は実施例１と同様、下部ヨーク構造２２０に対するソース領域７１０、ドレイン領域７２０の電位及びこれらの電位差、及び、下部ヨーク構造２２０と非磁性体層電極４０１の間に印加されるバイアス電圧Ｕ６２０によって決められる。ドレイン領域７２０を流れるドレイン電流がその出力信号とされる。
【００４４】
ところで、本実施例を、磁気抵抗ヘッド −基礎と応用−、ジョンシー、マリンソン（John C. Mallinson）著、林和彦訳、丸善、１９９６年、ｐ．７４−７５（文献４）に記載された、ヨーク型ＭＲヘッドと比較すると、特筆すべき特長が理解できる。上記文献４においては、磁気センサーとして、素子が極めて薄いＭＲ素子を用いていることから、ヨーク構造とＭＲ素子の結合効率が極めて低い。さらに、ＭＲ素子とヨーク構造は、その動作原理上、電気的に絶縁されていなければならないので、ヨーク構造とＭＲ素子には十分なギャップが必要であり、この要求が、磁束の結合効率をさらに低下させている。そのため、ヨーク構造とＭＲ素子の組み合わせでは、ヘッド構造全体の磁気リラクタンスが高くなり、記録媒体との磁束効率は極めて低くならざるを得ない。
【００４５】
一方、本実施例では、下部ヨーク構造２２０中にギャップを持ち込んだり、厚みを薄くする、等、の必要が無いことから、ヘッド構造全体の磁気リラクタンスを低く保つことができ、上述のような問題を回避することができる。
【００４６】
(実施例５)
本発明のトンネル磁気抵抗効果素子の磁気ヘッドへの応用についてさらに述べる。
【００４７】
〈シールド型読み出し書き込みヘッド〉
図８は、本発明を、磁気記録媒体への読み出し書き込みヘッドとして用いた実施例の概念図を示している。図では、主要な磁極、及び、電極構造のみを示している。読み出しヘッドは、本発明によるトンネル接合型磁気抵抗効果素子を用いた磁気センサーとシールド型再生ヘッドから成っている。図８において、記録媒体はＺ−Ｘ平面内に置かれ、ヘッドは記録媒体に直交するＹ軸に平行な方向から媒体表面にアクセスする関係となっている。再生ヘッドは、下部シールド２５０と上部シールド２５１が作る再生ギャップ２６０から構成され、記録ヘッドは、上部磁極２５２と上部シールド２５１からなる記録ギャップ２６１により構成されている。上部磁極２５２と上部シールド２５１の間には、記録コイル８５０が設けられている。
【００４８】
軟磁性体ゲート電極１０１は、上部シールド２５１と下部シールド２５０のほぼ中間に配置され、その上部にはトンネル酸化膜３００が形成されており、その下部には、ゲート酸化膜５００を介してＭＯＳトランジスタのチャネル部が配置されている。硬磁性体電極２５５の端部は、トンネル酸化膜３００に接しており、軟磁性体ゲート電極１０１との間にトンネル接合を形成している。同様に、非磁性体電極４０２の端部もトンネル酸化膜３００に接しており、軟磁性体ゲート電極１０１との間にトンネル接合を形成している。
【００４９】
ＭＯＳトランジスタのソース領域７１０は、図８では、軟磁性体ゲート電極１０１の手前に描かれている。ソース領域７１０の一部には、トンネル酸化膜３００とゲート酸化膜５００を貫通するコンタクトホールが設けられている。ドレイン領域７２０は、図の奥手に位置し、軟磁性体ゲート電極１０１の背後に存在している。ソース領域７１０と同様、ドレイン領域７２０へのコンタクトホールが設けられていることは言うまでもない。この状況をさらに明確に示すために、硬磁性体電極２５５を含むＺ−Ｘ平面に平行な断面図を図９を示す。図９において、ＭＯＳトランジスタのソース領域７１０及びドレイン領域７２０の間に形成されるチャネル部が、記録媒体を含む面と平行（すなわちＺ−Ｘ平面内）に配置されることが明確に示されている。
【００５０】
また、図９に示すように、軟磁性体ゲート電極１０１、各シールド、磁極、等、の金属部は、層間絶縁層５２０、層間絶縁層５２１、及び、層間絶縁層５２２内に埋め込まれている。また、これら磁極及びシールド等の金属部は、半導体プロセス技術における、酸化膜の平坦化技術及びメタライゼーション技術の組み合わせによって作製される。これらのヘッド構造全体は、Al２O3TiCなどの強度補強層５４０の上に張り付けられ、読み出し書き込みヘッドとして用いられる。作製プロセスの重要部分をより明確にするために、図１０に作製順序の概略を示した。図１０は、記録媒体に垂直で、軟磁性体ゲート電極１０１の断面を含む（すなわちＺ−Ｙ平面に平行な）断面図である。図１０（ａ）は、ＭＯＳトランジスタ上に本発明による磁気センサー部を作製した直後の状況を示す。
【００５１】
ＭＯＳトランジスタは、いわゆるＳＯＩ（Silicon On Insulatorハ）基板上に作製される。ＳＯＩ基板として、酸素打ち込みとそれに引き続く熱処理によって埋め込み酸化膜層が形成される、ＳＩＭＯＸ（Seperation by Implanted Oxygen) 基板、等、が好適である。ＳＯＩ基板は、Ｓｉ基板７０３上に形成されている埋め込み酸化膜層７０２と、その上部に形成される上部Ｓｉ層７０１から成る。上部Ｓｉ層７０１は、ＭＯＳトランジスタが形成可能であるような高品質のＳｉ層でなければならない。トンネル酸化膜３００を形成し、硬磁性体電極２５５及び非磁性体電極４０２を形成した後、これらの電極構造は、層間絶縁層５２０によって埋め込まれ、ＣＭＰ（Chemical-Mechanical Polishing）法、等、によって上部が平坦化される。同様な、メタライゼーションと平坦化技術によって、上部シールド２５１、上部磁極２５２、記録コイル８５０、等が形成され、層間絶縁層５２１、５２２に埋め込まれ、その上部に強度補強層５４０が形成される（図１０（ｂ）参照）。次に、Ｓｉ基板７０３、及び、埋め込み酸化膜層７０２が裏面から除去される。そのためには、例えば、ヒドラジンによるＳｉ基板７０３のウェットエッチング、及び、フッ酸による埋め込み酸化膜層７０２のウェットエッチング、等、の手段を用いることができる。その際、エッチングに対する、強度補強層５４０側のマスキングを行うことは言うまでもない（図１０（ｃ）参照）。その後、シールド２５０を裏面に形成して、プロセスを終了する（図１０（ｄ）参照）。
【００５２】
硬磁性体電極２５５と軟磁性体ゲート電極１０１との間に形成されるトンネル接合のトンネル抵抗をＲ１、非磁性体電極４０２と軟磁性体ゲート電極１０１との間に形成されるトンネル接合のトンネル抵抗をＲ２、とすれば、図２に示した等価回路が、本実施例においても成立する。その際、軟磁性体ゲート電極１０１は、パーマロイ等の軟磁性材料から成り、記録媒体の移動（または、回転）から発生する磁界の変化に対応してその磁化の向き変える部分である。硬磁性体電極２５５は、本実施例では、Co-17at%Pt等の硬磁性体を用いる。
【００５３】
本実施例の再生ヘッドとして入出力特性は実施例１と同様、硬磁性体電極２５５に対するソース領域７１０、ドレイン領域７２０の電位及びこれらの電位差、及び、硬磁性体電極２５５と非磁性体層電極４０２の間に印加されるバイアス電圧Ｕ６２０によって決められる。ドレイン領域７２０を流れるドレイン電流がその出力信号とされる。
【００５４】
外部回路とのインピーダンス整合が取れ、極めて信号対雑音比の高い（従来の１００倍程度）、磁気センサー及び磁気記録再生ヘッド、が得られた。また、本発明では、その素子構造に由来して、極めて、素子間の特性バラツキが小さいという特徴を有し、この特徴を利用して、不揮発性かつ高速（書き込み／読み出し時間は１０ナノ秒程度）のメモリセル、及び、これらが集積化されたメモリーアレイを作製することが出来た。
【００５５】
【発明の効果】
TMR素子と外部回路とのインピーダンス整合が取れ、素子間の特性ばらつきが低減された、高感度のトンネル接合型磁気抵抗効果素子が得られる。
【図面の簡単な説明】
【図１】本発明のトンネル接合型磁気抵抗効果素子の構成を示す概念図。
【図２】本発明のトンネル接合型磁気抵抗効果素子における等価回路およびその効果を示す図。
【図３】従来のトンネル接合型磁気抵抗効果素子の構成と外部回路との関係を示す図。
【図４】本発明のトンネル接合型磁気抵抗効果素子の一実施例である作製プロセスを示した図。
【図５】本発明のトンネル接合型磁気抵抗効果素子の別の一実施例である作製プロセスを示した図。
【図６】本発明のトンネル接合型磁気抵抗効果素子を用いた一実施例の磁気メモリの作製プロセスを示した図。
【図７】本発明のトンネル接合型磁気抵抗効果素子をヨーク型読み出し書き込みヘッドに用いた構成を示す概念図。
【図８】本発明のトンネル接合型磁気抵抗効果素子をシールド型読み出し書き込みヘッドに用いた構成を示す概念図。
【図９】本発明の一実施例である、トンネル接合型磁気抵抗効果素子をシールド型読み出し書き込みヘッドに用いた構成の断面図。
【図１０】本発明の別の一実施例である、トンネル接合型磁気抵抗効果素子をシールド型読み出し書き込みヘッドに用いたヘッドの作製プロセスを示した断面図。
【符号の説明】
絶縁体層…３１０、磁性層…１１０、２１０、外部磁界…８００、ｐ型シリコン基板…７００、ソース領域…７１０、ドレイン領域…７２０、ゲート酸化膜…５００、磁性体ゲート電極…１００、トンネル酸化膜…３００、磁性体層…２００、２１０、非磁性体層…４００、４１０、４２０、バイアス電圧Ｕ…６２０、電圧Ｖ…１５０、トンネル抵抗Ｒ１…５５０、トンネル接合容量Ｃ１…５６０、トンネル抵抗Ｒ２…５７０、トンネル接合容量Ｃ２…５８０、ドレイン電流…６８０、コンタクトホール…６６２、コンタクトホール…６４２、コンタクトホール…６６３、コンタクトホール…６４３、６６５、６４５、絶縁体層…５１０、ワード線…９００、データ線…９１０、データ線…９１２、接地線…９１４、下部ヨーク構造…２２０、上部ヨーク構造…２２１、再生ギャップ…２３０、磁極…２２２、記録ギャップ…２３１、記録コイル…８５０、非磁性体電極…４０１、強度補強層…５４０、下部シールド…２５０、上部シールド…２５１、再生ギャップ…２６０、上部磁極…２５２、記録ギャップ…２６１、軟磁性体ゲート電極…１０１、硬磁性体電極…２５５、非磁性体電極…４０２、層間絶縁層…５２０、層間絶縁層…５２１、層間絶縁層…５２２、Ｓｉ基板…７０３、埋め込み酸化膜層…７０２、上部Ｓｉ層…７０１、非磁性体電極…４０２。

Claims

基板上に、ソース領域、ドレイン領域及びゲート絶縁膜を有し、該ゲート絶縁膜上に、第一の磁性体膜からなるゲート電極を設けた電界効果トランジスタ素子において、
前記第一の磁性体膜上の一部にトンネル接合膜を介して積層された第二の磁性体膜を有し、かつ、該第一の磁性体膜上の他の一部に前記トンネル接合膜を介して積層された非磁性体膜とを有する磁気抵抗効果素子の、前記第一の磁性体膜と前記第二の磁性体膜の間のトンネル電流にはトンネル磁気抵抗効果が発生し、かつ、前記第一の磁性体膜と前記非磁性体膜との間のトンネル電流には、トンネル磁気抵抗効果が発生しないことを特徴とするトンネル磁気抵抗効果素子。
上記第一の磁性体膜と上記第二の磁性体膜の間の上記トンネル接合膜と、前記第一の磁性体膜と上記非磁性体膜との間のトンネル接合膜が、直列に、定電圧バイアス回路に接続されていることを特徴とする請求項１記載のトンネル磁気抵抗効果素子。
上記第一の磁性体膜が硬磁性体膜であるとき、上記第二の磁性体膜の材料は軟磁性体であり、該第一の磁性体膜が軟磁性体膜であるとき、該第二の磁性体膜の材料は硬磁性体であることを特徴とする請求項１又は２に記載のトンネル磁気抵抗効果素子。
上記硬磁性体膜として、Ｃｏ−１７ａｔ％Ｐｔ膜、Ｃｏ−Ｃｒ−Ｔａ系合金膜またはＮｉ−Ｆｅ／Ｍｎ−２０ａｔ％Ｉｒの積層膜から選ばれるいずれかを用い、かつ、上記軟磁性体膜として、Ｎｉ−２０ａｔ％Ｆｅ膜，Ｎｉ−１６ａｔ％−１８ａｔ％Ｃｏ膜またはＣｏ−１０ａｔ％Ｆｅ膜から選ばれるいずれかを用いることを特徴とする請求項３記載のトンネル磁気抵抗効果素子。
請求項１から４までのいずれかに記載のトンネル磁気抵抗効果素子を用いたことを特徴とする磁気センサー。
請求項１から４までのいずれかに記載のトンネル磁気抵抗効果素子を再生用ヘッドとして用いたことを特徴とする磁気ヘッド。
上記トンネル磁気抵抗効果素子を、ＳＯＩ基板の上部シリコン層中に形成することを特徴とする請求項６記載の磁気ヘッド。