KR100519751B1 - 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 - Google Patents

단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 Download PDF

Info

Publication number
KR100519751B1
KR100519751B1 KR10-2001-0040053A KR20010040053A KR100519751B1 KR 100519751 B1 KR100519751 B1 KR 100519751B1 KR 20010040053 A KR20010040053 A KR 20010040053A KR 100519751 B1 KR100519751 B1 KR 100519751B1
Authority
KR
South Korea
Prior art keywords
insulating layer
tmr
layer
memory device
single transistor
Prior art date
Application number
KR10-2001-0040053A
Other languages
English (en)
Other versions
KR20030004543A (ko
Inventor
유인경
석중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0040053A priority Critical patent/KR100519751B1/ko
Publication of KR20030004543A publication Critical patent/KR20030004543A/ko
Application granted granted Critical
Publication of KR100519751B1 publication Critical patent/KR100519751B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 자기 랜덤 액세스 메모리 소자와 그 구동 및 제조방법에 관하여 개시한다. 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자는, 기판; 상기 기판에 불순물이 각각 도핑되어 있고 상호 소정 간격 이격되어 있는 제1 및 제2불순물층; 상기 기판 상에 형성되어 상기 제1 및 제2불순물층을 덮는 제1절연층; 상기 제1절연층 상으로부터 반강자성층, 접합층 및 강자성층이 순차적으로 적층되어 형성된 TMR; 상기 절연층 상에서 상기 TMR의 측면과 상부를 감싸도록 형성된 제2절연층; 상기 제2절연층 상에 형성된 워드라인; 및 상기 제1 및 제2불순물층을 사용하는 제1 및 제2비트라인;을 구비하며, 상기 제1 및 제2불순물층, 상기 제1 및 제2절연층과 상기 TMR이 단일 트랜지스터를 이루는 것을 특징으로 한다. 이에 따르면, 구성회로가 단순하여 고집적 제조가 용이하며 또한 수명이 연장되는 이점이 있다.

Description

단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그 구동 및 제조방법{Magnetic random access memory device with single transistor and operating and manufacturing method thereof}
본 발명은 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그 구동 및 제조방법에 관한 것으로서, 더욱 상세하게는 종래의 TMR(Tunnelling Magneto Resistive) 소자의 저항값을 읽는 대신에 TMR이 게이트를 이루는 트랜지스터의 채널에 흐르는 전류값을 읽는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그 구동 및 제조방법에 관한 것이다.
자기 랜덤 액세스 메모리(Magnetic Random Access Memory: MRAM) 소자는 불휘발성 메모리 소자로서 데이터를 저장하기 위해 물질의 자기적 성질을 이용한다. 종래의 MRAM은 속도가 빠르고 구동전압이 낮아 메모리 소자로서 이상적인 조건을 갖추었으나, 여러겹의 박막이 증착되어 형성되므로 그 구조가 복잡하고 제조가 어려우며, 기록 상태를 읽기 위해 터널 장벽(tunnel barrier)을 통과하는 터널 전류(tunnel current)를 이용하므로 터널 장벽의 수명이 짧으며, 또한 이 터널 전류를 읽기 위해서 별도의 회로를 필요로 하는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 개선하고자 창출된 것으로서, 본 발명의 목적은 종래의 TMR 소자의 저항값을 읽는 대신에 TMR이 게이트를 이루는 트랜지스터의 채널에 흐르는 전류값을 읽는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기의 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기의 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 제조방법을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자는, 기판; 상기 기판에 불순물이 각각 도핑되어 있고 상호 소정 간격 이격되어 있는 제1 및 제2불순물층; 상기 기판 상에 형성되어 상기 제1 및 제2불순물층을 덮는 제1절연층; 상기 제1절연층 상으로부터 반강자성층, 접합층 및 강자성층이 순차적으로 적층되어 형성된 TMR; 상기 절연층 상에서 상기 TMR의 측면과 상부를 감싸도록 형성된 제2절연층; 상기 제2절연층 상에 형성된 워드라인; 및 상기 제1 및 제2불순물층을 사용하는 제1 및 제2비트라인;을 구비하며,
상기 제1 및 제2불순물층, 상기 제1 및 제2절연층과 상기 TMR이 단일 트랜지스터를 이루는 것을 특징으로 한다.
상기 제1 및 제2절연층은 동일 물질이거나 또는 서로 다른 물질일 수도 있으며, 상기 TMR은 상기 제1절연층 상으로부터 강자성층, 접합층 및 반강자성층이 순차적으로 적층되어 형성될 수도 있다.
상기의 다른 목적을 달성하기 위하여 본 발명의 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법은, (가) 어드레싱을 위해 먼저 상기 제1 및 제2비트라인에 전압 Vb를 동시에 인가하고, 상기 워드라인에 전압 Vw를 인가하여 상기 TMR에 저항 R1을 형성하여 선택된 메모리 셀에 "1" 상태를 기록하는 단계; (나) 어드레싱을 위해 상기 제1 및 제2비트라인에 상기 전압 Vb과 반대되는 전압 -Vb를 동시에 인가하고, 상기 워드라인에 상기 전압 Vw와 반대되는 -Vw를 인가하여 상기 TMR에 저항 R0을 형성하여 선택된 메모리 셀에 "0" 상태를 기록하는 단계; 및 (다) 상기 제1비트라인에 전압 Vd를 먼저 인가하고, 상기 워드라인에 전압 V'w를 인가하여 상기 트랜지스터의 소스에서 드레인으로 흐르는 채널을 형성하여 상기 제2비트라인으로부터 상기 채널전류를 감지하여 기록상태를 판독하는 단계;를 구비한다.
상기 (다) 단계는 상기 제2비트라인에 접속된 감지 증폭기를 통하여 채널전류를 검출하여 수행하는 것이 바람직하다.
또한, 상기 (다) 단계에서 상기 저항 R1 및 저항 R0의 차이에 따른 채널전류의 차이를 명확히 하기 위해 상기 채널에 미리 도핑을 하는 강화 모드(enhanced mode)를 사용할 수도 있다.
상기 (다) 단계는 상기 워드라인에 펄스를 인가하여 상기 채널이 형성되는 도중에 상기 제2비트라인에서 상기 채널전류를 읽을 수도 있다.
상기 (가) 및 (나) 단계에서 제1 및 제2비트라인 모두 어드레싱에 사용하는 대신에 제1비트라인 또는 제2비트라인 중 어느 하나만 어드레싱에 사용할 수도 있다.
상기의 또 다른 목적을 달성하기 위하여 본 발명의 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자를 제조하는 방법은, (가) 반도체 기판에 불순물을 도핑하여 이격된 제1 및 제2불순물층을 형성하는 단계; (나) 상기 기판과 불순물층들 상에 제1절연층을 형성하는 단계; (다) 상기 제1절연층 상으로부터 반강자성층, 접합층 및 강자성층을 순차적으로 적층하여 TMR을 형성하는 단계; (라) 상기 제1절연층 상에서 상기 TMR의 측면과 상부를 감싸도록 제2절연층을 형성하는 단계; 및 (마) 상기 제2절연층 상에 워드라인을 형성하는 단계;를 구비하며,
상기 제1 및 제2불순물층, 상기 제1 및 제2절연층과 상기 TMR이 단일 트랜지스터를 이루는 것을 특징으로 한다.
상기 (다) 단계는 상기 제1절연층 상으로부터 강자성층, 접합층 및 반강자성층을 순차적으로 적층하여 TMR을 형성하는 단계;일 수도 있다.
상기 (다) 단계는 상기 TMR을 패터닝하여 식각하는 단계;를 더 포함할 수도 있다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예에 따른 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그 구동방법에 따른 실시예를 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 의한 메모리 트랜지스터를 구비하는 반도체 칩 내의 셀 어레이를 나타낸 평면도로서, 참조번호 10은 메모리 트랜지스터로서 단일 트랜지스터를 나타내며, 참조번호 30은 후술하는 TMR을 가리킨다. 그리고 참조부호 B1 및 B2는 각각 메모리 트랜지스터(10)의 소오스(S) 및 드레인(D)을 사용하는 제1 및 제2비트라인이고, 참조부호 W는 메모리 트랜지스터(10)의 워드라인이다. 셀 어레이는 복수개의 메모리 트랜지스터(10)를 종횡으로 배열한 것이므로, 셀 어레이에는 메모리 트랜지스터(10)의 횡 배열 수에 해당하는 워드라인과 종 배열 수의 2배에 해당하는 비트 라인이 포함되어 있다. 각 메모리 트랜지스터(10)의 제2비트라인(B2)에 흐르는 전류를 측정하기 위한 수단이 연결되어 있는데, 이는 감지 증폭기(sense amplifier: S/A)인 것이 바람직하나, 이외의 다른 전류 측정 장치가 연결될 수도 있다.
도 2는 비트라인에 수직으로 워드 라인을 따라 절개한 메모리 트랜지스터(10)의 단면도로서, 이를 참조하면 메모리 트랜지스터(10)의 내부 구성을 알 수 있다.
구체적으로, 기판(20)에 제1 및 제2 비트 라인(B1, B2)과 함께 메모리 트랜지스터가 형성되어 있다. 소스(S)와 드레인(D)은 기판(20)의 표면으로부터 소정의 깊이로 형성된 도전성 불순물층으로서 서로 소정의 거리만큼 이격되어 있다. 제1 및 제2 비트 라인(B1, B2)은 각각 소스(S)와 드레인(D)을 사용한다. 소스(S)와 드레인(D) 및 기판(20) 상에 게이트 절연층인 제1절연층이 형성되어 있다. 상기 제1절연층(22) 상으로부터 반강자성층(32: Antiferromagnetic), 접합층(34) 및 강자성층(36)이 순차적으로 적층되어 TMR(30)이 형성되어 있다. 상기 제1절연층(22) 상에서 TMR(30)의 측면과 상부를 감싸도록 제2절연층(24)이 형성되어 있다. 제2절연층(24) 상에 제1 및 제2 비트 라인(B1, B2)을 가로지르는 워드 라인(W)이 형성되어 있다. 워드 라인(W)은 게이트(도 1의 G) 역할을 한다.
상기 제1절연층(22)과 제2절연층(24)은 동일 물질이거나 또는 다른 물질로 이루어질 수도 있으며, 상기 TMR(30)은 상기 제1절연층(22) 상으로부터 강자성층(36), 접합층(34) 및 반강자성층(32)이 순차적으로 적층되어 형성될 수도 있다.
다음에는 이와 같은 본 발명의 바람직한 실시예에 따른 메모리 소자의 동작에 대해 설명한다.
쓰기
도 3에 도시한 바와 같이, 먼저 어드레싱을 위해 제1(B1) 및 제2비트라인(B2)에 전압 Vb를 인가하고, 워드 라인(W)에 전압 Vw를 인가하며, TMR(3)에 저항 R1을 형성하여 선택된 메모리 셀에 "1" 상태를 기록한다.
한편, 메모리 셀에 데이터 "0"을 쓰는 과정은 도 4에 도시한 바와 같이 먼저 어드레싱을 위해 제1(B1) 및 제2비트라인(B2)에 전압 Vb와 반대되는 전압 -Vb를 인가하고, 워드 라인(W)에 전압 Vw와 반대되는 전압 -Vw를 인가하며, TMR(30)에 저항 R0을 형성하여 선택된 메모리 셀에 "0" 상태를 기록한다.
상기 과정에서 제1(B1) 및 제2비트라인(B2)을 동시에 어드레싱하는 데 사용하는 대신에 제1비트라인(B1) 또는 제2비트라인(B2) 중 어느 하나만 어드레싱에 사용하는 것도 가능하다.
읽기
도 5 및 도 6에 도시한 바와 같이, 먼저 제1비트라인(B1)에 전압 Vd를 인가하고, 워드라인(W)에 전압 V'w를 인가하면 트랜지스터의 소스(S)에서 드레인(d)으로 흐르는 채널이 형성된다. 제2비트라인(B2)에 감지 증폭기(S/A)를 접속하여 그로부터 채널 전류(Ids, I'ds)를 검출한다. 채널 전류는 TMR(30)의 저항 R1 및 R0에 따라 영향을 받아 달라지므로 검출된 채널 전류(Ids, I'ds)로부터 "1" 및 "0"를 구별하게 된다. 이 때 채널 전류값을 보다 명확히 구별하기 위해서 채널에 미리 도핑을 하는 강화 모드(enhanced mode)를 사용할 수도 있다.
또한, R1과 R0의 차이가 채널 전류(Ids, I'ds)의 크기에 큰 영향을 주지 않는 경우 채널이 완료된 다음에 채널전류를 측정하지 않고 채널이 형성되는 도중에 채널전류 값을 읽을 수도 있다. 이 때 게이트 물질의 시정 상수(RC constant)를 고려하여 워드라인(W)에 인가하는 펄스 전압과 펄스 폭을 결정한다. 이는 게이트가 제1절연층(22)-TMR(30)-제2절연층(24)으로 형성되어 있어 워드라인(W)에 직류전압을 인가할 경우 채널이 형성되는 시간, 즉 충전시간(charging time)이 시정 상수에 영향을 받아 달라지는 원리를 이용하는 것이다.
이와 같은 본 발명의 메모리 소자의 제조방법을 도 7a 내지 도 7d의 개략 단면도로 나타내었으며, 전술한 구성요소와 같은 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
먼저 도 7a에 도시한 바와 같이, 반도체 기판(20) 상에 패턴(52)을 형성하여 이온 주입 방법으로 불순물을 도핑하여 이격된 제1 및 제2불순물층을 형성한다. 불순물층은 소스(S)이며, 제2불순물층은 드레인(D)이다.
이어서 기판(20)으로부터 패턴(52)을 제거한 후, 기판(20)과 불순물층 상에 제1절연층(22)을 형성한다(도 7b 참조).
이어서 제1절연층(22) 상에 반강자성층(32), 접합층(34) 및 강자성층(36)을 차례로 적층하여 TMR(30)을 형성한다(도 7c 참조). 이 때 TMR을 패터닝하여 식각할 수도 있다.
제1절연층(22) 상에서 TMR의 측면과 상부를 감싸도록 제2절연층(24)을 형성한다(도 7d 참조). 이 때 제1 및 제2절연층(22,24)은 같은 물질을 사용하거나 또는 다른 물질을 사용할 수도 있다.
다음에 제2절연층(24) 상에 제1 및 제2비트라인(B1,B2)을 가로질러서 워드라인(W)을 형성한다(도 7d 참조).
이상에서 설명한 바와 같이 본 발명에 따른 단일 트랜지스터형 자기 랜덤 액세스 메모리는 구성회로가 단순하여 고집적 제조가 용이하며 또한 수명이 연장되는 이점이 있다.
본 발명은 도면을 참조하여 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 단일 트랜지스터형 랜덤 액세스 메모리 소자의 등가회로도,
도 2는 본 발명의 바람직한 실시예에 따른 단일 트랜지스터형 랜덤 액세스 메모리 소자의 비트 라인에 수직한 방향으로 절개한 단면도,
도 3 및 도 4는 본 발명의 바람직한 실시예에 따른 메모리 소자의 쓰기 동작을 설명하기 위한 단면도들,
도 5 및 도 6은 본 발명의 바람직한 실시예에 따른 메모리 소자의 읽기 동작을 설명하기 위한 단면도들,
도 7a 내지 도 7d는 본 발명의 메모리 소자의 제조방법을 단계별로 설명하기 위한 단면도들.
* 도면의 주요부분에 대한 부호의 설명 *
10: 메모리 트랜지스터 20: 기판
22,24: 절연층 30: TMR(Tunneling Magneto Resistive)
S : 소스 D : 드레인
B1,B2: 비트라인 W : 워드라인
S/A: 감지 증폭기(Sense Amplifier)

Claims (11)

  1. 기판;
    상기 기판에 불순물이 각각 도핑되어 있고 상호 소정 간격 이격되어 있는 제1 및 제2불순물층;
    상기 기판 상에 형성되어 상기 제1 및 제2불순물층을 덮는 제1절연층;
    상기 제1절연층 상으로부터 반강자성층, 접합층 및 강자성층이 순차적으로 적층되어 형성된 TMR;
    상기 절연층 상에서 상기 TMR의 측면과 상부를 감싸도록 형성된 제2절연층;
    상기 제2절연층 상에 형성된 워드라인; 및
    상기 제1 및 제2불순물층을 사용하는 제1 및 제2비트라인;을 구비하며,
    상기 제1 및 제2불순물층, 상기 제1 및 제2절연층과 상기 TMR이 단일 트랜지스터를 이루는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제1 및 제2절연층이 서로 다른 물질인 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자.
  3. 제 1 항에 있어서,
    상기 TMR은 상기 제1절연층 상으로부터 강자성층, 접합층 및 반강자성층이 순차적으로 적층되어 형성된 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법에 있어서,
    (가) 어드레싱을 위해 먼저 상기 제1 및 제2비트라인에 전압 Vb를 동시에 인가하고, 상기 워드라인에 전압 Vw를 인가하여 상기 TMR에 저항 R1을 형성함으로써 선택된 메모리 셀에 "1" 상태를 기록하는 단계;
    (나) 어드레싱을 위해 상기 제1 및 제2비트라인에 상기 전압 Vb과 반대되는 전압 -Vb를 동시에 인가하고, 상기 워드라인에 상기 전압 Vw와 반대되는 -Vw를 인가하여 상기 TMR에 저항 R0을 형성함으로써 선택된 메모리 셀에 "0" 상태를 기록하는 단계; 및
    (다) 상기 제1비트라인에 전압 Vd를 먼저 인가하고, 상기 워드라인에 전압 V'w를 인가하여 상기 트랜지스터의 소스에서 드레인으로 흐르는 채널을 형성함으로써 상기 제2비트라인으로부터 상기 채널전류를 감지하여 기록상태를 판독하는 단계;를 구비하는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법.
  5. 제 4 항에 있어서,
    상기 (다) 단계는 상기 제2비트라인에 접속된 감지 증폭기를 통하여 채널전류를 검출하여 수행하는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법.
  6. 제 4 항에 있어서,
    상기 (다) 단계에서 상기 저항 R1 및 저항 R0의 차이에 따른 채널전류의 차이를 명확히 하기 위해 상기 채널에 미리 도핑을 하는 강화 모드(enhanced mode)를 사용하는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법.
  7. 제 4 항에 있어서,
    상기 (다) 단계는 상기 워드라인에 펄스를 인가하여 상기 채널이 형성되는 도중에 상기 제2비트라인에서 상기 채널전류를 읽는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법.
  8. 제 4 항에 있어서,
    상기 (가) 및 (나) 단계에서 제1 및 제2비트라인 모두 어드레싱에 사용하는 대신에 상기 제1비트라인 또는 제2비트라인 중 어느 하나만 어드레싱에 사용하는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 구동방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 제조방법에 있어서,
    (가) 반도체 기판에 불순물을 도핑하여 이격된 제1 및 제2불순물층을 형성하는 단계;
    (나) 상기 기판과 불순물층들 상에 제1절연층을 형성하는 단계;
    (다) 상기 제1절연층 상으로부터 반강자성층, 접합층 및 강자성층을 순차적으로 적층하여 TMR을 형성하는 단계;
    (라) 상기 제1절연층 상에서 상기 TMR의 측면과 상부를 감싸도록 제2절연층을 형성하는 단계; 및
    (마) 상기 제2절연층 상에 워드라인을 형성하는 단계;를 구비하며,
    상기 제1 및 제2불순물층, 상기 제1 및 제2절연층과 상기 TMR이 단일 트랜지스터를 이루는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 (다) 단계는 상기 제1절연층 상으로부터 강자성층, 접합층 및 반강자성층을 순차적으로 적층하여 TMR을 형성하는 단계;인 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 제조방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 (다) 단계는 상기 TMR을 패터닝하여 식각하는 단계;를 더 포함하는 것을 특징으로 하는 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자의 제조방법.
KR10-2001-0040053A 2001-07-05 2001-07-05 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 KR100519751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0040053A KR100519751B1 (ko) 2001-07-05 2001-07-05 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0040053A KR100519751B1 (ko) 2001-07-05 2001-07-05 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법

Publications (2)

Publication Number Publication Date
KR20030004543A KR20030004543A (ko) 2003-01-15
KR100519751B1 true KR100519751B1 (ko) 2005-10-07

Family

ID=27713546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0040053A KR100519751B1 (ko) 2001-07-05 2001-07-05 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법

Country Status (1)

Country Link
KR (1) KR100519751B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516691B1 (ko) * 2001-12-07 2005-09-22 주식회사 하이닉스반도체 자기저항 램
KR100513369B1 (ko) * 2001-12-07 2005-09-07 주식회사 하이닉스반도체 자기저항 램
KR100513368B1 (ko) * 2001-12-07 2005-09-07 주식회사 하이닉스반도체 자기저항 램
KR100450794B1 (ko) * 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
KR100754394B1 (ko) * 2006-01-26 2007-08-31 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266043A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd トンネル磁気抵抗効果素子、これを用いた磁気センサー、磁気ヘッド及び磁気メモリー
KR20020089017A (ko) * 2001-05-22 2002-11-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
KR20030002261A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 자기저항램과 그의 셀 및 셀 어레이
KR20030002257A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 자기저항램과 그의 셀 및 셀 어레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266043A (ja) * 1998-03-18 1999-09-28 Hitachi Ltd トンネル磁気抵抗効果素子、これを用いた磁気センサー、磁気ヘッド及び磁気メモリー
KR20020089017A (ko) * 2001-05-22 2002-11-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
KR20030002261A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 자기저항램과 그의 셀 및 셀 어레이
KR20030002257A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 자기저항램과 그의 셀 및 셀 어레이

Also Published As

Publication number Publication date
KR20030004543A (ko) 2003-01-15

Similar Documents

Publication Publication Date Title
KR100446616B1 (ko) 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
KR100443545B1 (ko) Ｍｒａｍ 장치
KR100403313B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
KR100442959B1 (ko) 마그네틱 램 및 그 형성방법
EP1329895A2 (en) High-density magnetic random access memory device and method of operating the same
KR100923298B1 (ko) 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법
EP1345230A2 (en) Diode for data storage device
KR100450466B1 (ko) Ｍｒａｍ용 판독-/기록 아키텍처
US20020084500A1 (en) Magnetic random access memory and method for manufacturing the same
JP2002025245A (ja) 不揮発性半導体記憶装置及び情報記録方法
KR100612878B1 (ko) 자기 메모리 소자와 그 제조 및 동작방법
US7095069B2 (en) Magnetoresistive random access memory, and manufacturing method thereof
JP2006165556A (ja) 磁気メモリ素子、磁気メモリ素子製造、及び磁気メモリ素子動作方法
KR100519751B1 (ko) 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
KR100979350B1 (ko) 마그네틱 램 및 그 제조 방법
KR100422945B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법
KR100399439B1 (ko) 마그네틱 램(Ｍａｇｎｅｔｉｃ ＲＡＭ) 셀 및 그의 제조방법
KR100827517B1 (ko) 자기 저항 램
KR100601994B1 (ko) 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법
KR101407643B1 (ko) 멀티 비트 메모리 소자와 그 동작방법
KR20040042917A (ko) 자기저항 램 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee