JP2006516360A - スピン・トランスファおよび磁気素子を使用するmramデバイスを利用する静磁結合磁気素子 - Google Patents
スピン・トランスファおよび磁気素子を使用するmramデバイスを利用する静磁結合磁気素子 Download PDFInfo
- Publication number
- JP2006516360A JP2006516360A JP2006500862A JP2006500862A JP2006516360A JP 2006516360 A JP2006516360 A JP 2006516360A JP 2006500862 A JP2006500862 A JP 2006500862A JP 2006500862 A JP2006500862 A JP 2006500862A JP 2006516360 A JP2006516360 A JP 2006516360A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pinned
- free
- magnetic element
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 396
- 238000012546 transfer Methods 0.000 title claims abstract description 61
- 230000005415 magnetization Effects 0.000 claims abstract description 164
- 230000015654 memory Effects 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000000926 separation method Methods 0.000 claims abstract description 45
- 230000005290 antiferromagnetic effect Effects 0.000 claims abstract description 43
- 230000009977 dual effect Effects 0.000 claims abstract description 34
- 238000007493 shaping process Methods 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 230000005294 ferromagnetic effect Effects 0.000 claims description 120
- 230000004888 barrier function Effects 0.000 claims description 82
- 125000006850 spacer group Chemical group 0.000 claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 230000005641 tunneling Effects 0.000 claims description 19
- 230000004907 flux Effects 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 238000003801 milling Methods 0.000 claims description 11
- 229910016551 CuPt Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 230000005303 antiferromagnetism Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 500
- 239000002131 composite material Substances 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910019233 CoFeNi Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 230000005418 spin wave Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910002441 CoNi Inorganic materials 0.000 description 2
- 229910003289 NiMn Inorganic materials 0.000 description 2
- 229910005811 NiMnSb Inorganic materials 0.000 description 2
- 229910019041 PtMn Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002902 ferrimagnetic material Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000009813 interlayer exchange coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
スピン・トランスファ効果および磁気素子を使用している磁気メモリを使用して書き込むことができる磁気素子を提供するための方法およびシステム。磁気素子は、スピン・トンネル接合、分離層およびスピン・バルブからなる。他の実施形態の場合には、スピン・トンネル接合および/またはスピン・バルブをダブルで使用することができる。分離層は、前記スピン・トンネル接合の第1の自由層とスピン・バルブの第2の自由層との間に位置する。分離層は、好適には、その磁化方向に対して反平行に2つの自由層が静磁結合するように構成されていることが好ましい。デュアルスピン・バルブおよびデュアルスピン・トンネル接合を有する他の実施形態の場合には、分離層を省略することができ、反強磁性層により適当な間隔を設けることができる。もう1つの実施形態は、スピン・バルブの横方向の寸法がスピン・トンネル接合より小さくなるように素子を整形するステップを含む。
Description
本発明は、磁気メモリ・システムに関し、特に切替えの際にスピン・トランスファ効果を使用し、磁気ランダム・アクセス・メモリ(「MRAM」)のような磁気メモリで使用することができる素子を提供するための方法およびシステムに関する。
磁気メモリは、多くの場合データを記憶する際に使用される。現在注目されているメモリ素子の1つのタイプは、データを記憶するために磁気素子の磁気抵抗を使用している。図1Aおよび図1Bは、従来の磁気素子1および1’を示す。従来の磁気素子1は、スピン・バルブ1であり、従来の反強磁性層2、従来のピン止め層4、従来のスペーサ層6および従来の自由層8を含む。従来のピン止め層4および従来の自由層8は強磁性層である。従来のスペーサ層6は非磁性層で、導電層である。反強磁性層2は、特定の方向にピン止め層4の磁化方向を固定(またはピン止め)するために使用される。自由層8の磁化方向は、通常、外部磁界に応じて自由に回転する。
従来の磁気素子1’は、スピン・トンネル接合である。従来のスピン・トンネル接合1’の一部は、従来のスピン・バルブ1に類似している。それ故、従来の磁気素子1’は、反強磁性層2’、従来のピン止め層4’、絶縁バリア層6’および自由層8’を含む。従来のバリア層6’は非常に薄いので、電子は従来のスピン・トンネル接合1’を通り抜けることができる。
自由層8または8’およびピン止め層4または4’のそれぞれの磁化方向により、従来の磁気素子1または1’の抵抗はそれぞれ変化する。自由層8およびピン止め層4の磁化方向が平行である場合には、従来のスピン・バルブ1の抵抗は低い。自由層8およびピン止め層4の磁化方向が反平行である場合には、従来のスピン・バルブ1の抵抗は高い。同様に、自由層8’およびピン止め層4’の磁化方向が平行である場合には、従来のスピン・トンネル接合1’の抵抗は低い。自由層8’およびピン止め層4’の磁化方向が反平行である場合には、従来のスピン・トンネル接合1’の抵抗は高い。
従来の磁気素子1/1’の抵抗を感知するために、従来の磁気素子1/1’を通して電流が供給される。2つの構成、すなわち電流が面内を通る場合(「CIP」)および電流の流れが面に垂直な場合(「CPP」)のうちの一方により、電流は従来の磁気素子1を通ることができる。しかし、従来のスピン・トンネル接合1’の場合には、電流はCPP構成内を流れる。CIP構成の場合には、電流は従来のスピン・バルブ1の層に平行に流れる。それ故、CIP構成の場合には、図1Aに示すように、電流は左から右または右から左に流れる。CPP構成の場合には、電流は従来の磁気素子1/1’の層に垂直な方向に流れる。それ故、CPP構成の場合には、図1Aまたは図1Bに示すように、電流は上方または下方に流れる。CPP構成は、メモリ・セル内に従来のスピン・トンネル接合1’を有するMRAMで使用される。
図2は、従来のメモリ・セル20を使用している従来のメモリ・アレイ10である。従来の各メモリ・セル20は、図2に抵抗器で示す従来の磁気素子1/1’を含む。従来のメモリ・アレイ10は、通常、スピン・トンネル接合1’を使用する。この図に示すように、従来のアレイ10は、従来の4つのメモリ・セル20を含む。各メモリ・セル20は、従来のスピン・トンネル接合1’およびトランジスタ22を含む。メモリ・セル20は、ビット線32および34を介して読出し/書込み列選択30に結合していて、ワード線
52および54を介して行選択50に結合している。この図は、また、書込み中、対応する従来のメモリ・セル20用の外部磁界を発生する電流を運ぶ書込み線60および62も示す。読出し/書込み列選択30は、線46を介して電圧源Vdd48に結合している書込み電流源42および読出し電流源40に結合している。
52および54を介して行選択50に結合している。この図は、また、書込み中、対応する従来のメモリ・セル20用の外部磁界を発生する電流を運ぶ書込み線60および62も示す。読出し/書込み列選択30は、線46を介して電圧源Vdd48に結合している書込み電流源42および読出し電流源40に結合している。
従来のメモリ・アレイ10に書き込むために、書込み電流Iw42が、読出し/書込み列選択30が選択したビット線32または34に供給される。読出し電流Ir40は供給されない。両方のワード線52および54は使用禁止である。すべてのメモリ・セル内のトランジスタ22も使用禁止である。さらに、選択した書込み線60および62のうちの一方は、選択した従来のメモリ・セル20に書き込むための電流を運ぶ。書込み線60または62を流れる電流と、ビット線32または34を流れる電流の組合わせにより、自由層8’の磁化方向を切り替えるのに十分な大きさの磁界が発生し、それ故所望の従来のメモリ・セル20に書込みが行われる。従来のメモリ・セル20に書き込まれたデータにより、従来の磁気トンネル接合1’の抵抗は高くなるか低くなる。
従来のメモリ・アレイ10内で従来のセル20から読み出す場合には、代わりに読出し電流Ir40が供給される。読出すために選択するメモリ・セル20は、行選択50および列選択30により決定される。出力電圧は、出力線44のところで読み出される。
従来のスピン・トンネル接合1’を使用する従来の磁気メモリ10は機能することができるが、通常の当業者であれば、高いメモリ・セル密度で、従来の磁気素子1’および従来の磁気メモリ10を使用すると障害が生じることを容易に理解することができるだろう。より詳細に説明すると、従来のメモリ・アレイ10への書込みは、ビット線32または34および書込み線60または62を流れる電流が発生する外部磁界により行われる。すなわち、自由層8’の磁化方向は、ビット線32または34および書込み線60または62を流れる電流が発生する外部磁界により切り替えられる。切替え磁界と呼ばれる自由層8’の磁化方向を切り替えるのに必要な磁界は、従来の磁気素子1’の幅に反比例する。そのため、小さな磁気素子1’を有する従来のメモリの場合には切替え磁界が増大する。切替え磁界が高いので、ビット線32または34を通して、特に書込み線60または62を通して通過させるのに必要な電流は、磁気メモリ・セルの密度が高くなると劇的に増大する。この大きな電流により、従来の磁気メモリ10内で多くの問題が発生する恐れがある。例えば、クロストークおよび電力消費が増大する。さらに、所望のメモリ・セル20のところで切替え磁界を発生する電流を流すのに必要な駆動回路の面積も大きくなり、さらに複雑になる。さらに、従来の書込み電流は磁気メモリ・セルを切り替えるのに十分大きなものでなければならないが、隣接するセルが気が付かないうちに切り替わるほど大きなものであってはならない。書込み電流の振幅のこの上限は、信頼性の問題を引き起こす場合がある。何故なら、(製造および材質の不均一により)他のセルよりも切替えが難しいセルにいつでも書き込むことができないからである。
Journal of Magnetism and Magnetic Materials、第159巻、1〜5行(1996年)掲載のJ.C.Slonczewski著、「磁気多重層の電流駆動励起」(Current−driven Excitation of Magnetic Multilayers)。 Phys.Rev.B、第54巻、9353ページ(1996年)掲載のL.Berger著、「電流の横切る磁気多重層によるスピン波の放射」(Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current)。 Appl.Phys.Lett.、第77巻、23号、3809〜3811ページ(2000年)掲載のF.J.Albert、J.A.KatineおよびR.A.Buhman著、「Co薄膜ナノマグネットのスピン偏向電流切替え」(Spin−polarized Current Switching of a Co Thin Film Nanomagnet)。
Journal of Magnetism and Magnetic Materials、第159巻、1〜5行(1996年)掲載のJ.C.Slonczewski著、「磁気多重層の電流駆動励起」(Current−driven Excitation of Magnetic Multilayers)。 Phys.Rev.B、第54巻、9353ページ(1996年)掲載のL.Berger著、「電流の横切る磁気多重層によるスピン波の放射」(Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current)。 Appl.Phys.Lett.、第77巻、23号、3809〜3811ページ(2000年)掲載のF.J.Albert、J.A.KatineおよびR.A.Buhman著、「Co薄膜ナノマグネットのスピン偏向電流切替え」(Spin−polarized Current Switching of a Co Thin Film Nanomagnet)。
それ故、十分大きな読出し信号を供給する一方で、密度が高く、消費電力が低く、クロストークが小さく、信頼性が高いメモリ・アレイで使用することができる磁気メモリ素子を提供するためのシステムおよび方法の開発が待望されている。本発明は、このような磁気メモリ素子に対するニーズを満足させる。
本発明は、スピン・トランスファ効果および磁気素子を使用する磁気メモリを利用して書き込むことができる磁気素子を提供するための方法およびシステムを提供する。磁気素子は、スピン・トンネル接合、および好適には分離層により分離されていることが好ましいスピン・バルブを含む。スピン・トンネル接合は、第1の自由層、バリア層および第1のピン止め層を含む。第1のピン止め層は、強磁性層であり、第1の方向に固定された第1のピン止め層の磁化方向を有する。第1の自由層は強磁性層で、第1の自由層の磁化方向を有する。バリア層は、第1のピン止め層と第1の自由層との間に存在している絶縁体であり、バリア層を通してトンネリングを行うことができる厚さを有する。スピン・バルブは、第2のピン止め層、非磁性スペーサ層および第2の自由層を有する。第2のピン止め層は強磁性層で、第2の方向に固定される第2のピン止め層の磁化方向を有する。第2の自由層は強磁性層で、第2の自由層の磁化方向を有する。非磁性スペーサ層は導電層で、第2の自由層と第2のピン止め層との間に存在している。分離層は、スピン・トンネル接合の第1の自由層とスピン・バルブの第2の自由層との間に存在している。分離層は、第1の自由層および第2の自由層が静磁結合できるように構成されている。さらに、磁気素子は、書込み電流が磁気素子を通してCPP方向に流れた場合に、スピン・トランスファにより第2の自由層の磁化方向を変えることができるように構成されている。さらに、磁気素子の形状を、スピン・バルブ部分の側面の寸法が、スピン・トンネル接合部分の側面の寸法よりも小さくなるような形にすることもできる。
本発明のシステムおよび方法によれば、本発明は、磁気素子および書き込むための電流が少なくてすみ、また強い読出し信号を供給する一方で、もっと効率的で局所化したスピン・トランスファ機構により書き込むことができる磁気メモリを提供する。さらに、スピン・バルブおよびスピン・トンネル接合の機能を別々に改善するために、スピン・バルブの自由層およびスピン・トンネル接合の自由層を別々に調整することができる。さらに、スピン・バルブ部分が小さな側面の寸法を有する実施形態の場合には、スピン・トンネル接合部分よりもスピン・バルブ部分の電流密度を高くすることができる。この機能により、スピン・トンネル接合のバリア層が破壊する可能性を低減する一方で、スピン・トランスファ効果により書込みのための電流密度を十分高くすることができる。
本発明は、MRAMのような磁気素子および磁気メモリの改善に関する。下記の説明は、通常の当業者が本発明を製造し使用することができるようにするためのものであり、特許出願およびその要件の形で提示してある。当業者であれば、好ましい実施形態を種々に変形することができることを容易に理解することができるだろうし、本明細書の一般的な原理を他の実施形態にも適用することができる。それ故、本発明は、図の実施形態に制限されるのではなく、本明細書に記載する原理および機能による最も広い範囲を含む。
すでに説明したように、従来の磁気メモリの密度を増大する際に遭遇した難問の1つは、図2に示す従来の磁気メモリ10のような従来の磁気メモリに書き込むために大きな電流が必要になることであり、図1Bの従来の磁気素子1’を使用しなければならないこと
である。すなわち、自由層の磁化方向を切り替えるための磁界を発生するには大きな電流が必要になる。この大きな電流が問題を起こす恐れがある。何故なら、この大きな電流がクロストークを引き起こしたり、電力消費を増大する恐れがあるからである。
である。すなわち、自由層の磁化方向を切り替えるための磁界を発生するには大きな電流が必要になる。この大きな電流が問題を起こす恐れがある。何故なら、この大きな電流がクロストークを引き起こしたり、電力消費を増大する恐れがあるからである。
高い密度のメモリ・セルを有する磁気メモリに関連する問題のうちのいくつかを克服するために、最近発見された現象、スピン・トランスファを使用することができる。スピン・トランスファの現時点での詳細な知識については、Journal of Magnetism and Magnetic Materials、第159巻、1〜5行(1996年)掲載のJ.C.Slonczewski著、「磁気多重層の電流駆動励起」(Current−driven Excitation of Magnetic Multilayers);Phys.Rev.B、第54巻、9353ページ(1996年)掲載のL.Berger著、「電流の横切る磁気多重層によるスピン波の放射」(Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current);およびAppl.Phys.Lett.、第77巻、23号、3809〜3811ページ(2000年)掲載のF.J.Albert、J.A.KatineおよびR.A.Buhman著、「Co薄膜ナノマグネットのスピン偏向電流切替え」(Spin−polarized Current Switching of a Co Thin Film Nanomagnet)を参照されたい。スピン・トランスファ現象についての以下の説明は、この分野での現時点での知識に基づくものであり、本発明の範囲を制限するためのものではない。
スピン・トランスファ効果は、強磁性の普通の金属の多重層のスピンに依存する電子移動特性によるものである。スピン偏向電流がCPP構成の磁気多重層を横切ると、強磁性層上に入射する電子のスピン角運動量は、強磁性層と普通の金属層との間の界面近くの強磁性層の磁気モーメントと相互作用する。この相互作用により、電子はその角運動量の一部を強磁性層に移動する。そのため、電流密度が十分大きい場合(約107〜108A/cm2)、および多重層の大きさが小さい(約200ナノメートルより小さい)場合には、スピン偏向電流は、強磁性層の磁化方向を切り替えることができ、その結果、垂直電流が生成した螺旋磁界の影響は重要ではない。さらに、強磁性層の磁化方向を切り替えることができるスピン・トランスファの場合、強磁性層の厚さは、例えば、好適には、Coの場合、約10ナノメートル未満というように十分薄いものでなければならない。
スピン・トランスファ現象は、CPP構成において、それぞれ、従来のスピン・バルブ1または従来のスピン・トンネル接合1’の自由層8または8’の磁化方向を切り替えるための外部切替え磁界の代わりに、またはそれに加えて使用することができる。スピン・トランスファは、他の機構を支配する現象であり、従来の磁気素子1/1’の寸法が、数百ナノメートルの範囲内に小さくなった場合に観察することができる。それ故、スピン・トランスファは、小さな磁気素子1/1’を有する高い密度の磁気メモリに適している。
例えば、スピン・トランスファを使用している従来のスピン・バルブ1内の従来の自由層8の磁化方向の切替えについて説明する。従来の自由層8の磁化方向を従来のピン止め層4の磁化方向に平行になるように切り替えるために、電流は、従来の自由層8から従来のピン止め層4に流れることができる。従来の自由層8の磁化方向は、最初従来のピン止め層4に反平行であると仮定する。電流が従来の自由層8から従来のピン止め層4に流れると、伝導電子は、従来のピン止め層4から従来の自由層8に移動する。従来のピン止め層4から移動する多数の電子は、従来のピン止め層4の磁化方向と同じ方向にそのスピンが偏向される。これらの電子は、従来の自由層8と従来のスペーサ層6の間の界面近くの従来の自由層8の磁気モーメントと相互作用する。この相互作用の結果、電子はそのスピン角運動量を従来の自由層8に移動する。それ故、従来の自由層8の磁化方向に反平行なスピンに対応する角運動量(および従来のピン止め層4に平行な角運動量)が、従来の自
由層に移動される。十分な角運動量が電子により移動された場合には、従来の自由層8の磁化方向を従来のピン止め層4の磁化方向に平行になるように切り替えることができる。
由層に移動される。十分な角運動量が電子により移動された場合には、従来の自由層8の磁化方向を従来のピン止め層4の磁化方向に平行になるように切り替えることができる。
別の方法としては、従来の自由層8の磁化方向を従来のピン止め層8の磁化方向に反平行になるように切り替えるために、電流を従来のピン止め層4から従来の自由層8に流すことができる。この場合、自由層8の磁化方向は最初ピン止め層4に平行であると仮定する。電流が従来のピン止め層4から従来の自由層8に流れた場合には、伝導電子は反対方向に移動する。多数の電子は、元来、従来のピン止め層4と同じ方向に磁化される従来の自由層8の磁化方向にそのスピンが偏向される。これらの多数の電子は、従来のピン止め層4を通過する。しかし、従来の自由層8および従来のピン止め層4の磁化方向に対してそのスピンが反平行に偏向されているこれらの小数の電子は、従来のピン止め層4から反射し、従来の自由層8の方向に戻る。従来のピン止め層4から反射した小数の電子は、従来の自由層8の磁気モーメントと相互に作用し、そのスピン角運動量の少なくとも一部を従来の自由層8に移動する。電子により十分な角運動量が従来の自由層8に移動されると、自由層8の磁化方向を従来のピン止め層4の磁化方向に反平行になるように切り替えることができる。
CPP構成の従来の磁気素子1または1’を通る電流を使用して、スピン・トランスファは、それぞれ自由層8または8’の磁化方向を切り替えることができる。それ故、従来の磁気素子1または1’を通る電流により、磁気メモリ内の磁気素子1または1’に書き込むためにスピン・トランスファを使用することができる。それ故、スピン・トランスファ書込みの機構は、もっと局所化され、クロストークの量が少なくなる。またスピン・トランスファの信頼性はもっと高くなる。何故なら、スピン・トランスファにより、MRAMのようなデバイスの従来の磁気素子1/1’での実効磁界が強くなるからである。さらに、大きさが十分小さい磁気素子1または1’の場合には、磁化方向を切り替えるのに必要な電流は、従来の磁気メモリ10内の切替え磁界を発生するのに必要な電流よりもかなり少ない。それ故、書込み中の電力消費が少なくてすむ。
スピン・トランスファの現象は、従来の自由層8/8’の磁化方向を切り替えるのに使用することができるが、通常の当業者であればメモリ内で従来の磁気素子1/1’を使用するには他の障害があることを容易に理解することができるだろう。従来のスピン・バルブ1の場合には、CPP構成にすると信号が有意に低減する。例えば、従来のスピン・バルブ1のCPP構成に対する磁気抵抗比は、約2%に過ぎない。さらに、従来のスピン・バルブ1の全抵抗は小さい。それ故、従来のスピン・バルブ1の読出し信号出力は非常に小さい。従来のスピン・バルブ1に書き込むためにスピン・トランスファを使用することができるが、従来のスピン・バルブ1から読み出す場合の出力信号は非常に小さいので、スピン・トランスファにより書き込まれる磁気メモリ内で従来のスピン・バルブ1を使用するのは難しい。
一方、従来のスピン・トンネル接合1’は、通常、Ra〜kΩμm2の抵抗の大きなエリア積を有する。スピン・トランスファ効果を誘起するために使用する高い電流密度は、オーム性放散により薄い絶縁バリアを破壊する恐れがある。さらに、室温では従来のスピン・トンネル接合1’のところでスピン・トランスファが観察されたことはない。それ故、高いRa値を有する従来のスピン・トンネル接合1’は、磁気メモリ・セルに書き込むためにスピン・トランスファを使用しているMRAMで使用することができない。それ故、通常の当業者であれば、高い密度および小さな磁気素子を有する磁気メモリに書き込むための信頼性の高い局所化された機構の開発が依然として待望されていることを理解することができるだろう。
本発明は、スピン・トランスファ効果により書き込むことができる磁気素子、およびこ
の磁気素子を使用する磁気メモリを提供するための方法およびシステムを提供する。磁気素子は、スピン・トンネル接合、および好適には分離層により分離していることが好ましいスピン・バルブを含む。スピン・トンネル接合は、第1の自由層、バリア層、および第1のピン止め層を含む。第1のピン止め層は、強磁性層であり、第1の方向に固定されている第1のピン止め層の磁化方向を有する。第1の自由層は強磁性層で、第1の自由層の磁化方向を有する。バリア層は、第1のピン止め層と第1の自由層との間に存在している絶縁体であり、バリア層を通してトンネリングを行うことができる厚さを有する。スピン・バルブは、第2のピン止め層、非磁性スペーサ層、および第2の自由層を有する。第2のピン止め層は強磁性層で、第2の方向に固定されている第2のピン止め層の磁化方向を有する。第2の自由層は強磁性層で、第2の自由層の磁化方向を有する。非磁性スペーサ層は導電層で、第2の自由層と第2のピン止め層との間に存在している。分離層は、スピン・トンネル接合の第1の自由層とスピン・バルブの第2の自由層との間に存在している。分離層は、第1の自由層および第2の自由層が静磁結合できるように構成されている。さらに、磁気素子は、書込み電流が磁気素子を通してCPP方向に流れた場合に、スピン・トランスファにより第2の自由層の磁化方向を変えることができるように構成されている。さらに、磁気素子の形状を、スピン・バルブ部分の側面の寸法が、スピン・トンネル接合部分の側面の寸法よりも必ず小さくなるような形にすることもできる。これにより、スピン・トンネル接合のバリア層が破壊される確率を低減する一方で、スピン・バルブの第2の自由層の磁化方向を切り替えるための十分高い電流密度を確実に供給するのが容易になる。
の磁気素子を使用する磁気メモリを提供するための方法およびシステムを提供する。磁気素子は、スピン・トンネル接合、および好適には分離層により分離していることが好ましいスピン・バルブを含む。スピン・トンネル接合は、第1の自由層、バリア層、および第1のピン止め層を含む。第1のピン止め層は、強磁性層であり、第1の方向に固定されている第1のピン止め層の磁化方向を有する。第1の自由層は強磁性層で、第1の自由層の磁化方向を有する。バリア層は、第1のピン止め層と第1の自由層との間に存在している絶縁体であり、バリア層を通してトンネリングを行うことができる厚さを有する。スピン・バルブは、第2のピン止め層、非磁性スペーサ層、および第2の自由層を有する。第2のピン止め層は強磁性層で、第2の方向に固定されている第2のピン止め層の磁化方向を有する。第2の自由層は強磁性層で、第2の自由層の磁化方向を有する。非磁性スペーサ層は導電層で、第2の自由層と第2のピン止め層との間に存在している。分離層は、スピン・トンネル接合の第1の自由層とスピン・バルブの第2の自由層との間に存在している。分離層は、第1の自由層および第2の自由層が静磁結合できるように構成されている。さらに、磁気素子は、書込み電流が磁気素子を通してCPP方向に流れた場合に、スピン・トランスファにより第2の自由層の磁化方向を変えることができるように構成されている。さらに、磁気素子の形状を、スピン・バルブ部分の側面の寸法が、スピン・トンネル接合部分の側面の寸法よりも必ず小さくなるような形にすることもできる。これにより、スピン・トンネル接合のバリア層が破壊される確率を低減する一方で、スピン・バルブの第2の自由層の磁化方向を切り替えるための十分高い電流密度を確実に供給するのが容易になる。
本発明を、特定の磁気メモリおよびいくつかの構成要素を有する特定の磁気素子により説明する。しかし、通常の当業者であれば、この方法およびシステムが、異なるおよび/または追加の構成要素を有する他の磁気メモリ素子に対しても、また本発明と一致しない異なるおよび/または他の機能を有する他の磁気メモリに対しても効果的に動作することを容易に理解することができるだろう。また、本発明をスピン・トランスファ現象の現時点での知識により説明する。それ故、通常の当業者であれば、この方法およびシステムの行動の理論的説明は、スピン・トランスファの現時点での知識に基づいていることを容易に理解することができるだろう。また、通常の当業者であれば、この方法およびシステムが、基板に対して特定の関係を有する構造により説明されることを容易に理解することができるだろう。しかし、通常の当業者であれば、この方法およびシステムは他の構造に適合することを容易に理解することができるだろう。例えば、ボトムスピン・トンネル接合(スピン・トンネル接合の底部にピン止め層を有する)と結合しているトップスピン・バルブ(スピン・バルブの頂部のところにピン止め層を有する)により本発明を説明する。また、本発明は、頂部トンネル接合およびボトムスピン・バルブとも一致する。さらに、いくつかの層が合成物からできているものにより、この方法およびシステムについては説明する。しかし、通常の当業者であれば、例えば、自由層のような他の層および/または追加の層を合成物で作ることができることも容易に理解することができるだろう。さらに、本発明を整形、静磁結合および磁束案内のような他の機能を使用して説明する。しかし、通常の当業者であれば、本発明が、上記機能のうちの1つまたは複数の任意の組合わせと一致することも容易に理解することができるだろう。また、本発明を1つのスピン・バルブおよび1つのスピン・トンネル接合により主として説明する。しかし、通常の当業者であれば、本発明をデュアルスピン・バルブおよび/またはデュアルスピン・トンネル接合にも適用することができることを容易に理解することができるだろう。
本発明によるこの方法およびシステムをより詳細に説明するために、本発明による磁気素子100の一実施形態を示す図3を参照する。図面を分かりやすくするために、他の層を表示しなくてもよいことに留意されたい。磁気素子100は、スピン・トンネル接合102、および分離層106により分離されているスピン・バルブ104を含む。スピン・トンネル接合102は、基板101上に存在することができるシード層108上に形成さ
れる。シード層108は、好適には、Ta/NiFeCr、TaN/NiFeCrまたは大きな粒子サイズを有する平滑な結晶性フィルム・スタックに貢献する他の材料であることが好ましい。スピン・トンネル接合102は、第1の反強磁性(AFM)層110、第1のピン止め層112、バリア層120、および第1の自由層122を含む。AFM層110は、好適には、PtMnを含むことが好ましいが、またPdPtMn、NiMn、IrMnまたは他のAFM材料を含むこともできる。第1のピン止め層112および第1の自由層112は強磁性層である。第1の自由層122は、Co、Fe、NiまたはCoFe、CoNi、CoFeNiおよびNiFeのようなこれらの合金を含むこともできる。別の方法としては、第1の自由層122は、合成物層であってもよい。さらに、磁気素子100の熱安定性を改善し、磁気歪、磁化および磁気減衰定数のような特性を最適化するために、強磁性層材料を低い濃度のCr、Cu、Ptおよび/または他の非磁性材料によりドーピングすることができる。第1のピン止め層112は、好適には、非磁性層116により分離されている強磁性層114および118を含む、合成ピン止め層であることが好ましい。非磁性層116は導電層であり、強磁性層114および118が反強磁性的に確実に結合するのに十分な厚さを有する。強磁性層114および118は、好適には、Coを含むことが好ましく、一方、非磁性層は好適にはRuを含むことが好ましい。図では第1のピン止め層112は合成物層であるが、第1のピン止め層112は、また自由層120で使用した材料類似の材料からできている簡単な1つの成分からなる強磁性層であってもよい。第1のピン止め層112および第1の自由層120は、また、CrO2、Sr2FeMoO6、(La0.7Sr0.3)MnO3およびNiMnSb、または積層強磁性層および半金属層のような半金属材料を含むこともできる。第1のピン止め層112および第1の自由層120は、またCoGdの合金を含むがこれに限定されないフェリ磁性体を含むことができる。それ故、本明細書で使用するように、「強磁性」という用語は、強磁性体およびフェリ磁性体を含むがこれらに限定されない。バリア層120は、Al2O3、ZrO2およびHfO2のような絶縁体であり、十分に薄く電荷キャリアはバリア層120を通過することができる。
れる。シード層108は、好適には、Ta/NiFeCr、TaN/NiFeCrまたは大きな粒子サイズを有する平滑な結晶性フィルム・スタックに貢献する他の材料であることが好ましい。スピン・トンネル接合102は、第1の反強磁性(AFM)層110、第1のピン止め層112、バリア層120、および第1の自由層122を含む。AFM層110は、好適には、PtMnを含むことが好ましいが、またPdPtMn、NiMn、IrMnまたは他のAFM材料を含むこともできる。第1のピン止め層112および第1の自由層112は強磁性層である。第1の自由層122は、Co、Fe、NiまたはCoFe、CoNi、CoFeNiおよびNiFeのようなこれらの合金を含むこともできる。別の方法としては、第1の自由層122は、合成物層であってもよい。さらに、磁気素子100の熱安定性を改善し、磁気歪、磁化および磁気減衰定数のような特性を最適化するために、強磁性層材料を低い濃度のCr、Cu、Ptおよび/または他の非磁性材料によりドーピングすることができる。第1のピン止め層112は、好適には、非磁性層116により分離されている強磁性層114および118を含む、合成ピン止め層であることが好ましい。非磁性層116は導電層であり、強磁性層114および118が反強磁性的に確実に結合するのに十分な厚さを有する。強磁性層114および118は、好適には、Coを含むことが好ましく、一方、非磁性層は好適にはRuを含むことが好ましい。図では第1のピン止め層112は合成物層であるが、第1のピン止め層112は、また自由層120で使用した材料類似の材料からできている簡単な1つの成分からなる強磁性層であってもよい。第1のピン止め層112および第1の自由層120は、また、CrO2、Sr2FeMoO6、(La0.7Sr0.3)MnO3およびNiMnSb、または積層強磁性層および半金属層のような半金属材料を含むこともできる。第1のピン止め層112および第1の自由層120は、またCoGdの合金を含むがこれに限定されないフェリ磁性体を含むことができる。それ故、本明細書で使用するように、「強磁性」という用語は、強磁性体およびフェリ磁性体を含むがこれらに限定されない。バリア層120は、Al2O3、ZrO2およびHfO2のような絶縁体であり、十分に薄く電荷キャリアはバリア層120を通過することができる。
スピン・バルブ104は、第2の自由層124、非磁性スペーサ層126、第2のピン止め層128、および第2のAFM層136を含む。第2のピン止め層128は、好適には、非磁性層130で分離されている強磁性層130および134を含む合成ピン止め層であることが好ましい。第2のAFM層136は好適には、PtMnを含むことが好ましいが、また、PdPtMn、NiMn、IrMnまたは他のAFM材料を含むこともできる。第2のピン止め層128および第2の自由層124は強磁性層である。第2の自由層124は、Co、Fe、NiまたはCoFe、CoNi、CoFeNiおよびNiFeのようなこれらの合金を含むこともできる。別の方法としては、第2の自由層124は、合成物であってもよい。さらに、磁気素子100の熱安定性を改善し、磁気歪(λ)、飽和磁化(Ms)、バルクスピン非対称係数(β)、および磁気減衰定数(α)のような特性を最適化するために、強磁性層材料を低い濃度のCr、Cu、Ptおよび/または他の非磁性材料によりドーピングすることができる。第2のピン止め層128は、好適には、非磁性層132により分離されている強磁性層130および134を含む合成ピン止め層であることが好ましい。非磁性層132は導電層であり、強磁性層130および134が反強磁性的に確実に結合するための十分な厚さを有する。強磁性層130および134は好適にはCoを含むことが好ましく、一方、非磁性層132は好適にはRuを含むことが好ましい。図では第2のピン止め層128は合成物層であるが、第2のピン止め層128は、また第2の自由層124で使用した材料類似の材料からできている簡単で1つの成分からなる強磁性層であってもよい。第2のピン止め層128および第2の自由層124は、また、CrO2、Sr2FeMoO6、(La0.7Sr0.3)MnO3、およびNiMnSb、または積層強磁性層および半金属層のような半金属材料を含むこともできる。第2のピン止め層128および第2の自由層124は、またCoGdの合金を含むがこれに限定されないフェリ磁性体を含むことができる。好ましい実施形態の場合、スピン・バ
ルブ104の第2の自由層124に対してはスピン・トランスファにより書込みが行われ、一方、磁気素子100を読み出すためには磁気素子100のスピン・トンネル接合102が使用される。
ルブ104の第2の自由層124に対してはスピン・トランスファにより書込みが行われ、一方、磁気素子100を読み出すためには磁気素子100のスピン・トンネル接合102が使用される。
磁気素子100は、第2の自由層124の磁化方向をスピン・トランスファにより切り替えることができるように構成されている。それ故、磁気素子100の寸法は小さく、数百ナノメートルの範囲内である。ある好ましい実施形態の場合には、磁気素子100の寸法は、200ナノメートルより小さく、好適には約100ナノメートルよりも小さいことが好ましい。磁気素子100は、好適には、図3のページ面に垂直方向に約50ナノメートルの深さを有することが好ましい。この深さは、好適には磁気素子100の幅より浅いことが好ましい。そのため磁気素子100は、幾分異方性を有していて、第2の自由層124は好適な方向を確実に向く。さらに、第2の自由層124の厚さは十分薄く、そのためスピン・トランスファが十分強力になり、自由層の磁化方向を第2のピン止め層128の磁化方向と整合させたり、整合からずらしたりするように回転させることができる。好ましい実施形態の場合には、第2の自由層124の厚さは5nm未満である。
分離層106は、好適には、非磁性導電層であることが好ましい。それ故、分離層106は、Cu、AuまたはAgのような材料を含むことができる。分離層は、十分厚いので自由層122および124の層間交換結合を防止することができる。この厚さは、好適には、少なくとも100〜200オングストロームであることが好ましい。分離層106は、また好適には、分離層106と自由層122または124の界面から反射した電子によるスピン・トランスファをかなり低減し、または除去するものであることが好ましい。そうするために、好適には、短いスピン拡散長さを有する材料を使用するか、または分離層106内に挿入することが好ましい。例えば、分離層106は、CuPtまたはCuMnのような材料から作ることができる。別の方法としては、分離層106は、CuPtまたはCuMnのような材料の1つまたは複数の層を含む多重層であってもよい。例えば、分離層106は、2つのCu層の間にサンドイッチ状に挟まれているCuPtの層からなる3つの層であってもよい。分離層106は、またPt、Mn、Cu/CuPtサンドイッチ、および/またはCuMn/Cuサンドイッチを含むこともできる。さらに、分離層106は、第1の自由層122および第2の自由層124の間で静磁結合を行うことができる厚さを有する。好ましい実施形態の場合には、第1の自由層122および第2の自由層124は、図3に示すように、反平行になるように静磁結合している。例えば、磁気素子100が0.1×0.2μm2の楕円体である場合には、第1の自由層122および第2の自由層124は、縁部磁極により静磁結合していてそのため反平行である。しかし、他の実施形態の場合には、自由層122および124の磁化方向を相互に他の方向に結合することができる。
また、好ましい実施形態の場合には、磁気素子の層の幾何学的形状は、自由層122および124上の自由層122および124以外の強磁性層114、118、130、132からの磁気相互作用を低減するように調整される。例えば、磁気素子100が幅w、および深さ(ページ面から外へ向かう)dを有し、自由層122および124が、それぞれ厚さt1およびt2を有すると仮定しよう。また、第1の自由層122および第2の自由層124の磁化方向が、それぞれM1およびM2であると仮定しよう。強磁性層114、118、130および132、非磁性スペーサ層126、およびバリア層120の厚さは、強磁性層114、118、130および132の相互作用および消磁磁界のバランスをとるように選択される。そのため自由層122および124は、強磁性層114、118、130および132からの強力な正味のバイアスを受けない。すなわち、自由層122および124以外の層からの静磁界および層間および静電結合磁界の合計は、好適には、自由層122および124上のバイアスを低減するためにゼロであることが好ましい。さらに、自由層122および124の幾何学的形状は、第2の自由層124がスピン・トラ
ンスファにより切り替えられた場合に、第1の自由層122が確実に第2の自由層124に反平行のままになるように切り替えられるように調整される。そうするために、第2の自由層124から第1の自由層122への8M2t2/wの二極性の磁界は、第2の自由層124の切替え中に、第1の自由層122の磁化方向を反対にするのに必要な飽和保磁力の磁界よりも大きくなければならない。この条件は、自由層122および124の材料および厚さを適当に選択することにより達成することができる。それ故、第2の自由層124用には、例えば、20〜50オングストロームのような厚いCo層またはCoFe層を含むがこれらに限定されない、高モーメント(磁化と厚さの積)フィルムが好ましい。第1の自由層122用には、例えば、5〜20オングストロームのような薄いNiFe層、CoFe/NiFe層、およびCoFeNi層を含むが、これらに限定されないモーメントがもっと小さいフィルムが好ましい。
ンスファにより切り替えられた場合に、第1の自由層122が確実に第2の自由層124に反平行のままになるように切り替えられるように調整される。そうするために、第2の自由層124から第1の自由層122への8M2t2/wの二極性の磁界は、第2の自由層124の切替え中に、第1の自由層122の磁化方向を反対にするのに必要な飽和保磁力の磁界よりも大きくなければならない。この条件は、自由層122および124の材料および厚さを適当に選択することにより達成することができる。それ故、第2の自由層124用には、例えば、20〜50オングストロームのような厚いCo層またはCoFe層を含むがこれらに限定されない、高モーメント(磁化と厚さの積)フィルムが好ましい。第1の自由層122用には、例えば、5〜20オングストロームのような薄いNiFe層、CoFe/NiFe層、およびCoFeNi層を含むが、これらに限定されないモーメントがもっと小さいフィルムが好ましい。
動作中、CPP構成内に電流を流し、スピン・トランスファを行うことにより磁気素子100に書込みが行われる。現在、スピン・トランスファ現象の大半は、磁気素子100のスピン・バルブ部分104により行われる。より詳細に説明すると、電流は、スピン・バルブ104を通してスピン・トンネル接合102から流すことができる。それ故、電子は、スピン・トンネル接合102を通してスピン・バルブ104から下方に移動する。この電流は、第2のピン止め層128の強磁性層130の磁化方向に偏向された電子のスピンに対応する。強磁性層130からの電子は、その角運動量の一部を第2の自由層124に移動することができる。それ故、電子は第2の自由層124の磁化方向を強磁性層130の磁化方向と同じ方向に設定することができる。一実施形態の場合には、第1の自由層122から反射した電子はスピン・トランスファ効果に貢献しないことに留意されたい。何故なら、分離層106が分離層106と自由層122および124の界面から反射した電子によるスピン・トランスファ効果を低減または除去するからである。それ故、電流がスピン・トンネル接合102からスピン・バルブ104の方向に流れると、第2の自由層124の磁化方向は、強磁性層130の磁化方向に平行な方向に切り替えられる。
電流を反対方向に流れるようにするために、第2の自由層124の磁化方向は、最初は強磁性層130の磁化方向に平行であると仮定する。電流はスピン・バルブ104からスピン・トンネル接合102へ流れ、その場合、電子は反対方向に移動する。好ましい実施形態の場合には、分離層106があるために、第1の自由層122からの電子はスピン・トランスファに貢献しない。第2の自由層124からの大部分の電子のスピンは、第2の自由層124の磁化に平行な方向に偏向している。これらの電子のスピンは、強磁性層130に平行な方向に偏向していて、そのため強磁性層130により放射される。少数の電子のスピンは、第2の自由層124および強磁性層130の磁化方向に反平行に偏向している。それ故、少数の電子は強磁性層130により反射する。第2のピン止め層128の強磁性層130から反射し、第2の自由層124に戻る少数の電子は、その角運動量の一部を第2の自由層124に移動することができる。それ故、強磁性層130から反射する少数の電子は、第2の自由層124の磁化方向を強磁性層130の磁化方向に反平行になるように切り替えることができる。
読出し中、スピン・トンネル接合102および自由層122および124間の静磁結合の特性が使用される。絶縁バリア120により、スピン・トンネル接合102の抵抗は大きい。それ故、スピン・トンネル接合102が出力信号を支配する。自由層122および124間の静磁結合により、スピン・トンネル接合102の自由層122の磁化方向は、スピン・バルブ104の第2の自由層124の磁化方向に関連する。より詳細に説明すると、第2の自由層124の磁化方向が変化すると、自由層122および124の間の静磁結合により第1の自由層122の磁化方向が変化する。例えば、磁気素子100にスピン・トンネル接合102からスピン・バルブ104へ流れる電流により書込みが行われると仮定した場合、第2の自由層124の磁化方向は強磁性層130に平行に書き込まれる。
自由層122および124間の静磁結合により、第1の自由層122の磁化方向も切り替わる。図3の実施形態の場合には、第1の自由層122の磁化方向は、強磁性層130および第2の自由層124の磁化方向に反平行の方向に切り替わる。同様に、第2の自由層124の磁化方向が強磁性層130の磁化方向に反平行の方向に切り替わると、第1の自由層122の磁化方向が強磁性層130および第2の自由層124の磁化方向に平行になる。
自由層122および124間の静磁結合により、第1の自由層122の磁化方向も切り替わる。図3の実施形態の場合には、第1の自由層122の磁化方向は、強磁性層130および第2の自由層124の磁化方向に反平行の方向に切り替わる。同様に、第2の自由層124の磁化方向が強磁性層130の磁化方向に反平行の方向に切り替わると、第1の自由層122の磁化方向が強磁性層130および第2の自由層124の磁化方向に平行になる。
第1の自由層122の磁化方向により、スピン・トンネル接合102の抵抗は小さくなったり(第1の自由層122の磁化方向が強磁性層118の磁化方向と平行な場合)、大きくなったり(第1の自由層122の磁化方向が強磁性層118の磁化方向に反平行の場合)する。すでに説明したように、その抵抗が大きいために、スピン・トンネル接合102が磁気素子100の信号を支配する。CPP構成内に読出し電流を流すことにより、スピン・トンネル接合102の抵抗の状態を決定することができる。しかし、磁気素子100のうっかり書込みを防止するために、スピン・バルブ104への書込みに使用する電流と比較した場合、読出し電流はかなり小さいことに留意されたい。好ましい実施形態の場合には、読出し電流は書込み電流より小さい電流である。
それ故、磁気素子100に書き込むためにスピン・トランスファを使用することができる。そのため、外部電流による切替え磁界は必要ない。代わりに、もっと局所化したもっと信頼性の高い現象が、磁気素子100のスピン・バルブ104に書込みを行うために使用される。さらに、自由層122および124間の静磁結合のために、スピン・バルブ104の第2の自由層124に書込みを行うと、スピン・トンネル接合102の第1の自由層122の磁化方向が変化する。その結果、磁気素子のスピン・バルブ104に書き込まれているデータを読み出すために、スピン・トンネル接合102を使用することができる。それ故、出力信号がもっと高くなる。
さらに、それぞれ別々の自由層122および124を有するスピン・トンネル接合102およびスピン・バルブ104を使用すると他の利益が得られる。書込みを行う第2の自由層124は、読出しを行う第1の自由層122から分離しているので、自由層122および124の特性を別々に最適化することができる。より詳細に説明すると、第1の自由層122の磁化方向を確実に第2の自由層124の磁化方向を向くように、第1の自由層122の飽和保磁力を低くすることができる。対照的に、第2の自由層124に読出し中うっかり書込みが決して行われないように、第2の自由層124の飽和保磁力を高くすることができる。第2の自由層124の特性も、スピン・トランスファを改善したり、またはそうでない場合には、スピン・バルブ104の性能を改善するために調整することができる。第1の自由層122の特性も、磁気抵抗比を改善することにより信号を改善するために、またはそうでない場合には、スピン・トンネル接合102の性能を改善するために調整することができる。さらに、自由層122および124の材料および厚さを上記のように選択することができる。それ故、スピン・トンネル接合102およびスピン・バルブ104に対してそれぞれ別々の自由層122および124を使用しているので、スピン・トンネル接合102およびスピン・バルブ104の特性をその機能のために別々に調整することができる。その結果、磁気素子100の性能が改善される。
図4は、本発明による磁気素子100’の第2の実施形態の図面である。磁気素子100’は、図3の磁気素子100と同じ構成要素を多く有している。それ故、類似の構造には、図4の磁気素子100’の類似の参照番号がつけてある。さらに、これらの構成要素は、好適には、磁気素子100内の類似の構成要素と類似の方法で、類似の材料から製造することが好ましい。しかし、第2の自由層124’は合成物からできている。それ故、第2の自由層124’は、好適には、Ruからできていることが好ましい非磁性層121により分離されている強磁性層119および123を含む。第2の自由層124’が合成
物でできている場合には、読出し中にスピン・トンネル接合102の磁気抵抗にスピン・バルブ104の巨大磁気抵抗が追加される。その結果、磁気素子100による利益がある他に、読出し信号が増大する。
物でできている場合には、読出し中にスピン・トンネル接合102の磁気抵抗にスピン・バルブ104の巨大磁気抵抗が追加される。その結果、磁気素子100による利益がある他に、読出し信号が増大する。
図5は、磁気素子の整形を内蔵する本発明による磁気素子100”の第3の実施形態の図面である。磁気素子100”は、図3の磁気素子100と同じ構成要素を多く有している。それ故、類似の構造には、図5の磁気素子100”の類似の参照番号がつけてある。さらに、ピン止め層112”および128”が図では合成物からできているが、ピン止め層112”および128”は簡単な強磁性層であってもよい。同様に、自由層122”および124”は図では簡単な強磁性層であるが、合成物による自由層122”および124”であってもよい。すでに説明したように、通常、図3の磁気素子100のスピン・バルブ104に書き込むためにスピン・トランスファを使用するには、約107アンペア/cm2より大きいかまたは等しい十分高い電流密度を使用しなければならない。しかし、このような高い電流密度は、スピン・トンネル接合102に悪影響を与える恐れがある。より詳細に説明すると、バリア層120には、電流密度制限に対応する電圧制限がある。この電圧制限または電流密度制限を超えると、バリア層120が損傷する恐れがある。
図5に戻って説明すると、磁気素子100”は、スピン・トンネル接合102”の電流密度が、スピン・トランスファにより自由層124”の磁化方向を切り替えるための十分高い電流密度を保持しながら、バリア層120”が損傷を起こすほどには決して高くならないようにするのを助けるような形状をしている。磁気素子100”の整形により、スピン・トンネル接合102の断面の面積は、確実にスピン・バルブ104の断面の面積よりも大きくなる。例えば、スピン・バルブが、第1の幅、第1の深さ、および第1の幅に第1の深さを掛けた第1の寸法を有していると仮定しよう。また、スピン・トンネル接合が、第2の幅、第2の深さ、および第2の幅に第2の深さを掛けた第2の寸法を有していると仮定しよう。この場合、磁気素子の整形プロセスは、好適には、スピン・バルブの第1の寸法がスピン・トンネル接合の第2の寸法より必ず小さくなるステップを含むことが好ましい。図5の実施形態の場合には、スピン・バルブ104”が必ずもっと高い電流密度を有するように、磁気素子100”は台形になっている。スピン・トンネル接合102”は、磁気素子100”がもっと広く、そのためもっと大きな断面を有する台形の底部に存在している。スピン・バルブ104”は、磁気素子100”がもっと狭くそのためもっと小さな断面を有する台形の頂部に存在している。その結果、CPP構成の磁気素子100”を流れる特定の電流の場合、スピン・トンネル接合102”の電流密度は、スピン・バルブ104”の電流密度より小さくなる。それ故、バリア層120”が損傷する確率を低減する一方で、第2の自由層124”へ書込みを行うためにスピン・トランスファを使用することができる。
図6は、磁気素子100”’の整形を内蔵する本発明による磁気素子100”’の第4の好ましい実施形態の図面である。磁気素子100”’は、図6の磁気素子100”と同じ構成要素を多く有している。それ故、類似の構造には、図6の磁気素子100”の類似の参照番号がつけてある。さらに、ピン止め層112”’および128”’が図では合成物からできているが、ピン止め層112”’および128”’は簡単な強磁性層であってもよい。同様に、自由層122”’および124”’は図では簡単な強磁性層であるが、自由層122”’および124”’は合成層であってもよい。磁気素子100”’は、スピン・トンネル接合102”’の電流密度が、スピン・トランスファにより自由層124”’の磁化を切り替えるための十分高い電流密度を保持しながら、バリア層120”’が損傷を起こすほどには決して高くならないようにするのを助けるような形状をしている。そのため、磁気素子100”’は逆T字形をしている。スピン・トンネル接合102”’は、逆T字形の基部のところに存在しているが、この場所で磁気素子100”’はもっと広くなっていて、そのためもっと大きな断面を有している。例えば、ある実施形態の場合
には、基部は、0.1×0.2μm2の楕円体であってもよい。スピン・バルブ104”’は逆T字形の垂直部分に存在していて、そこでは磁気素子100”’はもっと狭くなっていて、そのため断面ももっと小さくなっている。例えば、ある実施形態の場合には、垂直部分は0.05×0.1μm2の楕円体であってもよい。その結果、CPP構成の磁気素子100”’を通る特定の電流の場合、スピン・トンネル接合102”’の電流密度は、スピン・バルブ104”’の電流密度より小さくなる。それ故、バリア層120”’が損傷する確率を低減する一方で、第2の自由層124”’へ書込みを行うためにスピン・トランスファを使用することができる。それ故、上記利益の他に、磁気素子の整形により磁気素子100”’の信頼性を改善することができる。
には、基部は、0.1×0.2μm2の楕円体であってもよい。スピン・バルブ104”’は逆T字形の垂直部分に存在していて、そこでは磁気素子100”’はもっと狭くなっていて、そのため断面ももっと小さくなっている。例えば、ある実施形態の場合には、垂直部分は0.05×0.1μm2の楕円体であってもよい。その結果、CPP構成の磁気素子100”’を通る特定の電流の場合、スピン・トンネル接合102”’の電流密度は、スピン・バルブ104”’の電流密度より小さくなる。それ故、バリア層120”’が損傷する確率を低減する一方で、第2の自由層124”’へ書込みを行うためにスピン・トランスファを使用することができる。それ故、上記利益の他に、磁気素子の整形により磁気素子100”’の信頼性を改善することができる。
図7は、磁束案内を内蔵する本発明による磁気素子100””の第5の実施形態の図面である。磁気素子100”’は、図3の磁気素子100と同じ構成要素を多く有している。それ故、類似の構造には、図7の磁気素子100”’の類似の参照番号がつけてある。さらに、ピン止め層112””および128””が図では合成物からできているが、ピン止め層112””および128””は簡単な強磁性層であってもよい。同様に、自由層122””および124””は図では簡単な強磁性層であるが、自由層122””および124””は合成層であってもよい。さらに、磁気素子100””は、図では逆T字形を有しているが、磁気素子100””は別の形であってもよい。最後に、磁気素子100”’は、図では磁束案内を内蔵しているが、磁束案内は本発明による磁気素子の他の実施形態に内蔵させることもできる。
磁気素子100””は、また、磁束案内144および146を含む。磁束案内144、146は、それぞれ絶縁層140、142により磁気素子100””から分離している。磁束案内144、146は、好適には、NiFeのような柔らかな磁気材料から形成することが好ましい。磁束案内144、146は、磁気素子100””の長軸の端部に追加される。磁束案内144、146は、第1の自由層122””および第2の自由層124””の縁部まで延びている。その結果、第2の自由層124””からの磁束は、第1の自由層122””により効率的に供給され、またその逆も行われる。これにより、自由層122””と124””間の静磁結合をより強力なものにすることができる。それ故、磁気素子100の信頼性が改善される。
図8は、デュアルスピン・バルブを内蔵する本発明による磁気素子150の第6の好ましい実施形態の図面である。図では磁気素子150は逆T字形をしているが、磁気素子150をこのような形にする必要はないし、台形のような他の形にすることもできる。磁気素子150は、スピン・トンネル接合152、および分離層156により分離されているデュアルスピン・バルブ154を含む。スピン・トンネル接合152は基板151上に存在している。スピン・トンネル接合152は、AFM層160、第1のピン止め層162、バリア層170、および自由層172を含む。第1のピン止め層162は、スペーサ層166により分離されている2つの強磁性層164および168を含む。しかし、他の実施形態の場合には、第1のピン止め層162は、簡単なピン止め層であってもよい。スペーサ層166は、強磁性層164および168が確実に反強磁性により結合するのに十分な厚さを有する非磁性導電層である。スピン・バルブ154は、第1のAFM層174、第2のピン止め層176、第1の非磁性スペーサ層178、自由層180、第2の非磁性スペーサ層182、第3のピン止め層184、および第2のAFM層192を含む。この図はまたキャップ層194も示す。ピン止め層176および184は、それぞれ簡単な合成ピン止め層である。しかし、ピン止め層176および184は、それぞれ合成ピン止め層であっても、簡単なピン止め層であってもよい。第3のピン止め層184は、反強磁性により結合していて、スペーサ層188により分離している強磁性層186、190を含む。自由層172および180は、静磁結合しているが、好適には、反強磁性により整合していることが好ましい。
磁気素子150は、磁気素子100、100’、100”、100”’および100””と本質的には同じ方法で機能する。しかし、磁気素子150は、また、もっと小さな書込み電流により書込みを行うことができる。第2および第3のピン止め層176および184は反対方向を向いている。それ故、スピン・トランスファにより書込みが行われた場合には、第2のピン止め層176からの多数の電荷キャリア、および第3のピン止め層184から反射される少数のキャリアの影響は付加的なものである。同様に、第3のピン止め層184からの多数の電荷キャリア、および第2のピン止め層176から反射した少数のキャリアの影響も付加的なものである。電荷キャリアの影響が付加的なものであるので、もっと小さな書込み電流により磁気素子150に書込みを行うことができる。それ故、誘電層170の損傷によりスピン・トンネル接合152が損傷を受ける確率はもっと低い。それ故、磁気素子100、100’、100”、100”’および100””に関連する改善された性能および信頼性を有するほかに、磁気素子150は、もっと少ない書込み電流ですむために信頼性が改善される。
図9は、デュアルスピン・バルブ154’の他にデュアル・トンネル磁気接合152’を内蔵する本発明による磁気素子150’の第7の実施形態の図面である。図では磁気素子150’は、例えば、台形または逆T字形に整形されていないが、磁気素子150’をこのような形に整形することもできる。磁気素子150’は、図8の磁気素子150と同じ構成要素を多く有している。それ故、類似の構造には、図9の磁気素子150’の類似の参照番号がつけてある。さらに、磁気素子150’は、デュアルスピン・トンネル接合152’を含む。それ故、スピン・トンネル接合152’は、第2のバリア層196および第2のピン止め層198を含む。図ではピン止め層162’、176’および198’は、簡単なピン止め層であるが、これらのピン止め層162’、176’および198’は合成ピン止め層であってもよい。
磁気素子150’は、磁気素子150と本質的には同じ方法で機能する。しかし、磁気素子150’は分離層を含んでいないことに留意されたい。代わりに、両方のピン止め層176’および198の磁化方向を固定するためにAFM反強磁性層174’を使用している。しかし、第1の自由層172’および第2の自由層180’は、依然として静磁結合している。さらに、第1の自由層172’および第2の自由層180’は、好適には、自由層172’および180’が反強磁性により整合するように、静磁結合することができるある距離だけ離れていることが好ましい。しかし、デュアルスピン・トンネル接合およびデュアルスピン・バルブを内蔵する磁気素子(図示せず)の他の実施形態は、別々のAFM層および分離層を含むことができる。スピン・トンネル接合152’はデュアルスピン・トンネル接合であるので、磁気素子150’は、読出し中もっと強度の強い信号を含み、非ゼロバイアス電圧によりトンネル磁気抵抗の低減が少ない。それ故、磁気素子150’の性能が改善される。
図10は、本発明による磁気素子100、100’、100”、100”’、100””、150および/または150’を使用する本発明による磁気メモリ200の一実施形態の図面である。磁気メモリ・アレイ200は例示としてのためだけのものであって、それ故、磁気素子100、100’、100”、100”’、100””、150および/または150’が、従来のメモリ内にもっと直接的に内蔵することができるメモリ・アレイ200を示す。それ故、各メモリ・セル210は、磁気素子100、100’、100”、100”’、100””、150および/または150’およびトランジスタ212を含む。磁気メモリ・アレイ200は、また、行選択機構220、列選択機構230、ワード線222および214、およびビット線232および234を含む。磁気メモリ・アレイ200は、さらに書込み電流源240および読出し電流源242を含む。しかし、磁気メモリ・アレイ200は、書込み線を全然含んでいない。
磁気素子100、100’、100”、100”’、100””、150および/または150’に書き込むためにスピン・トランスファが使用されるので、図2の従来のメモリ10の書込み線60および62のような追加の線は必要ない。それ故、消費電力を増大しないで、また従来のメモリ素子1および1’に書き込むための従来の書込み動作の使用による他の問題を起こさないで、磁気メモリ200の密度をさらに増大することができる。さらに、別々の書込み線を使用しないですむので、磁気素子100、100’、100”、100”’、100””、150および/または150’に書き込むために使用する回路を簡単にすることができる。
図11は、本発明による磁気素子を提供するための本発明による方法300のある実施形態の高度なフローチャートである。説明を分かりやすくするために、磁気素子100の材料層の順序を参照しながら方法300について説明する。しかし、方法300は、100’、100”、100”’、100””、150および150’に概略示す材料の層のような他の磁気素子に適合させることができる。例えば、磁気素子150および150’でのように、デュアルスピン・バルブおよび/またはデュアルスピン・トンネル接合を形成するために、追加のステップを追加することができる。第1の反強磁性層110は、ステップ302により形成される。好ましい実施形態の場合には、反強磁性層110は、適当なシード層108上に形成される。第1のピン止め層112およびバリア層120は、それぞれステップ304および306により形成される。ステップ304は、また、第1のピン止め層112が合成層になるように、スペーサ層116により分離されている強磁性層114および118を形成するステップを含む。第1の自由層122は、ステップ308により形成される。ステップ308は、合成自由層を形成するステップを含むことができる。分離層106はステップ310により形成される。第2の自由層124は、ステップ312により形成される。ステップ312は、合成自由層を形成するステップを含むことができる。非磁性スペーサ層126はステップ314により形成される。第2のピン止め層128および第2の反強磁性層136は、それぞれステップ316および318により形成される。反強磁性層110および136の向きは、ステップ320により設定される。ステップ320は、反強磁性層110および136の向きを別々に設定するステップを含むことができる。別の方法としては、ステップ320は、反強磁性層110および136の向きを一緒に設定することができる。そうしたい場合には、ステップ322により磁気素子100を整形することができる。それ故、ステップ322は、磁気素子100”、100”’、100””および150を整形するために使用される。それ故、一実施形態の場合には、ステップ322は磁気素子を逆T字形に形成する。他の実施形態の場合には、磁気素子はステップ322により台形に形成される。さらに、そうしたい場合には、磁束案内144/146がステップ324により形成される。好適には、ステップ324は、磁気素子100”、100”’、100””および150のうちの1つのような整形済みの磁気素子を形成する場合だけ実行することが好ましい。次に、磁気素子100に対する他の処理を終了することができる。それ故、方法300により、磁気素子100、100’、100”、100”’、100””、150および/または150’を製造することができる。
図12Aは、磁気素子を通る電流密度を調整する目的で磁気素子を整形するための本発明による方法350の一実施形態のフローチャートである。それ故、方法350は、ステップ322を実行し、磁気素子100”を台形に形成するために使用することができる。整形中の様子は示していないが、構造100’、150および150’を台形に整形する場合にも、方法350を使用することができる。しかし、方法250については、磁気素子100”を参照しながら説明する。二層フォトレジスト構造(図示せず)が、ステップ352により(台形に形成される前に)磁気素子100”上に形成される。磁気素子100”は、ステップ354により、マスクとしての二層フォトレジスト構造により第1の角
度でミリング加工される。第1の角度は磁気素子に垂直の方向から測定される。これは、磁気素子の下のスピン・トンネル接合102”部分を形成する。磁気素子は、次に、ステップ356により、第2の角度でミリング加工される。第2の角度も、磁気素子への垂直方向から測定され、第1の角度より大きい。それ故、第2の角度の場合には、磁気素子100”へのミリング加工がより深くなり、スピン・バルブ104”が存在する台形の上部を形成する。それ故、方法350を使用することにより磁気素子100”を形成することができる。
度でミリング加工される。第1の角度は磁気素子に垂直の方向から測定される。これは、磁気素子の下のスピン・トンネル接合102”部分を形成する。磁気素子は、次に、ステップ356により、第2の角度でミリング加工される。第2の角度も、磁気素子への垂直方向から測定され、第1の角度より大きい。それ故、第2の角度の場合には、磁気素子100”へのミリング加工がより深くなり、スピン・バルブ104”が存在する台形の上部を形成する。それ故、方法350を使用することにより磁気素子100”を形成することができる。
図12Bは、磁気素子を通る電流密度を調整する目的で、磁気素子を逆T字形に整形するための本発明による方法360の一実施形態のフローチャートである。それ故、ステップ322を実行し、磁気素子100”’、100””および150を整形するために方法360を使用することができ、その結果、スピン・バルブの幅がスピン・トンネル接合の幅より狭くなる。それ故、磁気素子100”’、100””および150の形成を参照しながら方法360について説明する。しかし、通常の当業者であれば、方法360は、通常、一度に1つのタイプの磁気素子に対してだけ使用されることを容易に理解することができるだろう。
二層フォトレジスト構造が、ステップ362により(整形される前に)磁気素子100”’、100””および150上に形成される。次に、磁気素子はステップ364により、マスクとしての二層フォトレジスト構造によりミリング加工される。それ故、磁気素子100”’、100””および150の下の部分が形成される。この場合、スピン・トンネル接合102”’、102””および150が形成される。次に、二層フォトレジスト構造がステップ366によりトリミングされる。好適には、ステップ366は、角度の大きなイオン・ミルによりミリング加工ステップ中に再堆積したすべての金属をクリーニングするステップを含むことが好ましい。二層フォトレジスト・マスクも、好適には、反応性イオン・エッチングまたはUV/ベーク・ステップによりトリミングすることが好ましい。それ故、二層フォトレジスト構造の幅の方が狭い。次に、磁気素子100”’、100””および150は、ステップ368により、二次イオン質量分析法(SIMS)のような終点検出装置により、分離層の内部でのミリングを中止することにより、二層フォトレジスト構造をトリミングした後でミリング加工される。それ故、ステップ368は、スピン・バルブ104”’104””および154が存在する磁気素子100”’、100””および150の上部を形成する。それ故、方法360を使用して、磁気素子100”’、100””および150を形成することができる。
図12Cは、磁気素子100”’、100””および150を通る電流密度を調整する目的で、磁気素子を逆T字形に整形するための本発明による方法370の一実施形態のフローチャートである。それ故、磁気素子100”’、100””および150を整形するステップを参照しながら方法360について説明する。しかし、通常の当業者であれば、方法360は、通常、一度に1つのタイプの磁気素子だけに使用されることを容易に理解することができるだろう。
第1の二層フォトレジスト構造が、ステップ372により、磁気素子100”’、100””および150上に形成される。磁気素子は、ステップ374により、マスクとしての第1の二層フォトレジスト構造によりミリング加工される。それ故、スピン・トンネル接合102”’、102””および152が存在する磁気素子100”’、100””および150の下部が形成される。第1の二層フォトレジスト構造がステップ376により除去される。第1の二層フォトレジスト構造より幅の狭い第2の二層フォトレジスト構造がステップ378により形成される。磁気素子が、ステップ380により、二次イオン質量分析法(SIMS)のような終点検出装置により、分離層の中央のところでミリングを中止することにより、第2の二層フォトレジスト構造をマスクとして使用してミリング加
工される。それ故、ステップ380は、スピン・バルブが存在する磁気素子100”’、100””および150の上部を整形する。それ故、方法300、360および/または370を使用して、磁気素子100”’、100””および150を形成することができる。
工される。それ故、ステップ380は、スピン・バルブが存在する磁気素子100”’、100””および150の上部を整形する。それ故、方法300、360および/または370を使用して、磁気素子100”’、100””および150を形成することができる。
それ故、方法300、350、360および/または370を使用することにより、磁気素子100、100’、100”、100”’、100””、150および150’を形成することができる。もっと局所化し、信頼性の高い現象であるスピン・トランスファにより、磁気素子100、100’、100”、100”’、100””、150および150’に書込みを行うことができる。さらに、スピン・バルブおよびスピン・トンネル接合の自由層を別々に調整することができる。それ故、スピン・バルブの特性をスピン・トランスファを最適化するために調整することができ、一方、スピン・トンネル接合の特性を読出し信号を最適化するために調整することができる。その結果、磁気素子100、100’、100”、100”’、100””、150および150’の性能および信頼性を改善することができる。
スピン・トランスファ、すなわち小さく局所化した切替え電流により書込みを行うことができ、適当な読出し信号を供給する磁気素子を提供するための方法およびシステムについて説明してきた。磁気素子は、バリア層を通して小さな電流密度が流れることができる幾何学的形状を有することができ、適当な整合を確実に行うために静磁結合している自由層を有する。それ故、スピン・バルブおよびスピン・トンネル接合の自由層を別々に調整することができ、性能および信頼性を改善することができる。図の実施形態を参照しながら本発明を説明してきたが、通常の当業者であれば、これらの実施形態を種々に変更することができ、これらの変更は本発明の精神および範囲に含まれることを容易に理解することができるだろう。それ故、通常の当業者であれば添付の特許請求の範囲の精神および範囲から逸脱することなしに、多くの修正を行うことができる。
Claims (45)
- 磁気素子であって、
第1の自由層と、バリア層と、第1のピン止め層とを有するスピン・トンネル接合であって、同第1のピン止め層が強磁性層であり、第1のピン止め層の磁化方向を有し、同第1のピン止め層の磁化が第1の方向に固定され、前記第1の自由層が強磁性層であり、第1の自由層の磁化を有し、前記バリア層が絶縁体であり、同バリア層を通してトンネリングを行うことができる厚さを有し、かつ、同バリア層が前記第1のピン止め層と前記第1の自由層との間に存在しているスピン・トンネル接合と、
第2のピン止め層と、非磁性スペーサ層と、第2の自由層とを有するスピン・バルブであって、同第2のピン止め層が強磁性層であり、第2のピン止め層の磁化方向を有し、同第2のピン止め層の磁化方向が第2の方向に固定され、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記非磁性スペーサ層が導電層であり、前記第2の自由層と前記第2のピン止め層との間に存在しているスピン・バルブと、
前記スピン・トンネル接合の前記第1の自由層と前記スピン・バルブの前記第2の自由層との間に存在している分離層であって、前記第1の自由層と前記第2の自由層が静磁結合できるように構成されている分離層と、を備え、
前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、スピン・トランスファにより、前記第2の自由層の磁化方向を変えることができる、ように構成される磁気素子。 - 前記第1の自由層および前記第2の自由層が静磁結合していて、そのため前記第1の自由層の磁化方向が、前記第2の自由層の磁化方向に反平行になる請求項1に記載の磁気素子。
- 前記スピン・バルブの第2のピン止め層が、第2の非磁性スペーサ層で分離されている第1の強磁性層および第2の強磁性層を含む合成ピン止め層であり、前記第1の強磁性層および前記第2の強磁性層が反強磁性により結合する請求項1に記載の磁気素子。
- 前記スピン・トンネル接合の前記第1のピン止め層が、第3の非磁性スペーサ層により分離されている第3の強磁性層および第4の強磁性層を含む第2の合成ピン止め層であり、前記第3の強磁性層および前記第4の強磁性層が反強磁性により結合する請求項3に記載の磁気素子。
- 前記スピン・バルブが、前記第2のピン止め層に隣接する第1の反強磁性層をさらに含み、前記第1の反強磁性層が、前記第2のピン止め層の前記第2のピン止め層の磁化方向を固定するためのものである請求項1に記載の磁気素子。
- 前記スピン・トンネル接合が、前記第1のピン止め層に隣接する第2の反強磁性層をさらに含み、前記第2の反強磁性層が、前記第1のピン止め層の前記第1のピン止め層の磁化方向を固定するためのものである請求項5に記載の磁気素子。
- 前記スピン・バルブが、第1の幅、第1の深さおよび第1の寸法を有し、前記第1の寸法が、前記第1の幅に前記第1の深さを掛けたものであり、前記スピン・トンネル接合が、第2の幅、第2の深さおよび第2の寸法を有し、前記第2の寸法が、前記第2の幅に前記第2の深さを掛けたものであり、前記第1の寸法が前記第2の寸法より小さい請求項1に記載の磁気素子。
- 前記磁気素子が、頂部、底部および台形の形状を有し、前記スピン・バルブが、前記磁気素子の頂部に存在し、前記スピン・トンネル接合が、前記磁気素子の前記底部に存在していて、そのため前記第1の寸法が前記第2の幅の寸法より小さい請求項7に記載の磁気素
子。 - 前記磁気素子が底辺および垂直な部分を有する逆T字形をし、前記底辺が前記垂直部分よりも広く、前記スピン・バルブが前記垂直部分に存在し、前記スピン・トンネル接合が前記底辺に存在する請求項7に記載の磁気素子。
- 磁束案内および絶縁層をさらに備え、前記磁束案内が第1の端部および第2の端部を有し、前記第1の端部の一部が前記第1の自由層の近くに位置し、前記第2の端部の一部が前記第2の自由層の近くに位置し、前記絶縁層が前記磁束案内と前記第1の自由層との間、前記第2の自由層と前記分離層との間に存在する請求項1に記載の磁気素子。
- 前記分離層が、前記第1の自由層と前記第2の自由層との交換結合を避けることができるだけの十分な厚さを有する請求項1に記載の磁気素子。
- 前記分離層が、短いスピン拡散長さを有する材料を含む請求項1に記載の磁気素子。
- 前記分離層が、Pt、Mn、Cu/CuPtサンドイッチまたはCuMn/Cuサンドイッチのうちの少なくとも1つを含む請求項12に記載の磁気素子。
- 前記分離層がある厚さを有し、前記短いスピン拡散長さが前記分離層の厚さより薄いかまたは等しい請求項13に記載の磁気素子。
- 前記スピン・バルブが、第2の非磁性スペーサ層と、第3のピン止め層と、前記第3のピン止め層に隣接する反強磁性層とをさらに含み、前記第2の非磁性スペーサ層が、前記第3のピン止め層と前記第2の自由層との間に存在していて、そのため前記第2の自由層が前記非磁性スペーサ層と前記第2の非磁性スペーサ層との間に位置する請求項1に記載の磁気素子。
- 前記スピン・トンネル接合が、第2のバリア層と、第3のピン止め層と、前記第3のピン止め層に隣接する反強磁性層とをさらに含み、前記第2のバリア層が、前記第3のピン止め層と前記第1の自由層との間に存在していて、そのため前記第1の自由層が前記バリア層と前記第2のバリア層との間に位置する請求項1に記載の磁気素子。
- 磁気素子であって、
第1のピン止め層と、第1のバリア層と、第1の自由層と、第2のバリア層と、第2のピン止め層とを有するデュアルスピン・トンネル接合であって、前記第1のバリア層が前記第1のピン止め層と前記第1の自由層との間に存在し、前記第2のバリア層が、前記第1の自由層と前記第2のピン止め層との間に存在し、前記第1のピン止め層が強磁性層であり、第1の方向に固定されている第1のピン止め層の磁化方向を有し、前記第2のピン止め層が強磁性層であり、第2の方向に固定されている第2のピン止め層の磁化方向を有し、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記第1のバリア層が絶縁体であり、前記第1のバリア層を通してトンネリングを行うことができる第1の厚さを有し、前記第2のバリア層が絶縁体であり、前記第2のバリア層を通してトンネリングを行うことができる第2の厚さを有するデュアルスピン・トンネル接合と、
第3のピン止め層と、第1の非磁性スペーサ層と、第2の自由層と、第2の非磁性スペーサ層と、第4のピン止め層とを有するデュアルスピン・バルブであって、前記第1の非磁性スペーサ層が前記第3のピン止め層と前記第2の自由層との間に存在し、前記第2の非磁性スペーサ層が前記第2の自由層と前記第4のピン止め層との間に存在し、前記第3のピン止め層が強磁性層であり、前記第2の方向に固定されている第3のピン止め層の磁化方向を有し、前記第4のピン止め層が強磁性層であり、前記第1の方向に固定されてい
る第4のピン止め層の磁化方向を有し、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記第1の自由層および前記第2の自由層が静磁結合し、前記第1の非磁性スペーサ層および前記第2の非磁性スペーサ層が導電層であるデュアルスピン・バルブと、
前記スピン・トンネル接合の前記第2のピン止め層と前記スピン・バルブの前記第3のピン止め層との間に存在する反強磁性層であって、前記第2の磁化方向を前記第2の方向に固定し、前記第3の磁化方向を前記第2の方向に固定するように構成されている反強磁性層とを備え、
前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、前記第2の自由層の磁化方向をスピン・トランスファにより方向を変えることができるように構成される磁気素子。 - 前記第1の自由層および前記第2の自由層が静磁結合していて、そのため前記第1の自由層の磁化方向が前記第2の自由層の磁化方向に対して反平行になる請求項17に記載の磁気素子。
- 前記デュアルスピン・バルブが、第1の幅、第1の深さおよび第1の寸法を有し、前記第1の寸法が、前記第1の幅に前記第1の深さを掛けたものであり、前記デュアルスピン・トンネル接合が、第2の幅、第2の深さおよび第2の寸法を有し、前記第2の寸法が、前記第2の幅に前記第2の深さを掛けたものであり、前記第1の寸法が前記第2の寸法より小さい請求項17に記載の磁気素子。
- 前記磁気素子が、頂部、底部および台形の形状を有し、前記デュアルスピン・バルブが前記磁気素子の頂部に存在し、前記デュアルスピン・トンネル接合が前記磁気素子の前記底部に存在していて、そのため前記第1の寸法が前記第2の幅の寸法より小さい請求項19に記載の磁気素子。
- 前記磁気素子が底辺および垂直な部分を有する逆T字形をし、前記底辺が前記垂直部分よりも広く、前記デュアルスピン・バルブが前記垂直部分に存在し、前記デュアルスピン・トンネル接合が前記底辺に存在する請求項19に記載の磁気素子。
- 磁気メモリ・デバイスであって、
複数の磁気素子を含む複数の磁気セルであって、前記複数の各磁気素子がスピン・トンネル接合、スピン・バルブおよび分離層を含み、前記スピン・トンネル接合が、第1の自由層、バリア層および第1のピン止め層を有し、前記第1のピン止め層が強磁性層であり、第1のピン止め層の磁化方向を有し、前記第1のピン止め層の磁化方向が第1の方向に固定され、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記バリア層が絶縁体であり、前記バリア層を通してトンネリングを行うことができる厚さを有し、前記バリア層がまた前記第1のピン止め層と前記第1の自由層との間に存在し、前記スピン・バルブが第2のピン止め層、非磁性スペーサ層および第2の自由層を有し、前記第2のピン止め層が強磁性層であり、第2のピン止め層の磁化方向を有し、前記第2のピン止め層の磁化方向が第2の方向に固定され、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記非磁性スペーサ層が導電層であり、前記第2の自由層と前記第2のピン止め層との間に存在し、前記分離層が前記スピン・トンネル接合の前記第1の自由層と前記スピン・バルブの前記第2の自由層との間に存在し、前記分離層が前記第1の自由層および前記第2の自由層が静磁結合することができ、それにより前記第1の自由層の磁化方向が前記第2の自由層の磁化方向に反平行になるように構成され、前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、前記第2の自由層の磁化方向がスピン・トランスファにより方向を変えることができるように構成されている複数の磁気セルと、
前記複数の磁気セルに結合している複数の行線と、
読出しおよび書込みを行う目的で、前記複数の磁気セルの一部を選択するために、前記複数のセル、前記複数の行線および前記複数の列線と結合している複数の列線とを備える磁気メモリ・デバイス。 - 磁気メモリ・デバイスであって、
複数の磁気素子を含む複数の磁気セルであって、前記複数の各磁気素子がデュアルスピン・トンネル接合、デュアルスピン・バルブおよび反強磁性層を含み、前記デュアルスピン・トンネル接合が第1のピン止め層、第1のバリア層、第1の自由層、第2のバリア層および第2のピン止め層を有し、前記第1のバリア層が前記第1のピン止め層と前記第1の自由層との間に存在し、前記第2のバリア層が前記第1の自由層と前記第2のピン止め層との間に存在し、前記第1のピン止め層が強磁性層であり、第1の方向に固定されている第1のピン止め層の磁化方向を有し、前記第2のピン止め層が強磁性層であり、第2の方向に固定されている第2のピン止め層の磁化方向を有し、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記第1のバリア層が絶縁体であり、前記第1のバリア層を通してトンネリングを行うことができる第1の厚さを有し、前記第2のバリア層が絶縁体であり、前記第2のバリア層を通してトンネリングを行うことができる第2の厚さを有し、前記デュアルスピン・バルブが、第3のピン止め層、第1の非磁性スペーサ層、第2の自由層、第2の非磁性スペーサ層、および第4のピン止め層を有し、前記第1の非磁性スペーサ層が前記第3のピン止め層と前記第2の自由層との間に存在し、前記第2の非磁性スペーサ層が前記第2の自由層と前記第4のピン止め層との間に存在し、前記第3のピン止め層が強磁性層であり、前記第2の方向に固定されている第3のピン止め層の磁化方向を有し、前記第4のピン止め層が強磁性層であり、前記第1の方向に固定されている第4のピン止め層の磁化方向を有し、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記第1の非磁性スペーサ層および前記第2の非磁性スペーサ層が導電層であり、前記反強磁性層が前記スピン・トンネル接合の前記第2のピン止め層と前記スピン・バルブの前記第3のピン止め層との間に存在し、前記反強磁性層が前記第2の磁化方向を第2の方向に、前記第3の磁化方向を前記第2の方向に固定するように構成され、前記第1の自由層と前記第2の自由層が静磁結合し、前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、前記第2の自由層の磁化方向がスピン・トランスファにより方向を変えることができるように構成されている複数の磁気セルと、
前記複数の磁気セルに結合している複数の行線と、
読出しおよび書込みを行う目的で、前記複数の磁気セルの一部を選択するために、前記複数のセル、前記複数の行線および前記複数の列線と結合している複数の列線とを備える磁気メモリ・デバイス。 - 磁気メモリを使用するための方法であって、
(a)書込みモード中に、複数の磁気素子の第1の部分を通してCPP構成内に書込み電流を供給することにより、複数の磁気セルの第1の部分に書込みを行うステップであって、前記各磁気素子がスピン・トンネル接合、スピン・バルブおよび分離層を含む複数の磁気セルを有し、前記スピン・トンネル接合が第1の自由層、バリア層および第1のピン止め層を有し、前記第1のピン止め層が強磁性層であり、第1のピン止め層の磁化方向を有し、前記第1のピン止め層の磁化方向が第1の方向に固定され、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記バリア層が絶縁体であり、前記バリア層を通してトンネリングを行うことができる厚さを有し、前記バリア層がまた前記第1のピン止め層と前記第1の自由層との間に存在し、前記スピン・バルブが第2のピン止め層、非磁性スペーサ層および第2の自由層を有し、前記第2のピン止め層が強磁性層であり、第2のピン止め層の磁化方向を有し、前記第2のピン止め層の磁化方向が第2の方向に固定され、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記非磁性スペーサ層が導電層であり、前記第2の自由層と前記第2のピン止め層との間に存
在し、前記分離層が前記スピン・トンネル接合の前記第1の自由層と前記スピン・バルブの前記第2の自由層との間に存在し、前記分離層が、前記第1の自由層および前記第2の自由層が静磁結合することができるように構成され、前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、前記第2の自由層の磁化方向が、スピン・トランスファにより方向を変えることができるように構成されるステップと、
(b)読出しモード中に、前記複数のセルの第2の部分から信号を読み出すステップとを含む方法。 - 磁気メモリを使用するための方法であって、
(a)書込みモード中に、複数の磁気素子の第1の部分を通してCPP構成内に書込み電流を供給することにより、複数の磁気セルの第1の部分に書込みを行うステップであって、前記各磁気素子がデュアルスピン・トンネル接合、デュアルスピン・バルブおよび反強磁性層を含む複数の磁気セルを有し、前記デュアルスピン・トンネル接合が、第1のピン止め層、第1のバリア層、第1の自由層、第2のバリア層および第2のピン止め層を有し、前記第1のバリア層が前記第1のピン止め層と前記第1の自由層との間に存在し、前記第2のバリア層が、前記第1の自由層と前記第2のピン止め層との間に存在し、前記第1のピン止め層が強磁性層であり、第1の方向に固定されている第1のピン止め層の磁化方向を有し、前記第2のピン止め層が強磁性層であり、第2の方向に固定されている第2のピン止め層の磁化方向を有し、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記第1のバリア層が絶縁体であり、前記第1のバリア層を通してトンネリングを行うことができる第1の厚さを有し、前記第2のバリア層が絶縁体であり、前記第2のバリア層を通してトンネリングを行うことができる第2の厚さを有し、前記デュアルスピン・バルブが、第3のピン止め層、第1の非磁性スペーサ層、第2の自由層、第2の非磁性スペーサ層および第4のピン止め層を有し、前記第1の非磁性スペーサ層が前記第3のピン止め層と前記第2の自由層との間に存在し、前記第2の非磁性スペーサ層が前記第2の自由層と前記第4のピン止め層との間に存在し、前記第3のピン止め層が強磁性層であり、前記第2の方向に固定されている第3のピン止め層の磁化方向を有し、前記第4のピン止め層が強磁性層であり、前記第1の方向に固定されている第4のピン止め層の磁化方向を有し、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記第1の非磁性スペーサ層および前記第2の非磁性スペーサ層が導電層であり、前記反強磁性層が前記スピン・トンネル接合の前記第2のピン止め層と前記スピン・バルブの前記第3のピン止め層との間に存在し、前記反強磁性層が前記第2の磁化方向を第2の方向に、前記第3の磁化方向を前記第2の方向に固定するように構成され、前記第1の自由層と前記第2の自由層が静磁結合し、前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、前記第2の自由層の磁化方向がスピン・トランスファにより方向を変えることができるように構成されるステップと、
(b)読出しモード中に、前記複数のセルの第2の部分から信号を読み出すステップとを含む方法。 - 磁気素子を提供するための方法であって、
(a)第1のピン止め層を形成するステップであって、前記第1のピン止め層が強磁性層であり、第1のピン止め層の磁化方向を有し、銭第1のピン止め層の磁化方向が第1の方向に固定されるステップと、
(b)バリア層を形成するステップであって、前記バリア層が絶縁体であり、前記バリア層を通してトンネリングを行うことができる厚さを有するステップと、
(c)第1の自由層を形成するステップであって、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記バリア層が前記第1のピン止め層と前記第1の自由層との間に存在し、前記第1のピン止め層、前記バリア層、および前記第1の自由層がスピン・トンネル接合に内蔵されているステップと、
(d)分離層を形成するステップと、
(e)第2の自由層を形成するステップであって、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記分離層が前記第1の自由層と前記第2の自由層との間に存在し、前記第1の自由層と前記第2の自由層が静磁結合することができるように構成されているステップと、
(f)導電性の非磁性スペーサ層を形成するステップと、
(g)第2のピン止め層を形成するステップであって、前記第2のピン止め層が強磁性層であり、第2のピン止め層の磁化方向を有し、前記第2のピン止め層の磁化方向が第2の方向に固定されていて、前記非磁性スペーサ層が前記第2のピン止め層と前記第2の自由層との間に存在していて、前記第2の自由層、前記第2のピン止め層および前記非磁性スペーサ層がスピン・バルブに内蔵されているステップとを含み、
前記磁気素子が、書込み電流が前記磁気素子を流れた場合に、前記第2の自由層の磁化方向がスピン・トランスファにより方向を変えることができるように構成される方法。 - 前記第1の自由層および前記第2の自由層が静磁結合していて、そのため前記第1の自由層の磁化方向が、前記第2の自由層の磁化方向に対して反平行になる請求項26に記載の方法。
- 前記第2のピン止め層を形成するステップ(g)が、
(g1)前記第2のピン止め層のための合成ピン止め層を形成するステップであって、前記合成ピン止め層が第2の非磁性スペーサ層により分離されている第1の強磁性層と第2の強磁性層とを含み、前記第1の強磁性層および前記第2の強磁性層が反強磁性により結合するステップを含む請求項26に記載の方法。 - 前記第1のピン止め層を形成するステップ(a)が、
(a1)前記スピン・トンネル接合の前記第1のピン止め層のための第2の合成ピン止め層を形成するステップであって、前記第2の合成ピン止め層が第3の非磁性スペーサ層により分離されている第3の強磁性層と第4の強磁性層とを含み、前記第3の強磁性層および前記第4の強磁性層が反強磁性により結合するステップを含む請求項28に記載の方法。 - (h)前記第1のピン止め層の前記第1のピン止め層の磁化方向を固定するための前記第1のピン止め層に隣接する第1の反強磁性層を形成するステップをさらに含む請求項26に記載の方法。
- (i)前記第2のピン止め層の前記第2のピン止め層の磁化方向を固定するための前記第2のピン止め層に隣接する第2の反強磁性層を形成するステップをさらに含む請求項30に記載の方法。
- 前記スピン・バルブが、第1の幅、第1の深さおよび第1の寸法を有し、前記第1の寸法が、前記第1の幅に前記第1の深さを掛けたものであり、前記スピン・トンネル接合が、第2の幅、第2の深さおよび第2の寸法を有し、前記第2の寸法が、前記第2の幅に前記第2の深さを掛けたものであり、前記方法が、
(h)前記第1の寸法を前記第2の寸法より確実に小さくするステップをさらに含む請求項26に記載の方法。 - 前記ステップ(h)が、
(h1)前記磁気素子が台形になるように整形するステップをさらに含み、そのため前記磁気素子が頂部、前記頂部より広い底部、前記磁気素子の頂部のところの前記スピン・バルブ、および前記磁気素子の底部のところの前記スピン・トンネル接合を有し、そのため前記第1の寸法が前記第2の寸法より小さい請求項32に記載の方法。 - 前記整形ステップ(h1)が、
(h1i)前記磁気素子上に二層フォトレジスト構造を形成するステップと、
(h1ii)第1の角度で前記磁気素子をミリング加工し、前記二層フォトレジスト構造をマスクとして使用するステップであって、前記第1の角度が前記磁気素子に垂直な方向から測定されるステップと、
(h1iii)第2の角度で前記磁気素子をミリング加工するステップであって、前記第2の角度を前記磁気素子に垂直な方向から測定し、前記第2の角度が前記第1の角度より大きいステップとをさらに含む請求項33に記載の方法。 - 前記整形ステップ(h1)が、
(h1i)前記磁気素子上に二層フォトレジスト構造を形成するステップと、
(h1ii)前記二層フォトレジスト構造をマスクとして使用して前記磁気素子をミリング加工するステップと、
(h1iii)前記二層フォトレジスト構造をトリミングするステップと、
(h1iv)前記二層フォトレジスト構造をトリミングした後で、前記磁気素子をミリング加工するステップとをさらに含む請求項33に記載の方法。 - 前記整形ステップ(h1)が、
(h1i)前記磁気素子上に第1の二層フォトレジスト構造を形成するステップと、
(h1ii)前記第1の二層フォトレジスト構造をマスクとして使用して前記磁気素子をミリング加工するステップと、
(h1iii)前記第1の二層フォトレジスト構造よりも幅の狭い第2の二層フォトレジスト構造を形成するステップと、
(h1iv)前記第2の二層フォトレジスト構造をマスクとして使用して前記磁気素子をミリング加工するステップとをさらに含む請求項33に記載の方法。 - 前記ステップ(h)が、
(h1)磁気素子を底辺および垂直部分を有する逆T字形に整形するステップであって、前記底辺の幅が前記垂直部分より広く、前記スピン・バルブが前記垂直部分に存在し、前記スピン・トンネル接合が前記底辺内に存在しているステップをさらに含む請求項32に記載の方法。 - (h)絶縁層を形成するステップと、
(i)磁束案内を形成するステップであって、前記磁束案内が第1の端部および第2の端部を有し、前記第1の端部の一部が前記第1の自由層の近くに位置し、前記第2の端部の一部が前記第2の自由層の近くに位置し、前記絶縁層が、前記磁束案内と前記第1の自由層との間、前記第2の自由層と前記分離層との間に存在しているステップとをさらに含む請求項26に記載の方法。 - 前記分離層が、前記第1の自由層と前記第2の自由層との交換結合を避けることができるだけの十分な厚さを有する請求項26に記載の方法。
- 前記分離層が、短いスピン拡散長さを有する材料を含む請求項26に記載の方法
- 前記分離層が、ある厚さを有し、前記短い拡散長さが前記分離層の厚さより薄いかまたは等しい請求項40に記載の方法。
- 前記分離層が、Pt、Mn、Cu/CuPtサンドイッチまたはCuMn/Cuサンドイッチのうちの少なくとも1つを含む請求項40に記載の方法。
- (i)前記スピン・バルブ用の第2の非磁性スペーサ層を形成するステップと、
(j)前記スピン・バルブ用の第3のピン止め層を形成するステップであって、前記第2の非磁性スペーサ層が前記第3のピン止め層と前記第2の自由層との間に存在していて、そのため前記第2の自由層が前記非磁性スペーサ層と前記第2の非磁性スペーサ層との間に位置するステップと、
(k)前記第3のピン止め層に隣接する反強磁性層を形成するステップとをさらに含む請求項26に記載の方法。 - (i)前記スピン・トンネル接合用の第2のバリア層を形成するステップと、
(j)前記スピン・トンネル接合用の第3のピン止め層を形成するステップであって、前記第2のバリア層が前記第3のピン止め層と前記第1の自由層との間に存在していて、そのため前記第1の自由層が前記バリア層と前記第2のバリア層との間に位置するステップと、
(k)前記第3のピン止め層に隣接する反強磁性層を形成するステップとをさらに含む請求項26に記載の方法。 - 磁気素子を形成するための方法であって、
(a)第1のピン止め層を形成するステップであって、前記第1のピン止め層が強磁性層であり、第1のピン止め層の磁化方向を有していて、前記第1のピン止め層の磁化方向が第1の方向に固定されているステップと、
(b)第1のバリア層を形成するステップであって、前記第1のバリア層が絶縁体であり、前記第1のバリア層を通してトンネリングを行うことができる第1の厚さを有するステップと、
(c)第1の自由層を形成するステップであって、前記第1の自由層が強磁性層であり、第1の自由層の磁化方向を有し、前記バリア層が前記第1のピン止め層と前記第1の自由層との間に存在するステップと、
(d)第2のバリア層を形成するステップであって、前記第2のバリア層が絶縁体であり、前記第2のバリア層を通してトンネリングを行うことができる第2の厚さを有するステップと、
(e)第2のピン止め層を形成するステップであって、前記第2のピン止め層が強磁性層であり、第2のピン止め層の磁化方向を有し、前記第2のピン止め層の磁化方向が第2の方向に固定されていて、前記第1のピン止め層、前記第1のバリア層、前記第1の自由層、前記第2のバリア層、および前記第2のピン止め層がスピン・トンネル接合に内蔵されるステップと、
(f)反強磁性層を形成するステップと、
(g)第3のピン止め層を形成するステップであって、前記第3のピン止め層が強磁性層であり、第3のピン止め層の磁化方向を有し、前記反強磁性層が前記第2のピン止め層の前記第2の磁化方向を固定し、前記第3のピン止め層の磁化方向を前記第2の方向に固定するステップと、
(h)導電性である第1の非磁性スペーサ層を形成するステップと、
(i)第2の自由層を形成するステップであって、前記第2の自由層が強磁性層であり、第2の自由層の磁化方向を有し、前記第1の自由層および前記第2の自由層が静磁結合するステップと、
(f)導電性の非磁性スペーサ層を形成するステップと、
(g)第2のピン止め層を形成するステップであって、前記第2のピン止め層が強磁性層であり、第2のピン止め層の磁化方向を有し、前記第2のピン止め層の磁化方向が第2の方向に固定されていて、前記非磁性スペーサ層が前記第2のピン止め層と前記第2の自由層との間に存在し、前記第2の自由層、前記第2のピン止め層、および前記非磁性スペーサ層がスピン・バルブに内蔵されるステップとを含み、
前記磁気素子が、書込み電流が前記磁気素子を通して流れた場合に、前記第2の自由層の磁化方向が、スピン・トランスファにより方向を変えることができるように構成される方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/339,962 US6829161B2 (en) | 2003-01-10 | 2003-01-10 | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
PCT/US2004/000453 WO2004063760A2 (en) | 2003-01-10 | 2004-01-09 | Magnetostatically coupled magnetic elements utilizing spin transfer and an mram device using the magnetic element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006516360A true JP2006516360A (ja) | 2006-06-29 |
JP2006516360A5 JP2006516360A5 (ja) | 2007-01-11 |
Family
ID=32711208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006500862A Pending JP2006516360A (ja) | 2003-01-10 | 2004-01-09 | スピン・トランスファおよび磁気素子を使用するmramデバイスを利用する静磁結合磁気素子 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6829161B2 (ja) |
JP (1) | JP2006516360A (ja) |
WO (1) | WO2004063760A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009509357A (ja) * | 2005-09-20 | 2009-03-05 | グランディス,インコーポレーテッド | 安定化させた強磁性自由層または強磁性自由層積層構造を有する磁性素子 |
WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
JP2012195485A (ja) * | 2011-03-17 | 2012-10-11 | Toshiba Corp | 磁気記録素子及び不揮発性記憶装置 |
JP2013513255A (ja) * | 2009-12-08 | 2013-04-18 | クアルコム,インコーポレイテッド | 磁気トンネル接合デバイス |
Families Citing this family (190)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4780878B2 (ja) * | 2001-08-02 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP3793725B2 (ja) * | 2002-01-25 | 2006-07-05 | アルプス電気株式会社 | 磁気検出素子及びその製造方法並びに前記磁気検出素子を用いた磁気検出装置 |
US7390584B2 (en) * | 2002-03-27 | 2008-06-24 | Nve Corporation | Spin dependent tunneling devices having reduced topological coupling |
JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US6977801B2 (en) * | 2003-02-24 | 2005-12-20 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer |
JP2004259978A (ja) * | 2003-02-26 | 2004-09-16 | Toshiba Corp | 磁気記憶装置 |
US7239570B2 (en) * | 2003-05-20 | 2007-07-03 | Magsil Corporation | Magnetic memory device and method for magnetic reading and writing |
KR100548997B1 (ko) * | 2003-08-12 | 2006-02-02 | 삼성전자주식회사 | 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들 |
US7911832B2 (en) | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US6980469B2 (en) * | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US7573737B2 (en) * | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
US6985385B2 (en) * | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
US7329362B2 (en) * | 2003-08-29 | 2008-02-12 | Hitachi Global Storage Technologies Netherlands B.V. | Dual angle milling for current perpendicular to plane (CPP) magnetoresistive sensor definition |
US7110287B2 (en) * | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
US6992359B2 (en) * | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
US20110140217A1 (en) * | 2004-02-26 | 2011-06-16 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
US7180716B2 (en) * | 2004-03-30 | 2007-02-20 | Headway Technologies, Inc. | Fabrication method for an in-stack stabilized synthetic stitched CPP GMR head |
JP2005302131A (ja) * | 2004-04-09 | 2005-10-27 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ヘッド及びそれを用いた磁気記録再生装置 |
US7320170B2 (en) * | 2004-04-20 | 2008-01-22 | Headway Technologies, Inc. | Xenon ion beam to improve track width definition |
US7122852B2 (en) * | 2004-05-12 | 2006-10-17 | Headway Technologies, Inc. | Structure/method to fabricate a high performance magnetic tunneling junction MRAM |
US7502248B2 (en) * | 2004-05-21 | 2009-03-10 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device |
US7372116B2 (en) * | 2004-06-16 | 2008-05-13 | Hitachi Global Storage Technologies Netherlands B.V. | Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh |
US7576956B2 (en) * | 2004-07-26 | 2009-08-18 | Grandis Inc. | Magnetic tunnel junction having diffusion stop layer |
US7369427B2 (en) * | 2004-09-09 | 2008-05-06 | Grandis, Inc. | Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements |
JP4568152B2 (ja) * | 2004-09-17 | 2010-10-27 | 株式会社東芝 | 磁気記録素子及びそれを用いた磁気記録装置 |
JP4179260B2 (ja) * | 2004-09-29 | 2008-11-12 | ソニー株式会社 | 磁気抵抗効果型磁気ヘッド及び磁気テープ装置 |
US7376006B2 (en) * | 2005-05-13 | 2008-05-20 | International Business Machines Corporation | Enhanced programming performance in a nonvolatile memory device having a bipolar programmable storage element |
JP2007048790A (ja) * | 2005-08-05 | 2007-02-22 | Sony Corp | 記憶素子及びメモリ |
KR100727486B1 (ko) * | 2005-08-16 | 2007-06-13 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
US7333306B2 (en) * | 2005-08-23 | 2008-02-19 | Headway Technologies, Inc. | Magnetoresistive spin valve sensor with tri-layer free layer |
US7224601B2 (en) | 2005-08-25 | 2007-05-29 | Grandis Inc. | Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element |
US7859034B2 (en) * | 2005-09-20 | 2010-12-28 | Grandis Inc. | Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer |
US7777261B2 (en) | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
JP2007103471A (ja) * | 2005-09-30 | 2007-04-19 | Sony Corp | 記憶素子及びメモリ |
US7430135B2 (en) * | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
TWI304212B (en) * | 2006-01-04 | 2008-12-11 | Ind Tech Res Inst | Magnetic random access memory with improved writing margin |
US20070187785A1 (en) * | 2006-02-16 | 2007-08-16 | Chien-Chung Hung | Magnetic memory cell and manufacturing method thereof |
US8063459B2 (en) * | 2007-02-12 | 2011-11-22 | Avalanche Technologies, Inc. | Non-volatile magnetic memory element with graded layer |
US20080246104A1 (en) | 2007-02-12 | 2008-10-09 | Yadav Technology | High Capacity Low Cost Multi-State Magnetic Memory |
US8018011B2 (en) * | 2007-02-12 | 2011-09-13 | Avalanche Technology, Inc. | Low cost multi-state magnetic memory |
US20070246787A1 (en) * | 2006-03-29 | 2007-10-25 | Lien-Chang Wang | On-plug magnetic tunnel junction devices based on spin torque transfer switching |
US7851840B2 (en) * | 2006-09-13 | 2010-12-14 | Grandis Inc. | Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier |
US8089723B2 (en) * | 2006-10-11 | 2012-01-03 | Hitachi Global Storage Technologies Netherlands B.V. | Damping control in magnetic nano-elements using ultrathin damping layer |
US20080088983A1 (en) * | 2006-10-11 | 2008-04-17 | Gereon Meyer | Damping control in magnetic nano-elements using ultrathin damping layer |
JP4380693B2 (ja) | 2006-12-12 | 2009-12-09 | ソニー株式会社 | 記憶素子、メモリ |
US7388776B1 (en) * | 2006-12-22 | 2008-06-17 | Hitachi Global Storage Technologies Netherlands, B.V. | Three-dimensional magnetic memory |
US7919826B2 (en) * | 2007-04-24 | 2011-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element and manufacturing method thereof |
US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
US7982275B2 (en) | 2007-08-22 | 2011-07-19 | Grandis Inc. | Magnetic element having low saturation magnetization |
EP2204852A4 (en) * | 2007-10-25 | 2012-02-22 | Fuji Electric Co Ltd | SPIN VALVE ELEMENT AND METHOD FOR MANUFACTURING THE SAME |
US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
KR101464691B1 (ko) | 2008-02-15 | 2014-11-21 | 삼성전자주식회사 | 자기 메모리 소자 및 그 제조 방법 |
WO2009110532A1 (ja) * | 2008-03-07 | 2009-09-11 | 日本電気株式会社 | 半導体装置 |
KR101586271B1 (ko) * | 2008-04-03 | 2016-01-20 | 삼성전자주식회사 | 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법 |
US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
US7999336B2 (en) | 2008-04-24 | 2011-08-16 | Seagate Technology Llc | ST-RAM magnetic element configurations to reduce switching current |
US7855911B2 (en) | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
US7852663B2 (en) | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
US7804709B2 (en) | 2008-07-18 | 2010-09-28 | Seagate Technology Llc | Diode assisted switching spin-transfer torque memory unit |
US8054677B2 (en) | 2008-08-07 | 2011-11-08 | Seagate Technology Llc | Magnetic memory with strain-assisted exchange coupling switch |
US8223532B2 (en) | 2008-08-07 | 2012-07-17 | Seagate Technology Llc | Magnetic field assisted STRAM cells |
US7935435B2 (en) * | 2008-08-08 | 2011-05-03 | Seagate Technology Llc | Magnetic memory cell construction |
US7881098B2 (en) * | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
US7894248B2 (en) * | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
US8482966B2 (en) * | 2008-09-24 | 2013-07-09 | Qualcomm Incorporated | Magnetic element utilizing protective sidewall passivation |
US7940551B2 (en) * | 2008-09-29 | 2011-05-10 | Seagate Technology, Llc | STRAM with electronically reflective insulative spacer |
US7826256B2 (en) * | 2008-09-29 | 2010-11-02 | Seagate Technology Llc | STRAM with compensation element |
US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
US7746687B2 (en) | 2008-09-30 | 2010-06-29 | Seagate Technology, Llc | Thermally assisted multi-bit MRAM |
US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
US8487390B2 (en) | 2008-10-08 | 2013-07-16 | Seagate Technology Llc | Memory cell with stress-induced anisotropy |
US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
US8039913B2 (en) | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
US7880209B2 (en) * | 2008-10-09 | 2011-02-01 | Seagate Technology Llc | MRAM cells including coupled free ferromagnetic layers for stabilization |
US8217478B2 (en) | 2008-10-10 | 2012-07-10 | Seagate Technology Llc | Magnetic stack with oxide to reduce switching current |
US9165625B2 (en) * | 2008-10-30 | 2015-10-20 | Seagate Technology Llc | ST-RAM cells with perpendicular anisotropy |
US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
US7826181B2 (en) | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
US7940600B2 (en) | 2008-12-02 | 2011-05-10 | Seagate Technology Llc | Non-volatile memory with stray magnetic field compensation |
US7859892B2 (en) * | 2008-12-03 | 2010-12-28 | Seagate Technology Llc | Magnetic random access memory with dual spin torque reference layers |
US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
US8053255B2 (en) | 2009-03-03 | 2011-11-08 | Seagate Technology Llc | STRAM with compensation element and method of making the same |
US7936598B2 (en) | 2009-04-28 | 2011-05-03 | Seagate Technology | Magnetic stack having assist layer |
US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
US8183653B2 (en) | 2009-07-13 | 2012-05-22 | Seagate Technology Llc | Magnetic tunnel junction having coherent tunneling structure |
WO2011013412A1 (ja) | 2009-07-27 | 2011-02-03 | 富士電機ホールディングス株式会社 | 非接触電流センサ |
US8913350B2 (en) * | 2009-08-10 | 2014-12-16 | Grandis, Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
US10446209B2 (en) | 2009-08-10 | 2019-10-15 | Samsung Semiconductor Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
US20110031569A1 (en) * | 2009-08-10 | 2011-02-10 | Grandis, Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
WO2011103437A1 (en) * | 2010-02-22 | 2011-08-25 | Integrated Magnetoelectronics Corporation | A high gmr structure with low drive fields |
US8780665B2 (en) * | 2010-08-11 | 2014-07-15 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic tunneling junction elements having an easy cone anisotropy |
US8399941B2 (en) | 2010-11-05 | 2013-03-19 | Grandis, Inc. | Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements |
US8508973B2 (en) | 2010-11-16 | 2013-08-13 | Seagate Technology Llc | Method of switching out-of-plane magnetic tunnel junction cells |
US8405171B2 (en) | 2010-11-16 | 2013-03-26 | Seagate Technology Llc | Memory cell with phonon-blocking insulating layer |
US8432009B2 (en) | 2010-12-31 | 2013-04-30 | Grandis, Inc. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
US9478730B2 (en) | 2010-12-31 | 2016-10-25 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
US8766383B2 (en) | 2011-07-07 | 2014-07-01 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic junction using half metallic ferromagnets |
US9236561B2 (en) * | 2011-09-12 | 2016-01-12 | Samsung Electronics Co., Ltd. | Method and system for providing multiple self-aligned logic cells in a single stack |
JP5475819B2 (ja) * | 2012-03-20 | 2014-04-16 | 株式会社東芝 | 不揮発性記憶装置 |
US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
KR102199622B1 (ko) * | 2013-01-11 | 2021-01-08 | 삼성전자주식회사 | 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템 |
US9602103B2 (en) * | 2013-05-22 | 2017-03-21 | Hitachi, Ltd. | Spin wave device and logic circuit using spin wave device |
US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US9741923B2 (en) | 2015-09-25 | 2017-08-22 | Integrated Magnetoelectronics Corporation | SpinRAM |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10230042B2 (en) * | 2016-03-03 | 2019-03-12 | Toshiba Memory Corporation | Magnetoresistive element and method of manufacturing the same |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10693056B2 (en) | 2017-12-28 | 2020-06-23 | Spin Memory, Inc. | Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10803916B2 (en) * | 2017-12-29 | 2020-10-13 | Spin Memory, Inc. | Methods and systems for writing to magnetic memory devices utilizing alternating current |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10192789B1 (en) | 2018-01-08 | 2019-01-29 | Spin Transfer Technologies | Methods of fabricating dual threshold voltage devices |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US10878870B2 (en) | 2018-09-28 | 2020-12-29 | Spin Memory, Inc. | Defect propagation structure and mechanism for magnetic memory |
US10692556B2 (en) | 2018-09-28 | 2020-06-23 | Spin Memory, Inc. | Defect injection structure and mechanism for magnetic memory |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
US11335850B2 (en) | 2020-03-12 | 2022-05-17 | International Business Machines Corporation | Magnetoresistive random-access memory device including magnetic tunnel junctions |
KR20220021075A (ko) | 2020-08-12 | 2022-02-22 | 삼성전자주식회사 | 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204010A (ja) * | 2000-08-21 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子 |
JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292389B1 (en) * | 1999-07-19 | 2001-09-18 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
TW495745B (en) * | 2000-03-09 | 2002-07-21 | Koninkl Philips Electronics Nv | Magnetic field element having a biasing magnetic layer structure |
FR2817998B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
US6744086B2 (en) * | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
US6741496B2 (en) * | 2001-09-27 | 2004-05-25 | Intel Corporation | Electron spin mechanisms for inducing magnetic-polarization reversal |
-
2003
- 2003-01-10 US US10/339,962 patent/US6829161B2/en not_active Expired - Lifetime
-
2004
- 2004-01-09 WO PCT/US2004/000453 patent/WO2004063760A2/en active Application Filing
- 2004-01-09 JP JP2006500862A patent/JP2006516360A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002204010A (ja) * | 2000-08-21 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 磁気抵抗素子 |
JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009509357A (ja) * | 2005-09-20 | 2009-03-05 | グランディス,インコーポレーテッド | 安定化させた強磁性自由層または強磁性自由層積層構造を有する磁性素子 |
JP2013513255A (ja) * | 2009-12-08 | 2013-04-18 | クアルコム,インコーポレイテッド | 磁気トンネル接合デバイス |
JP2014103420A (ja) * | 2009-12-08 | 2014-06-05 | Qualcomm Inc | 磁気トンネル接合デバイス |
US8969984B2 (en) | 2009-12-08 | 2015-03-03 | Qualcomm Incorporated | Magnetic tunnel junction device |
WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
JP5756760B2 (ja) * | 2010-01-13 | 2015-07-29 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
JP2012195485A (ja) * | 2011-03-17 | 2012-10-11 | Toshiba Corp | 磁気記録素子及び不揮発性記憶装置 |
US8508979B2 (en) | 2011-03-17 | 2013-08-13 | Kabushiki Kaisha Toshiba | Magnetic recording element and nonvolatile memory device |
Also Published As
Publication number | Publication date |
---|---|
US6829161B2 (en) | 2004-12-07 |
WO2004063760A2 (en) | 2004-07-29 |
WO2004063760A3 (en) | 2005-02-10 |
US20040136231A1 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6829161B2 (en) | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element | |
US6847547B2 (en) | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element | |
EP1552526B1 (en) | Magnetic element utilizing spin transfer and an mram device using the magnetic element | |
US6838740B2 (en) | Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element | |
US6888742B1 (en) | Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element | |
US7486551B1 (en) | Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements | |
US7929342B2 (en) | Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory | |
JP3959335B2 (ja) | 磁気記憶装置及びその製造方法 | |
JP5193419B2 (ja) | スピン注入磁気ランダムアクセスメモリとその書き込み方法 | |
US7242048B2 (en) | Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements | |
US8331141B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
US8040724B2 (en) | Magnetic domain wall random access memory | |
US8988934B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
US20070063236A1 (en) | Magnetic device having stabilized free ferromagnetic layer | |
US7848137B2 (en) | MRAM and data read/write method for MRAM | |
KR20070106701A (ko) | 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 mtj 소자 및 자기 소자를 이용한 스핀트로닉 장치 | |
JP2005327988A (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP3977576B2 (ja) | 磁気メモリ装置 | |
JP3977816B2 (ja) | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 | |
JP2002353418A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2003229543A (ja) | 磁気記憶装置 | |
JP2001256773A (ja) | 磁気メモリセルのアクセス方法及び磁気メモリセル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |