TWI233199B - Magnetic memory device having yoke layer and its manufacturing method - Google Patents

Magnetic memory device having yoke layer and its manufacturing method Download PDF

Info

Publication number
TWI233199B
TWI233199B TW092120858A TW92120858A TWI233199B TW I233199 B TWI233199 B TW I233199B TW 092120858 A TW092120858 A TW 092120858A TW 92120858 A TW92120858 A TW 92120858A TW I233199 B TWI233199 B TW I233199B
Authority
TW
Taiwan
Prior art keywords
aforementioned
memory device
magnetic memory
yoke
magnetic
Prior art date
Application number
TW092120858A
Other languages
English (en)
Other versions
TW200414497A (en
Inventor
Hiroaki Yoda
Yoshiaki Asao
Tomomasa Ueda
Minoru Amano
Tatsuya Kishi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200414497A publication Critical patent/TW200414497A/zh
Application granted granted Critical
Publication of TWI233199B publication Critical patent/TWI233199B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

1233199 玖、發明說明: 相關申請案的交叉參考資料 本申請案係根據2002年7月30日所提出的NO· 2002-22 1877之先前曰本專利申請案,並享有該專利申請之 優先權,且其内容係併入作為參考資料。 【發明所屬之技術領域】 本發明係有關於在每1位元藉由電流磁場而進行寫入,並 藉由單元的磁化狀態所產生之電阻變化而讀取”Γ、π0”的資 訊之磁性記憶裝置及其製造方法之相關技術。 【先前技術】 近年來,提案有磁性隨機存取記憶體(MRAM : Magnetic Random Access Memory)而作為兼具非揮發性、高積體性、高信 賴性、以及高速動作之裝置。作為該MRAM之記憶元件, 係盛行開發著相較於使用GMR(Giant Magneto-Resistance)元件, 而其讀取輸出係更大之MTJ(Magnetic Tunneling Junction)元件。 如此之MRAM之基本構造係如圖5 1所示,在位元線BL和 寫入字組線WWL之交點,配置有MTJ元件。該MTJ元件係 中介上部金屬層(未圖示)而連接於位元線BL,並中介下部 金屬層64而連接於MOS電晶體Tr之源極/汲極。而且,該 MOS電晶體Tr之閘極係形成讀出字組線RWL。 此處,MTJ元件係由下列所構成:強磁性層之磁化固著 層60,灰係連接於下部金屬層64 ;強磁性層之磁性記錄層 61,其係中介上部金屬層(未圖示)而連接於位元線61^;以 及非磁性層之通道接合層62,其係夾在此等磁化固著層60
O:\86\86900.DOC 1233199 和磁性記錄層61之間。 參閱圖52A、52B而說明上述MRAM之資料的寫入和讀 取。 首先,使用圖52A而說明在任意之選擇單元寫入資料之情 形。當在圖面的正前方流通電流時,則反時鐘方向產生磁 場,故磁性記錄層61的磁化係向右。據此,即能使磁化固 著層60之磁化方向和磁性記錄層61之磁化方向相一致(稱 此為磁化平行),而將該狀態作成例如記憶”〇”資料之狀態。 另一方面,當在圖面的深處流通電流時,則順時鐘方向產 生磁場,故磁性記錄層61的磁化係向左。據此,而磁化固 著層60之磁化方向和磁性記錄層6丨之磁化方向係相異(稱 此為磁化反平行),而將該狀態作成例如記憶”丨”資料之狀 態。 繼之,使用圖52B而說明將寫入有"1”、,,〇”資料之選擇單元 的資料予以讀出之情形。MTJ元件之磁化為土行時,MTJ 元件之電阻係最雜而MT J元件之磁化為反平行時,則mt J 元件之電阻係最高。因此,藉由流通電流於貫穿Mtj元件 的方向,即能讀取MTJ元件之電阻,並判定”1”、”〇,,之記憶狀 態。 如此之MRAM為了重寫記憶單元的資料,則必須使mtj 元件的記錄層(膜厚為2〜5 nm,NiFe薄膜等)之磁化產生反 相。用以使該磁化反相所必需之磁場H,係概略地由如下之 式(1)而求得。在式(1)當中,Ms係記錄層之飽和磁化,以系 記錄層之厚度,F係記錄層之寬幅。
O:\86\86900.DOC 1233199 Η〜4 ;rMsxt/ F(Oe)…⑴ 此處,MTJ兀件之單元寬幅係〇·6 _程度,且MTJ元件之 單元長度係1·2μΓΠ程度時,則寫入電流值係8mA程度。 為了確保熱擾亂耐性,在MTJ元件之記錄層的薄膜化係 具有界限。此外,在達成MTJ元件的細微化直至〇15 μηαι 度以下時,則亦必須增大記錄層之厚度。假設將由 所形成之記錄層的膜厚予以固定在2 nm,由於亦如圖53所 示,將MTJ元件進行細微化(減少記錄層之寬幅F)時,則轉 換磁場Η係增大,故必須增大寫入電流。 另一方面,能流通於寫入配線之電流密度,係具有上限 (例如Cu配線之電流密度係i〇7A/cm2)。因此,如上述即使伴 隨著MTJ元件的細微化而必須增大寫入電流,則伴隨著單 元的細微化亦減少寫入配線之截面積,並使產生用以使記 錄層的磁化反相所必需之切換磁場Η之電流,無法流通於寫 入配線。 如上述,習知之無配線之情形係如圖53所示,伴隨著 單元的細微化(減少記錄層的寬幅F),而有必要;、增加用以產 生轉換磁場Η之寫入電流的另一面,因寫入配線之截面積的 減少,而使流通於寫入配線之電流具有界限。因此,單元 之細微化其界限係1/F = 8程度。 為了解決如此之問題,而提案有將H iF e等之軟磁性材料 63覆蓋於寫入配線(Cu)之附軛配線(參閱圖54)。該附軛配線 係藉由設覃軛,而能集中寫入配線之產生磁場於選擇單 元。其結果’報告中之附辆配線係具有2倍私度之南效率化 O:\86\86900.DOC -9- 1233199 功效(寫入電流值係1/2)。有關於此係例如可參考『Said
Tehrani’ Magneto resistive ram,「IEDM short C0Urse」(美 國),2001年』。 ’ ' 然而,目前伴隨著單元的細微化,而更被要求寫入電流 之減低。 ' —〜_ -—- 〜r發mi 本發明之第1觀點之磁性記憶裝置,其係具備: 第1配線,其係延伸於第1方向;第2配線,其係延伸於和 前述第1方向相異之第2方向;磁阻效應元件,其係配置於 鈾述第1和第2配線間之前述第i和第2配線之交點;第丨軛本 體部,其係至少覆蓋前述第丨配線的下面和兩侧面之中之任 意一面;第2軛本體部,其係至少覆蓋前述第2配線的下面 和兩側面之中之任意一面;第丨和第2軛尖端部,其係在前 述磁阻效應元件的前述第丨方向之兩側面,和前述磁阻效應 元件相隔離而配置;以及第3和第4軛尖端部,其係在前述 磁阻效應元件的前述第2方向之兩側面,和前述磁阻效應元 件相隔離而配置。 本發明之第2觀點之磁性記憶裝置之製造方法,其係具 備·至少形成下面和兩側面之中之任意一面係由第丨軛本體 部所覆蓋之第1配線之步驟;形成夾在第丨層和第2層之間的 磁阻效應元件於前述第丨配線上之步驟;形成絕緣膜於前述 第1配線和别述第2層上之步驟;形成磁性膜於前述絕緣膜 上之步驟;將前述磁性膜予以圖案化之步驟;將前述磁阻 效應元件上之前述第2層的一部份、前述磁性膜、以及前述
O:\86\86900.DOC -10- 1233199 、巴緣膜予以去除,並和前述磁阻效應元件自我整合地形成 由前述磁性膜所組成之第1乃至第4軛尖端部之步驟;形成 第2配線於前述第2層和前述第丨乃至第4軛尖端部上之步 驟,以及至少形成覆蓋前述第2配線的上面和兩側面之中之 任意一面之第2輛本體部之步驟。 【實施方式】 在圖54所示之先箣技術之附輛配線當中,藉由實驗和計 算機模擬而檢討時,可發現和上述報告同樣地,能確認2倍 程度之高效率化,,具有如下所示之較大的缺點。 第1係增加干擾(半選擇單元之錯誤寫入)。亦即,相對於 無軛配線之情形時,干擾係每1000個單元為50個程度,藉 由使用附軛配線之措施,則干擾係急劇地增加至每⑻個 早元為250個程度。 调查干擾之增加原因時,得知磁阻效應元件之 MTJ(Magnetic Tunneling Juncti〇n)元件和寫入配線之不併 口係#乂大之主要原因。%圖55A所#,由於無輛配線係在寫 、在的周®全體產生磁場,故即使產生配線和MTJ元件 之不併合的情形,亦能充分進行MT;元件之磁化反相。相 對於此,如圖55B所示,藉由使用附扼配線之措施,由於係 自扼63的端°卩而集中磁場於端部,故當產生配線和MTJ元 件之不併合時,則產生#法充分進行件的磁化反相 之㈣。亦即,由於使用附輛配線而使配線不併合之容許 值變小。具體而言,得知在〇·24 _寬幅之簡元件時,亦 無法容許G.i㈣程度之不併合,而必須抑制不併合於〇·〇5
O:\86\86900.DOC -11- 1233199 μηι程度以下。 第2係增加讀出信號之不均勻。如圖56Α所示,無輛配線 係π〇π狀態和” 1 ”狀態之讀出信號之不均現象較少,而能充分 進行”0”、”1”之判別。相對於此,如圖56Β所示,附軛配線 係增加’’0Π狀態和” 1 ”狀態之讀出信號之不均現象,故難以進 行〇”、”丨”之判別。具體而言,對丨^之平均電阻值之不均, 相對於無扼配線之3%,而附輛配線係概略地增加至5%。 如此之5賣出仏號之不均,得知並非必定和寫入配線與 MTJ元件之不併合有關,而係隨機地產生。推測其原因係 在於扼的殘留磁化為擾亂MTJ元件之磁化配置,且由於自 理想之,,0’’狀態(固著層和記錄層之磁化為平行)、或”丨,,狀態 (固著層和記錄層之磁化為反平行),產生主要記錄層之磁化 傾向,而產生"〇”、,,i,,之電阻值不均之情形。 第3係出現熱擾亂裎減少之單元。藉由6〇曰程度之放置, 而出現資料係自”0”變化成”丨”、或自”丨”變化成” 〇 ”之不良位 元。此現象中,無軛配線係每1〇〇〇個單元為〇個,而附軛配 線係每1000個單元為1〇個程度。 因此,除了寫入電流之減低之外,更考量上述之見解, 並參閱圖式而說明本發明之實施形態如下。該說明中,全 部圖式之共通部份係賦予共通之參考符號。 〔第1實施形態〕 第1實施形態係在MTJ it件的周圍形成具備磁性地結合 於軛本體部之軛尖端部之各實施形態之基本之一種構造Y 该軛尖端部係和MTJ元件自我整合地形成。
O:\86\86900.DOC •12- 1233199 圖1係表示本發明之第1實施形態之磁性記憶裝置之平面 圖〇 圖2A係表示沿著圖1之ΠΑ-ΠΑ線之磁性記憶裝置之截面 圖。圖2Β係表示沿著圖1之ΙΙΒ-ΙΙΒ線之磁性記憶裝置之截面 圖。 如圖1、2 A、2Β所示,第1實施形態之磁性記憶裝置係例 如由Cu所組成之位元線19和字組線13為互相延伸於相異之 方向並配置有MTJ元件15於此等位元線19和字組線13間 之位元線19和字組線13之交點。此外,形成有第1軛本體部 12 ’使能覆蓋字組線13的下面和側面,並形成有第2|厄本體 4 20 ’使能覆蓋位元線19的上面和側面。進而在mtj元件 15的周圍係形成有第}、第2、第3、第4軛尖端部18&、丨此、 18c、18d。此處,第1和第2輛尖端部i8a、18b係在字組線 13的延伸方向之MTJ元件15的兩側面,和MTj元件15相隔離 而配置,第3和第4軛尖端部i8c、18d係在位元線19的延伸 方向之MTJ元件1 5的兩側面,和MT J元件1 5相隔離而配置。 第1和第2軛尖端部18a、18b,其和第2軛本體部20(20b) 係相連接,且和第丨軛本體部12係呈隔離狀。又,第1和第2 扼炎端部18a、18b係和第2軛本體部20作物理性地隔離亦 了 而亦可作磁性地結、合(magnet static coupling)。此處, 第1和第2輛尖端部18a、18b與第2軛本體部20為作磁性地結 合’係指第1和第2軛尖端部18a、18b之磁化,係不因自流 動於位το線19的電流所產生之磁場而受影響,而因第2軛本 體部20的磁化而受影響。又,第}和第2軛尖端部l8a、18為
O:\86\86900.DOC -13- 1233199 連接於第2輛本體部20時,為了防止位元線19和字組線13作 電氣性連接,而第1和第2軛尖端部1 8a、18b係必須和字組 線13與第1軛本體部12作電氣性絕緣。 另一方面’第3和第4軛尖端部18c、18d係和第1與第2耗 本體部12、20呈隔離狀,並和第1軛本體部12作磁性結合。 又,第3和第4軛尖端部18c、18d雖亦可物理性地連接於第j 軛本體部12,但,該情形下,為了防止位元線19和字組線 13作電氣性連接,而第3和第4軛尖端部18〇、18(1係必須和 位元線19與第2軛本體部20作電氣性絕緣。 在第1乃至第4軛尖端部18a、18b、18c、18d和MTJ元件15 之間,第1乃至第4軛尖端部18a、18b、18c、18d和字組線 13之間’係形成有非磁性膜之例如絕緣膜丨7。因此,第1乃 至第4輛尖端部18a、18b、18c、18d係形成於絕緣膜17之同 一面上。 此外,由於第1距離PI、P2、P3、P4和第2距離HI、H2、 H3、H4係由邊絕緣膜17的膜厚而予以規制,故此等第1和 第2距離PI、P2、P3、P4、HI、H2、H3、H4係全部形成大 致相等之距離。此處,第1距離P1、P2、P3、P4係指第1乃 至第4軛尖端部18a、18b、18c、18d和MTJ元件15之間的距 離。第2距離m、H2、H3、H4係指第1乃至第4軛尖端部丨8a、 18b、18c、18d和字組線13(第1扼本體部12)之間之距離。 此外’延伸字組線13於MTJ元件15的長邊方向,並對該 字組線13而延伸位元線19於垂直方向時,亦可使位元線19 之寬幅較字組線13之寬幅更粗,並使MTJ元件15和第2輛本 O:\86\86900.DOC • 14 - 1233199 體部20b之間的第3距離q卜Q2、以及MTJ元件15和第1輛本 體部12之間的第4距離q3、q4能大致成為相等亦可。 此外’弟1乃至弟4幸厄尖端部18a、18b、18c、18d,係分 別呈分離狀而形成。 第1乃至第4軛尖端部18a、18b、18c、18d係具有朝向長 邊方向之磁化容易軸。該磁化容易軸雖亦可為二軸各向異 性’但,一軸各向異性係較為理想。此係因為第1,磁化容 易軸為一軸各向異性其軛尖端部18a、18b、l8c、之磁 區構造較為安定,且呈現極佳之磁性特性之再現性,並可 確保寫入的再現性之故。第2因為應和位元線19作磁性結合 之第1和第2軛尖端部1 8a、1 8b,係難以和字組線13作磁性 結合,而且應和字組線13作磁性結合之第3和第4軛尖端部 18c、18d,係難以和位元線19作磁性結合,故獲得能大幅 減低互相干涉之功效之故。 第1乃至第4軛尖端部18a、18b、18c、18d、以及第1和第 2軛本體部12、20,係以使用膜的磁化困難軸方向之抗磁力 為5〇e(奥斯特)以下之軟磁性材料者為佳。 第1乃至第4軛尖端部18a、18b、18c、18d,係由和第1與 第2軛本體部12、20相異之材料而形成較為理想。例如,第 1乃至第4幸厄尖端部18a、18b、18c、18d,係亦可由較第1和 第2軛本體部12、20而其透磁率為更大之材料而形成,其中 一例係可由NiFe而形成前者,並由非結晶_c〇ZrNb、或 FeAlSi而形成後者。此外,第1乃至第4軛尖端部18a、18b、 18c、18d,係亦可由具有較第1和第2軛本體部12、20更高 O:\86\86900.DOC -15- 1233199 的飽和磁束密度之材料而形成,其中一例係可由c〇Fe、非 結晶-CoZrNb、或FeNx而形成前者,並由NiFe而形成後者。 MTJ 元件 15 係例如由丁a/ptMn/c〇Fe/Ru/c〇Fe/A1〇x/NiFe/ .. .‘ ..V--.,.
Ta之多層膜所組成。MTJ元件15係亦可為由磁性記錄層、 磁化固著層、以及夹在此等磁性記錄層和磁化固著層之間 之通道接合層所組成之單接合構造。此外,MTJ元件15係 亦可為由下列所組成之雙接合構造:第丨和第2磁化固著 層;磁性記錄層,其係夾在此等第丨和第2磁化固著層之間; 第1通道接合層,其係夾在第丨磁化固著層和磁性記錄層之 間,以及第2通道接合層,其係夾在第2磁化固著層和磁性 記錄層之間。此外,上述磁化固著層和磁性記錄層係可為 卓層構k,亦可為由第1強磁性層、非磁性層、以及第2強 磁性層所組成之3層構造。 使用圖39A、39B而說明上述之單接合構造iMTJ元件15 之一例。如圖39A所示,單接合構造iMTJ元件15係亦可由 下列而形成··磁化固著層60,其係依次積層有模板層1〇1、 初期強磁性層102、反強磁性層103、強磁性層1〇4,、非磁性 層107、以及強磁性層104”;通道接合層62,其係形成於該 磁化固著層60上;以及磁性記錄層61,其係依次積層有自 由強磁性層105、接點層1〇6於該通道接合層62上。此外, 如圖39B所示,單接合構造iMTj元件15係亦可由下列而形 成··磁化固著層60,其係依次積層有模板層1〇1、初期強磁 性層102、反強磁性層1〇3、強磁性層1〇4,、非磁性層1〇7、 以及強磁性層1〇4”,·通道接合層62,其係形成於該胃磁化固 O:\86\86900.DOC -16- 1233199 著層60上;以及磁性記錄層61,其係依次積層有強磁性層 iOS1、非磁性層107、強磁性層1〇5”、以及接點層1〇6於該通 道接合層62上。 使用圖40A、B而說明上述之雙接合構造之MTJ元件15之 一例。如圖40A所示,雙接合構造之mtj元件15係由下列所 組成:第1磁化固著層60a,其係依次積層有模板層1〇1、初 期強磁性層102、反強磁性層丨03、以及基準強磁性層丨〇4 ; 第1通道接合層62a、其係形成於該第1磁化固著層6(^上; 磁性§己錄層61 ’其係形成於該第1通道接合層62a上;第2通 道接合層62b ’其係形成於該磁性記錄層6丨上;以及第2磁 化固著層60b ’其係依次積層有基準強磁性層104、反強磁 性層103、初期強磁性層1〇2、以及接點層ι〇6於該第2通道 接合層62b上。此外,如圖4〇b所示,雙接合構造之mtj元 件15係由下列所組成·第1磁化固著層$ 〇 &,其係依次積層 有模板層101、初期強磁性層1〇2、反強磁性層1〇3、以及基 準強磁性層1 04 ;第1通道接合層62a,其係形成於該第1磁 化固著層60a上;磁性記錄層61,其係由強磁性層1〇5,、非 磁性層107、以及強磁性層1〇5 ”之3層構造而依次積層於該 第1通道接合層62a上;第2通道接合層62b ,其係形成於該 磁性記錄層61上;以及第2磁化固著層6〇b,其係依次積層 有強磁性層104’、非磁性層1 〇7、強磁性層1 〇4”、反強磁性 層103、初期強磁性層1〇2、以及接點層1〇6於該第2通道接 合層62b上。 如此之雙接合構造之MTJ元件15相較於單接合構造之
O:\86\86900.DOC -17- 1233199 MTJ元件15,#施加相同的外部偏慶時之⑽〇
Resistive) ΑΓ1”狀態、”〇”狀態之電阻變化率)的劣化係較 少’且能以更高之㈣而作動。亦即’雙接合構造係有利 於讀出單元内的資訊。 又,在圖39Α、携、40Β當中,藉由導入由磁化固著層 60、60b内之強磁性層104’、非磁性層1〇7、強磁性層1〇二 所組成之3層構造、以及由磁性記錄層61内之強磁性層 105’、非磁性層107、強磁性層105”所組成之3層構造,即能 抑制強磁性内部的磁極之產生,並能提供更適合於細微化 之單元構造。. 又,MTJ元件1 5係亦可例如使用以下之材料而形成。 磁化固著層60、60a、60b和磁性記錄層61之材料,係例 如Fe、Co、Ni或此等之合金、旋轉分極率較大之磁鐵礦、 Cr02、RXMn03-y(R;稀 土類、X; Ca、Ba、Sr)等之氧化物 之外,且使用NiMnSb、PtMnSb等之錳鋁銅強磁性合金等較 為理想。此外,此等磁性體係在不喪失強磁性之範圍内, 亦可多少含有 Ag、Cu、Au、Al、Mg、Si、Bi、Ta、b、C、 〇、N、Pd、Pt、Zr、Ir、W、Mo、Nb 等之非磁性元素。 構成磁化固著層60、60a、60b的一部份之反強磁性層1〇3 的材料,係使用 Fe-Mn、Pt-Μη、Pt_Cr-Mn、Ni-Mn、Ir-Mn、
NiO、Fe203等較為理想。 通道接合層62、62a、62b之材料,係能使用Al2〇3、Si〇2、 MgO、AIN、Bi203、MgF2、CaF2、SrTi02、AlLa03 等之各 種電介質。此等之電介質係亦可存在有氧、氮、氟缺損之 O:\86\86900.DOC -18- 1233199 情形。 在如上述之磁性記憶裝置當中,進行資料之寫入時,第1 乃至第4輛尖端部丨8a、1 、1 8c、1 係具有如下之功能。 亦即’由於第1和第2軛尖端部18a、18b係和第2軛本體部20 作磁性地結合’故具有能將因通電於位元線19之寫入電流 所產生之磁束予以導向於MTJ元件15之功能。另一方面, 由於第3和第4軛尖端部18c、1 8d係和第1軛本體部12作磁性 、、Ό a ’故具有能將因通電於字組線13之寫入電流所產生之 磁束予以導向於MTJ元件15之功能。 圖3乃至圖9·係表示本發明之第1實施形態之磁性記憶裝 置的製造步驟的截面圖。以下,說明有關於第1實施形態之 磁性記憶裝置之製造方法。 首先’如圖3所示,在絕緣膜U上形成有由第1軛本體部 U而覆蓋下面和兩側面之字組線13。在該字組線13上形成 有由下部金屬層丨4和上部金屬層16所夾住之MTJ元件15。 此處,字組線13和MTJ元件15雖係作電氣性連接,但, 亦可使字組線13和MTJ元件1 5作電氣性絕緣,並另外形成 讀出用之字組線(例如圖26A、B)。 繼之,如圖4所示,在上部金屬層16和字組線13上形成有
SlNx等之絕緣膜丨7,且在該絕緣膜17上形成有NiFe等之磁 性膜1 8。 繼之’如圖5所示,磁性膜1 8係被圖案化成期望之形狀。 此時’使用如圖10所示之由抗蝕劑或Ta等所組成之蝕刻遮 罩21,並使磁性膜18圖案化成如圖u所示之十字形狀。
O:\86\86900.DOC -19- 1233199 繼之,如圖6所示,例如藉由蝕刻或CMP(Chemical-Mechanical Polishing),而去除MTJ元件15上之磁性膜18和 絕緣膜1 7、以及上部金屬層16的一部份。其結果,如圖12 所示,第1、第2、第3、以及第4軛尖端部18a、18b、18c、 18d係僅隔離MTJ元件15和絕緣膜17之膜厚,並自我整合地 形成。 此處,相較於進行CMP,而由於塗敷低分子量之平坦化 材料等而進行蝕刻,係能高精度地控制,故進行蝕刻係較 為理想。 繼之,如圖7所示,形成有由Cu等所組成之位元線19。並 在該位元線19上成膜NiFe等所組成之磁性膜20a。 繼之,如圖8所示,在絕緣膜17、第1、第2、第3、以及 第4輕尖端部18a、18b、18c、18d、磁性膜20a上,進而形 成有磁性膜20b。 繼之,如圖9所示,全面進行離子之姓刻,並去除磁性膜 20a和絕緣膜17上等之磁性膜20b。其結果,形成有能覆蓋 位元線19的上面和側面之第2軛本體部20。 根據上述第1實施形態,貝彳(1)在MTJ元件15的周圍,形成 有磁性地結合於第1軛本體部12之第3和第4軛尖端部18c、 18d、以及形成有磁性地結合於第2軛本體部20之第1和第2 軛尖端部18a、18b,(2)此等第1乃至第4之軛尖端部18a、 18b、18c、18d係和MTJ元件15自我整合而形成。根據如此 之(1)(2)之構成,即分別能獲得如下之功效。 根據(1)之構成,(1-a)相較於習知之附扼配線,能將寫入 O:\86\86900.DOC -20· 1233199 t流予以減低至、丨£5修,(l-b)能消除干擾(半選擇單元之錯 誤寫入),(l-c)能大幅減低讀取出信號之不均勻。有關於此 等(l-a)(l-b)(l-c)之功效,係具體地說明如下。 (l-a)MTJ元件15之單元寬幅係〇·4 μηι,MTJ元件15之單元 長度係1·2 μιη,MTJ元件15和字組線13之間隙係15〇 nm時, 在採用5 nm程度之NiFe膜於MTJ元件15之記錄層時,習知 之磁性無輛配線其資料寫入所必需之電流平均值係丨〇 m A 私度’此外,圖54所示之習知之磁性附軛配線,其資料寫 入所必舄之電流係5 mA程度。此係因為字組線13和MTJ元 件15之間隙係已在晶圓内產生不均現象,而併合誤差係形 成最大之150 nm程度,而難以低電流化之故。 相對於此,本發明之第丨實施形態係資料寫入所必需之電 肌值旎減低至1 mA程度。此係因為能將MTj元件丨5和軛尖 端部18a、18b、18c、l8d之間隙予以作成併合誤差(5〇〜1〇〇 nm)程度’並中介軛尖端部18a、18b、18c、i8d,而能極有 效地將輕本體部12、20之磁束予以導向kMTJ元件15之 故。此外’由於軛尖端部18&、i8b、i8c、i8d係形成於絕 緣膜17的平面上’故能形成良質之磁性膜1 8。因此,能使 用透磁性率較大之材料而作為磁性膜,且能減低高頻之寫 入電流。 (1 -b)複數條位元線和字組線係設置成陣列狀,且配置有 MTJtg件於此等位元線和字組線之各交點時,則不僅對於 位於所選擇之位元線和所選擇之字組線的交點之1個MT j 元件’亦對於位於所選擇之位元線和字組線的一方之配線
O:\86\86900.DOC -21 - 1233199 上之MTJ元件,亦進行寫入。此係稱為半選擇單元之錯誤 寫入(干擾)。 相對於此’根據弟1實施形悲’由於能中介辆尖端部18 a、 18b、18c、18d,而能極有效率地將軛本體部12、2〇之磁束 予以導向於MTJ元件15,故能消除干擾(半選擇單元之錯誤 寫入)。 (1-c)如圖14A、14B、14C所示,使用習知之附軛2〇之配 線19,其相較於使用無輛配線之情形時,則” "和” 1 ”之電阻 值的不均係較大。此係因為來自配線19的側壁之磁性輛2〇 之配線厚度方向之殘留磁化之漏洩磁束係流入至MTj元件 15,且自完全之”〇,,、”丨”狀態而產生MTJ元件15的記錄層之 磁化傾向,據此而滞後現象曲線係朝右方向而偏離,且”〇,, 狀態(上下之磁性層的磁化係平行狀態)係產生電阻值較大 者,而π1’’狀態(上下之磁性層的磁化係反平行狀態)則產生 電阻值已減少者之故。其結果,使用習知之磁性附輛配線 時,係產生讀出誤差。 相對於此,第1實施形態之情形時,能將電阻值之不均作 成和無軛配線之情形時同等。此係因為如圖丨5 A、丨5Β、1 5C 所示’由於軛尖端部18a、18b的厚度方向之反磁場係數係 相當大(〜1),故具有能抑制配線側壁之磁性輛之配線厚度方 向之殘留磁化的產生之極大功效之故。另一方面,由於軛 尖端部1 8a、1 8b之形狀亦在配線長度方向形成縱長狀態(縱 檢比較大),且軛尖端部18a、18b之殘留磁化係朝向其縱長 方向’故能對MTJ元件15皆無影響,其結果,即無形成來
O:\86\86900.DOC -22- 1233199 自而元件15的記錄層磁化之"q"、” ,L ,¾ ^ Φ JLL ^ 狀怨之傾向,而能防 止坪後現象曲線的朝向右方向偏離
At X/n jkf ,, Λ!Ι ^ I 之故。如此,即 並可防止讀出誤 此抑制0、”"狀態的電阻值之不均現象, 差之產生。 ^據⑺之構成’(2⑷能持續減低寫入電流,且能解除熱 擾亂料之不良單元,(2_b)更能減低寫人電流,(2_c)更能 減低項出信號之不均現象。有關於此等叫㈣㈣之功 效’係具體地說明如下。 (2-a)如圖16A所示,而元件15和輛尖端部心、⑻之間 之距離D 對]\417兀件1 5之形狀或寬幅等具有某種程度之 依存性,但,必須高精度地控制成特定寬幅X。如圖i6B所 示若考里保持咼的熱擾亂耐性時,則距離d係較大為理 想,而若考量減低寫入電流時,則距離£)係較小為理想。因 此,為了滿足此等之兩者的要求,則距離D係以控制成特定 寬幅X較為理想。 以如此之狀況為依據,第1實施形態係由於能以絕緣膜17 的膜厚而決定距離D,故能高精度地將距離d控制成既定 之寬幅X。因此,能持續減低寫入電流,且能消除熱擾亂 耐性之不良單元。 (2-b)第1實施形態係藉由自我整合地形成MTJ元件15和 軛尖端部18a、18b、18c、18d,據此而能防止MTJ元件15 和軛尖端部18a、18b、18c、18d之不併合。據此而能使MTJ 元件15和軛尖端部18a、18b、18c、18d之距離D相較於併合 誤差而更特別地接近,且亦易於將該距離D控制成20 nm± 1 O:\86\86900.DOC -23- 1233199 nm程度。因此,中介軛尖端部18a、ub、18c、18d而更能 以高效率將軛本體部12、20之磁束予以導向於MTJ元件 15,且能作成〇·5 mA以下之寫入電流值。 (2-c)如上述,第1實施形態係能在全部之單元,以絕緣膜 17之膜厚而高精度(±inm程度)地控制mTj元件15和軛尖端 部18a、18b、18c、18d之距離D。因此,能大幅減低使單元 之記錄層的磁化反相之寫入電流值之不均(讀出信號不 均)’且能擴大相對於干擾之寫入電流值之界限,並能消除 較大之寫入干擾。 又,在第1實施形態之圖6的步驟當中,並非必須去除第i 乃至第4的輛尖端部18a、18b、18c ' 18d的表面直至形成平 坦為止。例如,亦可如圖13所示,藉由控制蝕刻或CMp之 去除量,而殘留段差部22於第1乃至第4軛尖端部18a、18b、 18c、18d的表面。該情形下,由於不僅能獲得上述第i實施 形態之功效,且能增大和軛尖端部18a、l8b、l8c、18d之 MTJ元件15相對面之面積,故能更有效地將軛本體部12、 20之磁束予以導向於MTJ元件15,且更能達成寫入電流之 減低。 此外,例如在圖2A、2B當中,亦可將下部金屬層14或上 部金屬層16變更成二極體層,並將該二極體層作為讀出用 之切換元件而使用。 〔第2實施形態〕 第2實施形態係將第丨實施形態之軛尖端部之形狀予以變 形之例。第2實施形態係僅說明有關於和上述第i實施形= O:\86\86900.DOC -24- 1233199 相異之構造。 圖π係表示本發明之第2實施形態之磁性記憶裝置之平 面圖。如圖17所示,第2實施形態之磁性記憶裝置係第!乃 至第4輛尖端部丨以,、18b’、18c’、18d,為形成朝向mTJ元件 15而收束之形狀。亦即,在第1乃至第4軛尖端部18a,、18b,、 18cf、18cT當中,相對向於MTJ元件15之第1側面之寬幅,係 車父和該第1側面呈相反側的第2側面之寬幅更小,且第1乃至 第4之扼尖端部i8a,、18b,、18c,、18d,之平面形狀係形成梯 形。 根據上述第2實施形態,即能獲得和第1實施形態相同的 功效。 此外,第2實施形態係第1乃至第4軛尖端部18a,、18b,、 18c’、18cT為形成朝向MTJ元件15而收束之形狀。因此,由 於能更有效率地將軛本體部12、20的磁束予以導向於MTJ 元件15,故更能達成寫入電流之減低。具體而言,第2實施 形態係能減低第1實施形態之0.6倍程度之寫入電流。 〔第3實施形態〕 第3實施形態係將第1實施形態之軛尖端部和MTJ元件之 形狀予以變形之例。在第3實施形態當中,係僅說明有關於 和上述第1實施形態相異之構造。 圖18係表示本發明之第3實施形態之磁性記憶裝置之平 面圖。如圖1 8所示,第3實施形態之磁性記憶裝置係將MTJ 元件15,之平面形狀作成橢圓形,並沿著該MTJ元件15,之形 狀,而使第1乃至第4軛尖端部18a”、18b·’、18c”、18d”之内
O:\86\86900.DOC -25- 1233199 側面呈彎曲狀。此外,和第2實施形態相同地,第1乃至第4 車厄尖端部18an、18bn、18c”、18d’,係形成朝向MTJ元件15, 而收束之形狀。 根據上述弟3貫施形態’即能獲得和第1與第2實施形態相 同之功效。 此外,第3實施形態中,MTJ元件15,之平面形狀係橢圓 形。因此,在MTJ元件15,之長邊方向的端部當中,由於能 防止磁化方向之不均現象,故能抑制讀取信號之電阻值之 不均情形。 〔第4實施形態〕 第4貫施形態係將第2實施形態之輛尖端部予以變形之 例。在第4實施形態當中,係僅說明有關於和上述第2實施 形態相異之構造。 圖19係表示本發明之第4實施形態之磁性記憶裝置之平 面圖。圖20A係表示沿著圖19之χχΑ-ΧΧΑ線之磁性記憶裝 置之截面圖。圖20B係表示沿著圖19之χχΒ-ΧΧΒ線之磁性 記憶裝置之截面圖。 如圖19、20A、20B所示,第4實施形態之磁性記憶裝置, 係作成並無在第2實施形態當中,其自第2軛本體部2〇的側 面而大出之第1和第2輛尖端部18a、i8b之突出部23(參閱圖 2A)因此’第4實施形態係第1和第2軛尖端部i8a,、18b, 之外側面為和第2軛本體部20(20b)的側面相一致。 根據上述第4實施形態,即能獲得第1和第2實施形態相同 之功效。
O:\86\86900.DOC -26- 1233199 此外,第4實施形態係將第丨和第2輛尖端部丨以,、丨此,之 外側面予以作成和第2軛本體部2〇(2〇b)之側面為一致。據 此,由於能更有效率地將第2軛本體部2〇之磁束予以導向於 MTJ元件15 ’故更能達成寫入電流之減低。具體而言,第4 實施形態係能減少寫入電流值自〇_5πιΑ減少1〇%程度。 又,在第4實施形態當中,不僅將第1和第2軛尖端部18a,、 18b’的外側面作成和第2軛本體部20(20b)的侧面相一致,進 而亦能將第3和第4輛尖端部1 8c’、1 8d,的外側面作成和第1 輛本體部12的側面相一致。該情形下,由於不僅能獲得上 述第4實施形態之功效,而且能更有效率地將第1軛本體部 12之磁束予以導向於MTJ元件15,故能達成流通於字組線 13之寫入電流之減低。 〔第5實施形態〕 第5實施形態係將第2實施形態之輛本體部予以變形之 例。在第5實施形態當中,係僅說明有關於和上述第2實施 形態相異之構造。 圖21係表示本發明之第5實施形態之磁性記憶裝置之平 面圖。圖22A係表示沿著圖21之XXIIA-XXIIA線之磁性記憶 裝置之截面圖。圖22B係沿著圖21之ΧΧΙΙΒ-ΧΧΠΒ線之磁性 記憶裝置之截面圖。 如圖21、21A、22B所示,第5實施形態之磁性記憶裝置, 係作成在字組線13的兩側面並無第1軛本體部12,且在位元 線19的兩側面並無第2軛本體部20。因此,第5實施形態當 中,第1軛本體部12係僅形成於字組線13之下面,且第2軛 O:\86\86900.DOC -27- 1233199 本體部20係僅形成於位元線19之上面。 根據上述第5實施形態,即能獲得和第1與第2實施形態相 同之功效。 此外,第5實施形態係由於未形成字組線丨3和位元線19 的兩側面之軛本體部12、20,故能減少製程數。 又,第5實施形態中,只要第1和第2軛尖端部18a’、18b, 與第2軛本體部20,第3和第4軛尖端部18c,、18d,與第1軛本 體部12係分別作磁性地結合,則即使未形成有字組線13和 位元線19的兩側面之軛本體部12、20,而亦能有效率地將 軛本體部I2、2〇的磁束予以導向於MTJ元件15。 〔第6實施形態〕 第6實施形態係將第2實施形態之軛本體部予以變形之 例。在第6實施形態當中,僅說明有關於和上述第2實施形 怨相異之構造。 圖23係表示本發明之第6實施形態之磁性記憶裝置之平 面圖。圖24A係表示沿著圖23之XXIVA-XXIVA線之磁性記 憶裝置之截面圖。圖24B係表示沿著圖23之XXIVB-XXIVB 線之磁性記憶裝置之截面圖。 如圖23、24A、24B所示,第6實施形態之磁性記憶裝置 係作成在字組線13的下面並無第1軛本體部12,且在位元線 19的上側面並無第2輛本體部20。因此,第6實施形態中, 第1輛本體部12係僅形成於字組線π的兩側面,且第2軛本 體部20係僅形成於位元線19的兩側面。 根據上述第6實施形態,即能獲得和第1與第2實施形態相 O:\86\86900.DOC -28- 1233199 同之功效。 此外,第6實施形態係由於未形成字組線13的下面和位元 線19的上面之軛本體部12、20,故能減少製程數 〔第7實施形態〕 第7實施形態係在第2實施形態設置讀出用之選擇電晶 體。在第7實施形態當中,係僅說明有關於和上述第2實施 形態相異之構造。 圖25係表示本發明之第7實施形態之磁性記憶裝置之平 面圖。圖26 A係表示沿著圖25之XXVIA-XXVIA線之磁性記 憶裝置之截面圖。圖26B係表示沿著圖25之XXVIB-XXVIB 線之磁性記憶裝置之截面圖。 如圖25、26A、26B所示,第7實施形態之磁性記憶裝置 係形成引出用之金屬層32於MTJ元件15之下層,並通過接 點3 3而連接於項出早7〇之選擇用電晶體3 4。此外,為了將 字組線13和MTJ元件1 5作成絕緣狀態,而形成絕緣膜3 1於 金屬層32和字組線13之間。該構造之情形時,字組線13係 具備寫入字組線之功能’而電晶體3 4之閘極電極係具備讀 取字組線之功能。 根據上述第7實施形態,即能獲得和第1與第2實施形態相 同之功效。 此外,第7實施形態係由於設置有讀出用之選擇電晶體 34,故能僅流通讀出電流於選擇單元。因此,能改善讀出 信號之S/N比,並可提升其讀出速度。 又,在第7實施形態當中,亦可使用二極體而作為讀出用 O:\86\86900.DOC -29- 1233199 之切換元件以取代電晶體34。 〔弟8實施形態〕 第8實施形態係將第7實施形態之字組線13和mTj元件15 作成未絕緣之狀態之例。在第8實施形態當中,係僅說明有 關於和上述第1實施形態相異之構造。 圖27係表示本發明之第8實施形態之磁性記憶裝置之平 面圖。圖28A係表示沿著圖27之XXVIIIA-XXVIIIA線之磁性 δ己憶裝置之截面圖。圖28B係表示沿著圖27之XXVIIIB-XXVIIIB線之磁性記憶裝置之截面圖。 如圖27、28A、28Β所示,第8實施形態之磁性記憶裝置, 係將第7實施形態之字組線13和MTJ元件15作成未絕緣之 構造。因此,金屬層32和字組線13係相連接。 根據上述第8實施形態,即能獲得第1和第2實施形態相同 之功效。 此外’第8實施形態係由於在字組線13和金屬層32之間未 具備絕緣膜,故相較於第7實施形態,更能使第丨輛本體部 12接近於第3和第4軛尖端部18c’、18d,。因此,由於能更有 效率地將第1軛本體部12的磁束予以導向於MTJ元件15,故 更能達成寫入電流之減低。 又’在第8實施形態當中,亦可使用二極體而作為讀出用 之切換元件以取代電晶體34。 〔第9實施形態〕 第9貫施形態係第8實施形態之第3和第41厄尖端部為連接 於第1輛本體部之例。在第9實施形態當中,係僅說明有關 O:\86\86900.DOC -30- 1233199 於和上述第8實施形態相異之構造。 圖29係表示本發明之第9實施形態之磁性記憶裝置之平 面圖。圖30A係表示沿著圖29之χχχΑ_χχχΑ線之磁性記憶 農置之截面圖。圖30Β係表示沿著圖29之ΧΧΧΒ-ΧΧΧΒ線之 磁性記憶裝置之截面圖。 如圖29、30Α、30Β所示,第9實施形態之磁性記憶裝置 係藉由將金屬層32的形狀予以變形,而使第3和第4軛尖端 部18c’、18d’接近於第1軛本體部12。因此,第3和第4軛尖 端部18c’、18d’即能連接於第1軛本體部12。 根據上述第9實施形態,即能獲得和第8實施形態相同之 功效。 此外,第9實施形態係第3和第4軛尖端部18c,、18d,為連 接於第1軛本體部12。因此,相較於第8實施形態,而由於 能更有效率地將第1軛本體部12的磁束予以導向於MTJ元 件1 5,故更能達成寫入電流之減低。 又’連接MTJ元件1 5和電晶體34之接點3 3,雖配置於位 元線19的外側,但,亦可配置於位元線19的下方。 此外,第3和第4輛尖端部18c’、I8d’係並非必須連接於第 1軛本體部12,而只要和第1軛本體部12具有稍許間隙即可。 此外,在第9實施形態當中,亦可使用二極體而作為讀出 用之切換元件以取代電晶體3 4。 〔第10實施形態〕 第10實施形態係未使用讀出用之切換元件之陣列構造之 陣列,而具備讀出專用的字組線之例。在第10實施形態當
O:\86\86900.DOC -31 - 1233199 中’係僅說明有關於和上述第2實施形態相異之構造。 圖3 1係表示本發明之第1 〇實施形態之磁性記憶裝置之平 面圖。圖32A係表示含有沿著圖312ΧΧΧΙΙΑ-χχχπΑ線之 截面的磁性記憶裝置之截面圖。圖32Β係表示沿著圖3丨之 ΧΧΧΙΙΒ_ΧΧΧΙΙΒ線之磁性記憶裝置之截面圖。 如圖31、32Α、32Β所示,第10實施形態之磁性記憶裝置, 係其複數個MTJ元件15為中介金屬層40和接點41而連接讀 出用之字組線42。此處,字組線13和位元線19係具備寫入 配線之功能。此外,由於將乂耵元件15和字組線13作成絕 緣狀’故字組線金屬層40係和字組線13相隔離而形成。此 外,第3和第4軛尖端部18c,、i8d,係連接於第1軛本體部12。 又’ MTJ元件15雖係連接位元線19,但,和字組線13係呈 隔離狀。 根據上述第1 0實施形態,即能獲得和第1與第2實施形態 相同之功效。 此外’第10實施形態係第3和第4軛尖端部18c,、18d,為連 接於第1軛本體部12。因此,由於能更有效率地將第1軛本 體部12之磁束予以導向於MTJ元件15,故更能達成寫入電 流之減低。 〔第11實施形態〕 第11實施形態係在第1實施形態之磁性記憶裝置的製造 方法當中,使用絕緣膜遮罩於磁性膜之圖案化之例。 圖33乃至圖34係表示本發明之第11實施形態之磁性記憶 裳置的製造步驟之截面圖。以下,說明有關於第丨丨實施形
O:\86\86900.DOC -32- 1233199 態之磁性記憶裝置之製造方法。該第1 1實施形態中,和上 述第1實施形態之磁性記憶裝置之製造方法相同之步驟係 簡略化其說明。 首先’如圖1乃至圖4所示,和第1實施形態相同地,在字 組線13上形成有夾在下部金屬層14和上部金屬層16之間之 MTJ元件15。此後,依次形成有絕緣膜17和磁性膜is。 繼之’如圖33所示,在磁性膜18上形成有由絕緣膜所組 成之遮罩層50。 繼之’如圖34所示,遮罩層50係圖案化成十字形狀(參閱 圖3 5) ’並使用該圖案化之遮罩層5〇而進行磁性膜18之加 工° 繼之’例如藉由蝕刻或CMP法而去除MTJ元件15上之遮 罩層50、磁性膜18和絕緣膜17、以及上部金屬層16的一部 份。其結果,如圖6和圖12所示,第1、第2、第3、以及第4 軛尖端部18a、18b、18c、18d係僅相隔離MTJ元件15和絕緣 膜17之膜厚份而自我整合地形成。此後即進行和第丨實施形 態相同之步驟。 根據上述第U實施形態,即能獲得和第丄實施形態相同之 功效。 〔第12實施形態〕 相對於第!實施形態之磁性記憶裝置之製造方法係在將 輊尖端部之外側面予以圖案化之後,再將内側面予以圖案 化而第12貫施形悲係在將·1¾尖總立β夕允如 ° , 了祧大知邛之内側面予以圖案化 之後,才將外侧面予以圖案化。 〃
O:\86\86900.DOC -33 - 1233199 圖36乃至圖38係表示本發明之第12實施形態之磁性記憶 A置的製造步驟之截面圖。以下,說明有關於第12實施形 態之磁性記憶裝置之製造方法,該第12實施形態中,和上 述第1實施形態之磁性記憶裝置之製造方法相同之步驟係 簡略化其說明。 首先’如圖36所示,和第!實施形態相同地,在字組線13 上形成有夾在下部金屬層14和上部金屬層16之間之MTJ元 件15 °此後’依次形成有絕緣膜丨7和磁性膜丨8。 繼之’如圖37所示,例如藉由蝕刻或cmp法而去除MTJ 元件15上之磁性膜18和絕緣膜17、以及上部金屬層16的一 部份。 繼之,如圖38所示,使磁性膜18予以圖案化。據此而第1、
苐2、第3、以及苐4幸厄央端部18a、18b、18c、18d即能和MTJ 元件15僅相隔離絕緣膜17之膜厚份而自我整合地形成(參 閱圖12)。此後即進行和第1實施形態相同之步驟。 根據上述第12實施形態,即能獲得和第丨實施形態相同之 功效。 此外,第12實施形態相較於第1實施形態之製程,由於能 縮小其製程中之基板上之段差的產生,故能提升製程之控 制性。具體而言,在圖37之步驟中,能提升上部金屬層16 之殘存膜厚之控制性,且在圖38之步驟中,能提升輛尖端 部18a、1 8b的外側邊緣之加工精度。 〔第13實施形態〕 第1實施形態係第1距離PI、P2、P3、P4之全部為大致相 O:\86\86900.DOC -34- 1233199 等,而第13實施形態係較P1、p2作成較P3、P4更短。 圖41係表示本發明之第13實施形態之磁性記憶裝置之平 面圖。如圖41所示,第13實施形態係將配置於MTJ元件15 之長邊方向的兩側之第1和第2軛尖端部18&、18b,相較於 配置於垂直方向的兩側之第3和第4軛尖端部18〇、i8d,而 對MTJ元件的長邊方向更接近MTJ元件15。亦即,形成能滿 足以下之式(2)的關係之構造。 PI、P2<P3、P4 -..(2) 又,在該情形下,P1*P2係可相等,亦可為相異,打和 P4亦可為相等或相異。 如此之構造係例如可由如下之方法而形成。在形成上述 圖4所示之絕緣膜17的步驟當中,以濺鍍法而形成絕緣膜17 日$藉由移動基板於位元線19之延伸方向(相對於mtj元件 15的長邊方向之垂直方向),而相對向於MTJ元件15的第i 和第2軛尖端部i8a、18b之側面,係較相對向於MTJ元件15 的第3和第4軛尖端部18c、18d之側面更難以附著絕緣膜 17。如此,只要進行濺鍍處理,使ρι、ρ2值之膜厚能較p3、 P4值之膜厚更薄,則亦能調整絕緣膜17的膜厚。 根據上述第13之實施形態,即能獲得和第丨實施形態相同 之功效。 此外,第13實施形態係能在MTJ元件15之長邊方向,確 保更強之磁性各向異性,並藉由賦予輛尖端之措施’即能 迴避減少熱擾IL耐性之懸而未決的問題。 又,亦可考量如下之方法而作為能獲得和第13實施形態
O:\86\86900.DOC -35- 1233199 恶相同之功效的手段。例如,將第1和第2軛尖端部1 8a、1 8b 之縱橫比予以作成較第3和第4軛尖端部18c、18d之縱橫比 更小即可。亦即,第i和第2軛尖端部丨8a、1讣係例如作成 正方形,第3和第4軛尖端部18(:、18d係作成延伸於MTJ元 件15的長邊方向之長方形即可。 〔第14實施形態〕 第1實施形態雖係距離Q1、Q2、Q3、卩4之全部為大致相 等’但’第14實施形態係將Q1、Q2作成較Q3、Q4更短。 圖42係表示本發明之第14實施形態之磁性記憶裝置之平 面圖。如圖42所示,第14實施形態係將配置mMTJ元件15 之長邊方向的兩側之第2軛本體部2〇b,相較於配置於垂直 方向的兩側之第1軛本體部12,而對乂刃元件15的長邊方向 更接近ΜΊ7元件15。亦即,形成能滿足以下之式⑺之關係 之構造。
Ql、Q2< Q3、Q4 ...(3) 又,在該情形下’ Q1#oQW可相等,亦可為相異, 和Q4亦可為相等或相異。 根據上述第14實施形態,即能獲得和第#施形態相同之 功效。 此外,第14實施形態係和第i 3實施形態相同地,能在μ τ j 元件15的長邊方向,確保更強之磁性各向異性,並藉由賦 予軛尖端之措施,即能迴避減少熱擾亂耐性之懸而未決的 問題。 〔第15實施形態〕
O:\86\8690O.DOC -36- 1233199 第1 5實施形態係未將第1乃至第4軛尖端部予以分離之 例。 圖4 3係表示本發明之第丨5實施形態之磁性記憶裝置之平 面圖。如圖43所示,第15實施形態中,軛尖端部18,(斜線部) 係連續地形成能圍繞MTJ元件1 5之周圍。 該情形時,位於軛尖端部18,之MTJ元件15之長邊方向的 兩側面側之第1部份,係和第2軛本體部2〇作磁性地結合, 且位於輛尖端部18’之MTJ元件15之長邊方向的垂直方向之 兩側面側之第2部份,係和第1軛本體部12作磁性地結合較 為理想。 如此之構造係例如由如下之方法而形成即可。首先,如 上述圖4所示,在絕緣膜17上形成有NiFe等之磁性膜18。繼 之’如圖5所示,磁性膜18的外侧面係被圖案化成期望之形 狀。此時,磁性膜18係使用由抗蝕劑或Ta等所組成之蝕刻 遮罩’並被圖案化成如圖44所示之四角形。此後,例如藉 由蝕刻或CMP法而去除MTJ元件1 5上之磁性膜1 8和絕緣膜 17、以及上部金屬層16的一部份。其結果,如圖43所示, 圍繞MTJ元件15之軛尖端部18,係和MTJ元件15僅相隔離絕 緣膜17之膜厚份而自我整合地形成。 根據上述第15實施形態,即能獲得和第丨實施形態相同之 功效。 此外,第15實施形態係由於在將磁性膜18的外侧面予以 圖案化時,使用較十字形狀更簡單之四角形狀之遮罩而進 行,故易於形成遮罩。此外,相較於將軛尖端部予以分離 O:\86\86900.DOC -37- 1233199 之第1實施形態,由於能減少遮罩和MTJ元件15等之不併合 之應考量之事項,故亦易於進行磁性膜18之圖案化。 〔第16實施形態〕 第16實施形態係將第1乃至第4軛尖端部作成積層構造之 例0 圖45乃至圖50係表示本發明之第16實施形態之磁性記憶 裝置的製造步驟之截面圖。以下,說明有關於第16實施形 態之磁性記憶裝置之製造方法。 首先,如圖45所示,在絕緣膜11上形成有由第丨軛本體部 12而覆蓋下面和兩側面之字組線13。在該字組線13上則形 成有由下部金屬層14、MTJ元件15、以及上部金屬層16所 組成之MTJ材料層70。在該MTJ材料層70上形成有第i材料 層71 ’且在该第1材料層71上形成有抗触劑7 2。此處,作為 第1材料層71係例如列舉有SiOx、AlOx、SiNx。此後,抗 蝕劑72係被圖案化成MTJ元件15之形狀。 繼之,如圖46所示,將圖案化之抗蝕劑72使用於遮罩, 並例如以RIE等而使第丨材料層71係選擇性地蝕刻。此後, 抗蝕劑72係被剝離。 繼之,如圖47所示,在MTJ材料層70和第1材料層71上形 成有第2材料層73,且在該第2材料層73上形成有第3材料層 74。此處,第2材料層73係使用和第!材料層71相異之材料 較為理想,而第3材料層74係使用和第丨材料層71相同的材 料較為理想。此係因為考量後續之圖49之步驟,而藉由第i 和第3材料層71、74與第2材料層乃而使蝕刻選擇比變大之
O:\86\86900.DOC •38- 1233199 故。因此,作為第2材料層73係例如列舉有以、八卜Ta,而 作為第3材料層74,係例如列舉有Si〇x、Αΐ〇χ、。繼 在第3材料層74上形成有抗钱劑75,且該抗餘劑乃係例 如以CMP等而進行平坦化。 々、麄之如圖48所示,藉由餘刻或CMp法而使抗钱劑乃、 第2和第3材料層73、74平坦化,並使^材料層㈣表面露 出。 繼之,如圖49所示,例如以RIE法而使第丨和第3材料層 71、74間所露出之第2材料層73進行選擇性㈣。如此,藉 由僅選擇關第2材料層73並予以去除之措施,即能設置僅 第2材料層73的膜厚a份之間隙。因此,只要以如此之方法 而進行,即肖b進行光學微影之解像界限以下之圖案化。 、繼之,如圖50所示,以第i乃至第3材料層71、乃、以作 為遮罩而進行MTJ材料層70之蝕刻。據此,即能形成有由 相同的積層構造所組成之MTJ元件15和軛尖端部18,。 此後,填埋有絕緣膜於間隙,並進行軛尖端部18,之外側 面的圖案化。繼之,形成有位元線丨9、以及覆蓋該位元線 19的上面和側面之第2軛本體部2〇。又,當然亦可如第1實 施形態,將軛尖端部丨8,予以分離。 由如上之製造方法而形成之磁性記憶裝置,係MTJ元件 1 5和輛大部1 8’為相同的材料而連接於字組線13而予以配 置。軛尖端部18’係和MTJ元件15之積層構造相同地,亦可 為由如圖39八、398、40八、4(^之磁性層所組成之積層構造。 此外,亦可設置反強磁性層於軛尖端部18,的下面或上面。
O:\86\86900.DOC -39- 1233199 此外,軛尖端部18,係物理性地連接於第1軛本體部12。 因此,為了防止位元線19和字組線13作電氣性連接,則輛 尖端部18’係必須和位元線19與第2軛本體部20作電氣性絕 緣。 根據上述第16實施形態,即能獲得和第1實施形態相同之 功效。
此外,第16實施形態係由於只要以和MTJ元件15相同之 材料而代用軛尖端部18,之積層構造體,即能同時形成軛尖 端部18’和MTJ元件15,故能大幅減少步驟數。此外,若將 車厄尖端部18,之積層構造體予以作成積層有軟磁性膜和反強 磁性膜之構造時,則能將該磁區構造作成完全之單磁區狀 態’且能使寫入之再現性達於完美之狀態。 又’亦可將第1和第2軛本體部12、20作成和第16實施形 態之輛尖端部1 8’相同地,由磁性層所組成之積層構造。 對於技術精湛的使用者,能輕易地發現額外之優點和變 化。因此,廣義而言,本發明之範圍並不限於此處所描述痛n 之特疋細節與展示之代表性的内含應用方式。以此類推, 在不脫離申請專利範圍所請及等效物所定義之關於本發明 之概念性意旨與範圍,可作各種變化使用。 【圖式簡單說明】 圖1係表示本發明之第丨實施形態之磁性記憶裝置之平面 圖0 圖2A係表示沿著圖線之磁性記憶裝置之截面 圖0
O:\86\86900.DOC -40- 1233199 圖2B係表示沿著圖1之IIB_IIB線之磁性記憶裝置之截面 圖。 圖3、4、5、0、7、8、9係表示本發明之第1實施形態之 磁性記憶裝置的各製造步驟之截面圖。 圖10係在本發明之第1實施形態之圖5的步驟中所使用之 I虫刻遮罩之平面圖。 圖11係表示在本發明之第丨實施形態之磁性膜的圖5之步 驟之圖案化之後的形狀之平面圖。 圖12係表示在本發明之第1實施形態之磁性膜的圖6之步 驟之圖案化之後的形狀之平面圖。 圖13係表示續接於圖5之本發明之第1實施形態之磁性記 憶裝置之另外的製造步驟之截面圖。 圖14Α係表示先前技術之磁性記憶裝置之平面圖。 圖14Β係表示先前技術之滯後現象曲線之圖示。 圖14C係表示先前技術之讀出信號之圖示。 圖1 5 Α係表示本發明之第1實施形態之磁性記憶裝置之平 面圖。 圖1 5B係表示本發明之第1實施形態之滯後現象曲線之圖 示。 圖1 5C係表示本發明之第1實施形態之讀出信號之圖示。 圖16A係表示本發明之第1實施形態之磁性記憶裝置之截 面圖。 圖16B係表示本發明之第1實施形態之寫入電流和熱擾亂 耐性其與距離D之關係之圖示。
O:\86\86900.DOC -41 - 1233199 圖17係表示本發明之第2實施形態之磁性記憶裝置之平 面圖。 圖18係表示本發明之第3實施形態之磁性記憶裝置之平 面圖。 圖19係表示本發明之第4實施形態之磁性記憶裝置之平 面圖。 圖20A係表示沿著圖19之XXA-XXA線之磁性記憶裝置之 截面圖。 圖20B係表示沿著圖19之XXB-XXB線之磁性記憶裝置之 截面圖。 圖21係表示本發明之第5實施形態之磁性記憶裝置之平 面圖。 圖22A係表示沿著圖21之XXIIA-XXIIA線之磁性記憶裝 置之截面圖。 圖22B係表示沿著圖21之XXIIB-XXIIB線之磁性記憶裝 置之截面圖。 圖23係表示本發明之第6實施形態之磁性記憶裝置之平 面圖。 圖24八係表示沿著圖23之父又1¥八_又又1¥八線之磁性記憶裝 置之截面圖。 圖24B係表示沿著圖23之XXIVB-XXIVB線之磁性記憶裝 置之截面圖。 圖25係表示本發明之第7實施形態之磁性記憶裝置之平 面圖。 O:\86\869QO.DOC -42- 1233199 圖26 A係表示沿著圖25之XXVIA-XXVIA線之磁性記憶裝 置之截面圖。 圖26B係表示沿著圖25之XXVIB-XXVIB線之磁性記憶裝 置之截面圖。 圖27係表示本發明之第8實施形態之磁性記憶裝置之平 面圖。 圖28A係表示沿著圖27之ΧΧνίΙΙΑ-ΧΧνίΙΙΑ線之磁性記 憶裝置之截面圖。 圖28Β係表示沿著圖27之XXVIIIB-XXVIIIB線之磁性記 憶裝置之截面圖。 圖29係表示本發明之第9實施形態之磁性記憶裝置之平 面圖。 圖30Α係表示沿著圖29之ΧΧΧΑ-ΧΧΧΑ線之磁性記憶裝 置之截面圖。 圖3 0Β係表示沿著圖29之ΧΧΧΒ-ΧΧΧΒ線之磁性記憶裝 置之截面圖。 圖3 1係表示本發明之第10實施形態之磁性記憶裝置之平 面圖。 圖3 2Α係表示沿著圖31之ΧΧΧΙΙΑ-ΧΧΧΙΙΑ線的截面之磁 性記憶裝置之截面圖。 圖3 2Β係表示沿著圖31之ΧΧΧΙΙΒ-ΧΧΧΙΙΒ線之磁性記憶 裝置之截面圖。 圖33係表示續接於圖4之本發明之第11實施形態之磁性 記憶裝置的製造步驟之截面圖。 O:\86\86900.DOC -43 - 1233199 圖34係表示續接於圖33之本發明之第^實施形態之磁性 記憶裝置的製造步驟之截面圖。 圖35係在本發明之第丨丨實施形態之磁性記憶裝置當中, 將遮罩予以圖案化之後之平面圖。 圖36係表示續接於圖3之本發明之第以實施形態之磁性 δ己憶褒置的製造步驟之截面圖。 圖37係表示續接於圖36之本發明之第12實施形態之磁性 記憶裝置的製造步驟之截面圖。 圖38係表示續接於圖37之本發明之第12實施形態之磁性 記憶裝置的製造步驟之截面圖。 圖3 9 A、3 9 Β係表示本發明之各實施形態之單接合構造之 MTJ元件之截面圖。 圖40A、40B係表示本發明之各實施形態之雙接合構造之 MTJ元件之截面圖。 圖41係表示本發明之第13實施形態之磁性記憶裝置之平 面圖。 圖42係表示本發明之第14實施形態之磁性記憶裝置之平 面圖。 圖43係表示本發明之第丨5實施形態之磁性記憶裝置之平 面圖。 圖44係表示本發明之第15實施形態之磁性記憶裝置當 中,在磁性膜外圍之圖案化之後的形狀之平面圖。 圖45、46、47、料、49、50係表示本發明之第16實施形 態之磁性記憶裝置的各製造步驟之截面圖。 O:\86\86900.DOC -44- 1233199 圖51係表示先前技術之磁性記憶裝置之立體圖。 圖52A係表示先前技術之磁性記憶裝置的資料寫入之圖 示。 圖52B係表示先前技術之磁性記憶裝置的資料讀出之圖 示。 圖53係表示伴隨著先前技術之磁性記憶裝置的細微化之 切換磁場的關係之圖示。 " 係表示先則技術之附辆磁性記憶裝置之立體圖。 圖55Α作矣; 衣不先則技術之無軛配線的磁性記憶裝置之截 面圖。 系表示先如技術之附扼配線的磁性記憶裝置 面圖。 私 圖5 β Α係表斧杰、, 、尤則技術之無軛配線的磁性記憶裝置矣 出信號之圖示。 靖 圖5 6B係表;-、春‘ ’、 不无前技術之附軛配線的磁性記憶裝置之綠 出信號之圖示。 項 【圖式代表符號說明】 12 13、42 第1扼本體部 字組線 14 15、15, 下部金屬層 16 MTJ元件 上部金屬層 11 、 17 、 31 18、2〇a、2〇b 絕緣膜 磁性膜
O:\86\86900.DOC -45- 1233199 18a、18a、18a1 18b 、 18b, 、 18b 18c、18c’、18c1 18d、18cT、18d 19 20 22 23 32、 40 33、 41 34 50 60 60a 60b 61 62 62a 62b 63 64 70 71 72、75 第1軛尖端部 第2軛尖端部 第3軛尖端部 第4軛尖端部 位元線 第2軛本體部 段差部 突出部 金屬層 接點 電晶體 遮罩層 磁化固著層 第1磁化固著層 第2磁化固著層 磁性記錄層 通道接合層 第1通道接合層 第2通道接合層 軟磁性材料 下部金屬層 MTJ材料層 第1材料層 抗餘劑 O:\86\86900.DOC -46- 1233199 73 第2材料層 74 第3材料層 101 模板層 102 初期強磁性層 103 反強磁性層 104 基準強磁性層 104,、104'丨、105,、105’丨 強磁性層 105 自由強磁性層 106 接點層 107 非磁性層 O:\86\86900.DOC -47-

Claims (1)

1233199 拾、申請專利範園: 1β 一種磁性記1憶裝置,其特徵在於具備: 第1配線,其係延伸於第1方向; 弟2配線’其係延伸於和前述裳〗 个W返罘1万向相異之第2方向; 磁阻效應元件,其係配置於前#楚,i # 罝於則述罘1和第2配線間之前 述第1和第2配線之交點; 第1車尼本體邵,其係至少覆嘗命 々 /復盍則述罘1配線的下面和兩 側面之中之任意一面; 第2軛本體部,其係至少霜|俞 丁土 乂復盍則述罘2配線的上面和兩 側面之中之任意一面; 广和第2辆尖端部’其係在前述磁阻效應元件的前述 弟1方向之兩側面,和前述磁阻效應元件相隔離而配置; 以及 _第3和第4輛尖端部,其係在前述磁阻效應元件的前述 弟2方向之兩側面,和前述磁阻效應元件相隔離而配置。 •如申请專利範圍第1項之磁性記憶裝置,其中 、則述弟1和第2輛尖端部,係和前述第2轭本體部相連 接’且和前述第1軛本體部呈隔離狀。 3·如申請專利範圍第1項之磁性記憶裝置,其中 W述第1和第2軛尖端邵,係磁性地結合於前述第2軛本 體部。 4·如申請專利範圍第1項之磁性記憶裝置,其中 、前述第3和第4輛尖端部,係和前述第丨軛本體部相連 接且和前述第2輛本體部呈隔離狀。 O:\86\86900.doc 1233199 如申明專利範圍第1項之磁性記憶裝置,其中 前述第3和帛4輛尖端部,係磁性地結合於前述 體部。 6.如申請專利範圍第丨項之磁性記憶裝置,其中 岫述第1乃至第4輛尖端部係分別呈分離狀。 7·如申請專利範圍第丨項之磁性記憶裝置,其中 前述第1乃至第4軛尖端部係形成於同一面上。 8. 如申請專利範圍第丨項之磁性記憶裝置,其中 刖述第1乃至第4軛尖端部和前述磁阻效應元件之間的 距離、與前述第i乃至第4軛尖端部和前述第(配線之間的 距離係相等。 9. 如申請專利範圍第丨項之磁性記憶裝置,其中 則述第1乃至第4輛尖端部與前述磁阻效應元件之間的 距離係全部相等。 10. 如申請專利範圍第i項之磁性記憶裝置,其中 ▲則述磁阻效應元件和前述第i輛本體部之間的距離、與 ::述磁阻效應元件和前述第2軛本體部之間的距離係相 等。 11. 如申請專利範圍第丨項之磁性記憶裝置,其中 2具備絕緣膜,其係形成於前述第丨乃至第4軛尖端咋 7前述磁阻效應元件之間,且形成於前述第Μ至第輪 乂端邵與前述第1配線之間。 12·如申請專利範圍第1項之磁性記憶裝置,其中 月】述第1乃土第4輛尖端邵’係具有朝向長邊方向之磁 O:\86\86900.DOC 13. 14. 15. 16. 17. 18. 19. 20. 化谷易轴。 如申請專利範圍第12項之磁性記憶裝置,其中 觔述磁化容易軸係一轴各向異性。 如申請專利範圍第1項之磁性記憶裝置,其中 則述第1乃至第4軛尖端部,係由和前述第1與第2軛本 體部相異之材料所形成。 、 如申請專利範圍第丨項之磁性記憶裝置,其中 可述第1乃至第4軛尖端部、以及前述第丨和第2軛本體 邵,係由軟磁性層所形成。 如申請專利範圍第1項之磁性記憶裝置,其中 則述第1乃至第4軛尖端部,係較前述第1和第2軛本體 邵而其透磁率大。 如申請專利範圍第16項之磁性記憶裝置,其中 則述第1乃至第4軛尖端部係由NiFe所形成,且 雨述第1和第2軛本體部係由非結晶-C〇ZrNb、或FeAlsi 所形成。 如申請專利範圍第1項之磁性記憶裝置,其中 則述第1乃至第4軛尖端部,係具有較前述第1和第2軛 本體邵鬲之飽和磁束密度。 如申請專利範圍第18項之磁性記憶裝置,其中 七述第1乃至第4軛尖端部,係由c〇Fe、非結晶 -CoZrNb、或FeNx所形成,且 月il述第1和第2軛本體部係由NiFe所形成。 如申請專利範圍第1項之磁性記憶裝置,其中 O:\86\86900.DOC 前述第1乃至第4軛尖端部,係和前述磁阻效應元件自 哉整合地形成。 21·如申請專利範圍第1項之磁性記憶裝置,其中 前述第1和第2輛尖端部,係將因通電於前述第2配線之 寫入電流而產生的磁束予以導向於前述磁阻效應元件, 前述第3和第4軛尖端部,係將因通電於前述第丨配線之 窝入電流而產生的磁束予以導向於前述磁阻效應元 •如申請專利範圍第1項之磁性記憶裝置,其中 蝻述第1乃至第4軛尖端部係具有對向於前述磁阻效應 元件之第1側面、以及和該第丨側面呈相反側之第2側面, 且 前述第1側面之寬幅係較前述第2側面之寬幅更小。 •如申請專利範圍第1項之磁性記憶裝置,其中 幻it第1乃至第4輛尖端邵,係具有對向於前述磁阻效 %元件之第1側面、以及和該第丨側面呈相反側之第2側 面,且 岫述第1乃至第4輛尖端部之平面形狀,係前述第丨侧面 之寬幅為較前述第2側面之寬幅小之梯形。 Λ •如申請專利範圍第丨項之磁性記憶裝置,其中 可述磁阻效應元件之平面形狀係橢圓形。 25·如申請專利範圍第24項之磁性記憶裝置,其中 C第1乃土第4輛尖端邵,係具有對向於前述磁阻效 a元件之第1側面、以及和該第1側面呈相反側之第2側 O:\86\86900.DOC ^J3199 且 面, 第1側面係描繪成沿著前述磁阻效應元 之曲線。 丨卞的形狀 •如申請專利範圍第25項之磁性記憶裝置,其中 27 ^則迷第1側面之寬幅係較前述第2側面之寬幅小。 申明專利範圍第25項之磁性記憶裝置,其中 、:迷第1乃至第4軛尖端部之平面形狀,係前述第】側面 <寬幅為較前述第2側面之寬幅小之梯形。 U申凊專利範圍第1項之磁性記憶裝置,其中 幻述苐1和第2輛尖端邵之外側面作知俞 係和則述第2軛本體 啐艾側面相一致。 •如申凊專利範圍第1項之磁性記憶裝置,其中 &前述第3和第4輛尖端部之外側面,係和前述第磡本體 邵之側面相一致。 30·如申請專利範圍第丨項之磁性記憶裝置,其中 、山前述第i和第2輛尖端部,係具有前述^和第2輛本尖 响邵 < 外側面為較前述第2軛本體部之側面突出之突出 部。 31·如申請專利範圍第丨項之磁性記憶裝置,其中 前述第3和第4輛尖端部,係具有前述第3和第4辆尖端 部之外側面為較前述第1輛本體部之側面突出之突出部。 32. —種磁性記憶裝置,其特徵在於具備: 第1配線,其係延伸於第1方向; 第2配線,其係延伸於和前述第丨方向相異之第2方向; O:\86\86900.DOC 1233199 33. 34. 35. 36. 37. 磁阻效應元件,其係配置於前述第丨和第2配線間之前 述第1和第2配線之交點; 第1軛本體部,其係至少覆蓋前述第丨配線的下面和兩 侧面之中之任意一面; 第2軛本體部,其係至少覆蓋前述第2配線的上面和兩 側面之中之任意一面; 〜第1和第2軛尖端部,其係在前述磁阻效應元件的前述 罘1万向之兩側面,和前述磁阻效應元件相隔離而配置; ^第3和第4軛尖端部,其係在前述磁阻效應元件的前述 罘2万向之兩侧面,和前述磁阻效應元件相隔離而配置; 金屬層’其係連接於前述磁阻效應元件; 接點層,其係連接於前述金屬層;以及 電晶體’其係連接於前述接點層。 如申請專利範圍第32項之磁性記憶裝置,其中 更具備絕緣膜,其係形成於前述金屬層和前述第丨配 之間。 噙申明專利範圍第3 2項之磁性記憶裝置,其中 别述金屬層和前述第丨配線係相連接。 如申明專利範圍第32項之磁性記憶裝置,其中 則述金屬層和前述第1配線係相連接,且前述第3和第4 軛尖端邵係連接於前述第1軛本體部。 如申請專利範圍第35項之磁性記憶裝置,其中 則逑接點層係配置於前述第2配線之外側。 申明專利範圍第1項之磁性記憶裝置,其中 O:\86\86900.DOC 38. 39. 40. 41. 42. 43. 更具備第3配線,其係連接於前述磁阻效應元件, 月'J述磁阻效應兀件係和前述第i配線呈隔離男大,且和前 述第2配線相連接, 前述第3和第4輛尖端部係連接於前述第丨軛本體部。 如申請專利範圍第37項之磁性記憶裝置,其中 前述第3配線係讀出用之配線。 如申凊專利範圍第1項之磁性記憶裝置,其中 前述磁阻效應元件係肘17元件,其係由第i磁性層、第2 兹丨生層、以及夹在此等第1和第2磁性層之間之非磁性層 所組成。 如申凊專利範圍第3 9項之磁性記憶裝置,其中 岫述非磁性層係由2層所組成之雙接合構造。 如申睛專利範圍第39項之磁性記憶裝置,其中 岫述第1和第2磁性層之至少一方係含有3層構造,其係 由第1強磁性層、第2強磁性層、以及夾在此等第1和第2 強磁性層之間之非磁性層所組成。 如申凊專利範圍第1項之磁性記憶裝置,其中 前述第1和第2軛尖端部係配置於前述磁阻效應元件之 長邊方向的兩側,且 前述第1和第2軛尖端部與前述磁阻效應元件之間的距 離’係較前述第3和第4軛尖端部與前述磁阻效應元件之 間的距離更短。 如申睛專利範圍第1項之磁性記憶裝置,其中 ㈤述第1和第2軛尖端部係配置於前述磁阻效應元件之 O:\86\E6900.DOC 1233199 長邊方向的兩侧,且
述第3和第4 前述第1和第2輛尖端部之縱橫比, 軛尖端部之縱橫比小。 44.如I請專利範園第43项之磁性記憶裝置, 前述第1和第2輛尖端部係正方形,且"干 形前述第3和第4輛尖端部係延伸於前述長邊方向之長方 45.如:請專利範圍第1項之磁性記憶裝置,其中 、則述第2軛本體部係配置於前述磁阻效應元件之長邊 方向的兩側,且 岫述第2輛本體邵和前述磁阻效應元件之間的距離,係 車乂别述第1輛本體邵和前述磁阻效應元件之間的距離更 短。 46·如申凊專利範圍第丨項之磁性記憶裝置,其中 前述第1乃至第4軛尖端部係連續性地形成,使能圍繞 前述磁阻效應元件之周圍。 47.如申请專利範圍第丨項之磁性記憶裝置,其中 利述磁阻效應元件和前述第1乃至第4輥尖端邵,係由 相同之材料所形成。 48·如申請專利範圍第i項之磁性記憶裝置,其中 别述第1乃至第4輛尖端部係為包含磁性膜之積層構 造。 49.如申請專利範圍第48項之磁性記憶装置,其中 前述積層構造係和前述磁阻效應元件之積層構造相 〇A86\869〇〇.d〇(2 1233199 同。 50. 51. 52. 53. 54. 55. 56. 如申請專利範圍第1項之磁性記憶裝置,其中 、前述磁阻效應元件和前述第1乃至第4輛尖端部,係連 接於前述第2配線而予以配置。 如申請專利範圍第1項之磁性記憶裝置,其中 '形成有反強磁性層於前述幻乃至第4輛尖端部的上面 或下面。 如申請專利範圍第1項之磁性記憶裝置,其中 前述第1和第2輛本體㈣包含磁性膜之積層構造。 如申請專利範圍第丨項之磁性記憶裝置,其中 、更具備第1和第2層,其係夾住前述磁阻效應元件,並 連接於前述磁阻效應元件。 如申請專利範圍第53項之磁性記憶裝置,其中 前述第1和第2層係金屬層。 如申叫專利範圍第53項之磁性記憶裝置,其中 别述第1或第2層係二極體層。 一種磁性記憶裝置之製造方法,其特徵在於具備: 形成下面和兩側面之中之i少任意一面係由第i輛本 體邵所覆蓋之第1配線之步驟; 形成夾在第1和第2層之間的磁阻效應元件於 配線上之步驟; U罘1 形成絕緣膜於前述第1配線和前述第2層上之步赞· 开乂成磁性膜於前述絕緣膜上之步驟; '' 將珂述磁性膜予以圖案化之步驟; O:\86\86900.DOC 1233199 性膜、以效應元件上之前述第2層的一部份、前述磁 林自邊絕緣膜予以去除,並和前述磁阻效應元 U也形成由前述磁性膜所組成之第1乃至第4輛 尖邵之步驟; 形成弟2配線於前述第2層和前述第1乃至第4輛尖端部 上之步驟;以及 广覆f前述第2配線的上面和兩側面之中之至少任 意一面之第2軛本體部之步驟。 57. -種雜記憶裝置之製造方法,其特徵在於具備·· 形成下面和兩側面之中之至少任意-面係由第!輛本 月豆口卩所覆盖之第1配線之步驟,· 形成夹在罘1和第2層之間的磁阻效應元件於前述第1 配線上之步驟; 形成絕緣膜於前述第丨配線和前述第2層上之步驟; 形成磁性膜於前述絕緣膜上之步驟; 將前述磁阻效應元件上之前述第2層的一部份、前述磁 性膜、以及前述絕緣膜予以去除之步驟; 將前述磁性膜予以圖案化,並和前述磁阻效應元件自 我整合地形成由前述磁性膜所组成之第丨乃至第4軛尖端 部之步騾; 形成第2配線於前述第2層和前述第2乃至第4軛尖端部 上之步騾;以及 形成覆蓋前述第2配線的上面和兩側面之中之至少任 意一面之第2輛本體部之步驟。 O:\86\86900.DOC -10- ^33199 58·如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 前述磁阻效應元件上之前述第2層的一部份、前述磁杪 膜、以及前述絕緣膜,係使用蝕刻或CMp法而予以去除。 59·如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 〜前述磁阻效應元件上之前述第2層的一部份、前述磁枝 膜、以及前述絕緣膜,係予以去除,直至前述第2層、前 述絕緣膜、以及前述磁性膜的表面形成平坦狀為止 〇·如申请專利範圍第56項之磁性記憶裝置之製造方法,其中 在去除前述磁阻效應元件上之前述第2層的一部份、前 述磁性膜、以及前述絕緣膜之際,係殘留段差部於前述 磁性膜的表面。 61·如申請專利範圍第56項之磁性記憶裝置之製造方法,其 中更具備: 在形成磁性膜於前述絕緣膜上之後,形成遮罩層之梦 驟; 將前述遮罩層予以圖案化之步驟;以及 吏用如述、纟iL圖案化之遮罩層而將前述磁性膜予以圖案 化之步驟。 申叫專利範圍第56項之磁性記憶裝置之製造方法,其中 、前述第1和第2軛尖端部,係以和前述第2軛本體部相速 矣且和㈤述第1軛本體部相隔離之狀態而形成。 浚申叫專利範圍第56項之磁性記憶裝置之製造方法,其中 前述第1和第2軛尖端部,係以磁性地結合於前述第2軛 本體部之狀態而形成。 O:\86\86900.DOC -11- x^^199 申叫專利範圍第56項之磁性記憶裝置之製造方法,其中 别述第3和第4輛尖端部,係以和前述第丨輛本體部相連 Μ接,且和前述第2軛本體部相隔離之狀態而形成。 •如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 前述第3和第4輛尖端部,係以磁性地結合於前述第1輛 本體部之狀態而形成。 6·如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 將酌述磁性膜予以圖案化,以使前述第1乃至第4輛尖 端部係分別呈分離狀。 申明專利範圍第56項之磁性記憶裝置之製造方法,其中 形成前述第1乃至第4軛尖端部,以使前述第丨乃至第4 輛尖端部和前述磁阻效應元件之間的距離,以及前述第1 乃土第4輛尖端邵和前述第丨配線之間的距離為形成相 等。 8’如申请專利範圍第56項之磁性記憶裝置之製造方法,其中 添成削述第1乃至第4輛尖端部,以使前述第1乃至第4 軛尖端邵和前述磁阻效應元件之間的距離為形成全部相 等。 69·如申請專利範圍第兄項之磁性記憶裝置之製造方法,其中 形成前述第1乃至第4軛尖端部,以使前述磁阻效應元 件和前述第1軛本體部之間的距離、以使前述磁阻效應元 件和前述第2軛本體部之間的距離為形成相等。 70.如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 前述磁阻效應元件係MTJ元件,其係由第1磁性層、第2 O:\86\86900.doc -12- ^33199 石兹性層、以及夾在此等第1和第2磁性層之間之非磁性層 所組成。 71 如申请專利範圍第56項之磁性記憶裝置之製造方法,其中 形成前述第1和第2軛尖端部於前述磁阻效應元件之長 邊方向的兩側時, 亦形成前述第1乃至第4軛尖端部,以使前述第1和第2 軛尖端部與前述磁阻效應元件之間的距離,係較前述第3 和第4輛大端邵與前述磁阻效應元件之間的距離短。 •如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 形成W述第1和第2軛尖端部於前述磁阻效應元件之長 邊方向的兩側時, 、以濺鍍法而形成前述絕緣膜之際,藉由在對前述長邊 方向而垂直方向移動基板之措施,而將形成於對向於前 γ第1。和第2輛尖端邵之前述磁阻效應元件的侧面之絕緣 膜的膜厚,作成較形成於對向於第3和第4輛尖端部之前 述磁阻效應元件的側面之絕緣膜的膜厚薄。 73·如中請㈣範圍第56項之磁性記憶裝置之製造方法,其中 y成㈤述第1和第2軛尖端部於前述磁阻效應元件之長 邊方向的兩側時, /成則述第1乃至第4輛尖端部,以使前述第1和第2 輛尖端部之縱橫比係較前述第3和第4轭尖端部之縱橫比 小。 74·如^專利範圍第56項之磁性記憶裝置之製造方法,其中 則述第2輛本體部係在形成於前述磁阻效應元件之長 O:\86\86900.DOC -13- 1233199 邊方向的兩側時, 亦形成前述第1和第2軛本體部,以使前述第2軛本體部 和前述磁阻效應元件之間的距離,能較前述第1轭本體部 和别述磁阻效應元件之間的距離短。 75 ·如申请專利範圍第56項之磁性記憶裝置之製造方法,其中 將觔述磁性膜予以圖案化,以使前述第1乃至第4輛尖 ‘ W係以能圍繞前述磁阻效應元件的周圍之狀態而連續 性地形成。 ’ 76. —種磁性記憶裝置之製造方法,其特徵在於具備: 形成下面和兩側面之中之至少任意一面係由第丨輛本 體邵所覆蓋之第1配線之步驟; 、形成由夾在第1和第2層之間之磁阻效應元件材料所組 成之元件材料層於前述第丨配線上; 形成磁阻效應元件形狀之第丨材料層於前述元件材料 層上之步驟; ^成第2材料層於前述第丨材料層和前述元件材料層上 之步驟; 形成第3材料層於前述第2材料層上之步驟; 將則述弟2和第3材料層進行平坦化,直至露出前述第^ 材料層為止之步驟; 、將露出於前述第1和第3材料層間之前述第2材料層予 以去除,並露出前逑元件材料層之步驟; 、 也去除印)述元件材料層,並形成由前述元件材 ”均斤,且成〈則述磁阻效應元件和輛尖端部之步驟; O:\86\86900.DOC -14- 1233199 77. 78. 79. 80. 81. 形成第2配線於前述磁阻效應元件上之步驟;以及 形成覆蓋前述第2配線的上面和兩側面之中之至少任 意一面之第2軛本體部之步驟。 如申請專利範圍第76項之磁性記憶裝置之製造方法,其中 由磁性膜所組成之積層構造而形成前述第1和第2輛本 體邵。 如申請專利範圍第76項之磁性記憶裝置之製造方法,其中 前述第1和第2材料層係由相異之材料所形成。 如申請專利範圍第76項之磁性記憶裝置之製造方法,其中 前述第1和第3材料層係由相同之材料所形成。 如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 前述第1和第2層係金屬層。 如申請專利範圍第56項之磁性記憶裝置之製造方法,其中 前述第1或第2層係二極體層。 O:\86\86900.DOC
TW092120858A 2002-07-30 2003-07-30 Magnetic memory device having yoke layer and its manufacturing method TWI233199B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002221877 2002-07-30
JP2002324105A JP3959335B2 (ja) 2002-07-30 2002-11-07 磁気記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200414497A TW200414497A (en) 2004-08-01
TWI233199B true TWI233199B (en) 2005-05-21

Family

ID=30117501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092120858A TWI233199B (en) 2002-07-30 2003-07-30 Magnetic memory device having yoke layer and its manufacturing method

Country Status (6)

Country Link
US (3) US6960815B2 (zh)
EP (1) EP1387400A3 (zh)
JP (1) JP3959335B2 (zh)
KR (1) KR100560592B1 (zh)
CN (1) CN1252824C (zh)
TW (1) TWI233199B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358047C (zh) * 2001-11-30 2007-12-26 株式会社东芝 磁随机存取存储器
JP3993522B2 (ja) * 2002-03-29 2007-10-17 株式会社東芝 磁気記憶装置の製造方法
JP3906145B2 (ja) 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP3906172B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリおよびその製造方法
JP4775616B2 (ja) * 2003-05-29 2011-09-21 日本電気株式会社 Mram及びその製造方法
KR100552682B1 (ko) * 2003-06-02 2006-02-20 삼성전자주식회사 고밀도 자기저항 메모리 및 그 제조방법
JP2005044847A (ja) * 2003-07-23 2005-02-17 Tdk Corp 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法
JP4544396B2 (ja) * 2003-09-05 2010-09-15 Tdk株式会社 磁気記憶セルおよび磁気メモリデバイス
JP4868431B2 (ja) * 2003-10-10 2012-02-01 Tdk株式会社 磁気記憶セルおよび磁気メモリデバイス
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
TWI226636B (en) * 2003-12-19 2005-01-11 Ind Tech Res Inst Magnetic random access memory with high selectivity and low power and production method thereof
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
US7105879B2 (en) * 2004-04-20 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Write line design in MRAM
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP3863536B2 (ja) * 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
KR100660539B1 (ko) 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
JP4074281B2 (ja) * 2004-09-14 2008-04-09 株式会社東芝 磁気ランダムアクセスメモリ
JP2006100424A (ja) 2004-09-28 2006-04-13 Tdk Corp 磁気記憶装置
JP2006120824A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 磁気記憶装置
JP2006156893A (ja) * 2004-12-01 2006-06-15 Tdk Corp 磁気メモリ
JP2006173472A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 磁気記憶装置およびその製造方法
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JP4899347B2 (ja) * 2005-05-31 2012-03-21 Tdk株式会社 磁気メモリ
JP2006339286A (ja) 2005-05-31 2006-12-14 Tdk Corp 磁気メモリ及びその製造方法
JP5050318B2 (ja) * 2005-05-31 2012-10-17 Tdk株式会社 磁気メモリ
US7635884B2 (en) * 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP2007165449A (ja) 2005-12-12 2007-06-28 Tdk Corp 磁気記憶装置
US7755153B2 (en) * 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
JP2007214484A (ja) 2006-02-13 2007-08-23 Tdk Corp 磁気記憶装置
KR100695171B1 (ko) * 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7466585B2 (en) * 2006-04-28 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
JP4952053B2 (ja) * 2006-05-19 2012-06-13 Tdk株式会社 磁気記憶装置
JP2007329222A (ja) * 2006-06-07 2007-12-20 Tdk Corp 磁気記憶装置、磁気記憶装置の製造方法
JP5076373B2 (ja) 2006-06-27 2012-11-21 Tdk株式会社 磁気記憶装置、磁気記憶方法
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP5076387B2 (ja) 2006-07-26 2012-11-21 Tdk株式会社 磁気記憶装置
JP5266630B2 (ja) * 2006-10-06 2013-08-21 Tdk株式会社 磁気メモリ
KR100837412B1 (ko) * 2006-12-12 2008-06-12 삼성전자주식회사 멀티 스택 메모리 소자
JP5092384B2 (ja) * 2006-12-15 2012-12-05 Tdk株式会社 磁気記憶装置、磁気記憶方法
JP2008159613A (ja) 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2008227009A (ja) 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
WO2009090739A1 (ja) * 2008-01-17 2009-07-23 Fujitsu Limited 可変抵抗素子およびそれを用いた磁気抵抗デバイスとその製造方法
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
KR101582223B1 (ko) * 2009-02-05 2016-01-04 삼성전자주식회사 미스얼라인 측정용 구조물 및 이를 이용한 패턴의 미스얼라인 측정방법
US8514615B2 (en) * 2010-09-30 2013-08-20 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
JP5553917B2 (ja) * 2012-01-30 2014-07-23 株式会社QuantuMag Consultancy Mtj素子及びその製法、並びにmramデバイス
KR20160070244A (ko) * 2014-12-09 2016-06-20 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
JP5985728B1 (ja) * 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08249602A (ja) * 1995-03-06 1996-09-27 Mitsubishi Electric Corp 磁気式記憶再生方法ならびにそれに用いる磁気再生装置、磁気記憶媒体およびその製法
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3387934B2 (ja) * 1996-11-20 2003-03-17 株式会社東芝 スパッタリングターゲット
US6305072B1 (en) * 1996-11-28 2001-10-23 Kabushiki Kaisha Toshiba Method for manufacturing thin film magnetic head
JP3646508B2 (ja) * 1998-03-18 2005-05-11 株式会社日立製作所 トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド
DE19836567C2 (de) 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP2000285409A (ja) * 1999-03-29 2000-10-13 Toshiba Corp 磁気ヘッドの製造方法および磁気ヘッド
US20020055190A1 (en) * 2000-01-27 2002-05-09 Anthony Thomas C. Magnetic memory with structures that prevent disruptions to magnetization in sense layer
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
CN100466322C (zh) * 2001-01-19 2009-03-04 松下电器产业株式会社 磁存储元件、其制造方法和驱动方法、及存储器阵列
US6548848B2 (en) * 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same

Also Published As

Publication number Publication date
TW200414497A (en) 2004-08-01
JP2004128430A (ja) 2004-04-22
US6879515B2 (en) 2005-04-12
KR20040011390A (ko) 2004-02-05
US6797536B2 (en) 2004-09-28
KR100560592B1 (ko) 2006-03-16
US20040021189A1 (en) 2004-02-05
EP1387400A3 (en) 2008-04-23
CN1252824C (zh) 2006-04-19
JP3959335B2 (ja) 2007-08-15
EP1387400A2 (en) 2004-02-04
CN1476019A (zh) 2004-02-18
US6960815B2 (en) 2005-11-01
US20040152227A1 (en) 2004-08-05
US20050024930A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
TWI233199B (en) Magnetic memory device having yoke layer and its manufacturing method
JP5279384B2 (ja) Stt−mtj−mramセルおよびその製造方法
JP5460606B2 (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
JP4959717B2 (ja) 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法
KR100401777B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP5354389B2 (ja) スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
US8674466B2 (en) Magnetic random access memory with selective toggle memory cells
JP2004193595A (ja) 磁気セル及び磁気メモリ
JP2006516360A (ja) スピン・トランスファおよび磁気素子を使用するmramデバイスを利用する静磁結合磁気素子
TW201143179A (en) Magnetic memory element and magnetic memory device
US7173300B2 (en) Magnetoresistive element, method for making the same, and magnetic memory device incorporating the same
JP2006093578A (ja) 低消費電力磁気メモリ及び磁化情報書き込み装置
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
US7826254B2 (en) Magnetic storage device and method for producing the same
Zheng et al. Magnetic random access memory (MRAM)
JP2001156358A (ja) 磁気抵抗効果素子および磁気メモリ素子
US6898115B2 (en) Magnetoresistive element, and magnetic memory using the same
JP2004282074A (ja) 磁気センサ
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2004311513A (ja) 磁気記憶装置およびその製造方法
JP2005197364A (ja) 磁界検出素子、磁界検出器、磁界検出方法および磁界検出素子の製造方法
JP2002353418A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ