JP4959717B2 - 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 - Google Patents
磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 Download PDFInfo
- Publication number
- JP4959717B2 JP4959717B2 JP2008547841A JP2008547841A JP4959717B2 JP 4959717 B2 JP4959717 B2 JP 4959717B2 JP 2008547841 A JP2008547841 A JP 2008547841A JP 2008547841 A JP2008547841 A JP 2008547841A JP 4959717 B2 JP4959717 B2 JP 4959717B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- multilayer film
- memory cell
- closed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 698
- 238000000034 method Methods 0.000 title claims description 169
- 238000003860 storage Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims description 614
- 229910052751 metal Inorganic materials 0.000 claims description 151
- 239000002184 metal Substances 0.000 claims description 151
- 239000011162 core material Substances 0.000 claims description 138
- 230000005415 magnetization Effects 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 49
- 229910052723 transition metal Inorganic materials 0.000 claims description 44
- 150000003624 transition metals Chemical class 0.000 claims description 44
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 35
- 229910045601 alloy Inorganic materials 0.000 claims description 29
- 239000000956 alloy Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011247 coating layer Substances 0.000 claims description 27
- 239000000470 constituent Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000007769 metal material Substances 0.000 claims description 20
- 229910052804 chromium Inorganic materials 0.000 claims description 18
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 229910052742 iron Inorganic materials 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 229910002796 Si–Al Inorganic materials 0.000 claims description 8
- 230000005294 ferromagnetic effect Effects 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910019236 CoFeB Inorganic materials 0.000 claims description 7
- 229910019230 CoFeSiB Inorganic materials 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 5
- -1 NiFeCo Inorganic materials 0.000 claims description 5
- 229910006070 NiFeSiB Inorganic materials 0.000 claims description 5
- 229910034327 TiC Inorganic materials 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 5
- 239000003302 ferromagnetic material Substances 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 5
- 229910052725 zinc Inorganic materials 0.000 claims description 5
- 229910003321 CoFe Inorganic materials 0.000 claims description 4
- 230000005303 antiferromagnetism Effects 0.000 claims description 4
- 229910015136 FeMn Inorganic materials 0.000 claims description 3
- 229910017028 MnSi Inorganic materials 0.000 claims description 3
- 229910019041 PtMn Inorganic materials 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- 229910001291 heusler alloy Inorganic materials 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 313
- 229910004298 SiO 2 Inorganic materials 0.000 description 61
- 238000005530 etching Methods 0.000 description 56
- 238000001755 magnetron sputter deposition Methods 0.000 description 55
- 238000010884 ion-beam technique Methods 0.000 description 50
- 238000010586 diagram Methods 0.000 description 46
- 230000008569 process Effects 0.000 description 38
- 239000010409 thin film Substances 0.000 description 38
- 238000000992 sputter etching Methods 0.000 description 34
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 32
- 238000004544 sputter deposition Methods 0.000 description 32
- 238000000151 deposition Methods 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 26
- 238000004070 electrodeposition Methods 0.000 description 23
- 238000005566 electron beam evaporation Methods 0.000 description 22
- 238000001451 molecular beam epitaxy Methods 0.000 description 22
- 230000008021 deposition Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 21
- 238000010894 electron beam technology Methods 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 18
- 229910052786 argon Inorganic materials 0.000 description 16
- 230000006698 induction Effects 0.000 description 15
- 238000005237 degreasing agent Methods 0.000 description 11
- 239000013527 degreasing agent Substances 0.000 description 11
- 239000002356 single layer Substances 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 10
- 230000000875 corresponding effect Effects 0.000 description 10
- 238000007735 ion beam assisted deposition Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 8
- 238000007598 dipping method Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- MJBWDEQAUQTVKK-IAGOWNOFSA-N aflatoxin M1 Chemical compound C=1([C@]2(O)C=CO[C@@H]2OC=1C=C(C1=2)OC)C=2OC(=O)C2=C1CCC2=O MJBWDEQAUQTVKK-IAGOWNOFSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000843497 Homo sapiens Probable ATP-dependent DNA helicase HFM1 Proteins 0.000 description 1
- 102100030730 Probable ATP-dependent DNA helicase HFM1 Human genes 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000005426 magnetic field effect Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001935 peptisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
- H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
- H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
- H01F10/193—Magnetic semiconductor compounds
- H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明は、閉鎖形状磁性多層膜、金属芯を含む閉鎖形状磁性多層膜、及びそれらの製造方法、並びにそれらの閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリ(MRAM)及びその制御方法に関するものである。
20世紀80年代末期に、Baibichらが磁性多層膜システムに始めて巨大磁気抵抗効果(Giant Magneto Resistance,GMR)を観察した以来、磁性多層膜系の研究が科学研究者の普遍関心課題になってきた。GMR効果が高い磁気抵抗比を有するので、磁気抵抗型センサー、磁気記録読み出し磁気ヘッドなどの分野に広く用いられる。GMRからなるデバイスは、感度が高く、体積が小さく、電力消耗が低いなどのメリットを有するだけでなく、輻射抵抗、不揮発性の情報記憶などの多くの新特性が与えられていた。特に、GMR効果を磁気記録読み出し磁気ヘッドに適用することが、情報記録分野全体に画期的な革命を起こし、関係産業に対しても直接で深い影響を及ぼした。1994年、IBM社がGMR効果によりハードディスク読み出し磁気ヘッドの開発に成功し、ディスクメモリシステムの記録密度を20倍近くに向上させ、コンピュータ産業が革命的な進展を遂げた。GMR効果に基づいて製造された各種のセンサーデバイスは、出力信号が強くなることによってデバイスデザインを大きく簡素化し、デバイスのコンパクト化及び低コスト化に直接繋がっていた。
〔発明が解決しようとする課題〕
本発明の目的は、従来の磁性多層膜システムの物理構成上の欠陥を解消するためであり、多層膜システムの幾何構成を変えることによって、反磁界が無く、形状異方性が弱い閉鎖形状磁性多層膜を提供するところにある。
本発明の目的は、以下のような技術案により達成される。
前記基板は、Si、Si/SiO2、SiC、SiN、またはGaAs基板などのような通常の基板であり、厚さが0.3〜1mmであり、
前記下部バッファ導電層SLは、金属材料からなり、Ta、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金などが好ましく、厚さが2〜200nmであり、
前記硬磁性層HFM、第1の硬磁性層及び第2の硬磁性層は、巨大磁気抵抗効果の大きい材料からなり、Co、Fe、Ni、CoFe、NiFeCo、CoFeB、CoFeSiBなどから構成され、厚さが2〜20nmであり、
前記中間層I、第1の中間層及び第2の中間層は、いずれも非磁性金属層または絶縁体バリア層からなり、ただし、非磁性金属層の材料が例えばTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、絶縁体バリア層の材料が例えばAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、中間層の厚さが0.5〜10nmであり、
前記軟磁性層SFMの構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、Co、Fe、Ni、またはそれらの金属合金NiFe、CoFeSiB、NiFeSiB、或いは非結晶Co100-x-yFexBy(0<x<100、0<y≦20)、或いはCo2MnSi、Co2Cr0.6Fe0.4AlのようなHeusler合金を含み、軟磁性層の構成材料が、Co90Fe10、Co75Fe25、Co40Fe40B20、またはNi79Fe21であるのが好ましく、前記軟磁性層の厚さが1〜20nmであり、
前記被覆層CLが、酸化されにくい、抵抗が大きい金属材料からなり、Ta、Cu、Ru、Pt、Ag、Au、Crなどまたはその合金が好ましく、厚さが2〜20nmであり、材料が酸化から保護されるためであり、
前記反強磁性ピン止め層AFM、第1の反強磁性ピン止め層及び第2の反強磁性ピン止め層は、いずれも反強磁性を有する合金からなり、IrMn、FeMn、PtMn、CrMn、またはPt(Cr、Mn)合金が好ましく、厚さが3〜30nmであり、
前記被ピン磁性層FM、第1の被ピン磁性層及び第2の被ピン磁性層の構成材料は、高いスピン分極率を有する強磁性金属であり、例えばFe、Co、Ni及びその合金であり、CoFe合金、NiFe合金、非結晶CoFeB合金、CoFeSiB合金などが好ましく、厚さが2〜20nmである。
1)1つの基板を選択し、通常の方法で洗浄した後、通常の薄膜成長機器(例えばマグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなど)に下部バッファ導電層(当該下部バッファ導電層が後続加工する際に導電電極となる)を堆積するステップと、
2)マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、下部バッファ導電層に本発明に係るピン無し型の磁性多層膜の硬磁性層HFM、中間層I1、軟磁性層SFM、及び被覆層を順次に堆積し、硬磁性層及び軟磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
または、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、下部バッファ導電層に本発明に係るピン型の磁性多層膜の反強磁性ピン止め層AFM、被ピン磁性層FM1、中間層I2、軟磁性層SFM、及び被覆層を順次に堆積し、反強磁性ピン止め層、被ピン磁性層及び軟磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
あるいは、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、下部バッファ導電層に本発明に係る両中間層の磁性多層膜の第1の反強磁性ピン止め層AFM1、第1の被ピン磁性層FM1、第1の中間層I1、軟磁性層SFM、第2の中間層I2、第2の被ピン磁性層FM2、第2の反強磁性ピン止め層AFM2、及び被覆層を順次に堆積し、反強磁性ピン止め層、被ピン磁性層及び軟磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
3)微細加工プロセス及び方法を用いて、ステップ2)に磁性多層膜が堆積された基板を、閉鎖形状の円環または楕円環状構成に加工するステップと、そのうち、前記微細加工プロセスの具体的なステップが、まず、ペースティング、プリベークを経て、紫外、深紫外露光または電子ビーム露光機に、需要の閉鎖形状図形(円環、楕円環を含む)に基づいて、フィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠することであり、
必要に応じて、反応性イオンエッチング装置により除膠を補助しても好し、
4)ステップ3)により得られたエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の絶縁層を堆積し、各閉鎖環形の多層膜を埋め込んで、異なるユニットに互いに隔離されるステップと、
前記絶縁層が通常の絶縁体材料であり、SiO2、Al2O3、ZnO、TiO、SnO、または有機分子材料(例えばポリ塩化ビニールPVC、ポリエチレンPE、ポリプロピレンPPなど)が好ましく、厚さが100〜1000nmであり、
5)微細加工プロセスである紫外、深紫外露光または電子ビーム露光方法、及び集束イオンビームエッチングまたは化学反応ドライエッチング或いは化学反応ウェットエッチングにより、閉鎖環状多層膜が堆積された位置に絶縁層をエッチングして、絶縁層下に埋め込まれた磁性多層膜を露出させ、本発明の閉鎖形状磁性多層膜が得られるステップと、
金属芯を含む閉鎖形状磁性多層膜の製造方法に対して、上記の閉鎖形状磁性多層膜の製造方法におけるステップ4)とステップ5)との間には、ステップ4’)を含み、
4’)微細加工プロセスにより、閉鎖環形の多層膜の幾何中心位置に1つの金属芯を製造するステップと、当該金属芯の横断面が円環形または楕円形であり、ただし、円環形金属芯の半径または楕円形金属芯の短軸が5〜50000nm、短軸aと長軸bの比がa:b=1:1〜1:5であり、金属芯の形状が閉鎖形状磁性多層膜の形状と整合され、即ち、磁性多層膜がパターニングされた後の形状が円環であれば、金属芯も円環形であり、磁性多層膜がパターニングされた後の形状が楕円環であれば、金属芯も楕円形であり、
前記微細加工プロセスは、まず、閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング、紫外、深紫外露光、電子ビーム露光、化学反応エッチングなどの微細加工方法によって絶縁層をエッチングして、水平横断面が円環形または楕円形の柱状穴を形成し、そして、電気化学堆積方法、マグネトロンスパッタリング、集束イオンビーム補助堆積などの方法により穴に金属材料を堆積し、金属芯を形成し、
前記金属芯の材料は、抵抗率の低い金属材料であり、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金などが好ましく、例えばSiAl合金などであり、
使用する時に、上記の方法で得られた磁性多層膜をさらに加工し、電極を引き出し、具体的なステップは、以下の通り、
6)マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の導電層を堆積するステップと、
前記した導電層は、抵抗率の低い金属であり、Au、Ag、Pt、Cu、Al、SiAlなどまたはその金属合金が好ましく、厚さが2〜200nmであり、
7)通常の半導体微細加工プロセスを用いて、導電層を電極に加工し、それぞれの閉鎖環形構成が四つの電極を引き出し、本発明の磁性多層膜を含むデバイスが得られるステップを含み、
前記通常の半導体微細加工プロセスは、まず、ペースティング、プリベークを経て、紫外、深紫外露光機または電子ビーム露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤などに浸漬されて除膠する製作方法を提供する。
半導体基板に集積された、トランジスタTRセル0(トランジスタのソース0b、ドレイン0a、低ドープ領域0cを含む)からなるメモリリード・ライトコントロールセルアレイと、
閉鎖形状磁性多層膜メモリセル(RML)からなるメモリセル65及びそのアレイと、そのうち、メモリセル65の幾何構成が閉鎖形状磁性多層膜であり、前記閉鎖形状の、金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述した通りであり、前記トランジスタTRセル0と閉鎖形状磁性多層膜メモリセル65とを接続する遷移金属層(4a、4b)と、ワード線62、ビット線4c、接地線4aとを備え、前記ワード線はまた前記トランジスタ0のゲートであり、前記ビット線BLが前記閉鎖形状磁性多層膜メモリセル65の上方に配置され、前記ワード線WLと互いに垂直し、しかも、前記閉鎖形状磁性多層膜メモリセルRMLと直接接続されている。
閉鎖形状磁性多層膜メモリセルRMLにおける電流が特定の低閾値IC1(相応電流密度JC1=10〜102A/cm2、電流=電流密度×閉鎖形状磁性多層膜断面積)より小さい場合に、そのビット層(軟磁性層または軟磁性層)の磁化状態が変えられなく、MRAMのリード動作を実現し、
閉鎖形状磁性多層膜メモリセルRMLにおける電流が上記の低閾値IC1より大きくかつ高閾値IC2(相応電流密度JC2=102〜106A/cm2、電流=電流密度×閉鎖形状磁性多層膜断面積)より小さい場合に、電流の方向によって閉鎖形状磁性多層膜メモリセルのビット層(軟磁性層)の磁化状態が変えられ、プラス方向及びマイナス方向のスピン分極トンネル電流(即ち、分極トンネル電流に誘導される環形磁界の駆動作用及びスピンモーメントの連合作用による)によって、ビット層(軟磁性層)及び被ピン磁性層(参照層または硬磁性層)の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対(即ち、磁化強度が平行または反平行)して反転配向されるように、そのビット層(軟磁性層)の磁化状態が時計方向または反時計方向に沿って配向され、よって、低抵抗及び高抵抗の二種の状態が得られ(即ち、高出力電圧及び低出力電圧の二種の状態が得られ)、つまり、電流の大きさ及び方向を制御することによってMRAMのライト動作を実現できる。
半導体基板に集積された、トランジスタTRセル0(トランジスタのソース0b、ドレイン0a、低ドープ領域0cを含む)からなるメモリリード・ライトコントロールセルアレイと、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルからなるメモリセル65及びそのアレイと、そのうち、メモリセルの幾何構成が閉鎖形状の、金属芯を含む磁性多層膜であり、前記閉鎖形状の、金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述した通り、
前記トランジスタTRセルと閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLとを接続する遷移金属層4bと、
ワード線62、第1のビット線4e、第2のビット線4dとを備え、前記ワード線WLはまた前記トランジスタ0のゲートであり、前記二本のビット線4e及び4dが前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLの上方に配置され、第1のビット線4eが前記ワード線WLと互いに垂直し、しかも、前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLと直接接続され、第2のビット線4dが前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯と直接接続され、しかも、一層の絶縁層を介して第1のビット線4eと互いに隔離される。1a、1b、1c、1e、1fが絶縁隔離材料である。
閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLの磁性多層膜に印加された電流が特定の低閾値IC1(相応電流密度JC1=10〜102A/cm2、電流=電流密度×閉鎖形状磁性多層膜断面積)より小さい場合、そのビット層(軟磁性層)の磁化状態が変えられなく、MRAMのリード動作を実現し、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯に印加された電流は、電流による磁界が環形に分布されるから、閉鎖形状磁性多層膜の磁化状態を便利に制御でき、具体的な方法は、以下のように通り、閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯に印加された電流が低閾値IC1より大きくかつ高閾値IC2(相応電流密度JC2=102〜106A/cm2、電流=電流密度×金属芯断面積)より小さい場合、電流の方向によって閉鎖形状磁性多層膜メモリセルRMLのビット層(軟磁性層)の磁化状態が変えられ、正方向及び負方向の駆動電流によって時計方向または反時計方向の磁界が発生され、ビット層(軟磁性層)及び被ピン磁性層(参照層または硬磁性層)の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対する(即ち、磁化強度が平行または反平行)ように、そのビット層(軟磁性層)の磁化状態が時計方向または反時計方向に沿って配向され、よって、低抵抗及び高抵抗の二種の状態が得られ(即ち、高出力電圧及び低出力電圧の二種の状態が得られ)、つまり、電流の方向を制御することによってMRAMのライト動作が実現できる。
半導体基板に集積された、前記第1及び第2のトランジスタTRセル0(第1及び第2のトランジスタのソース0b1及び0b2、共通ドレイン0a1、低ドープ領域0cを含む)からなるメモリリード・ライトコントロールセルアレイと、そのうち、第1のトランジスタがリード動作をスイッチ制御し、第2のトランジスタがライト動作をスイッチ制御する。第1のトランジスタのゲート67がまた第1のワード線67(共通)、第2のトランジスタのゲート63がまた第2のワード線63(共通)であり、
前記トランジスタの共通ドレイン0a1、第1のトランジスタのソース0b1、第2のトランジスタのソース0b2上に第1の導電コンタクトホール3a、第2の導電コンタクトホール3b、第3の導電コンタクトホール3b2がそれぞれ設けられ、その上の第1の遷移金属層4a及び4bとそれぞれ接続され、第1のコンタクトホール3a上の遷移金属層4aがまた設けられた接地線4aを構成し、第4のコンタクトホール3dが第2の遷移金属層4fと接続され、当該第2の遷移金属層4fが底部伝導電極として前記円環形または楕円環形の磁性多層膜メモリセル65の下端に接続され、当該円環形または楕円環形の磁性多層膜メモリセル65の上端にビット線4cが設けられて接続され、前記の円環形または楕円環形の磁性多層膜メモリセル65の中心箇所に設けられた円形または楕円形の金属芯の上端がビット4cと接続され、下端が第1の遷移金属層4bと接続され、ビット線4c上に第5の絶縁パッシベーション層1fが覆われ、
前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLからなるメモリセル65及びそのアレイを備え、そのうち、メモリセルの幾何構成が閉鎖形状の、金属芯を含む磁性多層膜であり、前記閉鎖形状の金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述したとおりである。
従来技術におけるMRAMのデータライド動作は、ワード線及びビット線による磁界の共同作用に依存して、メモリセルのビット層の磁化状態を制御するので、プロセス構成上、それぞれワード線及びビット線が配置される2つの金属配線層が必要とする。従来技術と比べて、本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリは、新しい環形の磁性多層膜の幾何構成をメモリセルとし、プラス・マイナス2つの方向の分極トンネル電流自身による環形磁界または金属芯においてプラス・マイナス2つの方向の駆動電流による環形磁界により、スピントルク効果と合わせて、データのリード・ライト動作を行い、MRAMの制御がよりやりやすくなる。スピントルク効果によってデータのリード・ライト動作が1本のビット線により完成し、金属芯における電流による環形磁界が、閉鎖形状磁性多層膜のビット層の磁化状態を駆動し、磁界の空間分布がメモリセルの幾何形状とよく整合するように駆動し、デバイスの駆動がよりやすくなる。これらの特徴によって、本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリが、磁界の空間分布の不均一によるマイナスの影響を避け、デバイスの動作性能の安定及びデバイス寿命の延長に役立つとともに、本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリが、従来技術にライト動作専用の1本のワード線をなくして、伝統的なMRAM構成の複雑性、製造プロセスの難さ及びコストを大いに低減させ、従来技術に存在された欠点を解消し、MRAMの応用価値を向上させた。
実施例1
微細加工方法によってピン無し型の環状磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層(HFM)2Co、厚さが1nmの中間層(I)3Cu、厚さが1nmの軟磁性層(SFM)4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が500nm、外径が800nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のとおりであり、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の環状磁性多層膜が得られる。
実施例1と同様な方法に従って、微細加工方法によりピン無し型の環状磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表1に示している。
ピン無し型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層(HFM)2Co、厚さが1nmの中間層(I)3Cu、厚さが1nmの軟磁性層(SFM)4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1:1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖形状の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖矩形の環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。その構成模式図は図1に示している。
ピン無し型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層(HFM)2Co、厚さが1nmの中間層(I)3Cu、厚さが1nmの軟磁性層(SFM)4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖形状の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖矩形の環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。
実施例8及び9と同様な方法に従って、微細加工方法によりピン無し型の閉鎖楕円環状の磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表2に示している。
微細加工方法によってピン型の環状磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層(AFM)8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50sでプラズマ酸化して形成された絶縁層を中間層(I)3とし、当該中間層上に厚さが3nmの軟磁性層(FM)4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が300nm、外径が600nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の環状磁性多層膜が得られる。
実施例3と同様な方法に従って、微細加工方法によりピン型の環状磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表3に示している。
ピン型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層(AFM)8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50sでプラズマ酸化して形成された絶縁層を中間層(I)3とし、当該中間層上に厚さが3nmの軟磁性層(FM)4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層及び軟磁性層を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1:1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。その構成模式図は図2に示している。
ピン型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層(AFM)8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50sでプラズマ酸化して形成された絶縁層を中間層(I)3とし、当該中間層上に厚さが3nmの軟磁性層(FM)4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。
実施例23及び24と同様な方法に従って、微細加工方法によりピン型の閉鎖楕円環状の磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表4に示している。
微細加工方法によってピン無し型の環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが5nmの下部バッファ導電層1Ru、厚さが3nmの硬磁性層(HFM)2Co、厚さが1nmの中間層(I)3Cu、厚さが1nmの軟磁性層(SFM)4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が500nm、外径が800nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて環形多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、直径が300nmの柱状穴を形成し、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、直径が300nmのAu金属芯6を形成する。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の環状の金属芯を含む磁性多層膜が得られる。
実施例31と同様な方法に従って、微細加工方法によりピン無し型の環状の金属芯を含む磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表5に示している。
ピン無し型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層(HFM)2Co、厚さが1nmの中間層(I)3Cu、厚さが1nmの軟磁性層(SFM)4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1:1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心のの位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1:1.2であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯6を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。その構成模式図は図3に示している。
ピン無し型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層(HFM)2Co、厚さが1nmの中間層(I)3Cu、厚さが1nmの軟磁性層(SFM)4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に50Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1:5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯6を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖矩形の環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。
実施例38及び39と同様な方法に従って、微細加工方法によりピン無し型の閉鎖の金属芯を含む形状の磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表6に示している。
微細加工方法によってピン型の環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSiO2/Si基板に、厚さが25nmの下部バッファ導電層1Cr、厚さが10nmの反強磁性ピン止め層(AFM)8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50sでプラズマ酸化して形成された絶縁層を中間層(I)3とし、当該中間層上に厚さが1nmの軟磁性層(FM)4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの誘導磁界を印加する。堆積した磁性多層膜は、背景技術に紹介された微細加工にて、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が300nm、外径が600nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて環形多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、直径が300nmの柱状穴を形成し、集束イオンビーム補助堆積法により穴に金属材料Cuを堆積し、直径が300nmのCu金属芯6を形成する。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の環状の金属芯を含む磁性多層膜が得られる。
実施例46と同様な方法に従って、微細加工方法によりピン型の環状の金属芯を含む磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表7に示している。
ピン型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層(AFM)8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50sでプラズマ酸化して形成された絶縁層を中間層(I)3とし、当該中間層上に厚さが3nmの軟磁性層(FM)4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層8及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1:1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1:1.2であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。その構成模式図は図4に示している。
ピン型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層(AFM)8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50sでプラズマ酸化して形成された絶縁層を中間層(I)3とし、当該中間層上に厚さが3nmの軟磁性層(FM)4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1:5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯6を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。
v実施例53及び54と同様な方法に従って、微細加工方法によりピン型の閉鎖環状の金属芯を含む磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表8に示している。
ピン無し型の閉鎖楕円環状の両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが3nmの第1の硬磁性層(HFM)21 Co、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層(SFM)4NiFe、厚さが1nmの第2の中間層32Al2O3、厚さが3nmの第2の硬磁性層(HFM)22 Co90Fe10、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、強磁性層を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環状の両中間層型の磁性トンネル接合が得られる。その構成模式図は図5に示している。
ピン型の閉鎖楕円環状の両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが10nmの第1の反強磁性ピン止め層81 IrMn、厚さが5nmの第1の被ピン磁性層91CoFeB、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層4Co、厚さが1nmの第2の中間層32Al2O3、厚さが5nmの第2の被ピン磁性層CoFeB、厚さが10nmの第2の反強磁性ピン止め層IrMn、及び厚さが4nmの被覆層Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、第1の反強磁性ピン止め層81、第2の反強磁性ピン止め層82、第1の被ピン磁性層91、第2の被ピン磁性層92及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環状の両中間層型の磁性トンネル接合が得られる。その構成模式図は図6に示している。
ピン無し型の閉鎖楕円環状の金属芯を含む両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが3nmの第1の硬磁性層(HFM)21 Co、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層(SFM)4 NiFe、厚さが1nmの第2の中間層32Al2O3、厚さが3nmの第2の硬磁性層(HFM)22 Co90Fe10、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、強磁性層を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1:5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が楕円形の柱状のAu金属芯6を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環形の金属芯を含む両中間層型の磁性トンネル接合が得られる。その構成模式図は図7に示している。
ピン型の閉鎖楕円環状の金属芯を含む両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが10nmの第1の反強磁性ピン止め層81 IrMn、厚さが5nmの第1の被ピン磁性層91CoFeB、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層4Co、厚さが1nmの第2の中間層32Al2O3、厚さが5nmの第2の被ピン磁性層92CoFeB、厚さが10nmの第2の反強磁性ピン止め層82IrMn、及び厚さが4nmの被覆層Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20rmp、成長温度が室温、成長速度が0.3〜1.1A/s、成長時間が薄膜厚さ/成長速度であり、第1の反強磁性ピン止め層81、第2の反強磁性ピン止め層82、第1の被ピン磁性層91、第2の被ピン磁性層92及び軟磁性層4を堆積する時に50Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1:5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1:5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が楕円形の柱状のAu金属芯6を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環形の金属芯を含む両中間層型の磁性トンネル接合が得られる。その構成模式図は図8に示している。
図9A-Cに示されるように、磁気ランダムアクセスメモリのメモリセルアレイが、大量のMRAMセルからなり、1つのMRAMセルには、1つの閉鎖楕円環形の磁性多層膜メモリセル(RML)65、トランジスタ(TR)0、第1の遷移金属層(TM)4b、コンタクトホール(3a、3b)、及び1組の配線であるビット線(BL)4c、ワード線(WL)62、接地線(GND)4aを含む。
そのため、図9A、9Bに示されるセルを例にして、MRAMのアドレス読み出し動作において、まず、選択されたワード線(WL)62によって、トランジスタ(TR)0がオン状態で動作するように適当なレベルが供給され、次に、選択されたビット線(BL)4cによって、低閾値IC1より小さい値である読み出し電流が供給され、当該読み出し電流が、ビット線BL1(4c)から閉鎖形状磁性多層膜メモリセル(RML)65、第1の遷移金属層(TM)4b、コンタクトホール(3b)、トランジスタ(TR)0のドレイン(0b)、トランジスタ(TR)0のソース(0a)、コンタクトホール(3a)を介して接地線(GND)4aに達し、閉鎖形状磁性多層膜メモリセル(RML)65のビット層(軟磁性層または軟磁性層)現在の磁化状態が得られ、即ち、MRAMセルに記憶されたデータが得られる。MRAMのアドレス書き込み動作において、まず、選択されたワード線(WL)62によって、トランジスタ(TR)0がオン状態で動作するように適当なレベルが供給され、次に、選択されたビット線(BL)4cによって、低閾値IC1より大きくて高閾値IC2より小さい値である書き込み電流が供給され、スピントルク効果の作用のため、閉鎖形状磁性多層膜メモリセル(RML)65の磁化状態が書き込み電流の方向によって決定されるものであり、よって、書き込み電流が、ビット線(BL)4cから閉鎖形状磁性多層膜メモリセル(RML)65、第1の遷移金属層(TM)4b、コンタクトホール(3b)、トランジスタ(TR)0のドレイン(0b)、トランジスタ(TR)0のソース(0a)、コンタクトホール(3a)を介して接地線(GND4a)に達すると、閉鎖形状磁性多層膜メモリセル(RML)65のビット層(軟磁性層)の磁化状態が直ちに書き込み電流によって書き込まれ、そこで、MRAMセルへのデータ書き込みが完成する。
図10A-Cに示されるように、磁気ランダムアクセスメモリのメモリセルアレイが、大量のMRAMセルからなり、1つのMRAMセルには、1つの閉鎖楕円環形の磁性多層膜メモリセル65、閉鎖楕円環形の磁性多層膜メモリセル65の幾何中心に配置された金属芯6、トランジスタ0、第1の遷移金属層4b、コンタクトホール(3a、3b)、及び1組の配線である第1のビット線4e、第2のビット線4d、ワード線62、接地線4aを含む。閉鎖楕円環形の磁性多層膜メモリセル65とトランジスタ0とが、第1の遷移金属層4b及びコンタクトホール3bを介して互いに接続されている。レイアウトで、第2のビット線4dが閉鎖楕円環形の磁性多層膜メモリセル65の上方に配置され、かつ、当該閉鎖楕円環形の磁性多層膜メモリセルと直接接続され、第1のビット線4eが第2のビット線4dの上方に配置され、かつ、第2のビット線4dに平行し、両者間が絶縁層1eによって隔離される。
図11A-Cに示されるように、磁気ランダムアクセスメモリのメモリセルアレイが、大量のMRAMセルからなり、1つのMRAMセルには、1つの閉鎖楕円環形の磁性多層膜メモリセル65、閉鎖楕円環形の磁性多層膜メモリセル65の幾何中心に配置された金属芯6、トランジスタ0、第1の遷移金属層4b、接地線4a、コンタクトホール(3a、3b、3b2)、及び1組の配線であるビット線4c、第2のワード線63、第1のワード線67、接地線4aを含む。閉鎖楕円環形の磁性多層膜メモリセル65とトランジスタ0とが、第1の遷移金属層4b及びコンタクトホール3bを介して互いに接続されている。レイアウトで、ビット線4cが閉鎖楕円環形の磁性多層膜メモリセル65の上方に配置され、かつ、閉鎖楕円環形の磁性多層膜メモリセル65と直接接続されている。
Claims (18)
- トランジスタと、前記トランジスタの上に配置される磁性多層膜と、前記トランジスタと前記磁性多層膜とを接続する遷移金属層と、ワード線と、ビット線と、接地線とを備える磁性メモリセルであって、
前記磁性多層膜の横断面が閉鎖の楕円環形であり、前記磁性多層膜の上面は前記ビット線に接続され、前記磁性多層膜の底面は、前記遷移金属層および第1コンタクトホールを介して前記トランジスタのドレインに接続され、
さらに、前記ワード線は前記トランジスタのゲートであり、前記トランジスタのソースは第2コンタクトホールを介して前記接地線に接続され、
前記磁性メモリセルがライトまたはリードのために操作されるとき、ライト電流またはリード電流は前記ビット線を流れ、前記磁性多層膜、前記遷移金属層、前記第1コンタクトホール、前記ドレインおよび前記ソースを通過し、最終的には上記接地線に到達することを特徴とする磁性メモリセル。 - 前記楕円環形の磁性多層膜の横断面における内環の短軸が10〜100000nm、短軸と長軸の比が1:1〜5、楕円外環の短軸が20〜200000nm、環幅が10〜100000nmであり、前記短軸と長軸の比が1:1である楕円環形が、即ち円環形であることを特徴とする請求項1に記載された磁性メモリセル。
- 前記磁性多層膜は、ピン無し型の磁性多層膜であり、バッファ導電層、硬磁性層、中間層、軟磁性層及び被覆層を含み、
前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
前記硬磁性層が巨大磁気抵抗効果の材料からなり、厚さが2〜20nmであり、
前記中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0.5〜10nmであり、
前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、前記軟磁性層の厚さが1〜20nmであり、
前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性メモリセル。 - 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
前記硬磁性層の構成材料がCo、Fe、Ni、CoFe、NiFeCo、CoFeB、またはCoFeSiBであり、
前記中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であり、当該合金がNiFe、CoFeSiB、またはNiFeSiB、或いは非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはCo2MnSi、Co2Cr0.6Fe0.4Alであり、
前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項3に記載された磁性メモリセル。 - 前記閉鎖形状磁性多層膜がピン型の磁性多層膜であり、バッファ導電層、反強磁性ピン止め層、被ピン磁性層、中間層、軟磁性層及び被覆層を含み、
前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
前記反強磁性ピン止め層が、反強磁性を有する合金からなり、厚さが3〜30nmであり、
前記被ピン磁性層の構成材料が高いスピン分極率を有する強磁性金属であり、厚さが2〜20nmであり、
前記中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0.5〜10nmであり、
前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、厚さが1〜20nmであり、
前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性メモリセル。 - 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
前記反強磁性ピン止め層の構成材料がIrMn、FeMn、PtMn、CrMn、またはPt(Cr,Mn)合金であり、
前記被ピン磁性層の構成材料がFe、Co、Ni、またはその合金であり、
前記中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であり、或いは非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはNiFeSiB、或いはHeusler合金であり、
前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項5に記載された磁性メモリセル。 - 前記閉鎖形状磁性多層膜が、ピン無し型の閉鎖形状の両中間層磁性多層膜であり、バッファ導電層、第1の硬磁性層、第1の中間層、軟磁性層、第2の中間層、第2の硬磁性層及び被覆層を含み、
前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
前記第1及び第2の硬磁性層が巨大磁気抵抗効果の材料からなり、厚さが2〜20nmであり、
前記第1及び第2の中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0.5〜10nmであり、
前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、前記軟磁性層の厚さが1〜20nmであり、
前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性メモリセル。 - 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
前記第1及び第2の硬磁性層の構成材料がCo、Fe、Ni、CoFe、NiFeCo、CoFeB、またはCoFeSiBであり、
前記第1及び第2の中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であるNiFe、CoFeSiB、NiFeSiB、または非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはCo2MnSi、Co2Cr0.6Fe0.4Alであり、
前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項7に記載された磁性メモリセル。 - 前記閉鎖形状磁性多層膜がピン型の閉鎖形状の両中間層磁性多層膜であり、バッファ導電層、第1の反強磁性ピン止め層、第1の被ピン磁性層、第1の中間層、軟磁性層、第2の中間層、第2の被ピン磁性層、第2の反強磁性ピン止め層及び被覆層を含み、
前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
前記第1及び第2の反強磁性ピン止め層が、反強磁性を有する合金からなり、厚さが3〜30nmであり、
前記第1及び第2の被ピン磁性層の構成材料が高いスピン分極率を有する強磁性金属であり、厚さが2〜20nmであり、
前記第1及び第2の中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0.5〜10nmであり、
前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、厚さが1〜20nmであり、
前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性メモリセル。 - 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
前記第1及び第2の反強磁性ピン止め層の構成材料がIrMn、FeMn、PtMn、CrMn、またはPt(Cr,Mn)合金であり、
前記第1及び第2の被ピン磁性層の構成材料がFe、Co、Ni、またはその合金であり、
前記第1及び第2の中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であり、或いは非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはNiFeSiB、或いはHeusler合金であり、
前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項9に記載された磁性メモリセル。 - 前記磁性多層膜の幾何中心位置において、対応形状の横断面を有する1つの金属芯をさらに備えることを特徴とする請求項1、3、5、7、9に記載された磁気メモリセル。
- 前記楕円形状の金属芯の短軸が5〜50000nmであり、楕円形状の短軸と長軸の比が1:1〜5であることを特徴とする請求項11に記載された磁性メモリセル。
- 前記金属芯の材料がAu、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であることを特徴とする請求項12に記載された磁性メモリセル。
- 請求項1、3、5、7、9のいずれか一項に記載された前記磁性メモリセルにより製造される磁気ランダムアクセスメモリであって、
半導体基板に集積された、トランジスタセルからなるメモリリード・ライトコントロールセルアレイと、
前記磁性メモリセルのアレイと、
前記トランジスタセル及び磁性多層膜メモリセルに接続された遷移金属層と、
ワード線、ビット線及び接地線とを含み、そのうち、前記ワード線がまた前記トランジスタのゲートであり、前記ビット線が前記磁性多層膜メモリセルの上に配置され、前記ワード線と互いに垂直し、しかも、前記磁性多層膜メモリセルと直接接続されている磁気ランダムアクセスメモリにおいて、
前記閉鎖の楕円環形の横断面における内環の短軸が10〜100000nmであり、短軸と長軸の比が1:1〜5、楕円外環の短軸が20〜200000nmであり、環幅が10〜100000nmであり、前記短軸と長軸の比が1:1である楕円環形が、即ち円環形であることを特徴とする磁気ランダムアクセスメモリ。 - 請求項13に記載された前記磁性メモリセルにより製造される磁気ランダムアクセスメモリであって、
半導体基板に集積された、トランジスタセルからなるメモリリード・ライトコントロールセルアレイと、
前記磁性メモリセルを構成する前記磁性多層膜の幾何中心位置に対応形状の横断面の金属芯を有する前記磁性メモリセルのアレイと、
前記トランジスタセルと閉鎖形状の、金属芯を含む磁性多層膜メモリセルとを接続する遷移金属層と、
ワード線、二本のビット線とを含み、前記二本のビット線が前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルの上に配置され、そのうち、第1のビット線が前記ワード線と互いに垂直し、しかも、前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルと直接接続され、第2のビット線が前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルにおける金属芯と直接接続され、しかも、一層の絶縁層を介して第1のビット線と互いに隔離されることを特徴とする磁気ランダムアクセスメモリ。 - 請求項13に記載された前記磁性メモリセルにより製造される磁気ランダムアクセスメモリであって、
半導体基板に集積され、第1及び第2のトランジスタセルからなるメモリリード・ライトコントロールセルアレイと、そのうち、第1のトランジスタがリード動作をスイッチ制御し、第2のトランジスタがライト動作をスイッチ制御し、第1のトランジスタのゲートがまた第1のワード線であり、第2のトランジスタのゲートがまた第2のワード線であり、
前記メモリセルを構成する前記磁性多層膜の幾何中心位置に対応形状の横断面の金属芯を有する前記磁性メモリセルのアレイと、
トランジスタ共通ドレイン、第1のトランジスタのソース、第2のトランジスタのソースに第1の導電コンタクトホール、第2の導電コンタクトホール、第3の導電コンタクトホールがそれぞれ設置され、その上の遷移金属層の各々とそれぞれ接続され、第1のコンタクトホール上の遷移金属層がまた設けられた接地線を構成し、第4の導電コンタクトホールが第3の遷移金属層と接続され、当該第3の遷移金属層が底部伝導電極として前記閉鎖形状の、金属芯を含む磁性多層膜の下端と接続され、当該閉鎖形状の、金属芯を含む磁性多層膜の上端にビット線が設置されて接続され、前記閉鎖形状の、金属芯を含む磁性多層膜の中心に設置された金属芯の上端がビット線と接続され、下端が第1の遷移金属層と接続され、ビット線に第5の絶縁層が覆われていることを特徴とする磁気ランダムアクセスメモリ。 - 請求項14に記載された磁気ランダムアクセスメモリに対するアクセス記憶方法であって、
当該方法は、メモリセルRMLを流れる電流の大きさ及び方向によってMRAMのリード動作及びライト動作を実現することであり、具体的には以下のように、
閉鎖形状磁性多層膜メモリセルRMLを流れる電流を制御するにより、低閾値IC1より小さい場合には、そのビット層の磁化状態が変えられなく、MRAMのリード動作を実現し、前記ビット層が軟磁性層であり、
閉鎖形状磁性多層膜メモリセルRMLを流れる電流を制御するにより、低閾値IC1より大きくて高閾値IC2より小さい場合には、電流の方向によって閉鎖形状磁性多層膜メモリセルRMLのビット層の磁化状態が変えられ、正方向及び負方向のスピン分極トンネル電流によって、即ち、分極トンネル電流に誘導される環形磁界の駆動作用及びスピンモーメントの連合作用によって、ビット層と被ピン磁性層または硬磁性層の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対し、即ち、磁化強度が平行または反平行するように、そのビット層の磁化状態が時計方向または反時計方向に配向され、低抵抗及び高抵抗の二種の状態が得られ、即ち高出力電圧及び低出力電圧の二種の状態が得られ、つまり、電流の大きさ及び方向を制御することによってMRAMのライト動作を実現し可能であり、以下の式
前記低閾値IC1=電流密度JC1×閉鎖形状磁性多層膜断面積、電流密度JC1=10〜102A/cm2、
前記高閾値IC2=電流密度JC2×閉鎖形状磁性多層膜断面積、電流密度JC2=102〜106A/cm2、
を満たすことを特徴とするアクセス記憶方法。 - 請求項15に記載された磁気ランダムアクセスメモリに対するアクセス記憶方法であって、
当該方法は、メモリセルRMLにおける金属芯に印加される電流によってMRAMのライト動作を実現し、メモリセルRMLにおける閉鎖形状磁性多層膜に印加されるトンネル電流によってMRAMのリード動作を実現することであり、具体的には以下のように、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルを流れる電流を制御することにより、低閾値IC1より小さい場合には、そのビット層の磁化状態が変えられなく、MRAMのリード動作を実現し、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルにおける金属芯を流れる電流を制御するにより、電流による磁界が環状分布であることによって、閉鎖形状磁性多層膜の磁化状態を制御し、MRAMのライト動作を実現し、具体的な方法は、以下のように、閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯に印加される電流が低閾値IC1より大きくて高閾値IC2より小さい場合には、電流の方向によって閉鎖形状磁性多層膜メモリセルのビット層の磁化状態が変えられ、正方向及び負方向の駆動電流によって時計方向または反時計方向の磁界を発生し、ビット層と被ピン磁性層または硬磁性層の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対するように、そのビット層の磁化状態が時計方向または反時計方向に配向され、低抵抗及び高抵抗の二種の状態が得られ、つまり、電流の方向を制御することによってMRAMのライト動作を実現し可能であることを特徴とするアクセス記憶方法。
Applications Claiming Priority (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200510135365.6 | 2005-12-31 | ||
CN2005101353707A CN1992105B (zh) | 2005-12-31 | 2005-12-31 | 一种环状含金属芯的磁性多层膜及其制备方法和用途 |
CN2005101353656A CN1992104B (zh) | 2005-12-31 | 2005-12-31 | 一种环状磁性多层膜及其制备方法和用途 |
CN200510135370.7 | 2005-12-31 | ||
CNB2006100001917A CN100437817C (zh) | 2005-12-31 | 2006-01-09 | 基于环状磁性多层膜的磁性随机存取存储器及其控制方法 |
CN200610000191.7 | 2006-01-09 | ||
CN200610011168.8 | 2006-01-11 | ||
CN200610011166.9 | 2006-01-11 | ||
CN200610011167.3 | 2006-01-11 | ||
CN2006100111673A CN101000822B (zh) | 2006-01-11 | 2006-01-11 | 一种含金属芯的闭合形状的磁性多层膜及其制法和用途 |
CN200610011166A CN101000821B (zh) | 2006-01-11 | 2006-01-11 | 一种闭合形状的磁性多层膜及其制备方法和用途 |
CNB2006100111688A CN100476995C (zh) | 2006-01-11 | 2006-01-11 | 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法 |
PCT/CN2006/003799 WO2007076718A1 (fr) | 2005-12-31 | 2006-12-31 | Film multicouche magnetique forme ferme comprenant ou non un noyau metallique et procede de fabrication correspondant et application correspondante |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009528672A JP2009528672A (ja) | 2009-08-06 |
JP4959717B2 true JP4959717B2 (ja) | 2012-06-27 |
Family
ID=38227917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008547841A Active JP4959717B2 (ja) | 2005-12-31 | 2006-12-31 | 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7936595B2 (ja) |
JP (1) | JP4959717B2 (ja) |
WO (1) | WO2007076718A1 (ja) |
Families Citing this family (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008140786A1 (en) | 2007-05-11 | 2008-11-20 | Sdc Materials, Inc. | Method and apparatus for making uniform and ultrasmall nanoparticles |
US8481449B1 (en) | 2007-10-15 | 2013-07-09 | SDCmaterials, Inc. | Method and system for forming plug and play oxide catalysts |
WO2009051442A2 (en) * | 2007-10-19 | 2009-04-23 | Snu R & Db Foundation | Method for read-out of information in magnetic recording element and method for read-out of information in magnetic random access memory |
US7939188B2 (en) * | 2008-10-27 | 2011-05-10 | Seagate Technology Llc | Magnetic stack design |
JP5504008B2 (ja) | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN101847436B (zh) * | 2009-03-24 | 2012-09-05 | 中国科学院物理研究所 | 一种基于垂直晶体管的磁性多层膜随机存储器 |
US8803025B2 (en) | 2009-12-15 | 2014-08-12 | SDCmaterials, Inc. | Non-plugging D.C. plasma gun |
US9119309B1 (en) | 2009-12-15 | 2015-08-25 | SDCmaterials, Inc. | In situ oxide removal, dispersal and drying |
US9149797B2 (en) | 2009-12-15 | 2015-10-06 | SDCmaterials, Inc. | Catalyst production method and system |
US8557727B2 (en) | 2009-12-15 | 2013-10-15 | SDCmaterials, Inc. | Method of forming a catalyst with inhibited mobility of nano-active material |
US8652992B2 (en) * | 2009-12-15 | 2014-02-18 | SDCmaterials, Inc. | Pinning and affixing nano-active material |
US9126191B2 (en) | 2009-12-15 | 2015-09-08 | SDCmaterials, Inc. | Advanced catalysts for automotive applications |
US8470112B1 (en) | 2009-12-15 | 2013-06-25 | SDCmaterials, Inc. | Workflow for novel composite materials |
US8545652B1 (en) | 2009-12-15 | 2013-10-01 | SDCmaterials, Inc. | Impact resistant material |
US8837209B2 (en) * | 2010-03-05 | 2014-09-16 | Hitachi, Ltd. | Magnetic memory cell and magnetic random access memory |
US8669202B2 (en) | 2011-02-23 | 2014-03-11 | SDCmaterials, Inc. | Wet chemical and plasma methods of forming stable PtPd catalysts |
AU2012299065B2 (en) | 2011-08-19 | 2015-06-04 | SDCmaterials, Inc. | Coated substrates for use in catalysis and catalytic converters and methods of coating substrates with washcoat compositions |
DE112012005566T8 (de) * | 2012-01-04 | 2014-11-13 | National Institute For Materials Science | Seltenerdnanoverbundmagnet |
JP5592909B2 (ja) * | 2012-03-06 | 2014-09-17 | 株式会社東芝 | 磁気メモリ |
US9318031B2 (en) * | 2012-08-27 | 2016-04-19 | Michael Edward Boyd | Device and method to produce gravitomagnetic induction, mass spin-valve or gravitational rectifier |
US9511352B2 (en) | 2012-11-21 | 2016-12-06 | SDCmaterials, Inc. | Three-way catalytic converter using nanoparticles |
US9156025B2 (en) | 2012-11-21 | 2015-10-13 | SDCmaterials, Inc. | Three-way catalytic converter using nanoparticles |
US9134385B2 (en) * | 2013-05-09 | 2015-09-15 | Honeywell International Inc. | Magnetic-field sensing device |
EP3024571B1 (en) | 2013-07-25 | 2020-05-27 | Umicore AG & Co. KG | Washcoats and coated substrates for catalytic converters |
CN104465984B (zh) * | 2013-09-17 | 2017-08-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
EP3068517A4 (en) | 2013-10-22 | 2017-07-05 | SDCMaterials, Inc. | Compositions of lean nox trap |
WO2015061477A1 (en) | 2013-10-22 | 2015-04-30 | SDCmaterials, Inc. | Catalyst design for heavy-duty diesel combustion engines |
JP6151863B2 (ja) * | 2013-12-13 | 2017-06-21 | ナショナル ユニバーシティ オブ サイエンス アンド テクノロジー エムアイエスアイエス | 機械的応力センサ |
CN106470752A (zh) | 2014-03-21 | 2017-03-01 | Sdc材料公司 | 用于被动nox吸附(pna)系统的组合物 |
JP6271350B2 (ja) * | 2014-06-25 | 2018-01-31 | 東芝メモリ株式会社 | 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法 |
US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US11522098B2 (en) * | 2016-04-01 | 2022-12-06 | Trustees Of Dartmouth College | UV/VIS/IR backside-illuminated photon-counting sensor |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US20190296228A1 (en) | 2018-03-23 | 2019-09-26 | Spin Transfer Technologies, Inc. | Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
TWI691035B (zh) * | 2019-03-12 | 2020-04-11 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體結構 |
CN110581214B (zh) * | 2019-09-17 | 2021-01-12 | 云南大学 | 复合多层磁性纳米环阵列存储器件及其制备方法和应用 |
CN114280710B (zh) * | 2021-12-19 | 2024-02-02 | 复旦大学 | 一种具有双连续谱束缚态特性的超构表面 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541868A (en) * | 1995-02-21 | 1996-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Annular GMR-based memory element |
JP4040173B2 (ja) * | 1998-06-05 | 2008-01-30 | キヤノン株式会社 | メモリ |
JP2001084758A (ja) * | 1999-09-17 | 2001-03-30 | Fujitsu Ltd | 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ |
JP2001217479A (ja) * | 2000-02-02 | 2001-08-10 | Sharp Corp | 磁気トンネル接合素子及びそれを用いた磁気メモリ |
JP3872962B2 (ja) * | 2001-03-22 | 2007-01-24 | 株式会社東芝 | 磁気抵抗効果素子及び磁気記憶装置 |
US6693823B2 (en) * | 2002-01-02 | 2004-02-17 | Intel Corporation | Minimization of metal migration in magnetic random access memory |
CN1141743C (zh) * | 2002-02-08 | 2004-03-10 | 北京科技大学 | 利用表面活化剂对自旋阀改性的方法 |
JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
JP3546238B1 (ja) * | 2003-04-23 | 2004-07-21 | 学校法人慶應義塾 | 磁気リングユニット及び磁気メモリ装置 |
JP4005957B2 (ja) * | 2003-08-28 | 2007-11-14 | Tdk株式会社 | 薄膜磁気ヘッド、ヘッドジンバルアセンブリ、及びハードディスク装置 |
CN100485805C (zh) * | 2003-11-14 | 2009-05-06 | 中国科学院物理研究所 | 磁随机存取存储器 |
JP2005150482A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP4031451B2 (ja) * | 2004-03-18 | 2008-01-09 | 株式会社東芝 | 半導体集積回路装置 |
KR100707170B1 (ko) * | 2004-08-23 | 2007-04-13 | 삼성전자주식회사 | 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법 |
-
2006
- 2006-12-31 JP JP2008547841A patent/JP4959717B2/ja active Active
- 2006-12-31 WO PCT/CN2006/003799 patent/WO2007076718A1/zh active Application Filing
- 2006-12-31 US US12/159,657 patent/US7936595B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090168506A1 (en) | 2009-07-02 |
JP2009528672A (ja) | 2009-08-06 |
WO2007076718A1 (fr) | 2007-07-12 |
US7936595B2 (en) | 2011-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959717B2 (ja) | 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 | |
JP3959335B2 (ja) | 磁気記憶装置及びその製造方法 | |
JP3942930B2 (ja) | トンネル接合メモリセル | |
JP3942931B2 (ja) | 磁気メモリセル | |
US8173447B2 (en) | Magnetoresistive element and magnetic memory | |
US8236576B2 (en) | Magnetic logic element with toroidal multiple magnetic films and a method of logic treatment using the same | |
CN103380462B (zh) | 可写入磁性元件 | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
US6956765B2 (en) | Magneto-resistance effect element, magnetic memory and magnetic head | |
US6381171B1 (en) | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device | |
US7266012B2 (en) | Magnetoresistive effect element and magnetic memory | |
US6963500B2 (en) | Magnetic tunneling junction cell array with shared reference layer for MRAM applications | |
JP2009027177A (ja) | Stt−mtj−mramセルおよびその製造方法 | |
JP2012519963A (ja) | 垂直異方性を有するst−ramセル | |
JP2007266498A (ja) | 磁気記録素子及び磁気メモリ | |
US7298594B2 (en) | Electric-field-effect magnetoresistive devices and electronic devices using the magnetoresistive devices | |
CN101221849A (zh) | 具有几何形状的磁性多层膜及其制备方法和用途 | |
JP2004273918A (ja) | 磁気ランダムアクセスメモリおよびその製造方法 | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
TWI430485B (zh) | Tunneling magnetoresistive element using the same, and a RAM (Random Access Memory) | |
CN100437817C (zh) | 基于环状磁性多层膜的磁性随机存取存储器及其控制方法 | |
JP2005340468A (ja) | 半導体装置 | |
CN100476995C (zh) | 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4959717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |