JP2012519963A - 垂直異方性を有するｓｔ−ｒａｍセル - Google Patents

垂直異方性を有するｓｔ−ｒａｍセル Download PDF

Info

Publication number
JP2012519963A
JP2012519963A JP2011553108A JP2011553108A JP2012519963A JP 2012519963 A JP2012519963 A JP 2012519963A JP 2011553108 A JP2011553108 A JP 2011553108A JP 2011553108 A JP2011553108 A JP 2011553108A JP 2012519963 A JP2012519963 A JP 2012519963A
Authority
JP
Japan
Prior art keywords
layer
memory cell
reference layer
fixed reference
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011553108A
Other languages
English (en)
Other versions
JP2012519963A5 (ja
Inventor
ワン，デキシン
シー，ハイウェン
チョン，イェンカイ
ディミトロフ，ディミタール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of JP2012519963A publication Critical patent/JP2012519963A/ja
Publication of JP2012519963A5 publication Critical patent/JP2012519963A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

磁気トンネル接合セルとも称される、磁気スピントルクメモリセルは、関連した強磁性層についての、ウェハ平面に垂直に揃えられた、または「面外」の磁気異方性（すなわち、ゼロ磁場およびゼロ電流における磁化方向）を有する。メモリまたは磁気接合セルは、強磁性自由層と、第１の固定基準層と、第２の固定基準層を有し、各々は、基板に対して垂直な磁気異方性を有する。自由層は、スピントルクによって、第１の方向から反対の第２の方向へ切換可能な、基板に垂直な磁化方向を有する。

Description

背景
新しいタイプのメモリは、一般に利用されるメモリの形式と競合するような、顕著な潜在能力を発揮した。たとえば、不揮発性スピントランスファトルクランダムアクセスメモリ（ここでは、ＳＴ−ＲＡＭとも称する。）は、「万能」メモリとして論じられた。磁気トンネル接合セルは、その高速で、相対的に高密度かつ低消費電力のために、ＳＴ−ＲＡＭにおけるそれらの用途について大きく注目された。
大部分の活動は、面内磁気異方性を有する磁気トンネル接合セルに焦点が向けられてきた。しかしながら、適正な温度安定性のために、スイッチング電流をどれだけ低くできるかについて制限があり、それは、ＣＭＯＳトランジスタのサイズをさらに制限し、最終的にはメモリアレイの密度を制限する。さらに、セル形状および端部粗さの許容値が非常に低く、それは、フォトリソグラフィ技術の挑戦であり得る。磁気トンネル接合セル構造および材料を改善するために設計された技術、設計、および修正は、ＳＴ−ＲＡＭの利点を最大化するための進歩の重要な領域を残している。
簡単な要約
本開示は、しばしば磁気トンネル接合セルと称される、磁気スピントルクメモリセルに関し、それは、ウェハ平面に垂直に揃えられた、または「面外」の、関連した強磁性層の磁気異方性（すなわち、磁化方向）を有する。
本開示の１つの特定の実施形態は、強磁性自由層と、第１の固定基準層と、第２の固定基準層とを備える磁気トンネル接合セルであって、各々は、基板に垂直な磁気異方性を有する。自由層は、基板に垂直であるとともにスピントルクによって第１の方向から反対の第２の方向へ切換可能な磁化方向を有する。自由層の磁化は、第１の固定基準層および第２の固定基準層の各々に結合される。
これらの、およびさまざまな他の特徴および利点が、以下の詳細な説明の解釈から明らかになるであろう。
本開示は、添付の図面に関連して、本開示のさまざまな実施形態についての以下の詳細な説明を考慮して、より完全に理解され得る。
低抵抗状態における、面外磁化方向を有する例示的な磁気トンネル接合メモリセルの概略側面図である。 高抵抗状態における、例示的な磁気トンネル接合メモリセルの概略側面図である。 メモリセルおよび半導体トランジスタを含む例示的なメモリユニットの概略図である。 例示的なメモリアレイの概略図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を有する磁気トンネル接合メモリセルの概略側面図である。 上部および下部双方の固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部および下部双方の固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部および下部双方の固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部および下部双方の固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 上部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 下部固定基準層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 反強磁性層を伴わないデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 反強磁性層を伴わないデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 反強磁性層を伴わないデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 反強磁性層を伴わないデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 低減されたサイズを有する少なくとも１つの層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 低減されたサイズを有する少なくとも１つの層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 低減されたサイズを有する少なくとも１つの層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。 低減されたサイズを有する少なくとも１つの層を伴うデュアルセル構造を有する磁気トンネル接合メモリセルの概略側面図である。
図は、必ずしも縮尺通りではない。図において用いられる同じ符合は、同じ構成要素を示す。しかしながら、所与の図において構成要素を示すための符号の使用は、同じ符号が付された他の構成要素に限定することを意図したものではないことが、理解されるだろう。
詳細な説明
本開示は、ウェハ平面に垂直に揃えられた、または「面外」の、関連した強磁性層の磁化方向をもたらす磁気異方性を有する、磁気トンネル接合セルのさまざまな実施形態に向けられる。メモリセルは、適切な温度安定性を維持しながら、セルのデータビット状態を切換えるために必要とされるスイッチング電流を低減するさまざまな構成素子を有する。メモリセルは、高面密度で、ウェハ上にパターン化され得る。さらに、メモリセルはプロセス変動に対して、より大きな耐性を有する。
以下の説明においては、本明細書の一部を形成するとともに、さまざまな特定の実施形態の例として示される、添付の１組の図面が参照される。他の実施形態が予期され、本開示の範囲または精神から逸脱することなくなされ得ることが理解されるべきである。したがって、以下の詳細な説明は、限定の意味で採用されるべきではない。本明細書で与えられるすべての定義は、ここで頻繁に用いられる特定の用語の理解を容易にするものであり、本開示の範囲を限定することを意図したものではない。
そうでないと示されない場合には、明細書および特許請求の範囲で用いられるフィーチャサイズ、量、および物理特性を表現するすべての数値は、「約」の語句によってすべての事例において修正されるものと理解されるべきである。したがって、反対であることが示されていなければ、上記の明細書および添付の特許請求の範囲に記載された数値パラメータは、本明細書に開示された教示を利用して当業者が得ようとする所望の特性に応じて変化することができる概算値である。
本明細書および添付の特許請求の範囲において用いられるように、「a」、「an」および「the」の単数形は、その内容が明らかにそうでないと示していなければ、複数の参照を含む実施形態を網羅する。本明細書および添付の特許請求の範囲において用いられるように、語句「または」は、その内容が明らかにそうでないと示していなければ、一般的に「および／または」を含む意味が採用される。
本開示は、あまり限定されないが、本開示のさまざまな局面の理解は、以下に与えられる例の議論を通して深まるであろう。
図１Ａおよび図１Ｂは、垂直または面外の磁気方向を有する例示的なメモリセルを示す。磁気トンネル接合メモリセル１０は、比較的緩い（soft）強磁性自由層１２と、強磁性基準（たとえば、固定された）層１４と、基準層１４に近接したピニング層１６とを含む。強磁性自由層１２および強磁性基準層１４は、酸化物バリヤ層１３または非磁気トンネルバリヤによって分離される。シード層やキャッピング層のような他の層は、明確化のためにこれらの図には示されていない。自由層１２、基準層１４およびピニング層１６は、各々関連した磁化方向を有する。自由層１２の磁化方向は、基準層１４の磁化方向よりも容易に切換可能であり、一方ピニング層１６の磁化方向は固定され、かつ一般的には低く、そして切換わらない。ピニング層１６は、固定基準層１４の磁化方向を固定する。いくつかの実施形態においては、ピニング層１６は、ゼロ磁化であってもよいが、依然としてピン層磁化を固定し得る。
強磁性層１２，１４は、たとえば、Ｆｅ、Ｃｏ，またはＮｉのような任意の有用な強磁性（ferromagnetic：ＦＭ）材料、およびＮｉＦｅおよびＣｏＦｅのようなそれらの合金で製造され得る。ＣｏＦｅＢのような三元合金は、より低いモーメントおよび高い偏極比のために、特に有用であり得る。自由層１１０および基準層１４０のいずれか、または双方は、単層あるいは不平衡合成反強磁性（synthetic antiferromagnetic：ＳＡＦ）結合構造であり得、不平衡合成反強磁性結合構造は、すなわち、ＲｕまたはＣｕのような金属スペーサによって分離された２つの強磁性サブレイヤであり、それは対向する方向のサブレイヤの磁化方向を有し正味の磁化を与える。ピニング層１６は、ＰｔＭｎ、ＩｒＭｎなどのような、反強磁性的に順序付けられた材料（antiferromagnetically ordered material：ＡＦＭ）であり得る。
バリヤ層１３は、たとえば、酸化物材料（たとえば、ＡＬ2Ｏ3，ＴｉＯx，またはＭｇＯx）のような、電気絶縁材料で作られ得る。バリヤ層１３は、プロセスの実行可能性および装置の信頼性に応じて、任意的に、自由層１２または基準層１４とパターン化されてもよい。
第１の電極１８は、強磁性自由層１２と電気的に接触し、第２の電極１９は、強磁性基準層１４と電気的に接触する。電極１８，１９は、強磁性層１２，１４を、層１２，１４を流れる読出電流および書込電流を供給する制御回路に接続する。磁気トンネル接合メモリセル１０にかかる抵抗は、強磁性層１２，１４の磁化ベクトルまたは磁化方向の相対的な方向によって定められる。図示された実施形態においては、強磁性層１４の磁化方向は、ピニング層１６によって予め定められた方向に固定され、一方、強磁性自由層１２の磁化方向は、スピントルクの影響の下で自由に回転する。
層１２，１４，１６の磁化方向は、層の伸延方向、およびメモリセル１０が形成されるウェハ基板の平面に対して垂直に方向付けられ、それはしばしば「面外」または「垂直」とも称される。
図１Ａにおいては、磁気トンネル接合メモリセル１０は、自由層１２の磁化方向が基準層１４の磁化方向と同方向である低固定状態にある。図１Ｂにおいては、磁気トンネル接合メモリセル１０は、自由層１２の磁化方向が基準層１４の磁化方向と反対方向である高固定状態にある。いくつかの実施形態においては、低抵抗状態は「０」データ状態であり、高抵抗状態は「１」データ状態であり得る。一方、他の実施形態においては、低抵抗状態を「１」データ状態とし、高抵抗状態を「０」データ状態としてもよい。
磁気トンネル接合メモリセル１０の磁気層を通過する電流が、スピン偏極され、自由層１２上にスピントルクを与えると、スピントランスファを介して、抵抗状態、すなわち磁気トンネル接合メモリセル１０のデータ状態の切換が生じる。十分なスピントルクが自由層１２に印加されると、自由層１２の磁化方向は、２つの対向する方向の間で切換えられ、それによって、磁気トンネル接合メモリセル１０を、低抵抗状態と高抵抗状態との間で切換えることができる。
図２は、導電素子２４を介して半導体トランジスタ２２に電気的に結合されるメモリ素子２１を含む、例示的なメモリユニット２０の概略図である。メモリ素子２１は、本明細書で説明されるどのようなメモリセルであってもよく、またはメモリ素子２１を流れる電流を介してデータ状態が切換わるように構成された任意の他のメモリセルであってもよい。トランジスタ２２は、（たとえば、ｎドープ領域として図示される）ドープ領域およびドープ領域間の（たとえば、ｐドープチャネル領域として図示される）チャネル領域を有する半導体基板２５を含む。トランジスタ２２は、ワードラインＷＬに電気的に結合されて、選択およびビットラインＢＬからメモリ素子２１へ電流を流すことを可能とするゲート２６を含む。プログラマブル金属化メモリユニット２０のアレイは、半導体製造技術を利用して、半導体基板上に形成され得る。
図３は、例示的なメモリアレイ３０の概略図である。メモリアレイ３０は、交点アレイを形成する、複数のワードラインＷＬおよび複数のビットラインＢＬを含む。各交点において、本明細書で説明されるようなメモリ素子３１が、ワードラインＷＬおよびビットラインＢＬに電気的に結合される。
本開示においては、垂直磁気異方性を有する磁気トンネル接合メモリセルのさまざまな構造設計が提供される。設計プロセスおよびパターニングプロセスは、適切な温度安定性を有する低減されたスイッチング電流を可能とするとともに、プロセス変動に対する増強された許容範囲を有する高面密度を可能とする。
垂直磁気異方性を有するメモリセルについて、固定基準層および自由層の間で、面内磁気異方性を有するメモリセルよりも強固なカップリングが経験される。このより高いカップリングは、より低い必要スイッチング電流（Ｉｃ）をもたらす。垂直磁気異方性は、強い消磁効果と平衡し、したがって、電流誘起磁化反転の障害を低減し、およびしばしば排除し、したがってスイッチング電流（Ｉｃ）を低減する。
メモリセル設計の各々は、１つまたはより多くのトンネルバリヤ層と、垂直異方性を有する強磁性自由層と、垂直異方性をまさらに有する１つまたはより多くの強磁性基準層とを有する磁気トンネル接合セルである。基準層は、単一の基準層、または三層の不平衡合成反強磁性（ＳＡＦ）結合構造であり得る。いくつかの実施形態においては、メモリセルは、１つまたは２つの、固定され、さらに垂直異方性を有する層を有する。メモリセルは、さまざまな非磁気層および／または金属スペーサ層も含む。セル構造は、明確性のために示されていないシード層および／またはキャップ層も含むことに気付くべきである。以下の図は、面外磁気異方性または垂直磁気異方性を有する磁気メモリセルの多くの実施形態を示す。
図４Ａ〜図４Ｈおよび図５Ａ〜図５Ｈにおける以下のメモリセルは、切換可能な垂直磁化方向を有する強磁性自由層と、固定された垂直磁化方向を有する基準層とを有するメモリセルの実施形態である。概して、メモリセルは、メモリセルが形成される基板に対して垂直な磁気異方性を有する強磁性自由層を有し、その磁気異方性は、スピントルクによって切換可能な磁化方向を与える。メモリセルは、さらに、基板に垂直に固定された磁化方向を与える磁気異方性を有する固定基準層と、自由層および固定基準層の間に配置された第１の非磁気バリヤ層とを有する。自由層および固定基準層の各々は領域を有する。
いくつかの実施形態においては、固定基準層が基板と自由層との間に配置される場合は、自由層領域は基準層領域よりも少なく、自由層が基板と基準層との間に配置される場合は、基準層領域は自由層領域よりも少なくなる。一般的に、これらのメモリセルは、基板に対して垂直な磁気異方性を有する強磁性自由層を有し、その磁化方向はスピントルクによって切換可能である。メモリセルは、基板に垂直に固定された磁気異方性および磁化方向を有する固定基準層と、さらに自由層と固定基準層との間に配置された第１の非磁気バリヤ層とを含む。固定基準層が基板と自由層との間に配置される場合は、自由層領域は基準層領域よりも少なく、一方自由層が基板と基準層との間に配置される場合は、基準層領域は自由層領域よりも少なくなる。少なくとも１つの層について低減された領域を有するメモリセルの実施形態（たとえば、図４Ｅ〜図４Ｈおよび図５Ｅ〜図５Ｈ）については、メモリセルを流れる電流は、より小さい領域のために、１つの層から他の層へ通過するように集中され、したがって、電流密度を低減し、さらに、必要とされるスイッチング電流（Ｉｃ）を低減する。
図４Ａ〜図４Ｈは、セルの下部に（すなわち、セルが配置される基板に近接して）固定基準層を有するメモリセルの実施形態を示す。
図４Ａにおいては、基板４１１上のメモリセル４１０は、切換可能な垂直磁化方向を有する強磁性自由層４１２と、一方向に固定された垂直磁化方向を有する強磁性単一層の基準層４１４とを有し、基準層４１４は基板４１１に近接し、さらにそれらの間のバリヤ層４１３を有する。図４Ｂのメモリセル４２０は、メモリセル４２０が固定基準層として不平衡合成反強磁性（ＳＡＦ）結合構造を有する点を除いて、図４Ａのメモリセル４１０と類似している。メモリセル４２０は、切換可能な垂直磁化方向を有する強磁性自由層４２２と、一方向に固定された垂直磁化方向を有する不平衡合成反強磁性（ＳＡＦ）層４２５と、それらの間のバリヤ層４２３とを有する。ＳＡＦ層４２５は、一方向に固定された垂直磁化方向を有する強磁性基準層４２４と、基準層４２４の方向と反対方向に固定された垂直磁化方向を有する強磁性ピニング層４２８と、それらの間の、ＲｕまたはＣｕのような金属スペーサ層４２７とで構成される。基準層４２４および固定層４２８の対向する磁化が、正味の磁化を与える。以下のメモリセルのさまざまな要素は、そうでないと示されない場合は、メモリセル４１０，４２０のものと同じまたは類似する。
図４Ｃにおいては、メモリセル４３０は、切換可能な垂直磁化方向を有する自由層４３２と、固定された垂直磁化方向を有する単層の基準層４３４と、それらの間のバリヤ層４３３とを有する。基準層４３４に隣接して、反強磁性材料（ＡＦＭ）層４３６がある。図４Ｄのメモリセル４４０は、メモリセル４４０が固定基準層として不平衡合成反強磁性（ＳＡＦ）結合構造を有する点を除いて、図４Ｃのメモリセル４３０と類似している。メモリセル４４０は、切換可能な垂直磁化方向を有する自由層４４２と、固定された垂直磁化を有するＳＡＦ層４４５と、それらの間のバリヤ層４４３とを有する。ＳＡＦ層４４５は、一方向に固定された垂直磁化方向を有する基準層４４４と、基準層４４４の方向と反対方向に固定された垂直磁化方向を有するピニング層４４８と、それらの間の金属スペーサ層４４７とで構成される。基準層４４４およびピニング層４４８の対向する磁化は、正味の磁化を与える。ＳＡＦ層４４５、特にピニング層４４８に隣接して、反強磁性材料（ＡＦＭ）層４４６がある。ＡＦＭ層４４６は、ピニング層４４８の磁化方向を直接安定化し、それは、金属スペーサ層４４７を介して基準層４４４を安定化する。
図４Eにおいては、メモリセル４５０は、切換可能な垂直磁化方向を有する自由層４５２と、固定された垂直磁化方向を有する単層の基準層４５４と、それらの間のバリヤ層４５３とを有する。この実施形態においては、自由層４５２は基準層４５４のものよりも少ない表面領域を有する。自由層４５２は、基準層４５４からすべての方向に奥まっており、本実施の形態においては、自由層４５２はバリヤ層４５３からもすべての方向に奥まっている。図４Fのメモリセル４６０は、メモリセル４６０が固定基準層として不平衡合成反強磁性（ＳＡＦ）結合構造を有する点を除いて、図４Eのメモリセル４５０と類似している。メモリセル４６０は、切換可能な垂直磁化方向を有する低減されたサイズまたは奥まった自由層４６２と、固定された垂直磁化方向を有するＳＡＦ層４６５と、それらの間のバリヤ層４６３とを有する。ＳＡＦ層４６５は、一方向に固定された垂直磁化方向を有する基準層４６４と、基準層４６４の方向と反対方向に固定された垂直磁化方向を有するピニング層４６８と、それらの間の金属スペーサ層４６７とで構成される。
メモリセル４７０，４８０が、基準層４５４およびＳＡＦ層４６５のそれぞれに隣接する反強磁性材料の層を有する点を除いて、図４Ｇのメモリセル４７０は図４Ｅのメモリセル４５０と類似し、図４Ｈのメモリセル４８０は図４Ｆのメモリセル４６０と類似している。図４Ｇのメモリセル４７０は、切換可能な垂直磁化方向を有する低減された領域または奥まった自由層４７２と、固定された垂直磁化方向を有する単層の基準層４７４と、それらの間のバリヤ層４７３とを有する。基準層４７４に隣接して、ＡＦＭ層４７６がある。図４Ｈのメモリセル４８０は、切換可能な垂直磁化方向を有する低減された領域または奥まった自由層４８２と、固定された垂直磁化方向を有するＳＡＦ層４８５と、それらの間のバリヤ層４８３とを有する。ＳＡＦ層４８５は、一方向に固定された垂直磁化方向を有する基準層４８４と、基準層４８４の方向と反対方向に固定された垂直磁化方向を有するピニング層４８８と、それらの間の金属スペーサ層４８７とで構成される。ＳＡＦ層４８５、特にピニング層４８８に隣接して、反強磁性材料（ＡＦＭ）層４８６がある。ＡＦＭ層４８６は、ピニング層４８８の磁化方向を直接安定化し、それは、金属スペーサ層４８７を介して基準層４８４を安定化する。
図５Ａ〜図５Ｈは、セルの上部（すなわち、セルが配置される基板から最も遠く）に固定基準層を有するメモリセルの実施形態を示す。
図５Ａにおいては、基板５１１上のメモリセル５１０は、基板５１１に近接し切換可能な垂直磁化方向を有する自由層５１２と、固定された垂直磁化方向を有する単層の基準層５１４と、それらの間のバリヤ層５１３とを有する。図５Ｂのメモリセル５２０は、メモリセル５２０が固定基準層として不平衡合成反強磁性（ＳＡＦ）結合構造を有する点を除いて、図５Ａのメモリセル５１０と類似している。メモリセル５２０は、切換可能な垂直磁化方向を有する自由層５２２と、固定された垂直磁化方向を有するＳＡＦ層５２５と、それらの間のバリヤ層５２３とを有する。ＳＡＦ層５２５は、一方向に固定された垂直磁化方向を有する基準層５２４と、基準層５２４の方向と反対方向に固定された垂直磁化方向を有するピニング層５２８と、それらの間の金属スペーサ層５２７とで構成される。
図５Ｃにおいて、メモリセル５３０は、切換可能な垂直磁化方向を有する自由層５３２と、固定された垂直磁化方向を有する単層の基準層５３４と、それらの間のバリヤ層５３３とを有する。基準層５３４に隣接して、反強磁性材料（ＡＦＭ）層５３６がある。図５Ｄのメモリセル５４０は、メモリセル５４０が固定基準層として不平衡合成反強磁性（ＳＡＦ）結合構造を有する点を除いて、図５Ｃのメモリセル５３０と類似している。メモリセル５４０は、切換可能な垂直磁化方向を有する自由層５４２と、固定された垂直磁化方向を有するＳＡＦ層５４５と、それらの間のバリヤ層５４３とを有する。ＳＡＦ層５４５は、一方向に固定された垂直磁化方向を有する基準層５４４と、基準層５４４の方向と反対方向に固定された垂直磁化方向を有するピニング層５４８と、それらの間の金属スペーサ層５４７とで構成される。ＳＡＦ層５４５、特に基準層５４４に隣接して、ＡＦＭ層５４６がある。ＡＦＭ層５４６は、基準層５４４の磁化方向を直接安定化し、それは、金属スペーサ層５４７を介してピニング層５４８を安定化する。
図５Ｅにおいては、メモリセル５５０は、切換可能な垂直磁化方向を有する自由層５５２と、固定された垂直磁化方向を有する単層の基準層５５４と、それらの間のバリヤ層５５３とを有する。この実施形態においては、基準層５５４は自由層５５２のものよりも少ない表面領域を有する。基準層５５４は、自由層５５２からすべての方向に奥まっており、本実施の形態においては、基準層５５４はバリヤ層５５３からもすべての方向に奥まっている。図５Fのメモリセル５６０は、メモリセル５６０が固定基準層として不平衡合成反強磁性（ＳＡＦ）結合構造を有する点を除いて、図５Ｅのメモリセル５５０と類似している。メモリセル５６０は、切換可能な垂直磁化方向を有する自由層５６２と、固定された垂直磁化方向を有する低減されたサイズまたは奥まったＳＡＦ層５６５と、それらの間のバリヤ層５６３とを有する。ＳＡＦ層５６５は、一方向に固定された垂直磁化方向を有する基準層５６４と、基準層５６４の方向と反対方向に固定された垂直磁化方向を有するピニング層５６８と、それらの間の金属スペーサ層５６７とで構成される。本実施の形態においては、ＳＡＦ層５６５の層５６４，５６７，５６８の各々は、奥まっている。
メモリセル５７０，５８０が、基準層５５４およびＳＡＦ層５６５のそれぞれに隣接する反強磁性材料の層を有する点を除いて、図５Ｇのメモリセル５７０は図５Ｅのメモリセル５５０と類似し、図５Ｈのメモリセル５８０は図５Ｆのメモリセル５６０と類似している。図５Ｇのメモリセル５７０は、切換可能な垂直磁化方向を有する自由層５７２と、固定された垂直磁化方向を有する低減された領域または奥まった単層の基準層５７４と、それらの間のバリヤ層５７３とを有する。基準層５７４に隣接して、低減されたサイズまたは奥まったＡＦＭ層５７６があり、自由層５７２に関連して低減されているが基準層５７４と同じ領域を有する。図５Ｈのメモリセル５８０は、切換可能な垂直磁化方向を有する自由層５８２と、固定された垂直磁化方向を有する低減された領域または奥まったＳＡＦ層５８５と、それらの間のバリヤ層５８３とを有する。ＳＡＦ層５８５は、一方向に固定された垂直磁化方向を有する基準層５８４と、基準層５８４の方向と反対方向に固定された垂直磁化方向を有するピニング層５８８と、それらの間の金属スペーサ層５８７とで構成される。ＳＡＦ層５８５、特に基準層５８４に隣接して、ＡＦＭ層５８６がある。ＡＦＭ層５８６は、基準層５８４の磁化方向を直接安定化し、それは、金属スペーサ層５８７を介してピニング層５８８を安定化する。本実施の形態においては、ＳＡＦ層５６５の層５６４，５６７，５６８の各々およびＡＦＭ層５８６は、奥まっている。
図６Ａ〜図６Ｄ、図７Ａ〜図７Ｄ、図８Ａ〜図８Ｄおよび図９Ａ〜図９Ｄにおける以下のメモリセルは、（単層の基準層またはＳＡＦ層のいずれかの）固定基準層によって上部および下部の双方に隣接する、切換可能な垂直磁化方向を伴う強磁性自由層を有するデュアルセル構造を有するメモリセルの実施形態である。概して、メモリセルは、メモリセルが形成される基板に垂直な磁化異方性を有する強磁性自由層を有し、その磁化の方向はスピントルクによって切換可能である。メモリセルは、さらに基板に垂直な磁化異方性を有する第１の固定基準層を有し、第１の固定基準層は基板と自由層との間に配置される。メモリセルは、さらに、基板に垂直な磁化異方性を有する第２の固定基準層を有し、自由層は、第１の固定基準層と第２の固定基準層との間に配置される。デュアルセル構造を有するメモリセルの実施形態について、スイッチング電流（Ｉｃ）は、２つの固定基準層のためにさらに低減される。各固定基準層が、自由層の磁化方向の切換えに影響を与えるので、第１の固定基準層および第２の固定基準層からのスピントルクは累積され、したがって、自由層の磁化方向を切換えるためにより少ないトータルスイッチング電流を必要とする。
図６Ａ〜図６Ｄは、双方が反強磁性材料層で固定された上部部分および下部部分を有するデュアルセル構造を有するメモリセルの実施形態を示す。実施形態の各々は、（単層の基準層またはＳＡＦ層のいずれかの）固定基準層を有する自由層と、自由層の両側のＡＦＭ層とを有する。ＡＦＭ層がＳＡＦ層に隣接する場合、ＡＦＭ層は、固定基準層を安定化するピニング層の磁化方向を金属スペーサ層を介して直接安定化する。ＡＦＭ層が単層の基準層に隣接する場合、ＡＦＭ層は、基準層の磁化方向を直接安定化する。
図６Ａにおいては、メモリセル６１０は、各々が固定された垂直磁化を有する第１の側の第１の合成反強磁性（ＳＡＦ）層６１５と第２の側の第２の合成反強磁性（ＳＡＦ）層６１５’とを伴い切換可能な垂直磁化方向を有する自由層６１２を有する。第１のＳＡＦ層６１５は、一方向に固定された垂直磁化方向を有する基準層６１４と、基準層６１４の方向と反対方向に固定された垂直磁化方向を有するピニング層６１８と、それらの間の金属スペーサ層６１７とで構成される。第２のＳＡＦ層６１５’は、一方向に固定された垂直磁化方向を有する基準層６１４’と、基準層６１４’の方向と反対方向に固定された垂直磁化方向を有するピニング層６１８’と、それらの間の金属スペーサ層６１７’とで構成される。いくつかの実施形態においては、第２のＳＡＦ層６１５’は、第１のＳＡＦ層６１５と同一である。自由層６１２と第１のＳＡＦ層６１５との間にはバリヤ層６１３があり、一方、自由層６１２と第２のＳＡＦ層６１５’との間には非金属層６１９がある。第１のＳＡＦ層６１５、特に垂直ピニング層６１８に隣接してＡＦＭ層６１６がある。第２のＳＡＦ層６１５’、特に垂直ピニング層６１８’に隣接して第２のＡＦＭ層６１６’がある。メモリセル６１０のこの構成において、バリヤ層６１３、ＳＡＦ層６１５、およびＡＦＭ層６１６は、自由層６１２とメモリセル６１０が形成される基板との間にあり、非金属層６１９、第２のＳＡＦ層６１５’、および第２のＡＦＭ層６１６’は、自由層６１２の上方にある。
図６Ｂのメモリセル６２０は、自由層６１２の上方の第２のＳＡＦ層６１５’が単層の固定基準層に置き換えられる点を除いて、図６Ａのメモリセル６１０と類似している。メモリセル６２０は、切換可能な垂直磁化方向を有する自由層６２２を有するとともに、自由層６２２とセル６１０が形成される基板との間に固定された垂直磁化方向を有するＳＡＦ層６２５を有する。ＳＡＦ層６２５は、一方向に固定された垂直磁化方向を有する基準層６２４と、基準層６２４の方向と反対方向に固定された垂直磁化方向を有するピニング層６２８と、それらの間の金属スペーサ層６２７とを有する。ＳＡＦ層６２５、特に固定層６２８に隣接して、ＡＦＭ層６２６がある。バリヤ層６２３は、ＳＡＦ層６２５と自由層６２２との間にある。自由層６２２の他方側には、第２のＡＦＭ層６２６’を伴う単層の固定基準層６２４’がある。非金属層６２９は、自由層６２２と基準層６２４’との間にある。メモリセル６２０のこの構成においては、バリヤ層６２３、ＳＡＦ層６２５およびＡＦＭ層６２６は、自由層６２２とメモリセル６２０が形成される基板との間にあり、非金属層６２９、基準層６２４’、および第２のＡＦＭ層６２６’は、自由層６２２の上方にある。
図６Ｃのメモリセル６３０は、ＳＡＦ層が自由層の上方であり、さらに単層の固定基準層が自由層の下方である点を除いて、図６Ｂのメモリセル６２０と類似している。メモリセル６３０は、切換可能な垂直磁化方向を有する自由層６３２を有するとともに、自由層６３２とセル６３０が形成される基板との間に、固定された垂直磁化方向を有する単層の固定基準層６３４を有する。基準層６３４に隣接してＡＦＭ層６３６がある。バリヤ層６３３は、基準層６３４と自由層６３２との間にある。自由層６３２の他方側には、固定された垂直磁化を有するＳＡＦ層６３５がある。ＳＡＦ層６３５は、一方向に固定された垂直磁化方向を有する基準層６３４’と、基準層６３４’の方向と反対方向に固定された垂直磁化方向を有するピニング層６３８と、それらの間の金属スペーサ層６３７とを有する。ＳＡＦ層６３５、特に固定層６３８に隣接して、第２のＡＦＭ層６３６’がある。非金属層６３９は、自由層６３２とＳＡＦ層６３５との間にある。メモリセル６３０のこの構成においては、バリヤ層６２３、基準層６３４、およびＡＦＭ層６３６は、自由層６３２とメモリセル６３０を形成する基板との間にあり、非金属層６３９、ＳＡＦ層６３５、および第２のＡＦＭ層６３６’は自由層６３２の上方にある。
図６Ｄのメモリセル６４０は、単層の固定基準層が図６Ｄのメモリセル６４０における自由層の上方および下方の双方にある点を除いて、図６Ａのメモリセル６１０、図６Ｂのメモリセル６２０、および図６Ｃのメモリセル６３０の各々と類似している。メモリセル６４０は、切換可能な垂直磁化方向を有する自由層６４２を有するとともに、自由層６４２の第１の側に固定された垂直磁化を有する単層の固定基準層６４４と、自由層６４２の反対側に第２の単層の固定基準層６４４’とを有する。各基準層６４４，６４４’に隣接して、それぞれＡＦＭ層６４６，６４６’がある。バリヤ層６４３が基準層６４４と自由層６４２との間にあり、非金属層６４９が自由層６４２と第２の基準層６４４’との間にある。メモリセル６４０のこの構成においては、バリヤ層６４３は、自由層６４２とメモリセル６４０が形成される基板との間に配置され、非金属層６４９は自由層６４２の上方にある。
図７Ａ〜図７Ｄは、反強磁性材料層で固定された上部部分のみを伴うデュアルセル構造を有するメモリセルの実施形態を示す。実施形態の各々は自由層を有し、自由層は、自由層の各側に（単層の基準層またはＳＡＦ層のいずれかの）固定された基準層を有するが、自由層の上方にのみＡＦＭ層を有する。ＡＦＭ層がＳＡＦ層に隣接する場合は、ＡＦＭ層は、メタルスペーサ層を介して固定基準層を安定化するピニング層の磁化方向を直接安定化する。ＡＦＭ層が単層の基準層に隣接する場合は、ＡＦＭ層は、基準層の磁化方向を直接安定化する。
図７Ａにおいては、メモリセル７１０は、各々が固定された垂直磁化方向を有する第１の側の不平衡合成反強磁性（ＳＡＦ）層７１５および第２の側の第２の不平衡合成反強磁性（ＳＡＦ）層７１５’を伴う、切換可能な垂直磁化方向を有する自由層７１２を有する。第１のＳＡＦ層７１５は、一方向に固定された垂直磁化方向を有する基準層７１４と、基準層７１４の方向とは反対方向に固定された垂直磁化方向を有するピニング層７１８と、それらの間の金属スペーサ層７１７とで構成される。第２のＳＡＦ層７１５’は、一方向に固定された垂直磁化方向を有する基準層７１４’と、基準層７１４’の方向とは反対方向に固定された垂直磁化方向を有するピニング層７１８’と、それらの間の金属スペーサ層７１７’とで構成される。いくつかの実施形態においては、第２のＳＡＦ層７１５’は第１のＳＡＦ層７１５と同一である。自由層７１２と第１のＳＡＦ層７１５との間にはバリヤ層７１３があり、一方、自由層７１２と第２のＳＡＦ層７１５’との間には非金属層７１９がある。第２のＳＡＦ層７１５’、特に固定層７１８’に隣接してＡＦＭ層７１６’がある。メモリセル７１０のこの構成において、バリヤ層７１３およびＳＡＦ層７１５は、自由層７１２とメモリセル７１０が形成される基板との間にあり、非金属層７１９、ＳＡＦ層７１５’、およびＡＦＭ層７１６は、自由層７１２の上方にある。
図７Ｂのメモリセル７２０は、自由層７１２の上方の第２のＳＡＦ層７１５’が単層の固定基準層に置き換えられている点を除いて、図７Ａのメモリセル７１０と類似している。メモリセル７２０は、切換可能な垂直磁化方向を有する自由層７２２を有するとともに、自由層７２２およびメモリセル７２０が形成される基板との間において固定された垂直磁化を伴うＳＡＦ層７２５を有する。ＳＡＦ層７２５は、一方向に固定された垂直磁化方向を有する基準層７２４と、基準層７２４の方向と反対方向に固定された垂直磁化方向を有するピニング層７２８と、それらの間の金属スペーサ層７２７とで構成される。バリヤ層７２３は、ＳＡＦ層７２５と自由層７２２との間にある。自由層７２２の他方側は、ＡＦＭ層７２６を有する単層の固定基準７２４’である。非金属層７２９は、自由層７２２と基準層７２４’との間にある。メモリセル７２０のこの構成においては、バリヤ層７２３およびＳＡＦ層７２５は、自由層７２２とメモリセル７２０が形成される基板との間にあり、非金属層７２９、基準層７２４’、およびＡＦＭ層７２６は、自由層７２２の上方にある。
図７Ｃのメモリセル７３０は、ＳＡＦ層が自由層の上方にあり、単層の固定基準層が自由層の下方にある点を除いて、図７Ｂのメモリセル７２０と類似している。メモリセル７３０は、切換可能な垂直磁化方向を有する自由層７３２を有するとともに、自由層７３２とメモリセル７３０が形成される基板との間に、固定された磁化方向を有する単層の固定基準層７３４を有する。バリヤ層７３３は、基準層７３４と自由層７３２との間にある。自由層７３２の他方側には、固定された垂直磁化を有するＳＡＦ層７３５がある。ＳＡＦ層７３５は、一方向に固定された垂直磁化方向を有する基準層７３４’と、基準層７３４’の方向と反対方向に固定された垂直磁化方向を有するピニング層７３８と、それらの間の金属スペーサ層７３７とで構成される。ＳＡＦ層７３５、特に固定層７３８に隣接して、ＡＦＭ層７３６がある。非金属層７３９は、自由層７３２とＳＡＦ層７３５との間にある。メモリセル７３０のこの構成においては、バリヤ層７２３および基準層７３４は自由層７３２とメモリセル７３０が形成される基板との間にあり、非金属層７３９、ＳＡＦ層７３５およびＡＦＭ層７３６は、自由層７３２の上方にある。
図７Ｄのメモリセル７４０は、単層の固定基準層が図７Ｄのメモリセル７４０における自由層の上方および下方の双方にある点を除いて、図７Ａのメモリセル７１０、図７Ｂのメモリセル７２０、および図７Ｃのメモリセル７３０の各々と類似している。メモリセル７４０は、切換可能な垂直磁化方向を有する自由層７４２を有するとともに、自由層７４２の第１の側に固定された垂直磁化を有する単層の固定基準層７４４と、自由層７４２の反対側に第２の単層の固定基準層７４４’とを有する。基準層７４４’に隣接して、ＡＦＭ層７４６がある。バリヤ層７４３が基準層７４４と自由層７４２との間にあり、非金属層７４９が自由層７４２と第２の基準層７４４’との間にある。メモリセル７４０のこの構成においては、バリヤ層７４３は、自由層７４２とメモリセル７４０が形成される基板との間に配置され、非金属層７４９は自由層７４２の上方にある。
図８Ａ〜図８Ｄは、反強磁性材料層で固定された下部部分のみを伴うデュアルセル構造を有するメモリセルの実施形態を示す。実施形態の各々は自由層を有し、自由層は、自由層の各側に（単層の基準層またはＳＡＦ層のいずれかの）固定された基準層を有するが、自由層とメモリセルが存在する基板との間にのみＡＦＭ層を有する。ＡＦＭ層がＳＡＦ層に隣接する場合は、ＡＦＭ層は、メタルスペーサ層を介して固定基準層を安定化するピニング層の磁化方向を直接安定化する。ＡＦＭ層が単層の基準層に隣接する場合は、ＡＦＭ層は、基準層の磁化方向を直接安定化する。
図８Ａにおいては、メモリセル８１０は、切換可能な垂直磁化方向を有する自由層８１２を有するとともに、各々が固定された垂直磁化方向を有する、第１の側の不平衡合成反強磁性（ＳＡＦ）層８１５と、自由層８１２の第２の側の第２の不平衡合成反強磁性（ＳＡＦ）層８１５’とを有する。第１のＳＡＦ層８１５は、一方向に固定された垂直磁化方向を有する基準層８１４と、基準層８１４の方向とは反対方向に固定された垂直磁化方向を有するピニング層８１８と、それらの間の金属スペーサ層８１７とで構成される。ＳＡＦ層８１５、特に固定層８１８に隣接してＡＦＭ層８１６がある。第２のＳＡＦ層８１５’は、一方向に固定された垂直磁化方向を有する基準層８１４’と、基準層８１４’の方向とは反対方向に固定された垂直磁化方向を有するピニング層８１８’と、それらの間の金属スペーサ層８１７’とで構成される。いくつかの実施形態においては、第２のＳＡＦ層８１５’は第１のＳＡＦ層８１５と同一である。自由層８１２と第１のＳＡＦ層８１５との間にはバリヤ層８１３があり、一方、自由層８１２と第２のＳＡＦ層８１５’との間には非金属層８１９がある。メモリセル８１０のこの構成において、バリヤ層８１３、ＳＡＦ層８１５およびＡＦＭ層８１６は、自由層８１２とメモリセル８１０が形成される基板との間にあり、非金属層８１９およびＳＡＦ層８１５’は、自由層８１２の上方にある。
図８Ｂのメモリセル８２０は、自由層８１２の上方の第２のＳＡＦ層８１５’が単層の固定基準層に置き換えられている点を除いて、図８Ａのメモリセル８１０と類似している。メモリセル８２０は、切換可能な垂直磁化方向を有する自由層８２２を有するとともに、自由層８２２およびメモリセル８２０が形成される基板との間において固定された垂直磁化を伴うＳＡＦ層８２５を有する。ＳＡＦ層８２５は、一方向に固定された垂直磁化方向を有する基準層８２４と、基準層８２４の方向と反対方向に固定された垂直磁化方向を有するピニング層８２８と、それらの間の金属スペーサ層８２７とで構成される。バリヤ層８２３は、ＳＡＦ層８２５と自由層８２２との間にある。ＳＡＦ層８２５、特に固定層８２８に隣接してＡＦＭ層８２６がある。自由層８２２の他方側は、単層の固定基準８２４’である。非金属層８２９は、自由層８２２と基準層８２４’との間にある。メモリセル８２０のこの構成においては、バリヤ層８２３、ＳＡＦ層８２５およびＡＦＭ層８２６は、自由層８２２とメモリセル８２０が形成される基板との間にあり、非金属層８２９および基準層８２４’は、自由層８２２の上方にある。
図８Ｃのメモリセル８３０は、ＳＡＦ層が自由層の上方にあり、単層の固定基準層が自由層の下方にある点を除いて、図８Ｂのメモリセル８２０と類似している。メモリセル８３０は、切換可能な垂直磁化方向を有する自由層８３２を有するとともに、自由層８３２とメモリセル８３０が形成される基板との間に、固定された磁化方向を有する単層の固定基準層８３４を有する。基準層８３４に隣接してＡＦＭ層８３６がある。バリヤ層８３３は、基準層８３４と自由層８３２との間にある。自由層８３２の他方側には、固定された垂直磁化を有するＳＡＦ層８３５がある。ＳＡＦ層８３５は、一方向に固定された垂直磁化方向を有する基準層８３４’と、基準層８３４’の方向と反対方向に固定された垂直磁化方向を有するピニング層８３８と、それらの間の金属スペーサ層８３７とで構成される。非金属層８３９は、自由層８３２とＳＡＦ層８３５との間にある。メモリセル８３０のこの構成においては、バリヤ層８３３、基準層８３４およびＡＦＭ層８３６は自由層８３２とメモリセル８３０が形成される基板との間にあり、非金属層８３９およびＳＡＦ層８３５は、自由層８３２の上方にある。
図８Ｄのメモリセル８４０は、単層の固定基準層が図８Ｄのメモリセル８４０における自由層の上方および下方の双方にある点を除いて、図８Ａのメモリセル８１０、図８Ｂのメモリセル８２０、および図８Ｃのメモリセル８３０の各々と類似している。メモリセル８４０は、切換可能な垂直磁化方向を有する自由層８４２を有するとともに、自由層８４２の第１の側に固定された垂直磁化を有する単層の固定基準層８４４と、自由層８４２の反対側に第２の単層の固定基準層８４４’とを有する。基準層８４４に隣接して、ＡＦＭ層８４６がある。バリヤ層８４３が基準層８４４と自由層８４２との間にあり、非金属層８４９が自由層８４２と第２の基準層８４４’との間にある。メモリセル８４０のこの構成においては、バリヤ層８４３は、自由層８４２とメモリセル８４０が形成される基板との間に配置され、非金属層８４９は自由層８４２の上方にある。
図９Ａ〜図９Ｄは、反強磁性材料層によって固定された部分を有しないデュアルセル構造を有するメモリセルの実施形態を示す。実施形態に各々は、自由層の各側に（単層の基準層またはＳＡＦ層のいずれかの）固定された基準層を伴う自由層を有する。
図９Ａにおいては、メモリセル９１０は切換可能な垂直磁化方向を有する自由層９１２を有するとともに、各々が固定された垂直磁化を有する自由層９１２の第１の側に第１の不平衡合成反強磁性（ＳＡＦ）層９１５と、自由層９１２の第２の側に第２の不平衡合成反強磁性（ＳＡＦ）層９１５’とを有する。第１のＳＡＦ層９１５は、一方向に固定された垂直磁化方向を有する基準層９１４と、基準層９１４の方向と反対方向に固定された垂直磁化方向を有するピニング層９１８と、それらの間の金属スペーサ層９１７とで構成される。第２のＳＡＦ層９１５’は、一方向に固定された垂直磁化方向を有する基準層９１４’と、基準層９１４’の方向と反対方向に固定された垂直磁化方向を有するピニング層９１８’と、それらの間の金属スペーサ層９１７’とで構成される。いくつかの実施形態においては、第２のＳＡＦ層９１５’は、第１のＳＡＦ層９１５と同一である。自由層９１２と第１のＳＡＦ層９１５との間にはバリヤ層９１３があり、一方、自由層９１２と第２のＳＡＦ層９１５’との間には非金属層９１９がある。メモリセル９１０のこの構成においては、バリヤ層９１３およびＳＡＦ層９１５は、自由層９１２とメモリセル９１０が形成される基板との間にあり、非金属層９１９および第２のＳＡＦ層９１５’は自由層９１２の上方にある。
図９Ｂのメモリセル９２０は、自由層９１２の上方のＳＡＦ層９１５’が、単層の固定基準層に置き換えられている点を除いて図９Ａのメモリセル９１０と類似している。メモリセル９２０は、切換可能な垂直磁化方向を有する自由層９２２を有するとともに、自由層９２２とメモリセル９２０が形成される基板との間に、固定された垂直磁化を有するＳＡＦ層９２５を有する。ＳＡＦ層９２５は、一方向に固定された垂直磁化方向を有する基準層９２４と、基準層９２４の方向と反対方向に固定された垂直磁化方向を有するピニング層９２８と、それらの間の金属スペーサ層９２７とで構成される。バリヤ層９２３は、ＳＡＦ層９２５と自由層９２２との間にある。自由層９２２の他方側には、単層の固定基準層９２４’がある。非金属層９２９は、自由層９２２と基準層９２４’との間にある。メモリセル９２０のこの実施形態においては、バリヤ層９２３およびＳＡＦ層９２５は、自由層９２２とメモリセル９２０が形成される基板との間にあり、非金属層９２９および基準層９２４’は自由層９２２の上方にある。
図９Ｃのメモリセル９３０は、ＳＡＦ層が、自由層の上方にあり、単層の固定基準層が自由層の下方にある点を除いて図９Ｂのメモリセル９２０と類似している。メモリセル９３０は、切換可能な垂直磁化方向を有する自由層９３２を有するとともに、自由層９３２とメモリセル９２０が形成される基板との間に、固定された垂直磁化を有する単層の固定基準層９３４を有する。バリヤ層９３３は、基準層９３４と自由層９３２との間にある。自由層９３２の他方側には、固定された垂直磁化を有するＳＡＦ層９３５がある。ＳＡＦ層９３５は、一方向に固定された垂直磁化方向を有する基準層９３４’と、基準層９３４’の方向と反対方向に固定された垂直磁化方向を有するピニング層９３８と、それらの間の金属スペーサ層９３７とで構成される。非金属層９３９は、自由層９３２とＳＡＦ層９３５との間にある。メモリセル９３０のこの実施形態においては、バリヤ層９３３および基準層９３４は、自由層９３２とメモリセル９３０が形成される基板との間にあり、非金属層９３９およびＳＡＦ層９３５は自由層９２２の上方にある。
図９Ｄのメモリセル９４０は、単層の固定基準層が図９Ｄのメモリセル９４０における自由層の上方および下方の双方にある点を除いて、図９Ａのメモリセル９１０、図９Ｂのメモリセル９２０、および図９Ｃのメモリセル９３０と類似している。メモリセル９４０は、切換可能な垂直磁化方向を有する自由層９４２を有するとともに、自由層９４２の第１の側に固定された垂直磁化を有する単層の固定基準層９４４と、自由層９４２の反対の側に第２の単層の固定基準層９４４’とを有する。バリヤ層９４３は、基準層９４４と自由層９４２との間にあり、非金属層９４９は、自由層９４２と第２の固定基準層９４４’との間にある。メモリセル９４０のこの実施形態においては、バリヤ層９４３は、自由層９４２とメモリセル９４０が形成される基板との間に配置され、非金属層９４９は自由層９４２の上方にある。
図１０Ａ〜図１０Ｄの以下のメモリセルは、少なくとも１つの層について、低減された領域を有するデュアルセルメモリセルの実施形態である。いくつかの実施形態においては、第２の固定基準層は、自由層の領域よりも少ない領域を有する。他の実施形態においては、第２の固定基準層および自由層の双方は、第１の固定層の領域よりも少ない領域を有する。層のうちの少なくとも１つについて低減された領域を有するメモリセルの実施形態について、メモリセルを流れる電流は、より小さい領域のために、１つの層から他の層へ通過するように集中され、したがって、電流密度を増加するとともに、さらに必要とされるスイッチング電流（Ｉｃ）を低減する。
図１０Ａにおいては、メモリセル１０１０は、切換可能な垂直磁化方向を有する自由層１０１２を有するとともに、各々が固定された垂直磁化を有する、第１の側に第１の固定基準層１０１４と、自由層１０１２の第２の側に第２の固定基準層１０１４’とを有する。固定基準層１０１４，１０１４’のいずれかまたは双方は、固定された単層の基準層、または不平衡合成反強磁性（ＳＡＦ）層であり得る。固定基準層１０１４，１０１４’のいずれかに隣接して、反強磁性（ＡＦＭ）層があり得る。自由層１０１２と第１の基準層１０１４との間には、バリヤ層１０１３があり、一方、自由層１０１２と第２の基準層１０１４’との間には、非金属層１０１９がある。この実施形態においては、第２の固定基準層１０１４’は、自由層１０１２および第１の固定基準層１０１４のものよりも少ない表面領域を有する。第２の基準層１０１４’は、自由層１０１２からすべての方向において奥まっており、本実施形態においては、第２の基準層１０１４’も非金属層１０１９からすべての方向において奥まっている。
図１０Ｂのメモリセル１０２０は、メモリセル１０２０の非金属層も自由層よりも少ない表面領域を有している点を除いて、図１０Ａのメモリセル１０１０と類似している。メモリセル１０２０は、切換可能な垂直磁化方向を有する自由層１０２２を有するとともに、各々が固定された垂直磁化を有する、第１の側に第１の固定基準層１０２４と、自由層１０２２の第２の側に第２の固定基準層１０２４’とを有する。固定基準層１０２４，１０２４’のいずれかまたは双方は、固定された単層の基準層または不平衡合成反強磁性（ＳＡＦ）層であり得る。固定基準層１０２４，１０２４’のいずれかまたは双方に隣接して、反強磁性（ＡＦＭ）層があり得る。自由層１０２２と第１の基準層１０２４との間にバリヤ層１０２３があり、自由層１０２２と第２の基準層１０２４’との間に非金属層１０２９がある。本実施形態においては、第２の固定基準層１０２４’および非金属層１０２９の双方は、自由層１０２２および第１の固定基準層１０２４よりも少ない表面領域を有する。第２の基準層１０２４’および非金属層１０２９は、自由層１１０２２からすべての方向に奥まっている。
図１０Ｃのメモリセル１０３０は、自由層が第１の固定基準層よりも少ない表面領域を有している点を除いて、図１０Ａのメモリセル１０１０および図１０Ｂのメモリセル１０２０と類似している。メモリセル１０３０は、切換可能な垂直磁化方向を有する自由層１０３２を有するとともに、各々が固定された垂直磁化を有する、第１の側に第１の固定基準層１０３４と、自由層１０３２の第２の側に第２の固定基準層１０３４’とを有する。固定基準層１０３４，１０３４’のいずれかまたは双方は、固定された単層の基準層または不平衡合成反強磁性（ＳＡＦ）層であり得る。固定基準層１０３４，１０３４’のいずれかまたは双方に隣接して、反抗磁性（ＡＦＭ）層があり得る。自由層１０３２および第１の固定基準層１０３４との間にはバリヤ層１０３３があり、自由層１０３２と第２の固定基準層１０３４’との間には非金属層１０３９がある。本実施形態においては、第２の固定基準層１０３４’、非金属層１０３９、および自由層１０３２のすべては、第１の固定基準層よりも少ない表面領域を有する。第２の固定基準層１０３４’、非金属層１０３９、および自由層１０３２の各々は、第１の固定基準層１０３４からすべての方向に奥まっている。
同様に、図１０Ｄのメモリセル１０４０は、自由層に近接するバリヤ層も、第１の固定基準層よりも少ない表面領域を有する点を除いて、図１０Ａのメモリセル１０１０、図１０Ｂのメモリセル１０２０、および図１０Ｃのメモリセル１０３０と類似している。メモリセル１０４０は、切換可能な垂直磁化方向を有する自由層１０４２を有するとともに、各々が固定された垂直磁化を有する、第１の側に第１の固定基準層１０４４と、自由層１０４２の第２の側に第２の固定基準層１０４２’を有する。固定基準層１０４４，１０４４’のいずれかまたは双方は、固定された単層の基準層または不平衡合成反強磁性（ＳＡＦ）層であり得る。固定基準層１０４４，１０４４’のいずれかまたは双方に隣接して反強磁性（ＡＦＭ）層があり得る。自由層１０４２と第１の基準層１０４４との間にはバリヤ層１０４３があり、自由層１０４２と第２の基準層１０４４’との間には非金属層１０４９がある。本実施形態においては、第２の固定基準層１０４４’、非金属層１０４９、自由層１０４２およびバリヤ層１０４３のすべては、第１の固定基準層１０４４より少ない表面領域を有する。第２の固定基準層１０４４’、非金属層１０４９、自由層１０４２およびバリヤ層１０４３の各々は、第１の固定基準層１０４４からすべての方向に奥まっている。
上述の例示的なスピントルクメモリの各々は、セルが形成される平面（すなわち、ウェハ平面）に対して垂直に揃った、それらに関連した強磁性層の磁化異方性を有する。図は、基準層または固定層の磁化方向についての方向を示すが、その磁化方向は、それが垂直あるいは面外のままである限りは、反対方向であってもよいことが理解されるべきである。特定のメモリセル構造によって、十分な温度安定性を維持し、かつプロセス変動に対するより大きい許容範囲を有する高面密度を発生しながら、セルのスイッチング電流（すなわち、高データ状態から低データ状態へ、および低データ状態から高データ状態へ）が低減される。
メモリセルの各々は、垂直異方性を有する強磁性自由層と、さらに垂直異方性を有する少なくとも１つの強磁性基準層（単層の基準層または三層不平衡合成反強磁性（ＳＡＦ）結合構造のいずれか）とを含む。いくつかの実施形態（たとえば、図６Ａ〜図６Ｄ、図７Ａ〜図７Ｄ、図８Ａ〜図８Ｄおよび図９Ａ〜図９Ｄの実施形態）においては、メモリセルは、２つの強磁性層（単層の基準層または三層不平衡合成反強磁性（ＳＡＦ）結合構造のいずれか）を含む。図６Ａ〜図６Ｄ、図７Ａ〜図７Ｄ、図８Ａ〜図８Ｄおよび図９Ａ〜図９Ｄの例示された実施形態は、自由層とメモリセルが形成される基板との間にあるトンネリングバリヤ層、および自由層の上方にある非磁気層を示しかつ説明したが、それによって非磁気層が自由層と基板との間となり、バリヤ層が自由層の上方となるように、これらの層の相対位置は切換えられ得る。
自由層、固定基準層（および、必要に応じて、その多数の層）、ならびに（もし存在すれば）ＡＦＭピニング層の各々は、図１Ａおよび図１Ｂならびに以下に説明されるものを参照して記述されるように、垂直磁気異方性を有する多くの選択の任意のものとすることができる。
強磁性自由層について特に有用な材料の例は、Ｆｅ、Ｃｏ、またはＮｉ、ならびにＮｉＦｅおよびＣｏＦｅなどのそれらの合金のような強磁性（ＦＭ）材料を含む。ＣｏＦｅＢのような三元合金は、より低いモーメントおよび高い偏極率のために、特に有用であり得る。コバルト（Ｃｏ）は、垂直磁気異方性を有する自由層について特に適している。単層の固定基準層（たとえば、図６Ｂの基準層６２４’）およびＳＡＦ層の基準層（たとえば、図６ＢにおけるＳＡＦ層６２５の基準層６２４など）について特に有用な材料の例は、ＴｂＦｅＣｏ、ＣｏＦｅＢ−ＴｂＦｅＣｏおよびＣｏＦｅＢ−ＮｉＦｅのような、ＦｅＣｏ材料およびその混合物を含む強磁性材料を含む。ＳＡＦ層の固定層（たとえば、図６ＢにおけるＳＡＦ層６２５の固定層６２８など）について特に有用な材料の例は、ＴｂＦｅＣｏ、ＧｄＦｅＣｏおよびＣｏＦｅのような、ＦｅＣｏを含む強磁性材料を含む。ＲｕおよびＣｕは、ＳＡＦ層における金属スペーサ層（たとえば、ＳＡＦ層６２５のスペーサ層６２７）について適した金属材料である。自由層と下部固定基準層との間のバリヤ層（たとえば、図６Ｂのバリヤ層６２３）に適した材料の例は、たとえば、酸化物材料（たとえば、ＡＬ2Ｏ3，ＴｉＯx，またはＭｇＯx）のような電気的絶縁材料を含む。非磁気材料（たとえば、図６Ｂの層６２９）に適した材料の例は、Ｃｕ，または同じセル内のバリヤ層に用いられる材料と異なる特性を有するトンネルバリヤ材料（たとえば、酸化物）のような、非磁気金属材料を含む。
前の段落は、垂直磁気異方性を有し得るさまざまな材料の例を提供した。垂直磁気異方性を提供するこれらおよび他の材料の多くの構造があり、これらは、（１）単層の強磁性（ＦＭ）材料、（２）強磁性／非金属（ＦＭ／ＮＭ）マルチレイヤ、（３）ＦＭ／ＦＭマルチレイヤ、（４）特定の結晶位相および組織を有する強磁性合金、および（５）重希土類遷移金属合金を含む。ＦＭ／ＮＭマルチレイヤの１つの特定の例は、Ｃｏ／Ｐｔマルチレイヤである。ＦＭ／ＦＭマルチレイヤの一例は、Ｃｏ／Ｎｉマルチレイヤである。垂直結晶位相および組織を有する強磁性合金の一例は、ｈｃｐ結晶構造および膜平面に垂直なＣ軸（容易軸）を有するＣｏＰｔｘ合金である。他の例は、Ｌ１０構造および膜平面に垂直なＣ軸を有するＦｅＰｔである。同じＬ１０ ＦｅＰｔは、Ｃｒ／Ｐｔ／ＦｅＰｔのような、ＦｅＰｔマルチレイヤの態様でも作ることができる。重希土類遷移金属合金の例は、ＴｂＣｏＦｅおよびＧｄＣｏＦｅを含む。
これらの層（すなわち、自由層、固定基準層（および、必要に応じてその多数の層）、ならびに（もし存在すれば）ＡＦＭピニング層）のすべてまたはいずれかは、トンネリングバリヤ層の隣に、（高スピン偏極を有する）ダスティング層（dusting layer）および必要な垂直異方性を与える他のサブレイヤを有する、複合二重層またはマルチレイヤであり得る。ダスティング層およびサブレイヤは、交換カップリングを通して、互いに固く結合される。
本開示（たとえば、メモリセル、メモリアレイなど）のさまざまな構造は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、スパッタ堆積、および原子層堆積（ＡＬＤ）のような薄膜技術によって作ることができる。
このように、「垂直異方性を有するＳＴ−ＲＡＭセル」の実施形態が開示される。上述の実行例および他の実行例は、以下の特許請求の範囲の範囲内である。当業者は、本開示が、開示されたもの以外の実施形態によっても実行され得ることが理解するであろう。開示された実施形態は、限定ではなく例示の目的のために提示され、本発明は、後続の特許請求の範囲によってのみ限定される。
後続の特許請求の範囲における「第１の」、「第２の」などのような数値的識別子の使用は、識別の目的のためのものであり、先行詞を与える。内容が明らかに層でないと示していない場合は、数値的識別子が、機器、システムまたは装置において存在することが必要とされるそのような要素の数を称していることを暗に示しているとすべきではない。たとえば、機器が第１の層を含む場合、その機器内に第２の層が必要とされることが暗に示されているとすべきではない。

Claims (17)

  1. 基板上の磁気トンネル接合セルであって、
    前記磁気トンネル接合セルは、
    強磁性自由層と、
    第１の固定基準層と、
    第２の固定基準層とを備え、
    各々は、前記基板に垂直な磁気異方性を有し、
    前記自由層は、前記第１の固定基準層と前記第２の固定基準層との間にあり、かつ前記基板に垂直であるとともにスピントルクによって第１の方向から反対の第２の方向へ切換可能な磁化方向を有し、
    前記自由層の磁化は、前記第１の固定基準層および前記第２の固定基準層の各々に結合される、磁気トンネル接合セル。
  2. 前記自由層と前記第１の固定基準層との間に配置された第１の非磁気バリヤ層と、
    前記自由層と前記第２の固定基準層との間に配置された第２の非磁気バリヤ層とをさらに備える、請求項１に記載の磁気トンネル接合セル。
  3. 前記第１の固定基準層は、不平衡合成反強磁性（ＳＡＦ）結合構造である、請求項１または２に記載の磁気トンネル接合セル。
  4. 前記第２の固定基準層は、不平衡合成反強磁性（ＳＡＦ）結合構造である、請求項１〜３のいずれか１項に記載の磁気トンネル接合セル。
  5. 前記第１の固定基準層および前記第２の固定基準層の各々は、不平衡合成反強磁性（ＳＡＦ）結合構造である、請求項１〜４のいずれか１項に記載の磁気トンネル接合セル。
  6. 基板上の磁気メモリセルであって、
    前記メモリセルは、
    前記基板に垂直な磁気異方性および磁化を有する強磁性自由層を備え、前記磁化は、スピントルクによって切換可能であり、
    前記メモリセルは、
    前記基板に垂直に固定された磁気異方性および磁化を有する第１の固定基準層をさらに備え、前記第１の固定基準層は、前記基板と前記自由層との間に配置され、
    前記メモリセルは、
    前記自由層と前記第１の固定基準層との間に配置された第１の非磁気バリヤ層と、
    前記基板に垂直に固定された磁気異方性および磁化を有する第２の固定基準層とをさらに備え、前記自由層は、前記第１の固定基準層と前記第２の固定基準層との間に配置され、
    前記メモリセルは、
    前記自由層と前記第２の固定基準層との間に配置された第２の非磁気バリヤ層をさらに備える、メモリセル。
  7. 前記第１の固定基準層は、不平衡合成反強磁性（ＳＡＦ）結合構造である、請求項６に記載のメモリセル。
  8. 前記第２の固定基準層は、不平衡合成反強磁性（ＳＡＦ）結合構造である、請求項６または７に記載のメモリセル。
  9. 前記第１の固定基準層および前記第２の固定基準層の各々は、不平衡合成反強磁性（ＳＡＦ）結合構造である、請求項６〜８のいずれか１項に記載のメモリセル。
  10. 前記第１の固定基準層および前記第２の固定基準層は同じである、請求項９に記載のメモリセル。
  11. 前記第１の固定基準層と前記基板との間に配置された、第１の反強磁性材料（ＡＦＭ）層をさらに備える、請求項６〜１０のいずれか１項に記載のメモリセル。
  12. 第２の反強磁性材料（ＡＦＭ）層をさらに備え、前記第２の固定基準層は、前記第２のＡＦＭ層と前記第２のバリヤ層との間に配置される、請求項６〜１１のいずれか１項に記載のメモリセル。
  13. 前記第１の固定基準層と前記基板との間に配置された第１の反強磁性材料（ＡＦＭ）層と、
    第２の反強磁性材料（ＡＦＭ）層とをさらに備え、
    前記第２の固定基準層は、前記第２のＡＦＭ層と前記第２のバリヤ層との間に配置される、請求項６〜１２のいずれか１項に記載のメモリセル。
  14. 前記第１の固定基準層および前記第２の固定基準層の各々は、不平衡合成反強磁性（ＳＡＦ）結合構造であり、
    前記メモリセルは、
    前記第１の固定基準層と前記基板との間に配置された第１の反強磁性材料（ＡＦＭ）層と、
    第２の反強磁性材料（ＡＦＭ）層とをさらに備え、
    前記第２の固定基準層は、前記第２のＡＦＭ層と前記第２のバリヤ層との間に配置される、請求項６〜１３のいずれか１項に記載のメモリセル。
  15. 前記自由層、前記第１の固定基準層、および前記第２の固定基準層の各々は領域を有し、前記第２の固定基準層の領域は、前記自由層の領域よりも少ない、請求項６〜１４のいずれか１項に記載のメモリセル。
  16. 前記自由層の領域は、前記第１の固定基準層の領域よりも少ない、請求項１５に記載のメモリセル。
  17. メモリアレイであって、
    交点アレイを形成する複数のワードラインおよび複数のビットラインを備え、
    請求項６〜１０のいずれか１項に記載の前記メモリセルは、前記アレイの交点に配置される、メモリアレイ。
JP2011553108A 2009-03-05 2010-03-04 垂直異方性を有するｓｔ−ｒａｍセル Pending JP2012519963A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/398,214 US9165625B2 (en) 2008-10-30 2009-03-05 ST-RAM cells with perpendicular anisotropy
US12/398,214 2009-03-05
PCT/US2010/026210 WO2010102107A1 (en) 2009-03-05 2010-03-04 St-ram cells with perpendicular anisotropy

Publications (2)

Publication Number Publication Date
JP2012519963A true JP2012519963A (ja) 2012-08-30
JP2012519963A5 JP2012519963A5 (ja) 2013-05-02

Family

ID=42198916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011553108A Pending JP2012519963A (ja) 2009-03-05 2010-03-04 垂直異方性を有するｓｔ−ｒａｍセル

Country Status (6)

Country Link
US (1) US9165625B2 (ja)
EP (1) EP2404297A1 (ja)
JP (1) JP2012519963A (ja)
KR (1) KR20110139717A (ja)
CN (1) CN102396031A (ja)
WO (1) WO2010102107A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512702A (ja) * 2011-04-25 2014-05-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気ランダム・アクセス・メモリのための磁気トンネル接合およびその形成方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939188B2 (en) * 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
US8541247B2 (en) 2010-12-20 2013-09-24 Seagate Technology Llc Non-volatile memory cell with lateral pinning
US20120241878A1 (en) * 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
WO2012160937A1 (ja) * 2011-05-20 2012-11-29 日本電気株式会社 磁気メモリ素子および磁気メモリ
US8559215B2 (en) * 2011-07-20 2013-10-15 Avalanche Technology, Inc. Perpendicular magnetic random access memory (MRAM) device with a stable reference cell
US9142755B2 (en) * 2011-07-20 2015-09-22 Avalanche Technology, Inc. Perpendicular magnetic random access memory (MRAM) device with a stable reference cell
US8697484B2 (en) 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for setting a pinned layer in a magnetic tunneling junction
CN104011862B (zh) 2011-12-30 2017-07-18 英特尔公司 平衡垂直磁隧道结中的状态之间的能垒
US8971100B2 (en) * 2012-01-27 2015-03-03 Avalanche Technology, Inc. Initialization method of a perpendicular magnetic random access memory (MRAM) device
US9117532B2 (en) * 2012-01-27 2015-08-25 Avalanche Technology, Inc. Apparatus for initializing perpendicular MRAM device
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8852760B2 (en) 2012-04-17 2014-10-07 Headway Technologies, Inc. Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
KR102023625B1 (ko) * 2012-05-04 2019-09-20 삼성전자 주식회사 자기 메모리 소자 및 이에 대한 정보 쓰기 및 읽기 방법
KR101964261B1 (ko) * 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
KR101909201B1 (ko) * 2012-05-18 2018-10-17 삼성전자 주식회사 자기저항요소 및 이를 포함하는 메모리소자
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP5571142B2 (ja) * 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
US8796796B2 (en) * 2012-12-20 2014-08-05 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US8786040B2 (en) * 2012-12-21 2014-07-22 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9792971B2 (en) 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9236560B1 (en) * 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy
US9941469B2 (en) 2015-10-06 2018-04-10 International Business Machines Corporation Double spin filter tunnel junction
US10115892B2 (en) 2015-11-23 2018-10-30 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US9780299B2 (en) 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US9882119B2 (en) * 2016-03-14 2018-01-30 Toshiba Memory Corporation Magnetic memory device
WO2018125634A1 (en) * 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US10032978B1 (en) * 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10622047B2 (en) * 2018-03-23 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11415645B2 (en) * 2019-08-23 2022-08-16 Western Digital Technologies, Inc. Magnetic sensor array with one TMR stack having two free layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2008187048A (ja) * 2007-01-30 2008-08-14 Toshiba Corp 磁気抵抗効果素子
JP2008218829A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 磁気抵抗素子及びその製造方法

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462919B1 (en) 1999-04-28 2002-10-08 Seagate Technology Llc Spin valve sensor with exchange tabs
US6650513B2 (en) 2001-01-29 2003-11-18 International Business Machines Corporation Magnetic devices with a ferromagnetic layer having perpendicular magnetic anisotropy and an antiferromagnetic layer for perpendicularly exchange biasing the ferromagnetic layer
TWI222630B (en) * 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
JP2003030993A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体記憶装置
JP2003124541A (ja) 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
JP4576844B2 (ja) * 2004-01-30 2010-11-10 アイシン・エィ・ダブリュ株式会社 道路形状推測装置
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7201977B2 (en) 2004-03-23 2007-04-10 Seagate Technology Llc Anti-ferromagnetically coupled granular-continuous magnetic recording media
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7126202B2 (en) 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7313013B2 (en) 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
KR20060059092A (ko) * 2004-11-26 2006-06-01 삼성에스디아이 주식회사 액정 표시 장치
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7241631B2 (en) 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
FR2883066B1 (fr) 2005-03-08 2007-05-11 Valeo Vision Sa Projecteur lumineux a plusieurs fonctions pour vehicule automobile
US7241632B2 (en) 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US7518835B2 (en) 2005-07-01 2009-04-14 Grandis, Inc. Magnetic elements having a bias field and magnetic memory devices using the magnetic elements
US7230845B1 (en) 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7489541B2 (en) 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP2007088415A (ja) 2005-08-25 2007-04-05 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置、および磁気メモリ装置
US20070054450A1 (en) 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell
JP2007080952A (ja) 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7486545B2 (en) 2005-11-01 2009-02-03 Magic Technologies, Inc. Thermally assisted integrated MRAM design and process for its manufacture
US7880249B2 (en) 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
KR100706806B1 (ko) 2006-01-27 2007-04-12 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US7630177B2 (en) 2006-02-14 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with closed-edge laminated free layer
JP2007266498A (ja) 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US7633724B2 (en) * 2006-03-31 2009-12-15 Hitachi Global Storage Technologies Netherlands, B.V. Dual-type tunneling magnetoresistance (TMR) elements
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7738287B2 (en) 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
WO2008154519A1 (en) 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7742328B2 (en) 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US7394248B1 (en) 2007-08-02 2008-07-01 Magic Technologies, Inc. Method and structure to reset multi-element MTJ
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US7826258B2 (en) 2008-03-24 2010-11-02 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system
US20090302403A1 (en) 2008-06-05 2009-12-10 Nguyen Paul P Spin torque transfer magnetic memory cell
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7800938B2 (en) * 2008-08-07 2010-09-21 Seagate Technology, Llc Oscillating current assisted spin torque magnetic memory
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7876595B2 (en) * 2008-09-19 2011-01-25 Seagate Technology Llc Magnetic shift register as counter and data storage device
US20100091546A1 (en) * 2008-10-15 2010-04-15 Seagate Technology Llc High density reconfigurable spin torque non-volatile memory
US9972352B2 (en) * 2009-08-19 2018-05-15 Seagate Technology Llc Antiferromagnetic coupling layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2008187048A (ja) * 2007-01-30 2008-08-14 Toshiba Corp 磁気抵抗効果素子
JP2008218829A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 磁気抵抗素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512702A (ja) * 2011-04-25 2014-05-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気ランダム・アクセス・メモリのための磁気トンネル接合およびその形成方法

Also Published As

Publication number Publication date
WO2010102107A1 (en) 2010-09-10
KR20110139717A (ko) 2011-12-29
CN102396031A (zh) 2012-03-28
US9165625B2 (en) 2015-10-20
US20100109110A1 (en) 2010-05-06
EP2404297A1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
US9165625B2 (en) ST-RAM cells with perpendicular anisotropy
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
US9553258B2 (en) Magnetoresistive memory element and method of fabricating same
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US8679577B2 (en) Magnetic memory cell construction
US7280389B2 (en) Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US7939188B2 (en) Magnetic stack design
US20120104522A1 (en) Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
US20150311901A1 (en) A nonvolatile magnetic logic device
US20120155154A1 (en) Three-Dimensional Magnetic Random Access Memory With High Speed Writing
US8456903B2 (en) Magnetic memory with porous non-conductive current confinement layer
JP2012109554A (ja) 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
JP4766835B2 (ja) 静磁気結合を利用した磁性ランダムアクセスメモリセル
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805