WO2012160937A1

WO2012160937A1 - 磁気メモリ素子および磁気メモリ

Info

Publication number: WO2012160937A1
Application number: PCT/JP2012/061165
Authority: WO
Inventors: 俊輔深見; 石綿　延行; 杉林　直彦; 大野　英男; 正二池田; 路彦山ノ内
Original assignee: 日本電気株式会社; 国立大学法人東北大学
Priority date: 2011-05-20
Filing date: 2012-04-19
Publication date: 2012-11-29
Also published as: US9799822B2; JP2016197754A; JP6304697B2; US20140097509A1; JPWO2012160937A1; JP6029020B2

Abstract

　本発明の課題は、書き込み特性と読み出し特性の独立した設計が可能で、かつプロセス数の増大、プロセスマージンの低下、セル面積の増大が生じない磁気メモリ素子を提供することにある。本発明の磁気メモリ素子は、垂直磁気異方性を有する強磁性体から構成される磁化自由層１０と、磁化自由層１０と対向して設けられ、垂直磁気異方性を有する強磁性体から構成される応答層２０と、磁化自由層１０に対向して応答層２０とは反対側に設けられ、非磁性体から構成される非磁性層３０と、非磁性層３０に対向して応答層２０とは反対側に設けられ、垂直磁気異方性を有する強磁性体から構成されるリファレンス層４０とを具備し、磁化自由層１０は、磁化が互いに反平行に固定された第１磁化固定領域１１ａおよび第２磁化固定領域１１ｂと、磁化方向が可変な磁化自由領域１２を具備する。

Description

磁気メモリ素子および磁気メモリ

　本発明は、磁気メモリ素子および磁気メモリに関する。特に本発明は磁壁移動を利用し、垂直磁気異方性を有する材料により構成された磁気メモリ素子および当該磁気メモリ素子を用いた磁気メモリに関する。

　磁気メモリ、又は磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリであり、既に一部で実用化が始まり、またより汎用性を高めるための開発が行われている。ＭＲＡＭでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。ＭＲＡＭを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、非特許文献１によれば書き込み電流の０．５ｍＡ以下への低減、さらに好ましくは０．２ｍＡ以下への低減が求められている（非特許文献１）。これは書き込み電流が０．２ｍＡ程度まで低減されると、非特許文献１で提案されている２Ｔ−１ＭＴＪ（ｔｗｏ　ｔｒａｎｓｉｓｔｏｒｓ−ｏｎｅ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｎｅｌ　ｊｕｎｃｔｉｏｎ）回路構成において最小レイアウトが可能となり、ＤＲＡＭ、ＳＲＡＭなどの既存の揮発性メモリと同等以上のコストパフォーマンスを実現できるためである。
　ＭＲＡＭへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁場によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁場による磁化反転となるため、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭを実現する上では好適である。しかしながら熱安定性、外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は一般的には数１０Ｏｅ（エールステッド、１０Ｏｅ＝７９５．７７Ａ／ｍ）程度となり、このような磁場を発生させるためには数ｍＡ程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
　近年このような問題を解決する手段として、以下の２つの方法が提案されている。１つ目はスピン注入磁化反転である。これは反転可能な磁化を有する第１の磁性層（磁化自由層）と、それに電気的に接続され、磁化が固定された第２の磁性層（リファレンス層）から構成された積層膜において、第２の磁性層（リファレンス層）と第１の磁性層（磁化自由層）の間で電流を流したときのスピン偏極した伝導電子と第１の磁性層（磁化自由層）中の局在電子との間の相互作用を利用して第１の磁性層（磁化自由層）の磁化を反転する方法である。読み出しの際には第１の磁性層（磁化自由層）と第２の磁性層（リファレンス層）の間で発現される磁気抵抗効果を利用する。従ってスピン注入磁化反転方式を用いたＭＲＡＭは２端子の素子となる。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第１の磁性層（磁化自由層）と第２の磁性層（リファレンス層）の間には非磁性層が設けられ、書き込みの際には比較的大きな電流をこの非磁性層に流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
　一方で２つ目の方法である電流誘起磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流誘起磁壁移動現象を利用したＭＲＡＭは例えば特許文献１で開示されている（特許文献１）。電流誘起磁壁移動現象を利用したＭＲＡＭは、一般的には反転可能な磁化を有する第１の磁性層（磁化自由層）において、その両端部の磁化が互いに反平行となるように固定されている。このような磁化配置のとき、第１の磁性層内には磁壁が導入される。ここで、非特許文献２で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第１の磁性層（磁化自由層）内に電流を流すことにより書き込みが可能となる（非特許文献２）。情報を読み出す際には、磁壁が移動する領域に設けられる磁気トンネル接合（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ；ＭＴＪ）を用い、磁気抵抗効果により読み出しを行う。従って、電流誘起磁壁移動方式を利用したＭＲＡＭは３端子の素子となり、上述の非特許文献１で提案されている２Ｔ−１ＭＴＪ構成とも整合する。電流誘起磁壁移動も、ある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流誘起磁壁移動を利用したＭＲＡＭ素子では、書き込み電流が磁気トンネル接合中の非磁性層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
　また非特許文献２では電流誘起磁壁移動に必要な電流密度として１×１０^１８［Ａ／ｃｍ^２］程度を要している。この場合、例えば磁壁移動の起こる層（磁化自由層）の幅を１００ｎｍ、膜厚を１０ｎｍとした場合の書き込み電流は１ｍＡとなる。これは前述の書き込み電流に関する条件を満たすことができない。一方で、非特許文献３で述べられているように、電流誘起磁壁移動が起こる強磁性層（磁化自由層）として垂直磁気異方性を有する材料を用いることによって、書き込み電流を十分小さく低減できることが報告されている（非特許文献３）。このようなことから、電流誘起磁壁移動を利用してＭＲＡＭを製造する場合、磁壁移動が起こる層（磁化自由層）としては垂直磁気異方性を有する強磁性体を用いることが好ましいと言える。
　磁化自由層に垂直磁気異方性を有する強磁性体を用いたＭＲＡＭの構成は、特許文献２、特許文献３に開示されている（特許文献２、３）。

特開２００５−１９１０３２号公報国際公開第２００９／００１７０６号国際公開第２００９／０６０７４９号

Ｓａｋｉｍｕｒａ　ｅｔ　ａｌ．，"ＭＲＡＭ　Ｃｅｌｌ　Ｔｅｃｈｎｏｌｏｇｙ　ｆｏｒ　Ｏｖｅｒ　５００−ＭＨｚ　ＳｏＣ"，ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ−Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，２００７，ｖｏｌ．４２，ｐ．８３０．Ｙａｍａｇｕｃｈｉ　ｅｔ　ａｌ．，"Ｒｅａｌ−Ｓｐａｃｅ　Ｏｂｓｅｒｖａｔｉｏｎ　ｏｆ　Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ　Ｄｏｍｅｉｎ　Ｗａｌｌ　Ｍｏｔｉｏｎ　ｉｎ　Ｓｕｂｍｉｃｒｏｎ　Ｍａｇｎｅｔｉｃ　Ｗｉｒｅｓ"，Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｌｅｔｔｅｒｓ，２００４，ｖｏｌ．９２，ｐ０７７２０５．Ｆｕｋａｍｉ　ｅｔ　ａｌ．，"Ｍｉｃｒｏｍａｇｎｅｔｉｃ　ａｎａｌｙｓｉｓ　ｏｆ　ｃｕｒｒｅｎｔ　ｄｒｉｖｅｎ　ｄｏｍａｉｎ　ｗａｌｌ　ｍｏｔｉｏｎ　ｉｎ　ｎａｎｏｓｔｒｉｐｓ　ｗｉｔｈ　ｐｅｒｐｅｎｄｉｃｕｌａｒ　ｍａｇｎｅｔｉｃ　ａｎｉｓｏｔｒｏｐｙ"，Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，２００８，ｖｏｌ．１０３，ｐ．０７Ｅ７１８．

　特許文献２に開示されているＭＲＡＭにおいては、電流誘起磁壁移動による書き込みを行う磁化自由層に対して、読み出しを行うための非磁性層、リファレンス層が隣接している。書き込み電流低減等の書き込み特性の向上のためには、磁化自由層の材料、構成を適切に設計する必要がある。一方、読み出し信号量増大等の読み出し特性の向上のためには、磁化自由層、非磁性層、リファレンス層の構造、構成を適切に設計する必要がある。すなわち、磁化自由層は書き込み特性、読み出し特性の両方の要請を満たすように設計する必要があるということが言える。これは書き込み特性、読み出し特性の片方の要請を満たすように設計する場合と比べて、設計の自由度が低くなり、特性の向上が困難となる。
　一方、特許文献３に開示されているＭＲＡＭにおいては、書き込みは磁化自由層内で行われ、磁化自由層の磁化方向をセンシングするための面内磁気異方性を有するソフトな応答層が設けられ、それに隣接して非磁性層、リファレンス層が設けられている。さらに、応答層は磁化自由層からの漏洩磁界をセンシングするために基板平行面内において磁化自由層からずれるようにして設けられている。特許文献３で開示されている構造では、書き込み特性は磁化自由層の設計により向上可能である。一方読み出し特性は応答層、非磁性層、リファレンス層からなるＭＴＪの設計により向上可能である。すなわち、書き込み特性と読み出し特性の独立な設計が可能である。その一方で、この構造を形成するために必要なプロセス数は特許文献２に開示されている構造を形成するために必要なプロセス数と比べて多くなる。また応答層の磁化自由層に対する基板平行面内でのズレ量も適切に調整する必要があり、これはプロセスマージンの低下、微細化の困難化を招く。さらにセル面積も増大し、コストの増大を招く。
　すなわち、特許文献２に開示されているＭＲＡＭ素子は良好な書き込み特性と読み出し特性の両立が難しく、一方特許文献３に開示されているＭＲＡＭ素子はプロセスマージン、低コスト化の点でデメリットがある。
　本発明の目的は、特許文献２に開示されたＭＲＡＭ素子の有する書き込み特性と読み出し特性の独立な設計が困難であるという問題点を解決し、また特許文献３に開示されたＭＲＡＭ素子が有するプロセス数の増大、プロセスマージンの低下、セル面積の増大などの問題も解決することのできる磁気メモリ素子を提供することにある。
　より端的に言えば、本発明の目的は、書き込み特性と読み出し特性の独立した設計が可能で、かつプロセス数の増大、プロセスマージンの低下、セル面積の増大が生じない磁気メモリ素子を提供することにある。

　前述した目的を達成するために、本発明の第１の態様は、垂直磁気異方性を有する強磁性体から構成される磁化自由層と、前記磁化自由層と対向して設けられ、垂直磁気異方性を有する強磁性体から構成される応答層と、前記応答層に対向して前記磁化自由層とは反対側に設けられ、非磁性体から構成される非磁性層と、前記非磁性層に対向して前記応答層とは反対側に設けられ、垂直磁気異方性を有する強磁性体から構成されるリファレンス層とを具備し、前記磁化自由層は磁化が互いに反平行方向に固定された第１磁化固定領域と第２磁化固定領域と、磁化方向が可変な磁化自由領域を具備する磁気メモリ素子である。
　本発明の第２の態様は、第１の態様に記載の磁気メモリ素子を有することを特徴とする磁気メモリである。

　本発明によれば、書き込み特性と読み出し特性の独立した設計が可能で、かつプロセス数の増大、プロセスマージンの低下、セル面積の増大が生じない磁気メモリ素子を提供することができる。

　図１Ａは磁気メモリ素子７０の構造を示す斜視図である。
　図１Ｂは図１Ａのｘ−ｚ断面図であって、矢印は磁化の向きを示している。
　図１Ｃは図１Ａの磁化自由層１０のｘ−ｙ平面図である。
　図２Ａは磁気メモリ素子７０が“０”状態における磁化の状態を示す図である。
　図２Ｂは磁気メモリ素子７０が“１”状態における磁化の状態を示す図である。
　図３Ａは磁気メモリ素子７０のメモリ状態の初期化方法の一例を模式的に示す図である。
　図３Ｂは磁気メモリ素子７０のメモリ状態の初期化方法の一例を模式的に示す図である。
　図３Ｃは磁気メモリ素子７０のメモリ状態の初期化方法の一例を模式的に示す図である。
　図４Ａは磁気メモリ素子７０への情報の書き込み方法を示す図である。
　図４Ｂは磁気メモリ素子７０への情報の書き込み方法を示す図である。
　図５Ａは磁気メモリ素子７０からの情報の読み出し方法を模式的に示す図である。
　図５Ｂは磁気メモリ素子７０からの情報の読み出し方法を模式的に示す図である。
　図６は磁気メモリ素子７０からの情報の読み出し方法を模式的に示す図である。
　図７は磁気メモリ９０の構成の一例を示すブロック図である。
　図８Ａは磁化自由領域１２からの漏洩磁界の計算結果を示す図である。
　図８Ｂは磁化自由領域１２からの漏洩磁界の計算結果を示す図である。
　図９Ａは基板／Ｔａ／ＣｏＦｅＢ／ＭｇＯ／Ｔａ積層膜をドット状に加工したサンプルの磁化曲線を示す図であって、図中の数字０．８~１．４はＣｏＦｅＢの膜厚（ｎｍ）を意味している。
　図９Ｂは基板／Ｔａ／ＣｏＦｅＢ／ＭｇＯ／Ｔａ積層膜保磁力のＣｏＦｅＢ膜厚依存性の測定結果を示す図であって、ＣｏＦｅＢの代わりにＣｏＦｅＢとＦｅの積層膜を用いたものの測定点もプロットされている。
　図１０Ａは特許文献２に公開されている磁気メモリ素子の構造を模式的に示す斜視図であって、図中の符号は本発明に対応させてある。
　図１０Ｂは特許文献２に公開されている磁気メモリ素子の構造を模式的に示す断面図であって、図中の符号は本発明に対応させてある。
　図１１Ａは特許文献３に公開されている磁気メモリ素子の構造を模式的に示す斜視図であって、図中の符号は本発明に対応させてある。
　図１１Ｂは特許文献３に公開されている磁気メモリ素子の構造を模式的に示す断面図であって、図中の符号は本発明に対応させてある。
　図１１Ｃは特許文献３に公開されている磁気メモリ素子の構造を模式的に示す断面図であって、図中の符号は本発明に対応させてある。
　図１２Ａは磁気メモリ素子７０の第１の変形例の構造を模式的に示す斜視図である。
　図１２Ｂは磁気メモリ素子７０の第１の変形例の構造を模式的に示す断面図である。
　図１３Ａは磁気メモリ素子７０の第２の変形例の構造を模式的に示す斜視図である。
　図１３Ｂは磁気メモリ素子７０の第２の変形例の構造を模式的に示す断面図である。
　図１４Ａは磁気メモリ素子７０の第２の変形例の構造を模式的に示す斜視図である。
　図１４Ｂは磁気メモリ素子７０の第２の変形例の構造を模式的に示す平面図である。
　図１５Ａは磁気メモリ素子７０の第３の変形例の構造を模式的に示す斜視図である。
　図１５Ｂは磁気メモリ素子７０の第３の変形例の構造を模式的に示す断面図である。
　図１６Ａは図１５Ａおよび図１５Ｂに示された構造を有する磁気メモリ素子７０における、書き込み電流の経路を示す図である。
　図１６Ｂは図１５Ａおよび図１５Ｂに示された構造を有する磁気メモリ素子７０における、読み出し電流の経路を示す図である。

　以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
（構造）
　図１Ａ~Ｃは本発明に係る磁気メモリ素子７０の主要な部分の代表的な構造を模式的に示している。図１Ａはその斜視図を、図１Ｂはｘ−ｚ断面図を、図１Ｃは磁化自由層１０のｘ−ｙ平面図を示している。なお、図に示されているｘ−ｙ−ｚ座標系において、ｚ軸は基板垂直方向を示し、ｘ−ｙ軸は基板平面に平行であるものとする。
　本発明に係る磁気メモリ素子７０は少なくとも磁化自由層１０、磁化自由層１０と隣接して（対向して）設けられる応答層２０、応答層２０に隣接して（対向して）磁化自由層１０とは反対側に設けられる非磁性層３０、非磁性層３０に隣接して（対向して）応答層２０とは反対側に設けられるリファレンス層４０を具備する。また必須ではないが、応答層２０と磁化自由層１０の間に、応答層１０に隣接して（対向して）設けられる導電層５０、磁化自由層１０に隣接して（対向して）設けられる磁化固定層６０を具備することが好ましい。磁化自由層１０、応答層２０、リファレンス層４０、磁化固定層６０は強磁性体から構成される。図１Ｂ、図１Ｃにおいては、磁化の向きの例が矢印で示されている。
　図１Ｃは磁化自由層１０の構造を模式的に示した平面図である。磁化自由層１０は垂直磁気異方性を有する強磁性体から構成される。また、磁化自由層１０は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２の３つの領域から構成される。
　第１磁化固定領域１１ａ、第２磁化固定領域１１ｂは実質的に一方向に固定された磁化を有する。また第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は互いに反平行な向きに固定されている。図１Ｃでは第１磁化固定領域１１ａ、第２磁化固定領域１１ｂはそれぞれ＋ｚ方向、−ｚ方向に固定されているものとして描かれている。磁化自由領域１２の磁化は反転可能である。この場合＋ｚ、−ｚのいずれかの方向を向くことができる。
　磁化自由層１０内の３つの領域が上述のような磁化構造であるとき、磁化自由領域１２の磁化方向に応じて、第１磁化固定領域１１ａと磁化自由領域１２の境界、および第２磁化固定領域１１ｂと磁化自由領域１２の境界のいずれか一方に磁壁が形成される。図１Ｃの場合、磁化自由領域１２の磁化が＋ｚ方向のとき、第２磁化固定領域１１ｂと磁化自由領域１２の境界に磁壁が形成され、磁化自由領域１２の磁化が−ｚ方向のとき、第１磁化固定領域１１ａと磁化自由領域１２の境界に磁壁が形成される。
　また、図１Ａ~図１Ｃに示される実施の形態においては、第１磁化固定領域１１ａは磁化自由領域１２の一方の端部に隣接し、第２磁化固定領域１１ｂは磁化自由領域１２の別の端部に隣接する。具体的には、図１Ｃの例では、第１磁化固定領域１１ａは磁化自由領域１２の−ｘ方向側の端部に隣接し、第２磁化固定領域１１ｂは磁化自由領域１２の＋ｘ方向側の端部に隣接している。しかし一般的には、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂは磁化自由領域１２に接続されればよく、それらの間での位置関係には任意性がある。例えば、第１磁化固定領域１１ａが磁化自由領域１２の一方の端部に接続され、また第２磁化固定領域１１ｂも磁化自由領域１２の前記一方の端部に接続されてもよい。この場合には磁化自由層１０は三叉路を有する構造となる。
　また図１Ａ~図１Ｃに示される実施の形態においては、応答層２０、非磁性層３０、リファレンス層４０はこの順に積層して設けられる。応答層２０、リファレンス層４０は強磁性体から構成される。また非磁性層３０は非磁性体から構成され、好適には絶縁体から構成される。このとき、応答層２０、非磁性層３０、リファレンス層４０の３つの層の積層体によって磁気トンネル接合（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ；ＭＴＪ）が構成される。
　応答層２０は垂直磁気異方性を有する強磁性体から構成される。またその磁化は反転可能であり、＋ｚ方向、または−ｚ方向のいずれかの方向を向く。また応答層２０は前記磁化自由領域１２と強磁性的に結合しており、磁化自由領域１２の磁化方向に応じて、応答層２０の磁化方向が決定される。応答層２０は磁化自由領域１２の上部または下部に設けられ、ｘ−ｙ面内において、オーバーラップするように形成される。
　リファレンス層４０は垂直磁気異方性を有する強磁性体から構成され、かつ実質的に一方向に固定された磁化を有する。図１Ｂの例ではリファレンス層４０の磁化は＋ｚ方向に固定されている。また図示されていないが、リファレンス層４０は以下のような積層構造を有していてもよい。例えばリファレンス層４０は強磁性体、非磁性体、強磁性体の３層がこの順に積層された構造を有していてもよい。ここで２つの強磁性体に挟まれた非磁性体は上下の強磁性体を反平行方向に磁気結合させる（積層フェリ結合させる）機能を有していることが好ましい。このような機能を有する非磁性体としてはＲｕが知られている。リファレンス層４０を積層フェリ結合を有する積層構造にすることによって、外部への漏洩磁界を低減し、磁化自由層１０などのその他の層への磁気的な影響を低減することができる。これに加えて、リファレンス層には反強磁性体が隣接していてもよい。これは、反強磁性体を隣接させ、磁場中で熱処理を行うことによって界面の磁化方向を一方向に固定することができるためである。代表的な反強磁性体としてはＰｔ−Ｍｎ、Ｉｒ−Ｍｎなどが例示される。
　磁化固定層６０は少なくとも１つ設けられる。図１Ａ~図１Ｃに示される実施の形態においては、磁化固定層６０は２つ設けられており、それぞれ第１磁化固定領域１１ａ、第２磁化固定領域１１ｂに隣接して設けられている。磁化固定層６０は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化の方向を上述のように互いに反平行となる向きに向けた上でその向きに固定する役割を有する。その意味で、磁化固定層６０は磁化自由層１０と磁気的に結合していればよく、必ずしも隣接して設けられる必要はない。また磁化自由層１０の第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化が互いに反平行で固定されさえすれば、磁化固定層６０は必ずしも設けられる必要はない。
　導電層５０は磁化自由層１０と応答層２０の間に設けられている。導電層５０は導電性の材料から構成され、磁化自由層１０と応答層２０を電気的に接続する。
　また図１Ａ~図１Ｃには示されていないが、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂはそれぞれ異なる外部の配線に接続され、またリファレンス層４０は別の外部の配線へと接続される。すなわち、当該磁気メモリ素子７０は３端子の素子となる。なお、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂと外部の配線の経路、及びリファレンス層４０と外部の配線の経路には別の層が挿入されても構わない。例えば、これらの層と外部の配線との間に導電性のコンタクト層が設けられることが好ましい。また例えば第１磁化固定領域１１ａと第２磁化固定領域１１ｂは磁化固定層６０を介して外部の配線に接続されても構わない。
（メモリ状態）
　次に本発明に係る磁気メモリ素子７０のメモリ状態について説明する。
　図２Ａおよび図２Ｂはそれぞれ、本発明に係る磁気メモリ素子７０の“０”、“１”それぞれのメモリ状態における磁化の状態の例を模式的に示している。図２Ａは“０”状態における磁化の状態を、図２Ｂは“１”状態における磁化の状態を示している。なおここでは第１磁化固定領域１１ａの磁化は＋ｚ方向に固定され、第２磁化固定領域１１ｂの磁化は−ｚ方向に固定されているものとしている。
　いま、図２Ａに示されるような“０”状態においては、磁化自由領域１２、及び応答層２０の磁化は＋ｚ方向成分を有している。このとき第２磁化固定領域１１ｂとの境界に磁壁ＤＷが形成される。一方、図２Ｂに示されるような“１”状態においては、磁化自由領域１２、及び応答層２０の磁化は−ｚ方向成分を有している。このとき第１磁化固定領域１１ａとの境界に磁壁ＤＷが形成される。
　図２Ａおよび図２Ｂではリファレンス層４０の磁化は＋ｚ方向に固定されているものとして描かれている。このとき図２Ａに示される“０”状態、及び図２Ｂに示される“１”状態において、応答層２０、非磁性層３０、及びリファレンス層４０から形成されるＭＴＪの磁化配置は、それぞれ平行、反平行となる。従って、当該ＭＴＪに電流を通じたときにはそれぞれ相対的に低抵抗、高抵抗が実現される。
　なお、図２Ａ、図２Ｂで定義された磁化状態とメモリ状態（“０”、“１”）の間の対応には任意性があり、この限りではないことは明らかである。
（動作方法）
１．初期化方法
　次に本発明に係る磁気メモリ素子７０のメモリ状態の初期化方法について説明する。なお、ここで言う初期化とは、第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化を互いに反平行方向になるように向け、磁化自由層１０に単一の磁壁を導入するプロセスのことを意味する。
　図３Ａ~図３Ｃは本発明に係る磁気メモリ素子７０のメモリ状態の初期化方法の一例を模式的に示している。なお、図３Ａ~図３Ｃでは簡単のために磁化自由層１０と磁化固定層６０以外の層は省略されている。図３Ａ~図３Ｃにおいては、第１磁化固定領域１１ａ側は第２磁化固定領域１１ｂ側に比べてハードであるものとしている。
　図３Ａ~図３Ｃに示された初期化方法の例においては、以下の手順で外部磁界を印加することによりメモリ状態の初期化を行う。はじめに＋ｚ方向に十分大きな外部磁界を印加する。このとき、図３Ａに示されるように、全領域の磁化は＋ｚ方向を向く。次に比較的小さな外部磁界を−ｚ方向に印加する。このとき図３Ｂに示されるように磁化自由領域１２の磁化がはじめに反転し、−ｚ方向を向く。続いて−ｚ方向の外部磁界をやや強くする。このとき図３Ｃに示されるように第２磁化固定領域１１ｂ側の磁化が反転し、−ｚ方向を向く。図３Ｃに示された状態は第１磁化固定領域１１ａと磁化自由領域１２の境界に磁壁ＤＷがトラップされた状態であり、これは図２Ｂの“１”状態に一致する。このように外部磁界を印加することによって当該磁気メモリ素子７０のメモリ状態を初期化することが可能となる。
２．書き込み方法
　次に本発明に係る磁気メモリ素子７０への情報の書き込み方法について説明する。
　図４Ａおよび図４Ｂは本発明に係る磁気メモリ素子７０への情報の書き込み方法を模式的に示している。なお、図４Ａおよび図４Ｂでは簡単のために磁化自由層１０、導電層５０、応答層２０以外の層は省略されている。いま、図２Ａで定義された“０”状態において図４Ａに示すように、矢印Ｉ_{ｗｒｉｔｅ}で示された方向に電流を導入する。このとき伝導電子は磁化自由層１０において第２磁化固定領域１１ｂから磁化自由領域１２を経由して第１磁化固定領域１１ａへと流れる。このとき第２磁化固定領域１１ｂと磁化自由領域１２の境界に形成された磁壁ＤＷにはスピントランスファートルク（Ｓｐｉｎ　Ｔｒａｎｓｆｅｒ　Ｔｏｒｑｕｅ；ＳＴＴ）が働き、ｘ軸の負方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、第１磁化固定領域１１ａの磁化は固定されているため、磁壁ＤＷは第１磁化固定領域１１ａと磁化自由領域１２の境界で停止する。またこのとき磁化自由領域１２の磁化の反転に伴い、応答層２０の磁化も−ｘ方向に反転する。この状態は図２Ｂで定義された“１”状態に相当する。このようにして“１”書き込みを行うことができる。
　また図２Ｂで定義された“１”状態において図４Ｂに示すように、矢印Ｉｗｒｉｔｅで示された方向に電流を導入する。このとき伝導電子は磁化自由層１０において第１磁化固定領域１１ａから磁化自由領域１２を経由して第１磁化固定領域１１ａへと流れる。このとき第２磁化固定領域１１ｂと磁化自由領域１２の境界に形成された磁壁ＤＷにはスピントランスファートルク（Ｓｐｉｎ　Ｔｒａｎｓｆｅｒ　Ｔｏｒｑｕｅ；ＳＴＴ）が働き、ｘ軸の正方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、第２磁化固定領域１１ｂの磁化は固定されているため、磁壁ＤＷは第２磁化固定領域１１ｂと磁化自由領域１２の境界で停止する。またこのとき磁化自由領域１２の磁化の反転に伴い、応答層２０の磁化も＋ｘ方向に反転する。この状態は図２Ａで定義された“０”状態に相当する。このようにして“０”書き込みを行うことができる。
　なお、“０”状態における“０”書き込み、及び“１”状態における“１”書き込みを行った場合には状態の変化は起こらない。すなわちオーバーライトが可能である。
３．読み出し方法
　次に本発明に係る磁気メモリ素子７０からの情報の読み出し方法について説明する
図５Ａおよび図５Ｂは図１Ａ~図１Ｃに示された構成を有する磁気メモリ素子７０からの情報の読み出し方法を模式的に示している。本発明においては主にトンネル磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ　Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　ｅｆｆｅｃｔ；ＴＭＲ　ｅｆｆｅｃｔ）を利用して情報の読み出しを行う。そのために応答層２０、非磁性層３０、リファレンス層４０から構成される磁気トンネル接合（ＭＴＪ）を貫通する方向に電流Ｉｒｅａｄを導入する。なおこのＩｒｅａｄの方向には任意性がある。
　いま、図５Ａに示されるように図２Ａで定義された“０”状態においてＩｒｅａｄを導入したとき、当該ＭＴＪにおいて磁化は平行状態となっているので、相対的に低抵抗が実現される。また図５Ｂに示されるように図２Ｂで定義された“１”状態においてＩｒｅａｄを導入したとき、当該ＭＴＪにおいて磁化は反平行状態となっているので、相対的に高抵抗が実現される。このようにして、当該磁気メモリ素子７０に格納された情報は抵抗値の差として検出することができる。
（回路構成）
　次に、本発明に係る磁気メモリ素子７０を有する磁気メモリセル８０に書き込み電流及び読み出し電流を導入するための回路構成について説明する。
　図６は、磁気メモリセル８０の１ビット分の回路の構成例を示している。図６に示される例では、磁気メモリ素子７０は３端子の素子であり、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。例えば、リファレンス層４０につながる端子は、読み出しのためのグラウンド線ＧＬに接続されている。第１磁化固定領域１１ａにつながる端子は、トランジスタＴＲａのソース／ドレインの一方に接続され、ソース／ドレインの他方は、ビット線ＢＬａに接続されている。第２磁化固定領域１１ｂにつながる端子は、トランジスタＴＲｂのソース／ドレインの一方に接続され、ソース／ドレインの他方は、ビット線ＢＬｂに接続されている。トランジスタＴＲａ、ＴＲｂのゲートは、共通のワード線ＷＬに接続されている。
　データ書き込み時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線対ＢＬａ、ＢＬｂのいずれか一方がＨｉｇｈレベルに設定され、他方がＬｏｗレベル（グラウンドレベル）に設定される。その結果、トランジスタＴＲａ、ＴＲｂ、磁化自由層１０を経由して、ビット線ＢＬａとビット線ＢＬｂとの間で書き込み電流が流れる。
　データ読み出し時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線ＢＬａはオープン状態に設定され、ビット線ＢＬｂはＨｉｇｈレベルに設定される。その結果、読み出し電流が、ビット線ＢＬｂからトランジスタＴＲｂ及び磁気メモリ素子７０のＭＴＪを貫通してグラウンド線ＧＬへ流れる。これによって磁気抵抗効果を利用した読み出しが可能となる。
　図７は、本発明の実施例に係る磁気メモリ９０の構成の一例を示すブロック図である。磁気メモリ９０は、メモリセルアレイ１１０、Ｘドライバ１２０、Ｙドライバ１３０、コントローラ１４０を備えている。メモリセルアレイ１１０は、アレイ状に配置された複数の磁気メモリセル８０を有している。磁気メモリセル８０の各々は、上述の磁気メモリ素子７０を有している。既出の図６で示されたように、各磁気メモリセル８０は、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。Ｘドライバ１２０は、複数のワード線ＷＬに接続されており、それら複数のワード線ＷＬのうちアクセス対象の磁気メモリセル８０につながる選択ワード線を駆動する。Ｙドライバ１３０は、複数のビット線対ＢＬａ、ＢＬｂに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ１４０は、データ書き込みあるいはデータ読み出しに応じて、Ｘドライバ１２０とＹドライバ１３０のそれぞれを制御する。
（原理）
　次に、本発明で用いる原理について説明する。
　本発明に係る磁気メモリ素子７０においては、メモリ情報は磁化自由領域１２、及び応答層２０の磁化の方向として格納され、磁化自由層１０内での電流誘起磁壁移動によってメモリ状態の書き換えが行われる。そしてメモリ状態が書き換えられたとき、応答層２０の磁化方向が変化し、それによって応答層２０、非磁性層３０、リファレンス層４０からなるＭＴＪの抵抗状態が変化する。ここでは応答層２０の磁化が磁化自由領域１２の磁化方向の変化に応答して変化する仕組みについて説明する。
　磁化自由領域１２は＋ｚ方向、または−ｚ方向のいずれかの方向に磁化している。従って応答層２０が磁化自由領域の上方（＋ｚ方向）に設けられているとき、応答層２０の位置においては、磁化自由領域１２が＋ｚ方向に磁化しているときには＋ｚ方向の漏洩磁界が形成され、一方−ｚ方向に磁化しているときには−ｚ方向の漏洩磁界が形成される。応答層２０はこの漏洩磁界によって磁化反転を起こし、磁化自由領域１２の磁化に応答する。
図８Ａおよび図８Ｂは磁化自由領域１２からの漏洩磁界の計算結果である。ここでは磁化自由領域１２のサイズは図８Ａに示すように９０ｎｍ×９０ｎｍ×５ｎｍを想定しており、この磁化自由領域１２の中心からｚ　ｎｍ上方における漏洩磁界のｙ座標依存性が示されている。図８Ｂからわかるように磁化自由領域１２からの距離（ｚ）が小さいほど漏洩磁界は大きく、ｚ＝１０ｎｍでは約５００［Ｏｅ］（約４×１０^４Ａ／ｍ）程度の漏洩磁界が発生することがわかる。すなわち、ｚ＝１０ｎｍの場合、応答層２０の保磁力が５００［Ｏｅ］（４×１０^４Ａ／ｍ）以下になるように設計することで本発明を実施可能である。またｚ＝５ｎｍでは周辺部において約１０００［Ｏｅ］（約８×１０^４Ａ／ｍ）程度の漏洩磁界が発生することがわかる。従って、ｚ＝５ｎｍの場合、応答層２０の保磁力が１０００［Ｏｅ］（８×１０^４Ａ／ｍ）以下になるように設計することで本発明を実施可能である。
（材料）
１．応答層、非磁性層の材料
　前述のような原理から、応答層２０は保磁力が１０００［Ｏｅ］（８×１０^４Ａ／ｍ）以下となるような垂直磁気異方性材料を用いる必要がある。加えて、応答層２０、非磁性層３０、リファレンス層４０からなるＭＴＪのＭＲ比を高めることで大きな読み出し信号が得られる。ところで、最近ＭｇＯに隣接するＣｏＦｅＢは、ＣｏＦｅＢの膜厚がある範囲内にあるとき、垂直磁化が発現されることが報告されている（Ｉｋｅｄａ　ｅｔ　ａｌ．，“Ａ　ｐｅｒｐｅｎｄｉｃｕｌａｒ−ａｎｉｓｏｔｒｏｐｙ　ＣｏＦｅＢ−ＭｇＯ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｅｌ　ｊｕｎｃｔｉｏｎ”，Ｎａｔｕｒｅ　Ｍａｔｅｒｉａｌｓ，２０１０，ｖｏｌ．９，ｐ７２１．参照）。加えて上記文献においては、このＣｏＦｅＢ／ＭｇＯ膜を用いてＭＴＪを作製したとき、１００％以上のＭＲ比が得られることが報告されている。
　図９Ａは基板／Ｔａ／ＣｏＦｅＢ／ＭｇＯ／Ｔａなる積層膜をドット状に加工したサンプルの磁化曲線であって、図９Ｂは当該積層膜の保磁力のＣｏＦｅＢ膜厚依存性の測定結果を示している。０．９ｎｍから１．３ｎｍの膜厚範囲において垂直磁気異方性が実現され、いずれの場合も保磁力は１０００［Ｏｅ］（８×１０^４Ａ／ｍ）以下となっていることがわかる。また図９Ｂでは、ＣｏＦｅＢの代わりにＣｏＦｅＢとＦｅの積層膜を用いたものの測定点もプロットされている。ＣｏＦｅＢ／Ｆｅとした場合、さらに小さな保磁力が実現されている。
　このようなことから、応答層２０、非磁性層３０の材料としては特にＣｏＦｅＢ、ＭｇＯが好ましいと言うことができる。
　また、図９Ａおよび図９Ｂからわかるように、磁化自由領域１２からの漏洩磁界が５００［Ｏｅ］（４×１０^４Ａ／ｍ）以上であれば、応答層２０に対して広い設計マージンが確保できる。ここで図８からわかるように、磁化自由領域１２と応答層２０の膜厚方向の中心の距離が１５ｎｍ以下であれば、漏洩磁界は５００［Ｏｅ］（４×１０^４Ａ／ｍ）以上となっている。このことから、磁化自由領域１２と応答層２０の膜厚方向の中心の距離は１５ｎｍ以下であることが好ましいと言える。
２．その他の層の材料
　応答層２０、非磁性層３０に用いることの好ましい材料に関しては上述の通りであるが、一般的に磁化自由層１０、応答層２０、非磁性層３０、リファレンス層４０、及び磁化固定層６０に用いることのできる材料については以下のような材料が挙げられる。
　磁化自由層１０は前述の通り垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的にはＦｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ−Ｐｄ合金、Ｔｂ−Ｆｅ−Ｃｏ合金、Ｇｄ−Ｆｅ−Ｃｏ合金、Ｔｂ−Ｆｅ合金、Ｔｂ−Ｃｏ合金、Ｇｄ−Ｆｅ合金、Ｇｄ−Ｃｏ合金、Ｃｏ−Ｃｒ−Ｐｔ合金、Ｃｏ−Ｒｅ−Ｐｔ合金、Ｃｏ−Ｒｕ−Ｐｔ合金、Ｃｏ−Ｗ合金などの合金系材料のほか、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｃｕ積層膜、Ｃｏ／Ａｇ積層膜、Ｃｏ／Ａｕ積層膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、Ｆｅ／Ａｕ積層膜などの交互積層膜が例示される。特にこの中で発明者らはＣｏ／Ｎｉ積層膜を用いて制御性の高い電流誘起磁壁移動が実現できることを実験的に確認しており（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ’　Ｅｘｐｒｅｓｓ，ｖｏｌ．１，ｐ．１０１３０３（２００８））、この点でＣｏ／Ｎｉ積層膜が磁化自由層１０の好適な材料として挙げられる。
　リファレンス層４０は例えば垂直磁気異方性を有する強磁性体から構成される。このときリファレンス層４０に用いることのできる材料は磁化自由層１０に用いることのできる材料として例示したものと重複するので省略する。ただし、リファレンス層４０は磁化が安定して固定されていることが求められるので、なるべくハードな磁性体であることが好ましい。この点でＦｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜などが好適である。またその磁化方向は一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために前述のように、積層フェリ結合を有する積層構造とすることが好ましい。すなわち、リファレンス層４０は、例えば強磁性体／Ｒｕ／強磁性体というような積層構成を有することが好適である。またリファレンス層４０は面内磁気異方性を有する強磁性体から構成されてもよい。この場合にはあらゆる磁性体を用いることができる。代表的にはＣｏ−Ｆｅなどが挙げられる。なお、リファレンス層４０に面内磁気異方性を有する材料を用いた場合の実施の形態の例は、後に第４の変形例として説明される。
　また磁化固定層６０には、垂直磁気異方性を有する強磁性体から構成される。この場合に用いることのできる材料は磁化自由層１０に用いることのできる材料として例示したものと重複するので省略する。
　導電層５０は導電性の材料であればどのような材料を用いても構わない。ただし、応答層２０にＣｏＦｅＢを用い、非磁性層３０にＭｇＯを用いる場合、導電層５０はＣｏＦｅＢに垂直磁気異方性を発現させるために、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗを含有することが好ましい。
　また本発明に係る磁気メモリ素子７０においては、前述のように書き込みに電流誘起磁壁移動を用いる。このときの電流は磁化自由層１０に導入するが、磁化自由層１０に対して導電層５０が隣接する場合、導電層５０にも書き込み電流は流れる。この電流が大きければ、トータルの書き込み電流も増加してしまい好ましくない。この点で導電層５０の抵抗は比較的高いことが好ましい。上記のＴｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗは上述のＣｏ／Ｎｉ系の材料に比べて比較的抵抗が高く、この点でも好ましい。また上記のような材料は窒化、または酸化することによって、導電層５０の抵抗をさらに増大させることもできる。代表的にはＴａ−Ｎ、Ｔｉ−Ｎ、Ｚｒ−Ｎなどが例示される。
非磁性層３０は一般的には絶縁性材料により構成されることが好ましい。具体的にはＭｇ−Ｏの他、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｔｉ−Ｏなどを用いることができる。
　応答層２０には上述のＣｏＦｅＢ以外の保磁力の小さな垂直磁気異方性を有する強磁性体を用いてもよい。この場合に用いることのできる材料は磁化自由層１０に用いることのできる材料として例示したものと重複するので省略する。
（効果）
　次に本発明で得られる効果について説明する。
　前述のように、垂直磁気異方性を有する強磁性体における電流誘起磁壁移動を書き込み方法に用いた磁気メモリ素子は特許文献２、特許文献３などに公開されている。図１０Ａおよび図１０Ｂは特許文献２に公開されている磁気メモリ素子の構造を、図１１Ａ~図１１Ｃは特許文献３に公開されている磁気メモリ素子の構造を、それぞれ模式的に示している。図１０Ａ、図１１Ａは斜視図を示しており、図１０Ｂ、図１１Ｂ、図１１Ｃは断面図を示している。なお、図中の符号は本発明に対応させてある。また以下の説明においては、各レイヤーの名称は本発明と対応するように記述される。
　図１０Ａおよび図１０Ｂに示されるように、特許文献２に示される磁気メモリ素子７０においては、電流誘起磁壁移動による書き込みを行う磁化自由層１０に対して、読み出しを行うための非磁性層３０、リファレンス層４０が隣接している。図１０Ａおよび図１０Ｂに示される構造では、書き込みは磁化自由層１０内で行われる。従って書き込み電流低減等の書き込み特性の調整のためには、磁化自由層１０の材料、構成を適切に設計する必要がある。一方、読み出し信号量増大等の読み出し特性の調整のためには、磁化自由層１０、非磁性層３０、リファレンス層４０の構造、構成を適切に設計する必要がある。すなわち、磁化自由層１０は書き込み特性、読み出し特性の両方の要請を満たすように設計する必要があるということが言える。これは書き込み特性、読み出し特性の片方の要請を満たすように設計する場合と比べて、設計の自由度が低くなり、特性の向上が困難となる。
　一方、図１１Ａ~図１１Ｃに示されるように、特許文献３に示される磁気メモリ素子７０においては、書き込みは磁化自由層１０内で行われ、磁化自由層１０の磁化方向をセンシングするための面内磁気異方性を有するソフトな応答層２０が設けられ、それに隣接して非磁性層３０、リファレンス層４０が設けられている。また、応答層２０は磁化自由層１０からの漏洩磁界をセンシングするためにｘ−ｙ面内において磁化自由層１０からずれるようにして設けられている。図１１Ａ~図１１Ｃに示される構造では、図１０Ａおよび図１０Ｂと同様に書き込み特性は磁化自由層１０の設計により調整可能である。一方読み出し特性は応答層２０、非磁性層３０、リファレンス層４０からなるＭＴＪの設計により調整可能である。すなわち、書き込み特性と読み出し特性の独立な設計が可能である。その一方で、図１１Ａ~図１１Ｃに示された構造を形成するために必要なプロセス数は図１０Ａおよび図１０Ｂに示された構造を形成するために必要なプロセス数と比べて多くなる。また応答層２０の磁化自由層１０に対するｘ−ｙ面内でのズレ量も適切に調整する必要があり、これはプロセスマージンの低下、微細化の困難化を招く。さらにセル面積も増大し、コストの増大を招く。
　即ち、図１０Ａおよび図１０Ｂに示される特許文献２に公開されている磁気メモリ素子は良好な書き込み特性と読み出し特性の両立が難しく、一方図１１Ａ~図１１Ｃに示される特許文献３に公開されている磁気メモリ素子はプロセスマージン、低コスト化の点でデメリットがある。本発明に係る磁気メモリ素子７０はこれらの問題を解決する。
　具体的には、本発明に係る磁気メモリ素子７０は、書き込み特性は磁化自由層１０によって決まり、読み出し特性は応答層２０、非磁性層３０、リファレンス層４０によって決まる。従って書き込み特性と読み出し特性の独立な設計が可能となり、特許文献２に係る磁気メモリ素子の課題が解決される。また、本発明に係る磁気メモリ素子７０は、構造は図１０Ａおよび図１０Ｂに示されている特許文献２に係る磁気メモリ素子と同様である。従って特許文献３に係る磁気メモリ素子のもつデメリットとも無縁である。
　即ち、本発明は、良好な書き込み特性と読み出し特性の両立が可能であり、プロセスマージンの大きい磁気メモリ素子を低コストで提供することができる。
［変形例］
　以上で説明された磁気メモリ素子７０は以下に説明される変形例を用いても実施することができる。
（第１の変形例）
　図１２Ａおよび図１２Ｂは本発明に係る磁気メモリ素子７０の第１の変形例の構造を模式的に示している。第１の変形例は磁化固定層６０の位置に関する。本発明に係る磁気メモリ素子７０は磁化自由層１０を具備し、磁化自由層１０内の第１磁化固定領域１１ａ、第２磁化固定領域１１ｂは互いに反平行方向に固定される。また、図１Ａ~図１Ｃではこの第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化の反平行方向への固定のために磁化固定層６０が設けられる例が示されている。図１Ａ~図１Ｃではこの磁化固定層６０は磁化自由層１０に対して基板側（−ｚ方向）に配置されているが、この磁化固定層６０の位置には任意性がある。
　図１２Ａおよび図１２Ｂでは磁化固定層６０が磁化自由層１０に対して上方に設けられる例が示されている。図１２Ａおよび図１２Ｂに示されるように磁化固定層６０が磁化自由層１０の上方に設けられる場合、磁化自由層１０と磁化固定層６０は連続的に堆積させることができ、その磁気結合が容易となる。
　プロセス数の観点では、図１２Ａおよび図１２Ｂに示される構造は図１Ａ~図１Ｃに示される構造と比べて増加し、図１１Ａ~図１１Ｃに示される特許文献３の磁気メモリ素子と同程度になる。しかし図１２Ａおよび図１２Ｂに示される構造は、図１１Ａ~図１１Ｃに示された構造と比べて、応答層２０をｘ−ｙ面内でずらす必要はなく、プロセスマージンは広くなり、また素子面積も増大しない。
　また図１２Ａおよび図１２Ｂに示された例以外でも、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化を反平行方向に向けた上で固定することができれば、磁化固定層６０はどこに設けられてもよく、またいくつ設けられてもよい。
（第２の変形例）
　図１３Ａ、図１３Ｂ、図１４Ａ、および図１４Ｂは本発明に係る磁気メモリ素子７０の第２の変形例の構造を模式的に示している。第２の変形例は応答層２０、非磁性層３０、リファレンス層４０の位置、形状に関する。本発明に係る磁気メモリ素子７０は応答層２０、及びそれに隣接して非磁性層３０、リファレンス層４０を具備するが、これらの設けられる位置、及び形状についてはある条件を満たした範囲内で任意性がある。
　図１３Ａおよび図１３Ｂでは応答層２０、非磁性層３０、リファレンス層４０が磁化自由層１０に対して基板側（−ｚ方向）に設けられる例が示されている。磁化自由層１０の下面に導電層５０が接続され、それに隣接して応答層２０、非磁性層３０、リファレンス層４０がこの順に設けられている。
　前述のように応答層２０は磁化自由層１０内の磁化自由領域１２からの漏洩磁界に対して磁化方向が可変である。すなわち、磁化自由領域１２からの漏洩磁界によって磁化方向が応答できる位置であればどのような位置に設けられてもよく、磁化自由層１０の上側であってもよいし、下側であってもよい。
　また図１４Ａおよび図１４Ｂでは応答層２０が磁化自由層１０のｙ方向の幅よりも大きく形成されている。図８の漏洩磁界の分布のグラフからわかるように、磁化自由領域１２からの漏洩磁界は、エッジ部分において増加する。図１４Ａおよび図１４Ｂに示されたように、応答層２０を大きめに形成した場合、このエッジ部分の大きな漏洩磁界を検出することが可能であり、検出感度の点で有利となる。
　また図示されていないが、応答層２０はｘ−ｙ面内で磁化自由領域１２からずれるようにして形成されても構わない。またその形状も長方形状でも構わないし、円形でも構わない。
（第３の変形例）
　図１５Ａおよび図１５Ｂは本発明に係る磁気メモリ素子７０の第３の変形例の構造を模式的に示している。第３の変形例は磁気メモリ素子７０の端子数に関する。図１Ａ~図１Ｃを用いて説明されたように、本発明に係る磁気メモリ素子７０は典型的には３端子の素子となるが、３以外の端子であっても本発明に係る磁気メモリ素子７０を実施することは可能である。
　図１５Ａおよび図１５Ｂでは４端子の素子として本発明を実施する場合の磁気メモリ素子の構造が示されている。図１Ａ~図１Ｃに示される例においては、磁化自由層１０と応答層２０、非磁性層３０、リファレンス層４０は導電層５０を介して電気的に接続されていたが、図１５Ａおよび図１５Ｂに示される例では、これらは電気的に分離されている。
　図１６Ａおよび図１６Ｂは図１５Ａおよび図１５Ｂに示された構造を有する磁気メモリ素子７０における、書き込み電流の経路（図１６Ａ）、及び読み出し電流の経路（図１６Ｂ）を示している。書き込みの際は、磁化自由層１０内に電流を導入する。一方読み出しの際は、応答層２０、非磁性層３０、リファレンス層４０を貫通するように電流を導入し、その電流経路は導電層５０から磁化自由層１０を経由せずに外部の回路へと接続される。

　本発明の利用例として、携帯電話、モバイルパソコンやＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）に使用される不揮発性の半導体メモリ装置や、自動車などに使用される不揮発性メモリ内蔵のマイコンが挙げられる。またレーストラックメモリのような大規模のストレージデバイスなどへの利用も可能である。加えて、ロジック回路に不揮発性の抵抗変化素子を適用することで実現が可能である不揮発ロジック回路にも本発明を用いることができる。
　なお、本出願は、２０１１年５月２０日に出願された、日本国特許出願第２０１１−１１３６９７号からの優先権を基礎として、その利益を主張するものであり、その開示はここに全体として参考文献として取り込む。

　１０　　磁化自由層
　１１ａ　第１磁化固定領域
　１１ｂ　第２磁化固定領域
　１２　　磁化自由領域
　２０　　応答層
　３０　　非磁性層
　４０　　リファレンス層
　５０　　導電層
　６０　　磁化固定層
　７０　　磁気メモリ素子
　８０　　磁気メモリセル
　９０　　磁気メモリ
　１１０　メモリセルアレイ
　１２０　Ｘドライバ
　１３０　Ｙドライバ
　１４０　コントローラ

Claims

　垂直磁気異方性を有する強磁性体から構成される磁化自由層と、
　前記磁化自由層と対向して設けられ、垂直磁気異方性を有する強磁性体から構成される応答層と、
　前記応答層に対向して前記磁化自由層とは反対側に設けられ、非磁性体から構成される非磁性層と、
　前記非磁性層に対向して前記応答層とは反対側に設けられ、垂直磁気異方性を有する強磁性体から構成されるリファレンス層とを具備し、
　前記磁化自由層は磁化が互いに反平行方向に固定された第１磁化固定領域と第２磁化固定領域と、磁化方向が可変な磁化自由領域を具備する磁気メモリ素子。
　前記応答層と前記磁化自由層の間に設けられ、導電性の材料から構成される導電層を有することを特徴とする請求項１記載の磁気メモリ素子。
　前記導電層は、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つを含有することを特徴とする請求項２に記載の磁気メモリ素子。
　前記第１磁化固定領域、及び／又は前記第２磁化固定領域と磁気的に結合するように設けられ、前記第１磁化固定領域、及び／又は前記第２磁化固定領域の磁化を固定する磁化固定層を有することを特徴とする請求項１~３のいずれか一項に記載の磁気メモリ素子。
　前記応答層は前記磁化自由領域の表裏面のいずれかに設けられることを特徴とする請求項１~４のいずれか一項に記載の磁気メモリ素子。
　前記磁化自由領域の中心から前記応答層の中心までの距離が１５ｎｍ以下であることを特徴とする請求項５記載の磁気メモリ素子。
　前記応答層は、ＣｏＦｅＢを含有することを特徴とする請求項１~６のいずれか一項に記載の磁気メモリ素子。
　前記応答層がＣｏＦｅＢとＦｅの積層構成を有することを特徴とする請求項６記載の磁気メモリ素子。
　前記非磁性層は、ＭｇＯを含有することを特徴とする請求項１~８のいずれか一項に記載の磁気メモリ素子。
　前記導電層は、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つを含有することを特徴とする請求項１~９のいずれか一項に記載の磁気メモリ素子。
　請求項１~１０のいずれか一項に記載の磁気メモリ素子を有することを特徴とする磁気メモリ。