JP2009528672A - 金属芯を含む又は含まない閉鎖形状磁性多層膜、その製造方法及び用途 - Google Patents

金属芯を含む又は含まない閉鎖形状磁性多層膜、その製造方法及び用途 Download PDF

Info

Publication number
JP2009528672A
JP2009528672A JP2008547841A JP2008547841A JP2009528672A JP 2009528672 A JP2009528672 A JP 2009528672A JP 2008547841 A JP2008547841 A JP 2008547841A JP 2008547841 A JP2008547841 A JP 2008547841A JP 2009528672 A JP2009528672 A JP 2009528672A
Authority
JP
Japan
Prior art keywords
layer
magnetic
multilayer film
closed
magnetic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008547841A
Other languages
English (en)
Other versions
JP4959717B2 (ja
Inventor
韓秀峰
馬明
覃啓航
魏紅祥
薑麗仙
韓宇男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN2005101353656A external-priority patent/CN1992104B/zh
Priority claimed from CN2005101353707A external-priority patent/CN1992105B/zh
Priority claimed from CNB2006100001917A external-priority patent/CN100437817C/zh
Priority claimed from CN2006100111673A external-priority patent/CN101000822B/zh
Priority claimed from CNB2006100111688A external-priority patent/CN100476995C/zh
Priority claimed from CN200610011166A external-priority patent/CN101000821B/zh
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Publication of JP2009528672A publication Critical patent/JP2009528672A/ja
Application granted granted Critical
Publication of JP4959717B2 publication Critical patent/JP4959717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices

Abstract

本発明は、磁性多層膜、その製造方法及び磁性メモリにおける応用に関するものであり、当該磁性多層膜の各層が閉鎖の円環形または楕円環形であり、その磁性セルには、強磁性を有する薄膜層の磁気モーメントまたは磁束が、時計方向または反時計方向の閉鎖状態に形成される。本発明は、また前記の閉鎖形状磁性多層膜の幾何中心位置に1つの金属芯が設けられる磁性多層膜に関するものであり、当該金属芯の横断面が対応的に円形または楕円形状である。本発明は、さらに前記閉鎖の、金属芯を含む（または含まない）磁性多層膜により製造される磁性メモリ。本発明は、微細加工方法によって前記閉鎖形状磁性多層膜を製造する。本発明に係る閉鎖の、金属芯を含む（または含まない）形状の磁性多層膜は、磁気ランダムアクセスメモリ、コンピュータ磁気読み出しヘッド、磁気センサー、磁気論理デバイス、スピントランジスタなどのような磁性多層膜を核とする各種のデバイスに広く用いられる。

Description

発明の詳細な説明
〔技術分野〕
本発明は、閉鎖形状磁性多層膜、金属芯を含む閉鎖形状磁性多層膜、及びそれらの製造方法、並びにそれらの閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリ（MRAM）及びその制御方法に関するものである。
〔背景技術〕
20世紀８0年代末期に、Baibichらが磁性多層膜システムに始めて巨大磁気抵抗効果（Giant Magneto Resistance,GMR）を観察した以来、磁性多層膜系の研究が科学研究者の普遍関心課題になってきた。GMR効果が高い磁気抵抗比を有するので、磁気抵抗型センサー、磁気記録読み出し磁気ヘッドなどの分野に広く用いられる。GMRからなるデバイスは、感度が高く、体積が小さく、電力消耗が低いなどのメリットを有するだけでなく、輻射抵抗、不揮発性の情報記憶などの多くの新特性が与えられていた。特に、GMR効果を磁気記録読み出し磁気ヘッドに適用することが、情報記録分野全体に画期的な革命を起こし、関係産業に対しても直接で深い影響を及ぼした。1９９４年、IBM社がGMR効果によりハードディスク読み出し磁気ヘッドの開発に成功し、ディスクメモリシステムの記録密度を20倍近くに向上させ、コンピュータ産業が革命的な進展を遂げた。GMR効果に基づいて製造された各種のセンサーデバイスは、出力信号が強くなることによってデバイスデザインを大きく簡素化し、デバイスのコンパクト化及び低コスト化に直接繋がっていた。
GMR効果の発見に続き、1９９5年、日本科学者のT.Miyazaki及び米国科学者のJ.S.Mooderaが、磁気トンネル接合（MTJ）において室温で1８％及び10％のトンネル磁気抵抗（Tunneling Magneto Resistance,TMR）の比をそれぞれ得て、磁気トンネル接合の研究ブームを迎えた。研究者が、GMR効果及び磁気トンネル接合に基づいて、新型の磁気ランダムアクセスメモリ（Magnetic Random Access Memory,MRAM）のデバイスモデルを設計した。このようなデバイスは、新しい設計を用いるので、輻射抵抗、不揮発性の情報記憶などのような多くの驚異的な新特性を備える。代表的なMRAMデバイスは、核心部の構成が、ビット線（Bit Line）、ワード線（Word Line）、読み取りライン（Read Line）及びメモリセルの四部分からなるように設計されている。ビット線、ワード線、読み取りラインがそれぞれメモリセルの上方及び下方に位置し、縦横交差に配列され、メモリセルがビット線とワード線の交差箇所に位置する。MRAMメモリセルのライト動作過程が、ワード線及びビット線に流れる二つのパルス電流によって共に発生された合成磁界により、ビット層（層）の磁気モーメントが反転するように駆動して完成する。よって、このような作動方式がワード線及びビット線の二つのパルス電流による磁界と言うような中間環節に依存して、メモリセルの磁化状態を制御することは、明らかであり、その構成及びプロセス製造過程がかなり複雑なので、MRAMデバイスの加工及び集積が極めて困難であり、コスト高の要因となった。
1996年、米国科学者のJ.Slonczewskiは、理論上で新しい物理メカニズムであるスピントルク（Spin Torque,ST）効果を予言した。この物理メカニズムは、電流自身によって、メモリセルの磁化状態への制御を実現でき、メモリセルを流れる電流がある特定の閾値ICより小さい場合に、メモリセルの磁化状態がメモリセルを流れる電流によって変えられなく、リード動作を実現でき、メモリセルを流れる電流が上記の閾値ICより大きい場合に、メモリセルの磁化状態がメモリセルに流れる電流の方向によって決定され、ライト動作を実現できる。その後の十数年において、科学者はこの新効果についてより広くて深く、数多くの研究を行ってきた。この新しいメカニズムを磁性多層膜システム及びMRAMなどのデバイスに適用すれば、デバイス構成及び加工プロセスを極めて簡素化し、情報記憶分野に更なる革命的な突破を与える。
どころが、従来の技術に使用した、ビット層（軟磁性層）及び他の被ピン磁性層（または硬磁性層）のようなメモリセルは、幾何構成が皆矩形、楕円形などのような非閉鎖構成を採用している。このような構成は、密度が高く、サイズの小さいメモリセルでは、大きな反磁界及び形状の異方性を起こし、このような欠陥は、疑いなく、ビット層（軟磁性層）の逆転フィールド（保磁力）及び電力消耗を増やし、また、高密度状態で磁気メモリセルの間の磁気結合及び相互の干渉が避けられなく、メモリセルの電気磁気性能の均一性及び一致性にも多くの悪い影響及び磁気ノイズを与え、メモリセルのデザイン及び製造に多くの構成上及びプロセル過程においての複雑性をもたらした。現在、反磁界を減少するために、メモリセルの磁性トンネル接合としては、その上下磁気電極が一般的にサンドイッチ式人工ピン複合型のビット層及び底部ピン層（例えば、Co-Fe/Ru/Co-Fe-B及びPy/Ru/Co-Fe-B）を採用している。しかしながら、そのビット層の逆転フィールド及び電力消耗が理想的で望ましい最低値に低減することは出来ていない。これらの問題点を解消するために、新しい幾何構成及びデバイスデザイン原理を用いて、磁性多層膜が微細加工及びナノ加工を経て小サイズでパターニングされた後に、メモリセル自身による反磁界を消去し、メモリセルのビット層の形状異方性をさらに減少しなければならない。
〔発明の開示〕
〔発明が解決しようとする課題〕
本発明の目的は、従来の磁性多層膜システムの物理構成上の欠陥を解消するためであり、多層膜システムの幾何構成を変えることによって、反磁界が無く、形状異方性が弱い閉鎖形状磁性多層膜を提供するところにある。
本発明のもう一つの目的は、従来の磁性多層膜システムの物理構成上の欠陥を解消するためであり、多層膜システムの幾何構成を変えることによって、反磁界が無く、形状異方性が弱く、金属芯を含む閉鎖形状磁性多層膜を提供するところにある。
本発明のまた一つの目的は、上記の閉鎖形状磁性多層膜、及び金属芯を含む閉鎖形状磁性多層膜の製造方法を提供するところにある。
本発明のさらに一つの目的は、従来の磁気ランダムアクセスメモリが非閉鎖形状磁性多層膜をメモリセルとして用いる場合に、非閉鎖構成のメモリセルの反磁界及び形状異方性の影響、並びに高密度状態で磁気メモリセルの間にある磁気結合及び相互の干渉によって、MRAMがライト及びリード動作の方法で技術的な困難及び欠陥の発生を解消するためであり、上記の閉鎖形状磁性多層膜、及び金属芯を含む閉鎖形状の磁性多層膜に基づいて、メモリセルの反磁界を消去し、その形状異方性、磁気相互作用及び干渉を低減できる磁気ランダムアクセスメモリ、並びに制御方法を提供するところにある。
〔課題を解決するための手段〕
本発明の目的は、以下のような技術案により達成される。
本発明に係る幾何形状を有する磁性多層膜は、基板上に堆積された通常の磁性多層膜の各層を含み、前記磁性多層膜が微細加工パターニングされた後、それぞれの磁性多層膜セルが閉鎖の環形を成し、当該環形が、円環形及び楕円環形を含むので、その磁性セルにおいて、各層の強磁性薄膜の磁気モーメントまたは磁束が時計方向または反時計方向の閉鎖状態に形成することができる。円環形の内径が10〜100000nm、外径が20〜200000nm、環幅が10〜100000nmであることが好ましい。また、楕円内環の短軸が10〜100000nm、短軸と長軸の比が1：1.1〜5、楕円外環の短軸が20〜200000nm、環幅が10〜100000nmであることが好ましい。
本発明に係る金属芯を含む閉鎖形状磁性多層膜は、前記閉鎖形状磁性多層膜の幾何中心位置に1つの金属芯をさらに備えるものであり、当該金属芯の横断面が対応的に円形または楕円形であり、ただし、円環形金属芯の半径が5〜50000nm、楕円形金属芯の短軸が5〜50000nm、楕円形の短軸と長軸の比が1：1.1〜5である。金属芯の形状が閉鎖形状磁性多層膜の形状と整合され、即ち、磁性多層膜がパターニングされた後の形状が円環であれば、金属芯も円環形であり、磁性多層膜がパターニングされた後の形状が楕円環であれば、金属芯も楕円形である。
前記金属芯の材料は抵抗率が低い金属材料であり、Au、Ag、Pt、Ta、W、Ti、Cu、AlまたはSi-Al合金などが好ましく、例えば、SiAl合金などである。当該金属芯の作用は、外部から電流を印加することであり、電流による環形磁界は、磁性多層膜がパターニングされた後のメモリセルの磁化状態を制御することにより、磁性多層膜メモリセルのリード・ライト動作をより便利に行うとともに、大きいパルスライト電流で繰り返してライト動作を行う時にバリア層を損傷することが避けられる（電流遷移原子効果）。
本発明の技術案には、前記閉鎖形状磁性多層膜及び金属芯を含む閉鎖形状磁性多層膜は、形成された材料によって分類されると、ピン無し型、ピン型及び両中間層型を含んでいる。
ピン無し型の閉鎖形状磁性多層膜は、図1及び図3で示されるように、バッファ導電層（以下、SLと略称される）1、硬磁性層（以下、HFMと略称される）2、中間層（以下、Iと略称される）3、軟磁性層（以下、SFMと略称される）４、被覆層（以下、CLと略称される）5を順次に含む。
ピン型の閉鎖形状磁性多層膜は、図2及び図4に示されるように、バッファ導電層（以下、SLと略称される）1、反強磁性ピン止め層（以下、AFMと略称される）8、被ピン磁性層（以下、FMと略称される）9、中間層（以下、Iと略称される）3、軟磁性層（以下、FMと略称される）４、被覆層（以下、CLと略称される）5を順次に含む。
ピン無し型の閉鎖環形の両中間層の磁性多層膜は、図5及び図7に示されるように、バッファ導電層（以下、SLと略称される）1、第1の硬磁性層（以下、HFM1と略称される）21、第1の中間層（以下、I1と略称される）31、軟磁性層（以下、SFMと略称される）４、第2の中間層（以下、I2と略称される）32、第2の硬磁性層（以下、HFM2と略称される）22、被覆層（以下、CLと略称される）5を順次に含む。
ピン型の閉鎖環形の両中間層の磁性多層膜は、図6及び図8に示されるように、バッファ導電層（以下、SLと略称される）1、第1の反強磁性ピン止め層（以下、AFM1と略称される）81、第1の被ピン磁性層（以下、FM1と略称される）91、第1の中間層（以下、I1と略称される）31、軟磁性層（以下、FMと略称される）４、第2の中間層（以下、I2と略称される）32、第2の被ピン磁性層（以下、FM2と略称される）92、第2の反強磁性ピン止め層（以下、AFM2と略称される）82、被覆層（以下、CLと略称される）5を順次に含む。
本発明の技術案において、
前記基板は、Si、Si/SiO2、SiC、SiN、またはGaAs基板などのような通常の基板であり、厚さが0.3〜1mmであり、
前記下部バッファ導電層SLは、金属材料からなり、Ta、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金などが好ましく、厚さが2〜200nmであり、
前記硬磁性層HFM、第1の硬磁性層及び第2の硬磁性層は、巨大磁気抵抗効果の大きい材料からなり、Co、Fe、Ni、CoFe、NiFeCo、CoFeB、CoFeSiBなどから構成され、厚さが2〜20nmであり、
前記中間層I、第1の中間層及び第2の中間層は、いずれも非磁性金属層または絶縁体バリア層からなり、ただし、非磁性金属層の材料が例えばTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、絶縁体バリア層の材料が例えばAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、中間層の厚さが0.5〜10nmであり、
前記軟磁性層SFMの構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、Co、Fe、Ni、またはそれらの金属合金NiFe、CoFeSiB、NiFeSiB、或いは非結晶Co100-x-yFexBy（0<x<100、0<y≦20）、或いはCo2MnSi、Co2Cr0.6Fe0.4AlのようなHeusler合金を含み、軟磁性層の構成材料が、Co90Fe10、Co75Fe25、Co40Fe40B20、またはNi79Fe21であるのが好ましく、前記軟磁性層の厚さが1〜20nmであり、
前記被覆層CLが、酸化されにくい、抵抗が大きい金属材料からなり、Ta、Cu、Ru、Pt、Ag、Au、Crなどまたはその合金が好ましく、厚さが2〜20nmであり、材料が酸化から保護されるためであり、
前記反強磁性ピン止め層AFM、第1の反強磁性ピン止め層及び第2の反強磁性ピン止め層は、いずれも反強磁性を有する合金からなり、IrMn、FeMn、PtMn、CrMn、またはPt(Cr、Mn)合金が好ましく、厚さが3〜30nmであり、
前記被ピン磁性層FM、第1の被ピン磁性層及び第2の被ピン磁性層の構成材料は、高いスピン分極率を有する強磁性金属であり、例えばFe、Co、Ni及びその合金であり、CoFe合金、NiFe合金、非結晶CoFeB合金、CoFeSiB合金などが好ましく、厚さが2〜20nmである。
本発明は、微細加工方法により前記の閉鎖形状磁性多層膜を製造する方法であって、
1）1つの基板を選択し、通常の方法で洗浄した後、通常の薄膜成長機器（例えばマグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなど）に下部バッファ導電層（当該下部バッファ導電層が後続加工する際に導電電極となる）を堆積するステップと、
2）マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、下部バッファ導電層に本発明に係るピン無し型の磁性多層膜の硬磁性層HFM、中間層I1、軟磁性層SFM、及び被覆層を順次に堆積し、硬磁性層及び軟磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
または、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、下部バッファ導電層に本発明に係るピン型の磁性多層膜の反強磁性ピン止め層AFM、被ピン磁性層FM1、中間層I2、軟磁性層SFM、及び被覆層を順次に堆積し、反強磁性ピン止め層、被ピン磁性層及び軟磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
あるいは、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、下部バッファ導電層に本発明に係る両中間層の磁性多層膜の第1の反強磁性ピン止め層AFM1、第1の被ピン磁性層FM1、第1の中間層I1、軟磁性層SFM、第2の中間層I2、第2の被ピン磁性層FM2、第2の反強磁性ピン止め層AFM2、及び被覆層を順次に堆積し、反強磁性ピン止め層、被ピン磁性層及び軟磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
3）微細加工プロセス及び方法を用いて、ステップ2）に磁性多層膜が堆積された基板を、閉鎖形状の円環または楕円環状構成に加工するステップと、そのうち、前記微細加工プロセスの具体的なステップが、まず、ペースティング、プリベークを経て、紫外、深紫外露光または電子ビーム露光機に、需要の閉鎖形状図形（円環、楕円環を含む）に基づいて、フィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠することであり、
必要に応じて、反応性イオンエッチング装置により除膠を補助しても好し、
4）ステップ3）により得られたエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の絶縁層を堆積し、各閉鎖環形の多層膜を埋め込んで、異なるユニットに互いに隔離されるステップと、
前記絶縁層が通常の絶縁体材料であり、SiO2、Al2O3、ZnO、TiO、SnO、または有機分子材料（例えばポリ塩化ビニールPVC、ポリエチレンPE、ポリプロピレンPPなど）が好ましく、厚さが100〜1000nmであり、
5）微細加工プロセスである紫外、深紫外露光または電子ビーム露光方法、及び集束イオンビームエッチングまたは化学反応ドライエッチング或いは化学反応ウェットエッチングにより、閉鎖環状多層膜が堆積された位置に絶縁層をエッチングして、絶縁層下に埋め込まれた磁性多層膜を露出させ、本発明の閉鎖形状磁性多層膜が得られるステップと、
金属芯を含む閉鎖形状磁性多層膜の製造方法に対して、上記の閉鎖形状磁性多層膜の製造方法におけるステップ４）とステップ5）との間には、ステップ4’）を含み、
4’）微細加工プロセスにより、閉鎖環形の多層膜の幾何中心位置に1つの金属芯を製造するステップと、当該金属芯の横断面が円環形または楕円形であり、ただし、円環形金属芯の半径または楕円形金属芯の短軸が5〜50000nm、短軸aと長軸ｂの比がa:b＝1：1〜1：5であり、金属芯の形状が閉鎖形状磁性多層膜の形状と整合され、即ち、磁性多層膜がパターニングされた後の形状が円環であれば、金属芯も円環形であり、磁性多層膜がパターニングされた後の形状が楕円環であれば、金属芯も楕円形であり、
前記微細加工プロセスは、まず、閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング、紫外、深紫外露光、電子ビーム露光、化学反応エッチングなどの微細加工方法によって絶縁層をエッチングして、水平横断面が円環形または楕円形の柱状穴を形成し、そして、電気化学堆積方法、マグネトロンスパッタリング、集束イオンビーム補助堆積などの方法により穴に金属材料を堆積し、金属芯を形成し、
前記金属芯の材料は、抵抗率の低い金属材料であり、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金などが好ましく、例えばSiAl合金などであり、
使用する時に、上記の方法で得られた磁性多層膜をさらに加工し、電極を引き出し、具体的なステップは、以下の通り、
6）マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の導電層を堆積するステップと、
前記した導電層は、抵抗率の低い金属であり、Au、Ag、Pt、Cu、Al、SiAlなどまたはその金属合金が好ましく、厚さが2〜200nmであり、
7）通常の半導体微細加工プロセスを用いて、導電層を電極に加工し、それぞれの閉鎖環形構成が四つの電極を引き出し、本発明の磁性多層膜を含むデバイスが得られるステップを含み、
前記通常の半導体微細加工プロセスは、まず、ペースティング、プリベークを経て、紫外、深紫外露光機または電子ビーム露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤などに浸漬されて除膠する製作方法を提供する。
本発明に係る閉鎖の、金属芯を含む（または含まない）形状の磁性多層膜は、磁気ランダムアクセスメモリ、コンピュータ磁気読み出しヘッド、磁気センサー、磁気論理デバイス、スピントランジスタなどのような磁性多層膜を核とする各種のデバイスに広く用いられる。
本発明は、閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリを提供し、前記の閉鎖形状磁性多層膜及び金属芯を含む閉鎖形状磁性多層膜をメモリセルとする。
本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリは、以下のような種類を含む。
1．本発明は、閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリを提供し、図９A、図９B及び図９Cに示されるように、
半導体基板に集積された、トランジスタTRセル0（トランジスタのソース0ｂ、ドレイン0a、低ドープ領域0ｃを含む）からなるメモリリード・ライトコントロールセルアレイと、
閉鎖形状磁性多層膜メモリセル（RML）からなるメモリセル65及びそのアレイと、そのうち、メモリセル65の幾何構成が閉鎖形状磁性多層膜であり、前記閉鎖形状の、金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述した通りであり、前記トランジスタTRセル0と閉鎖形状磁性多層膜メモリセル65とを接続する遷移金属層（4a、4ｂ）と、ワード線62、ビット線4ｃ、接地線4aとを備え、前記ワード線はまた前記トランジスタ0のゲートであり、前記ビット線BLが前記閉鎖形状磁性多層膜メモリセル65の上方に配置され、前記ワード線WLと互いに垂直し、しかも、前記閉鎖形状磁性多層膜メモリセルRMLと直接接続されている。
前記トランジスタ0のソース及び第1のドレイン上に第1の接触導電穴3a、第2の接触導電穴3ｂがそれぞれ設けられ、第1の接触導電穴3aに接地線4aが、第2の接触導電穴3ｂに第1の遷移金属層4ｂが設けられ、第1の遷移金属層4ｂが磁性多層膜メモリセル65の下端に接続され、前記ワード線６2がまた前記トランジスタ0のゲートであり、前記ビット線4ｃが前記磁性多層膜メモリセル65の上方に配置され、前記ワード線62と互いに垂直し、しかも、前記磁性多層膜メモリセル65と直接接続され、1a、1b、1cが絶縁隔離材料であり、前記ビット線4ｃ上に一層の絶縁パッシベーション層1ｆが覆われている。
この技術案には、前記磁性多層膜メモリセル65の形状が中間空心の、幅を持つ円環または楕円環であり、前記円環の内径が10〜100000nm、円環の外径が20〜200000nm、前記楕円環内環の短軸がa＝10〜100000nm、短軸と長軸の比がa：ｂ＝1：1〜5、楕円環外環の短軸が20〜200000nm、円環及び楕円環の幅が20〜200000nmであり、前記閉鎖形状の、金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述した通りである。
背景技術に紹介されたスピントルク効果及び電流による閉鎖形状磁界効果により、本発明は、前記の閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリの制御方法を提供し、それが、メモリセルRMLを流れる電流の大きさ及び方向によってMRAMのリード動作及びライト動作を実現することであり、具体的には以下の通り、
閉鎖形状磁性多層膜メモリセルRMLにおける電流が特定の低閾値IC1（相応電流密度JC1＝10〜102A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）より小さい場合に、そのビット層（軟磁性層または軟磁性層）の磁化状態が変えられなく、MRAMのリード動作を実現し、
閉鎖形状磁性多層膜メモリセルRMLにおける電流が上記の低閾値IC1より大きくかつ高閾値IC2（相応電流密度JC2＝102〜106A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）より小さい場合に、電流の方向によって閉鎖形状磁性多層膜メモリセルのビット層（軟磁性層）の磁化状態が変えられ、プラス方向及びマイナス方向のスピン分極トンネル電流（即ち、分極トンネル電流に誘導される環形磁界の駆動作用及びスピンモーメントの連合作用による）によって、ビット層（軟磁性層）及び被ピン磁性層（参照層または硬磁性層）の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対（即ち、磁化強度が平行または反平行）して反転配向されるように、そのビット層（軟磁性層）の磁化状態が時計方向または反時計方向に沿って配向され、よって、低抵抗及び高抵抗の二種の状態が得られ（即ち、高出力電圧及び低出力電圧の二種の状態が得られ）、つまり、電流の大きさ及び方向を制御することによってMRAMのライト動作を実現できる。
ライト電流が高閾値電流値IC2（即ち、当該閾値電流より大きくなった後）を超えると、被ピン磁性層（または硬磁性層）元の時計方向または反時計方向に沿って配向された磁化状態が反転され、即ち、ビット層（軟磁性層）が被ピン磁性層（または硬磁性層）とともに反転され、同じ磁化強度の配向を生じさせるから、ライト電流が高閾値電流値IC2より小さくなるのが必要となる。即ち、リード電流が低閾値電流値IC1より小さく、ライト電流が低閾値電流IC1より大きくて高閾値電流IC2より小さくなるのが必要となる。
2.本発明は、また、閉鎖形状の、金属芯を含む磁性多層膜に基づく磁気ランダムアクセスメモリを提供し、図10A、図10B及び図10Cに示されるように、
半導体基板に集積された、トランジスタTRセル0（トランジスタのソース0ｂ、ドレイン0a、低ドープ領域0ｃを含む）からなるメモリリード・ライトコントロールセルアレイと、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルからなるメモリセル65及びそのアレイと、そのうち、メモリセルの幾何構成が閉鎖形状の、金属芯を含む磁性多層膜であり、前記閉鎖形状の、金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述した通り、
前記トランジスタTRセルと閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLとを接続する遷移金属層4ｂと、
ワード線62、第1のビット線4e、第2のビット線4ｄとを備え、前記ワード線WLはまた前記トランジスタ0のゲートであり、前記二本のビット線4e及び4ｄが前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLの上方に配置され、第1のビット線4eが前記ワード線WLと互いに垂直し、しかも、前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLと直接接続され、第2のビット線4ｄが前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯と直接接続され、しかも、一層の絶縁層を介して第1のビット線4eと互いに隔離される。1a、1b、1c、1e、1fが絶縁隔離材料である。
本発明は、上記の閉鎖形状の、金属芯を含む磁性多層膜に基づく磁気ランダムアクセスメモリのアクセス記憶方法を提供し、それがメモリセルRMLにおける金属芯に印加された電流によってMRAMのライト動作を実現し、メモリセルRMLにおける閉鎖形状磁性多層膜に印加されたトンネル電流によってMRAMのリード動作を実現することであり、具体的には以下のように、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLの磁性多層膜に印加された電流が特定の低閾値IC1（相応電流密度JC1＝10〜102A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）より小さい場合、そのビット層（軟磁性層）の磁化状態が変えられなく、MRAMのリード動作を実現し、
閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯に印加された電流は、電流による磁界が環形に分布されるから、閉鎖形状磁性多層膜の磁化状態を便利に制御でき、具体的な方法は、以下のように通り、閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯に印加された電流が低閾値IC1より大きくかつ高閾値IC2（相応電流密度JC2＝102〜106A/cm2、電流＝電流密度×金属芯断面積）より小さい場合、電流の方向によって閉鎖形状磁性多層膜メモリセルRMLのビット層（軟磁性層）の磁化状態が変えられ、正方向及び負方向の駆動電流によって時計方向または反時計方向の磁界が発生され、ビット層（軟磁性層）及び被ピン磁性層（参照層または硬磁性層）の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対する（即ち、磁化強度が平行または反平行）ように、そのビット層（軟磁性層）の磁化状態が時計方向または反時計方向に沿って配向され、よって、低抵抗及び高抵抗の二種の状態が得られ（即ち、高出力電圧及び低出力電圧の二種の状態が得られ）、つまり、電流の方向を制御することによってMRAMのライト動作が実現できる。
ライト電流が高閾値電流値IC2（即ち、当該閾値電流より大きくなった後）を超えると、被ピン磁性層（または硬磁性層）元の時計方向または反時計方向に沿って配向された磁化状態が反転され、即ち、ビット層（軟磁性層）が被ピン磁性層（参照層または硬磁性層）とともに反転され、同じ磁化強度の配向を生じさせるので、ライト電流が高閾値電流値IC2より小さくなるのが必要となる。即ち、リード電流が低閾値電流IC1より小さく、ライト電流が低閾値電流IC1より大きくて高閾値電流IC2より小さくなるのが必要となる。
3．本発明は、さらに、リード及びライト過程がそれぞれ1つのトランジスタによって制御される、閉鎖形状の、金属芯を含む磁性多層膜に基づく磁気ランダムアクセスメモリを提供し、図11A、図11B及び図11Cに示されるように、
半導体基板に集積された、前記第1及び第2のトランジスタTRセル0（第1及び第2のトランジスタのソース0ｂ1及び0ｂ2、共通ドレイン0a1、低ドープ領域0ｃを含む）からなるメモリリード・ライトコントロールセルアレイと、そのうち、第1のトランジスタがリード動作をスイッチ制御し、第2のトランジスタがライト動作をスイッチ制御する。第1のトランジスタのゲート67がまた第1のワード線67（共通）、第2のトランジスタのゲート63がまた第2のワード線63（共通）であり、
前記トランジスタの共通ドレイン0a1、第1のトランジスタのソース0ｂ1、第2のトランジスタのソース0ｂ2上に第1の導電コンタクトホール3a、第2の導電コンタクトホール3ｂ、第3の導電コンタクトホール3ｂ2がそれぞれ設けられ、その上の第1の遷移金属層4a及び4ｂとそれぞれ接続され、第1のコンタクトホール3a上の遷移金属層4aがまた設けられた接地線4aを構成し、第4のコンタクトホール3ｄが第2の遷移金属層4ｆと接続され、当該第2の遷移金属層4ｆが底部伝導電極として前記円環形または楕円環形の磁性多層膜メモリセル65の下端に接続され、当該円環形または楕円環形の磁性多層膜メモリセル65の上端にビット線４ｃが設けられて接続され、前記の円環形または楕円環形の磁性多層膜メモリセル65の中心箇所に設けられた円形または楕円形の金属芯の上端がビット４ｃと接続され、下端が第1の遷移金属層4ｂと接続され、ビット線4ｃ上に第５の絶縁パッシベーション層1ｆが覆われ、
前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLからなるメモリセル65及びそのアレイを備え、そのうち、メモリセルの幾何構成が閉鎖形状の、金属芯を含む磁性多層膜であり、前記閉鎖形状の金属芯を含む磁性多層膜が、ピン無し型及びピン型の二種を含み、その特徴が前述したとおりである。
本発明に係る閉鎖の、金属芯を含む（又は含まない）形状の磁性多層膜は、通常の磁性多層膜の代わりに、微細加工方法により製造された閉鎖環形構成を用いている。従来技術には通常の非閉鎖環形構成を使用する時に、通常の構成による反磁界及び形状異方性の影響によって、磁性多層膜の磁化状態が変えにくく、デバイス適用には、外部印加された大きい磁界または大きいパルス電流による合成磁界に依存して、その磁化状態を制御する必要があり、電力消耗が大きく、コストが高まり、デバイスの加工、集積及び使用に対して、ノイズ、隣接セル間の磁気結合、磁気干渉、及び熱効果、放熱問題などのような多くの不利要因をもたらし、しかも、デバイスの性能に不良の影響を及ぼした。これに対して、本発明は、磁性多層膜の幾何構成を変えることにより、上記の欠陥を解消でき、磁性多層膜の性能を向上させ、磁性多層膜従来の特徴及び性能を保持する上に、反磁界がなく、磁気異方性が最小であり、磁化状態が変えられやすく、電流による直接制御できるというようなメリットを有し、外部磁界または大きいパルス電流による合成磁界を用いて磁化状態を制御することによる構成及びプロセス上の複雑性が避けられ、大規模製品化の要望に満たされ、即ち、本発明に係る閉鎖の、金属芯を含む（又は含まない）形状の磁性多層膜は、デバイス化の磁気ランダムアクセスメモリ、新型の磁性多層膜センサーの製造に対してより適応する。
〔発明の効果〕
従来技術におけるMRAMのデータライド動作は、ワード線及びビット線による磁界の共同作用に依存して、メモリセルのビット層の磁化状態を制御するので、プロセス構成上、それぞれワード線及びビット線が配置される2つの金属配線層が必要とする。従来技術と比べて、本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリは、新しい環形の磁性多層膜の幾何構成をメモリセルとし、プラス・マイナス2つの方向の分極トンネル電流自身による環形磁界または金属芯においてプラス・マイナス2つの方向の駆動電流による環形磁界により、スピントルク効果と合わせて、データのリード・ライト動作を行い、MRAMの制御がよりやりやすくなる。スピントルク効果によってデータのリード・ライト動作が1本のビット線により完成し、金属芯における電流による環形磁界が、閉鎖形状磁性多層膜のビット層の磁化状態を駆動し、磁界の空間分布がメモリセルの幾何形状とよく整合するように駆動し、デバイスの駆動がよりやすくなる。これらの特徴によって、本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリが、磁界の空間分布の不均一によるマイナスの影響を避け、デバイスの動作性能の安定及びデバイス寿命の延長に役立つとともに、本発明に係る閉鎖形状磁性多層膜に基づく磁気ランダムアクセスメモリが、従来技術にライト動作専用の1本のワード線をなくして、伝統的なMRAM構成の複雑性、製造プロセスの難さ及びコストを大いに低減させ、従来技術に存在された欠点を解消し、MRAMの応用価値を向上させた。
〔発明を実施するための最良の形態〕
実施例1
微細加工方法によってピン無し型の環状磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層（HFM）2Co、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が500nm、外径が800nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のとおりであり、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の環状磁性多層膜が得られる。
実施例2〜７
実施例1と同様な方法に従って、微細加工方法によりピン無し型の環状磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表1に示している。
Figure 2009528672
実施例8
ピン無し型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層（HFM）2Co、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1：1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖形状の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖矩形の環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。その構成模式図は図1に示している。
実施例9
ピン無し型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層（HFM）2Co、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖形状の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖矩形の環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。
実施例10〜15
実施例8及び9と同様な方法に従って、微細加工方法によりピン無し型の閉鎖楕円環状の磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表2に示している。
Figure 2009528672
実施例16
微細加工方法によってピン型の環状磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層（AFM）8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50ｓでプラズマ酸化して形成された絶縁層を中間層（I）3とし、当該中間層上に厚さが3nmの軟磁性層（FM）4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が300nm、外径が600nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の環状磁性多層膜が得られる。
実施例17〜22
実施例3と同様な方法に従って、微細加工方法によりピン型の環状磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表3に示している。
Figure 2009528672
実施例23
ピン型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層（AFM）8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50ｓでプラズマ酸化して形成された絶縁層を中間層（I）3とし、当該中間層上に厚さが3nmの軟磁性層（FM）4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層及び軟磁性層を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1：1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。その構成模式図は図2に示している。
実施例24
ピン型の閉鎖楕円環状の磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層（AFM）8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50ｓでプラズマ酸化して形成された絶縁層を中間層（I）3とし、当該中間層上に厚さが3nmの軟磁性層（FM）4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。
実施例25〜30
実施例23及び24と同様な方法に従って、微細加工方法によりピン型の閉鎖楕円環状の磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表4に示している。
Figure 2009528672
実施例31
微細加工方法によってピン無し型の環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが5nmの下部バッファ導電層1Ru、厚さが3nmの硬磁性層（HFM）2Co、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が500nm、外径が800nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて環形多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、直径が300nmの柱状穴を形成し、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、直径が300nmのAu金属芯６を形成する。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の環状の金属芯を含む磁性多層膜が得られる。
実施例32〜3７
実施例31と同様な方法に従って、微細加工方法によりピン無し型の環状の金属芯を含む磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表5に示している。
Figure 2009528672
実施例38
ピン無し型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層（HFM）2Co、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1：1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心のの位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1：1.2であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯６を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。その構成模式図は図3に示している。
実施例39
ピン無し型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Au、厚さが3nmの硬磁性層（HFM）2Co、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4Co、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、硬磁性層2及び軟磁性層4を堆積する時に50Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環によってフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の100nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1：5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯６を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖矩形の環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが2nmの導電層Auを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン無し型の閉鎖形状磁性多層膜が得られる。
実施例40〜45
実施例38及び39と同様な方法に従って、微細加工方法によりピン無し型の閉鎖の金属芯を含む形状の磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表6に示している。
Figure 2009528672
実施例46
微細加工方法によってピン型の環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSiO2/Si基板に、厚さが25nmの下部バッファ導電層1Cr、厚さが10nmの反強磁性ピン止め層（AFM）8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50ｓでプラズマ酸化して形成された絶縁層を中間層（I）3とし、当該中間層上に厚さが1nmの軟磁性層（FM）4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの誘導磁界を印加する。堆積した磁性多層膜は、背景技術に紹介された微細加工にて、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の環形図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を環形にエッチングし、最後に脱膠剤に浸漬されて除膠して、円環形状の幾何構成を形成し、環の内径が300nm、外径が600nm、幅が300nmである。そして、このエッチング成形された環状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各環形多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて環形多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、直径が300nmの柱状穴を形成し、集束イオンビーム補助堆積法により穴に金属材料Cuを堆積し、直径が300nmのCu金属芯６を形成する。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて環形多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた環形磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の環状の金属芯を含む磁性多層膜が得られる。
実施例47〜52
実施例46と同様な方法に従って、微細加工方法によりピン型の環状の金属芯を含む磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表7に示している。
Figure 2009528672
実施例53
ピン型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層（AFM）8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50ｓでプラズマ酸化して形成された絶縁層を中間層（I）3とし、当該中間層上に厚さが3nmの軟磁性層（FM）4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層８及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が600nm、長軸外径が900nm、楕円環の短軸と長軸の内径比が1：1.2である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1：1.2であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。その構成模式図は図4に示している。
実施例54
ピン型の閉鎖楕円環状の金属芯を含む磁性多層膜を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが0.8mmのSi/SiO2基板に、厚さが2nmの下部バッファ導電層1Au、厚さが10nmの反強磁性ピン止め層（AFM）8 IrMn、厚さが3nmの被ピン磁性層(FM)9 Co90Fe10を順次に堆積し、そして、1nmのAlを堆積し、50ｓでプラズマ酸化して形成された絶縁層を中間層（I）3とし、当該中間層上に厚さが3nmの軟磁性層（FM）4 Co90Fe10、及び厚さが2nmの被覆層5Auを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、被ピン磁性層9及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1：5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が矩形の柱状のAu金属芯６を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明のピン型の閉鎖形状磁性多層膜が得られる。
実施例55〜60
ｖ実施例53及び54と同様な方法に従って、微細加工方法によりピン型の閉鎖環状の金属芯を含む磁性多層膜を製造し、その磁性多層膜の各層の材料及び厚さは表8に示している。
Figure 2009528672
実施例61
ピン無し型の閉鎖楕円環状の両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが3nmの第1の硬磁性層（HFM）21 Co、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層(SFM)４NiFe、厚さが1nmの第2の中間層32Al2O3、厚さが3nmの第2の硬磁性層（HFM）22 Co90Fe10、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、強磁性層を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環状の両中間層型の磁性トンネル接合が得られる。その構成模式図は図5に示している。
実施例62
ピン型の閉鎖楕円環状の両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが10nmの第1の反強磁性ピン止め層81 IrMn、厚さが5nmの第1の被ピン磁性層91CoFeB、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層４Co、厚さが1nmの第2の中間層32Al2O3、厚さが5nmの第2の被ピン磁性層CoFeB、厚さが10nmの第2の反強磁性ピン止め層IrMn、及び厚さが4nmの被覆層Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、第1の反強磁性ピン止め層81、第2の反強磁性ピン止め層82、第1の被ピン磁性層91、第2の被ピン磁性層92及び軟磁性層4を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させ、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環状の両中間層型の磁性トンネル接合が得られる。その構成模式図は図6に示している。
実施例63
ピン無し型の閉鎖楕円環状の金属芯を含む両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが3nmの第1の硬磁性層（HFM）21 Co、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層(SFM)４ NiFe、厚さが1nmの第2の中間層32Al2O3、厚さが3nmの第2の硬磁性層（HFM）22 Co90Fe10、及び厚さが4nmの被覆層5Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、強磁性層を堆積する時に150Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1：5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が楕円形の柱状のAu金属芯６を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環形の金属芯を含む両中間層型の磁性トンネル接合が得られる。その構成模式図は図７に示している。
実施例64
ピン型の閉鎖楕円環状の金属芯を含む両中間層型の磁性トンネル接合を製造すること
高真空マグネトロンスパッタリング機器により、通常の方法で洗浄された厚さが1mmのSiO2/Si基板に、厚さが2nmの下部バッファ導電層1Ta、厚さが10nmの第1の反強磁性ピン止め層81 IrMn、厚さが5nmの第1の被ピン磁性層91CoFeB、厚さが1nmの第1の中間層31Al2O3、厚さが1nmの軟磁性層４Co、厚さが1nmの第2の中間層32Al2O3、厚さが5nmの第2の被ピン磁性層92CoFeB、厚さが10nmの第2の反強磁性ピン止め層82IrMn、及び厚さが4nmの被覆層Ruを順次に堆積する。上記の磁性多層膜の成長条件は、バックグラウンド真空が5×10-7Pa、スパッタ用高純度アルゴン圧が0.07Pa、スパッタパワーが120W、サンプルホーダ回転速度が20ｒｍｐ、成長温度が室温、成長速度が0.3〜1.1A/ｓ、成長時間が薄膜厚さ/成長速度であり、第1の反強磁性ピン止め層81、第2の反強磁性ピン止め層82、第1の被ピン磁性層91、第2の被ピン磁性層92及び軟磁性層4を堆積する時に50Oeの平面誘導磁界を印加する。堆積した磁性多層膜は、従来技術における微細加工技術を用いて、即ち、まず、ペースティング、プリベークを経て、電子ビーム露光機に、需要の閉鎖形状の楕円環に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、閉鎖形状の楕円環の幾何構成を形成し、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。そして、このエッチング成形された閉鎖形状磁性多層膜に、マグネトロンスパッタリング、電子ビーム蒸着、パルスレーザ堆積、電気化学堆積、分子ビームエピタキシーなどのような通常の薄膜成長手段により、一層の50nm厚のSiO2絶縁層を堆積して、各閉鎖環形の多層膜を埋め込んで互いに隔離させる。従来技術における微細加工技術を用いて、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜の幾何中心の位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、横断面が楕円形の柱状穴を形成し、そのうち、楕円形の短軸が300nm、短軸と長軸の比が1：5であり、そして、集束イオンビーム補助堆積法により穴に金属材料Auを堆積し、1つの横断面が楕円形の柱状のAu金属芯６を形成し、断面形状が上記記載されるとおりである。そして、従来技術における微細加工技術によりエッチングして、即ち、まず、集束イオンビーム機器にて閉鎖環形の多層膜が堆積された位置に合わせ、次に、集束イオンビームエッチング法によってSiO2絶縁層をエッチングして、絶縁層下に埋め込まれた閉鎖形状磁性多層膜を露出させる。最後に、高真空マグネトロンスパッタリング機器により、一層の厚さが5nmの導電層Cuを堆積し、成長条件が上記のように、通常の半導体微細加工プロセスを用いて電極を加工し、即ち、まず、ペースティング、プリベークを経て、紫外、深紫外露光機に、パターニングすべき図形を持つフォトリソグラフィ版により露光し、そして、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜上の導電層を四つの電極の形状にエッチングし、最後に脱膠剤に浸漬されて除膠して、本発明の閉鎖楕円環形の金属芯を含む両中間層型の磁性トンネル接合が得られる。その構成模式図は図８に示している。
実施例65
図９A-Cに示されるように、磁気ランダムアクセスメモリのメモリセルアレイが、大量のMRAMセルからなり、1つのMRAMセルには、1つの閉鎖楕円環形の磁性多層膜メモリセル（RML）65、トランジスタ（TR）0、第1の遷移金属層（TM）4ｂ、コンタクトホール（3a、3ｂ）、及び1組の配線であるビット線（BL）4ｃ、ワード線（WL）62、接地線（GND）4aを含む。
当該閉鎖楕円環形の磁性多層膜メモリセル（RML）65における磁性多層膜は、第1の遷移金属層（TM）4ｂ上に、厚さが2nmの下部バッファ導電層1Au、厚さが5nmの硬磁性層（HFM）2CoFe、厚さが1nmの中間層（I）3Cu、厚さが1nmの軟磁性層（SFM）4NiFe、及び厚さが4nmの被覆層5Ru、厚さが10nmの導電層Auが成長される構成であり、閉鎖形状構成の製造が既に他の特許出願に詳しく記載され、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。
当該閉鎖楕円環形の磁性多層膜メモリセル（RML）65とトランジスタ（TR）0とが、第1の遷移金属層（TM）4ｂ及びコンタクトホール（3ｂ）を介して互いに接続されている。レイアウトで、ビット線（BL）4ｃが閉鎖楕円環形の磁性多層膜メモリセル（RML）65の上方に配置され、かつ、閉鎖形状磁性多層膜メモリセル（RML）65と直接接続されている。
図９Bに示されるように、MRAMセル全体が幾つかの層1a、1b、1c、1ｆからなり、これらの層における非機能領域がSiO2などのような絶縁埋め込み媒体により埋め込まれている。MRAMセルにおいて、金属配線層が2層しかなく、即ち、ビット線（BL）4ｃ及び接地線（GND）4a、第1の遷移金属層（TM）4ｂであり、閉鎖形状磁性多層膜メモリセル（RML）65がビット線（BL）4ｃの下方に配置され、かつ、その上部電極がビット線（BL）4ｃと直接接続され、閉鎖形状磁性多層膜メモリセル（RML）65の下部電極が遷移金属層（TM）4ｂ、コンタクトホール（3ｂ）を介してトランジスタ（TR）0のドレイン（0ｂ）と接続されている。
MRAMセルのリード・ライト動作において、背景技術に紹介されたスピントルク効果により、ビット線（BL）4ｃにおける電流が低閾値IC1（相応電流密度JC1＝102A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）より小さい場合、ビット線（BL）4ｃにおける電流によって閉鎖形状磁性多層膜メモリセル（RML）65の磁化状態が変えられなく、MRAMのリード動作を実現し、ビット線（BL）4ｃにおける電流が上記の低閾値IC1より大きくて高閾値IC2（相応電流密度JC2＝105A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）より小さい場合、ビット線（BL）4ｃにおける電流方向によって閉鎖形状磁性多層膜メモリセル（RML）65のビット層（軟磁性層または軟磁性層）の磁化状態が決定され、ビット層（軟磁性層または軟磁性層）及び被ピン磁性層（または硬磁性層）の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対し（即ち、磁化強度が平行または反平行）、低抵抗及び高抵抗の二種の状態が得られ（即ち、高出力電圧及び低出力電圧の二種の状態が得られ）、つまり、電流の方向を制御することによってMRAMのライト動作を実現できる。これは、本実施例に係るMRAMのスピントルク効果による動作原理である。
そのため、図９A、９Bに示されるセルを例にして、MRAMのアドレス読み出し動作において、まず、選択されたワード線（WL）６2によって、トランジスタ（TR）0がオン状態で動作するように適当なレベルが供給され、次に、選択されたビット線（BL）４ｃによって、低閾値IC1より小さい値である読み出し電流が供給され、当該読み出し電流が、ビット線BL1（４ｃ）から閉鎖形状磁性多層膜メモリセル（RML）65、第1の遷移金属層（TM）4ｂ、コンタクトホール（3ｂ）、トランジスタ（TR）0のドレイン（0ｂ）、トランジスタ（TR）0のソース（0a）、コンタクトホール（3a）を介して接地線（GND）4aに達し、閉鎖形状磁性多層膜メモリセル（RML）65のビット層（軟磁性層または軟磁性層）現在の磁化状態が得られ、即ち、MRAMセルに記憶されたデータが得られる。MRAMのアドレス書き込み動作において、まず、選択されたワード線（WL）６2によって、トランジスタ（TR）0がオン状態で動作するように適当なレベルが供給され、次に、選択されたビット線（BL）４ｃによって、低閾値IC1より大きくて高閾値IC2より小さい値である書き込み電流が供給され、スピントルク効果の作用のため、閉鎖形状磁性多層膜メモリセル（RML）65の磁化状態が書き込み電流の方向によって決定されるものであり、よって、書き込み電流が、ビット線（BL）４ｃから閉鎖形状磁性多層膜メモリセル（RML）65、第1の遷移金属層（TM）4ｂ、コンタクトホール（3ｂ）、トランジスタ（TR）0のドレイン（0ｂ）、トランジスタ（TR）0のソース（0a）、コンタクトホール（3a）を介して接地線（GND4a）に達すると、閉鎖形状磁性多層膜メモリセル（RML）65のビット層（軟磁性層）の磁化状態が直ちに書き込み電流によって書き込まれ、そこで、MRAMセルへのデータ書き込みが完成する。
実施例66
図10A-Cに示されるように、磁気ランダムアクセスメモリのメモリセルアレイが、大量のMRAMセルからなり、1つのMRAMセルには、1つの閉鎖楕円環形の磁性多層膜メモリセル65、閉鎖楕円環形の磁性多層膜メモリセル65の幾何中心に配置された金属芯６、トランジスタ0、第1の遷移金属層4ｂ、コンタクトホール（3a、3ｂ）、及び1組の配線である第1のビット線4e、第2のビット線4ｄ、ワード線62、接地線4aを含む。閉鎖楕円環形の磁性多層膜メモリセル65とトランジスタ0とが、第1の遷移金属層4ｂ及びコンタクトホール3ｂを介して互いに接続されている。レイアウトで、第2のビット線4ｄが閉鎖楕円環形の磁性多層膜メモリセル65の上方に配置され、かつ、当該閉鎖楕円環形の磁性多層膜メモリセルと直接接続され、第1のビット線4eが第2のビット線4ｄの上方に配置され、かつ、第2のビット線4ｄに平行し、両者間が絶縁層1eによって隔離される。
当該閉鎖楕円環形の磁性多層膜メモリセル65における磁性多層膜は、第1の遷移金属層4ｂ上に、厚さが10nmの下部バッファ導電層1Cr、厚さが10nmの反強磁性ピン止め層8PtMn、厚さが2nmの被ピン磁性層9Ni79Fe21、厚さが0.8nmの中間層（I）3TiO、厚さが1nmの軟磁性層4Ni79Fe21、及び厚さが2nmの被覆層5Ptが成長される構成であり、楕円環の短軸内径が500nm、短軸外径が800nm、長軸内径が2500nm、長軸外径が2800nm、楕円環の短軸と長軸の内径比が1：5である。閉鎖形状磁性多層膜メモリセル65の幾何中心に配置された金属芯６は断面が楕円形のAu金属芯であり、楕円形の短軸が300nm、短辺と長辺の幅比が1：5である。
図10Bに示されるように、MRAMセル全体が幾つかの層1a、1b、1c、1e、1ｆからなり、これらの層における非機能領域がSiO2などのような絶縁埋め込み媒体により埋め込まれている。MRAMセルにおいて、金属配線層が3層しかなく、即ち、第1のビット線4e、第2のビット線4ｄ及び接地線GND4a、第1の遷移金属層4ｂであり、閉鎖形状磁性多層膜メモリセル65が第2のビット線4ｄの上方に配置され、かつ、その上部電極が第1のビット線4eと直接接続され、閉鎖形状磁性多層膜メモリセル65の下部電極が第1の遷移金属層4ｂ、コンタクトホール3ｂを介してトランジスタ0のドレイン0ｂと接続されている。閉鎖形状磁性多層膜メモリセル65の幾何中心に配置された金属芯６は、頂部の第1のビット線4e及び底部の第1の遷移金属層4ｂと直接接続されている。
そのため、図10A、10Bに示されるセルを例にして、MRAMのアドレス読み出し動作において、まず、選択されたワード線６2によって、トランジスタ0がオン状態で動作するように適当なレベルが供給され、次に、選択された第2のビット線４ｄによって、低閾値IC1より小さい値である読み出し電流（相応電流密度JC1＝102A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）が供給され、当該読み出し電流が、第2のビット線から閉鎖形状磁性多層膜メモリセル65、第1の遷移金属層4ｂ、コンタクトホール3ｂ、トランジスタ0のソース0ｂ、トランジスタ0のドレイン0a、コンタクトホール3aを介して接地線4aに達し、閉鎖形状磁性多層膜メモリセル65のビット層（軟磁性層または軟磁性層）現在の磁化状態が得られ、即ち、MRAMセルに記憶されたデータが得られる。MRAMのアドレス書き込み動作において、まず、選択されたワード線６2によって、トランジスタ0がオン状態で動作するように適当なレベルが供給され、次に、選択された第1のビット線４eによって、低閾値IC1より大きくて高閾値IC2より小さい値である書き込み電流（相応電流密度JC2＝105A/cm2、電流＝電流密度×金属芯断面積）が供給され、書き込み電流による磁界も環形に分布されるので、ビット層（軟磁性層4）と被ピン磁性層9の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対する（即ち、磁化強度が平行または反平行）ように、閉鎖形状磁性多層膜メモリセル65のビット層（軟磁性層4）の磁化状態が時計方向または反時計方向に配向されて制御でき、低抵抗及び高抵抗の二種の状態が得られ（即ち、高出力電圧及び低出力電圧の二種の状態が得られ）、つまり、電流の方向を制御することによってMRAMのライト動作を実現できる。書き込み電流が、第1のビット線４eから金属芯6、第1の遷移金属層4ｂ、コンタクトホール3ｂ、トランジスタ0のソース0ｂ、トランジスタ0のドレイン0a、コンタクトホール（3a）を介して接地線4aに達すると、閉鎖形状磁性多層膜メモリセル65のビット層（軟磁性層4）の磁化状態が直ちに書き込み電流によって書き込まれ、そこで、MRAMセルへのデータ書き込みが完成する。
実施例6７
図11A-Cに示されるように、磁気ランダムアクセスメモリのメモリセルアレイが、大量のMRAMセルからなり、1つのMRAMセルには、1つの閉鎖楕円環形の磁性多層膜メモリセル65、閉鎖楕円環形の磁性多層膜メモリセル65の幾何中心に配置された金属芯６、トランジスタ0、第1の遷移金属層4ｂ、接地線４a、コンタクトホール（3a、3ｂ、3ｂ2）、及び1組の配線であるビット線4ｃ、第2のワード線63、第1のワード線67、接地線4aを含む。閉鎖楕円環形の磁性多層膜メモリセル65とトランジスタ0とが、第1の遷移金属層4ｂ及びコンタクトホール3ｂを介して互いに接続されている。レイアウトで、ビット線4ｃが閉鎖楕円環形の磁性多層膜メモリセル65の上方に配置され、かつ、閉鎖楕円環形の磁性多層膜メモリセル65と直接接続されている。
当該閉鎖楕円環形の磁性多層膜メモリセル65における磁性多層膜は、第2の遷移金属層4ｆ上に、厚さが2nmの下部バッファ導電層1Ta、厚さが5nmの反強磁性ピン止め層8IｒMn、厚さが2nmの被ピン磁性層（FM）9 CoFeB、厚さが0.8nmの中間層（I）3Al2O3、厚さが1nmの軟磁性層（FM）4CoFeB、及び厚さが2nmの被覆層5Taが成長される構成であり、楕円環の短軸内径が1000nm、短軸外径が2000nm、長軸内径が5000nm、長軸外径が6000nm、楕円環の短軸と長軸の内径比が1：5である。閉鎖楕円環形の磁性多層膜メモリセル65の幾何中心に配置された金属芯６は断面が楕円形のAu金属芯6であり、楕円形の短軸が500nm、短辺と長辺の幅比が1：5である。
図11Bに示されるように、MRAMセル全体が幾つかの層1a、1b、1c、1ｄ、1ｆからなり、これらの層における非機能領域がSiO2などのような絶縁埋め込み媒体により埋め込まれている。MRAMセルにおいて、金属配線層が3層しかなく、即ち、ビット線4ｃ、第2の遷移金属層4ｆ、第1の遷移金属層4ｂであり、閉鎖形状磁性多層膜メモリセル65がビット線4ｃの下方に配置され、かつ、その上部電極がビット線4ｃと直接接続され、閉鎖形状磁性多層膜メモリセル65の下部電極が第1の遷移金属層4ｂ、コンタクトホール3ｂ、コンタクトホール3ｄを介してトランジスタ0の第１のドレイン0ｂ1と接続されている。閉鎖形状磁性多層膜メモリセル65の幾何中心に配置された金属芯６は、頂部のビット線4ｃ及び底部の第2の遷移金属層4ｆと直接接続され、トランジスタ0が2つの動作領域からなり、この2つの動作領域が同一のドレイン0a1を共用し、第1のトランジスタ及び第2のトランジスタのソースがそれぞれ0ｂ1及び0ｂ2であり、2つのトランジスタ各々の動作状態が、それぞれゲート上方に配置された第1のワード線67及び第2のワード線63から供給されたレベルによって制御されている。
そのため、図11A、11Bに示されるセルを例にして、MRAMのアドレス読み出し動作において、まず、選択されたワード線６7によって、トランジスタ0の第1のトランジスタがオン状態で動作するように適当なレベルが供給され、次に、選択されたビット線４ｃによって、低閾値IC1より小さい値である読み出し電流（相応電流密度JC1＝102A/cm2、電流＝電流密度×閉鎖形状磁性多層膜断面積）が供給され、当該読み出し電流が、ビット線4ｃから閉鎖形状磁性多層膜メモリセル65、第2の遷移金属層4ｆ、コンタクトホール3ｂ、第1の遷移金属層4ｂ、コンタクトホール3ｂ、トランジスタ0の第1のソース0ｂ1、トランジスタ0の共通ドレイン0a1、コンタクトホール3aを介して接地線4aに達し、閉鎖形状磁性多層膜メモリセル65のビット層（軟磁性層4）現在の磁化状態が得られ、即ち、MRAMセルに記憶されたデータが得られる。MRAMのアドレス書き込み動作において、まず、選択された第2のワード線６3によって、トランジスタ0第2のトランジスタがオン状態で動作するように適当なレベルが供給され、次に、選択されたビット線４ｃによって、低閾値IC1より大きくて高閾値IC2より小さい値である書き込み電流（相応電流密度JC2＝105A/cm2、電流＝電流密度×金属芯断面積）が供給され、書き込み電流による磁界も環形に分布されるので、ビット層（軟磁性層4）と被ピン磁性層9の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対する（即ち、磁化強度が平行または反平行）ように、閉鎖形状磁性多層膜メモリセル65のビット層（軟磁性層4）の磁化状態が時計方向または反時計方向に配向されて制御でき、低抵抗及び高抵抗の二種の状態が得られ（即ち、高出力電圧及び低出力電圧の二種の状態が得られ）、つまり、電流の方向を制御することによってMRAMのライト動作を実現できる。書き込み電流が、ビット線４ｃから金属芯6、第1の遷移金属層4ｂ、コンタクトホール3ｂ2、トランジスタ0の第2のソース0ｂ2、トランジスタ0の共通ドレイン0a、コンタクトホール3aを介して接地線4aに達すると、閉鎖形状磁性多層膜メモリセル65のビット層（軟磁性層4）の磁化状態が直ちに書き込み電流によって書き込まれ、そこで、MRAMセルへのデータ書き込みが完成する。
なお、本実施例に係る環形が方形環、矩形環、三角形環、六角形環、五辺形環でもよく、本実施例における磁性多層膜が、上記記載されたような他の構成でもよい。また、環のサイズ、芯の直径サイズ、及び環が構成する材料については、既に特許出願したので、ここで詳述しない。
図１は、本発明に係るピン無し型、シングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図１−１が上面図である。 図１は、本発明に係るピン無し型、シングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図１−２が断面構成図である。 図２は、本発明に係るピン無し型、シングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図２−１が上面図である。 図２は、本発明に係るピン無し型、シングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図２−２が断面構成図である。 図３は、本発明に係るピン無し型の、金属芯を含むシングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図３−１が上面図である。 図３は、本発明に係るピン無し型の、金属芯を含むシングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図３−２が断面構成図である。 図４は、本発明に係るピン型の、金属芯を含むシングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図４−１が上面図である。 図４は、本発明に係るピン型の、金属芯を含むシングルバリアの閉鎖楕円環状の磁性多層膜の構成模式図であり、図４−２が断面構成図である。 図５は、本発明に係るピン無し型の、閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図５−１が上面図である。 図５は、本発明に係るピン無し型の、閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図５−２が断面構成図である。 図６は、本発明に係るピン型の、閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図６−１が上面図である。 図６は、本発明に係るピン型の、閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図６−２が断面構成図である。 図７は、本発明に係るピン無し型の、金属芯を含む閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図７−１が上面図である。 図７は、本発明に係るピン無し型の、金属芯を含む閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図７−２が断面構成図である。 図８は、本発明に係るピン型の、金属芯を含む閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図８−１が上面図である。 図８は、本発明に係るピン型の、金属芯を含む閉鎖楕円環状の両中間層磁性トンネル接合多層膜の構成模式図であり、図８−２が断面構成図である。 図９Ａは、実施例６５における閉鎖形状（円環状及び楕円環状を含む）の磁性多層膜に基づく磁気ランダムアクセスメモリのMRAMセルの構成模式図である。 図９Ｂは、実施例６５における閉鎖形状（円環状及び楕円環状を含む）の磁性多層膜に基づく磁気ランダムアクセスメモリのMRAMセルの構成模式図である。 図９Ｃは、実施例６５における閉鎖形状（円環状及び楕円環状を含む）の磁性多層膜に基づく磁気ランダムアクセスメモリのMRAMセルの構成模式図である。 図１０Ａは、実施例６６における閉鎖形状（円環状及び楕円環状を含む）の、金属芯を含む磁性多層膜に基づく、1つのトランジスタにより1つのメモリセルのリード及びライト過程を制御するとともに金属芯における電流による磁界駆動方式により動作する磁気ランダムアクセスメモリのMRAMセルの構成模式図である。 図１０Ｂは、実施例６６における閉鎖形状（円環状及び楕円環状を含む）の、金属芯を含む磁性多層膜に基づく、1つのトランジスタにより1つのメモリセルのリード及びライト過程を制御するとともに金属芯における電流による磁界駆動方式により動作する磁気ランダムアクセスメモリのMRAMセルの構成模式図である。 図１０Ｃは、実施例６６における閉鎖形状（円環状及び楕円環状を含む）の、金属芯を含む磁性多層膜に基づく、1つのトランジスタにより1つのメモリセルのリード及びライト過程を制御するとともに金属芯における電流による磁界駆動方式により動作する磁気ランダムアクセスメモリのMRAMセルの構成模式図である。 図１１Ａは、実施例６７における閉鎖形状（円環状及び楕円環状を含む）の、金属芯を含む磁性多層膜に基づく、2つのトランジスタにより1つのメモリセルのリード及びライト過程をそれぞれ制御するとともに金属芯における電流による磁界駆動方式により動作する磁気ランダムアクセスメモリのMRAMセルの断面構成図である。 図１１Ｂは、実施例６７における閉鎖形状（円環状及び楕円環状を含む）の、金属芯を含む磁性多層膜に基づく、2つのトランジスタにより1つのメモリセルのリード及びライト過程をそれぞれ制御するとともに金属芯における電流による磁界駆動方式により動作する磁気ランダムアクセスメモリのMRAMセルの断面構成図である。 図１１Ｃは、実施例６７における閉鎖形状（円環状及び楕円環状を含む）の、金属芯を含む磁性多層膜に基づく、2つのトランジスタにより1つのメモリセルのリード及びライト過程をそれぞれ制御するとともに金属芯における電流による磁界駆動方式により動作する磁気ランダムアクセスメモリのMRAMセルの断面構成図である。
図１から図８には、1がバッファ導電層、2が硬磁性層、3が中間層、４が軟磁性層、5が被覆層、6が金属芯、8が反強磁性ピン止め層、9が被ピン磁性層、21が第1の硬磁性層、22が第2の硬磁性層、31が第1の中間層、32が第2の中間層、81が第1の反強磁性ピン止め層、82が第2の反強磁性ピン止め層、91が第1の被ピン磁性層、92が第2の被ピン磁性層、31が第1の中間層、32が第2の中間層である。
図９から図１１には、0がトランジスタTR、0aがトランジスタTRのドレイン、0bがトランジスタTRのソース、0b1及び0b2がそれぞれ第1のトランジスタ及び第2のトランジスタのソース、0cがトランジスタ低ドープ領域、62がトランジスタ0のゲート（ワード線WL）、63及び67がそれぞれ第2のトランジスタ及び第1のトランジスタのゲート（第1のワード線WL1及び第2のワード線WL2）、1a、1b、1c、1d、1eがMRAMセルにおける各絶縁層、1fが絶縁パッシベーション層、3aが第1の導電コンタクトホール、3bが第2の導電コンタクトホール、3b2が第3の導電コンタクトホール、4aが接地線GND、4bが第1の遷移金属層、4eが第1のビット線、4dが第2のビット線、65が閉鎖形状磁性多層膜メモリセルRMLである。

Claims (20)

  1. 基板上に堆積された通常の磁性多層膜の各層を含む、幾何形状を有する磁性多層膜であって、前記磁性多層膜は横断面が閉鎖の楕円環形であり、当該磁性多層膜における強磁性を有する薄膜層の磁気モーメントまたは磁束が、時計方向または反時計方向の閉鎖状態に形成されていることを特徴とする幾何形状を有する磁性多層膜。
  2. 前記楕円環形の磁性多層膜の横断面における内環の短軸が10〜100000nm、短軸と長軸の比が1：1〜5、楕円外環の短軸が20〜200000nm、環幅が10〜100000nmであり、前記短軸と長軸の比が1：1である楕円環形が、即ち円環形であることを特徴とする請求項1に記載された磁性多層膜。
  3. 前記横断面が閉鎖の楕円環形である磁性多層膜は、ピン無し型の磁性多層膜であり、バッファ導電層、硬磁性層、中間層、軟磁性層及び被覆層を含み、
    前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
    前記硬磁性層が巨大磁気抵抗効果の材料からなり、厚さが2〜20nmであり、
    前記中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0．5〜10nmであり、
    前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、前記軟磁性層の厚さが1〜20nmであり、
    前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性多層膜。
  4. 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
    前記硬磁性層の構成材料がCo、Fe、Ni、CoFe、NiFeCo、CoFeB、またはCoFeSiBであり、
    前記中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
    前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であり、当該合金がNiFe、CoFeSiB、またはNiFeSiB、或いは非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはCo2MnSi、Co2Cr0.6Fe0.4Alであり、
    前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項3に記載された磁性多層膜。
  5. 前記閉鎖形状磁性多層膜がピン型の磁性多層膜であり、バッファ導電層、反強磁性ピン止め層、被ピン磁性層、中間層、軟磁性層及び被覆層を含み、
    前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
    前記反強磁性ピン止め層が、反強磁性を有する合金からなり、厚さが3〜30nmであり、
    前記被ピン磁性層の構成材料が高いスピン分極率を有する強磁性金属であり、厚さが2〜20nmであり、
    前記中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0．5〜10nmであり、
    前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、厚さが1〜20nmであり、
    前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性多層膜。
  6. 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
    前記反強磁性ピン止め層の構成材料がIrMn、FeMn、PtMn、CrMn、またはPt(Cr,Mn)合金であり、
    前記被ピン磁性層の構成材料がFe、Co、Ni、またはその合金であり、
    前記中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
    前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であり、或いは非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはNiFeSiB、或いはHeusler合金であり、
    前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項5に記載された磁性多層膜。
  7. 前記閉鎖形状磁性多層膜が、ピン無し型の閉鎖形状の両中間層磁性多層膜であり、バッファ導電層、第1の硬磁性層、第1の中間層、軟磁性層、第2の中間層、第2の硬磁性層及び被覆層を含み、
    前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
    前記第1及び第2の硬磁性層が巨大磁気抵抗効果の材料からなり、厚さが2〜20nmであり、
    前記第1及び第2の中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0．5〜10nmであり、
    前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、前記軟磁性層の厚さが1〜20nmであり、
    前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性多層膜。
  8. 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
    前記第1及び第2の硬磁性層の構成材料がCo、Fe、Ni、CoFe、NiFeCo、CoFeB、またはCoFeSiBであり、
    前記第1及び第2の中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
    前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であるNiFe、CoFeSiB、NiFeSiB、または非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはCo2MnSi、Co2Cr0.6Fe0.4Alであり、
    前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項7に記載された磁性多層膜。
  9. 前記閉鎖形状磁性多層膜がピン型の閉鎖形状の両中間層磁性多層膜であり、バッファ導電層、第1の反強磁性ピン止め層、第1の被ピン磁性層、第1の中間層、軟磁性層、第2の中間層、第2の被ピン磁性層、第2の反強磁性ピン止め層及び被覆層を含み、
    前記バッファ導電層が金属材料からなり、厚さが2〜200nmであり、
    前記第1及び第2の反強磁性ピン止め層が、反強磁性を有する合金からなり、厚さが3〜30nmであり、
    前記第1及び第2の被ピン磁性層の構成材料が高いスピン分極率を有する強磁性金属であり、厚さが2〜20nmであり、
    前記第1及び第2の中間層が非磁性金属層または絶縁体バリア層からなり、中間層の厚さが0．5〜10nmであり、
    前記軟磁性層の構成材料は、スピン分極率が高くて保磁力が小さい強磁性材料であり、厚さが1〜20nmであり、
    前記被覆層が、酸化されにくい金属材料からなり、厚さが2〜20nmであることを特徴とする請求項1に記載された磁性多層膜。
  10. 前記バッファ導電層の構成材料がTa、Ru、Cr、Au、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であり、
    前記第1及び第2の反強磁性ピン止め層の構成材料がIrMn、FeMn、PtMn、CrMn、またはPt(Cr,Mn)合金であり、
    前記第1及び第2の被ピン磁性層の構成材料がFe、Co、Ni、またはその合金であり、
    前記第1及び第2の中間層の非磁性金属層がTi、Zn、ZnMn、Cr、Ru、Cu、V、またはTiCであり、前記中間層の絶縁体バリア層がAl2O3、MgO、TiO、ZnO、(ZnMn)O、CrO、VO、またはTiCOであり、
    前記軟磁性層の構成材料がCo、Fe、Ni、またはそれらの金属合金であり、或いは非結晶Co100-x-yFexByであり、ただし、0<x<100、0<y≦20であり、またはNiFeSiB、或いはHeusler合金であり、
    前記被覆層の構成材料がTa、Cu、Ru、Pt、Ag、Au、Crまたはその合金であることを特徴とする請求項９に記載された磁性多層膜。
  11. 請求項1記載の磁性多層膜を製造する製作方法であって、
    1）1つの基板を選択し、通常の方法で洗浄した後、通常の薄膜成長機器に下部バッファ導電層を堆積するステップと、
    2）通常の薄膜成長手段により、下部バッファ導電層に磁性多層膜の各層を順次に堆積し、磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
    3）微細加工プロセスを用いて、ステップ2）により得られた基板に磁性多層膜が堆積されたフィルムベースを、閉鎖形状の円環または楕円環状構成に微細加工プロセス加工するステップと、そのうち、前記微細加工プロセスの具体的なステップが、まず、ペースティング、プリベークを経て、紫外、深紫外露光または電子ビーム露光機に、需要の閉鎖形状の図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠することであり、
    4）ステップ3）により得られたエッチング成形された閉鎖形状磁性多層膜に、通常の薄膜成長手段により、一層の100〜1000nmの絶縁層を堆積し、各閉鎖環形の多層膜を埋め込んで、異なるユニットに互いに隔離されるステップと、
    5）微細加工プロセスである紫外、深紫外露光または電子ビーム露光方法、及び集束イオンビームエッチングまたは化学反応ドライエッチング或いは化学反応ウェットエッチングにより、閉鎖形状の多層膜が堆積された位置に、絶縁層をエッチングして絶縁層下に埋め込まれた磁性多層膜を露出させ、本発明の閉鎖形状磁性多層膜が得られるステップと、
    を含むことを特徴とする製作方法。
  12. 前記磁性多層膜の幾何中心位置において、対応形状の横断面を有する１つの金属芯をさらに備えることを特徴とする請求項1、3、5、７、９に記載された磁性多層膜。
  13. 前記楕円形状の金属芯の短軸が5〜50000nmであり、楕円形状の短軸と長軸の比が1：1〜5であることを特徴とする請求項12に記載された磁性多層膜。
  14. 金属芯を含む閉鎖形状の磁性多層膜であって、前記金属芯の材料がAu、Ag、Pt、Ta、W、Ti、Cu、Al、またはSi-Al合金であることを特徴とする請求項13に記載された磁性多層膜。
  15. 請求項14に記載された金属芯を含む閉鎖形状磁性多層膜を製造する方法であって、
    1）1つの基板を選択し、通常の方法で洗浄した後、通常の薄膜成長機器に、後続加工する際に導電電極となる下部バッファ導電層を堆積するステップと、
    2）通常の薄膜成長手段により、下部バッファ導電層に磁性多層膜の各層を順次に堆積し、磁性層を堆積する時、50〜5000Oeの平面誘導磁界を選択して印加するステップと、
    3）微細加工プロセス及び方法を用いて、ステップ2）に磁性多層膜が堆積された基板を、閉鎖形状の円環または楕円環状構成に加工するステップと、そのうち、前記微細加工プロセスの具体的なステップが、まず、ペースティング、プリベークを経て、紫外、深紫外露光または電子ビーム露光機に、需要の閉鎖形状の図形に基づいてフィルムベースを露光し、現像、定着、ポストベークをし、イオンエッチング法により磁性多層膜を閉鎖形状にエッチングし、最後に脱膠剤に浸漬されて除膠することであり、
    4）ステップ3）により得られたエッチング成形された閉鎖形状磁性多層膜に、通常の薄膜成長手段により、一層の100〜1000nmの絶縁層を堆積し、各閉鎖環形の多層膜を埋め込んで、異なるユニットに互いに隔離されるステップと、
    5）微細加工プロセスにより、閉鎖環状多層膜の幾何中心位置に、形状が閉鎖形状磁性多層膜の形状と整合する、横断面が円環形または楕円形状である1つの金属芯を製造するステップと、
    6）微細加工プロセスである紫外、深紫外露光または電子ビーム露光方法、及び集束イオンビームエッチングまたは化学反応ドライエッチング或いは化学反応ウェットエッチングにより、閉鎖形状の多層膜が堆積された位置に、絶縁層をエッチングして絶縁層下に埋め込まれた磁性多層膜を露出させ、本発明の金属芯を含む閉鎖形状磁性多層膜が得られるステップ、
    を含むことを特徴とする磁性多層膜の製造方法。
  16. 請求項1、3、5、７、９に記載された磁性多層膜の磁性メモリセルにより製造される磁気ランダムアクセスメモリであって、
    半導体基板に集積された、トランジスタセルからなるメモリリード・ライトコントロールセルアレイと、
    メモリセル及びそのアレイと、
    前記トランジスタセル及び磁性多層膜メモリセルに接続された遷移金属層と、
    ワード線、ビット線及び接地線とを含み、そのうち、前記ワード線がまた前記トランジスタのゲートであり、前記ビット線が前記磁性多層膜メモリセルの上に配置され、前記ワード線と互いに垂直し、しかも、前記磁性多層膜メモリセルと直接接続されている磁気ランダムアクセスメモリにおいて、
    前記磁性多層膜メモリセルは磁性多層膜の横断面が閉鎖の楕円環形であり、当該閉鎖の楕円環形の横断面における内環の短軸が10〜100000nmであり、短軸と長軸の比が1：1〜5、楕円外環の短軸が20〜200000nmであり、環幅が10〜100000nmであり、前記短軸と長軸の比が1：1である楕円環形が、即ち円環形であることを特徴とする磁気ランダムアクセスメモリ。
  17. 請求項14に記載された磁性多層膜の磁性メモリセルにより製造される磁気ランダムアクセスメモリであって、
    半導体基板に集積された、トランジスタセルからなるメモリリード・ライトコントロールセルアレイと、
    メモリセル及びそのアレイと、そのうち、前記メモリセルを構成する磁性多層膜の幾何中心位置に対応形状の横断面の金属芯を有し、
    前記トランジスタセルと閉鎖形状の、金属芯を含む磁性多層膜メモリセルとを接続する遷移金属層と、
    ワード線、二本のビット線とを含み、前記ワード線はまた前記トランジスタのゲートであり、前記二本のビット線が前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルの上に配置され、そのうち、第1のビット線が前記ワード線と互いに垂直し、しかも、前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルと直接接続され、第2のビット線が前記閉鎖形状の、金属芯を含む磁性多層膜メモリセルにおける金属芯と直接接続され、しかも、一層の絶縁層を介して第1のビット線と互いに隔離されることを特徴とする磁気ランダムアクセスメモリ。
  18. 請求項14に記載された金属芯を含む閉鎖形状磁性多層膜の磁気ランダムアクセスメモリであって、
    半導体基板に集積され、第1及び第2のトランジスタセルからなるメモリリード・ライトコントロールセルアレイと、そのうち、第1のトランジスタがリード動作をスイッチ制御し、第2のトランジスタがライト動作をスイッチ制御し、第1のトランジスタのゲートがまた第1のワード線であり、第2のトランジスタのゲートがまた第2のワード線であり、
    メモリセル及びそのアレイを含み、そのうち、前記メモリセルを構成する磁性多層膜の幾何中心位置に対応形状の横断面の金属芯を有し、
    トランジスタ共通ドレイン、第1のトランジスタのソース、第2のトランジスタのソースに第1の導電コンタクトホール、第2の導電コンタクトホール、第3の導電コンタクトホールがそれぞれ設置され、その上の遷移金属層の各々とそれぞれ接続され、第1のコンタクトホール上の遷移金属層がまた設けられた接地線を構成し、第４の導電コンタクトホールが第3の遷移金属層と接続され、当該第3の遷移金属層が底部伝導電極として前記閉鎖形状の、金属芯を含む磁性多層膜の下端と接続され、当該閉鎖形状の、金属芯を含む磁性多層膜の上端にビット線が設置されて接続され、前記閉鎖形状の、金属芯を含む磁性多層膜の中心に設置された金属芯の上端がビット線と接続され、下端が第1の遷移金属層と接続され、ビット線に第5の絶縁層が覆われていることを特徴とする磁気ランダムアクセスメモリ。
  19. 請求項1６に記載された閉鎖形状磁性多層膜の磁気ランダムアクセスメモリに対するアクセス記憶方法であって、
    当該方法は、メモリセルRMLを流れる電流の大きさ及び方向によってMRAMのリード動作及びライト動作を実現することであり、具体的には以下のように、
    閉鎖形状磁性多層膜メモリセルRMLを流れる電流を制御するにより、低閾値IC1より小さい場合には、そのビット層の磁化状態が変えられなく、MRAMのリード動作を実現し、前記ビット層が軟磁性層であり、
    閉鎖形状磁性多層膜メモリセルRMLを流れる電流を制御するにより、低閾値IC1より大きくて高閾値IC2より小さい場合には、電流の方向によって閉鎖形状磁性多層膜メモリセルRMLのビット層の磁化状態が変えられ、正方向及び負方向のスピン分極トンネル電流によって、即ち、分極トンネル電流に誘導される環形磁界の駆動作用及びスピンモーメントの連合作用によって、ビット層と被ピン磁性層または硬磁性層の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対し、即ち、磁化強度が平行または反平行するように、そのビット層の磁化状態が時計方向または反時計方向に配向され、低抵抗及び高抵抗の二種の状態が得られ、即ち高出力電圧及び低出力電圧の二種の状態が得られ、つまり、電流の大きさ及び方向を制御することによってMRAMのライト動作を実現し可能であり、以下の式
    前記低閾値IC1＝電流密度JC1×閉鎖形状磁性多層膜断面積、電流密度JC1＝10〜102A/cm2、
    前記高閾値IC2＝電流密度JC2×閉鎖形状磁性多層膜断面積、電流密度JC2＝102〜10６A/cm2、
    を満たすことを特徴とするアクセス記憶方法。
  20. 請求項17に記載された閉鎖形状磁性多層膜の磁気ランダムアクセスメモリに対するアクセス記憶方法であって、
    当該方法は、メモリセルRMLにおける金属芯に印加される電流によってMRAMのライト動作を実現し、メモリセルRMLにおける閉鎖形状磁性多層膜に印加されるトンネル電流によってMRAMのリード動作を実現することであり、具体的には以下のように、
    閉鎖形状の、金属芯を含む磁性多層膜メモリセルを流れる電流を制御することにより、低閾値IC1より小さい場合には、そのビット層の磁化状態が変えられなく、MRAMのリード動作を実現し、
    閉鎖形状の、金属芯を含む磁性多層膜メモリセルにおける金属芯を流れる電流を制御するにより、電流による磁界が環状分布であることによって、閉鎖形状磁性多層膜の磁化状態を制御し、MRAMのライト動作を実現し、具体的な方法は、以下のように、閉鎖形状の、金属芯を含む磁性多層膜メモリセルRMLにおける金属芯に印加される電流が低閾値IC1より大きくて高閾値IC2より小さい場合には、電流の方向によって閉鎖形状磁性多層膜メモリセルのビット層の磁化状態が変えられ、正方向及び負方向の駆動電流によって時計方向または反時計方向の磁界を発生し、ビット層と被ピン磁性層または硬磁性層の磁化状態がそれぞれ時計方向または反時計方向に沿って同じまたは反対するように、そのビット層の磁化状態が時計方向または反時計方向に配向され、低抵抗及び高抵抗の二種の状態が得られ、つまり、電流の方向を制御することによってMRAMのライト動作を実現し可能であることを特徴とするアクセス記憶方法。
JP2008547841A 2005-12-31 2006-12-31 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 Active JP4959717B2 (ja)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
CN2005101353656A CN1992104B (zh) 2005-12-31 2005-12-31 一种环状磁性多层膜及其制备方法和用途
CN2005101353707A CN1992105B (zh) 2005-12-31 2005-12-31 一种环状含金属芯的磁性多层膜及其制备方法和用途
CN200510135365.6 2005-12-31
CN200510135370.7 2005-12-31
CNB2006100001917A CN100437817C (zh) 2005-12-31 2006-01-09 基于环状磁性多层膜的磁性随机存取存储器及其控制方法
CN200610000191.7 2006-01-09
CN200610011166.9 2006-01-11
CN200610011168.8 2006-01-11
CN2006100111673A CN101000822B (zh) 2006-01-11 2006-01-11 一种含金属芯的闭合形状的磁性多层膜及其制法和用途
CN200610011167.3 2006-01-11
CNB2006100111688A CN100476995C (zh) 2006-01-11 2006-01-11 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法
CN200610011166A CN101000821B (zh) 2006-01-11 2006-01-11 一种闭合形状的磁性多层膜及其制备方法和用途
PCT/CN2006/003799 WO2007076718A1 (fr) 2005-12-31 2006-12-31 Film multicouche magnetique forme ferme comprenant ou non un noyau metallique et procede de fabrication correspondant et application correspondante

Publications (2)

Publication Number Publication Date
JP2009528672A true JP2009528672A (ja) 2009-08-06
JP4959717B2 JP4959717B2 (ja) 2012-06-27

Family

ID=38227917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008547841A Active JP4959717B2 (ja) 2005-12-31 2006-12-31 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法

Country Status (3)

Country Link
US (1) US7936595B2 (ja)
JP (1) JP4959717B2 (ja)
WO (1) WO2007076718A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309430B2 (en) 2009-03-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9180423B2 (en) 2005-04-19 2015-11-10 SDCmaterials, Inc. Highly turbulent quench chamber
US8575059B1 (en) 2007-10-15 2013-11-05 SDCmaterials, Inc. Method and system for forming plug and play metal compound catalysts
US8094487B2 (en) * 2007-10-19 2012-01-10 Snu R&Db Foundation Method for read-out of information in magnetic recording element and method for read-out of information in magnetic random access memory
US7939188B2 (en) * 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
CN101847436B (zh) * 2009-03-24 2012-09-05 中国科学院物理研究所 一种基于垂直晶体管的磁性多层膜随机存储器
US8652992B2 (en) 2009-12-15 2014-02-18 SDCmaterials, Inc. Pinning and affixing nano-active material
US8557727B2 (en) 2009-12-15 2013-10-15 SDCmaterials, Inc. Method of forming a catalyst with inhibited mobility of nano-active material
US8470112B1 (en) 2009-12-15 2013-06-25 SDCmaterials, Inc. Workflow for novel composite materials
US9090475B1 (en) 2009-12-15 2015-07-28 SDCmaterials, Inc. In situ oxide removal, dispersal and drying for silicon SiO2
US9149797B2 (en) 2009-12-15 2015-10-06 SDCmaterials, Inc. Catalyst production method and system
US9126191B2 (en) 2009-12-15 2015-09-08 SDCmaterials, Inc. Advanced catalysts for automotive applications
US8803025B2 (en) 2009-12-15 2014-08-12 SDCmaterials, Inc. Non-plugging D.C. plasma gun
US8545652B1 (en) 2009-12-15 2013-10-01 SDCmaterials, Inc. Impact resistant material
WO2011108359A1 (ja) * 2010-03-05 2011-09-09 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8669202B2 (en) 2011-02-23 2014-03-11 SDCmaterials, Inc. Wet chemical and plasma methods of forming stable PtPd catalysts
WO2013028575A1 (en) 2011-08-19 2013-02-28 Sdc Materials Inc. Coated substrates for use in catalysis and catalytic converters and methods of coating substrates with washcoat compositions
JP6117706B2 (ja) * 2012-01-04 2017-04-19 トヨタ自動車株式会社 希土類ナノコンポジット磁石
JP5592909B2 (ja) * 2012-03-06 2014-09-17 株式会社東芝 磁気メモリ
US9318031B2 (en) * 2012-08-27 2016-04-19 Michael Edward Boyd Device and method to produce gravitomagnetic induction, mass spin-valve or gravitational rectifier
US9511352B2 (en) 2012-11-21 2016-12-06 SDCmaterials, Inc. Three-way catalytic converter using nanoparticles
US9156025B2 (en) 2012-11-21 2015-10-13 SDCmaterials, Inc. Three-way catalytic converter using nanoparticles
US9134385B2 (en) * 2013-05-09 2015-09-15 Honeywell International Inc. Magnetic-field sensing device
US9586179B2 (en) 2013-07-25 2017-03-07 SDCmaterials, Inc. Washcoats and coated substrates for catalytic converters and methods of making and using same
CN104465984B (zh) * 2013-09-17 2017-08-25 中芯国际集成电路制造(北京)有限公司 磁性隧道结及其形成方法
CA2926133A1 (en) 2013-10-22 2015-04-30 SDCmaterials, Inc. Catalyst design for heavy-duty diesel combustion engines
WO2015061482A1 (en) 2013-10-22 2015-04-30 SDCmaterials, Inc. Compositions of lean nox trap
US9841328B2 (en) * 2013-12-13 2017-12-12 National University of Science and Technology “MISIS” Mechanical stress sensor having a ferromagnetic microwire
WO2015143225A1 (en) 2014-03-21 2015-09-24 SDCmaterials, Inc. Compositions for passive nox adsorption (pna) systems
JP6271350B2 (ja) * 2014-06-25 2018-01-31 東芝メモリ株式会社 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
TWI691035B (zh) * 2019-03-12 2020-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體結構
CN110581214B (zh) * 2019-09-17 2021-01-12 云南大学 复合多层磁性纳米环阵列存储器件及其制备方法和应用
CN114280710B (zh) * 2021-12-19 2024-02-02 复旦大学 一种具有双连续谱束缚态特性的超构表面

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353867A (ja) * 1998-06-05 1999-12-24 Canon Inc 磁性薄膜メモリ素子及びそれを用いた情報記録方法、情報再生方法
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
JP2001217479A (ja) * 2000-02-02 2001-08-10 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
JP2002289941A (ja) * 2001-03-22 2002-10-04 Toshiba Corp 磁気抵抗効果素子及び磁気記憶装置
JP2004327583A (ja) * 2003-04-23 2004-11-18 Keio Gijuku 磁気リングユニット及び磁気メモリ装置
JP2005078666A (ja) * 2003-08-28 2005-03-24 Tdk Corp 薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ハードディスク装置、及び、薄膜磁気ヘッドの製造方法
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2005268528A (ja) * 2004-03-18 2005-09-29 Toshiba Corp 半導体集積回路装置
JP2006060236A (ja) * 2004-08-23 2006-03-02 Samsung Electronics Co Ltd 磁気メモリ素子、その動作方法及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541868A (en) * 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US6693823B2 (en) * 2002-01-02 2004-02-17 Intel Corporation Minimization of metal migration in magnetic random access memory
CN1141743C (zh) * 2002-02-08 2004-03-10 北京科技大学 利用表面活化剂对自旋阀改性的方法
JP2004259913A (ja) * 2003-02-26 2004-09-16 Sony Corp 環状体の製造方法および磁気記憶装置およびその製造方法
CN100485805C (zh) * 2003-11-14 2009-05-06 中国科学院物理研究所 磁随机存取存储器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353867A (ja) * 1998-06-05 1999-12-24 Canon Inc 磁性薄膜メモリ素子及びそれを用いた情報記録方法、情報再生方法
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
JP2001217479A (ja) * 2000-02-02 2001-08-10 Sharp Corp 磁気トンネル接合素子及びそれを用いた磁気メモリ
JP2002289941A (ja) * 2001-03-22 2002-10-04 Toshiba Corp 磁気抵抗効果素子及び磁気記憶装置
JP2004327583A (ja) * 2003-04-23 2004-11-18 Keio Gijuku 磁気リングユニット及び磁気メモリ装置
JP2005078666A (ja) * 2003-08-28 2005-03-24 Tdk Corp 薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ハードディスク装置、及び、薄膜磁気ヘッドの製造方法
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2005268528A (ja) * 2004-03-18 2005-09-29 Toshiba Corp 半導体集積回路装置
JP2006060236A (ja) * 2004-08-23 2006-03-02 Samsung Electronics Co Ltd 磁気メモリ素子、その動作方法及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309430B2 (en) 2009-03-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20090168506A1 (en) 2009-07-02
JP4959717B2 (ja) 2012-06-27
WO2007076718A1 (fr) 2007-07-12
US7936595B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
JP4959717B2 (ja) 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法
JP3959335B2 (ja) 磁気記憶装置及びその製造方法
JP3942930B2 (ja) トンネル接合メモリセル
US8236576B2 (en) Magnetic logic element with toroidal multiple magnetic films and a method of logic treatment using the same
JP3942931B2 (ja) 磁気メモリセル
US6956765B2 (en) Magneto-resistance effect element, magnetic memory and magnetic head
US7981697B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8173447B2 (en) Magnetoresistive element and magnetic memory
US6381171B1 (en) Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
JP2012519963A (ja) 垂直異方性を有するｓｔ−ｒａｍセル
JP2009027177A (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
JP2007266498A (ja) 磁気記録素子及び磁気メモリ
JP2000195250A (ja) 磁気メモリ装置
US7298594B2 (en) Electric-field-effect magnetoresistive devices and electronic devices using the magnetoresistive devices
CN101221849A (zh) 具有几何形状的磁性多层膜及其制备方法和用途
US7683446B2 (en) Magnetic memory using spin injection flux reversal
TWI430485B (zh) Tunneling magnetoresistive element using the same, and a RAM (Random Access Memory)
CN100437817C (zh) 基于环状磁性多层膜的磁性随机存取存储器及其控制方法
JP2005340468A (ja) 半導体装置
CN100476995C (zh) 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法
JP2006148039A (ja) 磁気抵抗効果素子および磁気メモリ
JP2002368199A (ja) 磁気メモリ
JP2008124479A (ja) 磁気抵抗効果素子及び磁気メモリー装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4959717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250