JP2004259913A - 環状体の製造方法および磁気記憶装置およびその製造方法 - Google Patents
環状体の製造方法および磁気記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004259913A JP2004259913A JP2003048614A JP2003048614A JP2004259913A JP 2004259913 A JP2004259913 A JP 2004259913A JP 2003048614 A JP2003048614 A JP 2003048614A JP 2003048614 A JP2003048614 A JP 2003048614A JP 2004259913 A JP2004259913 A JP 2004259913A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- annular body
- magnetic
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板11上に環状体15の芯となる柱状のコラム12を形成する工程と、基板11上およびコラム12上に環状体15を形成するための環状体形成膜13を基板11上形成される環状体形成膜13とコラム12上に形成される環状体形成膜13とが分離するように堆積形成する工程と、環状体形成膜13を被覆するマスク膜14を形成する工程と、マスク膜14および環状体形成膜13を異方性加工(異方性ドライエッチング)して、コラム12側壁に残存させることにより、マスク膜14を載せた環状体形成膜13からなる環状体15を形成する工程とを備えている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、環状体の製造方法および磁気記憶装置およびその製造方法に関し、詳しくは環状の磁気記憶素子を形成する環状体の製造方法および環状体の磁気記憶素子を備えた磁気記憶装置およびその製造方法に関する。
【0002】
【従来の技術】
磁気抵抗効果型のランダムアクセスメモリ(MRAM)のような磁気記憶装置は、磁性膜で作製した微小な記憶セルの磁化方向によって情報(「0」or「1」)を記憶素子に記憶する。この記憶セルの形状としては、長方形型、楕円型、円板型、環状型等、さまざまなものが提案されている。
【0003】
記憶容量を高める、すなわち、単位面積当たりの記憶セル密度を高めるためには、記憶セルの微細化とともに、記憶セルの配置間隔を狭めることが必要である。しかし、記憶セル間の距離が狭まると、磁性体で形成された記憶セルから隣接記憶セルへの漏洩磁界が問題となる。このため、磁気記憶装置の大容量化のためには、記憶セルからの漏洩磁界を極力減らすことが必要となる。
【0004】
上記問題に対し、環状型の記憶セル形状が有効であることは容易に理解できる。磁化によって生じる磁束が還流磁束となり、外部に漏洩しないためである。また、記憶セルを含む素子全体(種々の磁性膜及び非磁性多層膜から成る)を環状状に形成することにより、記憶セル近傍に配置された磁化方向参照用磁性膜からの漏洩磁界が生じなくなる利点もある。
【0005】
このため、環状型記憶セルを用いた磁気記憶装置の提案が成され(例えば、非特許文献1、特許文献1参照。)、実際に微小な環状磁性膜の作製も試みられている。環状記憶セルの場合、情報は、円周方向の磁化方向、すなわち、右回りか左回りかで「0」、「1」が記録される。
【0006】
将来的な大容量の磁気記憶装置を実現するためには、環状体の内径、環状体の幅ともにサブミクロン以下のサイズが求められる。また、記憶セルに生じる反転磁界の大きさのばらつきを抑制するために、記憶セル形状のばらつきは極めて小さく抑えねばならない。しかし、サブミクロンオーダーの大きさでかつ極薄の環状膜を精度良く、しかも再現性高く作製することは困難であり、未だ実用には至っていない。
【0007】
一方、中谷らによって最近報告されたリング状磁性膜の製造方法(例えば、非特許文献2参照。)は、電子線リソグラフィーによって形成されたレジスト膜の微小孔に、基板を回転させながら斜め方向からイオンビ−ムスパッタリングを行って孔内壁に膜を付着させるものである。得られたリングは、その外径が0.5μm、リング幅が0.1μmであり、比較的均一な微小リングが再現性良く形成されるとしている。また、リング状の磁性膜としての特徴を持つことが、MFM(Magnetic Force Microscopy)により確認されている。
【0008】
【特許文献1】
米国特許6351410号明細書(第5−6頁、第4−6図)
【非特許文献1】
Jian−Gang Zhu and Youfeng Zheng著「Ultrahigh density vertical magnetoresistive random access memory(invited)」Journal of Applied Physics, vol.87, No.9、2000年5月1日、P.6668−6673
【非特許文献2】
Ryouichi Nakatani,Noritsugu Takahashi,Hana Asoh,Yoshio Kawamura and Masahiko Yamamoto著「Fabrication of Ring Dot Arrays as a Candidate of Memory Cells」Proceedings of ICMFS 2002 in Kyoto、2002年、P.178−179
【0009】
【発明が解決しようとする課題】
しかしながら、中谷らによって最近報告されたリング状磁性膜の製造方法は、孔壁面の影を利用した成膜であるため、飛来したスパッタ粒子の回り込みによりリング内にも薄い膜が付着してしまうことは避けられない。また、孔内壁に膜を付着させるため、多層膜を形成する場合には膜界面を基板に対して平行にすることができない他、多層膜側面でのミキシングが生じる。このため、上記方法では、単層膜のリング形成に限られる。さらに、同方法ではリングの高さ(膜厚)の制御が困難であり、磁気記憶装置への応用において、実用上必要とされる数nmオーダーの厚みの環状体を精度良く形成することは困難である。
【0010】
従来のリソグラフィー技術により円形状の多層膜を形成した後、中心部に孔を設けることによりリングを形成する試みも机上では可能である。しかし、多数の微小円板の中央部に孔を穿つための位置合わせは極めて困難であり、実用的ではない。
【0011】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた環状体の製造方法および磁気記憶装置およびその製造方法である。
【0012】
本発明の環状体の製造方法は、基板上に環状体の芯となる柱状のコラムを形成する工程と、前記基板上および前記コラム上に前記環状体を形成するための環状体形成膜を前記基板上形成される環状体形成膜と前記コラム上に形成される環状体形成膜とが分離するように堆積形成する工程と、前記環状体形成膜を被覆するマスク膜を形成する工程と、前記マスク膜および前記環状体形成膜を異方性加工して、前記コラム側壁に残存させることにより、前記マスク膜を載せた前記環状体形成膜からなる環状体を形成する工程とを備えた製造方法である。
【0013】
上記環状体の製造方法では、コラムを芯にして環状体形成膜を堆積すること、および環状体形成膜を被覆するマスク膜を形成した後にマスク膜および環状体形成膜を異方性加工することから、いわゆる自己整合的に環状体が形成される。このため、サブミクロン以下のサイズ(径)、かつnm〜Åオーダーの厚みの微小な環状体を高精度にかつ再現性高く形成できる。なお、コラムを形成した後、そのコラム周囲に環状体形成膜を堆積形成することから、環状体の内側への余分な膜付着は生じない。
【0014】
また、環状体形成膜は複数の薄膜で形成することが可能であり、したがって、磁性膜を含む薄膜を積層して堆積形成することができる。そして、コラムは基板表面に対して垂直方向の断面が台形に形成される、すなわちコラム側面は傾斜面で形成されることから、環状体を構成する各薄膜の界面を形状および組成ともに、いわゆる急峻にできるとともに、互いに平行に形成することが可能となる。さらに、多層膜側面部(コラム側の面)でのミキシングも生じない。このため、多層膜で構成される環状体を用いて、種々の機能性デバイス、例えば磁気記憶素子の作製が可能となる。
【0015】
また、コラムの形状を適宜変更することによって、環状体の内外径および厚みを自在にかつ高精度に制御できる。そのため形成される環状体の寸法ばらつきを小さくすることができる。
【0016】
さらに、柱状の導電体とこの導電体の側周に形成された非磁性材料膜とでコラムを形成する場合には、中心部に導電体を通した環状体を形成することが可能となる。このように、中心部に導電体(例えば電流線)を通した環状体を、磁性層を含む多層膜で形成して、記憶セルとして用いた場合には、導電体に電流を流すことによって環状体の円周方向に発生する電流磁界により記憶セルの磁化反転を行うことが可能となる。環状体の中心を導電体が通り、かつ導電体周囲に極近接して環状体が形成されるため、強度の高い円周方向電流磁界を効率よく利用できる。また、環状体そのものが磁気シールドとなるため、隣接する素子への漏洩磁界の影響を排除できる利点がある。
【0017】
本発明の磁気記憶装置は、磁気記憶素子に記憶された情報を読み出すための読み出し素子に接続される電極と、前記電極上方を通るビット線と、スピン注入磁化反転を利用して情報を記憶するもので環状に形成された磁性層と非磁性層と磁性層との積層構造を有しかつ前記電極と前記ビット線とに接続する磁気記憶素子とを備えたものである。
【0018】
上記磁気記憶装置では、無磁界で、電流のみで自由層となる一方の磁性層の磁化方向を反転することが可能となる。したがって、この磁気記憶装置は、MRAM等の磁気メモリにおいて記憶層の書き込みに適用することが可能となる。また本発明の磁気記憶装置を実用化するにあたっては、記憶セルの単磁区化、反転電流の低減等の要請であるセルサイズを200nm程度以下の大きさにすることができ、メモリの大容量化における要請を満たすことができる。また記憶セルが小さくなるほど、反転に必要な電流が減少する。このため、センス電流のみで、読み出し、書き込みが行える。例えば、小電流で読み出し、大電流では書き込みを行うことができる。さらに電流磁界書き込みにおける半選択状態がないので、熱的に安定である。言い換えれば、熱揺らぎ耐性が強いという利点を有する。そして、メモリ素子の構造が非常に簡単になるため、従来のMRAMでは必要とされていた書き込み用ワード線が不要となり、またバイパス線が不要となり、さらに選択用素子となる例えばFETの直上に記憶素子を配置できるようになる。したがって、大規模集積回路を構成するのに好都合となる。
【0019】
本発明の磁気記憶装置の製造方法は、半導体基板上に形成された選択用素子に接続される電極を形成する工程と、前記電極に接続するものでスピン注入磁化反転を利用して情報を記憶する環状の磁気記憶素子を形成する工程と、前記磁気記憶素子に接続するビット線を形成する工程とを備えた製造方法である。上記環状の磁気記憶素子を形成する工程は、前記電極上に環状体の芯となる柱状の非磁性絶縁材料からなるコラムを形成する工程と、前記電極上および前記コラム上に前記磁気記憶素子を形成するための磁気記憶素子形成膜を前記電極上形成される磁気記憶素子形成膜と前記コラム上に形成される磁気記憶素子形成膜とが分離するように形成する工程と、前記磁気記憶素子形成膜を被覆するマスク膜を形成する工程と、前記マスク膜および前記磁気記憶素子形成膜を異方性加工して、前記コラム側壁に残存させることにより、前記マスク膜を載せた前記磁気記憶素子形成膜からなる環状の磁気記憶素子を形成する工程とを備えている。
【0020】
上記磁気記憶装置の製造方法では、本発明の磁気記憶装置を容易に製造することが可能になる。すなわち、環状の磁気記憶素子を本発明の環状体の製造方法を利用して形成することから、磁性層と非磁性層と磁性層とを積層し、その積層膜を環状に形成した環状の磁気記憶素子を形成することが容易に、高精度に、かつ再現性良く製造することが可能になる。
【0021】
【発明の実施の形態】
本発明の環状体の製造方法に係る第1実施の形態を、図1〜図2の製造工程図によって説明する。本発明の環状体の製造方法は、環状体を形成する膜が単層膜であっても次に述べる多層膜であっても同様な製造方法である。したがって、図1では単層膜の場合を示し、以下、単層膜の環状体の製造方法を説明する。また図2ではコラムの製造方法を示す。
【0022】
図1(1)に示すように、基板11上に環状体の芯となる柱状のコラム12を形成する。
【0023】
ここで、上記コラム12の製造方法を図2によって説明する。以下の説明に用いた数値は、外径が0.2μm、内径が0.1μm、膜厚が3nmの環状体を形成することを目的としたコラムを形成する一例であって、下記数値は、形成しようとする環状体に応じて適宜変更されるものである。
【0024】
図2(1)に示すように、基板11上に環状体の芯となるハードマスク膜111およびリソグラフィー用のレジスト膜112を例えば塗布により形成する。上記基板11上には、複数の膜からなる任意のパターン(例えば、電界効果トランジスタ回路)が形成されていても構わない。上記ハードマスク膜111、レジスト膜112の厚みは、それぞれ、200nm程度とする。両膜の厚みが厚すぎると、微細なマスクパターン(コラム)の形成が困難となる。上記ハードマスク膜111には各種材料が使用できるが、ここでは、反応性イオンエッチングが容易な酸化シリコン(SiO2 )を用いた場合を示す。また上記レジスト膜112には、電子線リソグラフィー用のレジスト膜を用いた。上記電子線リソグラフィー用のレジストは、電子線照射部が現像液に対して耐性を持つネガタイプとする。なお、ポジタイプの電子線レジストを使用することも可能である。また、上記ハードマスク膜111を形成する前に、基板11上には下地膜(図示せず)が形成されていることが好ましい。たとえば、基板11に熱酸化シリコン基板を用いる場合、酸化シリコン(SiO2 )膜を成膜する前に、タンタル(Ta)、クロム(Cr)、チタン(Ti)等の下地膜を形成し、密着性を向上させることが好ましい。
【0025】
次に、レジスト膜112に電子線(EB)を円形に照射(電子線露光)し、現像により上記レジスト膜112の電子線照射部を除去することにより、図2(2)に示すように、レジスト膜112からなる微細なレジストコラム113が形成される。レジストコラム113の径は、電子線の照射条件と描画サイズによって制御される。たとえば、HV=50kVで10−11A台の電流設定により、50nm〜100nm程度の径を有するレジスト膜112からなるレジストコラム113を形成することができる。
【0026】
さらに上記レジストコラム113の径を細めたい場合には、図2(3)に示すように、適度な等方性酸素プラズマを用いたアッシングによりレジストコラム113の表面を削ることが可能である。
【0027】
次に、図2(4)に示すように、レジストコラム113をマスクとしてハードマスク膜111の図面2点鎖線で示す部分を異方性加工、例えば異方性ドライエッチングすることにより、環状体の芯となる酸化シリコン(SiO2 )膜からなるコラム12を基板11表面に対して垂直方向の断面が台形となるように形成する。例えば円錐台形状もしくは角錐台形状に形成される。この異方性加工は、例えばエッチングガスにテトラフルオロメタン(CF4 )ガスを用いた反応性イオンエッチング(以下、RIEという、RIEはreactive ion etchingの略)もしくはイオンミリングを用いることが有効である。ここでの異方性加工は、ハードマスク膜111を垂直に切るのではなく、後に説明する目的のために適度な円錐台形状もしくは角錐台形状に加工することが重要である。コラム側面のテーパーは、CF4 ガスを用いたRIEの場合、ガス圧等の制御により異方性の度合いを変化させることにより制御できる。イオンミリングの場合、イオンビームに対して基板を適度に傾けてエッチングすることにより制御できる。ここでは、基板11表面に対するコラム側面の角度を60°〜70°とした。
【0028】
その後、図2(5)に示すように、上記レジストコラム113〔前記図2の(4)参照〕を通常のレジスト除去プロセスによって剥離して、酸化シリコン膜からなるコラム12が完成する。
【0029】
次に、図1(2)に示すように、上記基板11上および上記コラム12上に環状体を形成するための環状体形成膜13を、上記基板11上形成される環状体形成膜13と上記コラム12上に形成される環状体形成膜13とが分離するように形成する。ここでは上記環状体形成膜13は、単層膜であっても多層膜であってもよい。ここでは、単層膜として、例えばパーマロイ膜(Ni80Ni20など)を3nmの厚さに成膜した。
【0030】
ここで前記図2(4)による説明の項目で示唆したように、酸化シリコン膜からなるコラム12を円錐台形状もしくは角錐台形状のように、コラム側面を傾斜面に形成する理由を、図3によって説明する。
【0031】
図3(1)に示すように、コラム12が垂直に立っている形状では、コラム12の周囲部分の環状体形成膜13は窪んでしまい、環状体として使われるコラム12の周囲の環状体形成膜13部分は欠落、もしくは、本来の機能を有さなくなる。一方、図3(2)に示すように、コラム12を、その側面が傾斜を有するように、例えば円錐台形状もしくは角錐台形状に形成しておくことから、環状体形成膜13を成膜したとき、コラム12による影ができず、コラム12の周辺においても平坦な環状体形成膜13を成膜することが可能となる。そして、コラム12側壁の基板11表面に対する角度θは、60°以上70°以下が好ましい。θが60°よりも小さくなると、コラム12の側壁にも環状体形成膜13が成膜されるようになり好ましくない。またθが70°よりも大きくなると、コラム13が垂直に立っている形状の場合と同様に、コラム12の周囲の環状体形成膜13は窪んでしまい、環状体として使われるコラム12の周囲の環状体形成膜13部分は欠落、もしくは、本来の機能を有さなくなるという理由により好ましく無い。
【0032】
次に、図1(3)に示すように、上記環状体形成膜13を被覆するマスク膜14を形成する。マスク膜14は、例えば、スパッタリングにより成膜された酸化シリコン(SP−SiO2 )膜、スパッタリングにより成膜された酸化アルミニウム(SP−Al2 O3 )膜の他、プラズマCVD法により成膜された窒化シリコン(P−SiN)、プラズマCVD法により成膜された酸化シリコン(P−SiO)、プラズマTEOS−CVD法により成膜された酸化シリコン(P−TEOS)などのCVD膜が使用できる。耐熱性が高ければ、ポリイミド等の有機膜も使用できる。ただし、CVD膜の場合、成膜後、350〜400℃程度の加熱が必要であり、前記環状体形成膜の耐熱性によっては使用の可否が選択される。いずれの成膜方法においても、コラム12側面が完全に覆われる(被覆性が良好である)ことが必要である。
【0033】
次に、図1(4)に示すように、マスク膜14および環状体形成膜13を異方性加工する。この異方性加工(例えば、異方性ドライエッチングもしくはイオンミリング)によりコラム12側面部に形成された環状体形成膜13およびマスク膜14以外の余剰な環状体形成膜13およびマスク膜14を除去する。
【0034】
この結果、図1(5)に示すように、コラム12側壁に環状体形成膜13およびマスク膜14を残存させることにより、マスク膜14を載せた環状体形成膜13からなる環状体15が形成される。環状体15の幅は、マスク膜14の厚み(正確にはコラム側面部に残されたマスク膜14の厚み)、エッチング時間およびエッチングの異方性により、ほぼ決定される。また、基板11のエッチング深さは、目的によって、適宜、決定される。なお、環状体15を形成した後にマスク膜14を除去してもよい。
【0035】
次に、図1(6)に示すように、上記基板11上全面にコラム12、マスク膜14および環状体15を埋め込むように絶縁膜16を形成する。この絶縁膜16は、例えばSP−SiO2 膜、SP−Al2 O3 膜等で形成する。
【0036】
次に、図1(7)に示すように、例えば反応性イオンエッチングによるエッチバックもしくはCMP(化学的機械研磨)により、上記絶縁膜16、コラム12およびマスク膜14の図面2点鎖線で示す部分を除去して、絶縁膜16表面を平坦化するとともに環状体15の上面を露出させる。
【0037】
このようにして、図1(8)に示すように、微小な環状体15が完成する。この環状体15は、内径diが例えば0.2μm、外径doが例えば0.3μmを有し、内径および外径のばらつきは10%程度であった。膜厚制御の精度は、従来の各種薄膜形成法における膜厚精度と同等であり、Åオーダーでの制御が可能である。この後、電極膜を成膜し、適当なパターニングを行うことにより、素子が作られる。
【0038】
次に、本発明の環状体の製造方法に係る第2実施の形態を、図4の概略構成断面図によって説明する。本発明の環状体の製造方法は、環状体を形成する膜が多層膜の場合である。
【0039】
多層膜の環状体を形成する製造工程は、基本的には前記第1実施の形態の製造工程と同様である。第1実施の形態の製造工程と異なるのは、環状体形成膜13を多層膜で形成する点である。
【0040】
ここでは、環状体形成膜13として、例えば磁気ランダムアクセスメモリ(MRAM)に用いて好適なものとして、トンネル磁気抵抗(TMR)効果を発現する磁気トンネル接合(MTJ:Magnetic Tunnel Junction)を有する多層膜を用いた。この多層膜は、一例として、下層より、下地膜/電極膜(Cuなど)/下地膜/反強磁性膜/参照層磁性膜/絶縁膜(たとえばAl2 O3 )/記憶層磁性膜/キャップ膜を順に積層した構成となっている。
【0041】
図4に示すように、第2実施の形態では、環状体形成膜13となる多層膜を基板11表面に対して平行に積むことができるため、環状体15〔前記図1の(5)参照〕に形成された場合にもその状態が維持され、多層膜を構成する各薄膜の界面は急峻で互いに平行となる。このため、界面における伝導電子のスピン依存散乱等の量子論的効果を有効に利用できる。また、環状体形成膜13の側面部での各薄膜間のミキシングが生じないため、微小な環状体15に形成した際に機能性多層膜としての機能を発現できる。
【0042】
したがって、環状体形成膜13を加工して得られる多層膜からなる環状体15上部に電極(図示せず)を配置し、基板11上に形成された図示していない電極との間に電圧をかけ、多層膜の膜面に垂直に電流を流すことにより円周方向の電流磁界を発生させ、記憶層磁性膜の磁化を反転させることができる。
【0043】
次に、本発明の環状体の製造方法に係る第3実施の形態を、図5の製造工程図によって説明する。本発明の環状体の製造方法は、環状体の中心に導電体を形成する場合の製造方法である。
【0044】
本第3実施の形態は、基本的には前記第1実施の形態と同様である。前記第1実施の形態と異なるのはコラム12の形成方法である。以下、コラム12の形成方法を主に説明する。
【0045】
図5(1)に示すように、任意の回路が形成された基板11上に、リソグラフィー用のレジスト膜211を例えば塗布により形成する。レジスト膜211の厚みは例えば100nm〜200nmとする。上記レジスト膜211には、電子線リソグラフィー用のレジスト膜を用いた。上記電子線リソグラフィー用のレジストは、電子線照射部が現像液により溶解されるポジタイプとする。なお、ネガタイプの電子線レジストを使用することも可能である。次に、レジスト膜211に、形成しようとする導電線の大きさ、例えば直径20nm〜100nm程度の範囲に電子線(EB)を照射(電子線露光)する。次いで、現像により上記レジスト膜211の電子線照射部を除去することにより、図5(2)に示すように、レジスト膜211からなる微細な孔212を形成する。孔212の径は、電子線の照射条件と描画サイズによって制御される。ここでは、50nm〜100nm程度の径を有する孔212を形成した。
【0046】
次に、図5(3)に示すように、上記レジスト膜211上に上記孔212内部を埋め込むように導電膜213を配線材料で形成する。配線材料としては、例えば銅、銅合金、タングステン、アルミニウム等、半導体装置に用いられる配線材料を用いることができる。この成膜には、例えば銅を用いた場合にはスパッタリングおよび電解めっきにより成膜する。またタングステンを用いた場合にはスパッタリングにより成膜する。
【0047】
次に、リフトオフによって上記レジスト膜211および上記レジスト膜211上に堆積された導電膜213を除去して、図5(4)に示すように、導電膜213からなる柱状の導電体17を得る。この導電体17は後に芯線の機能を有する。また、上記リフトオフ前に、導電膜213を化学的機械研磨(CMP:Chemical Mechanical Polishing)によって除去し、リフトオフ性を向上させることもできる。
【0048】
次に、図5(5)に示すように、上記基板11上に、上記導電体17を埋め込むように環状体を形成する際のコラムの一部となる非磁性材料膜18を、例えば絶縁膜で成膜する。したがって、非磁性材料膜18は導電体17よりも高く形成する。
【0049】
次に、図5(6)に示すように、上記非磁性材料膜18(図面2点鎖線で示す部分)を異方性加工(例えば、異方性ドライエッチングもしくはイオンミリング)することで、導電体17の側周部のみに非磁性材料膜18を残す。この結果、図5(7)に示すように、芯線となる導電体17の側周に上記非磁性材料膜18を形成したコラム12が完成する。
【0050】
その後、前記第1実施の形態で説明したのと同様に、上記コラム12を用いて環状体を形成すればよい。すなわち、前記第1実施の形態の図1(2)以降の工程を行えばよい。
【0051】
その結果、図6に示すように、中心に導電体17からなる銅線が形成され、この導電体17と同心円上に環状体15が形成される。
【0052】
次に、環状体の中心に導電体を形成する製造方法として、上記第3実施の形態とは別の製造方法を第4実施の形態として、図7の製造工程図によって説明する。
【0053】
図7(1)に示すように、前記図1(7)によって説明した絶縁膜16の平坦化工程の途中で、トランジスタのゲート電極に通じるコンタクトホールを形成するのと同様の手法で、環状体15内の酸化シリコンからなるコラム12に孔19を設ける。次に、図7(2)に示すように、上記孔19の内部に配線材料となる導電膜20を埋め込む。その後、再び、化学的機械研磨によって、導電膜20、絶縁膜16等を平坦化することにより、図7(3)に示すように、環状体15の軸中心に導電膜20からなる導電体17が得られる。ここでは、内径0.2μmの多層膜の環状体15内に、0.1μm径の銅電極を形成した例を示した。環状体15と導電体17とはコラム12(絶縁膜)で絶縁分離された同軸構造となる。
【0054】
上記第3、第4実施の形態において、環状体15の膜構成は、たとえば、前記第2実施の形態で説明した、TMR効果を発現するMTJを有する多層膜を用いることができる。
【0055】
上記TMR効果を発現するMTJを有する多層膜を用いてなる環状体15内の導電体17を電流線として、この電流線に電流を流し、上記環状体15の円周方向に電流磁界を発生することにより、環状に形成された磁性膜からなる記憶層の磁化方向を反転することができる。環状体15の中心を電流線となる導電体17が通り、この導電体17周囲に極近接して環状体15が配置されているため、強度の高い円周方向電流磁界を効率よく上記環状体15内に発生することができる。上記TMR効果を発現するMTJを有する多層膜を用いてなる環状体15で構成される記憶セルによる磁化反転は、記憶セルの上下に直交するように配置された電流線を流れる直流電流によって発生する電流磁界による従来型の磁化反転と比べて、磁界利用効率が高く、かつ環状体15そのものが磁気シールドとなる利点がある。
【0056】
また、環状体15内に形成された電流線により円周方向磁界を発生した状態で、前記第2実施の形態で説明したMTJを有する多層膜に対して、適当な温度にてアニールすることにより、環状体15における反強磁性層/磁化参照用強磁性膜界面に交換結合を誘導し、参照層の磁化方向を固定することができる。この際、アニール温度は、上記反強磁性層/参照層のブロッキング温度、もしくは反強磁性層のネール温度、もしくは反強磁性層が規則相の場合は規則化温度以上の温度とする。
【0057】
上記第1〜第4実施の形態に係る環状体の製造方法では、コラム12を芯にして環状体形成膜13を堆積すること、および環状体形成膜13を被覆するマスク膜14を形成した後にマスク膜14および環状体形成膜13を異方性加工することから、いわゆる自己整合的に環状体15が形成される。このため、サブミクロン以下のサイズ(径)、かつnm〜Åオーダーの厚みの微小な環状体15を高精度にかつ再現性高く形成できる。なお、コラム12を形成した後、そのコラム12周囲に環状体形成膜13を堆積形成することから、環状体15の内側への余分な膜付着は生じない。
【0058】
また、コラム12の形状を適宜変更することによって、環状体15の内外径および厚みを自在にかつ高精度に制御できる。そのため形成される環状体15の寸法ばらつきを小さくすることができる。
【0059】
また、環状体形成膜13を複数の薄膜で形成する製造方法では、磁性膜を含む薄膜を積層して堆積形成することができる。そして、コラム12は基板11表面に対して垂直方向の断面が台形に形成される、すなわちコラム12側面は傾斜面で形成されることから、環状体15を構成する各薄膜の界面を形状および組成ともに、いわゆる急峻にできるとともに、互いに平行に形成することが可能となる。さらに、多層膜側面部(コラム側の面)でのミキシングも生じない。このため、多層膜で構成される環状体を用いて、種々の機能性デバイス、例えば磁気記憶素子の作製が可能となる。
【0060】
さらに、柱状の導電体17とこの導電体17の側周に形成された非磁性材料膜18とでコラム12を形成する場合には、中心部に導電体17を通した環状体15を形成することが可能となる。このように、中心部に導電体(例えば電流線)17を通した環状体15を、磁性層を含む多層膜で形成して、記憶セルとして用いた場合には、導電体17に電流を流すことによって環状体15の円周方向に発生する電流磁界により記憶セルの磁化反転を行うことが可能となる。環状体15の中心を導電体17が通り、かつ導電体17周囲に極近接して環状体15が形成されるため、強度の高い円周方向電流磁界を効率よく利用できる。また、環状体15そのものが磁気シールドとなるため、隣接する素子への漏洩磁界の影響を排除できる利点がある。
【0061】
また環状体15の中心部に導電体(電流線)17を形成することによる使用電流効率の向上は、約27%と見積もられる。例えば外径が0.6μm、内径が0.2μmの環状体15において、センス電流を10mAに固定したときの必要書き込み電流を比べると、環状体15の上下に配した電流線からの磁界による場合は15mAであるのに対し、環状体15の中心を通る導電体(電流線)17による場合は11mAでよいことがわかった。
【0062】
なお、本発明による環状体の製造方法の適用対象膜は、軟磁性膜に限られない。例えば、誘電体膜や各種機能性薄膜に対し適宜、適用可能であり、各種マイクロデバイス等としての応用が可能である。
【0063】
次に、前記第3、第4実施の形態で用いる環状体15を構成するMTJ膜の一例を、以下に説明する。
【0064】
環状体15を構成するMTJ膜としては、下層より、環状の第1軟磁性膜/環状の絶縁膜(例えば酸化アルミニウム(Al2 O3 )膜/第1軟磁性膜よりも保持力(Hc)の小さい環状の第2軟磁性膜という積層構成をとることができる。軟磁性膜としては、例えば、Co、Co−Fe等が用いられる。保持力(Hc)の差は、軟磁性膜の材質あるいは膜厚によって制御できる(膜厚の厚い方が保持力(Hc)が大きくなる)。この場合、情報(環状体15における磁化方向が右回りか左回りか)は、保持力(Hc)の大きい方の環状の軟磁性膜に記憶され、保持力(Hc)の小さい環状の軟磁性膜は情報の読み出しに使われる。
【0065】
次に、前記第3、第4実施の形態で用いる環状体15は、記憶素子としてGMR効果を利用する各種GMR膜を用いることもできる。GMR膜の構成は、例えば、下層より、環状の第1軟磁性膜/環状の非磁性金属膜(例えば銅膜)/第1軟磁性膜よりも保持力(Hc)の小さい環状の第2軟磁性膜という積層構成をとることができる。もしくは、それら積層膜をさらに複数回積層した多層膜とすることもできる。軟磁性膜としては、例えば、Co、Co−Fe等が用いられる。保持力(Hc)の差は、軟磁性膜の材質あるいは膜厚によって制御できる(膜厚の厚い方が保持力(Hc)が大きくなる)。この場合、情報(環状体15における磁化方向が右回りか左回りか)は、保持力(Hc)の大きい方の環状の軟磁性膜に記憶され、保持力(Hc)の小さい環状の軟磁性膜は情報の読み出しに使われる。また、2つの軟磁性膜のうち、一方の軟磁性膜の磁化方向を適当な方法で円周方向の一方向に固定した場合は、これを参照層とし、他方の軟磁性膜を記憶層として用いる。この場合、2層の軟磁性膜に保持力(Hc)差を持たせる必要はない。
【0066】
ところで、環状記憶素子においては、記憶層の磁化反転のために環状記憶素子を貫通する電流線による磁界は必ずしも必要ない。ビット線から環状GMR膜を通して十分大きい電流を流すことにより、環状磁性膜中に磁化反転に必要な円周方向磁界を発生させることができる。しかしながら、環状体内において磁化方向を180°反転させるに必要な磁界、すなわちビット線電流はかなり大きく、場合によっては記憶素子への何らかのダメージ、あるいは、ビット線における発熱が問題になる。そこで、環状記憶素子を貫通する電流線による磁界を、ビット線から環状記憶素子を通って流れる電流による磁界に加えることにより、両電線に流す電流を低く押さえることができるとともに、環状体内の円周方向に強い磁界を発生させることができ、低電流密度で高速な磁化反転が可能となる。
【0067】
次に、上記第3、第4実施の形態で得られる環状体の構成をMRAMに適用した例を、図8によって説明する。図8は、MRAMの一つのセルを代表して示すもので(1)に概略構成断面図を示し、(2)に記憶素子および配線の平面レイアウト図を示す。
【0068】
図8に示すように、MRAM301は、記憶セル310毎にスイッチ用の電界効果トランジスタ320を配置する1T1J方式となっている。各電界効果トランジスタ320のドレイン321上に電極330を介して、MTJを有する多層膜からなる環状体の記憶セル310を配置する。記憶セル310の最上層にはビット線340が配されており、記憶セル310を貫通する導電体(電流線)350は、ビット線340と立体的に交差(例えば直交)するワード線360に接続されている。1本のビット線340、ワード線360には、図示されていない多数の記憶セルが接続されている。ドレイン321上の電極330は、環状体からなる記憶セル310と導電体(電流線)350の共通端子となる。ビット線340とワード線360の配置関係は、図では直交させているが、特に制限はない。
【0069】
次に、スピン注入磁化反転を利用した本発明の磁気記憶装置を説明する。
【0070】
記憶セルの磁化反転は、現状、導電線に電流を流したときに発生する電流磁界によって行われている。磁気記憶装置の大容量化にともない記憶セルの微細化が進む。これとともに、磁化反転に必要な磁界発生のための電流量は、セルサイズにほぼ反比例して増加する。ギガビットを超える大容量を実現するためのセルサイズは、100nmのオ−ダ−となる。この場合、電流密度や供給可能電流量の制限から、もはや、電流磁界による書き込みは困難となる。このため、電流磁界によらない新たな磁化反転方法が必要となる。
【0071】
電流磁界によらない磁化反転方法として、有望な手法の一つが、スピン偏極電流の注入による磁化反転(以下、スピン注入磁化反転という)がある。これは、Slonczewskiによって、CPP−GMR膜に対して理論的に予測されていた。CPPは、電流を膜面に垂直に流すことを意味し、Current Perpendicular to Planeの略である。
【0072】
図9に示すように、第1強磁性膜901/非磁性導電膜903/第2強磁性膜902の3層から成るGMR膜において、第1強磁性膜901を薄く、第2強磁性膜902を厚く形成し、電流Iを膜面に対して垂直に流す。この際、電流電子のスピン角運動量が第1強磁性膜901の局所磁化スピンに受け渡されて歳差運動を誘起し、ある臨界電流値以上で第1強磁性膜901の磁化反転に至る。厚い第2強磁性膜902は、その磁化方向が電流による影響を受けないよう、第1強磁性膜901に対して相対的に十分大きな厚みを持たせてあり、スピンフィルターとして機能する。この意味で、第1強磁性膜901を自由層(もしくは反転層)、第2強磁性膜902を固定層と呼ぶ。電子を第1強磁性膜901から第2強磁性膜902に流したとき、第1、第2強磁性膜の磁化配列は、平行状態が安定となり、逆に、第2強磁性膜902から第1強磁性膜901に電子を流すと、反平行状態が安定となる。すなわち、流す電流Iの向きで、第1、第2強磁性膜901、902の磁化の相対角度を0°もしくは180°に制御することができる。同モデルは、既に、複数の実験にて支持されている。
【0073】
このスピン注入磁化反転によれば、磁性膜面を横切って電流を流すことにより磁化反転できるため、書き込み用のワード線が不要となり、素子構造はより極めて簡単なものとなる。また、磁化反転の方向は、電流を流す方向で決めることができる。
【0074】
スピン注入磁化反転における磁化反転電流値は、原理上、同一電流密度において記憶セルのサイズに比例するため、記憶セルのサイズは小さいほど望ましい。この点、本発明の環状体の形成方法により形成されるMTJを有する多層膜からなる環状体は、外内径および環状部の幅を極めて小さくすることが可能であり、素子を破壊しない実用的な電流密度で磁化反転できるセル体積とすることができる。しかも本発明の環状体の形成方法により形成されるMTJを有する多層膜からなる環状体は、その構成各層の界面を急峻かつ各々平行に配置することが可能であるため、上記スピン注入磁化反転を利用した磁気記憶装置に用いるには好適である。
【0075】
記憶素子としては、各種磁気抵抗効果膜が使える。GMR膜を使用した場合、膜構成は、前記説明したように、例えば、下層より、環状の第1軟磁性膜/環状の非磁性金属膜(例えば銅膜)/第1軟磁性膜よりも保持力(Hc)の小さい環状の第2軟磁性膜という積層構成をとることができる。軟磁性膜としては、例えば、Co、Co−Fe等が用いられる。保持力(Hc)の差は、軟磁性膜の材質あるいは膜厚によって制御できる(膜厚の厚い方が保持力(Hc)が大きくなる)。この場合、情報(環状体15における磁化方向が右回りか左回りか)は、保持力(Hc)の小さい方の環状の軟磁性膜に記憶され、保持力(Hc)の大きい環状の軟磁性膜は情報の読み出しの際の参照層およびスピン偏極電子のソース(スピン分極源)として使われる。また、参照層磁性膜の磁化方向を適当な方法で円周方向の一方向に固定した場合は、2層の軟磁性膜に保持力(Hc)差を持たせる必要はない。
【0076】
さらに、上記GMR膜の代わりに、前記説明したようなTMR膜を用いることもできる。
【0077】
次に、本発明の磁気記憶装置に係る一実施の形態を、図10によって説明する。図10は、スピン注入磁化反転を利用したMRAMの一つのセルを代表して示すもので(1)に概略構成断面図を示し、(2)に記憶セルの斜視図を示す。
【0078】
図10に示すように、上記MRAM1000は、記憶セル1030毎に選択用素子のトランジスタ1010を配置する1トランジスタ1接合(1T1J)方式となっている。すなわち、半導体基板1001上には例えば電界効果トランジスタからなる上記トランジスタ1010が形成されている。上記トランジスタ1010のドレイン領域1013には電極1020が接続されている。さらに電極1020上にはMTJを有する多層膜からなる環状体の上記記憶セル1030が形成されている。この記憶セル1030上には情報を書き込むためのビット線1040が配設されている。このビット線1040には、図示されていない多数の記憶セルが接続されている。
【0079】
また図10(2)に示すように、上記記憶セル1030は、スピン分極源となる磁性層からなる参照層1032、非磁性層からなるスペーサ1033および磁性層からなる記憶層(自由層ともいう)1034の積層構造を有し、例えば参照層1032の下層には下地層1031が形成され、記憶層1034上には導電層1035が形成されていてもよい。
【0080】
上記したように、記憶セル1030は、磁性膜(自由層)/非磁性膜/磁性膜(固定層)が基本構造であり、GMR膜もしくはTMR膜を用いることができる。磁性膜としては、一般に使われている軟磁性材料、例えば、Co、Ni−Fe、Co−Fe、Co−Fe−Bなどを用いることができる。上記磁性膜は、結晶材料でも非晶質材料でもよく、多結晶膜でも、単結晶膜でもよい。前述の金属膜以外に、各種磁性半導体やハーフメタルの使用も可能である。
【0081】
上記非磁性膜は、GMR膜の場合、一般にCuが用いられる。これは、磁性材料との組み合わせによって適宜選択される。TMR膜の場合、一般に酸化アルミニウム(Al2 O3 )が用いられるが、低抵抗化のために窒化アルミニウム(Al−N)、ジルコニウム窒化アルミニウム(Al−N−Zr)等を用いることも可能である。
【0082】
上記固定層の構造としては、単層の磁性膜に反強磁性膜を隣接させた交換結合膜が多く用いられる。また、その発展形として、固定層に積層フェリ構造を持たせた構造も多用される。これは、反強磁性膜の上に、強磁性膜/Ru/強磁性膜の3層構造を形成したもので、強磁性膜には、前述の各種材料が用いられる。Ruの膜厚は、2つの磁性膜の層間交換結合が反強磁性的になるよう、適宜選択されるが、一般に、0.7nm〜0.8nmである。
【0083】
上記MRAM素子1000は、ビット線1040を通じて記憶セル1030に流す電流の大きさによって読み出し、書き込みを行うことが可能である。すなわち、記憶セル1030の記憶層1034の磁化反転電流値以上の電流を流すことにより書き込みを行い、磁化反転が生じない弱い電流によって読み出しが行われる。必要な電流線はビット線1040のみであり、構造はいたって簡単となる。
【0084】
本実施の形態における記憶セル1030の環状体の大きさは、例えば外径が120nm、内径が60nm、厚みが3nmであり、体積は約25×103 nm3 である。記憶セル1010をGMR膜とした場合、磁化反転に必要な電流密度は107 A/cm2 台であった。室温において、記憶セル1030を破壊しない実用的な電流密度(107 A/cm2 台以下)でスピン注入磁化反転を実現するためには、記憶セル1030の体積を25×103 nm3 程度以下にすることが必要とされており、上記実施の形態ではこれを実現できる。
【0085】
上記磁気記憶装置1000では、無磁界で、電流のみで記憶層1034の磁化方向を反転することが可能となる。したがって、この磁気記憶装置1000は、上記説明したように、MRAM等の磁気メモリにおいて記憶層の書き込みに適用することが可能となる。また本発明の磁気記憶装置1000を実用化するにあたっては、記憶セルの単磁区化、反転電流の低減等の要請であるセルサイズを200nm程度以下の大きさにすることができ、メモリの大容量化における要請を満たすことができる。また記憶セル1030が小さくなるほど、反転に必要な電流が減少する。このため、センス電流のみで、読み出し、書き込みが行える。例えば、小電流で読み出し、大電流では書き込みを行うことができる。さらに電流磁界書き込みにおける半選択状態がないので、熱的に安定である。言い換えれば、熱揺らぎ耐性が強いという利点を有する。そして、素子構造が非常に簡単になるため、従来のMRAMでは必要とされていた書き込み用ワード線が不要となり、またバイパス線が不要となり、さらに選択用素子となる例えばトランジスタ1010の直上に記憶素子1030を配置できるため、大規模集積回路を構成するのに好都合となる。
【0086】
次に、本発明の磁気記憶装置の製造方法に係る一実施の形態を、図11によって説明する。
【0087】
図11に示すように、本発明の磁気記憶装置(例えばMRAM)の製造方法は、半導体基板1001上に、通常の電界効果トランジスタを形成する製造方法によりトランジスタ1010を形成する。すなわち、半導体基板1001上にゲート絶縁膜1011を形成した後、その上にゲート電極1012を形成する。次いで、ゲート電極1012の両側における半導体基板1001にドレイン領域1013とソース領域1014を形成することによる。次に、上記トランジスタ1010を覆う絶縁膜1050を形成した後、この絶縁膜1050にトランジスタ1010のドレイン領域1013に達するコンタクトホールを形成した後、このコンタクトホールを通してドレイン領域1013に接続する電極1020を形成する。その後、電極1020を覆う状態に絶縁膜1052を形成した後、その表面を平坦化し、電極1020表面を露出させる。
【0088】
次に、本発明の環状体の製造方法を用いて、上記電極1020に接続するものでスピン注入磁化反転を利用して情報を記憶する環状の記憶セル(磁気記憶素子)1030を形成する。このとき、前記図1(6)〜(8)によって説明したように、絶縁膜(16)およびコラム(12)が記憶セル1030上面を露出した状態で埋め込むように形成される絶縁膜1054になる。
【0089】
次に、絶縁膜1054上に記憶セル1030の上面に接続するビット線1040を形成する。その後、ビット線1040を覆う絶縁膜1054が形成される。なお、上記ビット線1040は溝配線を形成する技術によって形成することもできる。
【0090】
上記磁気記憶装置の製造方法では、本発明の磁気記憶装置1000を容易に製造することが可能になる。すなわち、環状の記憶セル1030を本発明の環状体の製造方法を利用して形成することから、磁性層と非磁性層と磁性層とを積層し、その積層膜を環状に形成した環状の記憶セル1030を形成することが容易に、高精度に、かつ再現性良く製造することが可能になる。
【0091】
本発明の磁気記憶装置の製造方法によれば、記憶セル1030の内径を例えば80nm程度、記憶セルの外径を例えば100nm程度に形成することも可能である。このように、微小な記憶セル1030の体積を非常に小さくすることができるので、磁化反転をより小さな電流で実現することができるようになる。
【0092】
【発明の効果】
以上、説明したように本発明の環状体の製造方法によれば、自己整合的に環状体を形成することができるため、サイズの微小な環状体を高精度にかつ再現性高く、所望の大きさに形成できる。また環状体形成膜は複数の薄膜で形成することが可能であり、各薄膜の界面を形状および組成ともに、いわゆる急峻にできるとともに、互いに平行に形成することができる。このため、多層膜で構成される環状体を用いて、種々の機能性デバイス、例えば磁気記憶素子の作製が可能となる。したがって、量産において高い歩留まりが得られる。
【0093】
本発明の磁気記憶装置によれば、無磁界で、電流のみで自由層となる磁性層の磁化方向を反転することが可能となる。したがって、この磁気記憶装置は、MRAM等の磁気記憶装置において記憶層の書き込みに適用することが可能となる。また記憶セルの実効体積を小さくできるので、スピン偏極電流の注入による磁化反転に対しても好適であり、記憶容量の大容量化の要請を満たすことができるとともに、磁化反転に必要な電流を減少させることができ、消費電力の低減も図れる。したがって、大規模集積回路を構成するのに好都合なものになっている。
【0094】
本発明の磁気記憶装置の製造方法によれば、本発明の磁気記憶装置を容易に製造することが可能になる。すなわち、環状の磁気記憶素子を本発明の環状体の製造方法を利用して形成することができるので、磁性層と非磁性層と磁性層とを積層し、その積層膜を環状に形成した環状の磁気記憶素子を、容易に、高精度に、かつ再現性良く製造することができる。
【図面の簡単な説明】
【図1】本発明の環状体の製造方法に係る第1実施の形態を示す製造工程図である。
【図2】本発明の環状体の製造方法に係る第1実施の形態を示す製造工程図である。
【図3】コラム側面を傾斜面に形成する理由を説明する断面図である。
【図4】本発明の環状体の製造方法に係る第2実施の形態を示す概略構成断面図である。
【図5】本発明の環状体の製造方法に係る第3実施の形態を示す製造工程図である。
【図6】環状体の中心に導電体を形成した一例を説明する概略構成断面図およびレイアウト図である。
【図7】本発明の環状体の製造方法に係る第4実施の形態を示す製造工程図である。
【図8】第3、第4実施の形態で得られる環状体の構成をMRAMに適用した例を示す図面であり、(1)は概略構成断面図であり、(2)は記憶素子および配線の平面レイアウト図である。
【図9】スピン偏極電流の注入による磁化反転を説明する膜構成断面図である。
【図10】本発明の磁気記憶装置に係る一実施の形態を示す図面であり、(1)は概略構成断面図であり、(2)は記憶セルの斜視図である。
【図11】本発明の磁気記憶装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【符号の説明】
11…基板、12…コラム、13…環状体形成膜、14…マスク膜、15…環状体
Claims (14)
- 基板上に環状体の芯となる柱状のコラムを形成する工程と、
前記基板上および前記コラム上に前記環状体を形成するための環状体形成膜を前記基板上形成される環状体形成膜と前記コラム上に形成される環状体形成膜とが分離するように堆積形成する工程と、
前記環状体形成膜を被覆するマスク膜を形成する工程と、
前記マスク膜および前記環状体形成膜を異方性加工して、前記コラム側壁に残存させることにより、前記マスク膜を載せた前記環状体形成膜からなる環状体を形成する工程と
を備えたことを特徴とする環状体の製造方法。 - 前記環状体形成膜は、前記基板表面に対して垂直方向からの堆積により形成される
ことを特徴とする請求項1記載の環状体の製造方法。 - 前記環状体形成膜は複数の薄膜が積層された積層膜からなる
ことを特徴とする請求項1記載の環状体の製造方法。 - 前記コラムは前記基板表面に対して垂直方向の断面が台形に形成される
ことを特徴とする請求項1記載の環状体の製造方法。 - 前記コラムは非磁性材料で形成される
ことを特徴とする請求項1記載の環状体の製造方法。 - 前記コラムは、
柱状の導電体と、
前記導電体の側周に形成された非磁性材料膜と
からなることを特徴とする請求項1記載の環状体の製造方法。 - 前記コラムを形成する工程は、
基板上にマスク膜を形成した後、前記マスク膜に孔を形成する工程と、
前記孔の内部を導電性材料で埋め込む工程と、
前記マスク膜上の余剰な導電性材料および前記マスク膜を除去して、前記孔の内部に形成した前記導電性材料からなる柱状の導電体を形成する工程と、
前記導電体を被覆する絶縁膜を形成する工程と、
前記絶縁膜の余剰部分を除去して前記導電体の側周に前記絶縁膜を残すことで、前記導電体と前記残した絶縁膜からなる柱状のコラムを形成する工程と
を備えたことを特徴とする請求項1記載の環状体の製造方法。 - 磁気記憶素子に記憶された情報を読み出すための読み出し素子に接続される電極と、
前記電極上方を通るビット線と、
スピン注入磁化反転を利用して情報を記憶するもので環状に形成された磁性層と非磁性層と磁性層との積層構造を有しかつ前記電極と前記ビット線とに接続する磁気記憶素子と
を備えたことを特徴とする磁気記憶装置。 - 前記磁気記憶素子は、
環状の積層膜からなり、
前記積層膜は、磁性膜と非磁性導電膜と磁性膜とを積層した膜を備えている
ことを特徴とする請求項8記載の磁気記憶装置。 - 前記磁気記憶素子は、
環状の積層膜からなり、
前記積層膜は、磁性膜と非磁性絶縁膜と磁性膜とを積層した膜を備えている
ことを特徴とする請求項8記載の磁気記憶装置。 - 半導体基板上に形成された読み出し素子に接続される電極を形成する工程と、
前記電極に接続するものでスピン注入磁化反転を利用して情報を記憶する環状の磁気記憶素子を形成する工程と、
前記磁気記憶素子に接続するビット線を形成する工程と
を備えたことを特徴とする磁気記憶装置の製造方法。 - 前記環状の磁気記憶素子を形成する工程は、
前記電極上に環状体の芯となる柱状の非磁性絶縁材料からなるコラムを形成する工程と、
前記電極上および前記コラム上に前記磁気記憶素子を形成するための磁気記憶素子形成膜を前記電極上形成される磁気記憶素子形成膜と前記コラム上に形成される磁気記憶素子形成膜とが分離するように形成する工程と、
前記磁気記憶素子形成膜を被覆するマスク膜を形成する工程と、
前記マスク膜および前記磁気記憶素子形成膜を異方性ドライエッチングして、前記コラム側壁に残存させることにより、前記マスク膜を載せた前記磁気記憶素子形成膜からなる環状の磁気記憶素子を形成する工程と
を備えたことを特徴とする請求項11記載の磁気記憶装置の製造方法。 - 前記磁気記憶素子形成膜には、磁性膜と非磁性導電膜と磁性膜とを積層した積層膜が形成される
ことを特徴とする請求項11記載の磁気記憶装置の製造方法。 - 前記磁気記憶素子形成膜には、磁性膜と非磁性絶縁膜と磁性膜とを積層した積層膜が形成される
ことを特徴とする請求項11記載の磁気記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048614A JP2004259913A (ja) | 2003-02-26 | 2003-02-26 | 環状体の製造方法および磁気記憶装置およびその製造方法 |
US10/786,259 US7109045B2 (en) | 2003-02-26 | 2004-02-25 | Method for preparing a ring-formed body, and magnetic memory device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048614A JP2004259913A (ja) | 2003-02-26 | 2003-02-26 | 環状体の製造方法および磁気記憶装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004259913A true JP2004259913A (ja) | 2004-09-16 |
Family
ID=32866605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003048614A Pending JP2004259913A (ja) | 2003-02-26 | 2003-02-26 | 環状体の製造方法および磁気記憶装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7109045B2 (ja) |
JP (1) | JP2004259913A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060236A (ja) * | 2004-08-23 | 2006-03-02 | Samsung Electronics Co Ltd | 磁気メモリ素子、その動作方法及びその製造方法 |
JP2006196683A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気抵抗効果素子及び磁気メモリ |
JP2008098515A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2008235356A (ja) * | 2007-03-16 | 2008-10-02 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US7535755B2 (en) | 2006-03-30 | 2009-05-19 | Fujitsu Limited | Magnetic memory device and method for fabricating the same |
JP2010263204A (ja) * | 2009-04-30 | 2010-11-18 | Internatl Business Mach Corp <Ibm> | 磁気トンネル接合デバイスおよびこれを製造するための方法 |
JP2012531747A (ja) * | 2009-06-24 | 2012-12-10 | ニューヨーク ユニヴァーシティー | 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス |
JP2012533188A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
US10263180B2 (en) | 2015-01-22 | 2019-04-16 | Tohoku University | Magnetoresistance effect element and magnetic memory |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3546238B1 (ja) * | 2003-04-23 | 2004-07-21 | 学校法人慶應義塾 | 磁気リングユニット及び磁気メモリ装置 |
JP4959717B2 (ja) * | 2005-12-31 | 2012-06-27 | 中国科学院物理研究所 | 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 |
US7456029B2 (en) * | 2006-06-28 | 2008-11-25 | Magic Technologies, Inc. | Planar flux concentrator for MRAM devices |
CN102479920B (zh) * | 2010-11-30 | 2014-01-08 | 中芯国际集成电路制造(上海)有限公司 | 纳米环型磁隧道结的制造方法、磁阻内存的制造方法 |
KR101215951B1 (ko) * | 2011-03-24 | 2013-01-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그 형성방법 |
CN102867913B (zh) * | 2012-09-17 | 2014-12-10 | 上海华力微电子有限公司 | 一种形成磁阻存储器环状存储单元的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163451A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 半導体記憶装置 |
JP3550533B2 (ja) * | 2000-07-06 | 2004-08-04 | 株式会社日立製作所 | 磁界センサー、磁気ヘッド、磁気記録再生装置及び磁気記憶素子 |
-
2003
- 2003-02-26 JP JP2003048614A patent/JP2004259913A/ja active Pending
-
2004
- 2004-02-25 US US10/786,259 patent/US7109045B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060236A (ja) * | 2004-08-23 | 2006-03-02 | Samsung Electronics Co Ltd | 磁気メモリ素子、その動作方法及びその製造方法 |
JP2006196683A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気抵抗効果素子及び磁気メモリ |
US7535755B2 (en) | 2006-03-30 | 2009-05-19 | Fujitsu Limited | Magnetic memory device and method for fabricating the same |
JP2008098515A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US7741688B2 (en) | 2006-10-13 | 2010-06-22 | Kabushiki Kaisha Toshiba | Magnetic random access memory and method of manufacturing the same |
JP2008235356A (ja) * | 2007-03-16 | 2008-10-02 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP4625822B2 (ja) * | 2007-03-16 | 2011-02-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2010263204A (ja) * | 2009-04-30 | 2010-11-18 | Internatl Business Mach Corp <Ibm> | 磁気トンネル接合デバイスおよびこれを製造するための方法 |
JP2012531747A (ja) * | 2009-06-24 | 2012-12-10 | ニューヨーク ユニヴァーシティー | 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス |
JP2012533188A (ja) * | 2009-07-13 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
JP2013254960A (ja) * | 2009-07-13 | 2013-12-19 | Seagate Technology Llc | 磁気積層体設計 |
US10263180B2 (en) | 2015-01-22 | 2019-04-16 | Tohoku University | Magnetoresistance effect element and magnetic memory |
Also Published As
Publication number | Publication date |
---|---|
US7109045B2 (en) | 2006-09-19 |
US20040166640A1 (en) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458703B2 (ja) | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 | |
JP5127861B2 (ja) | 磁気メモリ | |
JP5433284B2 (ja) | Mtj素子およびその形成方法、stt−ramの製造方法 | |
JP4835614B2 (ja) | 不揮発性磁気メモリ装置 | |
US6933155B2 (en) | Methods for providing a sub .15 micron magnetic memory structure | |
US7247506B2 (en) | Method for producing magnetic memory device | |
TWI622158B (zh) | 儲存元件,儲存裝置,製造儲存元件之方法,及磁頭 | |
US8592928B2 (en) | Magnetic random access memory and method of manufacturing the same | |
JP2015156501A (ja) | 磁気積層体設計 | |
JP2011146729A (ja) | 磁気トンネル接合素子 | |
US7109045B2 (en) | Method for preparing a ring-formed body, and magnetic memory device and method for manufacturing the same | |
JP4138254B2 (ja) | 記憶セル構造、およびこれを製造する方法 | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
WO2017169147A1 (ja) | 不揮発性メモリ素子および不揮発性メモリ素子の製造方法 | |
JP2012038884A (ja) | 磁気メモリ素子、磁気メモリ素子の製造方法 | |
JP2002538614A5 (ja) | ||
JP3576118B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
JP5277629B2 (ja) | 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置 | |
JP4575101B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP2002151660A (ja) | 磁気ランダム・アクセス・メモリ及びその磁気情報書き込み方法 | |
JP2006210794A (ja) | 磁気抵抗効果素子、その製造方法、及び、磁気記録装置 | |
JP2004158578A (ja) | 磁気記憶装置及びその製造方法 | |
JP2005123298A (ja) | 磁気メモリー装置及びその製造方法 | |
CN110197873B (zh) | 一种制备小尺寸高质量mram元件的方法 | |
TW498326B (en) | Formation method of magneto-resistance RAM with magnetic tunnel junction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |