JP2010263204A - 磁気トンネル接合デバイスおよびこれを製造するための方法 - Google Patents
磁気トンネル接合デバイスおよびこれを製造するための方法 Download PDFInfo
- Publication number
- JP2010263204A JP2010263204A JP2010096071A JP2010096071A JP2010263204A JP 2010263204 A JP2010263204 A JP 2010263204A JP 2010096071 A JP2010096071 A JP 2010096071A JP 2010096071 A JP2010096071 A JP 2010096071A JP 2010263204 A JP2010263204 A JP 2010263204A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- spacer material
- electrical conductivity
- tunnel junction
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 85
- 239000000463 material Substances 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005294 ferromagnetic effect Effects 0.000 claims description 6
- 239000003302 ferromagnetic material Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 13
- 230000005415 magnetization Effects 0.000 description 31
- 230000004888 barrier function Effects 0.000 description 18
- 230000000694 effects Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 239000002648 laminated material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66984—Devices using spin polarized carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
Abstract
【課題】デバイスの縁部に沿って相対的な電流量を増大させた磁気トンネル接合デバイスおよびその製造方法を提供する。
【解決手段】磁気トンネル接合デバイスは、パターニング配線層４０２の上に、磁気トンネル接合（ＭＴＪ）積層物を形成する。その上に低伝導率層４１６および導電ハード・マスク４１８を形成する。低伝導率層４１６とは異なる電気伝導率を含むスペーサ材料４２０を堆積する。スペーサ材料４２０をエッチングして、ハード・マスク４１８およびスタッドの側壁上のみにスペーサ材料が残るようにする。エッチング・プロセスを実行して、低伝導率層４１６の周りに、自由磁性層４１２と導電ハード・マスク４１８との間の導電リンクとして、側壁スペーサ材料４１６を残す。スタッドとスペーサ材料４２０との間の電気伝導率の差によって、自由層４１２の縁部に沿った、側壁上に形成されたスペーサ材料４２０を通る電流が増大する。
【選択図】図４
【解決手段】磁気トンネル接合デバイスは、パターニング配線層４０２の上に、磁気トンネル接合（ＭＴＪ）積層物を形成する。その上に低伝導率層４１６および導電ハード・マスク４１８を形成する。低伝導率層４１６とは異なる電気伝導率を含むスペーサ材料４２０を堆積する。スペーサ材料４２０をエッチングして、ハード・マスク４１８およびスタッドの側壁上のみにスペーサ材料が残るようにする。エッチング・プロセスを実行して、低伝導率層４１６の周りに、自由磁性層４１２と導電ハード・マスク４１８との間の導電リンクとして、側壁スペーサ材料４１６を残す。スタッドとスペーサ材料４２０との間の電気伝導率の差によって、自由層４１２の縁部に沿った、側壁上に形成されたスペーサ材料４２０を通る電流が増大する。
【選択図】図４
Description
本発明は、一般に、半導体の分野に関し、更に具体的には、非均一スピン角運動量移動（Spin Momentum Transfer : SMT）磁気トンネル接合（magnetic tunnel junction : MTJ）電流のための側壁コーティングを含む磁気抵抗ランダム・アクセス・メモリ（magneto-resistive random access memory : MRAM）、およびこれを製造するための方法に関する。
ＳＭＴ ＭＲＡＭにおいてデータを記憶するための最新の方法は、一般に、自由層（free layer）を高抵抗および低抵抗の状態間で切り換えるために高い電流レベルを必要とする。これらの高い電流レベルは、大型のスイッチング・トランジスタを必要とし、従って大きいセル・サイズを必要とするので、望ましくない。面内磁化材料およびデバイスは、現在、面外磁化構造よりもはるかに簡単に生成されるが、ＭＴＪ自由層の磁気モーメントが面内（トンネル・バリアに対して平行）である場合、電子スピンからＭＴＪ自由層へのスピン・トルク結合は、ほぼ皆無である。これは、電子が、面内ＭＴＪ自由層の磁化に対してほぼ垂直な方向にトンネル・バリアを横切るからである。面内磁化デバイスでは、スピン・トルク効果によってＭＴＪ自由層の切り換えを開始するためには、一般に、熱揺らぎ（thermal fluctuations）が自由層に実質的な面外磁化を与えるのを待つ。これは、制御の乏しい手法であり、ソフト・エラーを生じたり、書き込み時間が遅かったり、高いスイッチング電流が必要となったりする。
上述の問題に鑑み、面内磁化を有するデバイスの縁部に沿って相対的な電流量を増大させた構造を生成することは有益であろう。デバイスの縁部は、磁気エッジ効果のために、実質的な面外コンポーネントの磁化を示すからである。面外磁化が存在する縁部領域における電流増大によって、電子からＭＴＪ自由層へのスピン・トルクのいっそう効率的な移動に役立つ。スピン・トルク結合は、実質的に、ＭＴＪ自由層の磁化の面外コンポーネントについてのみだからである。
一実施形態において、ＭＴＪデバイスを製造するための方法を開示する。この方法は、パターニング配線層の上にシード層を形成するステップを含む。シード層の上に反強磁性層を形成する。反強磁性層の上に基準層を形成する。反強磁性層は基準層をピンする（pin）。基準層の上に絶縁トンネル・バリア層を形成する。絶縁層の上に自由磁性層を形成する。自由層の上に低（電気）伝導率層を形成する。低伝導率層の上に導電ハード・マスクを形成する。ハード・マスクおよび低伝導率層を自由層までエッチングする。エッチングした構造の上にスペーサ材料を堆積する。スペーサ材料は、低伝導率層とは異なる電気伝導率を含む。スペーサ材料を水平方向の表面からエッチングして、ハード・マスクおよびスタッドの側壁上のみにスペーサ材料が残るようにする。ハード・マスクまたは側壁スペーサ材料によって保護されていない積層物材料をエッチングすることによって、デバイスを更に画定する。このエッチングを調整して、低伝導率層の周りに、自由層と導電ハード・マスクとの間の導電リンクとして、側壁スペーサ材料を残す。
別の実施形態においては、磁気トンネル接合デバイスを開示する。磁気トンネル接合デバイスは、パターニング配線層を含む基板を含む。配線層の上に磁気トンネル接合積層物を形成する。磁気トンネル接合積層物の上に低伝導率層を形成する。低伝導率層の上に導電ハード・マスクを形成する。ハード・マスクおよび低伝導率層を自由層までエッチングする。エッチングした構造の上にスペーサ材料を堆積する。スペーサ材料は、低伝導率層とは異なる電気伝導率を含む。スペーサ材料を水平方向の表面からエッチングして、ハード・マスクおよびスタッドの側壁上のみにスペーサ材料が残るようにする。ハード・マスクまたは側壁スペーサ材料によって保護されていない積層物材料をエッチングすることによって、デバイスを更に画定する。このエッチングを調整して、低伝導率層の周りに、自由層と導電ハード・マスクとの間の導電リンクとして、側壁スペーサ材料を残す。スタッドとスペーサ材料との間の電気伝導率の差によって、磁気トンネル接合積層物内の自由層の縁部に沿った、側壁上に形成されたスペーサ材料を通る電流が増大する。
更に別の実施形態においては、集積回路を開示する。集積回路は、電気回路が上に配置された回路支持基板と、磁気トンネル接合デバイスと、を含む。磁気トンネル接合デバイスは、パターニング配線層を含む基板を含む。配線層の上に磁気トンネル接合積層物を形成する。磁気トンネル接合積層物の上に低伝導率層を形成する。低伝導率層の上に導電ハード・マスクを形成する。ハード・マスクおよび低伝導率層を自由層までエッチングする。エッチングした構造の上にスペーサ材料を堆積する。スペーサ材料は、低伝導率層とは異なる電気伝導率を含む。スペーサ材料を水平方向の表面からエッチングして、ハード・マスクおよびスタッドの側壁上のみにスペーサ材料が残るようにする。ハード・マスクまたは側壁スペーサ材料によって保護されていない積層物材料をエッチングすることによって、デバイスを更に画定する。このエッチングを調整して、低伝導率層の周りに、自由層と導電ハード・マスクとの間の導電リンクとして、側壁スペーサ材料を残す。スタッドとスペーサ材料との間の電気伝導率の差によって、磁気トンネル接合積層物内の自由層の縁部に沿った、側壁上に形成されたスペーサ材料を通る電流が増大する。
必要に応じて、本発明の詳細な実施形態を本明細書において開示する。しかしながら、開示する実施形態は、様々な形態において具現化することができる本発明の単なる例示に過ぎないことは理解されよう。従って、本明細書において開示する具体的な構造上および機能上の詳細事項は、限定として解釈されず、単に、特許請求項のための基礎として、および、実質的にあらゆる適宜詳細な構造および機能において本発明を様々に実施するように当業者に対する教示を与えるための代表的な基礎として解釈される。更に、本明細書において用いる言葉および表現は、限定として解釈されず、本発明の理解可能な記述を与えるものとして解釈される。
本明細書において、「１つの」という言葉は、１つまたは２つ以上として定義される。本明細書において用いる場合、複数という言葉は、２つまたは３つ以上として定義される。本明細書において用いる場合、別のという言葉は、少なくとも第２のまたはそれ以上として定義される。本明細書において用いる場合、含むまたは有するあるいはその両方は、含む（すなわちオープン・ランゲージ（open language））として定義される。本明細書において用いる場合、結合するという言葉は、接続するとして定義されるが、必ずしも直接ではなく、必ずしも機械的にではない。
図１は、基礎にあるパターニングされた配線層１０２を示す。この上にシード層１０４が堆積されている。シード層１０４の上に反強磁性層１０６が堆積されている。シード層１０４を用いて、反強磁性（ＡＦ）層１０６の所望の結晶方位を得る。次いで、反強磁性層１０６の上に基準層１０８を堆積し、最上の基準層の上にＭＴＪバリア層１１０を堆積する。次いで、ＭＴＪバリア層の上に自由層１１２を堆積する。
ＡＦ層１０６、基準層１０８、ＭＴＪバリア層１１０、および自由層１１２が、ＭＴＪ積層物を生成する。具体的には、基準層１０８は、ＭＴＪ積層物の第１の磁性層を生成し、自由層１１２は第２の磁性層を生成する。ＭＴＪバリア層１１０は、第１の磁性層１０８と第２の磁性層１１２との間の絶縁層を生成する。一実施形態においては、第１の磁性層１０８（基準層）は、ＡＦ層１０６によって特定の方向にピンされた磁化を有する。第２の磁性層１１２（自由層）は、ピンされていない磁化方向を有する。自由層１１２は、ピンされた層１０８の磁化に対して平行に、またはピンされた層１０８の磁化に対して逆平行に（anti-parallel）、その磁化を回転させることができる。平行な磁化は、通常、トンネル・バリア１１０に電流を低抵抗で通過させる（tunnel）ことができる。逆平行磁化は、高い抵抗を生じる。自由層の磁化の方向を切り換えるには、近傍の配線に電流を流して、自由層と相互作用する磁界を電流によって誘導すれば良い。また、自由層の磁化は、自由層内にスピン偏極電子を注入することによって制御することができる（「スピン角運動量移動（ＳＭＴ）」と呼ばれるプロセス）。
自由層１１２を堆積した後、キャップ層１１４を堆積して、効率的な自由層の磁化切り換えを可能とするバッファを提供することができる。また、この任意のキャップ層１１４は、磁気トンネル接合構造を形成する場合にエッチ・ストップ層として機能することができる材料を含むことができる。任意のキャップ層１１４は、１つまたはいくつかの個別の層を含む場合があるが、実質的な電流拡散を可能としないように充分に薄くなければならない。次いで、低σバリア層１１６を堆積し、垂直方向の電流に対する低伝導率の障害を形成する。バリア層１１６の導電率は、周囲の導体のものよりも実質的に小さくなるように選択するので、電子は周囲の導体の方を伝導することになる。バリア層１１６の上に導電ハード・マスク層１１８を堆積して、ＭＴＪデバイス画定のためのエッチ・マスクを提供すると共に、ＭＴＪとＭＴＪの上に画定される配線層との間のブリッジとなる導電層を提供する。いずれかの従来の製造プロセスを用いて上述の層の堆積／形成を実行可能であることに留意すべきである。
次いで、パターン生成のために、１つ以上のリソグラフィまたは同様のプロセスを用いることができる。次いで、（限定ではないが）反応性イオン・エッチング（ＲＩＥ）、イオン・ビーム・エッチング（ＩＢＥ）、またはウェット化学エッチング等の所望の化学的または物理的あるいはその両方の方法を用いて、ハード・マスク１１８をエッチングする。低σバリア層１１６は、ハード・マスク１１８と同一の形状にエッチングされるが、エッチングは、自由層１１２の全高を除去する前に停止する。図１に示す実施形態では、２つの近傍のデバイスがパターニングされ、キャップ層１１４における低エッチング・レート材料によってエッチングが停止されているが、キャップ層１１４の内部もしくは底部または自由層１１２の内部でエッチングを停止することも可能であることに留意すべきである。
いったん上述のエッチング・プロセスを完了したら、この構造の垂直方向の側壁を実質的な適用範囲として、構造上にスペーサ膜２２０を堆積する。スペーサ２２０を堆積した後、方向性（異方性）エッチングを用いて水平方向の表面上の材料を除去し、これによって、図２に示すように側壁上にのみスペーサ材料が残される。これは、例えばＲＩＥの間の高基板バイアスまたは高度に方向性のＩＢＥ技法を用いて達成することができる。一実施形態においては、図４に示すもの等の構造４００のために、高導電率のスペーサ材料を用いる。別の実施形態においては、図５に示すもの等の構造５００のために、強磁性スペーサ材料を用いる。更に別の実施形態においては、図６に示すもの等の構造６００のために、低伝導率のスペーサ材料を用いる。
スペーサ材料２２０を堆積するために、回転基板を用いた方向性堆積プロセスを利用することによって、側壁適用範囲を拡大可能であることに留意すべきである。例えば、イオン・ビーム堆積、電子ビーム堆積、熱蒸着等を、傾斜および回転基板ホルダと組み合わせて用いて、スペーサ材料２２０を堆積することができる。また、電気めっき、無電解めっき、化学気相付着（ＣＶＤ）、および原子層堆積（ＡＬＤ）等の他のプロセスを用いて、スペーサ材料２２０を堆積することも可能である。図５の構造５００では、ＭＴＪ積層物の側面の全ては被覆しないように強磁性スペーサを異方性パターニングして、磁気状態の画定不良を防ぐことができることに留意すべきである。これを達成するには、方向性イオン・ビーム・エッチングまたは方向性堆積を用いて、デバイスの一側面のみを強磁性体で被覆し、またはデバイスの一側面を損傷／消磁して、デバイスの一部のみを強力な強磁性体で被覆したままとすれば良い。
エッチングを行って図２に示すようにスペーサを画定した後、自由層１１２およびピンされた層１０６、１０８（および下にあるシード層１０４）をパターニングして、図３に示すように、隣接デバイスを相互に分離して電子デバイス回路によって個別にアドレシングすることを可能とする。これを達成する１つの方法は、上述の異方性「スペーサ」エッチングを拡張して、エッチングを磁性膜全体に進行させ、図３に示すようにデバイスを分離することである。この実施形態において、スペーサは、積層物全体のエッチングが完了した後でもデバイスの側壁上に残るのに充分なロバスト性を有する。
あるいは、（導電率または磁気特性のためでなく）マスキングの目的のために、追加のスペーサ３２２を堆積して、スペーサ２２０（これは導電性または磁気特性のために選択される）を浸食することなく積層物全体のエッチングを可能とすることができる。また、積層物を途中までエッチングし、追加のリソグラフィまたはハード・マスク発生あるいはその両方のステップを実行して、いっそう柔軟なエッチング方式によって残りの底部層をパターニングすることができる。また、材料に損傷を与える技法を用いて、物理的な意味で材料を完全に除去するのではなく、それらを不活性（inactive）にすることができる。このプロセスは、「Method Of patterning A Magnetic Tunnel Junction Stack For A Magneto-Resistive Random Access Memory」と題する所有者が共通の（commonly owned）米国特許第７，２１２，４４６号において更に論じられている。
機能スペーサ２２０の周りに保護スペーサ３２２を用いることによって、上述の側壁材料２２０の選択の柔軟性を高めるとができることに留意すべきである。かかる追加のスペーサにより、側壁の角度について選択肢を増やすことができ、続いて上述の積層物エッチングを実行する際に機能スペーサの損失を防ぐことができる。保護スペーサ３２２材料の一例はタンタルであり、これは、磁性積層物のメタノール・ベースＲＩＥの間にルテニウム下塗り（機能スペーサ２２０の材料）を保護することができる。図３に関して上述したプロセスの後、従来の製造プロセスを用いてデバイスの上部を接触させることができる。基礎にあるパターニング配線層１０２は、デバイスの底部に対する接触を提供する。
図４は、図１から図３に関して上述したプロセスの結果として得られるデバイス４００の１つの構造を示す。具体的には、図４は、低電気伝導率の電流バリア４１６および高電気伝導率の機能スペーサ４２０を有するデバイス４００を示す。低電気伝導率バリア４１６の周りに高電気伝導率機能スペーサ４２０が形成されているこの構成では、エッジ効果のために自由層磁化の大部分が面外であるＭＴＪの縁部に、電流が優先的に流れることが可能となる。自由層における局所的な磁化は、自由層４１２内の実線の矢印によって表される。電流は、デバイス４００における太い点線の矢印によって表される。この効果は、高伝導性のトンネル・バリア４１０および高抵抗性の自由層４１２のために増大し、これによって電流拡散効果が軽減する。
図５は、図１から図３に関して上述したプロセスの結果として得られる別のデバイス５０を示す。具体的には、図５は、スタッド（stud）／ハード・マスクの組み合わせを形成する中央領域５１６および５１８を有するデバイス５００を示す。層５１６および５１８の電気伝導率は、図４の層４１６および４１８と同様に選択することができ、または、他の伝導値を想定することができる。このデバイスにおける電流は、デバイス改良の１つの態様に過ぎないからである。追加の改良は、中央のスタッド／ハード・マスク組み合わせの周りのスペーサとして強磁性層５２０を形成することによって実現される。適切な膜堆積条件および膜アスペクト比によって、層５２０の磁化点を、自由層の面に対して実質的に垂直とすることができる。非磁性層５１４の使用によって、層５２０の磁化を自由層５１４のものから分離するので、層５２０の方向を切り換える必要なく、自由層の磁化の方向を切り換えることができる。しかしながら、層５２０は、図５に示したものと同様の方法で、反磁場（demagnetizatoin field）を通して自由層５１２に影響を及ぼす。自由層の縁部付近の自由層磁化は、層５２０の反磁場の影響のために、実質的に面外コンポーネントが想定される。面内磁化の自由層を用いた従来のデバイスに比べ、この自由層５１２は面外コンポーネントを有し、この場合、スピン角運動量移動効果の性質のために、自由層の切り換えが高速になると共に低電流になる。
一実施形態において、自由層が切り換わる２つの安定した高信頼性の状態が存在するように図５のデバイス５００を設計することに留意すべきである。デバイス５００が示す事例においては、自由層の形状の異方性または固有の異方性のために、自由層の磁化は紙面内（または紙面外）に向かう方向であり、ピンされた基準層の磁化方向も紙面内（または紙面外）に向かう。磁化が紙面内に向かう方向と紙面外に向かう方向との間で反転すると、自由層は高抵抗および低抵抗の状態間で切り換わる。例えば、これを達成するには、長く細いデバイスを生成し、その長軸が紙面内を示し、図５が短軸を通る横断面を表すようにすれば良い。かかる場合、形状の異方性によって、自由層の磁化は紙面内（または紙面外）に向かう方向に誘導される。スペーサ層５２０は、自由層５１２の磁化に影響を及ぼして、公称自由層磁化方向に対して実質的に垂直な方向に面外に傾斜させるので、自由層の磁化は、紙面内または紙面外のいずれかを示す安定した状態を示す。前述の長く細いデバイスの細い先端部に層５２０があるために、磁化方向にはいくらかの障害があり得るが、これらの作用は、デバイス形状の選択、層５２０の方向性堆積、または層５２０の磁気特性によって、最小限に抑えることができる。
図６は、図１から図３に関して上述したプロセスの結果として得られた別のデバイス６００を示す。具体的には、図６は、高電気伝導率ハード・マスク／スタッド６１８およびスタッド６１８の全側面上に形成された低電気伝導率機能スペーサ６２０を有するデバイス６００を示す。高電気伝導率スタッド６１８の全側面上に低電気伝導率機能スペーサ６２０が形成されたこの構成によって、デバイス６００の中央付近に高電流密度の領域が生成される。スピン・トルク効果は、デバイス全体に均一な電流を流すこととは対照的に、大電流密度の部分（hotspot）を生成することによって、増大させることができる。デバイス６００は、高伝導率の材料（図４における層４２０のように）または強磁性材料（図５における層５２０のように）から形成することができる追加のスペーサ層６２２によって、更に調整することができる。
これらの実施形態は、本明細書における革新的な教示の多くの有利な使用の一例に過ぎないことは理解されよう。概して、本出願の明細書において行われた主張は、様々な特許請求される本発明のいずれかを必ずしも限定するわけではない。更に、いくつかの主張はいくつかの本発明のフィーチャに対して適用され、他のものには適用されない場合がある。概して、特に指示しない限り、単一の要素は複数になる場合もあり、普遍性を失うことなく逆の場合も同様である。
上述したような回路は、集積回路チップのための設計の一部である。集積回路チップは、典型的に１つ以上の回路支持基板を含み、その各々の上に電気回路を配置することができる。チップ設計は、グラフィカル・コンピュータ・プログラミング言語において生成され、コンピュータ記憶媒体（ディスク、テープ、物理的ハード・ドライブ、または記憶アクセス・ネットワーク等の仮想ハード・ドライブ等）において記憶される。設計者が、チップを製造しないか、またはチップを製造するために用いるフォトリソグラフィ・マスクを製造しない場合、設計者は、物理的手段によって（例えば設計を記憶した記憶媒体のコピーを提供することによって）、または電子的に（例えばインターネットを介して）、結果として得られた設計をかかるエンティティに、直接的にまたは間接的に送信する。次いで、記憶された設計を、フォトリソグラフィ・マスクを製造するために適切なフォーマット（例えばＧＤＳＩＩ）に変換する。これは通常、ウェハ上に形成される対象のチップ設計の多数のコピーを含む。フォトリソグラフィ・マスクを用いて、エッチングまたは他の方法で処理されるウェハ（またはその上の層あるいはその両方）の領域を画定する。
上述したような方法は、集積回路チップの製造において用いられる。典型的に、集積回路チップは、少なくとも１つの回路支持基板を含み、この基板の上に電気回路が配置されている。結果として得られた集積回路チップは、未加工のウェハの形態で（すなわち、多数の未パッケージ・チップを有する単一ウェハとして）、ベア・チップ（bare chip）として、またはパッケージされた形態で、製造業者によって配布することができる。後者の場合、チップは、単一チップ・パッケージ（マザーボードまたは他の高レベルのキャリアに固定されるリードを有するプラスチック・キャリア等）に、またはマルチチップ・パッケージ（表面相互接続または埋め込み相互接続のいずれかまたは双方を有するセラミック・キャリア等）に、搭載される。いずれの場合であっても、次いで、チップを、（ａ）マザーボード等の中間製品または（ｂ）最終製品のいずれかの一部として、他のチップ、離散回路要素、または他の信号処理デバイスあるいはそれら全てと集積する。最終製品は、おもちゃから、ディスプレイ、キーボード、または他の入力デバイス、および中央プロセッサを有する最先端のコンピュータ製品に対する他のローエンド・アプリケーションの範囲に及ぶ集積回路チップを含むいずれかの製品とすることができる。
本発明の具体的な実施形態を開示したが、本発明の精神および範囲から逸脱することなく、具体的な実施形態に変更を加えることが可能であることは、当業者には理解されよう。従って、本発明の範囲は、具体的な実施形態に限定されない。更に、特許請求の範囲は、本発明の範囲内にあるかかる用途、変更、及び実施形態の全てを包含することが意図される。
１０２、４０２、５０２、６０２ パターニング配線層
１０４、４０４、５０４、６０４ シード層
１０６、４０６、５０６、６０６ 反強磁性層
１１０ トンネル・バリア
１１２、６１２ 自由層
１１４ キャップ
１１６、４１６ 低σバリア層
１１８ 導電ハード・マスク
１０４、４０４、５０４、６０４ シード層
１０６、４０６、５０６、６０６ 反強磁性層
１１０ トンネル・バリア
１１２、６１２ 自由層
１１４ キャップ
１１６、４１６ 低σバリア層
１１８ 導電ハード・マスク
Claims (20)
- 磁気トンネル接合（「ＭＴＪ」）デバイスを製造するための方法であって、
自由磁性層の上に中間非磁性層を形成するステップと、
前記中間非磁性層の上にハード・マスクを形成するステップと、
前記ハード・マスクおよび中間非磁性層の上にスペーサ材料を堆積するステップと、
を含み、前記スペーサ材料が、前記中間非磁性層とは異なる電気伝導率を含む、前記方法。 - パターニング配線層の上にシード層を形成するステップと、
前記シード層の上に反強磁性層を形成するステップと、
前記反強磁性層の上に基準層を形成するステップであって、前記反強磁性層が前記基準層をピンする、前記ステップと、
前記基準層の上に絶縁層を形成するステップと、
前記絶縁層の上に自由磁性層を形成するステップと、
を更に含む、請求項１に記載の方法。 - 前記ハード・マスクおよび中間非磁性層を前記自由磁性層までエッチングするステップを更に含む、請求項２に記載の方法。
- 前記自由層の上に非磁性分離層を堆積するステップを更に含み、前記中間非磁性層が前記非磁性分離層の上に形成される、請求項２に記載の方法。
- 前記スペーサ材料を水平方向の表面からエッチングして、前記ハード・マスクおよび前記中間非磁性層の側壁のみが前記スペーサ材料を含むようにする、請求項１に記載の方法。
- 前記中間非磁性層が低電気伝導率を含み、前記スペーサ材料が高電気伝導率を含む、請求項１に記載の方法。
- 前記中間非磁性層が高電気伝導率を含み、前記スペーサ材料が低電気伝導率を含む、請求項１に記載の方法。
- 前記スペーサ材料が強磁性材料を含む、請求項１に記載の方法。
- 前記強磁性スペーサ材料が、自由磁性層上の反磁場を変更するように異方性パターニングされる、請求項８に記載の方法。
- 前記スペーサ材料の上に保護スペーサを形成するステップを更に含む、請求項１に記載の方法。
- パターニング配線層を含む基板と、
前記パターニング配線層の上に形成された磁気トンネル接合積層物と、
前記磁気トンネル接合積層物の上に形成された中間非磁性層と、
前記中間非磁性層の上に形成されたハード・マスクと、
前記ハード・マスクおよび前記中間非磁性層の少なくとも１つの側壁に形成されてこれに接触するスペーサ材料であって、前記スペーサ材料が前記中間非磁性層とは異なる電気伝導率を含み、前記中間非磁性層と前記スペーサ材料との間の電気伝導率の差が、主として前記磁気トンネル接合積層物内の自由磁性層の少なくとも１つの側面に沿った電流を生成する、前記スペーサ材料と、
を含む、半導体デバイス。 - 前記中間非磁性層と前記磁気トンネル接合積層物の前記自由磁性層との間に形成された非磁性分離層を更に含む、請求項１１に記載の半導体デバイス。
- 前記中間非磁性層が低電気伝導率を含み、前記スペーサ材料が高電気伝導率を含む、請求項１１に記載の半導体デバイス。
- 前記中間非磁性層が高電気伝導率を含み、前記スペーサ材料が低電気伝導率を含む、請求項１１に記載の半導体デバイス。
- 前記スペーサ材料が強磁性材料である、請求項１１に記載の半導体デバイス。
- 前記強磁性スペーサ材料が、前記自由磁性層上の反磁場を変更するように異方性パターニングされる、請求項１５に記載の半導体デバイス。
- 前記スペーサ材料の上に形成された保護スペーサを更に含む、請求項１１に記載の半導体デバイス。
- 電気回路が上に配置された回路支持基板と、
磁気トンネル接合デバイスであって、
パターニング配線層を含む基板と、
前記パターニング配線層の上に形成された磁気トンネル接合積層物と、
前記磁気トンネル接合積層物の上に形成された中間非磁性層と、
前記中間非磁性層の上に形成されたハード・マスクと、
前記ハード・マスクおよび前記中間非磁性層の少なくとも１つの側壁に形成されてこれに接触するスペーサ材料であって、前記スペーサ材料が前記中間非磁性層とは異なる電気伝導率を含み、前記中間非磁性層と前記スペーサ材料との間の電気伝導率の差が、主として前記磁気トンネル接合積層物内の自由磁性層の少なくとも１つの側面に沿った電流を生成する、前記スペーサ材料と、
を含む、前記磁気トンネル接合デバイスと、
を含む、集積回路。 - 前記磁気トンネル接合デバイスが、前記中間非磁性層と前記磁気トンネル接合積層物の前記自由層との間に形成された非磁性分離層を更に含む、請求項１８に記載の集積回路。
- 前記中間非磁性層が低電気伝導率を含み、前記スペーサ材料が高電気伝導率を含む、および、
前記中間非磁性層が高電気伝導率を含み、前記スペーサ材料が低電気伝導率を含む、
のいずれか一方である、請求項１８に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/433023 | 2009-04-30 | ||
| US12/433,023 US7989224B2 (en) | 2009-04-30 | 2009-04-30 | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010263204A true JP2010263204A (ja) | 2010-11-18 |
| JP5571439B2 JP5571439B2 (ja) | 2014-08-13 |
Family
ID=43029758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010096071A Active JP5571439B2 (ja) | 2009-04-30 | 2010-04-19 | 磁気トンネル接合デバイスおよびこれを製造するための方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7989224B2 (ja) |
| JP (1) | JP5571439B2 (ja) |
| KR (1) | KR101190377B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013517630A (ja) * | 2010-01-14 | 2013-05-16 | クアルコム，インコーポレイテッド | 複合ハードマスク構造およびスピントルク駆動磁気トンネル接合のための不均一な電流経路を形成する方法 |
| JP2014187169A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法 |
| JP2016171125A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| JP2017126613A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社東芝 | 磁気抵抗効果素子及びその製造方法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8455117B2 (en) * | 2009-03-04 | 2013-06-04 | Seagate Technology Llc | Bit-patterned stack with antiferromagnetic shell |
| US20100327248A1 (en) * | 2009-06-29 | 2010-12-30 | Seagate Technology Llc | Cell patterning with multiple hard masks |
| US8735179B2 (en) * | 2009-08-27 | 2014-05-27 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8492858B2 (en) * | 2009-08-27 | 2013-07-23 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| JP4929332B2 (ja) * | 2009-09-24 | 2012-05-09 | 株式会社東芝 | 電子部品の製造方法 |
| US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
| US9082695B2 (en) | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
| US8709956B2 (en) | 2011-08-01 | 2014-04-29 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
| US8796795B2 (en) | 2011-08-01 | 2014-08-05 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
| KR101870873B1 (ko) * | 2011-08-04 | 2018-07-20 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
| US8536063B2 (en) | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
| US8623735B2 (en) | 2011-09-14 | 2014-01-07 | Globalfoundries Inc. | Methods of forming semiconductor devices having capacitor and via contacts |
| KR101617113B1 (ko) * | 2011-12-20 | 2016-04-29 | 인텔 코포레이션 | 자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법 |
| KR101950004B1 (ko) | 2012-03-09 | 2019-02-19 | 삼성전자 주식회사 | 자기 소자 |
| US8574928B2 (en) | 2012-04-10 | 2013-11-05 | Avalanche Technology Inc. | MRAM fabrication method with sidewall cleaning |
| US8883520B2 (en) | 2012-06-22 | 2014-11-11 | Avalanche Technology, Inc. | Redeposition control in MRAM fabrication process |
| US9129690B2 (en) | 2012-07-20 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
| US9178009B2 (en) | 2012-10-10 | 2015-11-03 | Globalfoundries Inc. | Methods of forming a capacitor and contact structures |
| CN103779413B (zh) * | 2012-10-19 | 2016-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
| US8809149B2 (en) | 2012-12-12 | 2014-08-19 | Globalfoundries Inc. | High density serial capacitor device and methods of making such a capacitor device |
| KR102034210B1 (ko) | 2013-03-15 | 2019-10-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| CN108320769A (zh) * | 2013-03-15 | 2018-07-24 | 英特尔公司 | 包括嵌入式磁性隧道结的逻辑芯片 |
| US9024399B2 (en) * | 2013-05-02 | 2015-05-05 | Yimin Guo | Perpendicular STT-MRAM having logical magnetic shielding |
| US20150019147A1 (en) * | 2013-07-11 | 2015-01-15 | Qualcomm Incorporated | Method and device for estimating damage to magnetic tunnel junction (mtj) elements |
| US9595661B2 (en) * | 2013-07-18 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory structure and method of forming the same |
| US9070869B2 (en) * | 2013-10-10 | 2015-06-30 | Avalanche Technology, Inc. | Fabrication method for high-density MRAM using thin hard mask |
| CN106104827B (zh) * | 2014-03-26 | 2019-04-16 | 英特尔公司 | 用于形成具有环形接触部的自旋转移扭矩存储器(sttm)元件的技术 |
| US9882121B2 (en) * | 2014-03-28 | 2018-01-30 | Intel Corporation | Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer |
| US9269893B2 (en) | 2014-04-02 | 2016-02-23 | Qualcomm Incorporated | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch |
| US9349939B2 (en) * | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
| US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US9362336B2 (en) * | 2014-09-11 | 2016-06-07 | Qualcomm Incorporated | Sub-lithographic patterning of magnetic tunneling junction devices |
| KR102214507B1 (ko) | 2014-09-15 | 2021-02-09 | 삼성전자 주식회사 | 자기 메모리 장치 |
| US20170069832A1 (en) * | 2015-09-03 | 2017-03-09 | Yong-Jae Kim | Magnetoresistive memory devices and methods of manufacturing the same |
| KR102465539B1 (ko) | 2015-09-18 | 2022-11-11 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
| KR102473663B1 (ko) | 2015-10-01 | 2022-12-02 | 삼성전자주식회사 | 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법 |
| US9905751B2 (en) * | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
| US11037611B2 (en) * | 2018-03-23 | 2021-06-15 | Samsung Electronics Co., Ltd. | Magnetic property measuring systems, methods for measuring magnetic properties, and methods for manufacturing magnetic memory devices using the same |
| US10923652B2 (en) | 2019-06-21 | 2021-02-16 | Applied Materials, Inc. | Top buffer layer for magnetic tunnel junction application |
| CN110828558B (zh) * | 2019-10-29 | 2021-07-30 | 北京航空航天大学 | 一种自旋电子器件制备方法、制备工件及其制备方法 |
| CN112750943A (zh) * | 2019-10-30 | 2021-05-04 | 上海磁宇信息科技有限公司 | 磁性隧道结结构及制作方法 |
| US11223008B2 (en) | 2019-11-27 | 2022-01-11 | International Business Machines Corporation | Pillar-based memory hardmask smoothing and stress reduction |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
| JP2005527101A (ja) * | 2001-08-21 | 2005-09-08 | シーゲイト テクノロジー エルエルシー | 炭素ベースのガスを用いる磁気薄膜のイオンビームエッチング選択性の向上 |
| JP2008130807A (ja) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2008159613A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911156B2 (en) | 2003-04-16 | 2005-06-28 | Freescale Semiconductor, Inc. | Methods for fabricating MRAM device structures |
| US6927075B2 (en) * | 2003-08-25 | 2005-08-09 | Headway Technologies, Inc. | Magnetic memory with self-aligned magnetic keeper structure |
| US7374952B2 (en) | 2004-06-17 | 2008-05-20 | Infineon Technologies Ag | Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof |
| US7241632B2 (en) | 2005-04-14 | 2007-07-10 | Headway Technologies, Inc. | MTJ read head with sidewall spacers |
| US7399646B2 (en) | 2005-08-23 | 2008-07-15 | International Business Machines Corporation | Magnetic devices and techniques for formation thereof |
| US7531367B2 (en) | 2006-01-18 | 2009-05-12 | International Business Machines Corporation | Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit |
| US8133745B2 (en) * | 2007-10-17 | 2012-03-13 | Magic Technologies, Inc. | Method of magnetic tunneling layer processes for spin-transfer torque MRAM |
-
2009
- 2009-04-30 US US12/433,023 patent/US7989224B2/en active Active
-
2010
- 2010-03-23 KR KR1020100025813A patent/KR101190377B1/ko active IP Right Grant
- 2010-04-19 JP JP2010096071A patent/JP5571439B2/ja active Active
-
2011
- 2011-05-03 US US13/100,123 patent/US8338869B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005527101A (ja) * | 2001-08-21 | 2005-09-08 | シーゲイト テクノロジー エルエルシー | 炭素ベースのガスを用いる磁気薄膜のイオンビームエッチング選択性の向上 |
| JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
| JP2008130807A (ja) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2008159613A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013517630A (ja) * | 2010-01-14 | 2013-05-16 | クアルコム，インコーポレイテッド | 複合ハードマスク構造およびスピントルク駆動磁気トンネル接合のための不均一な電流経路を形成する方法 |
| JP2014187169A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法 |
| JP2016171125A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| US10103198B2 (en) | 2015-03-11 | 2018-10-16 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
| JP2017126613A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社東芝 | 磁気抵抗効果素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7989224B2 (en) | 2011-08-02 |
| US20100276768A1 (en) | 2010-11-04 |
| JP5571439B2 (ja) | 2014-08-13 |
| KR101190377B1 (ko) | 2012-10-11 |
| US8338869B2 (en) | 2012-12-25 |
| US20110204459A1 (en) | 2011-08-25 |
| KR20100119493A (ko) | 2010-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5571439B2 (ja) | 磁気トンネル接合デバイスおよびこれを製造するための方法 | |
| US8697454B2 (en) | Methods of forming spin torque devices and structures formed thereby | |
| US6781173B2 (en) | MRAM sense layer area control | |
| US8796041B2 (en) | Pillar-based interconnects for magnetoresistive random access memory | |
| KR102499931B1 (ko) | 반도체 mram 디바이스 및 방법 | |
| US10170698B2 (en) | Spin torque MRAM fabrication using negative tone lithography and ion beam etching | |
| JP2005150739A (ja) | 薄膜デバイスおよび該薄膜デバイスにおいて熱による補助を実施する方法 | |
| US9917247B2 (en) | Structure for thermally assisted MRAM | |
| TWI409813B (zh) | 與多元件自由層磁穿隧接合之調整插接層及形成其之方法 | |
| US11895928B2 (en) | Integration scheme for three terminal spin-orbit-torque (SOT) switching devices | |
| US9023219B2 (en) | Method of manufacturing a magnetoresistive device | |
| US9799823B1 (en) | High temperature endurable MTJ stack | |
| US20180261763A1 (en) | Selective growth of seed layer for magneto-resistive random access memory | |
| US10868236B2 (en) | Method for manufacturing reduced pitch magnetic random access memory pillar | |
| US20190140165A1 (en) | Boron segregation in magnetic tunnel junctions | |
| JP2004047992A (ja) | データ層内に制御された核形成場所を有する磁気メモリ素子 | |
| US10756256B2 (en) | Magnetoresistive random access memory and method for manufacturing the same | |
| US10811594B2 (en) | Process for hard mask development for MRAM pillar formation using photolithography | |
| CN112349830A (zh) | 磁存储器件 | |
| TW201724593A (zh) | 階梯式磁穿隧接面裝置，形成階梯式磁穿隧接面裝置之方法，及包括階梯式磁穿隧接面之裝置 | |
| CN104037321B (zh) | 伸长的磁阻式隧道结结构 | |
| Wang et al. | Etching damage induced performance degradation in spin transfer torque magnetic random access memory fabrication | |
| US20190207101A1 (en) | Photolithographic method for fabricating dense pillar arrays using spacers as a pattern | |
| TW200828305A (en) | Structure of magnetic random access memory using spin-torque transfer writing and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140303 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140303 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140610 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5571439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |