CN103779413B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103779413B
CN103779413B CN201210398918.7A CN201210398918A CN103779413B CN 103779413 B CN103779413 B CN 103779413B CN 201210398918 A CN201210398918 A CN 201210398918A CN 103779413 B CN103779413 B CN 103779413B
Authority
CN
China
Prior art keywords
workfunction material
semiconductor devices
effect transistor
metal
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210398918.7A
Other languages
English (en)
Other versions
CN103779413A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210398918.7A priority Critical patent/CN103779413B/zh
Priority to US13/940,095 priority patent/US9293550B2/en
Publication of CN103779413A publication Critical patent/CN103779413A/zh
Application granted granted Critical
Publication of CN103779413B publication Critical patent/CN103779413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件及其制造方法。具体地，提供了一种使栅极中的材料向沟道施加应力以增强载流子迁移率的实现方案，即在栅极绝缘层与栅极金属之间形成能够向沟道施加拉伸应力或压缩应力的功函数材料层，以便增强nMOS场效应晶体管或pMOS场效应晶体管的沟道载流子迁移率，或者在栅极绝缘层和功函数材料层上形成能够向沟道施加拉伸应力的栅极金属，以便增强nMOS场效应晶体管的沟道载流子迁移率。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。
背景技术
随着半导体技术的不断发展，金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）尺寸不断减小，载流子迁移率降低的问题引起了业界极大的关注，已经提出一些增强载流子迁移率的方案。
其中一些方案通过在MOSFET的沟道区中施加应力来实现增强载流子迁移率的目的。例如，已提出向p型金属氧化物半导体场效应晶体管（pMOSFET）的硅（Si）衬底的源漏区注入锗（Ge）离子，形成SiGe沟道区，从而增强pMOSFET的载流子迁移率。但是，对于SiC沟道区能否增强n型金属氧化物半导体场效应晶体管（nMOSFET）的载流子迁移率，目前尚未证实。
相关技术公开了可以在沟道中形成金属薄膜，并进行离子注入，以便使金属薄膜对沟道形成压缩应力；或者，在沟道中填充金属填充物，例如在P型沟道中填充P型金属填充物，在n型沟道中填充n型金属填充物，以便提供压缩应力或拉伸应力。相关技术还提出了一种在栅极中填充金属以施加应力的构思，以便增强载流子迁移率。然而，具体如何在栅极填充材料以增强载流子迁移率，现有技术还没有相关的实现方案。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。
本发明的一个目的是，提供一种使栅极中的材料向沟道施加应力以增强载流子迁移率的实现方案。
根据本发明实施例的一个方面，提供一种半导体器件，包括：栅极绝缘层，所述栅极绝缘层被形成在衬底凹槽的内壁上；功函数材料层，能够向沟道施加拉伸应力或压缩应力；以及栅极金属，其中，所述栅极绝缘层、所述功函数材料层和所述栅极金属被依次形成。
根据一些示例性实施例，所述半导体器件可以包含nMOS场效应晶体管的栅极结构体，所述功函数材料层能够向所述nMOS场效应晶体管的沟道施加拉伸应力。
根据一些示例性实施例，所述半导体器件可以包含pMOS场效应晶体管的栅极结构体，所述功函数材料层能够向所述pMOS场效应晶体管的沟道施加压缩应力。
根据一些示例性实施例，所述半导体器件还可以包括：在所述功函数材料层与所述栅极金属之间的阻挡层，以及所述功函数材料层、所述阻挡层、所述栅极金属共同形成的表面上的第二金属层。
根据一些示例性实施例，所述栅极金属能够向沟道施加拉伸应力。
根据一些示例性实施例，所述功函数材料层可以是用于nMOS场效应晶体管的功函数材料层，包含TiAlN、金属碳化物和金属碳氧化物中的至少一种。
根据一些示例性实施例，所述功函数材料层可以是用于pMOS场效应晶体管的功函数材料层，包含TiN和Ta化合物中的至少一种。
根据一些示例性实施例，所述第二金属层可以包含TiAlN、TiAl、Al、Ti和TiW中的至少一种，所述栅极金属可以包含W和TiW中的至少一种。
根据一些示例性实施例，该半导体器件还可以包括：在所述栅极绝缘层和所述功函数材料层之间用来保护所述栅极绝缘层的保护层。
根据本发明实施例的另一个方面，提供一种制造半导体器件的方法，包括：在栅极绝缘层上形成功函数材料层，以使所述功函数材料层能够向沟道施加拉伸应力或压缩应力，其中所述栅极绝缘层形成在衬底凹槽的内壁上；以及在所述功函数材料层上沉积栅极金属。
根据一些示例性实施例，所述半导体器件可以包含nMOS场效应晶体管的栅极结构体，所述功函数材料层可以被形成为能够向所述nMOS场效应晶体管的沟道施加拉伸应力。
根据一些示例性实施例，所述半导体器件可以包含pMOS场效应晶体管的栅极结构体，所述功函数材料层可以被形成为能够向所述pMOS场效应晶体管的沟道施加压缩应力。
根据一些示例性实施例，所述半导体器件可以包含CMOS场效应晶体管的栅极结构体，所述衬底凹槽可以包含用于pMOS场效应晶体管的第一凹槽和用于nMOS场效应晶体管的第二凹槽，以及，在所述栅极绝缘层上形成功函数材料层的步骤可以包括：在所述第一凹槽和所述第二凹槽的栅极绝缘层上形成能够向沟道施加压缩应力的用于pMOS场效应晶体管的第一功函数材料层；蚀刻掉第一凹槽中的第一功函数材料层的上部以及第二凹槽中的第一功函数材料层的全部；以及在所述第一凹槽和所述第二凹槽中形成能够向沟道施加拉伸应力的用于nMOS场效应晶体管的第二功函数材料层。
根据一些示例性实施例，在所述栅极绝缘层上形成功函数材料层的步骤可以包括：在所述栅极绝缘层上沉积功函数材料；以及向沉积的功函数材料中进行离子注入，以便增大所施加的压缩应力。
根据一些示例性实施例，所述栅极金属能够向沟道施加拉伸应力。
根据一些示例性实施例，上述方法还可以包括，在所述功函数材料层和所述栅极金属之间沉积阻挡层；在沉积栅极金属之后：去除所述功函数材料层、所述阻挡层和所述栅极金属的一部分，以使得所述功函数材料层、所述阻挡层和所述栅极金属共同形成表面；在所述功函数材料层、所述阻挡层和所述栅极金属所共同形成的表面上形成用于降低接触电阻的第二金属层；以及在所述栅极绝缘层和所述第二金属层上沉积绝缘体。
根据一些示例性实施例，在所述栅极绝缘层上形成功函数材料层的步骤可以包括：在所述栅极绝缘层上形成保护层；以及在所述保护层上形成所述功函数材料层。
根据本发明实施例的再一个方面，提供一种包含nMOS场效应晶体管的栅极结构的半导体器件，包括：栅极绝缘层，所述栅极绝缘层被形成在衬底凹槽的内壁上；功函数材料层；以及能够向沟道施加拉伸应力的栅极金属，其中，所述栅极绝缘层、所述功函数材料层以及所述栅极金属被依次形成。
根据一些示例性实施例，该半导体器件还可以包括：在所述功函数材料层与所述栅极金属之间的阻挡层，以及所述功函数材料层、所述阻挡层、所述栅极金属共同形成的表面上的第二金属层。
根据一些示例性实施例，所述功函数材料层能够向沟道施加拉伸应力，并且可以包含TiAlN、金属碳化物和金属碳氧化物中的至少一种。
根据一些示例性实施例，所述第二金属层可以包含TiAlN、TiAl、Al、Ti和TiW中的至少一种，所述栅极金属包含W和TiW中的至少一种。
根据一些示例性实施例，该半导体器件还可以包括：在所述栅极绝缘层和所述功函数材料层之间用来保护所述栅极绝缘层的保护层。
根据本发明实施例的再一个方面，提供一种制造包含nMOS场效应晶体管的栅极结构的半导体器件的方法，包括：在栅极绝缘层上形成功函数材料层，其中所述栅极绝缘层形成在衬底凹槽的内壁上；以及在所述功函数材料层上沉积能够向沟道施加拉伸应力的栅极金属。
根据一些示例性实施例，在栅极绝缘层上形成功函数材料层的步骤可以包括：在所述栅极绝缘层上形成保护层；以及在所述保护层上形成所述功函数材料层。
根据本公开提供的至少一个示例性实施例的一个优点在于，能够提供使栅极中的材料向沟道施加应力以增强载流子迁移率的实现方案。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。下面描述中的附图仅仅是本发明的一些示例性实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出根据本公开的示例性实施例的半导体器件的示意性截面图。
图2示出根据本公开的示例性实施例的制造半导体器件的方法的示意性流程图。
图3示出根据本公开的另一示例性实施例的制造半导体器件的方法的示意性流程图。
图4A～4L示出根据本公开的示例性实施例的制造半导体器件的方法的各个阶段的示意性截面图。
图5A～5I示出根据本公开的另一示例性实施方式的制造半导体器件的方法的各个阶段的示意性截面图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本公开中，术语“半导体器件”意味着包含半导体材料的装置，其不仅可以包括制成的半导体器件产品，而且还可以包括半导体器件在制造或加工过程中的中间产品。
图1示出根据本公开的示例性实施例的半导体器件的示意性截面图。
如图1所示，该半导体器件包括：栅极绝缘层101，该栅极绝缘层101被形成在衬底100的凹槽104的内壁上；功函数材料层102；以及栅极金属106。所述栅极绝缘层101、功函数材料层102和栅极金属106被依次形成。
所述凹槽104例如可以是去除伪栅后在衬底100中留下的凹槽。
根据一种示例性实施方式，功函数材料层102能够向沟道施加拉伸应力或压缩应力。根据另一种示例性实施方式，栅极金属106能够向沟道施加拉伸应力。以上两种示例性实施方式可以组合在一起。
根据一种实施例，栅极绝缘层101可以是高k材料，高k材料通常是指介电常数k大于2.5的材料，例如可以HfO、HfZrO、HfSiON、HfLaO等中的至少一种，但不限于此。栅极绝缘层101例如可以采用化学气相沉积（CVD）方法形成。可以在伪栅去除后再形成栅极绝缘层101，也可以在形成伪栅之前先形成栅极绝缘层101，这样伪栅去除后即可得到（露出）栅极绝缘层101。
该半导体器件可以仅包含nMOS场效应晶体管的栅极结构体或者仅包含pMOS场效应晶体管的栅极结构体，也可以包含互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）场效应晶体管，即同时包含nMOS场效应晶体管的栅极结构体和pMOS场效应晶体管的栅极结构体。与该半导体器件所包含的栅极结构体相对应，该凹槽104可以仅包含用于pMOS场效应晶体管的第一凹槽104a，也可以仅包含用于nMOS场效应晶体管的第二凹槽104b，还可以同时包含用于pMOS场效应晶体管的第一凹槽104a和用于nMOS场效应晶体管的第二凹槽104b（见图4A）。
根据一种实施例，当该半导体器件仅包含pMOS场效应晶体管的栅极结构体时，或者说当该凹槽104仅包含用于pMOS场效应晶体管的第一凹槽104a时，该功函数材料层102可以为第一功函数材料层102a，第一功函数材料层102a包含用于pMOS场效应晶体管的功函数材料，例如可以为TiN和Ta化合物中的至少之一，但不限于此。根据一种实施方式，第一功函数材料层102a能够向pMOS场效应晶体管的沟道施加压缩应力。第一功函数材料层102a例如可以采用化学气相沉积（CVD）或原子层沉积（ALD）方法形成。以利用CVD方法形成TiN为例，可以在压强为300Pa（帕斯卡）和温度为500°C（摄氏度）的条件下，利用H2、N2、Ar和TiCl4等沉积TiN，其中H2流速例如可为48sl/h（标准公升每小时），N2流速例如可为24sl/h，Ar流速例如可为1.8sl/h，TiCl4流速例如可为6.6sl/h。以利用ALD方法形成TiN为例，可以在压强为0.1Torr（托）和温度为450°C（摄氏度）的条件下，利用NH3和TiCl4等沉积TiN。根据本实施例，由于pMOS场效应晶体管的功函数材料层102（即，第一功函数材料层102a）能够对沟道施加压缩应力，因此可有助于提高pMOS场效应晶体管的沟道的载流子迁移率。此外，根据本实施例，由于功函数材料层102距沟道较近，因此能够有效地向pMOS场效应晶体管的沟道施加压缩应力。
根据一种实施例，当该半导体器件仅包含nMOS场效应晶体管的栅极结构体时，或者说当该凹槽104仅包含用于nMOS场效应晶体管的第二凹槽104b时，该功函数材料层102可以为第二功函数材料层102b，第二功函数材料层102b包含用于nMOS场效应晶体管的功函数材料，例如可以为TiAlN、金属碳化物和金属碳氧化物中的至少一种，但不限于此。第二功函数材料层102b能够向nMOS场效应晶体管的沟道施加拉伸应力。第二功函数材料层102b例如可以采用化学气相沉积（CVD）或原子层沉积（ALD）形成。以利用CVD方法形成TiAlN为例，在压强为2660Pa和温度为680°C的条件下，利用TiCl4、NH3、N2和TMA（三甲基胺）等沉积TiAlN，其中TiCl4流速例如可为40sccm（标况毫升每分），NH3流速例如可为60sccm，N2流速例如可为3000sccm，TMA流速例如可为10sccm。以利用CVD形成TiC为例，在压强为1000Pa和温度为560°C的条件下，利用TiCl4、C3H8等沉积TiC，其中TiCl4流速例如可为40sccm，C3H8流速例如可为200sccm。根据本实施例，由于nMOS场效应晶体管的功函数材料层102（即，第二功函数材料层102b）能够对沟道施加拉伸应力，因此可有助于提高nMOS场效应晶体管的沟道的载流子迁移率。此外，根据本实施例，由于功函数材料层102距沟道较近，因此能够有效地向nMOS场效应晶体管的沟道施加拉伸应力。
根据一种实施例，当该半导体器件同时包含nMOS和pMOS场效应晶体管的栅极结构体时，或者说当该凹槽104同时包含用于pMOS场效应晶体管的第一凹槽104a和用于nMOS场效应晶体管的第二凹槽104b时，该功函数材料层102可以包括第一功函数材料层102a和第二功函数材料层102b，此时功函数材料层102的一种形成方法可以参见图4C～4G所示。
根据一种实施例，栅极金属106可以被形成为能够向沟道施加拉伸应力，栅极金属106例如可以包含W和TiW中的至少一种，但不限于此。栅极金属106例如可以采用化学气相沉积（CVD）或原子层沉积（ALD）方法形成。以利用CVD方法形成W为例，可以在压强为0.05～0.3Torr（托）和温度为250°C～600°C的条件下，利用WF6、SiH4和H2等沉积W。在本实施例中，功函数材料层102可以被形成为低应力的。根据本实施例，将栅极金属106形成为能够向沟道施加拉伸应力，从而能够有助于nMOS场效应晶体管沟道的载流子迁移率的提高。
上述半导体器件，在栅极绝缘层与栅极金属之间形成能够向沟道施加拉伸应力或压缩应力的功函数材料层，以便增强nMOS场效应晶体管或pMOS场效应晶体管的沟道的载流子迁移率。以及/或者，在栅极绝缘层和功函数材料层上形成能够向沟道施加拉伸应力的栅极金属，以便增强nMOS场效应晶体管的载流子迁移率。
图2示出根据本公开的示例性实施例的制造图1所示的根据一种实施例的半导体器件的方法的示意性流程图。如图2所示，该方法可以包括以下步骤。
在步骤S201中，在栅极绝缘层101上形成功函数材料层102，以使功函数材料层102能够向沟道施加拉伸应力或压缩应力，其中栅极绝缘层101形成在衬底凹槽104的内壁上。
在步骤S202中，在功函数材料层102上沉积栅极金属106。
通过上述方法可以制造图1所示的半导体器件，该半导体器件在栅极绝缘层101与栅极金属106之间形成能够向沟道施加拉伸应力或压缩应力的功函数材料层102，以便增强载流子迁移率。
图3示出根据本公开的另一示例性实施例的制造图1所示的根据另一种实施例的半导体器件的方法的示意性流程图。如图3所示，该方法可以包括以下步骤。
在步骤S301中，在栅极绝缘层101上形成功函数材料层102，其中栅极绝缘层101形成在衬底凹槽104的内壁上。
在步骤S302中，在功函数材料层102上沉积能够向沟道施加拉伸应力的栅极金属106。
通过上述方法可以制造图1所示的半导体器件，该半导体器件在栅极绝缘层101和功函数材料层102上形成能够向沟道施加拉伸应力的栅极金属106，以便增强nMOS场效应晶体管的载流子迁移率。
下面以上述半导体器件同时包含nMOS和pMOS场效应晶体管（即，CMOS场效应晶体管）的栅极结构体为例，参考附图4A～4L的示意性截面图描述根据本公开的示例性实施例的制造半导体器件的方法的一种实施方式。
首先，如图4B所示，在衬底100的凹槽104的内壁上形成栅极绝缘层101。如图4A所示，该凹槽104包含用于pMOS场效应晶体管的第一凹槽104a和用于nMOS场效应晶体管的第二凹槽104b。该凹槽104例如可以是伪栅去除后在衬底100中留下的凹槽。该栅极绝缘层101包含的材料及其形成方法可以参考图1所述实施例的描述，这里不再赘述。其中，衬底100例如可以是硅衬底，但不限于此。
接下来，如图4C～4G所示，在栅极绝缘层101上形成功函数材料层102。如前所述，当半导体器件包含CMOS场效应晶体管的栅极结构体时，该功函数材料层102可以包括用于pMOS场效应晶体管的第一功函数材料层102a和用于nMOS场效应晶体管的第二功函数材料层102b。
如图4C所示，在第一凹槽104a和第二凹槽104b两者的栅极绝缘层101上形成第一功函数材料层102a，第一功函数材料层102a可以包含用于pMOS场效应晶体管的功函数材料，例如可以为TiN和Ta化合物中的至少之一，但不限于此。第一功函数材料层102a可被形成为能够向沟道施加压缩应力。第一功函数材料层102a的形成方法可以参考图1所述实施例的描述，这里不再赘述。
如图4D所示，根据一种实施例，作为可选的步骤，对第一功函数材料层102a进行离子注入，以便增大所施加的压缩应力。其中离子注入计量可以在1015/cm2至1017/cm2之间，注入能量可以在100电子伏特（0.1keV）至500000电子伏特（500keV）之间。注入的离子例如可以是铝（Al）、钡（Ba）、铬（Cr）、钴（Co）、铪（Hf）、铱（Ir）、铁（Fe）、镧（La）及其他镧系元素、钼（Mo）、铌（Nb）、锇（Os）、钯（Pd）、铂（Pt）、铼（Re）、钌（Ru）、铑（Rh）、钪（Sc）、锶（Sr）、钽（Ta）、钛（Ti）、钨（W）、钒（V）、钇（Y）、锌（Zn）、锆（Zr）、氮（N）、氙（Xe）、氩（Ar）、氖（Ne）、氪（Kr）、氡（Rn）、碳（C）中的至少一种，但不限于此。
如图4F所示，蚀刻掉第一凹槽104a中的第一功函数材料层102a的上部和第二凹槽104b中的第一功函数材料层102a的全部，具体可以采用例如公知的干法蚀刻等技术实现。作为一种示例性的蚀刻方法，如图4E所示，在第一凹槽104a中的第一功函数材料层102a的底部覆盖掩模103，这层掩模103可以在蚀刻中保护被掩模覆盖的区域，而选择性地蚀刻掉未被掩模覆盖的区域。掩模103例如可以是光刻胶。
如图4G所示，在第一凹槽104a和第二凹槽104b中的蚀刻后留下的构造体上形成第二功函数材料层102b，第二功函数材料层102b可以包含用于nMOS场效应晶体管的功函数材料，例如可以为TiAlN、金属碳化物和金属碳氧化物中的至少一种，但不限于此。第二功函数材料层102b可被形成为能够向沟道施加拉伸应力。第二功函数材料层102b的形成方法可以参考图1所示实施例的描述，这里不再赘述。
在形成功函数材料层之后，接下来，作为可选的步骤，如图4H所示，在第二功函数材料层102b上形成阻挡层105，该阻挡层105可以防止后续要形成于其上的材料扩散到第二功函数材料层102b中。该阻挡层105例如可以是TiN和TaN中的至少一种，但不限于此。阻挡层105例如可以采用化学气相沉积或原子层沉积等方法形成。该阻挡层105可被形成为施加低应力。
然后，如图4I所示，在阻挡层105上沉积栅极金属106。栅极金属106可以被形成为使得能够向沟道施加拉伸应力，并且由于第一凹槽104a中栅极金属106与沟道的距离比第二凹槽104b中栅极金属106与沟道的距离更远，因此，栅极金属106主要用于向nMOS场效应晶体管的沟道施加拉伸应力。栅极金属106包含的材料及其形成方法可以参考图1所示实施例的描述，这里不再赘述。
此时，对于pMOS场效应晶体管的栅极结构来说，向其沟道施加的是压缩应力，主要由距离其沟道最近的第一功函数材料层102a产生压缩应力。虽然在第一功函数材料层102a之上还有能够产生拉伸应力的第二功函数材料层102b和栅极金属106，但由于这二者与pMOS场效应晶体管的沟道的距离较远，并且有第一功函数材料层102a阻隔，因此，第二功函数材料层102b和栅极金属106对pMOS场效应晶体管的沟道施加的拉伸应力可以忽略，由起主导作用的第一功函数材料层102a向其沟道施加压缩应力。
此时，对于nMOS场效应晶体管的栅极结构来说，向其沟道施加的是拉伸应力，主要由距离其沟道最近的第二功函数材料层102b和/或栅极金属106产生拉伸应力。
接下来，作为可选的步骤，如图4K所示，在栅极金属106、阻挡层105、第二功函数材料层102b共同形成的表面上沉积第二金属层107，以便降低接触电阻。第二金属层107例如可以TiAl、Al、TiAlN、Ti、TiW中的至少一种，但不限于此。第二金属层107例如可以采用化学气相沉积或原子层沉积等方法形成。作为可选的步骤，在沉积第二金属层107之前，如图4J所示，进行化学机械抛光（CMP），可以使栅极金属106、阻挡层105、第二功函数材料层102b、以及栅极绝缘层101共同形成的表面平坦化。
最后，作为可选的步骤，如图4L所示，使用绝缘材料108填充凹槽的缝隙。绝缘材料例如可以包括SiN和SiON的混合物，或者SiN和SiOCN的混合物，或者SiON和SiOCN的混合物，或者SiON等，但不限于此。
通过参照图4A~4L描述的步骤，可利用并行进行的工艺对于CMOS场效应晶体管的pMOS场效应晶体管和nMOS场效应晶体管两者形成栅极结构体，而同时使pMOS场效应晶体管的栅极材料和nMOS场效应晶体管栅极材料分别向各自的沟道施加总体上的压缩应力和总体上的拉伸应力。由此，可通过简单的工艺同时增大pMOS场效应晶体管的沟道载流子迁移率和nMOS场效应晶体管的沟道载流子迁移率，提高生产效率。
下面参考附图5A～5I描述根据本公开的另一示例性实施例的制造半导体器件的方法。相对于参照图4A～4L描述的实施方式，本实施例在栅极绝缘层和功函数材料层之间增加了保护层501，用来保护包含高k材料的栅极绝缘层，并且还可以进一步在保护层501上增加蚀刻停止层502，以避免保护层在蚀刻工艺中被损坏。下面仍以半导体器件包括COMS场效应晶体管为例结合附图详细说明。然而，本领域技术人员能够容易地理解，根据本实施例的形成保护层501和蚀刻停止层502的工艺也可单独用于nMOS晶体管或者单独用于pMOS晶体管，在此不再赘述。
首先，如图5B所示，形成栅极绝缘层101，该栅极绝缘层101被形成在衬底100的凹槽104的内壁上。如图5A所示，该衬底100凹槽104包含用于pMOS场效应晶体管的第一凹槽104a和用于nMOS场效应晶体管的第二凹槽104b。该栅极绝缘层101包含的材料及其形成方法可以参考图1所示实施例的描述，这里不再赘述。其中，衬底100例如可以是硅衬底，但不限于此。
接下来，如图5C所示，在栅极绝缘层101上形成保护层501，该保护层501用来保护栅极绝缘层101，以避免在蚀刻、氧化等工艺中损坏栅极绝缘层101。保护层501能够向沟道施加低应力或压缩应力，例如可以为TiN，但不限于此。保护层501可以采用ALD等方法形成，例如，可以在压强为0.1Torr（托）和温度为450°C（摄氏度）的条件下，利用NH3和TiCl4等沉积TiN。
接下来，如图5D所示，作为可选的步骤，在保护层501上形成蚀刻停止层502。蚀刻停止层502可以在后续的蚀刻工艺中避免保护层501被损坏。该蚀刻停止层502例如可以为TaAl，但不限于此。该蚀刻停止层502可以采用ALD等方法形成，例如，可以在压强为0.1Torr（托）和温度为450°C（摄氏度）的条件下，利用Ta(OC2H5)5(乙醇钽)和三甲基铝等沉积TaAl。
接下来，如图5E～5I所示，形成功函数材料层102，如前所述，当半导体器件包含CMOS场效应晶体管的栅极结构体时，该功函数材料层102可以包括第一功函数材料层102a和第二功函数材料层102b。
如图5E所示，在蚀刻停止层502上形成第一功函数材料层102a。第一功函数材料层102a包含用于pMOS场效应晶体管的功函数材料，例如可以为TiN和Ta化合物中的至少之一，但不限于此。第一功函数材料层102a能够向沟道施加压缩应力。第一功函数材料层102a的形成方法可以参考图1所示实施例的描述，这里不再赘述。
如图5F所示，作为可选的步骤，对第一功函数材料层102a进行离子注入，以便增大所施加的压缩应力。注入的离子和注入方法可以参考图4D所示实施例的描述，这里不再赘述。
如图5H所示，蚀刻掉第一凹槽104a中的保护层501、蚀刻停止层502和第一功函数材料层102a的上部，并蚀刻掉第二凹槽104b中的第一功函数材料层102a的全部，具体可以采用公知的干法蚀刻等技术实现。在蚀刻工艺中，蚀刻停止层502可以避免保护层501被损坏。需要说明的是，虽然在用于nMOS场效应管的第二凹槽104b中还有能够施加低应力或压缩应力的保护层501，但是后续形成的第二功函数材料层102b和栅极金属106都能够向沟道施加拉伸应力，并且栅极金属106较厚，其施加的拉伸应力对nMOS场效应管的沟道起主导作用。作为一种示例性的蚀刻方法，如图5G所示，在第一凹槽104a中的第一功函数材料层102a的底部被覆盖掩模103，这层掩模103可以在蚀刻中保护被掩模覆盖的区域，而选择性地蚀刻掉未被掩模覆盖的区域，掩模103例如可以是光刻胶。
如图5I所示，在第一凹槽104a和第二凹槽104b上形成第二功函数材料层102b，第二功函数材料层102b包含用于nMOS场效应晶体管的功函数材料，例如可以为TiAlN、金属碳化物和金属碳氧化物中的至少一种，但不限于此。第二功函数材料层102b能够向沟道施加拉伸应力。第二功函数材料层102b的形成方法可以参考图1所示实施例的描述，这里不再赘述。
在形成功函数材料层之后，可以参考图4H～4L所示的方法，实现形成阻挡层105、栅极金属106、进行化学机械抛光、形成第二金属层107、使用绝缘材料108填充凹槽的缝隙等步骤，这里不再赘述。
根据参照图5A~5I所述的实施例，除了参照图4A~4L所述的实施例能够实现的优点以外，还能够进一步保护包含高k材料的栅极绝缘层101，从而实现性能更加可靠的高质量半导体器件。
以上参照图1~3、图4A~4L以及图5A~5I描述了本公开的各种示例性实施例。虽然附图示出了平面结构的场效应晶体管的形成过程，但是上述示例性实施例均可同样适用于Fin（鳍型）结构的场效应晶体管（Fin FET），同样能够解决类似的技术问题，实现类似的技术效果。由于结构、工艺都是类似的，因此这里不再赘述针对Fin结构的场效应晶体管的具体结构和制造工艺。从而，针对平面结构的场效应晶体管的实施例和针对Fin结构的场效应晶体管的实施例均包含在本发明的保护范围之内。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
可能以许多方式来实现本发明的方法和半导体器件。用于所述方法的步骤的上述顺序仅是为了进行说明，本发明的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种半导体器件，包括：
栅极绝缘层，所述栅极绝缘层被形成在衬底凹槽的内壁上；
功函数材料层，能够向沟道施加拉伸应力或压缩应力；以及
栅极金属，
其中，所述栅极绝缘层、所述功函数材料层和所述栅极金属被依次形成；
所述半导体器件还包括：
在所述功函数材料层与所述栅极金属之间的阻挡层，以及
所述功函数材料层、所述阻挡层、所述栅极金属共同形成的表面上的第二金属层。
2.根据权利要求1所述的半导体器件，其中，所述半导体器件包含nMOS场效应晶体管的栅极结构体，用于nMOS场效应晶体管的所述功函数材料层能够向所述nMOS场效应晶体管的沟道施加拉伸应力。
3.根据权利要求1所述的半导体器件，其中，所述半导体器件包含pMOS场效应晶体管的栅极结构体，用于pMOS场效应晶体管的所述功函数材料层能够向所述pMOS场效应晶体管的沟道施加压缩应力。
4.根据权利要求1所述的半导体器件，其中，所述栅极金属能够向沟道施加拉伸应力。
5.根据权利要求2所述的半导体器件，其中，用于nMOS场效应晶体管的功函数材料层包含TiAlN、金属碳化物和金属碳氧化物中的至少一种。
6.根据权利要求3所述的半导体器件，其中，用于pMOS场效应晶体管的功函数材料层包含TiN和Ta化合物中的至少一种。
7.根据权利要求1所述的半导体器件，其中，所述第二金属层包含TiAlN、TiAl、Al、Ti和TiW中的至少一种，所述栅极金属包含W和TiW中的至少一种。
8.根据权利要求1所述的半导体器件，还包括：
在所述栅极绝缘层和所述功函数材料层之间用来保护所述栅极绝缘层的保护层。
9.一种包含nMOS场效应晶体管的栅极结构的半导体器件，包括：
栅极绝缘层，所述栅极绝缘层被形成在衬底凹槽的内壁上；
功函数材料层；以及
栅极金属，
其中，所述栅极绝缘层、所述功函数材料层以及所述栅极金属被依次形成；
所述功函数材料层能够向沟道施加拉伸应力，并且包含TiAlN、金属碳化物和金属碳氧化物中的至少一种。
10.根据权利要求9所述的半导体器件，还包括：
在所述功函数材料层与所述栅极金属之间的阻挡层，以及
所述功函数材料层、所述阻挡层、所述栅极金属共同形成的表面上的第二金属层。
11.根据权利要求9所述的半导体器件，其中，所述栅极金属能够向沟道施加拉伸应力。
12.根据权利要求10所述的半导体器件，其中，所述第二金属层包含TiAlN、TiAl、Al、Ti和TiW中的至少一种，所述栅极金属包含W和TiW中的至少一种。
13.根据权利要求9所述的半导体器件，还包括：
在所述栅极绝缘层和所述功函数材料层之间用来保护所述栅极绝缘层的保护层。
14.一种制造半导体器件的方法，包括：
在栅极绝缘层上形成功函数材料层，以使所述功函数材料层能够向沟道施加拉伸应力或压缩应力，其中所述栅极绝缘层形成在衬底凹槽的内壁上；以及
在所述功函数材料层上沉积栅极金属；
其中，所述半导体器件包含CMOS场效应晶体管的栅极结构体，所述衬底凹槽包含用于pMOS场效应晶体管的第一凹槽和用于nMOS场效应晶体管的第二凹槽，以及
在所述栅极绝缘层上形成功函数材料层的步骤包括：
在所述第一凹槽和所述第二凹槽的栅极绝缘层上形成能够向沟道施加压缩应力的用于pMOS场效应晶体管的第一功函数材料层；
蚀刻掉第一凹槽中的第一功函数材料层的上部以及第二凹槽中的第一功函数材料层的全部；以及
在所述第一凹槽和所述第二凹槽中形成能够向沟道施加拉伸应力的用于nMOS场效应晶体管的第二功函数材料层。
15.根据权利要求14所述的方法，其中，所述半导体器件包含nMOS场效应晶体管的栅极结构体，用于nMOS场效应晶体管的所述功函数材料层被形成为能够向所述nMOS场效应晶体管的沟道施加拉伸应力。
16.根据权利要求14所述的方法，其中，所述半导体器件包含pMOS场效应晶体管的栅极结构体，用于pMOS场效应晶体管的所述功函数材料层被形成为能够向所述pMOS场效应晶体管的沟道施加压缩应力。
17.根据权利要求14所述的方法，其中，在所述栅极绝缘层上形成功函数材料层的步骤包括：
在所述栅极绝缘层上沉积功函数材料；以及
向沉积的功函数材料中进行离子注入，以便增大所施加的压缩应力。
18.根据权利要求14所述的方法，所述栅极金属能够向沟道施加拉伸应力。
19.根据权利要求14所述的方法，还包括：
在所述功函数材料层和所述栅极金属之间沉积阻挡层；以及
在沉积栅极金属之后：
去除所述功函数材料层、所述阻挡层和所述栅极金属的一部分，以使得所述功函数材料层、所述阻挡层和所述栅极金属共同形成表面；
在所述功函数材料层、所述阻挡层和所述栅极金属所共同形成的表面上形成用于降低接触电阻的第二金属层；以及
在所述栅极绝缘层和所述第二金属层上沉积绝缘体。
20.根据权利要求14所述的方法，其中，在所述栅极绝缘层上形成功函数材料层的步骤包括：
在所述栅极绝缘层上形成保护层；以及
在所述保护层上形成所述功函数材料层。
CN201210398918.7A 2012-10-19 2012-10-19 半导体器件及其制造方法 Active CN103779413B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210398918.7A CN103779413B (zh) 2012-10-19 2012-10-19 半导体器件及其制造方法
US13/940,095 US9293550B2 (en) 2012-10-19 2013-07-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210398918.7A CN103779413B (zh) 2012-10-19 2012-10-19 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103779413A CN103779413A (zh) 2014-05-07
CN103779413B true CN103779413B (zh) 2016-09-07

Family

ID=50484581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210398918.7A Active CN103779413B (zh) 2012-10-19 2012-10-19 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US9293550B2 (zh)
CN (1) CN103779413B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9293333B2 (en) * 2013-07-17 2016-03-22 Globalfoundries Inc. FinFET work function metal formation
US20150118836A1 (en) * 2013-10-28 2015-04-30 United Microelectronics Corp. Method of fabricating semiconductor device
KR20150090669A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9306023B2 (en) * 2014-02-06 2016-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate stacks and method of manufacturing the same
US9570319B2 (en) * 2014-05-30 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
US20160035891A1 (en) * 2014-07-31 2016-02-04 Qualcomm Incorporated Stress in n-channel field effect transistors
US10176996B2 (en) * 2014-08-06 2019-01-08 Globalfoundries Inc. Replacement metal gate and fabrication process with reduced lithography steps
US9190488B1 (en) * 2014-08-13 2015-11-17 Globalfoundries Inc. Methods of forming gate structure of semiconductor devices and the resulting devices
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US9418899B1 (en) * 2015-02-02 2016-08-16 Globalfoundries Inc. Method of multi-WF for multi-Vt and thin sidewall deposition by implantation for gate-last planar CMOS and FinFET technology
KR102271239B1 (ko) 2015-03-23 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
US9741853B2 (en) * 2015-10-29 2017-08-22 Globalfoundries Inc. Stress memorization techniques for transistor devices
US9865703B2 (en) * 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
KR102426665B1 (ko) * 2017-07-21 2022-07-28 삼성전자주식회사 집적회로 소자
US10790142B2 (en) 2017-11-28 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
CN110164760B (zh) * 2018-02-12 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11282743B2 (en) * 2020-07-17 2022-03-22 Nanya Technology Corporation Semiconductor device with multi-layer connecting structure and method for fabricating the same
US11563109B2 (en) 2021-02-19 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903741A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326274B2 (ja) * 2007-01-09 2013-10-30 ソニー株式会社 半導体装置および半導体装置の製造方法
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US20110147804A1 (en) 2009-12-23 2011-06-23 Rishabh Mehandru Drive current enhancement in tri-gate MOSFETS by introduction of compressive metal gate stress using ion implantation
US8466496B2 (en) * 2011-11-17 2013-06-18 International Business Machines Corporation Selective partial gate stack for improved device isolation
US8860135B2 (en) * 2012-02-21 2014-10-14 United Microelectronics Corp. Semiconductor structure having aluminum layer with high reflectivity
CN103311247B (zh) * 2012-03-14 2016-07-13 中国科学院微电子研究所 半导体器件及其制造方法
KR20140006204A (ko) * 2012-06-27 2014-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903741A (zh) * 2011-07-28 2013-01-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US9293550B2 (en) 2016-03-22
US20140110778A1 (en) 2014-04-24
CN103779413A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN103779413B (zh) 半导体器件及其制造方法
US7763945B2 (en) Strained spacer design for protecting high-K gate dielectric
JP5582582B2 (ja) ＳｉＧｅチャネルを有するデュアル高Ｋ酸化物
US9853030B2 (en) Fin field effect transistor
US9054130B2 (en) Bottle-neck recess in a semiconductor device
CN103681671B (zh) 具有钨栅电极的半导体器件及其制造方法
KR101889469B1 (ko) 고유전층 및 금속게이트를 갖는 반도체장치, ｃｍｏｓ 회로 및 그 제조 방법
TWI594332B (zh) 半導體裝置的製作方法
CN106298540A (zh) 具有脱氧栅极堆叠件的多栅极场效应晶体管
CN104051527B (zh) 半导体器件结构及其形成方法
US9269786B2 (en) Silicon nitride layer deposited at low temperature to prevent gate dielectric regrowth high-K metal gate field effect transistors
KR20140129328A (ko) 금속 게이트 전극들을 위한 원자 층 증착 방법들
US10714392B2 (en) Optimizing junctions of gate all around structures with channel pull back
CN106601606B (zh) Nmos器件、半导体装置及其制造方法
CN107230729A (zh) 半导体器件及其制造方法
US11854905B2 (en) Silicon and silicon germanium nanowire formation
CN108231876A (zh) 半导体结构及其制造方法
CN105405764B (zh) 半导体器件制造方法
CN103367363A (zh) 半导体器件及其制造方法
CN107123670A (zh) 鳍式场效应晶体管及其形成方法
US8294201B2 (en) High-k gate dielectric and method of manufacture
CN103094208B (zh) 晶体管的制造方法
US20110306171A1 (en) Methods of fabricating semiconductor devices with differentially nitrided gate insulators
CN103137456A (zh) Pmos晶体管金属栅极的制造方法
CN106328529A (zh) Mos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant