JP2005150739A

JP2005150739A - 薄膜デバイスおよび該薄膜デバイスにおいて熱による補助を実施する方法

Info

Publication number: JP2005150739A
Application number: JP2004329449A
Authority: JP
Inventors: Janice H Nickel; ジャニス・エイチ・ニッケル; Manoj Bhattacharyya; マノイ・バータッチャーヤ; Frederick A Perner; フレデリック・エイ・パーナー
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2003-11-14
Filing date: 2004-11-12
Publication date: 2005-06-09
Also published as: DE102004033743A1; US6930369B2; US20050104146A1; US20050185456A1

Abstract

【課題】
磁化の向きを切り替えるための電流を低減したＭＲＡＭデバイスを提供すること。
【解決手段】
薄膜デバイス、および該薄膜デバイスにおいて熱による補助を実施する方法を開示する。したがって、薄膜デバイスの動作を熱によって補助するために、ヒータ材料を使用する。ヒータ材料(224)を用いることにより、薄膜デバイスの動作を熱によって補助し、薄膜デバイスの精度および能力を大幅に向上させる。本発明の第１の態様は薄膜デバイスである。薄膜デバイスは、少なくとも１つのパターニングされた薄膜層(200)と、前記少なくとも１つのパターニングされた薄膜層に結合され、前記少なくとも１つのパターニングされた薄膜層(200)を熱によって補助するヒータ材料(224)と、前記ヒータ材料(224)に接続され、エネルギーを前記ヒータ材料(224)に供給する導体(222)とを含む。
【選択図】図２

Description

本発明は概して薄膜デバイスに関し、詳しくは、薄膜デバイス、および該薄膜デバイスにおいて熱による補助を実施する方法に関する。

ＣＭＯＳ基板上に堆積されたデバイス層を含む薄膜デバイスは周知である。そのような薄膜デバイスは、複数のデバイス層を順番に基板上に積み重ねることにより製造される。そのようなデバイスには、メモリ素子、センサ、放出器などがある。

スピン依存トンネル（ＳＤＴ）接合の抵抗性クロスポイントアレイ、前記ＳＤＴ接合の行に沿って延びるワード線、および前記ＳＤＴ接合の列に沿って延びるビット線を含むＭＲＡＭ薄膜デバイスの例について説明する。各ＳＤＴ接合は、ワード線とビット線の交点に配置される。各ＳＤＴ接合の磁化は、２つの安定した向きのうちの一方を常に有する。それらの２つの安定した向き、すなわち平行および反平行は、「０」および「１」の論理値を表す。また、ＳＤＴ接合の磁化の向きは、ＳＤＴ接合の抵抗値に影響を与える。ＳＤＴ接合の抵抗値は、磁化の向きが平行であるときに第１の値（Ｒ）をとり、磁化の向きが反平行であるときに第２の値（Ｒ＋ΔＲ）をとる。ＳＤＴ接合の磁化の向き、すなわち論理値は、ＳＴＤ接合の抵抗状態を検出することによって読み取ることができる。

選択されたＳＤＴ接合に対する書き込み動作は、その選択されたＳＤＴ接合と交差するワード線およびビット線に書き込み電流を供給することによって実施される。書き込み電流は２つの外部磁界を生成し、それらの外部磁界が合成されて、選択されたＳＤＴ接合の磁化の向きを平行から反平行へと、またはその逆に切り替える。

書き込み電流が小さすぎると、選択されたＳＤＴ接合の磁化の向きを変更できない場合がある。従来のＭＲＡＭ設計の中には、ＳＴＤ接合の磁化の向きを切り替えるために、電流によって１つまたは２つの磁界を生成しなければならないものがある。しかしながら、磁化の向きを切り替えるのに必要とされる電流の大きさが大きくなると、ＭＲＡＭデバイスを実施するコスト面での利点を維持することができなくなる。また、技術の進歩に伴ない、この問題はさらに悪化することになる。

したがって、ＭＲＡＭデバイスに関する上記の問題を解消する薄膜デバイス、およびその実現方法が必要とされている。本発明はそのような必要性に対処するものである。

薄膜デバイス、およびその薄膜デバイスにおいて熱による補助を実現する方法を開示する。したがって、薄膜デバイスの動作を熱によって補助するために、ヒータ材料を使用する。ヒータ材料を用いて薄膜デバイスの動作を熱によって補助することにより、薄膜デバイスの精度および能力は大幅に向上する。

本発明の第１の態様は薄膜デバイスである。この薄膜デバイスは、少なくとも１つのパターニングされた薄膜層と、前記少なくとも１つのパターニングされた薄膜層に結合され、前記少なくとも１つのパターニングされた薄膜層を熱によって補助するヒータ材料と、前記ヒータ材料に結合され、前記ヒータ材料にエネルギーを供給する導体とを含む。

本発明の第２の態様は、薄膜デバイスにおいて熱による補助を実現する方法である。この方法は、複数のパターニングされた薄膜層のうちの少なくとも１つを電源からのエネルギーに選択的にさらすことにより、該パターニングされた薄膜層のうちの少なくとも１つを加熱するステップと、前記複数のパターニングされた薄膜層のうちの選択的にエネルギーにさらされた前記少なくとも１つを用いて動作を実施するステップとを含む。

本発明の他の態様および利点は、本発明の原理を例示する添付の図面とともに、下記の詳細な説明を参照することで、明らかになるであろう。

図面に描いた特徴は、本発明の一部の実施形態を示すものに過ぎず、本発明の全実施形態を示すものではない。特に明示されていない限り、逆の意味で解釈してはならない。

本発明は、薄膜デバイス、およびその薄膜デバイスにおいて熱による補助を実現する方法に関する。下記の説明は、当業者が本発明を作成し、使用することができるようにするために、特許出願の形でその要件に従って提供するものである。本明細書に記載する実施形態および一般的原理に対する様々な変形形態は、当業者であれば容易に理解できるであろう。したがって、本発明は、図示する実施形態に限定すべきものでなく、本明細書に記載する原理および特徴に一致する最も広い範囲を有するものとして解釈しなければならない。

例示目的の図面に示すように、薄膜デバイスと、その薄膜デバイスにおいて熱による補助を実現する方法を開示する。したがって、薄膜デバイスの動作を熱によって補助するために、ヒータ材料を使用する。ヒータ材料を用いて薄膜デバイスの動作を熱によって補助することにより、薄膜デバイスの精度および性能は大幅に向上する。

図１は、薄膜デバイスにおいて熱による補助を実現する方法を示す高レベルフロー図である。第１のステップ１１０は、複数のパターニングされた薄膜層のうちの少なくとも１つを電源からのエネルギーに選択的にさらすことにより、該複数のパターニングされた薄膜層のうちの少なくとも１つを加熱することを含む。第２のステップ１２０は、前記複数のパターニングされた薄膜のうちの選択的にエネルギーにさらされた前記少なくとも１つを用いて動作を実施することを含む。

薄膜デバイスに対して熱による補助を提供する方法は汎用的な方法であり、多数の分野に応用することができる。ＭＲＡＭ薄膜デバイスの例について説明する。例示目的の図面に示すように、ＭＲＡＭデバイスは、複数の磁気メモリ素子を含む。ＭＲＡＭデバイスの磁気メモリ素子は、磁性薄膜の状態によって異なる抵抗値を有するものであれば、いかなる素子であってもよい。そのような素子の例としては、磁気トンネル接合（スピン依存トンネル（ＳＤＴ）接合は磁気トンネル接合の一種である）や、巨大磁気抵抗（「ＧＭＲ」）スピンバルブなどがある。例示のために、以下では、メモリ素子がＳＤＴ接合であるものとして説明する。

図２は、ＳＤＴ接合２００を示す図である。ＳＤＴ接合２００は、パターニングされた薄膜層のグループを含む。このグループはピン止め層２１２を含む。ピン止め層２１２の磁化の向きは、ピン止め層２１２の面内の方向を向き、特定範囲内の磁界が印加された場合でも回転しないように、反強磁性ピンニング層（図示せず）によって固定される。他の実施形態において、ピン止め層２１２は、反強磁性ピンニング層によってピン止めされた合成強磁性体であってもよい。

ＳＤＴ接合２００は、磁化の向きがピン止めされていない「自由」層２１４をさらに含む。先とは異なり、自由層２１４の磁化の向きは、自由層２１４の面内にある軸（「容易」軸）に沿った２つの向きのうちのいずれか一方をとることができる。ＳＤＴ接合は、シード層、反強磁性ピンニング層、および合成強磁性層などの他の層をさらに含む場合がある。ピン止め層２１２の磁化と自由層２１４の磁化が同じ方向を向いているとき、その向きは「平行」と呼ばれる（矢印Ｐで示す）。ピン止め層２１２の磁化と自由層２１４の磁化が反対の方向を向いているとき、その向きは「反平行」と呼ばれる（矢印Ａで示す）。なお、自由層２１４は、データ層またはセンス層と呼ばれることもある点に注意して欲しい。

ピン止め層２１２と自由層２１４は、絶縁性トンネル障壁２１６によって互いに分離される。図２では自由層２１４がトンネル障壁２１６の上にあるように描かれているが、自由層２１４は、トンネル障壁２１６の上にあっても下にあってもよい。絶縁性トンネル障壁２１６により、ピン止め層２１２と自由層２１４との間に量子力学的トンネル現象が発生する。このトンネル現象は電子スピンに依存し、ＳＤＴ接合２００の抵抗値は、ピン止め層２１２と自由層２１４との間の磁化の相対的向きの関数となる。たとえば、ＳＤＴ接合２００の抵抗値は、ピン止め層２１２と自由層２１４との間の磁化の相対的向きの関数になる。たとえば、ＳＤＴ接合２００の抵抗値は、ピン止め層２１２と自由層２１４の磁化の向きが平行であるときに第１の値（Ｒ）になり、その磁化の向きが反平行であるときに第２の値（Ｒ＋ΔＲ）になる。

一実施形態において、ＳＤＴ接合２００は、ＳｉＯ_２、Ｓｉ_３Ｎ_４、ＡｌＮ、Ａｌ_２Ｏ_３などの誘電体材料２３０の上に堆積される。ＳＤＴ接合２００は側壁材料２２２およびヒータ材料２２４を含み、ヒータ材料２２４は側壁材料２２２の間に配置される。側壁材料２２２は、電源からのエネルギーを吸収することができる導電率の高い材料である。一実施形態において、側壁材料２２２は、Ｃｕ、Ａｕ、Ａｇ、Ｐｔなどの材料、またはそれらの任意の組み合わせである。さらに、側壁材料２２２は分割され、誘電体材料２３０の両側を覆うので、「分割」導体と呼ばれることもある。図２には、センス線２２０に接触する任意選択の誘電体層２２６も図示されている。通常は、ヒータ材料２２４がセンス線２２０に直接接触する。

電流（Ｉ_ｘ）を分割導体２２２に供給し、電流（Ｉ_ｙ）を導体２１８に供給することにより、磁界（Ｈ_ｘ、Ｈ_ｙ）をＳＤＴ接合２００に印加することができる。導体２１８および２２２が直交していれば、印加される磁界（Ｈ_ｘ、Ｈ_ｙ）も直交することになる。

導体２１８および導体２２２に十分大きな電流（Ｉ_ｘ、Ｉ_ｙ）を流すと（たとえば、書き込み動作の際）、自由層２１４の近くで合成される磁界（Ｈ_ｘ＋Ｈ_ｙ）により、自由層２１４の磁化の向きを平行から反平行へ、またはその逆に回転させることができる。たとえば、十分な電流＋Ｉ_ｘによって磁化の向きを反平行にすることができ、十分な電流−Ｉ_ｙによって磁化の向きを平行にすることができる。

電流の大きさは、合成磁界（Ｈ_ｘ＋Ｈ_ｙ）が自由層２１４の切替え磁界より大きくなり、且つピン止め層２１２の切替え磁界よりも大きくならないように、選択される。しかしながら、ＳＤＴ接合２００を加熱すれば、書き込み電流（Ｉ_ｘ、Ｉ_ｙ）のうちの一方または両方の大きさを低減することができる。磁性薄膜の飽和保磁力は、温度が上昇すると低下する。図３および図４に示すように、ＳＤＴ接合２００の温度を上昇させると、ＳＤＴ接合２００の飽和保磁力（Ｈ_ｃ）は低下する。図３は室温での飽和保磁力（Ｈ_ｃ）を示し、図４は室温よりもΔＴだけ高い温度での飽和保磁力（Ｈ_ｃ）を示す。温度を上昇させると、ＳＤＴ接合２００は、もっと低い合成磁界（Ｈ_ｘ＋Ｈ_ｙ）の中であっても、高抵抗状態から低抵抗状態へ、またはその逆に切り替わるようになる。したがって、ＳＤＴ接合２００を加熱することにより、書き込み電流（Ｉ_ｘ、Ｉ_ｙ）のうちの一方または両方の大きさを低減することができる。一方、書き込み電流（Ｉ_ｘ、Ｉ_ｙ）の大きさを低減しなければ、合成磁界（Ｈ_ｘ＋Ｈ_ｙ）の中におけるＳＤＴ接合２００の切り替えの信頼性は向上する。所望の切替え信頼性を実現するために、温度および書き込み電流の大きさは、変更することができる。

熱は、合成磁界（Ｈ_ｘ＋Ｈ_ｙ）を印加する前に加えて除去してもよいし、合成磁界（Ｈ_ｘ＋Ｈ_ｙ）と同時に加えてもよい。自由層２１４を室温よりも約０℃〜５０℃ほど高い温度まで加熱する。一般的には、最大加熱温度は、ブロッキング温度Ｔ_Ｂ（その温度よりも高くなるとピン止め効果が失われる）よりも約５０℃ほど低い温度にする。ただし、当業者であれば、自由層２１４をいかなる温度に加熱した場合であっても、本発明の思想および範囲内にあることは容易に分かるであろう。

電源を側壁材料２２２に接続して、自由層２１４に熱を加える。一実施形態において、電源は、デコーダに接続された高周波ＡＣ電源である。電源の周波数は、無線周波数であってもよいし、実験で求められた何らかの他の周波数であってもよい。先に述べたように、ヒータ材料２２４は側壁材料２２２間に配置される。種々の実施形態において、ヒータ材料２２２は、アモルファスカーボン、アモルファスシリコン、または金属材料である。したがって、書き込み動作の実行（すなわち書き込み電流の供給）前に、または書き込み動作と同時に、電源はエネルギーを側壁材料２２２に供給する。

その後、電源からのエネルギーは、側壁材料２２２からヒータ材料２２４へ伝達される。したがって、自由層２１４がトンネル障壁２１６の上に配置される場合、熱は、ヒータ材料２２４、誘電体材料２２６、センス線２２０、ピン止め層２１２、およびトンネル障壁２１６を通って自由層２１４まで伝達される。他の実施形態において、自由層２１４がトンネル障壁２１６の下に配置される場合、熱は、ヒータ材料２２４、誘電体材料２２６、センス線２２０、およびピン止め層２１２を通って自由層２１４まで伝達される。いずれの場合も、自由層を加熱した後は、自由層２１４の磁気状態を切り替えるのに必要な書き込み電流の大きさが、非常に小さくなる。

次に図５を参照してほしい。図５は、磁気ランダムアクセスメモリアレイを形成する方法のフロー図とともに、その方法の各ステップによって得られる構造の断面図（図５ａ〜図５ｇ）を示す図である。

第１のステップ５１０は、誘電体材料５１２の上にヒータ材料５１１を堆積させることを含む。ヒータ材料５１１は、金属、アモルファスカーボン、アモルファスシリコンなどである。第２のステップ５２０は、誘電体材料５１２にトレンチ５２１を形成することを含む。図５（ｂ）から分かるように、ヒータ材料５１１は、トレンチ５２１の間に残される。第３のステップ５３０は、トレンチ５２１を導電性材料５３１でコーティングすることを含む。このステップでは、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、またはそれらの任意の組み合わせのような導電率の高い材料を使用する。

次のステップ５４０は、導電性材料５３１に対して異方性エッチングを実施することを含む。ステップ５４０のエッチング処理は、異方性（すなわち材料を特定方向に除去する）エッチングなので、このステップでは、トレンチ５２１の上部および底部から導電性材料５３１が除去され、導電性材料５３１が側壁としてトレンチ５２１内に残される。

次のステップ５５０は、その構造の上に平坦化誘電体５５１を堆積させることを含む。次のステップ５６０は、平坦化誘電体層５５１をエッチバックすることを含む。ここで、平坦化誘電体５５１は、ヒータ材料５１１の上部を露出させるようにエッチバックされる。これは、化学機械研磨処理などによって実施される。次のステップ５７０は、平坦化された誘電体およびヒータ材料５１１の上にＳＤＴ接合材料スタックを堆積させ、ＳＤＴ接合５７２をパターニングすることを含む。パターニングされるＳＤＴ接合５７２は自由層５７２を含む。

一実施形態において、導電性の側壁材料はデコーダを介して電源に接続され、書き込み電流を印加する前に、または印加と同時に、電源を用いてＳＤＴ接合が加熱されるので、自由層の磁化を切り替えるのに必要とされる電流の量が低減される。

次に、理解を深めるために図６を参照してほしい。図６は、一実施形態による構造６００を示す平面図である。図６は、上側導体６１０、センス線６２０、およびＳＤＴ接合６３０を示す。導電性の側壁材料６４０は、電源からのエネルギーを吸収することができる材料であり、デコーダ６５０に接続される。さらに、デコーダ６５０は電源６６０に接続される。一実施形態において、デコーダ６５０は、電源６６０からのエネルギーを導電性の側壁材料６４０に対して選択的に加えることができる。言い方を変えると、デコーダ６５０は、電源６６０からのエネルギーを加える対象となる行および／または列を選択する。デコーダ６５０は、銅線やアルミニウム線などを介して導電性の側壁材料６４０に接続される。一実施形態において、電源は無線周波数エネルギーを側壁材料６４０に加える。

本明細書に記載するＭＲＡＭデバイスは、種々の応用形態に使用することができる。図７は、本発明の一実施形態によるＭＲＡＭデバイスの一般的応用形態の例を示す。この一般的応用形態は、一実施形態によるＭＲＡＭデバイス７５２と、インタフェースモジュール７５４と、プロセッサ７５６とを含むシステム７５０によって実施される。インタフェースモジュール７５４は、プロセッサ７５６とＭＲＡＭデバイス７５２との間のインタフェースとして機能する。システム７５０は、他のタイプおよび／または他のレベルのメモリをさらに有することもできる。

システム７５０がノートブックコンピュータやパーソナルコンピュータなどである場合、インタフェースモジュール７５４は、ＩＤＥインタフェースやＳＣＳＩインタフェースを含む場合がある。システム７５０がサーバなどである場合、複数のＭＲＡＭデバイスを実装することもでき、インタフェースモジュール７５４は、ファイバチャネルやＳＣＳＩインタフェースを含む場合がある。デバイス７５０がデジタルカメラなどである場合、インタフェースモジュール７５４はカメラインタフェースを含む場合がある。その場合、ＭＲＡＭデバイス７５３は、デジタルカメラの基板に搭載し、デジタル画像を不揮発記憶できるように構成するのが望ましい。

ＭＲＡＭデバイスの上記の実施形態によれば、他のＭＲＡＭデバイスよりも優れた利点が得られる。たとえば、補助的な素子を有する他のＭＲＡＭデバイスに比べて、メモリセルの密度を高めることができる。密度を高めると、所定記憶容量の当たりのコストを削減することができる。また、本明細書に記載したメモリセル群は、従来のＭＲＡＭデバイスに比べて、良好な電気回路分離を実現することができる。分離を改善することにより、メモリセル群の中のメモリセルの状態を検出する信頼性をさらに高めることができる。

本ＭＲＡＭデバイスは、コンピュータにおける長期データ記憶にも使用することができる。ＭＲＡＭデバイスは、ハードドライブその他の従来型長期データ記憶デバイスに比べて、多数の利点（たとえば、高速、小型）を有する。また、本ＭＲＡＭデバイスは、コンピュータ内のＤＲＡＭその他の高速な短期メモリの代わりとして使用することができる場合もある。

本メモリデバイスは、上で図示説明した特定の実施形態に限定されない。たとえば、本ＭＲＡＭデバイスは、スピン依存トンネルデバイスの使用に限定されない。使用可能な他のタイプのデバイスとしては、限定はしないが、巨大磁気抵抗（「ＧＭＲ」）デバイスがある。

上記の実施形態はＭＲＡＭデバイスの動作を開示しているが、上に開示した構成は、種々の異なる薄膜デバイスを用いて実施することもでき、その場合も本発明の思想および範囲内にあるものと解釈しなければならない。化学センサの例について考えてみる。いわゆる「ラボ・オン・ア・チップ」薄膜デバイスは化学反応を利用して標本を分析する。化学反応の速度は、温度の上昇に伴なって指数関数的に増加する。したがって、標本を加熱することにより、化学反応の速度が向上し、結果を得るまでの時間が短縮される。

薄膜デバイス、およびその薄膜デバイスにおいて熱による補助を実現する方法を開示した。したがって、薄膜デバイスの動作を熱によって補助するために、ヒータ材料を使用する。ヒータ材料を用いて薄膜デバイスの動作を熱によって補助することにより、薄膜デバイスの精度および性能は大幅に向上する。

本発明は図示した実施形態に従って説明されているが、それらの実施形態は変形することもでき、当業者であれば、それらの変形も本発明の思想および範囲内にあることは容易に分かるであろう。したがって、当業者であれば、特許請求の範囲に記載した発明の思想および範囲から外れることなく、多数の変更を施すことができるであろう。

本発明の一実施形態による方法を示す高レベルフロー図である。本発明の一実施形態によるＳＤＴ接合を示す図である。室温におけるＳＤＴ接合の飽和保磁力（Ｈ_ｃ）を示す図である。室温よりも５０℃だけ高い温度におけるＳＤＴ接合の飽和保磁力（Ｈ_ｃ）を示す図である。本発明の一実施形態による磁気ランダムアクセスメモリアレイを形成する方法のフロー図を、各ステップの結果（ａ）〜（ｇ）とともに示す図である。本発明の一実施形態による構造を示す平面図である。本発明の一実施形態によるコンピュータシステムを示す図である。

符号の説明

２００ＳＴＤ接合
２２２側壁材料
２２４ヒータ材料
２３０誘電体材料
６００ＭＲＡＭ構造
６６０電源

Claims

少なくとも１つのパターニングされた薄膜層(200)と、
前記少なくとも１つのパターニングされた薄膜層(200)に結合され、該少なくとも１つのパターニングされた薄膜層(200)を熱によって補助するヒータ材料(224)と、
前記ヒータ材料(224)に接続され、エネルギーを前記ヒータ材料に供給する導体(222)と、
からなる薄膜デバイス。
前記薄膜デバイスは磁気ランダムアクセスメモリデバイスを含む、請求項１に記載の薄膜デバイス。
前記薄膜デバイスはセンサを含む、請求項１に記載の薄膜デバイス。
前記少なくとも１つのパターニングされた薄膜層(200)は、前記ヒータ材料(224)の上に形成される、請求項１に記載の薄膜デバイス。
前記導体(222)は分割導体であり、前記ヒータ材料(224)は前記分割導体の間に接続される、請求項１に記載の薄膜デバイス。
前記エネルギーは無線周波数エネルギーを含む、請求項１に記載の薄膜デバイス。
薄膜デバイスにおいて熱による補助を実施する方法であって、
複数のパターニングされた薄膜層(200)のうちの少なくとも１つを電源(660)からのエネルギーに選択的にさらすことにより、前記パターニングされた薄膜層(200)のうちの少なくとも１つを加熱するステップと、
前記複数のパターニングされた薄膜層(200)のうちの選択的にさらされた少なくとも１つを用いて動作を実施するステップと、
からなる方法。
前記薄膜デバイスは磁気ランダムアクセスメモリデバイスを含む、請求項７に記載の方法。
前記磁気メモリ素子はそれぞれ、
誘電体材料(230)の上にヒータ材料(224)を体積させるステップと、
誘電体材料(230)に複数のトレンチを形成するステップと、
前記複数のトレンチのそれぞれの上に側壁材料(222)を形成し、該側壁材料(222)を前記ヒータ材料(224)に結合するステップと、
前記複数の磁気メモリ素子のそれぞれを前記ヒータ材料に接触させて形成するステップと、
からなるプロセスによって形成される、請求項８に記載の方法。
前記電源(660)は無線周波数電源を含む、請求項９に記載の方法。