JP2006210794A

JP2006210794A - 磁気抵抗効果素子、その製造方法、及び、磁気記録装置

Info

Publication number: JP2006210794A
Application number: JP2005023281A
Authority: JP
Inventors: Shingi Kamata; 親義鎌田; Shin Eguchi; 伸江口; Atsushi Tanaka; 厚志田中; Keiichi Komata; 圭一小俣
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-01-31
Filing date: 2005-01-31
Publication date: 2006-08-10

Abstract

【課題】磁気抵抗効果素子、その製造方法、及び、磁気記録装置に関し、下部電極と磁区制御膜との間の短絡を発生することなく、磁区制御膜磁界のバラツキを低減する。
【解決手段】メサ状の磁気センサ膜１の側端部に絶縁膜を介して磁区制御膜９を設けるとともに、磁気センサ膜１の積層面に垂直にセンス電流を流す磁気抵抗効果素子における絶縁膜をメサ状の磁気センサ膜１の側端面及び下部電極２と平行な面とを覆う薄い等方性堆積膜からなる第１の絶縁膜７と、少なくとも下部電極２と平行な平面を覆う厚い異方性堆積膜からなる第２の絶縁膜８とにより構成する。
【選択図】図１

Description

本発明は磁気抵抗効果素子、その製造方法、及び、磁気記録装置に関するものであり、特に、磁区制御磁界を均一に印加するとともにスライダー加工に伴う短絡の発生を防止するための磁気センサ膜と磁区制御膜との間に設ける絶縁膜の構成に特徴のある磁気抵抗効果素子、その製造方法、及び、磁気記録装置に関するものである。

近年、磁気記録装置の小型化・大容量化が急速に進んでおり、高密度磁気記録を実現するための磁気記録媒体及び薄膜磁気ヘッドの開発が求められている。

この内、薄膜磁気ヘッドに関しては、高記録密度化が進むほど素子を作製する上で加工条件が厳しいものとなっており、磁気センサ素子を構成する多層膜の電気特性及び磁気特性を低下させずに高感度に素子を形成する必要がある。

従来の磁気センサ素子では、特に磁気抵抗効果が大きいスピンバルブ型の磁気センサ素子が実用化されており、抵抗変化を読み取るためのセンス電流を磁気抵抗効果膜に平行に流すＣＩＰ（ＣｕｒｒｅｎｔｉｎＰｌａｎｅ）構造素子が用いられていた。

近年のハードディスクドライブの容量増加に伴い、1 ビット当たりの記録面積が減少し、コア幅が狭くなりつつある状況下で、ＣＩＰ構造では、高密度化が進むにつれて抵抗値が下がり、再生出力が低下してしまうという問題がある。

そこで、最近では、さらに磁気抵抗効果の大きなトンネル磁気抵抗効果を利用したＴＭＲ（ＴｕｎｎｅｌＪｕｎｃｔｉｏｎＭａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）素子や、抵抗変化を読み取るためのセンス電流を磁気抵抗効果膜の膜厚方向に流すＣＰＰ（ＣｕｒｒｅｎｔＰｅｒｐｅｎｄｉｃｕｌａｒｔｏｔｈｅＰｌａｎｅ）構造が検討されている（例えば、特許文献１或いは特許文献２参照）。

この様なＴＭＲ素子或いはＣＰＰ素子では、抵抗変化を読み取るためのセンス電流を磁気抵抗効果膜に垂直な方向に流すため、コア幅に関係なく出力が得られ、高密度化に適している。

ここで、図１１を参照して、従来のＴＭＲ素子を説明する。
図１１参照
図１１は、従来のＴＭＲ素子の概略的正面図であり、下部シールド層を兼ねる下部電極６１上に、下地層６３、磁化方向が磁気記録媒体からの磁場の影響を受けて容易に変化するフリー強磁性層、即ち、フリー層６４、中間絶縁層６５、磁化方向が反強磁性層６７によって一方向に固定されている固定強磁性層、即ち、ピンド層６６、反強磁性層６７、及び、キャップ保護層６８からなるメサ状の磁気センサ膜６２、磁気センサ膜６２の側部にＡｌ₂Ｏ₃等の絶縁膜６９を介して設けられて磁区制御膜７０、及び、フリー層６４と電気的に接続するよう設けられた上部シールド層を兼ねる上部電極７１から構成される。

このＴＭＲ素子の磁気センサ膜６２の積層面に垂直方向にセンス電流を流すと、ピンド層６６とフリー層６４との磁化の向きによって抵抗が変化し、磁場を読み取る磁気センサとして働く。

このＴＭＲ素子を用いたリードヘッドでは、メサ状の磁気センサ膜の上下に磁気シールド層を上下の電極と兼ねるように設けるので、磁気シールド層を電極と別個に設けるＣＩＰ構造の磁気抵抗効果膜を用いたリードヘッドに比べて、磁気シールド層と電極を絶縁分離するために必要な絶縁層の分だけギャップ長を狭くすることが可能であるという特長がある。

このＴＲＭ素子においては、上述のように磁気センサ膜６２の積層面に垂直方向にセンス電流を流すので、上部電極７１と磁気センサ膜６２との界面状態、狭コア幅化、及び、磁区制御膜７０のかかり具合の調整が重要になり、この事情はＣＰＰ素子においても同様である。
特開２００３−３３２６５０号公報特開２００３−０５９０１６号公報

しかし、現在、磁気センサ膜と磁区制御膜との間に設ける絶縁膜はスパッタ法によって形成しているが、現在のスパッタ装置では磁気センサ膜の加工形状によらず絶縁膜の膜厚をバラツキなく制御することは不可能であり、絶縁膜の膜厚の基板面内におけるバラツキに起因する磁区制御膜磁界のバラツキにより基板面内において安定な特性を得ることができないという問題がある。

また、磁区制御磁界の効果を高めるためには、磁気センサ膜と磁区制御膜との間を狭くすることが考えられるが、そのためには、磁区制御膜を磁気センサ膜から絶縁する絶縁膜の膜厚を薄くすることが必要である。
しかし、そうすると、スライダー加工時のラップ研磨によって発生した研磨残渣が研磨端面に付着して下部電極と磁区制御膜との間に短絡を発生させるという問題がある。

このような短絡を防止するためには絶縁膜を厚く形成すれば良いが、そうすると絶縁膜の膜厚のバラツキの影響が大きくなるとともに、フリー層に対する磁区制御磁界の影響が低減するという問題があり、絶縁性と磁区制御性を兼ね備えたＣＰＰ素子構造を得ることができなかった。

したがって、本発明は、下部電極と磁区制御膜との間の短絡を発生することなく、磁区制御膜磁界のバラツキ・減衰を低減することを目的とする。

図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図面における符号６，１０は、それぞれ反強磁性層及び上部電極である。
図１参照
上記課題を解決するために、本発明は、メサ状の磁気センサ膜２の側端部に絶縁膜を介して磁区制御膜９を設けるとともに、磁気センサ膜２の積層面に垂直にセンス電流を流す磁気抵抗効果素子において、絶縁膜をメサ状の磁気センサ膜２の側端面及び下部電極１と平行な面とを覆う薄い等方性堆積膜からなる第１の絶縁膜７と、少なくとも下部電極１と平行な面を覆う厚い異方性堆積膜からなる第２の絶縁膜８とにより構成することを特徴とする。

このように、磁気センサ膜２と磁区制御膜９との間に設ける絶縁膜を、薄い等方性堆積膜からなる第１の絶縁膜７と、厚い異方性堆積膜からなる第２の絶縁膜８とにより構成することによって、磁区制御磁界については薄い等方性堆積膜からなる第１の絶縁膜７のみを介して印加することになるので、磁区制御磁界をバラツキなく且つ充分な磁界強度で印加することができる。

また、下部電極１と磁区制御膜９との間には第１の絶縁膜７と第２の絶縁膜８とが介在することになるので、スライダー加工時のラップ研磨によって発生した研磨残渣に伴う短絡の発生を抑制することができる。

この場合、第１の絶縁膜７の膜厚としては５〜１０ｎｍが好適であり、５ｎｍ未満の場合にはピンホール等によるリーク電流が問題になり、１０ｎｍを超える場合には、磁区制御磁界が不充分になる。
なお、この膜厚は、厳密には堆積位置によりばらつくので、平均膜厚とする。
また、第２の絶縁膜８の膜厚としては２０〜３０ｎｍが好適であり、２０ｎｍ未満の場合には研磨残渣に起因する短絡抑制効果が低く、一方、３０ｎｍを超える場合には、フリー層３が下側の磁気センサ膜２の場合に、フリー層３に充分な磁区制御磁界を印加することが困難になる。

また、第１の絶縁膜７及び第２の絶縁膜８は異なった材料でも良いが、同じ材料を用いた方が成膜工程が容易になり、この場合の絶縁材料としては、化学的安定性や成膜容易性等の観点からＡｌ₂Ｏ₃、ＳｉＯ₂、ＡｌＮ、或いは、ＨｆＯ₂のいずれかが好適である。

なお、この場合の絶縁膜は、第１の絶縁膜７の上に第２の絶縁膜８を設けても良いし、逆に、第２の絶縁膜８の上に第１の絶縁膜７を設けても良いものである。

また、磁気センサ膜２としては、ピンド層５とフリー層３との間に設ける非磁性中間層４が導電膜であるスピンバルブ膜或いは非磁性中間層４が絶縁膜であるトンネル磁気抵抗効果膜のいずれかが好適であり、それによって、磁気抵抗効果をより大きくすることができる。

この場合、磁区制御膜９とフリー層３の膜厚方向の位置がほぼ同じであることが望ましく、それによって、磁区制御膜９からの磁界をフリー層３に効率良く印加することができる。

また、上述の構造の磁気抵抗効果素子を製造する場合には、下部電極１上に成膜した磁気センサ膜２をマスクパターンを利用してメサ状の加工する工程、マスクパターンを残したまま等方性堆積法によって第１の絶縁膜７を形成する工程、マスクパターンを残したまま異方性堆積法によって第２の絶縁膜８を形成する工程、及び、マスクパターンを残したまま磁区制御膜９を堆積する工程を有するように製造工程を構成すれば良い。

この場合の等方性堆積法としては原子層堆積（ＡＬＤ：ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法或いは気相化学堆積（ＣＶＤ）法のいずれかが好適であり、且つ、異方性堆積法としてはイオンビームスパッタ法、ロングスロースパッタ法、或いは、コリメートスパッタ法のいずれかが好適である。

なお、第１の絶縁膜７を原子層堆積法を用いて成膜する場合には、１５０℃以下の成膜温度において５〜１０ｎｍの厚さに成膜することによって成膜温度による磁気特性に対する影響を極力小さくすることができ、また、第２の絶縁膜８をイオンビームスパッタ法を用いて成膜する場合には、成膜角度を０°として２０〜３０ｎｍの厚さに成膜することによって、第２の絶縁膜８がメサ状の磁気センサ膜２の側面に付着することを防止することができる。

上述の構成を有する磁気抵抗効果素子を用いることによって、高密度化・小型化の要請に応えた磁気ヘッドを構成することができ、また、この磁気ヘッドを搭載することによって高記録密度のハードディスクドライブ装置を実現することができる。
なお、この場合の磁気ヘッドとしては、リードヘッドのみの再生専用ヘッドも対象とするが、誘導型の書込ヘッドを積層させた複合型薄膜磁気ヘッドが典型的なものである。

本発明によれば、メサ状に磁気センサ膜の側面に設ける絶縁膜をバラツキなく薄くすることができるとともに、下部電極と磁区制御膜との間の絶縁膜を比較的厚く形成することができ、それによって、安定な磁気特性を得るとともに短絡を防止することができる。

本発明は、積層面に垂直方向にセンス電流を流す磁気センサ膜をメサ状にエッチングしたのち、メサ状の磁気センサ膜の側壁部に５〜１０ｎｍの膜厚の第１の絶縁膜をＡＬＤ法或いはＣＶＤ法等の等方性堆積法によって成膜するとともに、イオンビームスパッタ法、ロングスロースパッタ法、或いは、コリメートスパッタ法等の異方性堆積法により２０〜３０ｎｍの第２の絶縁膜を堆積させ、これらの絶縁膜を介して磁区制御膜を設けたものである。

ここで、図２乃至図４を参照して、本発明の実施例１のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの製造工程を説明する。
図２参照
まず、従来のＴＭＲ素子と同様に、例えば、５インチ（≒１２７ｍｍ）のＡｌ₂Ｏ₃−ＴｉＣ基板１１上にスパッタ法により、厚さが、例えば、３μｍのＡｌ₂Ｏ₃絶縁層１２及び下部磁気シールド層を兼ねる厚さが１〜４μｍ、例えば、２μｍのＮｉＦｅ下部電極１３を形成したのち、同じくスパッタ法によりフリー層が下層となりピンド層が上層となるＴＭＲ膜１４を形成する。

このＴＭＲ膜１４は、厚さが、例えば、１０ｎｍのＴａ下地層１５、厚さが、例えば、５ｎｍのＮｉＦｅフリー層１６、厚さが、例えば、３ｎｍのＣｏＦｅフリー層１７、厚さが、例えば、０．７ｎｍのＡｌ−Ｏ中間層１８、厚さが、例えば、３ｎｍのＣｏＦｅピンド層１９、厚さが、例えば、１０ｎｍのＩｒＭｎピン層２０、厚さが、例えば、５ｎｍのＲｕ保護膜２１、及び、厚さが、例えば、１０ｎｍのＴａ表面保護層２２を１０^-8〜１０^-9Ｔｏｒｒの超高真空雰囲気中で順次堆積させて構成する。
なお、Ａｌ−Ｏ中間層１８は、まずＡｌ膜を堆積させたのち酸化することによって形成する。

続いて、ＣｏＦｅピンド層１９の磁化方向を固着するため、後に磁化情報読み取り面となる方向と直交する方向に１０〔ｋＯｅ〕以上の磁場を印加しながら、Ｎ₂雰囲気或いは真空中で２８０℃の温度で３時間熱処理を行う。

次いで、例えば、厚さが７００ｎｍの２層構造レジストを塗布して、ＫｒＦ露光装置で露光することによって、頂面の幅が例えば１００ｎｍで下部が括れたレジストパターン２３を形成する。

図３参照
次いで、このレジストパターン２３をマスクとして、イオンミリング法でＴＭＲ膜１４を削ってセンサ部２４を形成する。
この場合、まず、Ａｌ₂Ｏ₃−ＴｉＣ基板１１の法線に対して１５°の角度からＡｒイオンを入射したのち、次いで、Ａｌ₂Ｏ₃−ＴｉＣ基板１１の法線に対して７５°の角度からＡｒイオンを第１の入射工程の約１／２の時間だけ入射する。

このイオンミリング工程において、イオンミリングに伴って発生するエッチング残渣２５がレジストパターン２３の側壁に付着し、実効的にレジストパターン２３のサイズが大きくなる。

次いで、ＡＬＤ法を用いて１５０℃以下、例えば、１３０℃の成膜温度において、厚さが５〜１０ｎｍ、例えば、７ｎｍのＡｌ₂Ｏ₃膜２６を全表面にほぼ均一な厚さで堆積させる。

図４参照
次いで、イオンビームスパッタ法を用いて、Ａｌ₂Ｏ₃−ＴｉＣ基板１１の法線に対して０°の成膜角度で厚さが２０〜３０ｎｍ、例えば、２０ｎｍのＡｌ₂Ｏ₃膜２７を堆積させる。
この時、Ａｌ₂Ｏ₃膜２７はセンサ部２４の側壁部には実効的に堆積することなく、ＮｉＦｅ下部電極１３と平行な面に堆積する。

次いで、再び、スパッタ法を用いて、結晶性を向上するための厚さが、例えば、５ｎｍのＣｒ下地層２８を介して厚さが、例えば、３５ｎｍのＣｏＣｒＰｔ磁区制御膜２９を堆積させる。

図５参照
次いで、リフトオフ法によりレジストパターン２３に付着した不要なＡｌ₂Ｏ₃膜、Ｃｒ膜、及び、ＣｏＣｒＰｔ膜をレジストパターン２３と共に除去したのち、３μｍ幅程度のレジストパターン（図示を省略）をマスクとしてイオンミリングを施すことによって多層膜の露出部を除去して、素子高さ（ハイト）方向に素子を加工する。

引き続いて、厚さが、例えば、７０ｎｍのＡｌ₂Ｏ₃平坦化膜３０（ここでは図示を省略）を堆積させて素子部の周囲を埋め込んだのち、レジストパターンとともに、レジストパターン上に付着したＡｌ₂Ｏ₃膜を除去する。

次いで、厚さが、例えば、５ｎｍのＴｉ膜及び厚さが、例えば、５０ｎｍのＮｉＦｅ膜からなるメッキベース層３１を設けたのち、レジストパターンからなるメッキフレーム（図示を省略）を用いて選択電解メッキ法により厚さが１〜４μｍ、例えば、２．５μｍの上部磁気シールド層を兼ねるＮｉＦｅ上部電極３２を形成し、次いで、メッキフレームを除去したのち、イオンミリング法によりメッキベース層３１の露出部を除去する。

図６参照
以降は、従来の誘導型のライトヘッドと同様に、ＮｉＦｅ上部電極３２上にＡｌ₂Ｏ₃膜３３を介して下部磁極層３４、Ａｌ₂Ｏ₃からなるライトギャップ層３５、レジストからなる層間絶縁膜３６、Ｃｕからなる平面スパイラル状のコイル３７、及び、レジストからなる層間絶縁膜３８を順次形成したのち、選択メッキ法によって所定パターンの上部磁極層３９を構成する。
なお、図６は概略的断面図であり、ここでは下部磁極層３４及び上部磁極層３９のメッキ成膜のためのメッキベース層の図示を省略している。

次いで、全面にＡｌ₂Ｏ₃保護膜（図示を省略）を形成したのち、スライダー加工を施すことによって、ＴＭＲ素子をリードヘッドとした複合型薄膜磁気ヘッドが得られる。

図７参照
図７は、スライダー加工後の上下電極の形状を示す平面図であり、ＮｉＦｅ下部電極１３及びＮｉＦｅ上部電極３２の研磨端面にセンサ部２４が露出する構成となる。

図８参照
図８は、本発明の実施例１の複合型薄膜磁気ヘッドを搭載した磁気ディスク装置の平面図であり、磁気ディスク装置４０は、スピンドルモータ４３の回転軸に取り付けられるとともに、ディスククランプリング４２によって固定された磁気ディスク４１、磁気ディスク４１に書き込まれた磁気情報を読み取るとともに、磁気ディスク４１に磁気情報を書き込むスピンバルブＣＰＰ磁気センサを備えたスライダー４４、スライダー４４の先端部に取り付けた微動アーム４５、微動アーム４５を駆動する一対の圧電アクチュエータ（図示を省略）、微動アーム４５を軸４６により揺動支持するとともに磁気ディスク装置４０のシャーシ４７に回動可能に支持されたベースアーム４８、ベースアーム４８を駆動する電磁アクチュエータ４９によって構成される。

本発明の実施例１の複合型薄膜磁気ヘッドにおいては、リードヘッドを構成するセンサ部２４とＣｏＣｒＰｔ磁区制御膜２９とを厚さが７ｎｍの薄く均一なＡｌ₂Ｏ₃膜２６で絶縁しているので磁区制御磁界を効果的に且つバラツキなくフリー層１６に印加することができる。

また、下部電極１３とＣｏＣｒＰｔ磁区制御膜２９とを７ｎｍのＡｌ₂Ｏ₃膜２６と比較的厚い２０ｎｍのＡｌ₂Ｏ₃膜２７との合計膜厚が２７ｎｍの積層膜で絶縁しているので、スライダー加工に伴う研磨残渣の付着による短絡が発生することがない。

次に、図９を参照して、本発明の実施例２のＴＭＲ素子を備えた複合型薄膜磁気ヘッドを説明するが、等方性堆積法による薄いＡｌ₂Ｏ₃膜２６と異方性堆積法による厚いＡｌ₂Ｏ₃膜２７の成膜順序を逆にしただけで他は実施例１と全く同様であるので、ＴＭＲ素子の構成のみ説明する。
なお、図９の上図は概略的断面図であり、ＴＭＲ素子部の下図は概略的正面図である。図９参照
まず、従来のＴＭＲ素子と同様に、例えば、５インチ（≒１２７ｍｍ）のＡｌ₂Ｏ₃−ＴｉＣ基板１１上にスパッタ法により、厚さが、例えば、３μｍのＡｌ₂Ｏ₃絶縁層１２及び下部磁気シールド層を兼ねる厚さが１〜４μｍ、例えば、２μｍのＮｉＦｅ下部電極１３を形成したのち、同じくスパッタ法によりフリー層が下層となりピンド層が上層となるＴＭＲ膜１４を形成する。

次いで、例えば、厚さが７００ｎｍの２層構造レジストを塗布して、ＫｒＦ露光装置で露光することによって、上記の実施例１と全く同様の頂面の幅が例えば１００ｎｍで下部が括れたレジストパターン（図示を省略）を形成する。

次いで、このレジストパターン２３をマスクとして、イオンミリング法でＴＭＲ膜１４を削ってセンサ部２４を形成する。
この場合、まず、Ａｌ₂Ｏ₃−ＴｉＣ基板１１の法線に対して１５°の角度からＡｒイオンを入射したのち、次いで、Ａｌ₂Ｏ₃−ＴｉＣ基板１１の法線に対して７５°の角度からＡｒイオンを第１の入射工程の約１／２の時間だけ入射する。

次いで、イオンビームスパッタ法を用いて、Ａｌ₂Ｏ₃−ＴｉＣ基板１１の法線に対して０°の成膜角度で厚さが２０〜３０ｎｍ、例えば、２０ｎｍのＡｌ₂Ｏ₃膜２７を堆積させる。
この時、Ａｌ₂Ｏ₃膜２７はセンサ部２４の側壁部には実効的に堆積することなく、ＮｉＦｅ下部電極１３の露出表面に堆積する。

以降は、上記の実施例１と同様に、Ｃｒ下地層２８介してＣｏＣｒＰｔ磁区制御膜２９を堆積させたのち、素子高さ方向に素子を加工を行い、次いで、Ａｌ₂Ｏ₃平坦化膜３０を堆積させて素子部の周囲を埋め込んだのち、ＮｉＦｅ上部電極３２を形成し、次いで、誘導型のライトヘッドを積層させたのち、全面にＡｌ₂Ｏ₃保護膜を形成し、最後に、スライダー加工を施すことによって、ＴＭＲ素子をリードヘッドとした複合型薄膜磁気ヘッドが得られる。

この本発明の実施例２においても、Ａｌ₂Ｏ₃膜２６及びＡｌ₂Ｏ₃膜２７の成膜工程が逆なだけであって、上記の実施例１と同様な効果が得られる。

次に、図１０を参照して、本発明の実施例３のＴＭＲ素子を備えた複合型薄膜磁気ヘッドを説明するが、ＴＭＲ膜をフリー層が上側になるように形成しただけで、他の構成は上記の実施例１と全く同様であるので、ＴＭＲ素子の構造のみ説明する。
図１０参照
図１０は、本発明の実施例３のＴＭＲ素子の概略的正面図であり、センサ部５０を構成する磁気センサ膜を、下部電極１３側からＴａ下地層５１、ＩｒＭｎピン層５２、ＣｏＦｅピンド層５３、Ａｌ−Ｏ中間層５４、ＣｏＦｅフリー層５５、Ｔａ表面保護層５６によって構成したものである。

この実施例３においては、ＴＭＲ膜のフリー層を上側にしているので、Ａｌ₂Ｏ₃膜２７を短絡防止のために厚く形成してもフリー層の高さの位置にＣｏＣｒＰｔ磁区制御膜２９が存在しているので、ＣｏＣｒＰｔ磁区制御膜２９からの磁界を最大限に受けることができる。

以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載した条件・構成に限られるものではなく、各種の変更が可能であり、例えば、各実施例における、フリー層、ピンド層、反強磁性ピン層、磁区制御層の材料は単なる一例にすぎず各種の公知の強磁性体や反強磁性体を用いても良いことは言うまでもない。

また、上記の各実施例においては、ピンド層を単層のＣｏＦｅピンド層としているが、単層ピンド層に限られるものではなく、積層フェリ型ピンド層を用いても良いものである。
例えば、ＩｒＭｎピン層側から、厚さが、例えば、２．５ｎｍのＣｏＦｅ層、厚さが、例えば、０．８ｎｍのＲｕ層、及び、厚さが、例えば、２．０ｎｍのＣｏＦｅ層を積層して積層フェリ型ピンド層としても良い。

また、上記の各実施例においては、センサ部を形成する際のレジストパターン２３を下部に括れ部を形成するために２層構造レジストで構成しているが、２層構造レジストである必要はなく、単層レジストによってレジストパターンを形成しても良いものである。

また、上記の各実施例においては、センサ部を形成する際のレジストパターン２３をＫｒＦ露光装置を用いて幅１００ｎｍのパターンとしているが、６０ｎｍ等のより狭いコア幅にする場合には、ＥＢ露光装置を用いてレジストパターンを形成すれば良い。

また、上記の各実施例においては、等方性堆積方法として、薄い絶縁膜を均一な厚さで形成することが容易なＡＬＤ法を用いているがＡＬＤ法に限られるものではなく、ＣＶＤ法等の他の比較的等方的な堆積法を用いても良いものである。

また、上記の各実施例においては、異方性堆積方法として、異方性に優れたイオンビームスパッタ法を用いているが、イオンビームスパッタ法に限られるものではなく、ロングスロースパッタ法或いはコリメートスパッタ法を用いても良いものである。

また、上記の各実施例においては、等方性堆積膜と異方性堆積膜を化学的に安定で成膜が容易なＡｌ₂Ｏ₃で形成しているが、Ａｌ₂Ｏ₃に限られるものではなく、Ａｌ₂Ｏ₃と同様に化学的に安定なＳｉＯ₂、ＡｌＮ、或いは、ＨｆＯ₂を用いても良いものである。

また、上記の各実施例においては、等方性堆積膜と異方性堆積膜を同じＡｌ₂Ｏ₃で形成しているが、同じ膜である必要は必ずしもなく、Ａｌ₂Ｏ₃とＳｉＯ₂の組み合わせ等の互いに異なった絶縁膜を用いても良いものである。

また、上記の各実施例においては磁気抵抗効果素子をＴＭＲ素子としているが、必ずしもＴＭＲ素子に限られるものではなく、ＴＭＲ素子と同様に積層面に垂直方向でセンス電流を流すＣＰＰ型磁気抵抗効果素子を用いても良いものであり、その場合には、Ａｌ−Ｏ中間層の代わりに、例えば、厚さが、２ｎｍ程度のＣｕ等の非磁性導電性中間層を設ければ良い。

また、上記の実施例３においては、Ａｌ₂Ｏ₃膜２６及びＡｌ₂Ｏ₃膜２７の構造を実施例１と同様にしているが、実施例２と同様に、Ａｌ₂Ｏ₃膜２７を堆積させてからＡｌ₂Ｏ₃膜２６を堆積させても良いものである。

ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１）メサ状の磁気センサ膜２の側端部に絶縁膜を介して磁区制御膜９を設けるとともに、前記磁気センサ膜２の積層面に垂直にセンス電流を流す磁気抵抗効果素子において、前記絶縁膜を前記メサ状の磁気センサ膜２の側端面及び下部電極１と平行な面とを覆う薄い等方性堆積膜からなる第１の絶縁膜７と、少なくとも前記下部電極１と平行な面を覆う厚い異方性堆積膜からなる第２の絶縁膜８とにより構成することを特徴とする磁気抵抗効果素子。
（付記２）上記第１の絶縁膜７の膜厚が５〜１０ｎｍであり、上記第２の絶縁膜８の膜厚が２０〜３０ｎｍであることを特徴とする付記１記載の磁気抵抗効果素子。
（付記３）上記第１の絶縁膜７及び第２の絶縁膜８が同じ材料からなり、且つ、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＡｌＮ、或いは、ＨｆＯ₂のいずれかからなることを特徴とする付記１または２に記載の磁気抵抗効果素子。
（付記４）上記等方性堆積法による第１の絶縁膜７の上に上記異方性堆積法による第２の絶縁膜８を設けたことを特徴とする付記１乃至３のいずれか１に記載の磁気抵抗効果素子の製造方法。
（付記５）上記異方性堆積法による第２の絶縁膜８の上に上記等方性堆積法による第１の絶縁膜７を設けたことを特徴とする付記１乃至３のいずれか１に記載の磁気抵抗効果素子の製造方法。
（付記６）上記磁気センサ膜２が、ピンド層５とフリー層３との間に設ける非磁性中間層４が導電膜であるスピンバルブ膜或いは非磁性中間層４が絶縁膜であるトンネル磁気抵抗効果膜のいずれかであることを特徴とする付記１乃至５のいずれか１に記載の磁気抵抗効果素子。
（付記７）上記磁区制御膜９と上記フリー層３の膜厚方向の位置がほぼ同じであることを特徴とする付記６記載の磁気抵抗効果素子。
（付記８）下部電極１上に成膜した磁気センサ膜２をマスクパターンを利用してメサ状の加工する工程、前記マスクパターンを残したまま等方性堆積法によって第１の絶縁膜７を形成する工程、前記マスクパターンを残したまま異方性堆積法によって第２の絶縁膜８を形成する工程、及び、前記マスクパターンを残したまま磁区制御膜９を堆積する工程を有することを特徴とする磁気抵抗効果素子の製造方法。
（付記９）上記等方性堆積法が原子層堆積法或いは気相化学堆積法のいずれかであり、且つ、上記異方性堆積法がイオンビームスパッタ法、ロングスロースパッタ法、或いは、コリメートスパッタ法のいずれかであることを特徴とする付記８記載の磁気抵抗効果素子の製造方法。
（付記１０）上記第１の絶縁膜７を原子層堆積法を用いて１５０℃以下の成膜温度において５〜１０ｎｍの厚さに成膜するとともに、上記第２の絶縁膜８をイオンビームスパッタ法を用いて成膜角度を０°として２０〜３０ｎｍの厚さに成膜することを特徴とする付記９記載の磁気抵抗効果素子の製造方法。
（付記１１）付記１乃至７のいずれか１に記載の磁気抵抗効果素子を備えたことを特徴とする磁気記録装置。

本発明の活用例としては、ハードディスク装置に搭載される複合型薄膜磁気ヘッドが典型的なものであるが、再生専用ヘッドにも適用されるものであり、さらには、磁気ヘッドではなく、単純な微小磁気センサの構造としても適用されるものである。

本発明の原理的構成の説明図である。本発明の実施例１のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの途中までの製造工程の説明図である。本発明の実施例１のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの図２以降の途中までの製造工程の説明図である。本発明の実施例１のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの図３以降の途中までの製造工程の説明図である。本発明の実施例１のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの図４以降の途中までの製造工程の説明図である。本発明の実施例１のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの図５以降の製造工程の説明図である。スライダー加工後の上下電極の形状を示す平面図である。本発明の実施例１の複合型薄膜磁気ヘッドを搭載した磁気ディスク装置の平面図である。本発明の実施例２のＴＭＲ素子を備えた複合型薄膜磁気ヘッドの概略的構成図である。本発明の実施例３のＴＭＲ素子の概略的正面図である。従来のＴＭＲ素子の概略的正面図である。

符号の説明

１下部電極
２磁気センサ膜
３フリー層
４非磁性中間層
５ピンド層
６反強磁性層
７第１の絶縁膜
８第２の絶縁膜
９磁区制御膜
１０上部電極
１１Ａｌ₂Ｏ₃−ＴｉＣ基板
１２Ａｌ₂Ｏ₃絶縁層
１３ＮｉＦｅ下部電極
１４ＴＭＲ膜
１５Ｔａ下地層
１６ＮｉＦｅフリー層
１７ＣｏＦｅフリー層
１８Ａｌ−Ｏ中間層
１９ＣｏＦｅピンド層
２０ＩｒＭｎピン層
２１Ｒｕ保護層
２２Ｔａ表面保護層
２３レジストパターン
２４センサ部
２５エッチング残渣
２６Ａｌ₂Ｏ₃膜
２７Ａｌ₂Ｏ₃膜
２８Ｃｒ下地層
２９ＣｏＣｒＰｔ磁区制御膜
３０Ａｌ₂Ｏ₃平坦化膜
３１メッキベース層
３２ＮｉＦｅ上部電極
３３Ａｌ₂Ｏ₃膜
３４下部磁極層
３５ライトギャップ層
３６層間絶縁膜
３７コイル
３８層間絶縁膜
３９上部磁極層
４０磁気ディスク装置
４１磁気ディスク
４２ディスククランプリング
４３スピンドルモータ
４４スライダー
４５微動アーム
４６軸
４７シャーシ
４８ベースアーム
４９電磁アクチュエータ
５０センサ部
５１Ｔａ下地層
５２ＩｒＭｎピン層
５３ＣｏＦｅピンド層
５４Ａｌ−Ｏ中間層
５５ＣｏＦｅフリー層
５６Ｔａ表面保護層
６１下部電極
６２磁気センサ膜
６３下地層
６４フリー層
６５中間絶縁層
６６ピンド層
６７反強磁性層
６８キャップ保護層
６９絶縁膜
７０磁区制御膜
７１上部電極

Claims

メサ状の磁気センサ膜の側端部に絶縁膜を介して磁区制御膜を設けるとともに、前記磁気センサ膜の積層面に垂直にセンス電流を流す磁気抵抗効果素子において、前記絶縁膜を前記メサ状の磁気センサ膜の側端面及び下部電極と平行な面を覆う等方性堆積膜からなる第１の絶縁膜と、少なくとも前記下部電極と平行な面とを覆う異方性堆積膜からなる第２の絶縁膜とにより構成することを特徴とする磁気抵抗効果素子。
上記第１の絶縁膜の膜厚が５〜１０ｎｍであり、上記第２の絶縁膜の膜厚が２０〜３０ｎｍであることを特徴とする請求項１記載の磁気抵抗効果素子。
下部電極上に成膜した磁気センサ膜をマスクパターンを利用してメサ状の加工する工程、前記マスクパターンを残したまま等方性堆積法によって第１の絶縁膜を形成する工程、前記マスクパターンを残したまま異方性堆積法によって第２の絶縁膜を形成する工程、及び、前記マスクパターンを残したまま磁区制御膜を堆積する工程を有することを特徴とする磁気抵抗効果素子の製造方法。
上記等方性堆積法が原子層堆積法或いは気相化学堆積法のいずれかであり、且つ、上記異方性堆積法がイオンビームスパッタ法、ロングスロースパッタ法、或いは、コリメートスパッタ法のいずれかであることを特徴とする請求項３記載の磁気抵抗効果素子の製造方法。
請求項１または２に記載の磁気抵抗効果素子を備えたことを特徴とする磁気記録装置。