JP2008235356A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008235356A JP2008235356A JP2007069169A JP2007069169A JP2008235356A JP 2008235356 A JP2008235356 A JP 2008235356A JP 2007069169 A JP2007069169 A JP 2007069169A JP 2007069169 A JP2007069169 A JP 2007069169A JP 2008235356 A JP2008235356 A JP 2008235356A
- Authority
- JP
- Japan
- Prior art keywords
- mtj
- silicon nitride
- film
- nitride film
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title description 49
- 230000008859 change Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 64
- 230000008569 process Effects 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 132
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 132
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 86
- 230000005291 magnetic effect Effects 0.000 description 86
- 229910052814 silicon oxide Inorganic materials 0.000 description 86
- 238000001020 plasma etching Methods 0.000 description 44
- 230000005415 magnetization Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 229910002551 Fe-Mn Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003286 Ni-Mn Inorganic materials 0.000 description 1
- 229910005811 NiMnSb Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005307 ferromagnetism Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001291 heusler alloy Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- SZVJSHCCFOBDDC-UHFFFAOYSA-N iron(II,III) oxide Inorganic materials O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】メモリセルの微細化を図る。
【解決手段】半導体記憶装置は、第１及び第２の部分１３ａ、１３ｂを有し、第１及び第２の部分は第１の方向に第１のスペースＳ１を有する第１の抵抗変化素子ＭＴＪと、第１の抵抗変化素子と第１の方向に距離Ｆを有して配置され、第３及び第４の部分１３ａ’、１３ｂ’を有し、第３及び第４の部分は第１の方向に第２のスペースＳ２を有し、第１及び第２のスペースは距離より短い第２の抵抗変化素子ＭＴＪ’とを具備する。
【選択図】 図１
【解決手段】半導体記憶装置は、第１及び第２の部分１３ａ、１３ｂを有し、第１及び第２の部分は第１の方向に第１のスペースＳ１を有する第１の抵抗変化素子ＭＴＪと、第１の抵抗変化素子と第１の方向に距離Ｆを有して配置され、第３及び第４の部分１３ａ’、１３ｂ’を有し、第３及び第４の部分は第１の方向に第２のスペースＳ２を有し、第１及び第２のスペースは距離より短い第２の抵抗変化素子ＭＴＪ’とを具備する。
【選択図】 図１
Description
本発明は、抵抗変化素子を有する半導体記憶装置及びその製造方法に関する。
従来の加工技術において、最小加工寸法（Ｆ：Future Size）は露光装置の解像度に強く依存している。このため、メモリセルの面積の縮小化、チップの微細化及び高集積化は、露光装置の性能に大きく制約されている。
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
特開２００６−１５６６５７号公報
特開２００１−１５６２８３号公報
特開平７−２６３６７７号公報
特開平６−０７７１８０号公報
特開平５−１９８８１７号公報
本発明は、メモリセルの微細化を図ることが可能な半導体記憶装置及びその製造方法を提供する。
本発明の第１の視点による半導体記憶装置は、第１及び第２の部分を有し、前記第１及び第２の部分は第１の方向に第１のスペースを有する第１の抵抗変化素子と、前記第１の抵抗変化素子と前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２の抵抗変化素子とを具備する。
本発明の第２の視点による半導体記憶装置は、第１の抵抗変化素子と、前記第１の抵抗変化素子と第１の方向に離間して配置された第２の抵抗変化素子と、前記第１の抵抗変化素子に接続され、第１及び第２の部分を有し、前記第１及び第２の部分は前記第１の方向に第１のスペースを有する第１のコンタクトと、前記第２の抵抗変化素子に接続され、前記第１のコンタクトと前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２のコンタクトとを具備する。
本発明の第３の視点による半導体記憶装置の製造方法は、抵抗変化膜上に第１の材料からなる第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の材料からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜の側面のみに前記第１の材料からなる第３の絶縁膜を形成する工程と、前記第３の絶縁膜の周囲及び前記第２の絶縁膜上に前記第２の材料からなる第４の絶縁膜を堆積する工程と、前記第４の絶縁膜を平坦化し、前記第２及び第３の絶縁膜を露出する工程と、前記第３の絶縁膜で覆われていない領域の前記第１、第２及び第４の絶縁膜を除去し、前記抵抗変化膜上に前記第１及び第３の絶縁膜からなるマスクを形成する工程と、前記マスクを用いて前記抵抗変化膜を除去し、メモリセル毎に抵抗変化素子を形成する工程とを具備する。
本発明によれば、メモリセルの微細化を図ることが可能な半導体記憶装置及びその製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［１］第１の実施形態
第１の実施形態は、磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）で記憶素子として用いられる磁気抵抗効果素子の微細化を図る例である。ここでは、磁気抵抗効果素子としてＭＴＪ素子（Magnetic Tunnel Junction）を例に挙げる。
第１の実施形態は、磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）で記憶素子として用いられる磁気抵抗効果素子の微細化を図る例である。ここでは、磁気抵抗効果素子としてＭＴＪ素子（Magnetic Tunnel Junction）を例に挙げる。
［１−１］構造
図１（ａ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１（ｂ）は、図１（ａ）のＩＢ−ＩＢ線に沿った断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１（ａ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１（ｂ）は、図１（ａ）のＩＢ−ＩＢ線に沿った断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１（ａ）及び（ｂ）に示すように、絶縁膜１１内にトランジスタ（図示せず）に繋がるコンタクト１２が形成され、このコンタクト１２上にＭＴＪ素子ＭＴＪが形成されている。このＭＴＪ素子ＭＴＪの周囲はシリコン酸化膜（ＳｉＯ２膜）２１で埋め込まれており、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上に配線２２が形成されている。ＭＴＪ素子ＭＴＪの底面はコンタクト１２に接続され、ＭＴＪ素子ＭＴＪの上面は配線２２に接続されている。
ここで、１セルＭＣ内には１つのＭＴＪ素子ＭＴＪと１つのトランジスタ（図示せず）が配置されている。１つのＭＴＪ素子ＭＴＪは、第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有する。この第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄは四角形の頂点となる４隅に分離して配置されたレイアウトになっている。この四角形は例えば正方形であるが、第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄは合わせずれ等により正方形の頂点から多少ずれて配置されてもよい。
第１及び第２の部分１３ａ、１３ｂは、Ｘ方向に第１のスペースＳ１を有して配置されている。同様に、第３及び第４の部分１３ｃ、１３ｄは、Ｘ方向に第１のスペースＳ１を有して配置されている。この第１のスペースＳ１は、Ｘ方向に隣接するＭＴＪ素子ＭＴＪ、ＭＴＪ’間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
第１及び第３の部分１３ａ、１３ｃは、Ｙ方向に第２のスペースＳ２を有して配置されている。同様に、第２及び第４の部分１３ｂ、１３ｄは、Ｙ方向に第２のスペースＳ２を有して配置されている。この第２のスペースＳ２は、Ｙ方向に隣接するＭＴＪ素子間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
上述する第１及び第２のスペースＳ１、Ｓ２は、本例の場合は等しいが、異なっていてもよい。
第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄの各平面形状は、例えば正方形であり、例えば全て同じ面積である。
第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄのＸ方向の幅Ｗ１は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜（ＳｉＮ膜）１６の側壁膜厚で決まる（図２（ａ）及び（ｂ）参照）。
第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄのＹ方向の幅Ｗ２は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ２は、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜２０の側壁膜厚で決まる（図５（ａ）乃至（ｃ）参照）。
［１−２］製造方法
図２（ａ）及び（ｂ）から図９（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
図２（ａ）及び（ｂ）から図９（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
まず、図２（ａ）及び（ｂ）に示すように、絶縁膜１１及びコンタクト１２上に積層磁性膜１３が形成される。この積層磁性膜１３上にシリコン酸化膜のエッチングのストッパーであるシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ（Reactive Ion Etching）工程を経て、シリコン酸化膜１５のラインアンドスペースが形成される。このラインアンドスペースのシリコン酸化膜１５及びシリコン窒化膜１４上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、シリコン酸化膜１５の側壁のみにシリコン窒化膜１６が残される。
次に、図３に示すように、シリコン窒化膜１４、１６及びシリコン酸化膜１５上にシリコン酸化膜１７が埋め込み性良く堆積される。
次に、図４に示すように、図３の構造に対して、ＣＭＰ（Chemical Mechanical Polish）工程又はＲＩＥ工程によって全面エッチバックが行われる。これにより、シリコン酸化膜１５上に堆積したシリコン窒化膜１６の肩落ち部を除去すると共に、平坦なシリコン酸化膜１５、１７とシリコン窒化膜１６のラインが形成される。その後、シリコン酸化膜１５、１７及びシリコン窒化膜１６上にストッパーであるシリコン窒化膜１８が堆積される。
次に、図５（ａ）乃至（ｃ）に示すように、シリコン窒化膜１８上にシリコン酸化膜１９が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１９のラインアンドスペースが形成される。この図５（ａ）のラインアンドスペースは、図２（ａ）のラインアンドスペースを９０度回転させた向き（Ｘ方向）である。次に、ラインアンドスペースのシリコン酸化膜１９及びシリコン窒化膜１８上にシリコン窒化膜２０が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜２０の一部が除去される。これにより、シリコン酸化膜１９の側壁のみにシリコン窒化膜２０が残される。
次に、図６（ａ）乃至（ｃ）に示すように、ＲＩＥ工程や薬液等により、シリコン酸化膜１９が除去される。
ここで、図７（ｂ）に示すように、図７（ａ）のＶＩＩＢ−ＶＩＩＢ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン窒化膜１６／シリコン窒化膜１８／シリコン窒化膜２０が堆積されている。
図７（ｃ）に示すように、図７（ａ）のＶＩＩＣ−ＶＩＩＣ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン窒化膜１６／シリコン窒化膜１８が堆積されている。
図７（ｄ）に示すように、図７（ａ）のＶＩＩＤ−ＶＩＩＤ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン窒化膜１６／シリコン窒化膜１８／シリコン窒化膜２０が堆積されている。
図７（ｅ）に示すように、図７（ａ）のＶＩＩＥ−ＶＩＩＥ断面では、積層磁性膜１３上に、シリコン窒化膜１４／シリコン酸化膜１５／シリコン窒化膜１８／シリコン窒化膜２０が堆積されている。
従って、シリコン窒化膜１６とシリコン窒化膜２０が交差する領域では、積層磁性膜１３上にシリコン窒化膜１４、１６、１８、２０のみが堆積している。
次に、図８（ａ）及び（ｂ）に示すように、シリコン窒化膜よりシリコン酸化膜のエッチングが早い条件でＲＩＥが行われる。これにより、積層磁性膜１３上にシリコン窒化膜１４、１６、１８、２０のみからなるハードマスクＨＭが形成される。
ここで、シリコン窒化膜１４、１６、１８、２０のハードマスクＨＭの寸法は、シリコン窒化膜１６、２０によって決定する。ハードマスクＨＭのＸ方向の幅Ｗ１は、シリコン窒化膜１６の堆積膜厚によって制御でき、ハードマスクＨＭのＹ方向の幅Ｗ２は、シリコン窒化膜２０の堆積膜厚によって制御できる。これにより、シリコン窒化膜１４、１６、１８、２０のハードマスクＨＭの寸法を露光装置の解像度に依存せずに自由に設計できる。
次に、図９（ａ）及び（ｂ）に示すように、ハードマスクＨＭを用いて、イオンミリング工程やＲＩＥ工程によって積層磁性膜１３がエッチングされる。これにより、１セルＭＣ内に第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有するＭＴＪ素子ＭＴＪが形成される。
次に、図１（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
尚、本実施形態では、ハードマスクＨＭの材料としてシリコン窒化膜を選び、このシリコン窒化膜と選択比が高くとれる材料であるシリコン酸化膜を用いている。しかし、この組み合わせに限定されず、選択比の高くとれる材料を選択することは可能である。例えば、ハードマスクＨＭとなる符号１４、１６、１８、２０の第１の材料と符号１５、１７、１９の第２の材料としては、Ｓｉ、ＳｉＯ、ＳｉＮ、Ｔａ等があげられる。これらの材料のうち、第２の材料が第１の材料よりもエッチングレートが早くなる材料を組み合わせ、さらに、ＲＩＥのエッチング条件を調整するとよい。尚、第１及び第２の材料として同じ材料を選ぶことも可能であり、この場合ＲＩＥ条件でエッチングレートの調整を行う。
［１−３］効果
上記第１の実施形態によれば、１セルＭＣ内に第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有するＭＴＪ素子ＭＴＪが形成される。この第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄの幅Ｗ１、Ｗ２は、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６、２０の堆積膜厚で決定される。このため、シリコン窒化膜１６、２０の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
上記第１の実施形態によれば、１セルＭＣ内に第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄを有するＭＴＪ素子ＭＴＪが形成される。この第１乃至第４の部分１３ａ、１３ｂ、１３ｃ、１３ｄの幅Ｗ１、Ｗ２は、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６、２０の堆積膜厚で決定される。このため、シリコン窒化膜１６、２０の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
［２］第２の実施形態
第２の実施形態は、第１の実施形態の製造方法をＭＴＪ素子上のコンタクトに採用したものである。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
第２の実施形態は、第１の実施形態の製造方法をＭＴＪ素子上のコンタクトに採用したものである。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
［２−１］構造
図１０（ａ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ線に沿った断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１０（ａ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１０（ｂ）は、図１０（ａ）のＸＢ−ＸＢ線に沿った断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１０（ａ）及び（ｂ）に示すように、第２の実施形態では、ＭＴＪ素子ＭＴＪ上のコンタクト２３が、第１の実施形態のＭＴＪ素子ＭＴＪの構造と同じになっている。
つまり、１セル内のコンタクト２３は、第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄを有する。この第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄは四角形（本例では正方形）の頂点となる４隅に分離して配置されたレイアウトになっている。
第１及び第２の部分２３ａ、２３ｂは、Ｘ方向に第１のスペースＳ１を有して配置されている。同様に、第３及び第４の部分２３ｃ、２３ｄは、Ｘ方向に第１のスペースＳ１を有して配置されている。この第１のスペースＳ１は、Ｘ方向に隣接するコンタクト２３、２３’間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
第１及び第３の部分２３ａ、２３ｃは、Ｙ方向に第２のスペースＳ２を有して配置されている。同様に、第２及び第４の部分２３ｂ、２３ｄは、Ｙ方向に第２のスペースＳ２を有して配置されている。この第２のスペースＳ２は、Ｙ方向に隣接するコンタクト間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
上述する第１及び第２のスペースＳ１、Ｓ２は、本例の場合は等しいが、異なっていてもよい。
第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄの平面形状は、例えば正方形であり、例えば全て同じ面積である。
第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄのＸ方向の幅Ｗ１は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ１は、コンタクト２３の加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図２（ａ）及び（ｂ）参照）。
第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄのＹ方向の幅Ｗ２は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ２は、コンタクト２３の加工時のハードマスクＨＭの一部となるシリコン窒化膜２０の側壁膜厚で決まる（図５（ａ）乃至（ｃ）参照）。
［２−２］製造方法
第２の実施形態に係る磁気ランダムアクセスメモリの製造方法は、ＭＴＪ素子上のコンタクトに対して、第１の実施形態と同様の工程で行われる。
第２の実施形態に係る磁気ランダムアクセスメモリの製造方法は、ＭＴＪ素子上のコンタクトに対して、第１の実施形態と同様の工程で行われる。
まず、ＭＴＪ素子ＭＴＪ上に例えばタングステンなどのコンタクト材を堆積させる。次に、コンタクト材上にシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５のラインアンドスペースが形成される。
その後は、第１の実施形態と同様の方法で、シリコン窒化膜１４、１６、１８、２０からなるハードマスクＨＭが形成される。
次に、図１０（ａ）及び（ｂ）に示すように、ハードマスクＨＭを用いてコンタクト材がＲＩＥでエッチングされ、微細加工されたコンタクト２３が形成される。次に、コンタクト２３間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、コンタクト２３の一部が露出される。その後、コンタクト２３及びシリコン酸化膜２１上にアルミニウムなどの金属を堆積させてＲＩＥ工程によって、配線２２が形成される。
［２−３］効果
上記第２の実施形態によれば、１セルＭＣ内に第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄを有するコンタクト２３が形成される。この第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄの幅Ｗ１、Ｗ２は、コンタクト２３の加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６、２０の堆積膜厚で決定される。このため、シリコン窒化膜１６、２０の膜厚を制御することで、露光装置の解像度に依存せずに自由にコンタクト２３の寸法を決定できる。従って、コンタクト２３を微細化できるため、メモリセルの微細化を実現できる。
上記第２の実施形態によれば、１セルＭＣ内に第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄを有するコンタクト２３が形成される。この第１乃至第４の部分２３ａ、２３ｂ、２３ｃ、２３ｄの幅Ｗ１、Ｗ２は、コンタクト２３の加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６、２０の堆積膜厚で決定される。このため、シリコン窒化膜１６、２０の膜厚を制御することで、露光装置の解像度に依存せずに自由にコンタクト２３の寸法を決定できる。従って、コンタクト２３を微細化できるため、メモリセルの微細化を実現できる。
さらに、第２の実施形態では、１つのＭＴＪ素子ＭＴＪに対して複数に分断されたコンタクト２３が接続されている。従って、ＭＴＪ素子ＭＴＪとコンタクト２３との接触面積を少なくできる。このため、スピン注入型磁気メモリの磁化反転機構の磁璧移動を利用でき、コンタクト２３とＭＴＪ素子ＭＴＪが接触する領域の局所的な磁化反転からＭＴＪ素子ＭＴＪの全体の磁化反転を誘起させることができる。
［３］第３の実施形態
上記第１の実施形態ではドット状の微細なＭＴＪ素子を形成したのに対し、第３の実施形態ではライン状の微細なＭＴＪ素子を形成する。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
上記第１の実施形態ではドット状の微細なＭＴＪ素子を形成したのに対し、第３の実施形態ではライン状の微細なＭＴＪ素子を形成する。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
［３−１］構造
図１１（ａ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ線に沿った断面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１１（ａ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１１（ｂ）は、図１１（ａ）のＸＩＢ−ＸＩＢ線に沿った断面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１１（ａ）及び（ｂ）に示すように、１セルＭＣ内には１つのＭＴＪ素子ＭＴＪと１つのトランジスタ（図示せず）が配置されている。１つのＭＴＪ素子ＭＴＪは、ライン状の第１及び第２の部分１３ａ、１３ｂを有する。
第１及び第２の部分１３ａ、１３ｂは、Ｘ方向に第１のスペースＳ１を有して配置されている。この第１のスペースＳ１は、Ｘ方向に隣接するＭＴＪ素子ＭＴＪ、ＭＴＪ’間の距離Ｆよりも短くなっている。ここで、距離Ｆは、例えば最小加工寸法である。
第１及び第２の部分１３ａ、１３ｂのＹ方向の長さは、例えば距離Ｆと等しくなっている。
第１及び第２の部分１３ａ、１３ｂの平面形状は、例えば長方形であり、例えば全て同じ面積である。
第１及び第２の部分１３ａ、１３ｂのＸ方向の幅Ｗ１は、上述する第１及び第２のスペースＳ１、Ｓ２、距離Ｆのいずれよりも短い。この幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図２（ａ）及び（ｂ）参照）。
［３−２］製造方法
図１２（ａ）及び（ｂ）から図１３（ａ）及び（ｂ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
図１２（ａ）及び（ｂ）から図１３（ａ）及び（ｂ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
まず、第１の実施形態と同様、図２（ａ）及び（ｂ）から図４に示すように、シリコン酸化膜１５の側面にシリコン窒化膜１６が設けられたラインアンドスペースが形成される。このラインアンドスペース上に、ストッパーであるシリコン窒化膜１８が堆積される。
次に、図１２（ａ）及び（ｂ）に示すように、シリコン窒化膜１８上にレジスト３０が塗布され、フォトリソグラフィーによりラインアンドスペースのレジスト３０が形成される。この図１２（ａ）のラインアンドスペースは、図２（ａ）のラインアンドスペースを９０度回転させた向き（Ｙ方向）である。
次に、レジスト３０を用いて、ＲＩＥにより、シリコン酸化膜とシリコン窒化膜が等速でエッチングされる。その後、レジスト３０が剥離される。さらに、シリコン酸化膜のみを除去するＲＩＥ又はウエットエッチングを行う。これにより、図１３（ａ）及び（ｂ）に示すように、積層磁性膜１３上にシリコン窒化膜１４、１６、１８からなるハードマスクＨＭが形成される。
次に、ハードマスクＨＭを用いて、イオンミリング工程やＲＩＥ工程によって積層磁性膜１３がエッチングされる。これにより、ＭＴＪ素子ＭＴＪが形成される。
次に、図１１（ａ）及び（ｂ）に示すように、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
［３−３］効果
上記第３の実施形態によれば、１セルＭＣ内に第１及び第２の部分１３ａ、１３ｂを有するＭＴＪ素子ＭＴＪが形成される。この第１及び第２の部分１３ａ、１３ｂのＸ方向の幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
上記第３の実施形態によれば、１セルＭＣ内に第１及び第２の部分１３ａ、１３ｂを有するＭＴＪ素子ＭＴＪが形成される。この第１及び第２の部分１３ａ、１３ｂのＸ方向の幅Ｗ１は、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
さらに、第３の実施形態では、シリコン窒化膜１６の膜厚を制御することで、ＭＴＪ素子ＭＴＪのアスペクト比を容易に変更することができる。
［４］第４の実施形態
第４の実施形態は、環状（リング状）の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
第４の実施形態は、環状（リング状）の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
［４−１］構造
図１４（ａ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１４（ｂ）は、図１４（ａ）のＸＩＶＢ−ＸＩＶＢ線に沿った断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１４（ａ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１４（ｂ）は、図１４（ａ）のＸＩＶＢ−ＸＩＶＢ線に沿った断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１４（ａ）及び（ｂ）に示すように、絶縁膜１１内にトランジスタ（図示せず）に繋がるコンタクト１２が形成され、このコンタクト１２上に下部電極５１が形成されている。この下部電極５１の周囲は絶縁膜５０で埋め込まれている。下部電極５１上には環状のＭＴＪ素子ＭＴＪが形成されている。
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図１５（ａ）及び（ｂ）参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法よりも細くなっている。
［４−２］製造方法
図１５（ａ）及び（ｂ）乃至図１８（ａ）及び（ｂ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
図１５（ａ）及び（ｂ）乃至図１８（ａ）及び（ｂ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
まず、図１５（ａ）及び（ｂ）に示すように、積層磁性膜１３上にシリコン酸化膜のエッチングのストッパーであるシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５内に溝４０が形成される。次に、溝４０の側面及び底面、シリコン酸化膜１５上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、溝４０の側壁のみにシリコン窒化膜１６が残される。
次に、図１６に示すように、シリコン窒化膜１４、１６及びシリコン酸化膜１５上にシリコン酸化膜１７が埋め込み性良く堆積される。
次に、図１７に示すように、図１６の構造に対して、ＣＭＰ工程又はＲＩＥ工程によって全面エッチバックが行われる。これにより、シリコン窒化膜１６の肩落ち部を除去すると共に、上面が平坦化され、シリコン窒化膜１６及びシリコン酸化膜１５が露出される。
次に、図１８（ａ）及び（ｂ）に示すように、図１７の構造に対して、シリコン窒化膜よりシリコン酸化膜のエッチングレートが早い条件でＲＩＥ工程又は薬液エッチングを用いて、シリコン酸化膜１５、１７が除去される。これにより、環状のシリコン窒化膜１６が形成される。そして、このシリコン窒化膜１６をマスクとして、シリコン窒化膜１４がエッチングされる。これにより、シリコン窒化膜１４、１６からなる環状のハードマスクＨＭが形成される。
次に、図１４（ａ）及び（ｂ）に示すように、環状のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、環状のＭＴＪ素子ＭＴＪが形成される。次に、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
［４−３］効果
上記第４の実施形態によれば、環状の微細なＭＴＪ素子ＭＴＪが形成される。この環状の幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
上記第４の実施形態によれば、環状の微細なＭＴＪ素子ＭＴＪが形成される。この環状の幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
さらに、第４の実施形態では、ＭＴＪ素子ＭＴＪが環状であるため、静磁的に安定している。このため、面内磁化型（平行磁化型）のスピン注入磁化反転の磁気メモリに特に有効である。
［５］第５の実施形態
第５の実施形態は、円柱状の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
第５の実施形態は、円柱状の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
［５−１］構造
図１９（ａ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１９（ｂ）は、図１９（ａ）のＸＩＸＢ−ＸＩＸＢ線に沿った断面図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１９（ａ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１９（ｂ）は、図１９（ａ）のＸＩＸＢ−ＸＩＸＢ線に沿った断面図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図１９（ａ）及び（ｂ）に示すように、絶縁膜１１内にトランジスタ（図示せず）に繋がるコンタクト１２が形成され、このコンタクト１２上に下部電極５１が形成されている。この下部電極５１の周囲は絶縁膜５０で埋め込まれている。下部電極５１上には円柱状のＭＴＪ素子ＭＴＪが形成されている。
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の幅で決まり、このシリコン窒化膜１６の幅は、シリコン酸化膜１７の側壁膜厚で決まる（図２０（ａ）及び（ｂ）参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法よりも細くなっている。
［５−２］製造方法
図２０（ａ）及び（ｂ）から図２３（ａ）及び（ｂ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
図２０（ａ）及び（ｂ）から図２３（ａ）及び（ｂ）は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
まず、図２０（ａ）及び（ｂ）に示すように、積層磁性膜１３上にシリコン酸化膜のエッチングのストッパーであるシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５内に溝４０が形成される。次に、溝４０の側面及び底面、シリコン酸化膜１５上にシリコン酸化膜１７が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン酸化膜１７の一部が除去される。これにより、溝４０の側壁のみにシリコン酸化膜１７が残される。
次に、図２１に示すように、シリコン窒化膜１４及びシリコン酸化膜１５、１７上にシリコン窒化膜１６が埋め込み性良く堆積される。
次に、図２２に示すように、図２１の構造に対して、ＣＭＰ工程又はＲＩＥ工程によって全面エッチバックが行われる。これにより、シリコン酸化膜１７の肩落ち部を除去すると共に、上面が平坦化され、シリコン酸化膜１１５、１７が露出される。
次に、図２３（ａ）及び（ｂ）に示すように、図２２の構造に対して、シリコン窒化膜よりシリコン酸化膜のエッチングレートが早い条件でＲＩＥ工程又は薬液エッチングを用いて、シリコン酸化膜１５、１７が除去される。これにより、円柱状のシリコン窒化膜１６が形成される。そして、このシリコン窒化膜１６をマスクとして、シリコン窒化膜１４がエッチングされる。これにより、シリコン窒化膜１４、１６からなる円柱状のハードマスクＨＭが形成される。
次に、図１９（ａ）及び（ｂ）に示すように、円柱状のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、円柱状のＭＴＪ素子ＭＴＪが形成される。次に、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
［５−３］効果
上記第５の実施形態によれば、円柱状の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の幅で決定される。このシリコン窒化膜１６の幅は、溝４０の側面のシリコン酸化膜１７の堆積膜厚に依存する。このため、シリコン酸化膜１７の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
上記第５の実施形態によれば、円柱状の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の幅で決定される。このシリコン窒化膜１６の幅は、溝４０の側面のシリコン酸化膜１７の堆積膜厚に依存する。このため、シリコン酸化膜１７の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
［６］第６の実施形態
第６の実施形態は、Ｕ字型の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
第６の実施形態は、Ｕ字型の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
［６−１］構造
図２４は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図２４は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図２４に示すように、メモリセルＭＣ内にコンタクト（図示せず）に接続するＵ字型のＭＴＪ素子ＭＴＪが形成されている。ここで、Ｕ字の底面の長さ（Ｘ方向の長さ）は、Ｕ字の端部の長さ（Ｙ方向の長さ）よりも長いことが望ましい。これは、ＭＴＪ素子ＭＴＪの磁化の方向をＸ方向に安定させるためである。また、Ｕ字の両端部の内側面間の距離は、例えば最小加工寸法Ｆになっている。
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図２５、図２６（ａ）及び（ｂ）参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法Ｆよりも細くなっている。
［６−２］製造方法
図２５から図２８は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
図２５から図２８は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程の図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
まず、図２５に示すように、シリコン酸化膜の側面にシリコン窒化膜１６が堆積され、シリコン窒化膜１６の環状スペーサーが形成される。このシリコン窒化膜１６の環状スペーサーは、上記各実施形態で説明した種々のプロセスによって形成される。
例えば、図２６（ａ）に示すように、シリコン窒化膜１６は、円柱状のシリコン酸化膜１５の側面に形成されてもよい。この第１の方法は、具体的には以下のようになる。まず、積層磁性膜１３上にシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、楕円状のシリコン酸化膜１５が形成される。このシリコン酸化膜１５及びシリコン窒化膜１４上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、シリコン酸化膜１５の側壁のみにシリコン窒化膜１６が残される。その後、シリコン窒化膜１６の周囲にシリコン酸化膜１７が埋め込まれる。
また、図２６（ｂ）に示すように、シリコン窒化膜１６は、シリコン酸化膜１５の溝４０の側面に形成されてもよい。この第２の方法は、具体的には以下のようになる。まず、積層磁性膜１３上にシリコン窒化膜１４が堆積され、このシリコン窒化膜１４上にシリコン酸化膜１５が堆積される。次に、フォトリソグラフィー工程及びＲＩＥ工程を経て、シリコン酸化膜１５内に溝４０が形成される。次に、溝４０の側面及び底面、シリコン酸化膜１５上にシリコン窒化膜１６が堆積される。次に、垂直性の高い異方性エッチング（例えばＲＩＥ）によりシリコン窒化膜１６の一部が除去される。これにより、溝４０の側壁のみにシリコン窒化膜１６が残される。その後、溝４０内にシリコン酸化膜１７が埋め込まれる。
次に、図２７に示すように、フォトリソグラフィー技術によって、ラインアンドスペースのレジスト６０が形成される。次に、ＲＩＥ工程により、レジスト６０で覆われていない領域のシリコン酸化膜１５、１７及びシリコン窒化膜１６が除去される。この際、シリコン酸化膜とシリコン窒化膜が等速にエッチングされる。
次に、図２８に示すように、レジスト６０が剥離される。次に、シリコン酸化膜１５、６７とシリコン窒化膜１６の選択比エッチングが行われ、シリコン酸化膜１５、１７が除去される。これにより、Ｕ字型のシリコン窒化膜１６が形成される。その後、シリコン窒化膜１６を用いてシリコン窒化膜１４が加工され、Ｕ字型のハードマスクＨＭが形成される。
次に、図２４に示すように、Ｕ字型のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、Ｕ字型のＭＴＪ素子ＭＴＪが形成される。
その後は、各実施形態と同様、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
［６−３］効果
上記第６の実施形態によれば、Ｕ字型の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
上記第６の実施形態によれば、Ｕ字型の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
さらに、第６の実施形態では、ＭＴＪ素子ＭＴＪがＵ字型であることから、磁壁移動型の磁気メモリに特に有効である。
［７］第７の実施形態
第７の実施形態は、Ｌ字型の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
第７の実施形態は、Ｌ字型の微細なＭＴＪ素子を形成する例である。尚、本実施形態では、第１の実施形態と同様の点については説明を省略する。
［７−１］構造
図２９は、本発明の第７の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。以下に、第７の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図２９は、本発明の第７の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。以下に、第７の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図２９に示すように、メモリセルＭＣ内にコンタクト（図示せず）に接続するＬ字型のＭＴＪ素子ＭＴＪが形成されている。ここで、Ｌ字のＸ方向の長さとＬ字のＹ方向の長さは、一方が他方よりも長いことが望ましい。これは、ＭＴＪ素子ＭＴＪの磁化の方向を長い辺の方向に安定させるためである。
ＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時のハードマスクＨＭの一部となるシリコン窒化膜１６の側壁膜厚で決まる（図３０参照）。このＭＴＪ素子ＭＴＪの幅Ｗは、例えば最小加工寸法Ｆよりも細くなっている。
［７−２］製造方法
図３０乃至図３２は、本発明の第７の実施形態に係る磁気ランダムアクセスメモリの製造工程の平面図を示す。以下に、第７の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
図３０乃至図３２は、本発明の第７の実施形態に係る磁気ランダムアクセスメモリの製造工程の平面図を示す。以下に、第７の実施形態に係る磁気ランダムアクセスメモリのメモリセルの製造方法について説明する。
まず、図３０に示すように、シリコン酸化膜の側面にシリコン窒化膜１６が堆積され、シリコン窒化膜１６のスペーサーが形成される。このシリコン窒化膜１６のスペーサーは、上記各実施形態で説明した種々のプロセスによって形成される。
例えば、シリコン窒化膜１６は、シリコン酸化膜１５の側面に形成されてもよい。この方法は、図２６（ａ）に示す方法を参照されたい。また、シリコン窒化膜１６は、シリコン酸化膜１５の溝４０の側面に形成されてもよい。この方法は、図２６（ｂ）に示す方法を参照されたい。
次に、図３１に示すように、フォトリソグラフィー技術によって、長方形のレジスト６０が形成される。次に、ＲＩＥ工程により、レジスト６０で覆われていない領域のシリコン酸化膜１５、１７及びシリコン窒化膜１６が除去される。この際、シリコン酸化膜とシリコン窒化膜が等速にエッチングされる。
次に、図３２に示すように、レジスト６０が剥離される。次に、シリコン酸化膜１５、６７とシリコン窒化膜１６の選択比エッチングが行われ、シリコン酸化膜１５、１７が除去される。これにより、Ｌ字型のシリコン窒化膜１６が形成される。その後、シリコン窒化膜１６を用いてシリコン窒化膜１４が加工され、Ｌ字型のハードマスクＨＭが形成される。
次に、図２７に示すように、Ｌ字型のハードマスクＨＭを用いて積層磁性膜１３がエッチングされる。これにより、Ｌ字型のＭＴＪ素子ＭＴＪが形成される。
その後は、各実施形態と同様、ＭＴＪ素子ＭＴＪの間に埋め込み性の高いシリコン酸化膜２１が堆積され、ＲＩＥ工程によってエッチバックされ、ＭＴＪ素子ＭＴＪの一部が露出される。その後、ＭＴＪ素子ＭＴＪ及びシリコン酸化膜２１上にアルミニウムなどの金属材が堆積され、ＲＩＥ工程によって配線２２が形成される。
［７−３］効果
上記第７の実施形態によれば、Ｌ字型の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
上記第７の実施形態によれば、Ｌ字型の微細なＭＴＪ素子ＭＴＪが形成される。このＭＴＪ素子ＭＴＪの幅Ｗは、ＭＴＪ素子ＭＴＪの加工時に用いるハードマスクＨＭの一部であるシリコン窒化膜１６の堆積膜厚で決定される。このため、シリコン窒化膜１６の膜厚を制御することで、露光装置の解像度に依存せずに自由にＭＴＪ素子ＭＴＪの寸法を決定できる。従って、ＭＴＪ素子ＭＴＪを微細化できるため、メモリセルの微細化を実現できる。
［８］第８の実施形態
第８の実施形態では、各実施形態で用いられるＭＴＪ素子について説明する。
第８の実施形態では、各実施形態で用いられるＭＴＪ素子について説明する。
［８−１］トンネル接合構造
ＭＴＪ素子ＭＴＪは、１重トンネル接合（シングルジャンクション）構造でもよいし、２重トンネル接合（ダブルジャンクション）構造でもよい。
ＭＴＪ素子ＭＴＪは、１重トンネル接合（シングルジャンクション）構造でもよいし、２重トンネル接合（ダブルジャンクション）構造でもよい。
１重トンネル接合構造のＭＴＪ素子ＭＴＪは、磁化方向が固定された固定層と、磁化方向が反転可能な記録層と、固定層及び記録層間に設けられた非磁性層とを有する。つまり、ＭＴＪ素子ＭＴＪが非磁性層を１層有する。
２重トンネル接合構造のＭＴＪ素子ＭＴＪは、第１の固定層と、第２の固定層と、第１及び第２の固定層間に設けられた記録層と、第１の固定層及び記録層間に設けられた第１の非磁性層と、第２の固定層及び記録層間に設けられた第２の非磁性層とを有する。つまり、ＭＴＪ素子ＭＴＪが非磁性層を２層有する。
２重トンネル接合構造の場合、１重トンネル接合構造の場合よりも、同じ外部バイアスを印加したときのＭＲ（Magneto Resistive）比（“１”状態、“０”状態の抵抗の変化率）の劣化が少なく、より高いバイアスで動作できる。すなわち、２重トンネル接合構造は、セル内の情報を読み出す際に有利となる。
［８−２］磁化配置
ＭＴＪ素子ＭＴＪの固定層及び記録層の磁化方向は、膜面に対して垂直方向を向いていてもよいし（垂直磁化型）、膜面に対して平行方向に向いていてもよい（平行磁化型、面内磁化型）。
ＭＴＪ素子ＭＴＪの固定層及び記録層の磁化方向は、膜面に対して垂直方向を向いていてもよいし（垂直磁化型）、膜面に対して平行方向に向いていてもよい（平行磁化型、面内磁化型）。
尚、垂直磁化型のＭＴＪ素子ＭＴＪであれば、従来のように素子形状の長手方向で磁化方向が決定されることがなくなるという利点がある。
［８−３］材料
ＭＴＪ素子ＭＴＪは、例えば以下のような材料からなる。
ＭＴＪ素子ＭＴＪは、例えば以下のような材料からなる。
固定層及び記録層の材料には、例えば、Ｆｅ、Ｃｏ、Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３ーｙ（Ｒ；希土類、Ｘ；Ｃａ、Ｂａ、Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ、ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていてもよい。
非磁性層の材料には、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
固定層の非磁性層と反対側の面には、固定層の磁化方向を固着させるための反強磁性層を設けてもよい。この反強磁性層の材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることが好ましい。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、上記各実施形態では、電流誘導磁化反転型やスピン注入磁化反転型の磁気ランダムアクセスメモリを例に挙げたが、例えば、相変化メモリ（ＰＲＡＭ：Phase change Random Access Memory）、抵抗変化メモリ（ＲＲＡＭ：Resistive Random Access Memory）等の２端子抵抗変化型メモリに適用することが可能である。ここで、ＲＲＡＭの場合、ＭＴＪ素子の代わりにＣＥＲ（Colossal electro-resistance）効果を利用した抵抗変化素子が用いられる。ＰＲＡＭの場合、ＭＴＪ素子の代わりに結晶相変化を利用した相変化素子が用いられる。
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１１、５０…絶縁膜、１２、２３、２３ａ、２３ｂ、２３ｃ、２３ｄ…コンタクト、１３…積層磁性膜、１３ａ、１３ｂ、１３ｃ、１３ｄ、ＭＴＪ…ＭＴＪ素子、１４、１６、１８、２０…シリコン窒化膜、１５、１７、１９、２１…シリコン酸化膜、３０、６０…レジスト、４０…溝、５１…下部電極、ＨＭ…ハードマスク、ＭＣ…メモリセル。
Claims (5)
- 第１及び第２の部分を有し、前記第１及び第２の部分は第１の方向に第１のスペースを有する第１の抵抗変化素子と、
前記第１の抵抗変化素子と前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２の抵抗変化素子と
を具備することを特徴とする半導体記憶装置。 - 前記第１の抵抗変化素子は第５及び第６の部分をさらに有し、
前記第２の抵抗変化素子は第７及び第８の部分をさらに有し、
前記第１、第２、第５及び第６の部分は四角形の頂点に分離して配置され、
前記第３、第４、第７及び第８の部分は四角形の頂点に分離して配置される
ことを特徴とする請求項１に記載の半導体記憶装置。 - 前記第１乃至第４の部分は、前記第１の方向と直交する第２の方向に延在したライン状であることを特徴とする請求項１に記載の半導体記憶装置。
- 第１の抵抗変化素子と、
前記第１の抵抗変化素子と第１の方向に離間して配置された第２の抵抗変化素子と、
前記第１の抵抗変化素子に接続され、第１及び第２の部分を有し、前記第１及び第２の部分は前記第１の方向に第１のスペースを有する第１のコンタクトと、
前記第２の抵抗変化素子に接続され、前記第１のコンタクトと前記第１の方向に距離を有して配置され、第３及び第４の部分を有し、前記第３及び第４の部分は前記第１の方向に第２のスペースを有し、前記第１及び第２のスペースは前記距離より短い第２のコンタクトと
を具備することを特徴とする半導体記憶装置。 - 抵抗変化膜上に第１の材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の側面のみに前記第１の材料からなる第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の周囲及び前記第２の絶縁膜上に前記第２の材料からなる第４の絶縁膜を堆積する工程と、
前記第４の絶縁膜を平坦化し、前記第２及び第３の絶縁膜を露出する工程と、
前記第３の絶縁膜で覆われていない領域の前記第１、第２及び第４の絶縁膜を除去し、前記抵抗変化膜上に前記第１及び第３の絶縁膜からなるマスクを形成する工程と、
前記マスクを用いて前記抵抗変化膜を除去し、メモリセル毎に抵抗変化素子を形成する工程と
を具備する半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007069169A JP4625822B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体記憶装置及びその製造方法 |
| US12/048,819 US7999246B2 (en) | 2007-03-16 | 2008-03-14 | Semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007069169A JP4625822B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235356A true JP2008235356A (ja) | 2008-10-02 |
| JP4625822B2 JP4625822B2 (ja) | 2011-02-02 |
Family
ID=39761734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007069169A Expired - Fee Related JP4625822B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7999246B2 (ja) |
| JP (1) | JP4625822B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099994A (ja) * | 2007-10-17 | 2009-05-07 | Magic Technologies Inc | Ｍｔｊ素子の製造方法 |
| JP2010287815A (ja) * | 2009-06-15 | 2010-12-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2013533646A (ja) * | 2010-08-11 | 2013-08-22 | グランディス インコーポレイテッド | 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム |
| JP2014022751A (ja) * | 2012-07-20 | 2014-02-03 | Samsung Electronics Co Ltd | 磁気接合、磁気メモリ、改善された特性を有する磁気接合を提供するための方法、及びシステム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101215951B1 (ko) * | 2011-03-24 | 2013-01-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그 형성방법 |
| US8524511B1 (en) | 2012-08-10 | 2013-09-03 | Headway Technologies, Inc. | Method to connect a magnetic device to a CMOS transistor |
| JP6894352B2 (ja) | 2017-11-21 | 2021-06-30 | 日本ルメンタム株式会社 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
| JP2004311969A (ja) * | 2003-03-17 | 2004-11-04 | Sharp Corp | ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法 |
| JP2006140491A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 抵抗変化層をストレージノードとして備えるメモリ素子の製造方法 |
| WO2006064441A2 (en) * | 2004-12-13 | 2006-06-22 | Koninklijke Philips Electronics, N.V. | Programmable phase-change memory and method therefor |
| JP2007180474A (ja) * | 2005-12-02 | 2007-07-12 | Sharp Corp | 可変抵抗素子及びその製造方法 |
| JP2007527124A (ja) * | 2005-05-02 | 2007-09-20 | キモンダ アクチエンゲゼルシャフト | 相変化メモリ装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219307B2 (ja) | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
| JPH0677180A (ja) | 1992-08-24 | 1994-03-18 | Fujitsu Ltd | 細線状エッチングマスクの製造方法 |
| JPH07263677A (ja) | 1994-03-18 | 1995-10-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3811323B2 (ja) | 1999-11-30 | 2006-08-16 | シャープ株式会社 | 量子細線の製造方法 |
| US7132348B2 (en) * | 2002-03-25 | 2006-11-07 | Micron Technology, Inc. | Low k interconnect dielectric using surface transformation |
| JP4704015B2 (ja) | 2004-11-29 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体記憶装置の製造方法 |
| KR100590775B1 (ko) * | 2004-12-08 | 2006-06-19 | 한국전자통신연구원 | 실리콘 발광 소자 |
| JP2007095814A (ja) | 2005-09-27 | 2007-04-12 | Tdk Corp | デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 |
-
2007
- 2007-03-16 JP JP2007069169A patent/JP4625822B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-14 US US12/048,819 patent/US7999246B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259913A (ja) * | 2003-02-26 | 2004-09-16 | Sony Corp | 環状体の製造方法および磁気記憶装置およびその製造方法 |
| JP2004311969A (ja) * | 2003-03-17 | 2004-11-04 | Sharp Corp | ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法 |
| JP2006140491A (ja) * | 2004-11-10 | 2006-06-01 | Samsung Electronics Co Ltd | 抵抗変化層をストレージノードとして備えるメモリ素子の製造方法 |
| WO2006064441A2 (en) * | 2004-12-13 | 2006-06-22 | Koninklijke Philips Electronics, N.V. | Programmable phase-change memory and method therefor |
| JP2008523605A (ja) * | 2004-12-13 | 2008-07-03 | エヌエックスピー ビー ヴィ | プログラム可能な相変化メモリ及び方法 |
| JP2007527124A (ja) * | 2005-05-02 | 2007-09-20 | キモンダ アクチエンゲゼルシャフト | 相変化メモリ装置 |
| JP2007180474A (ja) * | 2005-12-02 | 2007-07-12 | Sharp Corp | 可変抵抗素子及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099994A (ja) * | 2007-10-17 | 2009-05-07 | Magic Technologies Inc | Ｍｔｊ素子の製造方法 |
| JP2010287815A (ja) * | 2009-06-15 | 2010-12-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2013533646A (ja) * | 2010-08-11 | 2013-08-22 | グランディス インコーポレイテッド | 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム |
| JP2014022751A (ja) * | 2012-07-20 | 2014-02-03 | Samsung Electronics Co Ltd | 磁気接合、磁気メモリ、改善された特性を有する磁気接合を提供するための方法、及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080224117A1 (en) | 2008-09-18 |
| JP4625822B2 (ja) | 2011-02-02 |
| US7999246B2 (en) | 2011-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490601B2 (en) | Bottom pinned SOT-MRAM bit structure and method of fabrication | |
| JP4625822B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP4405103B2 (ja) | 半導体記憶装置 | |
| US8576616B2 (en) | Magnetic element and nonvolatile memory device | |
| US7247505B2 (en) | Magnetic memory device having magnetic shield layer, and manufacturing method thereof | |
| JP3906139B2 (ja) | 磁気ランダムアクセスメモリ | |
| US10483460B2 (en) | Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers | |
| JP5502627B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| JP2008277542A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| US20130069185A1 (en) | Magnetic memory element and nonvolatile memory device | |
| JP4373938B2 (ja) | 磁気ランダムアクセスメモリ | |
| US20220140231A1 (en) | Spin-orbit-torque magnetization rotational element and magnetic memory | |
| KR20010108359A (ko) | 기억 셀 어레이 및 그의 제조 방법 | |
| JP4488645B2 (ja) | 磁気記憶装置 | |
| JP2007324269A (ja) | 磁気記憶装置とその製造方法 | |
| CN109802032A (zh) | 半导体结构与制造方法 | |
| JP2008159613A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
| JP2012069607A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| US11410714B2 (en) | Magnetoresistive memory device and manufacturing method thereof | |
| US11170832B2 (en) | Magnetic memory devices | |
| KR20100053856A (ko) | 자기터널접합 장치 제조방법 | |
| JP3875627B2 (ja) | 磁気記憶装置及びその製造方法 | |
| JP2006179701A (ja) | 磁気ランダムアクセスメモリ | |
| JP2006114762A (ja) | 磁気ランダムアクセスメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4625822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |