JP4775616B2 - Mram及びその製造方法 - Google Patents
Mram及びその製造方法 Download PDFInfo
- Publication number
- JP4775616B2 JP4775616B2 JP2003152121A JP2003152121A JP4775616B2 JP 4775616 B2 JP4775616 B2 JP 4775616B2 JP 2003152121 A JP2003152121 A JP 2003152121A JP 2003152121 A JP2003152121 A JP 2003152121A JP 4775616 B2 JP4775616 B2 JP 4775616B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- insulating film
- free ferromagnetic
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims description 268
- 230000005294 ferromagnetic effect Effects 0.000 claims description 103
- 239000011229 interlayer Substances 0.000 claims description 61
- 230000005291 magnetic effect Effects 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 25
- 230000035699 permeability Effects 0.000 claims description 20
- 230000005415 magnetization Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 239000000696 magnetic material Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 94
- 239000012141 concentrate Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 239000011882 ultra-fine particle Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 229910002555 FeNi Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000005293 ferrimagnetic effect Effects 0.000 description 2
- 230000005307 ferromagnetism Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 229910002535 CuZn Inorganic materials 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- 229910001035 Soft ferrite Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002907 paramagnetic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の属する技術分野】
本発明は、磁気ランダムアクセスメモリ(magnetic random access memory: MRAM)に関する。本発明は、特に、磁気抵抗素子に磁界を印加する配線の周囲に、該磁気抵抗素子に磁界を集中させるためのヨークを備えたMRAMに関する。
【0002】
【従来の技術】
高速書き込みが可能であり、且つ、大きな書き換え回数を有するMRAMは、有力な不揮発性メモリの一つである。典型的なMRAMは、メモリセルとして機能する複数の磁気トンネル接合(magnetic tunnel junction)が行列に配列されたメモリセルアレイを含む。MTJは、固定された磁化を有する固定強磁性層と、反転可能な磁化を有する自由強磁性層と、固定強磁性層と自由強磁性層との間に介設されたトンネルバリア層とを含む。自由強磁性層は、その磁化の向きが、固定強磁性層の磁化の向きと平行、又は反平行に向くことが許されるように、反転可能に形成される。
【0003】
MTJは、1ビットのデータを、固定強磁性層と自由強磁性層との磁化の相対方向として記憶する。MTJは、固定強磁性層の磁化と自由強磁性層の磁化とが平行である”平行”状態と、それらの自発磁化が反平行である”反平行”状態の2つの状態を取り得る。”平行”状態と、”反平行”状態とのうちの一方は”0”に、他方は”1”に対応付けられ、MTJは、1ビットのデータを記憶することができる。
【0004】
MTJへのデータの書き込みは、MTJの近傍に設けられた配線に電流を流して磁界を発生し、該磁界によって自由強磁性層の磁化を所望の方向に向けることによって行われる。電流の方向は、向けられるべき自由強磁性層の磁化の方向に応じて選択される。
【0005】
MRAMの消費電流を抑制するために、自由強磁性層の磁化を反転させる電流(書き込み電流)の低減が求められている。特許文献1乃至特許文献3は、書き込み電流が流される配線の周囲に、透磁率が高い磁性材料で形成されたヨークが設けられているMRAMを開示している。ヨークは、MRAMのメモリセルに磁界を集中させ、書き込み電流を有効に低減する。
【0006】
書き込み電流を低減するためには、ヨークは、磁界を自由強磁性層に一層に集中させるような形状に形成されることが望まれる。
【0007】
その一方で、ヨークは、その形状のばらつきが少ないように形成可能であることが望まれる。ヨークの形状のばらつきは、MTJの特性のばらつきの原因となり、好ましくない。
【0008】
【特許文献1】
特開2002−110938号公報
【特許文献2】
米国特許公報第6,211,090号
【特許文献3】
特表2002−522915号公報
【0009】
【発明が解決しようとする課題】
本発明の目的は、磁界を自由強磁性層に一層に集中させるような形状を有し、且つ、その形状のばらつきが少ないように形成することが容易であるヨークを備えたMRAMを提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するための手段が以下に記述される。その手段に含まれる技術的事項には、[発明の実施の形態]の記載で使用される番号・符号が付記され、これにより、[特許請求の範囲]の記載と[発明の実施の形態]の記載との対応関係が明確にされている。ただし、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
【0011】
本発明によるMRAMは、基板(1)と、記憶データに応じた方向に向けられる磁化を有し、且つ、基板(1)の上方に形成された自由強磁性層(9)と、自由強磁性層(9)の上方に設けられ、磁化を反転させる磁界を発生する電流が流される配線(12)と、配線(12)の配線側面に接合された側面ヨーク層(14)と、側面ヨーク層(14)を、自由強磁性層(9)から分離する層間絶縁層(15)とを備えている。側面ヨーク層(14)は、配線(12)のエッジから下方に突出する角部(14a)を含む。層間絶縁層(15)は、基板(1)と概ね平行な上面を有し、且つ、上面において角部(14a)の下端に接合する第1部分(15b)と、側面ヨーク層(14)と自由強磁性層(9)の側面との間に介設された第2部分(15a)とを含む。層間絶縁層(15)の第1部分(15b)と第2部分(15a)とは、一体に形成されている。即ち、層間絶縁層(15)の第1部分(15b)と第2部分(15a)とは、絶縁膜(26)を形成する一の成膜工程と、その絶縁膜(26)を加工する加工工程とによって形成される。このような構造は、側面ヨーク層(14)を自己整合的に形成することを可能にし、側面ヨーク層(14)の形状のばらつきを有効に抑制する。
【0012】
当該MRAMは、更に、第2部分(15a)と自由強磁性層(9)との間に介設されたサイドウオール(16)を備えていることが好適である。サイドウオール(16)は、側面ヨーク層(14)の角部(14a)の突出長さと、側面ヨーク層(14)の角部(14a)と自由強磁性層(9)との距離の自由度を高める。
【0013】
サイドウオール(16)は、比透磁率が10よりも大きい磁性体で形成されることが好適である。磁性体で形成されたサイドウオール(16)は、自由強磁性層(9)に磁界を集中させ、書き込み電流を有効に低減する。
【0014】
層間絶縁層(15)とサイドウオール(16)とは、層間絶縁層(15)がサイドウオール(16)に対して選択的にエッチング可能であるような材料で形成されていることが好適である。
【0015】
本発明によるMRAM製造方法は、
基板(1)の上方に、自由強磁性層(9)を形成する工程と、
基板(1)と概ね平行な上面を有する第1部分(15b)と、自由強磁性層(9)の側面に対向する第2部分(15a)とを含む層間絶縁層(15)を形成する工程と、
自由強磁性層(9)の上方に配線(12)を形成する工程と、
配線(12)の配線側面に接合する側面ヨーク層(14)を形成する工程
とを備えている。側面ヨーク層(14)は、配線(12)のエッジから下方に突出する角部(14a)を含む。角部(14a)の下端は、第1部分(15b)に接合する。上述の構造を有する層間絶縁層(15)は、側面ヨーク層(14)を自己整合的に形成することを可能にする。
【0016】
側面ヨーク層(14)を自己整合的にを形成するためには、側面ヨーク層(14)を形成する工程は、
層間絶縁層(15)と配線(12)とを被覆する磁性体膜(図示されない)を形成する工程と、
該磁性体膜を上方からエッチバックして側面ヨーク層(14)を形成する工程とを含むことが好適である。
【0017】
当該MRAM製造方法が、更に、自由強磁性層(9)の上にメタルキャップ層(11)を形成する工程を備えている場合には、層間絶縁層(15)を形成する工程は、
基板(1)とメタルキャップ層(11)とを被覆する第1絶縁膜(26)を形成する工程と、
第1絶縁膜(26)を被覆する第2絶縁膜(27)を形成する工程と、
第1絶縁膜(26)と第2絶縁膜(27)との一部を、メタルキャップ層(11)の上面が露出するように除去する工程
とを含むことが好適である。この場合、第1絶縁膜(26)の残存部が、層間絶縁層(15)になる。
【0018】
この場合、配線(12)を形成する工程は、
メタルキャップ層(11)の上面が露出された後、メタルキャップ層(11)の上面と第2絶縁膜(27)の上面との上に導電膜(図示されない)を形成する工程と、
該導電膜をエッチングして配線(12)を形成する工程
とを含み、
当該MRAM製造方法は、更に、配線(12)の形成の後、第2絶縁膜(27)のうち配線(27)に被覆されていない部分を除去して、層間絶縁膜(15)の第1部分(15b)を露出する工程を備え、
側面ヨーク層(14)を形成する工程は、
層間絶縁層(15)と配線(12)とを被覆する磁性体膜(図示されない)を形成する工程と、
該磁性体膜を上方からエッチバックして側面ヨーク層(14)を形成する工程とを含むことが好ましい。
【0019】
当該MRAM製造方法は、更に、
自由強磁性層(9)の側面と、層間絶縁層(15)の第2部分(15a)との間に、サイドウオール(16)を形成する工程
を備えていることが好ましい。サイドウオール(16)の形成は、側面ヨーク層(14)の角部(14a)の突出長さと、側面ヨーク層(14)の角部(14a)と自由強磁性層(9)との距離の自由度を高める。
【0020】
サイドウオール(16)を形成する工程は、
基板(1)と自由強磁性層(9)とを被覆する第3絶縁膜(図示されない)を形成する工程と、
該第3絶縁膜を上方からエッチバックしてサイドウオール(16)を形成する工程
とを含むことが好適である。
【0021】
当該MRAM製造方法が、更に、自由強磁性層(9)の上にメタルキャップ層(11)を形成する工程を備えている場合、サイドウオール(16)を形成する工程は、
基板(1)とメタルキャップ層(11)とを被覆する第3絶縁膜を形成する工程と、
該第3絶縁膜をメタルキャップ層(11)が露出されるように上方からエッチバックしてサイドウオール(16)を形成する工程
とを含み、
層間絶縁層(15)を形成する工程は、
基板(1)とサイドウオール(16)とメタルキャップ層(11)とを被覆する第1絶縁膜(26)を形成する工程と、
第1絶縁膜(26)を被覆する第2絶縁膜(27)を形成する工程と、
第1絶縁膜(26)と第2絶縁膜(27)との一部をエッチングして、サイドウオール(16)の上端とメタルキャップ層(11)の上面とが露出されるように除去する工程
とを含むことが好適である。この場合、第1絶縁膜(26)の残存部が、層間絶縁層(15)になる。
【0022】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明によるMRAMの実施の形態を説明する。
【0023】
本発明によるMRAMの実施の第1形態では、図1に示されているように、その表面部にトランジスタ(図示されない)が形成された基板1が、層間絶縁層2で被覆されている。層間絶縁層2には溝が設けられ、その溝には、ワード線3が埋め込まれている。図2に示されているように、ワード線3は、基板1の表面に平行なx軸方向に延伸するように設けられている。
【0024】
図1に示されているように、ワード線3の底面及び側面は、ヨーク層4で被覆されている。ヨーク層4は、高い透磁率を有する磁気的にソフトな磁性材料、例えば、FeNiで形成されている。ヨーク層4は、ワード線3の底面又は側面の一方のみを被覆するように形成されることも可能である。
【0025】
層間絶縁層2及びワード線3は、層間絶縁層5で被覆され、その層間絶縁層5の上には、MTJ6が形成されている。層間絶縁層5には、層間絶縁層5を貫通する導電性のビア10が設けられている。
【0026】
MTJ6は、固定された磁化を有する固定強磁性層7と、絶縁体で形成されたトンネルバリア層8と、及び反転可能な磁化を有する自由強磁性層9とを含む。固定強磁性層7は、層間絶縁層5の上に形成されている。固定強磁性層7は、ビア10を介して、ワード線3に電気的に接続されている。トンネルバリア層8は、固定強磁性層7の上に形成さている。トンネルバリア層8の厚さは、トンネル電流を流し得る程度に薄い。自由強磁性層9は、トンネルバリア層8の上に、固定強磁性層7の一部のみを被覆するように形成されている。自由強磁性層9は、MTJ6を保護するためのメタルキャップ層11によって被覆されている。
【0027】
自由強磁性層9の上方には、ビット線12が設けられている。ビット線12は、メタルキャップ層11によって自由強磁性層9に電気的に接続されている。図2に示されているように、ビット線12は、図2に示されているように、ワード線3は、基板1の表面に平行、且つ、x軸方向に垂直なy軸方向に延伸するように設けられている。
【0028】
ビット線12の上面と側面とは、それぞれ、上面ヨーク層13と側面ヨーク層14とによって被覆されている。上面ヨーク層13と側面ヨーク層14とは、いずれも、導電体で、高い透磁率を有し、且つ、磁気的にソフトな磁性材料、例えば、FeNiで形成されている。
【0029】
側面ヨーク層14は、その一部分がビット線12の基板1の側のエッジから下方に突出し、自由強磁性層9の側面に対向するように設けられている。側面ヨーク層14のエッジから突出する部分は、以下において、角部14aと呼ばれる。角部14aの存在は、ビット線12が発生する磁界を、自由強磁性層9に効果的に集中させる。
【0030】
側面ヨーク層14は、層間絶縁層15及びサイドウオール16によって、固定強磁性層7及び自由強磁性層9から分離されている。層間絶縁層15は、角部14aの側面に接合し、且つ、自由強磁性層9の側面に対向するように形成された垂直部分15aと、垂直部分15aの下端に接続し、且つ、固定強磁性層7を被覆する水平部分15bとを含む。水平部分15bの上面は、基板1に概ね平行である。側面ヨーク層14は、角部14aの側面が垂直部分15aの側面に接触し、且つ、角部14aの下端が、水平部分15bに接合するように形成されている。サイドウオール16は、層間絶縁層15の垂直部分15aと自由強磁性層9の側面との間に介設されている。サイドウオール16は、典型的には、シリコン酸化膜、及びシリコン窒化膜で形成される。
【0031】
ビット線12が発生する磁界を、自由強磁性層9に効果的に集中させるためには、サイドウオール16は、高い透磁率(具体的には、10よりも大きい非透磁率)を有し、且つ、磁気的にソフトな磁性材料で形成されることが好適である。サイドウオール16は、典型的には、Fe2O3を主成分とするフェリ磁性酸化物(ソフトフェライト)で形成される。フェリ磁性酸化物としては、1000よりも大きい比透磁率μsを有するMnZnフェライト、100よりも大きい比透磁率を有するCuZnフェライト、及び10よりも大きい比透磁率を有するNiZnフェライトが例示される。
【0032】
サイドウオール16は、絶縁体に、強磁性材料の超微粒子が分散された複合材料で形成され得る。典型的には、サイドウオール16は、BaSrフェライトの超微粒子が、酸化シリコンに分散された複合材料で形成される。強磁性材料は、径が極めて小さい超微粒子に形成されると強磁性的な振る舞いを示さなくなり、透磁率が大きい常磁性体として振舞う。従って、このような複合材料は、透磁率が高く、且つ、強磁性を示さない。かかる複合材料によってサイドウオール16が形成されることは、ビット線12が発生する磁界を、自由強磁性層9に一層に効果的に集中させる点で好ましい。強磁性材料が、かかる振る舞いを示すようにするためには、超微粒子の径は、1〜500nmであることが好ましい。超微粒子の形状を制御し、さらに、配向を制御することにより、サイドウオール16の透磁率を増加することが可能である。
【0033】
図3は、角部14aを有する側面ヨーク層14、及びサイドウオール16が、磁場を自由強磁性層9に集中させる効果を示すために行われたシミュレーションの結果を示すグラフである。該シミュレーションでは、図4(a)〜(d)にそれぞれ示されている構造A乃至構造Dが採用されたときに自由強磁性層9に印加される磁界の強さが計算されている。図4(a)の構造は、本実施の形態のMRAMの構造に対応している。図4(b)の構造は、サイドウオール16がシリコン酸化膜、シリコン窒化膜のような非磁性材料で形成される場合に対応している。図4(c)の構造では、側面ヨーク層14から角部14aが除かれている。図4(d)の構造では、上面ヨーク層13、及び側面ヨーク層14が除かれている。図3の線51、52は、いずれも、図4(a)の構造についてのシミュレーションの結果を示している。線51は、サイドウオール16の比透磁率が2.5であり、線52は、サイドウオール16の比透磁率が2500であるときのシミュレーションの結果を示している。図3の線53、54、55は、それぞれ、図4(b)、(c)、(d)の構造についてのシミュレーションの結果を示している。
【0034】
シミュレーションは、下記の条件で行われている。ビット線12のz軸方向の厚さ及びx軸方向の幅は、それぞれ0.4(μm)である。側面ヨーク層14及びサイドウオール16の厚さは、それぞれ、0.05(μm)である。角部14aの突出長さz0は、0.1μmである。ビット線12の底面は、xy平面上にあり、且つ、原点Oは、x軸方向においてビット線12の中心である点に取られている。自由強磁性層9の上面は、z=0.1(μm)で規定される平面の上にある、即ち、ビット線12と自由強磁性層9との距離は0.1(μm)である。0≦x≦0.14、z=0.1を満足する位置、即ち、自由強磁性層9の上面にあり、自由強磁性層9の中心からの距離が0以上0.14(μm)以下である複数の位置における磁界の強さが算出されている。
【0035】
図3の線53と線54とから理解されるように、側面ヨーク層14に角部14aを設けることは、ビット線12が発生する磁界を自由強磁性層9に有効に集中させる。更に、線52から理解されるように、高い透磁率を有するサイドウオール16の使用は、磁界を自由強磁性層9に一層に有効に集中させる。サイドウオール16の透磁率が高いことは、自由強磁性層9への磁界の集中に有効である。サイドウオール16の透磁率が2500である場合には、図4(a)の構造は、図4(d)の構造の8倍の磁界を自由強磁性層9に印加することを可能にする。
【0036】
自由強磁性層9に磁界を効果的に集中する角部14aは、その形状のバラツキが小さいように形成されることが重要である。角部14aの形状のバラツキは、自由強磁性層9に印加される磁界のバラツキの原因となる。自由強磁性層9に印加される磁界のバラツキは、MJT6の特性のバラツキの原因となる。MJT6の特性のバラツキは、MRAMの動作に好ましくない。
【0037】
しかし、図1の構造の採用は、側面ヨーク層14の角部14aの形状のバラツキが少なくなるように、側面ヨーク層14を自己整合的に形成することを可能にする。角部14aがビット線12のエッジから下方に突出する突出長さxは、層間絶縁層15の水平部分15bの厚さによって自己整合的に決定され、従って、突出長さxは、そのバラツキを容易に小さくすることできる。更に、側面ヨーク層14の角部14aと自由強磁性層9の側面との距離は、層間絶縁層15の垂直部分15aとサイドウオール16との厚さによって自己整合的に決定され、従って、該距離は、そのバラツキを容易に小さくすることできる。図1の構造は、側面ヨーク層14の角部14aの形状のバラツキを抑制するために効果的である。
【0038】
図5から図9は、図1のMRAMの製造工程を示している。図5(a)に示されているように、基板1の上に層間絶縁層2が形成された後、層間絶縁層2に溝が設けられる。FeNiのような磁性材料膜と、Cuのような導電膜とが順次に全面に形成された後、それらの膜のうち溝の外部にある部分が除去される。この工程により、層間絶縁層2に設けられた溝の内部にワード線3及びヨーク層4が形成される。更に、層間絶縁層2及びワード線3が層間絶縁層5によって被覆される。
【0039】
図5(b)に示されているように、層間絶縁層5を貫通するビア10が形成された後、固定強磁性層7になる磁性体積層膜21、トンネルバリア層8になる絶縁膜22、自由強磁性層9となる磁性体積層膜23、及びメタルキャップ層11となる金属膜24が順次に形成される。
【0040】
続いて、図6(a)に示されているように、金属膜24の上にハードマスク25が形成される。
【0041】
続いて、絶縁膜22、強磁性体積層膜23、及び金属膜24のうちハードマスク25に被覆されていない部分がエッチングされて、図6(b)に示されているように、トンネルバリア層8、自由強磁性層9、及びメタルキャップ層11が形成される。更に、磁性体積層膜21がパターニングされて固定強磁性層7が形成された後、ハードマスク25が除去される。以上の工程により、MTJ6の形成が完了する。
【0042】
続いて、図7(a)に示されているように、サイドウオール16が、自由強磁性層9及びメタルキャップ層11の側面に形成される。サイドウオール16の形成は、MOSトランジスタのサイドウオールの形成と同様の構成で行われる。絶縁膜が全面に形成された後、自由強磁性層9及びメタルキャップ層11の側面のみに該絶縁膜が残るように、該絶縁膜がエッチバックされる。該絶縁膜の残存した部分が、サイドウオール16となる。
【0043】
続いて、図7(b)に示されているように、絶縁膜26と絶縁膜27とが全面に形成される。絶縁膜26は、後述の工程によって層間絶縁層15に加工される。絶縁膜27は、自由強磁性層9及びメタルキャップ層11よりも充分に厚く形成される。絶縁膜27は、絶縁膜26に対して選択的にエッチング可能な材料で形成される。絶縁膜26がシリコン酸化膜で形成される場合、絶縁膜27は、例えば、シリコン窒化膜又はアルミナで形成される。
【0044】
上述のサイドウオール16及び絶縁膜26の厚さは、側面ヨーク14の角部14aの突出長さz0及び角部14aから自由強磁性層9の側面までの距離が所望値になるように選ばれる。側面ヨーク14の角部14aの突出長さz0は、自由強磁性層9、メタルキャップ層11及び絶縁膜26の厚さで決定され、角部14aから自由強磁性層9の側面までの距離は、サイドウオール16の厚さと絶縁膜26の厚さとで決定される。従って、サイドウオール16及び絶縁膜26の厚さを適切に選択することにより、側面ヨーク14の角部14aの突出長さz0及び角部14aから自由強磁性層9の側面までの距離を所望値にすることができる。
【0045】
更に、図8(a)に示されているように、CMP(Chemical Mechanical Polishing)によって絶縁膜26及び絶縁膜27の一部が除去され、メタルキャップ層11の上面が露出される。このCMPにより、絶縁膜26のうちのメタルキャップ層11の上面を被覆する部分が除去され、層間絶縁層15が形成される。
【0046】
絶縁膜26及び絶縁膜27の除去は、CMPの代わりにエッチバックによって行われ得る。この場合、絶縁膜26及び絶縁膜27は、サイドウオール16に対して選択的にエッチング可能な材料で形成されることが好適である。サイドウオール16がエッチングされないように絶縁膜26及び絶縁膜27をエッチングすることは、自由強磁性層9を保護する点で重要である。
【0047】
続いて、図8(b)に示されているように、ビット線12となる金属膜と、上面ヨーク層13となる磁性膜とが全面に順次に形成された後、該金属膜と該磁性体膜とがパターニングされ、ビット線12と上面ヨーク層13とが形成される。
【0048】
この金属膜と磁性体膜とのエッチングに引き続いて絶縁膜27がエッチングされ、絶縁膜27のうちビット線12に被覆されていない部分が除去される。絶縁膜27は、層間絶縁層15がエッチングされないように、選択的にエッチングされる。即ち、絶縁膜27のエッチングは、層間絶縁層15に対する選択比が高い条件で行われる。絶縁膜27の残存部(図示されない)は、ビット線12をワード線7から絶縁する層間絶縁膜になる。
【0049】
続いて、図9に示されているように、磁性体膜が全面に形成された後、該磁性体膜が異方性エッチングによってエッチバックされ、側面ヨーク層14が形成される。以上の工程により、図1のMRAMの製造が完了する。
【0050】
上述の製造方法は、側面ヨーク14の角部14aの突出長さz0と、角部14aから自由強磁性層9の側面までの距離とのばらつきを抑制する上で有利である。側面ヨーク14の角部14aの突出長さz0は、自由強磁性層9、メタルキャップ層11及び層間絶縁層15の厚さで決定され、角部14aから自由強磁性層9の側面までの距離は、層間絶縁層15の厚さとサイドウオール16の厚さとで決定される。従って、上述の製造方法では、側面ヨーク14の角部14aの突出長さz0と、角部14aから自由強磁性層9の側面までの距離との安定性は、自由強磁性層9、メタルキャップ層11、層間絶縁層15、及びサイドウオール16の厚さの安定性に依存することになる。一般に、薄膜を、その厚みが所望値になるように安定的に形成することは、比較的に容易である。従って、上述の製造方法は、側面ヨーク14の角部14aの突出長さz0と、角部14aから自由強磁性層9の側面までの距離とを、より容易に安定化することができる。
【0051】
本実施の形態において、図10に示されているように、サイドウオール16が形成されないことが可能である。この場合でも、側面ヨーク層14の角部14aの突出長さz0と、側面ヨーク層14の角部14aと自由強磁性層9との距離とは、層間絶縁層15、自由強磁性層9、及びメタルキャップ層11の膜厚で決定される。従って、層間絶縁層15、自由強磁性層9、及びメタルキャップ層11の膜厚を安定化することにより、側面ヨーク層14の角部14aの突出長さz0のばらつきと、側面ヨーク層14の角部14aから自由強磁性層9への距離のばらつきとを少なくすることができる。ただし、側面ヨーク層14の角部14aの突出長さz0と、側面ヨーク層14の角部14aと自由強磁性層9との距離の自由度を高めるためには、サイドウオール16が形成されることが有効である。サイドウオール16の挿入は、側面ヨーク層14の角部14aの突出長さz0と独立に、側面ヨーク層14の角部14aと自由強磁性層9との距離を定めることを可能にする。
【0052】
【発明の効果】
本発明により、磁界を自由強磁性層に一層に集中させるような形状を有し、且つ、その形状のばらつきが少ないように形成可能であるヨークを備えたMRAMが提供される。
【図面の簡単な説明】
【図1】図1は、本発明によるMRAMの実施の一形態を示す断面図である。
【図2】図2は、本発明によるMRAMの実施の一形態を示す平面図である。
【図3】図3は、側面ヨーク部14aに設けられた角部14aと、高い透磁率を有するサイドウオール16とが自由強磁性層9に磁界を集中させる効果を示すグラフである。
【図4】図4は、図3のグラフを作成するために行われたシミュレーションの対象の構造を示している。
【図5】図5は、本発明によるMRAMの実施の一形態の製造方法を示す断面図である。
【図6】図6は、本発明によるMRAMの実施の一形態の製造方法を示す断面図である。
【図7】図7は、本発明によるMRAMの実施の一形態の製造方法を示す断面図である。
【図8】図8は、本発明によるMRAMの実施の一形態の製造方法を示す断面図である。
【図9】図9は、本発明によるMRAMの実施の一形態の製造方法を示す断面図である。
【図10】図10は、本発明によるMRAMの実施の他の形態を示す断面図である。
【符号の説明】
1:基板
2:層間絶縁層
3:ワード線
4:ヨーク層
5:層間絶縁層
6:MTJ
7:固定強磁性層
8:トンネルバリア層
9:自由強磁性層
10:ビア
11:メタルキャップ層
12:ビット線
13:上面ヨーク層
14:側面ヨーク層
15:層間絶縁層
16:サイドウオール
21:磁性体積層膜
22:絶縁膜
23:磁性体積層膜
24:金属膜
25:ハードマスク
26:絶縁膜
27:絶縁膜
Claims (10)
- 基板と、
記憶データに応じた方向に向けられる磁化を有し、且つ、前記基板の上方に形成された自由強磁性層と、
前記自由強磁性層の上方に設けられ、前記磁化を反転させる磁界を発生する電流が流される配線と、
前記配線の配線側面に接合された側面ヨーク層と、
前記側面ヨーク層を、前記自由強磁性層から分離する層間絶縁層と、
サイドウオール
とを備え、
前記側面ヨーク層は、前記配線のエッジから下方に突出する角部を含み、
前記層間絶縁層は、
前記基板と概ね平行な上面を有し、且つ、前記上面において前記角部の下端に接合する第1部分と、
前記側面ヨーク層と前記自由強磁性層の側面との間に介設された第2部分
とを含み、
前記第1部分と前記第2部分とは、一体に形成され、
前記サイドウオールは、前記第2部分と前記自由強磁性層との間に介設された
MRAM。 - 請求項1に記載のMRAMにおいて、
前記サイドウオールは、比透磁率が10よりも大きい磁性体で形成された
MRAM。 - 請求項1に記載のMRAMにおいて、
前記層間絶縁層と前記サイドウオールとは、前記層間絶縁層が前記サイドウオールに対して選択的にエッチングがなされる材料で形成されている
MRAM。 - 基板の上方に、自由強磁性層を形成する工程と、
前記基板と概ね平行な上面を有する第1部分と、前記自由強磁性層の側面に対向する第2部分とを含む層間絶縁層を形成する工程と、
前記自由強磁性層の上方に配線を形成する工程と、
前記配線の配線側面に接合する側面ヨーク層を形成する工程と、
前記自由強磁性層の前記側面と、前記層間絶縁層の前記第2部分との間に、サイドウオールを形成する工程
とを備え、
前記側面ヨーク層は、前記配線のエッジから下方に突出する角部を含み、
前記角部の下端は、前記第1部分に接合する
MRAM製造方法。 - 請求項4に記載のMRAM製造方法において、
前記側面ヨーク層を形成する工程は、
前記層間絶縁層と前記サイドウオールと前記配線とを被覆する磁性体膜を形成する工程と、
前記磁性体膜を上方からエッチバックして前記側面ヨークを形成する工程
とを含む
MRAM製造方法。 - 請求項4に記載のMRAM製造方法において、
更に、前記自由強磁性層の上にメタルキャップ層を形成する工程を備え、
前記層間絶縁層を形成する工程は、
前記基板と前記メタルキャップ層とを被覆する第1絶縁膜を形成する工程と、
前記第1絶縁膜を被覆する第2絶縁膜を形成する工程と、
前記第1絶縁膜と前記第2絶縁膜との一部を、前記メタルキャップ層の上面が露出するように除去する工程
とを含み、
前記層間絶縁層は、前記第1絶縁膜の残存部である
MRAM製造方法。 - 請求項6に記載のMRAM製造方法において、
前記配線を形成する工程は、
前記メタルキャップ層の上面が露出された後、前記メタルキャップ層の前記上面と前記第2絶縁膜の上面との上に導電膜を形成する工程と、
前記導電膜をエッチングして前記配線を形成する工程
とを含み、
当該MRAM製造方法は、更に、前記配線の形成の後、前記第2絶縁膜のうち前記配線に被覆されていない部分を除去して、前記層間絶縁層の前記第1部分を露出する工程を備え、
前記側面ヨーク層を形成する工程は、
前記層間絶縁層と前記配線とを被覆する磁性体膜を形成する工程と、
前記磁性体膜を上方からエッチバックして前記側面ヨークを形成する工程
とを含む
MRAM製造方法。 - 請求項4に記載のMRAM製造方法において、
前記サイドウオールは、比透磁率が10よりも大きい磁性体で形成された
MRAM製造方法。 - 請求項4に記載のMRAM製造方法において、
前記サイドウオールを形成する工程は、
前記基板と前記自由強磁性層とを被覆する第3絶縁膜を形成する工程と、
前記第3絶縁膜を上方からエッチバックして前記サイドウオールを形成する工程
とを含む
MRAM製造方法。 - 請求項4に記載のMRAM製造方法において、
更に、前記自由強磁性層の上にメタルキャップ層を形成する工程を備え、
前記サイドウオールを形成する工程は、
前記基板と前記メタルキャップ層とを被覆する第3絶縁膜を形成する工程と、
前記第3絶縁膜を前記メタルキャップ層が露出されるように上方からエッチバックして前記サイドウオールを形成する工程
とを含み、
前記層間絶縁層を形成する工程は、
前記基板と前記サイドウオールと前記メタルキャップ層とを被覆する第1絶縁膜を形成する工程と、
前記第1絶縁膜を被覆する第2絶縁膜を形成する工程と、
前記第1絶縁膜と前記第2絶縁膜との一部をエッチングして、前記サイドウオールの上端と前記メタルキャップ層の上面とが露出されるように除去する工程
とを含み、
前記層間絶縁層は、前記第1絶縁膜の残存部である
MRAM製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152121A JP4775616B2 (ja) | 2003-05-29 | 2003-05-29 | Mram及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003152121A JP4775616B2 (ja) | 2003-05-29 | 2003-05-29 | Mram及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004356370A JP2004356370A (ja) | 2004-12-16 |
JP4775616B2 true JP4775616B2 (ja) | 2011-09-21 |
Family
ID=34047414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003152121A Expired - Lifetime JP4775616B2 (ja) | 2003-05-29 | 2003-05-29 | Mram及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4775616B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10607898B2 (en) | 2017-11-08 | 2020-03-31 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
US12120890B2 (en) | 2023-06-29 | 2024-10-15 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
US6365419B1 (en) * | 2000-08-28 | 2002-04-02 | Motorola, Inc. | High density MRAM cell array |
JP3576118B2 (ja) * | 2001-03-30 | 2004-10-13 | 株式会社東芝 | 磁気抵抗効果素子およびその製造方法 |
JP5013494B2 (ja) * | 2001-04-06 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 磁性メモリの製造方法 |
JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP2004235512A (ja) * | 2003-01-31 | 2004-08-19 | Sony Corp | 磁気記憶装置およびその製造方法 |
-
2003
- 2003-05-29 JP JP2003152121A patent/JP4775616B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10607898B2 (en) | 2017-11-08 | 2020-03-31 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
US10861754B2 (en) | 2017-11-08 | 2020-12-08 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
US11373915B2 (en) | 2017-11-08 | 2022-06-28 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
US11730001B2 (en) | 2017-11-08 | 2023-08-15 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
US12120890B2 (en) | 2023-06-29 | 2024-10-15 | Tdk Corporation | Tunnel magnetoresistive effect element, magnetic memory, and built-in memory |
Also Published As
Publication number | Publication date |
---|---|
JP2004356370A (ja) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011509532A (ja) | メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法 | |
EP2372766A1 (en) | Magnetic memory element and magnetic memory device | |
JP2002319664A (ja) | 半導体記憶装置及びその製造方法 | |
JP6628015B2 (ja) | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ | |
JP2009252878A (ja) | 磁気記憶装置 | |
CN100362591C (zh) | 磁存储装置的制造方法 | |
JP6985220B2 (ja) | 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法 | |
JP2005294848A (ja) | 磁気メモリセルアレイおよびその製造方法 | |
US6791872B2 (en) | Method and article for concentrating fields at sense layers | |
TW543086B (en) | Semiconductor memory device and method of fabricating the same | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
TW583779B (en) | Information storage device and manufacturing method thereof | |
JP2008226919A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
JP3908746B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2005019457A (ja) | 磁気ランダム・アクセス・メモリとその製造方法 | |
JPWO2019077663A1 (ja) | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ | |
JP7023637B2 (ja) | 磁気トンネル接合素子の製造方法 | |
JP2005166896A (ja) | 磁気メモリ | |
US20060278908A1 (en) | Write line design in MRAM | |
JP4775616B2 (ja) | Mram及びその製造方法 | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
WO2019092817A1 (ja) | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ | |
JP2006310423A (ja) | 磁気メモリ及びその製造方法 | |
JP2002124717A (ja) | 磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリ | |
WO2019049244A1 (ja) | トンネル磁気抵抗効果素子及び磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4775616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |