JP2008226919A - 磁気ランダムアクセスメモリ及びその製造方法 - Google Patents
磁気ランダムアクセスメモリ及びその製造方法 Download PDFInfo
- Publication number
- JP2008226919A JP2008226919A JP2007059026A JP2007059026A JP2008226919A JP 2008226919 A JP2008226919 A JP 2008226919A JP 2007059026 A JP2007059026 A JP 2007059026A JP 2007059026 A JP2007059026 A JP 2007059026A JP 2008226919 A JP2008226919 A JP 2008226919A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- via hole
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】製造工程の数の増加を抑制しながら、磁気抵抗素子の強磁性体層のダメージを低減する。
【解決手段】本発明の磁気ランダムアクセスメモリは、磁化自由層21と、磁化自由層21を被覆し、且つ、磁化自由層21を底面で露出するビアホール27が形成された層間絶縁層26と、ビアホール27の内部に、ビアホール27の底面で磁化自由層21に接触するように形成されたトンネルバリア層22と、ビアホール27の内部に、且つ、トンネルバリア層22の上に形成された磁化固定層23とを具備する。
【選択図】図3F
【解決手段】本発明の磁気ランダムアクセスメモリは、磁化自由層21と、磁化自由層21を被覆し、且つ、磁化自由層21を底面で露出するビアホール27が形成された層間絶縁層26と、ビアホール27の内部に、ビアホール27の底面で磁化自由層21に接触するように形成されたトンネルバリア層22と、ビアホール27の内部に、且つ、トンネルバリア層22の上に形成された磁化固定層23とを具備する。
【選択図】図3F
Description
本発明は、磁気ランダムアクセスメモリ(以下、「MRAM」という。)及びその製造方法に関し、特に、MRAMの磁気抵抗素子の構造、及びその形成方法に関する。
MRAMは、2つの磁性体層とその間に設けられた非磁性層とからなる磁気抵抗素子をメモリセルとして用いるメモリデバイスである。MRAMのメモリセルでは、2つの磁性体層の磁化の相対方向としてデータが記憶される。メモリセルのデータは、磁気抵抗素子の抵抗が2つの磁性体層の磁化の相対方向に依存して変化する現象を利用して読み出される。非磁性層が導電体であるような磁気抵抗素子は、巨大磁気抵抗効果(GMR: Giant Magnetoresistive effect)によって抵抗が変化するため、GMR素子と呼ばれる。一方、非磁性層が絶縁体であるような磁気抵抗素子は、トンネル磁気抵抗効果(TMR: Tunneling Magnetoresistive effect)によって抵抗が変化するため、TMR素子と呼ばれる。
MRAMのデータ書き込みは、一般に、2つの磁性体層の一方の磁性体層の磁化を書き込みデータに応じて反転させることによって行われる。他方の磁性体層の磁化は、一般に、固定される。磁化が反転可能である磁性体層は、磁化自由層と呼ばれることがあり、磁化が固定された磁性体層は、磁化固定層と呼ばれる。本明細書において、磁化自由層という用語は、その一部分の磁化のみが反転可能なものも含む意味で使用されていることに留意されたい。
磁化自由層の磁化を反転させる一つの方法は、電流誘起磁界を磁化自由層に印加することである。この方法を採用するMRAMでは、磁気抵抗素子の上下に金属配線が設けられ、その金属配線に書き込み電流が流される。書き込み電流から発生する磁界により、磁化自由層の磁化が反転される。
電流誘起磁界によって磁化を反転させる方法の一つの問題は、書き込み電流の大きさがメモリセルの微細化に従って増加することである。磁性体層の磁化を反転させる磁界は、磁性体層の寸法の減少に伴って増加するため、従って、MRAMの集積度を上げるためにメモリセルを微細化すると、書き込み電流が著しく増加してしまう。
書き込み電流の低減のために、様々な方法が提案されている。例えば、特開2004−259978号は、ヨーク層によって書き込み電流を低減させる技術を開示している。更に、特開2005−150303号公報は、磁化自由層の端部の磁化を、容易軸と直交する成分を持つ方向に向けることにより、書き込み電流を低減させる技術を開示している。しかしながら、このような技術は、書き込み電流の増加に根本的に対処するものではない。
MRAMの微細化に伴う書き込み電流の増加を回避するための方法として、スピン注入磁化反転効果を利用する方法が知られている。スピン注入磁化反転効果とは、スピン偏極電子を磁性体層に注入することによって磁生体層の磁化が反転される現象のことである。スピン注入磁化反転効果を利用する方法では、磁化の反転の発生の有無は、(書き込み電流の大きさではなく)磁化自由層における電流密度に依存する。従って、書き込み電流の大きさは、メモリセルの微細化に伴い減少する。従って、スピン注入磁化反転効果を利用する方法は、大容量のMRAMを実現するために好適な方法である。
図1Aは、スピン注入磁化反転効果を利用するMRAMの構造の例を示す平面図であり、図1Bは、図1のMRAMのA−A’ 断面における断面図である。図1A、図1Bには、MRAMのメモリセルの磁気抵抗素子のみが図示されている。
半導体素子や配線層が集積化された基板15の上には、磁化自由層11が形成されている。磁化自由層11は、磁化固定領域11a、11bと、磁化反転領域11cとで構成されている。磁化固定領域11a、11bの磁化は同一の方向に(図1Aでは、+y方向に)固定されている一方、磁化反転領域11cは、その磁化がx軸方向に反転自在であるように形成されている。データは、磁化反転領域11cの磁化の向きとして保存される。磁化自由層11の磁化反転領域11cの上には、トンネルバリア層12、磁化固定層13、及びキャップ導電層14が順次に形成されている。トンネルバリア層12は、磁化反転領域11cのみならず、磁化固定領域11a、11bを被覆していてもよい。磁化固定層13、キャップ導電層14は、磁化反転領域11cの一部分のみを被覆するように形成されている。
図1A、図1BのMRAMでは、磁化固定領域11a、11bから磁化反転領域11cにスピン偏極電子を注入して磁化反転領域11cの磁化を反転させることにより、所望のデータが磁化反転領域11cに書き込まれる。磁化反転領域11cの磁化を−x方向に向けるためには、スピン偏極電子が磁化固定領域11aから磁化反転領域11cに注入される。言い換えれば、磁化固定領域11bから磁化固定領域11aに向かって電流が流される。ここで、電流の向きと電子が移動する向きは逆であることに留意されたい。一方、磁化反転領域11cの磁化を+x方向に向けるためには、スピン偏極電子が磁化固定領域11bから磁化反転領域11cに注入される。即ち、磁化固定領域11aから磁化固定領域11bに向かって電流が流される。
このような構成のMRAMは、例えば、H. Nomura et al, "Magnetic Configuration of A New Memory Cell Utilizing Domain Wall Motion", Intermag 2006, HQ03に開示されている。また、特開2005−191032号公報は、磁化自由層が直線状に形成され、且つ、磁化が反転する磁化反転部分と、磁化が固定される磁化固定部分との境界部にくびれが形成された構成が開示されている。更に、特開2006−73930号公報は、磁化自由層の磁化が垂直方向に向けられているMRAMにおいて、磁壁をパルス電流で移動させる技術を開示している。
図1A、図1Bに示された構造を実現する上での一つの問題は、磁化固定層13及びキャップ層14の加工の際、トンネルバリア層12が薄いために磁化自由層11が露出し、磁化自由層11が物理的、又は化学的ダメージを受けやすいことである。物理的ダメージの一つの例としては、エッチングガスが磁化自由層11の結晶中に入り込んで結晶構造を乱し、これにより磁化自由層11の磁気特性を変化させることが挙げられる。また、化学的ダメージの一つの例としては、エッチングガスが磁化自由層11の表面を化学的に変化させ、磁化自由層11の磁気特性が変化させることが挙げられる。
特開2003−332650号公報は、2つの磁性体層のうち上方に位置する磁性体層をエッチングするときにトンネル絶縁膜でエッチングを止めることの困難性の問題を指摘しており、このような問題を解決する技術を開示している。図2A〜図2Eは、この公報に開示されているMRAMの製造方法を説明する図である。
図2Aに示されているように、まず、半導体素子や配線が形成された基板101の上に反強磁性体層102が形成され、その上に、磁化固定層となる第1強磁性体層103が形成される。更に、酸化シリコンによって加工停止層104が形成された後、底面で第1強磁性体層103を露出させる開口111が形成される。特開2003−332650号公報には、開口111が傾斜面に形成されてもよいことが開示されている。続いて、図2Bに示されているように、トンネルバリア層105と、磁化自由層となる第2強磁性体層106と、キャップ層107とが順次に形成され、その後、レジストマスク112が形成される。続いて、図2Cに示されているように、レジストマスク112を用いたエッチングにより、トンネルバリア層105、第2強磁性体層106と、キャップ層107がパターンニングされる。パターニングの後、レジストマスク112が除去される。続いて、図2Dに示されているように、酸化シリコン層108が全面に形成された後、エッチングにより、酸化シリコン層108及び加工停止層104がパターニングされる。酸化シリコン層108は、トンネルバリア層105、第2強磁性体層106と、キャップ層107を被覆するような形状にパターニングされる。続いて、図2Eに示されているように、酸化シリコン層108をハードマスクとして用いて第1強磁性体層103及び反強磁性体層102がパターニングされ、これにより、磁気抵抗素子110の形成が完了する。
このような技術によれば、第2強磁性体層106の加工の際にトンネルバリア層105でエッチングを止める必要がない上、第1強磁性体層103も露出されない。従って、第2強磁性体層106の加工が容易である。
上述の製造方法の一つの問題は、製造工程の数が増加することである。製造工程の数の増加は、製造コストを低減するためには好ましくない。発明者の検討によれば、強磁性体層のダメージを抑制しつつ製造工程の数の増加を抑制できる方法が存在する。
特開2004−259978号公報
特開2005−150303号公報
特開2005−191032号公報
特開2006−73930号公報
特開2003−332650号公報
H. Nomura et al, "Magnetic Configuration of A New Memory Cell Utilizing Domain Wall Motion", Intermag 2006, HQ03
従って、本発明の目的は、製造工程の数の増加を抑制しながら、磁気抵抗素子の強磁性体層のダメージを低減することにある。
上記の目的を達成するために、本発明は、以下に述べられる手段を採用する。その手段の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付記されている。但し、付記された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
一の観点において、本発明の磁気ランダムアクセスメモリは、基板(25)と、前記基板(25)の上方に形成された磁化自由層(21)と、前記磁化自由層(21)を被覆し、且つ、前記磁化自由層(21)を底面で露出するビアホール(27、37)が形成された層間絶縁層(26)と、前記ビアホール(27、37)の内部に、前記ビアホール(27、37)の底面で前記磁化自由層(21)に接触するように形成されたトンネルバリア層(22)と、前記ビアホール(27、37)の内部に、且つ、前記トンネルバリア層(22)の上に形成された磁化固定層(23)とを具備する。
このような構成の磁気ランダムアクセスメモリは、磁化固定層(23)の加工の際に磁化自由層(21)が露出されないため、磁化自由層(21)のダメージを低減することができる。加えて、トンネルバリア層(22)と磁化固定層(23)の加工にリソグラフィー工程が不必要であるため、製造工程の数の増大を抑制することができる。
他の観点において、本発明の磁気ランダムアクセスメモリは、基板(25)と、基板(25)の上方に形成された磁化自由層(21)と、前記磁化自由層(21)の上に形成されたトンネルバリア層(22)と、前記トンネルバリア層(22)を被覆し、且つ、前記トンネルバリア層(22)を底面で露出するビアホール(27、37)が形成された層間絶縁層(26)と、前記ビアホール(27、37)の内部に、前記ビアホール(27、37)の底面で前記トンネルバリア層(22)に接触するように形成された磁化固定層(23)とを具備する。このような構成でも、磁化自由層(21)のダメージを低減し、製造工程の数の増大を抑制することができる。
一実施形態では、本発明の磁気ランダムアクセスメモリは、前記磁化固定層(23)の上に形成され、前記ビアホール(27、37)を埋め込むキャップ導電層(24)を更に具備する。このような構成では、キャップ導電層(24)の加工についてもリソグラフィー工程が不必要である。
前記ビアホール(37)は、前記磁化自由層(21)に隣接し、テーパーが付けられているテーパー部分(37a)と、前記テーパー部分に隣接し、前記基板(25)に対して垂直な垂直部分(37b)とを含むことが好ましい。
上述の構成は、前記磁化自由層(21)が、磁化が反転可能に形成された磁化反転領域と、磁化が固定され、前記磁化反転領域にスピン偏極電子を注入する磁化固定領域とを含む場合に特に有効である。この場合、前記ビアホール(27、37)の幅が、前記磁化反転領域の幅よりも大きいことを許容すれば、レイアウトの自由度を有効に向上させることができる。
更に他の観点において、本発明の磁気ランダムアクセスメモリの製造方法は、
基板(25)の上方に磁化自由層(21)を形成する工程と、
前記磁化自由層(21)を被覆する層間絶縁層(26)を形成する工程と、
前記層間絶縁層(26)に、前記磁化自由層(21)を底面で露出するビアホール(27、37)を形成する工程と、
非磁性絶縁層と、強磁性体膜を含む磁性層と、導電層とを、前記磁化自由層(21)及び前記層間絶縁層(26)を被覆するように順次に形成する工程
前記非磁性絶縁層と前記磁性層と前記導電層の前記ビアホール(27、37)の外部にある部分を除去することにより、トンネルバリア層(22)と磁化固定層(23)とキャップ層(24)とを前記ビアホール(27、37)の内部に形成する工程
とを具備する。
基板(25)の上方に磁化自由層(21)を形成する工程と、
前記磁化自由層(21)を被覆する層間絶縁層(26)を形成する工程と、
前記層間絶縁層(26)に、前記磁化自由層(21)を底面で露出するビアホール(27、37)を形成する工程と、
非磁性絶縁層と、強磁性体膜を含む磁性層と、導電層とを、前記磁化自由層(21)及び前記層間絶縁層(26)を被覆するように順次に形成する工程
前記非磁性絶縁層と前記磁性層と前記導電層の前記ビアホール(27、37)の外部にある部分を除去することにより、トンネルバリア層(22)と磁化固定層(23)とキャップ層(24)とを前記ビアホール(27、37)の内部に形成する工程
とを具備する。
このような製造方法によれば、磁化固定層(23)の加工の際に磁化自由層(21)が露出されないため、磁化自由層(21)のダメージを低減することができる。加えて、トンネルバリア層(22)、磁化固定層(23)及びキャップ層(24)の加工にリソグラフィー工程が不必要であるため、製造工程の数の増大を抑制することができる。
前記非磁性絶縁層と前記磁性層と前記導電層の前記ビアホール(27、37)の外部にある部分の除去は、下記一連の工程:
前記絶縁層と前記磁性層とが露出しないように、前記導電層の上部をCMPによって除去する工程、及び
前記絶縁層と前記磁性層と前記導電層の残存部分のうち、前記ビアホール(27、37)の外部に位置する部分をエッチバックによって除去する工程
を含むプロセスによって行われることが好ましい。
前記絶縁層と前記磁性層とが露出しないように、前記導電層の上部をCMPによって除去する工程、及び
前記絶縁層と前記磁性層と前記導電層の残存部分のうち、前記ビアホール(27、37)の外部に位置する部分をエッチバックによって除去する工程
を含むプロセスによって行われることが好ましい。
本発明の更に他の観点において、本発明の磁気ランダムアクセスメモリの製造方法は、
基板(25)の上方に磁化自由層(21)を形成する工程と、
前記磁化自由層(21)の上にトンネルバリア層(22)を形成する工程と、
前記磁化自由層(21)と前記トンネルバリア層(22)とを被覆する層間絶縁層(26)を形成する工程と、
前記層間絶縁層(26)に、前記トンネルバリア層(22)を底面で露出するビアホール(27、37)を形成する工程と、
強磁性体膜を含む磁性層と導電層とを、前記磁化自由層(21)及び前記層間絶縁層(26)を被覆するように順次に形成する工程
前記磁性層と前記導電層の前記ビアホール(27、37)の外部にある部分を除去することにより、磁化固定層(23)とキャップ層とを前記ビアホール(27、37)の内部に形成する工程
とを具備する。
基板(25)の上方に磁化自由層(21)を形成する工程と、
前記磁化自由層(21)の上にトンネルバリア層(22)を形成する工程と、
前記磁化自由層(21)と前記トンネルバリア層(22)とを被覆する層間絶縁層(26)を形成する工程と、
前記層間絶縁層(26)に、前記トンネルバリア層(22)を底面で露出するビアホール(27、37)を形成する工程と、
強磁性体膜を含む磁性層と導電層とを、前記磁化自由層(21)及び前記層間絶縁層(26)を被覆するように順次に形成する工程
前記磁性層と前記導電層の前記ビアホール(27、37)の外部にある部分を除去することにより、磁化固定層(23)とキャップ層とを前記ビアホール(27、37)の内部に形成する工程
とを具備する。
このような製造方法によれば、磁化固定層(23)の加工の際に磁化自由層(21)が露出されないため、磁化自由層(21)のダメージを低減することができる。加えて、磁化固定層(23)及びキャップ層(24)の加工にリソグラフィー工程が不必要であるため、製造工程の数の増大を抑制することができる。
本発明によれば、製造工程の数の増加を抑制しながら、磁気抵抗素子の強磁性体層のダメージを低減することができる。
以下、添付図面を参照しながら、本発明のMRAMの実施形態を説明する。図面において、同一又は対応する符号は、同一又は類似の構成要素を示している。また、実施形態の説明では、x軸とy軸とが直交するxy座標系が使用されることがある。
図3A乃至図3Gは、本発明の一実施形態のMRAMの製造方法を示す図である。
まず、図3A、図3Bに示されているように、半導体素子や配線層(いずれも図示されない)が集積化された基板25の上に、凹型(又はU字型)の磁化自由層21が形成される。磁化自由層21は、例えば、NiFe、CoFe、CoFeBのような強磁性体膜、強磁性体膜の積層体、又は、強磁性体膜と非磁性膜の積層体で形成され得る。
まず、図3A、図3Bに示されているように、半導体素子や配線層(いずれも図示されない)が集積化された基板25の上に、凹型(又はU字型)の磁化自由層21が形成される。磁化自由層21は、例えば、NiFe、CoFe、CoFeBのような強磁性体膜、強磁性体膜の積層体、又は、強磁性体膜と非磁性膜の積層体で形成され得る。
磁化自由層21は、磁化固定領域21a、21bと、磁化反転領域21cとから形成されている。磁化固定領域21a、21bは、磁化が固定される領域であり、磁化反転領域21cは、その磁化が反転可能である領域である。磁化反転領域21cはx軸方向に延伸するように形成されており、磁化反転領域21cの磁化容易軸は、x軸に平行である。即ち、磁化反転領域21cの磁化は、x軸方向において反転可能である。磁化固定領域21a、21bは、磁化反転領域21cの端からy軸方向に延伸するように形成されており、磁化固定領域21a、21bの磁化容易軸はy軸に平行である。磁気抵抗素子の形成工程の完了の後、磁化固定領域21a、21bの磁化は、y軸に平行な同一方向(例えば+y方向)に向けられる。図1A、図1BのMRAMと同様に、磁化固定領域21a、21bは、磁化反転領域21cにスピン偏極電子を注入して磁化反転領域21cの磁化を反転させるために使用される。スピン偏極電子が注入されると、磁化反転領域21cで磁壁が移動し、磁化反転領域21cの磁化が反転する。磁壁の移動は、磁化固定領域21a、21bと磁化反転領域21cとの境界部分で停止され、磁化固定領域21a、21bの中には磁壁は入ってこない。
続いて、図3Cに示されているように、磁化自由層21の上に、層間絶縁層26が形成される。層間絶縁層26としては、例えば、シリコン酸化膜、シリコン窒化膜、低誘電率膜等が使用される。必要であれば、層間絶縁層26の成膜の後、CMP(chemical mechanical polishing)等によって層間絶縁層26が平坦化される。
続いて、図3Dに示されているように、磁化自由層21の磁化反転領域21cに開口するビアホール27が形成される。ビアホール27は、テーパーをつけて、即ち、その側壁が斜めであるように形成される。ビアホール27にテーパーが付けられることは、その後に形成される膜、特に、トンネルバリア層をビアホール27の底面に均一に形成するために有効である。
ビアホール27の形成の後、図3Eに示されているように、トンネルバリア層22、磁化固定層23、及びキャップ導電層24が順次に形成される。トンネルバリア層22は、非磁性の絶縁体、例えば、酸化マグネシウム(MgO)、酸化アルミニウム(AlO)、又は窒化アルミニウム(AlN)で形成される。磁化固定層23は、複数の膜(図示されない)の積層体で形成される。積層体のうちのトンネルバリア層22に接する第1層は、CoFe、CoFeB、NiFeのような強磁性体膜で形成される。第1層の上には、CoFe、CoFeB、NiFe等の強磁性体膜や、PtMn、IrMn、FeMn等の反強磁性体膜や、Ru等の非磁性体膜等が、必要に応じて順次に形成される。キャップ導電層24は、例えば、Ta、Cu、Ru、Al、TiN、Tiのような導電膜、又はそれらの積層体で形成される。一実施形態では、トンネルバリア層22、磁化固定層23、及びキャップ導電層24は、スパッタリングによって成膜される。キャップ導電層24は、スパッタリングによって形成された下地層と、メッキによって形成されたメッキ膜の積層体であってもよい。
キャップ導電層24の形成の後、図3Fに示されているように、キャップ導電層24、磁化固定層23、及びトンネルバリア層22の、ビアホール27の外部にある部分がCMPによって除去される。加工の後には、磁化固定層23、及びトンネルバリア層22は、ビアホール27の側壁及び底面を被覆しており、且つ、キャップ導電層24は、ビアホール27を埋め込んでいる。CMPの代わりにエッチバックが使用されることも可能であるが、加工時間を短縮するためには、CMPを用いることが好ましい。
キャップ導電層24と磁化固定層23とトンネルバリア層22の加工は、自己整合的に行われ、従って、リソグラフィー工程が必要ないことに留意されたい。キャップ導電層24と磁化固定層23とトンネルバリア層22の、ビアホール27の外部にある部分の除去は、CMPやエッチバックのように基板25の全面を加工する方法によって行うことができる。従って、リソグラフィー工程は不要である。図2B、図2Cに示された従来技術では、トンネルバリア層105、第2強磁性層106、及びキャップ層107の加工がレジストマスク112を用いて行われるため、リソグラフィー工程が必要である。これは、製造工程の数を増加させるため好ましくない。
続いて、図3Gに示されているように、上部配線28が形成される。上部配線28は、例えば、CuやAl系合金で形成される。Cuで上部配線28を形成する場合、上部配線28の形成は、例えば、ダマシン法によって行われる。一方、Al系合金で上部配線28を形成する場合、上部配線28の形成は、例えば、スパッタリングによってAl系合金膜が成膜された後、リソグラフィ及びエッチングによってAl系合金膜をパターニングすることによって行われる。
本実施形態のMRAMの製造方法によれば、磁化固定層23の加工の際に磁化自由層21が露出されないため、磁化自由層21のダメージを低減させることができる。
加えて、上記のMRAMの製造方法によれば、キャップ導電層24と磁化固定層23とトンネルバリア層22の加工が自己整合的に行われ、リソグラフィー工程が不要である。従って、製造工程の数の増加を抑制することができる。
上記のMRAMの製造方法によって形成された図3Gの構造は、磁化固定層が磁化自由層に印加するバイアス磁界を低減させるためにも有効である。磁化固定層が発生するバイアス磁界は、磁化自由層の磁化反転に影響を与える。例えば、バイアス磁界が印加されると、磁化自由層の磁化曲線が非対称になる、即ち、磁化の反転に必要な書き込み電流の大きさが磁化の方向に依存して非対称になるため好ましくない。図3Gの構造は、磁化固定層の端が磁化自由層から膜面に対して垂直方向に離れているため、磁化固定層の端から磁化自由層の距離が長くなり、磁化固定層が磁化自由層に印加するバイアス磁界を有効に低減させる。
上述の製造方法は、製造工程の数の増加を抑制しながら、磁気自由層21のダメージを低減させるために有効である。しかしながら、キャップ導電層24、磁化固定層23、及びトンネルバリア層22をCMPによって加工する場合には、スラリー液又は洗浄液により、トンネルバリア層22や磁化固定層23が腐食する可能性がある。以下では、トンネルバリア層22や磁化固定層23の腐食を防ぐための変形例について説明する。
トンネルバリア層22や磁化固定層23の腐食を防ぐための第1の変形例では、図4Aに示されているように、CMPによるキャップ導電層24の加工が、磁化固定層23及びトンネルバリア層22が露出する前に停止される。続いて、図4Bに示されているように、エッチバックによりキャップ導電層24、磁化固定層23、及びトンネルバリア層22が、ビアホール27の内部にある部分のみが残存するように加工される。このような工程によれば、トンネルバリア層22や磁化固定層23がCMPで使用されるスラリー液又は洗浄液に曝されないので、トンネルバリア層22や磁化固定層23の腐食を防ぐことができる。
第2の変形例では、図4Cに示されているように、テーパーが付けられたテーパー部分37aと基板25に対して垂直な垂直部分37bとを有するビアホール37が、磁化自由層21を露出するように形成される。テーパー部分37aは、磁化自由層21に隣接して下方に位置しており、垂直部分37bはテーパー部分37aの上側に隣接して位置している。このような形状のビアホール37は、層間絶縁層26を垂直にエッチングした後、テーパーがつくような条件で層間絶縁層26をエッチングすることによって形成可能である。
ビアホール37の形成の後、図4Dに示されているように、トンネルバリア層22及び磁化固定層23が成膜される。トンネルバリア層22及び磁化固定層23は、例えばロングスロースパッタ法のように、ビアホール37の底面37c及びテーパー部分37aに堆積しやすく、垂直部分37bに堆積しにくい条件で形成される。スパッタリング条件を最適化すれば、トンネルバリア層22及び磁化固定層23は、ビアホール37の垂直部分37bに殆ど形成されない。図4Dでは、トンネルバリア層22及び磁化固定層23のうち、ビアホール37の垂直部分37bを被覆する部分は、極めて薄いため図示されていない。
続いて、図4Eに示されているように、キャップ導電層24が、基板25の全面にビアホール37を埋めるように形成された後、トンネルバリア層22、磁化固定層23、及びキャップ導電層24のうち、ビアホール37の外部にある部分がCMPによって除去される。
このような工程によれば、トンネルバリア層22、磁化固定層23のうちCMPで使用されるスラリー液又は洗浄液に曝されるのは、垂直部分37bを被覆する極めて薄い部分のみであるため、腐食が起こりにくい。
図5に示されているように、ビアホール27(又は37)の底面の幅が、磁化自由層21の磁化反転領域21cの幅よりも大きくてもよい。ここで、ビアホール27(又は37)及び磁化反転領域21の「幅」とは、磁化反転領域21の磁化容易軸の方向に垂直な方向の寸法をいうことに留意されたい。このような構成は、特に、微細化が進んだ(即ち、集積度が高い)MRAMの実現に好適である。スピン偏極電流による反転を行うためには、磁化反転領域21の幅を細くする必要がある。磁化反転領域21の幅が細い場合にビアホール27(又は37)の底面の幅が磁化自由層21の磁化反転領域21cの幅よりも大きいことを許容することは、レイアウトの自由度を向上させ、集積度の向上に有効である。
以上には、磁化自由層21にビアホール27を開口する実施形態が述べられているが、図6に示されているように、磁化自由層21の上にトンネルバリア層22が形成され、そのトンネルバリア層22にビアホール27が開口されてもよい。この場合、磁化自由層21とトンネルバリア層22との積層体が形成された後、その積層体が凹型にパターニングされる。その後、層間絶縁層26が形成され、その層間絶縁層26に、底面でトンネルバリア層22を露出するビアホール27が形成される。続いて、磁化固定層23、及びキャップ導電層24が成膜され、その後、磁化固定層23、及びキャップ導電層24のうちビアホール27の外部にある部分が例えばCMPによって除去される。図6は、磁化固定層23、及びキャップ導電層24の加工が終わった後の、MRAMの断面の構造を示している。このような製造方法でも、製造工程の数の増大を抑制しながら、磁化固定層23の加工の際に磁化自由層21が露出されないため、磁化自由層21のダメージを低減させることができる。なお、図6の本実施形態においても、(図4Dのビアホール37と同様に)ビアホール27が、テーパーがつけられたテーパー部分と基板に垂直な垂直部分とで構成されてよいことは、当業者には自明的であろう。
11:磁化自由層
11a、11b:磁化固定領域
11c:磁化反転領域
12:トンネルバリア層
13:磁化固定層
14:キャップ導電層
15:基板
21:磁化自由層
21a、21b:磁化固定領域
21c:磁化反転領域
22:トンネルバリア層
23:磁化固定層
24:キャップ導電層
25:基板
26:層間絶縁層
27、37:ビアホール
37a:テーパー部分
37b:垂直部分
37c:底面
101:基板
102:反強磁性体層
103:第1強磁性体層
104:加工停止層
105:トンネルバリア層
106:第2強磁性体層
107:キャップ層
108:酸化シリコン層
111:開口
112:レジストマスク
11a、11b:磁化固定領域
11c:磁化反転領域
12:トンネルバリア層
13:磁化固定層
14:キャップ導電層
15:基板
21:磁化自由層
21a、21b:磁化固定領域
21c:磁化反転領域
22:トンネルバリア層
23:磁化固定層
24:キャップ導電層
25:基板
26:層間絶縁層
27、37:ビアホール
37a:テーパー部分
37b:垂直部分
37c:底面
101:基板
102:反強磁性体層
103:第1強磁性体層
104:加工停止層
105:トンネルバリア層
106:第2強磁性体層
107:キャップ層
108:酸化シリコン層
111:開口
112:レジストマスク
Claims (10)
- 基板と、
前記基板の上方に形成された磁化自由層と、
前記磁化自由層を被覆し、且つ、前記磁化自由層を底面で露出するビアホールが形成された層間絶縁層と、
前記ビアホールの内部に、前記ビアホールの底面で前記磁化自由層に接触するように形成されたトンネルバリア層と、
前記ビアホールの内部に、且つ、前記トンネルバリア層の上に形成された磁化固定層
とを具備する
磁気ランダムアクセスメモリ。 - 基板と、
前記基板の上方に形成された磁化自由層と、
前記磁化自由層の上に形成されたトンネルバリア層と、
前記トンネルバリア層を被覆し、且つ、前記トンネルバリア層を底面で露出するビアホールが形成された層間絶縁層と、
前記ビアホールの内部に、前記ビアホールの底面で前記トンネルバリア層に接触するように形成された磁化固定層
とを具備する
磁気ランダムアクセスメモリ。 - 請求項1又は請求項2に記載の磁気ランダムアクセスメモリであって、
前記磁化固定層の上に形成され、前記ビアホールを埋め込むキャップ導電層を更に具備する
磁気ランダムアクセスメモリ。 - 請求項1又は請求項2に記載の磁気ランダムアクセスメモリであって、
前記ビアホールは、
前記磁化自由層に隣接し、テーパーが付けられているテーパー部分と、
前記テーパー部分に隣接し、前記基板に対して垂直な垂直部分
とを含む
磁気ランダムアクセスメモリ。 - 請求項1〜4のいずれかに記載の磁気ランダムアクセスメモリであって、
前記磁化自由層は、
磁化が反転可能に形成された磁化反転領域と、
磁化が固定され、前記磁化反転領域にスピン偏極電子を注入する磁化固定領域
とを含む
磁気ランダムアクセスメモリ。 - 請求項5に記載の磁気ランダムアクセスメモリであって、
前記ビアホールの幅が、前記磁化反転領域の幅よりも大きい
磁気ランダムアクセスメモリ。 - 基板の上方に磁化自由層を形成する工程と、
前記磁化自由層を被覆する層間絶縁層を形成する工程と、
前記層間絶縁層に、前記磁化自由層を底面で露出するビアホールを形成する工程と、
非磁性絶縁層と、強磁性体膜を含む磁性層と、導電層とを、前記磁化自由層及び前記層間絶縁層を被覆するように順次に形成する工程
前記非磁性絶縁層と前記磁性層と前記導電層の前記ビアホールの外部にある部分を除去することにより、トンネルバリア層と磁化固定層とキャップ層とを前記ビアホールの内部に形成する工程
とを具備する
磁気ランダムアクセスメモリの製造方法。 - 請求項7に記載の磁気ランダムアクセスメモリの製造方法であって、
前記非磁性絶縁層と前記磁性層と前記導電層の前記ビアホールの外部にある部分の除去は、下記一連の工程:
前記絶縁層と前記磁性層とが露出しないように、前記導電層の上部をCMPによって除去する工程、及び
前記絶縁層と前記磁性層と前記導電層の残存部分のうち、前記ビアホールの外部に位置する部分をエッチバックによって除去する工程
を含むプロセスによって行われる
磁気ランダムアクセスメモリの製造方法。 - 請求項7に記載の磁気ランダムアクセスメモリの製造方法であって、
前記ビアホールは、前記磁化自由層に隣接し、テーパーが付けられているテーパー部分と、前記テーパー部分に隣接し、前記基板に対して垂直な垂直部分とを含むように形成される
磁気ランダムアクセスメモリの製造方法。 - 基板の上方に磁化自由層を形成する工程と、
前記磁化自由層の上にトンネルバリア層を形成する工程と、
前記磁化自由層と前記トンネルバリア層とを被覆する層間絶縁層を形成する工程と、
前記層間絶縁層に、前記トンネルバリア層を底面で露出するビアホールを形成する工程と、
強磁性体膜を含む磁性層と導電層とを、前記磁化自由層及び前記層間絶縁層を被覆するように順次に形成する工程
前記磁性層と前記導電層の前記ビアホールの外部にある部分を除去することにより、磁化固定層とキャップ層とを前記ビアホールの内部に形成する工程
とを具備する
磁気ランダムアクセスメモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059026A JP2008226919A (ja) | 2007-03-08 | 2007-03-08 | 磁気ランダムアクセスメモリ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059026A JP2008226919A (ja) | 2007-03-08 | 2007-03-08 | 磁気ランダムアクセスメモリ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008226919A true JP2008226919A (ja) | 2008-09-25 |
Family
ID=39845228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007059026A Withdrawn JP2008226919A (ja) | 2007-03-08 | 2007-03-08 | 磁気ランダムアクセスメモリ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008226919A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205928A (ja) * | 2009-03-03 | 2010-09-16 | Renesas Electronics Corp | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 |
KR101015144B1 (ko) * | 2008-08-07 | 2011-02-16 | 주식회사 하이닉스반도체 | 자기터널접합 장치 제조방법 |
JP2012009535A (ja) * | 2010-06-23 | 2012-01-12 | Nec Corp | 磁壁移動素子及びその製造方法 |
JP2012039009A (ja) * | 2010-08-10 | 2012-02-23 | Renesas Electronics Corp | 半導体装置、および、半導体装置の製造方法 |
JP2012043854A (ja) * | 2010-08-16 | 2012-03-01 | Fujitsu Semiconductor Ltd | 磁気トンネル接合素子及びその製造方法 |
JP5472821B2 (ja) * | 2008-12-19 | 2014-04-16 | 日本電気株式会社 | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 |
US9236563B2 (en) | 2013-09-09 | 2016-01-12 | Yutaka Hashimoto | Magnetic memory device and method of manufacturing the magnetic memory device |
US9570670B2 (en) | 2012-07-20 | 2017-02-14 | Samsung Electronics Co., Ltd. | Magnetic device and method of fabricating the same |
US9786764B2 (en) | 2014-11-19 | 2017-10-10 | Samsung Electronics Co., Ltd. | Fin-FET semiconductor device with a source/drain contact having varying different widths |
CN108574042A (zh) * | 2018-06-12 | 2018-09-25 | 美新半导体(无锡)有限公司 | 一种单芯片单轴或多轴磁阻传感器及其制造方法 |
-
2007
- 2007-03-08 JP JP2007059026A patent/JP2008226919A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101015144B1 (ko) * | 2008-08-07 | 2011-02-16 | 주식회사 하이닉스반도체 | 자기터널접합 장치 제조방법 |
JP5472821B2 (ja) * | 2008-12-19 | 2014-04-16 | 日本電気株式会社 | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 |
JP2010205928A (ja) * | 2009-03-03 | 2010-09-16 | Renesas Electronics Corp | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 |
US8796793B2 (en) | 2009-03-03 | 2014-08-05 | Renesas Electronics Corporation | Magnetoresistive element, magnetic random access memory and method of manufacturing the same |
JP2012009535A (ja) * | 2010-06-23 | 2012-01-12 | Nec Corp | 磁壁移動素子及びその製造方法 |
JP2012039009A (ja) * | 2010-08-10 | 2012-02-23 | Renesas Electronics Corp | 半導体装置、および、半導体装置の製造方法 |
JP2012043854A (ja) * | 2010-08-16 | 2012-03-01 | Fujitsu Semiconductor Ltd | 磁気トンネル接合素子及びその製造方法 |
US9570670B2 (en) | 2012-07-20 | 2017-02-14 | Samsung Electronics Co., Ltd. | Magnetic device and method of fabricating the same |
US9236563B2 (en) | 2013-09-09 | 2016-01-12 | Yutaka Hashimoto | Magnetic memory device and method of manufacturing the magnetic memory device |
US9786764B2 (en) | 2014-11-19 | 2017-10-10 | Samsung Electronics Co., Ltd. | Fin-FET semiconductor device with a source/drain contact having varying different widths |
CN108574042A (zh) * | 2018-06-12 | 2018-09-25 | 美新半导体(无锡)有限公司 | 一种单芯片单轴或多轴磁阻传感器及其制造方法 |
CN108574042B (zh) * | 2018-06-12 | 2024-03-12 | 美新半导体(无锡)有限公司 | 一种单芯片单轴或多轴磁阻传感器及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008226919A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
US7919826B2 (en) | Magnetoresistive element and manufacturing method thereof | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
US20060163196A1 (en) | Method for producing magnetic memory device | |
US20170155041A1 (en) | Armature-clad mram device | |
JP2010245106A (ja) | 磁気記憶装置 | |
US20160260772A1 (en) | Semiconductor device and method of manufacturing same | |
JP2010205928A (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
JP6628015B2 (ja) | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ | |
JP4138254B2 (ja) | 記憶セル構造、およびこれを製造する方法 | |
JP2011210830A (ja) | 磁気記憶素子および磁気記憶装置 | |
JP2008171882A (ja) | 記憶素子及びメモリ | |
US6617658B2 (en) | Semiconductor memory device including magneto resistive element | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
JP2002538614A5 (ja) | ||
JP5472830B2 (ja) | 強磁性ランダムアクセスメモリ | |
JP6658982B2 (ja) | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ | |
JP2004296859A (ja) | 磁気記録素子及び磁気記録素子の製造方法 | |
JP2007053143A (ja) | 記憶素子、メモリ | |
JP2003249630A (ja) | 磁気記憶装置及びその製造方法 | |
JP3935049B2 (ja) | 磁気記憶装置及びその製造方法 | |
JP2004193579A (ja) | 磁気記憶装置及びその製造方法 | |
US8248846B2 (en) | Magnetic memory device, and manufacturing method thereof | |
KR20120094396A (ko) | 반도체 장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |