JP2010245106A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2010245106A
JP2010245106A JP2009089207A JP2009089207A JP2010245106A JP 2010245106 A JP2010245106 A JP 2010245106A JP 2009089207 A JP2009089207 A JP 2009089207A JP 2009089207 A JP2009089207 A JP 2009089207A JP 2010245106 A JP2010245106 A JP 2010245106A
Authority
JP
Japan
Prior art keywords
magnetic
layer
die
magnetic shield
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009089207A
Other languages
English (en)
Other versions
JP5470602B2 (ja
JP2010245106A5 (ja
Inventor
Takeharu Kuroiwa
丈晴 黒岩
Masayoshi Taruya
政良 多留谷
Takashi Osanaga
隆志 長永
Yutaka Takada
裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009089207A priority Critical patent/JP5470602B2/ja
Priority to US12/728,885 priority patent/US8492881B2/en
Publication of JP2010245106A publication Critical patent/JP2010245106A/ja
Publication of JP2010245106A5 publication Critical patent/JP2010245106A5/ja
Application granted granted Critical
Publication of JP5470602B2 publication Critical patent/JP5470602B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】ＭＲＡＭの情報の記録動作時における安定動作と、記録情報の安定保持とを可能にした磁気記憶装置を提供する。
【解決手段】ダイ１１０は、基板と、第１および第２配線と、磁気記憶素子と、第１の磁気シールド構造とを有する。第１の磁気シールド構造は、平面視において磁気記憶素子を覆うように形成されている。第２および第３の磁気シールド構造１１３、１１４は、厚み方向においてダイ１１０を挟んでいる。リードフレーム部材１１２は、ダイ１１０が実装され、かつ強磁性体を含有する。リードフレーム部材１１２は平面視においてダイ１１０の一部のみと重複している。
【選択図】図４

Description

本発明は、磁気記憶装置に関し、特にリードフレーム部材を有する磁気記憶装置に関する。
磁気抵抗（ＭＲ：Magnetoresistive）効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッドなどに利用されている。特に、非常に大きな磁気抵抗効果を示す巨大磁気抵抗（ＧＭＲ：Giant Magnetoresistance）効果材料として、Ｆｅ／Ｃｒ、Ｃｏ／Ｃｕなどの人工格子膜などが非特許文献１、２で紹介されている。
また、強磁性層間の交換結合作用がなくなる程度の厚さの非磁性金属層を持つ、強磁性層／非磁性層／強磁性層／反強磁性層からなる積層構造を用いた磁気抵抗効果素子が提案されている。この素子では、強磁性層と反強磁性層とが交換結合されて、その強磁性層の磁気モーメントが固定され、他方の強磁性層の磁化のみが外部磁場で容易に反転できるようにされている。これが、いわゆるスピンバルブ膜として知られている素子である。この素子では、２つの強磁性層間の交換結合が弱いために小さな磁場で磁化反転できる。このため、スピンバルブ膜は上記交換結合膜に比べて高感度の磁気抵抗素子を提供することができる。ここで反強磁性層に用いる材料としては、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎなどがある。このスピンバルブ膜は、高密度磁気記録用再生ヘッドに用いられており、使用の際には膜面内方向に電流が流される。
一方、膜面に対して垂直方向に電流を流す垂直磁気抵抗効果を利用しても磁気抵抗効果が得られることが、非特許文献３に示されている。
さらには、強磁性トンネル接合によるトンネル磁気抵抗（ＴＭＲ：Tunneling Magneto-Resistive）効果も非特許文献４に示されている。このトンネル磁気抵抗は、強磁性層／絶縁層／強磁性層からなる３層膜において、外部磁界によって２つの強磁性層の磁化の向きを互いに平行あるいは反平行にすることにより、膜面垂直方向のトンネル電流の大きさが異なることを利用したものである。
近年では、ＧＭＲおよびＴＭＲ素子を、不揮発性磁気記憶半導体装置（ＭＲＡＭ：Magnetic Rrandom Aaccess Memory）に利用する研究が、たとえば非特許文献５〜６に示されている。
ＭＲＡＭへ利用する場合には、ＧＭＲおよびＴＭＲ素子をマトリックス状に配置し、別に設けられた配線に電流が流されることで磁界が印加され、各素子を構成する２つの磁性層が互いに平行、反平行に制御されることにより、"１"、"０"が記録される。読み出しはＧＭＲやＴＭＲ効果を利用して行なわれる。
現在では、主としてＴＭＲ素子を用いるＭＲＡＭが検討されている。これは、ＴＭＲ素子を利用したＭＲＡＭは、室温でＭＲ変化率（ＭＲ比）が２０％以上と大きく、かつトンネル接合における抵抗が大きいので、より大きな出力電圧が得られることによる。また、ＴＭＲ素子を利用したＭＲＡＭでは、読み出し時には磁化反転をする必要がなく、それだけ小さい電流で読み出しが可能である。このためＴＭＲ素子を利用したＭＲＡＭは高速書き込み・読み出し可能な低消費電力型の不揮発性半導体記憶装置として期待されている。
ＭＲＡＭの書き込み動作においては、ＴＭＲ素子における強磁性層の磁気特性が制御されることが望まれる。具体的には、非磁性層を挟む２つの強磁性層の相対的な磁化方向について平行・反平行に制御する技術、および所望のセルにおける一方の磁性層を確実かつ効率的に磁化反転する技術が望まれる。非磁性層を挟む２つの強磁性層の相対的な磁化方向を交差する２つの配線を用いて膜面内において均一に平行・反平行に制御する技術は、たとえば特許文献１、３、４に示されている。
特許文献３によれば、ＭＲＡＭのメモリセルには、交差する２つの配線層と、磁気記憶素子と、トランジスタ素子と、磁気記憶素子およびトランジスタ素子を電気的に接続する接続部材とが必要とされる。磁気記憶素子は、強磁性体である記録層と、固着層と、記録層および固着層に挟まれた非磁性層とを有している。
またＭＲＡＭでは、高集積化のためにセルの微細化が実施された場合、磁性層の膜面方向の大きさに依存して反磁界により反転磁界が増大する。これにより書き込み時に大きな磁界が必要となり、消費電力も増大する。このため、特許文献２、５、６に示されるように強磁性層の形状を最適化し、磁化方向の制御を容易にする技術が提案されている。
この磁化方向の制御は、選択された交差する２つの配線層に電流が流されることで生みだされる合成磁界によって、特定の磁気記憶素子の記録層について選択的に行なわれる。
なお、近年では、上述のような配線電流磁界を利用する動作方式の他に、磁化方向の制御方式として、スピン偏極した電子を記録層に注入することで記録層の磁化を反転するスピン注入方式や、スピン偏極した電子の流れ（スピン偏極電流）で記録層領域に形成されている磁壁を駆動して磁化方向を制御する磁壁移動方式なども提案されている。
特開平１１−２７３３３７号公報 特開２００２−２８０６３７号公報 特開２０００−３５３７９１号公報 米国特許第６，００５，８００号明細書 特開２００４−２９６８５８号公報 米国特許第６，５７０，７８３号明細書 特開２００５−３１０９７１号公報 特開２００５−３４０２３７号公報 特開２００４−２００１８５号公報
D. H. Mosca et al., "Oscillatory interlayer coupling and giant magnetoresistance in Co/Cu multilayers", Journal of Magnetism and Magnetic Materials 94 (1991) pp.L1-L5 S. S. P. Parkin et al., "Oscillatory Magnetic Exchange Coupling through Thin Copper Layers", Physical Review Letters, vol.66, No.16, 22 April 1991, pp.2152-2155 W. P. Pratt et al., "Perpendicular Giant Magnetoresistances of Ag/Co Multilayers", Physical Review Letters, vol.66, No.23, 10 June 1991, pp.3060-3063 T. Miyazaki et al., "Giant magnetic tunneling effect in Fe/Al2O3/Fe junction", Journal of Magnetism and Magnetic Materials 139 (1995), pp.L231-L234 S. Tehrani et al., "High density submicron magnetoresistive random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5822-5827 S. S. P. Parkin et al., "Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5828-5833
ＭＲＡＭでは、いずれの方式においても記録層の磁化方向によって情報を記録しているため、動作時および非動作時の如何を問わず、外部から一定以上の大きさを有する擾乱磁界を受けることで記録層の磁化方向が変化してしまい、記録情報が失われるという問題があった。特に、情報を記録するための動作時においては、選択素子およびその近傍に流れている電流によって、記録層の磁化方向を反転させる方向に磁界が発生しているため、記録層の磁化方向と同じ面内方向については、外部からのわずかな擾乱磁界であっても影響を受け、動作不良や記録情報の消失が生じやすい。この問題の解決にはＭＲＡＭのメモリセル領域において擾乱磁界が、８０Ａ／ｍ（１エルステッド）以下、すなわち地磁気レベルに低減される必要があった。
たとえば、特許文献８、特許文献９には、擾乱磁界からメモリセルをシールドする構造が開示されているが、いずれの場合も、日常で発生し得る８ｋＡ／ｍ（１００エルステッド）以上の擾乱磁界を、メモリセル内部において地磁気レベルの磁界にまで低減できておらず、十分な磁気シールド構造とは言えなかった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ＭＲＡＭの情報の記録動作時における安定動作と、記録情報の安定保持とを可能にした磁気記憶装置を提供することである。
本発明の磁気記憶装置は、ダイと、第２および第３の磁気シールド構造と、リードフレーム部材とを有する。ダイは、基板と、第１および第２配線と、磁気記憶素子と、第１の磁気シールド構造とを有する。第１配線は、基板上に設けられ、一の方向に延びる部分を有する。第２配線は、基板上に設けられ、平面視において第１配線と交差し、かつ基板の厚み方向において第１配線と間隔を空けて配置されている。磁気記憶素子は、第１および第２配線が間隔を空けて互いに交差する領域において第１および第２配線に少なくとも一部が挟まれている。第１の磁気シールド構造は、平面視において磁気記憶素子を覆うように形成されている。第２および第３の磁気シールド構造は、厚み方向においてダイを挟んでいる。リードフレーム部材は、ダイが実装され、かつ強磁性体を含有する。リードフレーム部材は平面視においてダイの一部のみと重複している。
本発明の磁気記憶装置によれば、記録層磁化方向と同じ面内方向の擾乱磁界を抑制し、安定した情報記録動作と記憶情報の保持が可能となる。
本発明の一実施の形態における磁気記憶装置のメモリセルの回路図である。 本発明の一実施の形態における磁気記憶装置のＭＲＡＭダイの構成を概略的に示す断面図である。 本発明の一実施の形態における磁気記憶装置の磁気記憶素子の構成を概略的に示す断面図である。 本発明の一実施の形態における磁気記憶装置の構成を概略的に示す平面図（Ａ）と、図４（Ａ）の線ＩＶＢ−ＩＶＢに沿う概略断面図（Ｂ）と、図４（Ｂ）の一部拡大図（Ｃ）とである。 本発明の一実施の形態における磁気記憶装置のリードフレーム部材の構成を概略的に示す部分平面図である。 本発明の一実施の形態におけるＭＲＡＭダイと、２つの磁気シールド板と、ダイパッドとのレイアウトを概略的に示す平面図（Ａ）、および図６（Ａ）の線ＶＩＢ−ＶＩＢに沿う磁気シールド板の概略断面図である。 本発明の一実施の形態における磁気記憶装置のＭＲＡＭダイの製造方法の第１工程を示す概略断面図である。 本発明の一実施の形態における磁気記憶装置のＭＲＡＭダイの製造方法の第２工程を示す概略断面図である。 本発明の一実施の形態における磁気記憶装置のＭＲＡＭダイの製造方法の第３工程を示す概略断面図である。 本発明の一実施の形態における磁気記憶装置のＭＲＡＭダイの製造方法の第４工程を示す概略断面図である。 本発明の一実施の形態における磁気記憶装置のＭＲＡＭダイの製造方法の第５工程を示す概略断面図である。 本発明の一実施の形態における磁気記憶装置のメモリセル領域のレイアウトを概略的に示す部分平面図（Ａ）、その第１変形例を示す図（Ｂ）、およびその第２変形例を示す図（Ｃ）である。 図２のメモリセル領域の構成の変形例を概略的に示す断面図である。 本発明の一実施の形態における磁気記憶装置の製造方法の第１工程を概略的に示す平面図である。 本発明の一実施の形態における磁気記憶装置の製造方法の第２工程を概略的に示す平面図である。 本発明の一実施の形態における磁気記憶装置と、比較例の磁気記憶装置との各々におけるメモリセル領域の磁界強度の一例を示すグラフである。 図４（Ｃ）の構成の変形例を示す図である。 図６（Ａ）のレイアウトの第１変形例を示す図（Ａ）、および図６（Ｂ）の磁気シールド板の第１変形例を示す図（Ｂ）である。 図６（Ａ）のレイアウトの第２変形例を示す図（Ａ）、および図６（Ｂ）の磁気シールドの第２変形例を示す図（Ｂ）である。 図６（Ａ）のレイアウトの第３変形例を示す図（Ａ）、および図６（Ｂ）の磁気シールドの第３変形例を示す図（Ｂ）である。
以下、本発明の一実施の形態について図に基づいて説明する。
（メモリセルの回路と構造）
まず、本発明の実施の形態における磁気記憶装置に関し、磁気記憶装置のメモリセルの回路について説明する。
図１を参照して、磁気記憶装置では、１つのメモリセルＭＣ（点線枠内）は、素子選択用トランジスタＴＲと磁気記憶素子（強磁性トンネル接合素子）ＭＭとから構成されている。メモリセルＭＣはマトリクス状に複数形成されている。
その磁気記憶素子ＭＭに対して、情報の記録と読み取りを行なうためのライト線ＷＴとビット線ＢＬと（第１および第２配線）が交差する。ライト線ＷＴは、一方向（たとえば列）に並んで配置された磁気記憶素子ＭＭに沿って延びているが、磁気記憶素子ＭＭとは電気的には接続されていない。また、スピン偏極電子で磁化方向を制御する方式のＭＲＡＭではＷＴそのものが不要である。ビット線ＢＬは、他方向（たとえば行）に並んで配置された磁気記憶素子ＭＭのそれぞれの一端の側に電気的に接続されている。
磁気記憶素子ＭＭの他端の側は、素子選択用トランジスタＴＲのドレイン側と電気的に接続されている。一方向に並んで配置された複数の素子選択用トランジスタＴＲのそれぞれのゲートが、ワード線ＷＤによって互いに電気的に接続されており、ビット線ＢＬとは交差している。また、他方向に並んで配置された複数の素子選択用トランジスタＴＲのそれぞれのソース側が、ソース線ＳＬによって電気的に接続されている。
次に、本実施の形態における磁気記憶装置のメモリセル構造について説明する。
図２を参照して、半導体基板１１におけるメモリセル領域ＭＲでは、素子分離絶縁膜１２によって区切られた素子形成領域の表面（半導体基板１１の表面）に素子選択用トランジスタＴＲが形成されている。素子選択用トランジスタＴＲは、ドレイン領域Ｄと、ソース領域Ｓと、ゲート電極本体Ｇとを主に有している。ドレイン領域Ｄおよびソース領域Ｓは、互いに所定の距離を開け半導体基板１１の表面に形成されている。ドレイン領域Ｄおよびソース領域Ｓは、互いに所定導電型の不純物領域から形成されている。ゲート電極本体Ｇは、ドレイン領域Ｄおよびソース領域Ｓに挟まれる領域上にゲート絶縁膜ＧＩを介在して形成されている。ゲート電極本体Ｇの側壁は、サイドウォール状の側壁絶縁膜ＳＩによって覆われている。
素子選択用トランジスタＴＲを覆うように層間絶縁膜１３が形成されている。この層間絶縁膜１３にはその上面からドレイン領域Ｄに達する孔が設けられている。この孔内には接続部材１４が形成されている。層間絶縁膜１３上には、層間絶縁膜１５が形成されている。この層間絶縁膜１５にはその上面から接続部材１４に達する孔と層間絶縁膜１３に達する孔とが形成されている。これらの孔の各々にはライト線ＷＴと接続部材１６とが形成されている。その接続部材１６は、接続部材１４によってドレイン領域Ｄと電気的に接続されている。なお、スピン偏極電子で磁化方向を制御するＭＲＡＭではライト線ＷＴは形成しなくても良い。
ライト線ＷＴと接続部材１６とを覆うように、層間絶縁膜１３上に層間絶縁膜１７が形成されている。この層間絶縁膜１７にはその上面から接続部材１６に達する孔が設けられている。この孔内には接続部材１８が形成されている。層間絶縁膜１７上には導電層１９と、磁気記憶素子ＭＭとが形成されている。その導電層１９は接続部材１８、１６、１４によってドレイン領域Ｄと電気的に接続されている。図２では、磁気記憶素子ＭＭはライト線ＷＴの上方向に配置されるよう図示しているが、スピン偏極電子で磁化方向を制御するＭＲＡＭなど、ライト線ＷＴを必要としない方式についてはこの限りでない。
磁気記憶素子ＭＭは磁気抵抗効果素子であり、図３に示すように、下から順に積層された、固着層１と、非磁性層であるトンネル絶縁層２と、記録層３とを有している。固着層１は、導電層１９に接するように形成されている。固着層１では、磁化の方向が固定されている。また、記録層３では、所定の配線（たとえばビット線ＢＬ）に流れる電流によって生じる磁界やスピン偏極した電子の注入によって磁化方向が変化する。
磁気記憶素子ＭＭを覆うように保護膜２０および／または層間絶縁膜２１が形成されている。保護膜２０を用いる場合は、その上に層間絶縁膜２１が形成されている。この保護膜２０および層間絶縁膜２１には、これらの膜２０、２１を貫通して記録層３に達する孔が設けられている。この孔内には、接続部材２３が形成されている。層間絶縁膜２１上には、ビット線ＢＬが形成されている。このビット線ＢＬは、接続部材２３によって磁気記憶素子ＭＭに電気的に接続されている。
さらに、ビット線ＢＬを覆うように層間絶縁膜２６が形成されている。その層間絶縁膜２６上には、軟磁性薄膜からなる磁気シールド層１０１（第１の磁気シールド構造）が形成されている。
論理回路領域ＲＲでは、論理回路を構成するトランジスタＴＲＡが形成されている。このトランジスタＴＲＡは、半導体基板１１の表面に互いに所定の距離を置いて形成された１対のソース／ドレイン領域Ｓ／Ｄと、その１対のソース／ドレイン領域Ｓ／Ｄに挟まれる領域上にゲート絶縁膜ＧＩを介して形成されたゲート電極Ｇとを有している。ゲート電極Ｇの側壁は、サイドウォール状の側壁絶縁膜ＳＩによって覆われている。
このトランジスタＴＲＡの上には所定の配線層１６、２５、２９とその各配線層１６、２５、２９を電気的に接続する為の接続部材１４、２３、２７と層間絶縁膜１３、１５、１７、２１、２４、２６、２８とが形成されている。
（メモリセルの動作）
次に、メモリセルの動作について、図２に示す構造を例として説明する。
図２を参照して、読み出し動作は、特定のメモリセルの磁気記憶素子ＭＭに所定の電流を流し、磁化の向きによる抵抗値の違いを検知することによって行われる。まず、特定のメモリセルの選択用トランジスタＴＲがＯＮ状態とされて、所定のセンス信号がビット線ＢＬから特定の磁気記憶素子ＭＭを経て、接続部材１８、１６、１４および選択用トランジスタＴＲを介してソース線ＳＬに伝わる。
このとき、磁気記憶素子ＭＭにおける記録層３と固着層１の磁化の向きが同じ向き（平行）の場合では抵抗値が相対的に低く、記録層３と固着層１の磁化の向きが互いに反対向き（反平行）の場合では抵抗値が相対的に高くなる。トンネル磁気抵抗効果素子は、記録層３と固着層１との各磁化方向が平行の場合には抵抗値が小さくなり、かつ記録層３と固着層１との各磁化方向が反平行の場合には抵抗値が大きくなる特性を有している。
これにより、磁気記憶素子ＭＭの磁化の向きが平行の場合では、ソース線ＳＬに流れるセンス信号の強度は所定の参照メモリセルの信号強度より大きくなる。一方、磁気記憶素子ＭＭの磁化の向きが反平行の場合では、センス信号の強度は所定の参照メモリセルの信号強度より小さくなる。こうして、センス信号の強度が所定の参照メモリセルの信号強度よりも大きいか小さいかによって、特定のメモリセルに書き込まれた情報が「０」であるか「１」であるかが判定されることになる。
書き込み（書き換え）動作については、ビット線ＢＬとライト線ＷＴに所定の電流を流し、磁気記憶素子ＭＭを磁化（磁化反転）することによって行われる。まず、選択されたビット線ＢＬとライト線ＷＴのそれぞれに所定の電流を流すことによってビット線ＢＬとライト線ＷＴのまわりにはそれぞれ電流の流れの方向に対応した磁界が生じる。選択されたビット線ＢＬとライト線ＷＴとが交差する領域に位置する磁気記憶素子ＭＭには、ビット線ＢＬを流れる電流によって生じた磁界とライト線ＷＴを流れる電流によって生じた磁界との合成磁界が作用することになる。
このとき、その合成磁界によって、磁気記憶素子ＭＭの記録層３が固着層１の磁化の方向と同じ向きに磁化される態様と、記録層３が固着層１の磁化の方向とは反対の向きに磁化される態様とがある。こうして、記録層３と固着層１の磁化の向きが同じ向き（平行）の場合と互いに反対向き（反平行）の場合とが実現されて、この磁化の向きが「０」または「１」に対応する情報として記録されることになる。
（磁気記憶装置の構造）
図４（Ａ）および（Ｂ）を参照して、本実施の形態の磁気記憶装置１００は、モールドパッケージ１１５（モールド構造）と、ダイパッド１１２と、リード１１１と、ワイヤ１１６と、上述のメモリセル構造を有するＭＲＡＭダイ１１０と、磁気シールド板１１３、１１４（第２および第３の磁気シールド構造）とで主に構成される。ダイパッド１１２とは、図５に示すリードフレーム部材において、ＭＲＡＭダイ１１０が実装される部分である。
モールドパッケージ１１５は、たとえば封止用の樹脂からなり、ＭＲＡＭダイ１１０を含む構造を封止している。
ダイパッド１１２およびリード１１１は金属部材である。この金属部材は、たとえばＦｅ、Ｎｉ、Ｃｏなどの強磁性材料、またはこれら強磁性材料を主成分とする合金材料からなり、表面が別の金属材料によってメッキ加工されていてもよい。あるいはこの金属部材は、Ｃｕなどの非磁性材料からなり、表面が上記の強磁性材料または合金材料によってメッキ加工されていてもよい。これによりダイパッド１１２は磁気シールド効果を得ることができる。リード１１１は、ＭＲＡＭダイ１１０上のボンディングパッド（図示せず）とワイヤ１１６によって電気的に接続されており、またモールドパッケージ１１５の内部から外部に延出している。
磁気シールド板１１３はダイパッド１１２上に配置されている。またＭＲＡＭダイ１１０は磁気シールド板１１３の上に配置されている。また図６（Ａ）に示すように、リードフレーム部材のダイパッド１１２部分の大きさは、ＭＲＡＭダイ１１０の大きさよりも小さくされている。よってリードフレーム部材であるダイパッド１１２およびダイパッド・サポート１１９は、平面視においてＭＲＡＭダイ１１０の一部のみと重複し、ＭＲＡＭダイ１１０の他部は平面視においてリードフレーム部材から露出されている。
なお磁気シールド板１１３は、ＭＲＡＭダイ１１０のメモリセル領域ＭＲ（図２）より大きければ問題はないが、ＭＲＡＭダイ１１０との安定した接着の観点から、ＭＲＡＭダイ１１０よりも大きくされている。
また磁気シールド板１１４はＭＲＡＭダイ１１０の上に配置されている。よってＭＲＡＭダイ１１０は、磁気シールド板１１３、１１４に厚み方向において挟まれ、かつダイパッド１１２に載せられ、かつモールドパッケージ１１５で封止されている。
さらに図４（Ｃ）を参照して、より具体的には、ダイパッド１１２と磁気シールド板１１３との間に接着層１１８ａが設けられている。また磁気シールド１１３とＭＲＡＭダイ１１０との間に接着層１１８ｂが設けられている。またＭＲＡＭダイ１１０と磁気シールド１１４との間に接着層１１８ｃが設けられている。
図６（Ａ）を参照して、磁気シールド板１１４の大きさは、ＭＲＡＭダイ１１０よりも小さくされ、またメモリセル領域ＭＲ（図２）よりも大きされている。また図６（Ｂ）に示すように、磁気シールド板１１４の上面側に凸凹（テクスチャー構造Ｔ）が形成されている。この凸凹が磁気シールド板１１４とモールドパッケージ１１５（図４（Ｂ））との密着力を高めている。
磁気シールド板１１３，１１４に用いられる材料は、透磁率が大きくかつ飽和磁束密度が高い軟磁性材料が好適であり、たとえば、Ｆｅ、Ｎｉ、Ｃｏなどの強磁性材料を主成分とする合金材料、より具体的には、パーマロイ合金系やソフトフェライト材料系などである。
次に、上述したメモリセル構造および磁気記憶装置について、製造方法の一例を説明する。
（メモリセル構造の製造方法）
図７を参照して、半導体基板１１の主表面における所定の領域に素子分離絶縁膜１２を形成することによって、メモリセル領域ＭＲおよび周辺回路領域ＲＲが形成される。そのメモリセル領域ＭＲおよび周辺回路領域ＲＲに位置する半導体基板１１の表面にゲート絶縁膜ＧＩを介してゲート電極本体Ｇが形成される。そのゲート電極本体Ｇなどをマスクとして半導体基板１１の表面に所定導電型の不純物を導入することにより、不純物領域からなるドレイン領域Ｄおよびソース領域Ｓと、１対のソース／ドレイン領域Ｓ／Ｄが形成される。こうして、メモリセル領域ＭＲでは、ゲート電極Ｇ、ドレイン領域Ｄおよびソース領域Ｓを含む素子選択用トランジスタＴＲが形成され、周辺回路領域ＲＲでは、論理回路を構成するトランジスタＴＲＡが形成される。
その素子選択用トランジスタＴＲおよびトランジスタＴＲＡを覆うように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法により層間絶縁膜１３が形成される。その層間絶縁膜１３に対して所定の写真製版およびエッチングを施すことにより、半導体基板１１の表面を露出するコンタクトホール１３ａ、１３ｂが形成される。そのコンタクトホール１３ａ、１３ｂを充填するように層間絶縁膜１３上に、たとえばタングステン層（図示せず）が形成される。そのタングステン層にＣＭＰ（Chemical Mechanical Polishing）処理を施すことによって、層間絶縁膜１３の上面上に位置するタングステン層の部分が除去される。
図８を参照して、上記のタングステン層の除去によりコンタクトホール１３ａ、１３ｂ内の各々にタングステン層が残存されて接続部材１４が形成される。
図９を参照して、たとえばＣＶＤ法により層間絶縁膜１３上にさらに層間絶縁膜１５が形成される。その層間絶縁膜１５に所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、ライト線および所定の配線層を形成するための開口部１５ａ、１５ｂが形成される。また、周辺回路領域ＲＲでは、所定の配線層を形成するための開口部１５ｃが層間絶縁膜１５に形成される。その開口部１５ａ、１５ｂ、１５ｃを充填するように、層間絶縁膜１５上にたとえば銅層（図示せず）が形成される。その銅層にＣＭＰ処理を施すことによって、層間絶縁膜１５の上面上に位置する銅層が除去されて、開口部１５ａ、１５ｂ、１５ｃ内に銅層が残存される。これにより、メモリセル領域ＭＲでは開口部１５ａ内にライト線ＷＴ、開口部１５ｂ内に配線層１６が形成される。また周辺回路領域ＲＲでは開口部１５ｃ内に配線層１６が形成される。
なお、開口部１５ａ、１５ｂ、１５ｃを充填する銅層の形成においては、銅層と層間絶縁膜との反応を防止するための反応防止層が積層される場合がある。さらにライト線ＷＴの形成時には、配線電流磁界を所定の磁気記憶素子へ集中させるため、銅層は高透磁率膜と積層される場合がある。
図１０を参照して、層間絶縁膜１５上に、たとえばＣＶＤ法により、さらに層間絶縁膜１７が形成される。その層間絶縁膜１７に所定の写真製版およびエッチングを施すことにより、配線層１６の表面を露出するコンタクトホール１７ａが形成される。そのコンタクトホール１７ａ内を充填するように層間絶縁膜１７上にたとえば銅層（図示せず）が形成される。その銅層にたとえばＣＭＰ処理等を施すことによって層間絶縁膜１７の上面上に位置する銅層が除去され、コンタクトホール１７ａ内に銅層が残存されて接続部材１８が形成される。
次に、メモリセル領域ＭＲにおける層間絶縁膜１７の上に、導電層１９と磁気記憶素子ＭＭとが形成される。その磁気記憶素子ＭＭは、固着層１と、トンネル絶縁層２と、記録層３との積層膜から構成される。まず、固着層１となる膜として、貴金属−マンガン合金膜（反強磁性層）とコバルト合金膜（強磁性層）が順次形成される。貴金属−マンガン合金膜としては、たとえば膜厚７〜３０ｎｍの白金マンガン膜や膜厚２〜１５ｎｍのイリジウムマンガン膜が、コバルト合金膜としては、たとえば膜厚０．５〜５ｎｍのコバルト−鉄合金膜（強磁性層）が順次形成される。次に、膜厚０．３〜５ｎｍなるトンネル絶縁層２として、たとえばアルミニウム酸化膜が形成される。そして、記録層３としては、たとえば膜厚１〜５ｎｍのニッケル合金膜および／またはコバルト合金膜が形成される（いずれも図示せず）。いずれの膜種も、たとえばスパッタ法によって形成される。
その後、所定の写真製版およびエッチングを施すことによって、固着層１、トンネル絶縁層２および記録層３を備えた所定形状の磁気記憶素子ＭＭが形成されることになる。一般的に、エッチング後のレジストパターン除去においてドライプロセス（アッシング）を用いる場合には酸素を主成分とするガスが使用されるが、好ましくは、固着層１、記録層３の構成材料に対して酸化性でないガス、たとえば水素、窒素、アンモニア、およびそれらの混合ガスを用いると、固着層１、記録層３の酸化が抑制される。
エッチング方法としては、たとえばドライエッチングを用いる。さらに具体的には、たとえばイオンビームエッチングを用いる方法がある。この方法では、半導体基板１１の基板面の法線に対して傾斜した角度でＡｒ（アルゴン）などの不活性ガスのイオンビームが入射される。この際、半導体基板１１が基板面の法線方向を保持しつつ回転される。また別の方法としては、Ｃｌ（塩素）系あるいはＣＯ（一酸化炭素）系ガスを含む反応性ガスを用いたＲＩＥ(Reactive Ion Etching)による方法がある。
また、固着層１は、反強磁性層／強磁性層／非磁性層／強磁性層の積層構造とする場合がある。また、記録層３は、磁気特性の異なる強磁性膜の積層や強磁性層／非磁性層／強磁性層の積層構造としても問題ない。
図１１を参照して、磁気記憶素子ＭＭがその後のプロセスによってダメージを受けないように、磁気記憶素子ＭＭを覆うように保護膜２０が形成される。その保護膜２０を覆うように層間絶縁膜１７上にたとえばＣＶＤ法によりさらに層間絶縁膜２１が形成される。メモリセル領域ＭＲでは、その層間絶縁膜２１および保護膜２０に所定の写真製版およびエッチングを施すことにより、記録層３の表面を露出するコンタクトホール２１ａが形成される。また周辺回路領域ＲＲでは、その層間絶縁膜２１および層間絶縁膜１７に所定の写真製版およびエッチングを施すことにより、配線層１６の表面に達するコンタクトホール２１ｂが形成される。これらのコンタクトホール２１ａ、２１ｂ内を充填するように層間絶縁膜２１上にたとえば銅層（図示せず）が形成される。その銅層にたとえばＣＭＰ処理等を施すことによって層間絶縁膜２１の上面上に位置する銅層が除去され、コンタクトホール２１ａ、２１ｂ内の各々に銅層が残存されて接続部材２３が形成される。
その層間絶縁膜２１を覆うように層間絶縁膜２１上にたとえばＣＶＤ法によりさらに層間絶縁膜２４が形成される。その層間絶縁膜２４に所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは層間絶縁膜２４にビット線を形成するための開口部が形成され、周辺回路領域ＲＲでは層間絶縁膜２４に開口部２４ａが形成される。これらの開口部内を充填するように層間絶縁膜２４上にたとえば銅層（図示せず）が形成される。その銅層に、たとえばＣＭＰ処理等を施すことによって層間絶縁膜２４の上面上に位置する銅層が除去され、ビット線用の開口部内に銅層が残存されてビット線ＢＬが形成され、開口部２４ａ内には銅層が残存されて配線層２５が形成される。
なお上記においてはシングルダマシン法について説明したが、層間絶縁膜２１の形成後に、さらに層間絶縁膜２４を形成し、それらの層間絶縁膜２１、２４に対して、デュアルダマシン法により所定の接続部材と配線層が形成されてもよい。この場合、まず層間絶縁膜２４に対して所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、ビット線を形成するための開口部（図示せず）が形成される。周辺回路領域ＲＲでは、配線層を形成するための開口部２４ａが形成される。次に、層間絶縁膜２１に対して所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、磁気記憶素子ＭＭの記録層３の表面に達するコンタクトホール２１ａが形成される。周辺回路領域ＲＲでは、配線層１６の表面に達するコンタクトホール２１ｂが形成される。なお、層間絶縁膜２１、２４にコンタクトホールを形成した後に、層間絶縁膜２４に開口部２４ａなどが形成されてもよい。
次に、コンタクトホール２１ａ、２１ｂおよび開口部２４ａなどの内部を充填するように層間絶縁膜２４上に、たとえば銅層（図示せず）が形成される。その銅層に、たとえばＣＭＰ処理等を施すことによって層間絶縁膜２４の上面上に位置する銅層の部分が除去される。これにより、メモリセル領域ＭＲでは、コンタクトホール２１ａ内を埋め込んで記録層３に電気的に接続される接続部材２３が形成されると共に、開口部内にはその接続部材２３に電気的に接続されるビット線ＢＬが形成される。なお、接続部材２３を用いなくても、ビット線ＢＬと記録層３とが電気的に接続できれば問題はない。一方、周辺回路領域ＲＲでは、コンタクトホール２１ｂ内に配線層１６に電気的に接続される接続部材２３が形成されると共に、開口部２４ａ内には接続部材２３に電気的に接続される配線層２５が形成される。
図２を参照して、上記で形成されたビット線ＢＬおよび配線層２５を覆うように、層間絶縁膜２６が形成され、さらに、たとえばニッケル合金膜から成る１０〜１００ｎｍの磁気シールド層１０１が、スパッタ法で形成される。擾乱磁界は磁気シールド層１０１の内部へ導かれるため、メモリセル部は擾乱磁界を被らない。ここで、磁気シールド層１０１には透磁率が大きくかつ飽和磁束密度が高い材料が好適であり、Ｆｅ、Ｎｉ、Ｃｏなどの強磁性材料、またはそれら主成分とする合金材料が良く、より好ましくは、パーマロイ合金系やソフトフェライト材料系が良い。
磁気シールド層１０１は、図１２（Ａ）〜（Ｃ）のそれぞれに示す磁気シールド層１０１ａ〜１０１ｃのように、平面視において少なくとも磁気記憶素子ＭＭを覆うように形成され、メモリセル領域ＭＲ全体にわたり連続している構造（図１２（Ａ））とする他に、小さく分割された磁気シールド層の集合（図１２（Ｂ）または（Ｃ）としても良い。さらには、磁気シールド層１０１は、誘電体もしくは導電体を介して積層される多層膜構造であっても何ら問題はない。
なお図１２（Ｂ）においては磁気シールド層１０１ｂはビット線ＢＬが延びる方向に延びているが、磁気シールド層１０１はライト線ＷＴが延びる方向に延びていてもよい。
なお、上述した磁気記憶装置の製造方法では、接続部材１４などとして、タングステン層を例に挙げて説明したが、たとえばシリコンが適用されてもよい。また、銅、チタンあるいはタンタルなどの金属が適用されてもよい。さらに、このような金属の合金やこのような金属の窒化物なども適用することができる。また、接続部材１４などの形成方法としてＣＭＰ法あるいはＲＩＥ法を例に挙げて説明したが、たとえばメッキ法、スパッタリング法、ＣＶＤ法などが適用されてもよい。金属として銅を適用する場合には、いわゆるダマシン法を適用することができ、接続部材１４と並行して配線層を形成することも可能である。
また、ライト線ＷＴの形成方法としてシングルダマシン法を例に挙げて説明したが、ライト線ＷＴを接続部材１４と同時に形成する場合には、デュアルダマシン法を適用することもできる。さらに、配線材料としてシリコン、タングステン、アルミニウム、チタンなどの金属、そのような金属の合金あるいはそのような金属の化合物を適用することによって、ドライエッチングによる配線の形成も可能になる。
また配線層と配線層との間に介在する層間絶縁膜の膜厚は適用デバイスによって異なることになるが、この磁気記憶装置では、当該膜厚はたとえば約４０ｎｍである。
また磁気記憶素子ＭＭのトンネル絶縁層２としてアルミニウム酸化物を例に挙げて説明したが、トンネル絶縁層２としては非磁性材料が好ましい。たとえばアルミニウム、シリコン、タンタル、マグネシウム、チタン、ハフニウム、イットリウム、ランタンなどの金属の酸化物、その金属の窒化物、シリケートなどに代表されるその金属の合金酸化物、あるいはその合金の窒化物などがトンネル絶縁層２として好ましい。また、そのトンネル絶縁層２は、膜厚０．３ｎｍ以上５ｎｍ以下程度の比較的薄い膜として形成されることが好ましい。なお、トンネル絶縁層２に換えて非磁性金属材料を用いる場合には、いわゆる膜面に対して垂直方向の巨大磁気抵抗効果を利用することもできる。
さらに、磁気記憶素子ＭＭの固着層１として白金−マンガン合金膜、イリジウム−マンガン合金膜とコバルト−鉄合金膜との積層構造を例に挙げ、記録層３としてニッケル合金膜、コバルト合金膜を例に挙げたが、固着層１および記録層３については、たとえばニッケル、鉄および／またはコバルトを主成分とする強磁性材料が好ましい。さらに、その強磁性材料の磁気特性向上と熱的安定性のため、それら強磁性材料にホウ素、窒素、シリコン、モリブデン、ジルコニウム、銅、タンタル、ルテニウムなどの添加物が導入されてもよい。特に、記録層３に対しては、記録層３上に記録層３の磁気特性を改善する体心立方型、ルチル型、塩化ナトリウム型、閃亜鉛鉱型の結晶構造を有する結晶性材料薄膜を積層する、および／またはタンタル、ルテニウムなどの酸化防止膜を積層するなどして、磁気特性の向上・安定化を図ることも可能である。さらに、ハーフメタルと呼ばれるＮｉＭｎＳｂ、Ｃｏ2Ｍｎ（Ｇｅ,Ｓｉ）、Ｃｏ2Ｆｅ（Ａｌ,Ｓｉ）、（Ｚｎ，Ｍｎ）Ｆｅ2Ｏ4などを適用することも可能である。ハーフメタルでは一方のスピンバンドにエネルギギャップが存在するので、非常に大きな磁気効果を得ることができ、その結果、大きな信号出力を得ることができる。
固着層１では、反強磁性層と強磁性層との積層構造とすることで、磁化方向をより固定することができる。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化の方向が一定に保たれる。反強磁性層としては、鉄などの強磁性材料または貴金属の少なくとも１つと、マンガンとの化合物が好ましい。
なお、上述した製造方法では、この磁気記憶素子を構成する固着層１、トンネル絶縁層２および記録層３をそれぞれスパッタリング法によって形成する場合を例に挙げた。しかし、固着層１、トンネル絶縁層２および記録層３のそれぞれは、スパッタリング法の他にも、たとえばＭＢＥ（Molecular Beam Epitaxy）法、化学気相成長法あるいは蒸着法などにより形成することも可能である。
また、上述した磁気記憶装置の製造方法では、磁気記憶素子ＭＭの固着層１と接続部材１８との間に導電層１９がある場合について説明したが、固着層１と接続部材１８とが直接接続されていてもよい。また、接続部材１８を介さずに配線層１６とその導電層１９とを直接接続させた構造としてもよい。この場合、その導電層１９は、固着層１と平面視において重なるように固着層１の平面形状と同じ形状に形成されてもよい。その導電層１９の材料として、低抵抗の金属、たとえば白金、ルテニウム、銅、アルミニウム、タンタルクロム、およびその合金、あるいはそれら金属の窒化物等を適用することが好ましい。また、導電層１９の膜厚としては、その導電層の上に形成される固着層１、トンネル絶縁層２および記録層３の平坦性が損なわれないように、たとえば３００ｎｍ以下にすることが好ましい。
なお、固着層１と記録層３は平面視において同じ大きさである必要はなく、固着層１が記録層３に比較して大きくなっても何ら問題はない。また、導電層１９を介して接続部材１４と接続されるようにする場合、導電層１９が固着層１よりも平面視において大きく形成されたとしても、磁気記憶素子として何ら問題はない。
このように層間絶縁膜１５と磁気記憶素子ＭＭとの間に所定の導電層１９を介在させることによって、接続部材１８をたとえば銅により形成した場合には、磁気記憶素子ＭＭをエッチングによってパターニングする際に、銅の接続部材１８が腐食するのを阻止することもできる。また、その導電層１９に磁気記憶素子ＭＭの固着層１の抵抗よりも低い抵抗からなる材料を適用することで、読み出しの際の電流の経路の抵抗を下げることができ、読み出し速度の向上を図ることもできる。
また、さらに、上述した本実施の形態の磁気記憶装置では、磁気記憶素子ＭＭが形成された後の工程において磁気記憶素子ＭＭがダメージを受けるのを防止するために、磁気記憶素子ＭＭを覆うように保護膜２０を形成する場合を例に挙げて説明した。製造工程において磁気記憶素子ＭＭが被る可能性のあるダメージとしては、たとえば層間絶縁膜を形成する際の熱処理がある。層間絶縁膜としてシリコン酸化膜を形成する場合、約４００℃程度の酸化雰囲気のもとでシリコン酸化膜が形成されることになる。
このとき、酸化雰囲気のもとで磁性膜が酸化するおそれがあり、これによって、磁気記憶素子ＭＭの磁気特性が劣化してしまうことがある。磁気記憶素子ＭＭを、シリコン窒化膜や酸化アルミニウム膜等の保護膜２０により被覆することで、保護膜２０はこの酸化のバリアとして機能して磁気記憶素子ＭＭを保護することができる。
また、このような酸化を防ぐために、層間絶縁膜が、シリコン窒化膜などの非酸化性雰囲気のもとで成膜可能な薄膜と、酸化性絶縁膜との２層構造とされてもよい。この場合、２層構造の層間絶縁膜のうち、シリコン窒化膜が磁気記憶素子ＭＭの保護膜となる。
さらに、保護膜２０としては、絶縁性金属窒化物、絶縁性金属炭化物およびＦｅよりも酸化物生成自由エネルギが低い金属の酸化処理によって形成した金属酸化物のうち少なくとも１つの材料を含む膜が好ましい。このような材料を用いることにより、少なくとも、Ｆｅを含む磁性材料薄膜を用いた磁気記憶装置の製造工程における酸化工程中に磁気記憶素子ＭＭが酸化するのを抑制することができる。その結果、製造が容易でかつ動作特性が安定した磁気記憶装置を得ることができる。
磁気シールド層１０１については、配線層（たとえば、ビット線ＢＬ）と電気的に非導通となれば良く、本実施例の位置に制限されるものではない。たとえば図１３に示すように、ビット線ＢＬ上に形成した１００ｎｍ以下の薄い層間絶縁膜２４Ａ上に磁気シールド層１０１を配置する場合、磁気シールド効果に加え、情報の記録動作に用いる配線電流磁界の散逸を抑制できるため、磁気記憶素子ＭＭへの情報記録がより効率的に行われ、消費電流が削減されるといった副次的効果ももたらされる。
なお、磁気記憶素子を含むメモリセルと論理回路とを搭載した混載デバイスに対して、保護膜としてシリコン窒化膜のように比較的誘電率の高い材料を酸化バリアとして用いる場合および磁気シールド層を適用する場合には、次のことに留意しなければならない。すなわち、たとえば論理回路からなるデバイスでは、デバイスの動作速度やアクセスタイミングをも考慮して、金属配線層間の容量や抵抗が設定されている。そのため、誘電率の高い材料や低抵抗体、さらには磁気シールド層のような強磁性材料が論理回路部に配置されると、論理回路部における金属配線層間の容量や抵抗、インダクタンスなどが所定の設計パラメータの範囲から外れ、デバイスが所望の動作を行わなくなるおそれがある。これを回避するには、保護膜は磁気記憶素子ＭＭだけを被覆するように形成して、論理回路が形成される周辺回路領域ＲＲには形成しない構造とすることもできる。
所定の工程を経た後、ウエハがダイシング加工され、上述のような構造のメモリセルを含むＭＲＡＭダイ１１０が得られる。
（磁気記憶装置の製造方法）
図１４を参照して、リードフレーム部材２００が準備される。リードフレーム部材２００は、図中Ｖ部（図５に対応）に示すダイパッド１１２およびダイパッド・サポート１１９と、リード１１１と、ダム・バー２０２と、外枠２０３とを有する。
図４（Ｃ）を参照して、ダイパッド１１２に磁気シールド板１１３が接着層１１８ａを介して固定される。ダイパッド１１２にはニッケル合金系材料が用いられ、厚さは０．１ｍｍ以上０．２ｍｍ以下とされる。接着層１１８ａには、１０〜５０ミクロン厚の絶縁性フィルム状素材が用いられる。続いて、ＭＲＡＭダイ１１０が接着層１１８ｂを介して磁気シールド板１１３上に固定される。接着層１１８ｂには、接着層１１８ａと同様に、１０〜５０ミクロン厚の絶縁性フィルム状素材が用いられる。磁気シールド板１１３には、モールドパッケージ１１５の高さを抑制するため、厚さとして０．０５ｍｍ以上０．３ｍｍ以下のパーマロイ合金から成る単板が用いられる。
ここで、磁気シールド効果のあるダイパッド１１２の大きさが、ＭＲＡＭダイ１１０および磁気シールド板１１３の大きさよりも小さくされることにより、磁気シールド効果が大きく改善される。すなわち図１６に示すように、本実施の形態の実施例においては、外部擾乱磁界が８ｋＡ／ｍ（１００エルステッド）の時に、メモリセル領域における擾乱成分磁界が８０Ａ／ｍ未満、すなわち地磁気レベルにまで低減できている。これに対して、ダイパッドの大きさがＭＲＡＭダイ１１０よりも大きくされた比較例においては、擾乱成分磁界が８０Ａ／ｍを超えてしまっている。
なお、ダイパッド１１２の部材として、磁気シールド効果を得られないＣｕなどの非磁性金属を用いた場合、ダイパッド１１２として特に好適なサイズはない。
さらに、磁気シールド板１１４がＭＲＡＭダイ１１０上に接着層１１８ｃを介して固定される。すなわち磁気シールド板１１３、１１４でＭＲＡＭダイ１１０を挟み込む形態となる。２つの磁気シールド板１１３，１１４の間隔は、ＭＲＡＭダイ１１０の厚さと接着層の厚さの和であり、０．１５ｍｍ以上０．５ｍｍ以下の範囲となる。２つの磁気シールド板の間隔を十分小さくしたので、ＭＲＡＭダイ１１０の周囲をシールド板で取り囲まなくとも十分なシールド効果が得られる。なお、磁気シールド板１１４に求められる厚みや材質については、磁気シールド板１１３と同様である。ここで、磁気シールド板１１４の大きさはＭＲＡＭダイ１１０より小さくて良いが、メモリセル領域全面を覆う必要があり、少なくとも、メモリセル領域の端部と磁気シールド板１１４の端部との最短の距離が０．３ｍｍ以上となるように配置される。
図４（Ｂ）を参照して、リード１１１とＭＲＡＭダイ１１０上のボンディングパッド（図示せず）とが金から成るワイヤ１１６を用いてボンディングされることで電気的に接続される。
図１５を参照して、樹脂モールド材を用いてモールドパッケージ１１５が形成される。次に外枠２０３およびダム・バー２０２が除去される。これにより磁気記憶装置１００（図４（Ａ））が得られる。この磁気記憶装置１００によれば、擾乱磁界は磁気シールド部材の内部へ導かれるため、メモリセル領域ＭＲが被る擾乱磁界が抑制される。
上述した製造方法においては、接着層として絶縁性のフィルム状素材を例として挙げたが、接着層は、磁気シールド板１１３とダイパッド１１２、および磁気シールド板１１３とＭＲＡＭダイ１１０をそれぞれ密着できれば良く、ペースト状の接着剤を用いることもできる。また、密着力を大幅に損なわない範囲ならば、Ｆｅ、Ｎｉ、Ｃｏなどの強磁性材料やそれらを主成分とする合金材料を薄いシート状に成形した層として加える、あるいは接着剤に粒子分散させる形で含ませるなどして磁気シールド効果を付与することも可能である。なお、もし、ダイパッド１１２、リード１１１を利用した磁気シールド構造で十分な効果が得られる動作環境ならば、磁気シールド板１１３を省略し、ダイパッド１１２とＭＲＡＭダイ１１０を接着剤を介して固定する構造が適用できる。
磁気シールド板１１３、１１４の材質としては、パーマロイ合金系を例として挙げているが、これに限らず、透磁率が大きく、高飽和磁束密度の磁気特性を有する材料であれば良い。具体的には、Ｆｅ、Ｎｉ、Ｃｏなどの強磁性材料を主成分とする合金材料系、より好ましくはＮｉ−Ｆｅ合金系、Ｃｏ−Ｆｅ合金系がよい。さらに、ダイパッド１１２と磁気シールド板１１３に異なる磁気特性を有する材料系を組み合わせるとなお良い。たとえば、ダイパッド１１２には飽和磁束密度が１．２テスラ以上の高飽和磁束密度材料系が用られ、磁気シールド板１１３には比透磁率５０００以上の高透磁率材料系が用いられる。また、上述した製造方法においては、磁気シールド板１１３として単板を用いる例を挙げたが、これに限らず、同じ磁気特性の磁気シールド素材または異なる磁気特性の磁気シールド素材を積層して用いることも可能である。
磁気シールド板１１４については、形状的に長辺方向と短辺方向を有する形状を例として挙げたが、正方形や円形などの等方形状でも何ら問題ない。なお、形状的に長辺方向と短辺方向を有する場合には、長辺／短辺比が大きくなるとともに長辺側面部への磁束の流れ込みが大きくなり、磁気シールド板１１４の長辺方向長さにおける中心部付近で局所的にシールド性能が劣化する場合があるため、磁気シールド板１１４の長辺／短辺比は３以下とし、より好ましくは、長辺／短辺比は１．５以下とするのがよい。さらには、長辺方向長さにおける中心部付近の板厚を増大させる、あるいは中心部付近に別の磁気シールド板を積層するなどしてシールド性能の劣化を補償することも可能である。磁気シールド板１１４の材料は、たとえば比透磁率５０００以上の高透磁率材料系である。
上述した製造方法においては、モールドパッケージ１１５の作製において、磁気シールド板１１４の上面がモールドパッケージ１１５の封止材料と直接接触することになる。そこで、図４（Ｃ）に示すように、磁気シールド板１１４の上側表面に凸凹を作って密着力を高め、信頼性の高いモールドパッケージ構造を得ている。このとき、凹部が磁気シールド板１１４を貫通するとシールド効果が大きく損なわれるため、図４（Ｃ）に示すように、凹部の深さを磁気シールド板１１４の厚さよりも小さくする。あるいは、図１７に例示するように、磁気シールド板１１４の端部において膜厚方向に凸部を持つ変形構造１１４Ａとしても良い。凸凹部の形状については特に規定はないが、製造の容易性の観点から、好ましくは、矩形のドット状（図１８（Ａ）および（Ｂ））、円形のドット状（図１９（Ａ）および（Ｂ））、溝状（図２０（Ａ）および（Ｂ）、またはこれらの複合形状とするとよい。凸凹部のサイズについても規定はないが、表面積を増大させるという観点から、好ましくは凸凹部１つにつき０．５ｍｍ以下での周期構造が好ましい。
また、リード１１１とＭＲＡＭダイ１１０との電気的な接続に関し、金から成るワイヤ１１６を用いる例を挙げたが、ＭＲＡＭダイ１１０から電気信号を外部に延出できさえすれば良いため、他の手段が用いられても良い。
（作用効果）
上述した磁気記憶装置１００（図４（Ｂ））では、ダイパッド１１２と磁気シールド板１１３を、それぞれ高飽和磁束密度、高透磁率特性を有する材料系で構成するとともに、ダイパッド１１２の大きさをＭＲＡＭダイ１１０よりも小さくした。そして、少なくともＭＲＡＭダイ１１０のメモリ領域部よりも大きいサイズの磁気シールド板１１４を、その平面形状において、長辺／短辺比を３以下とする形状に加工するとともに、モールドパッケージ１１５の材料との密着性を高めるテクスチャー加工を施してＭＲＡＭダイ１１０を挟むように配置した。さらに、ＭＲＡＭダイの製造プロセスの中でも、磁気シールド層１０１を形成した。これらを適用することで、既存のモールドパッケージとの整合性が高く、８ｋＡ／ｍ（１００エルステッド）以上の強い擾乱磁界下であってもメモリセル領域ＭＲ（図２）に影響する磁界強度を地磁気レベルに低減できたため（図１６）、情報の記録動作時における安定動作と、記録情報の安定保持が可能となる磁気記憶装置１００を提供することができた。
上述した磁気記憶素子ＭＭを利用した磁気記憶装置では、記憶情報の読み出しを記憶状態を破壊することなく行なうことが可能である。そのため、再書き込みをする動作が不要であり、読み出し速度が高速になる。また、磁化反転速度は１ナノ秒以下であるので、適切な磁気シールドを施すことにより、情報の書き込みを非常に高速かつ安定に行なうことができる。さらに、磁化反転動作に関しては、一般に反転を繰り返すことにより特性が劣化する疲労現象は生じないといわれている。すなわち、ＭＲＡＭと称される当該磁気記憶装置により、事実上、動作回数に制限がない不揮発性メモリデバイスを提供できる。
上述した特徴は、記憶装置単体としても有用であるが、上記メモリセルＭＣ（図１）を論理回路と混載した混載デバイスの場合において、より一層有用に作用する。すなわち、混載デバイスの場合、高速動作に基づいて、ネットワーク環境や移動体通信における情報のインタラクティブな取り扱い環境が改善される。さらに、コンピュータや携帯端末等へ当該磁気記憶装置を適用することによって消費電力の低減や動作環境の改善などを大幅に図ることができることになる。
なお磁気シールド板１１３、１１４のうち、一方の大きさがＭＲＡＭダイ１１０の大きさより大きく、他方の大きさがＭＲＡＭダイの大きさより小さくてもよい。好ましくは、この他方の磁気シールド板は、ＭＲＡＭダイ１１０のメモリセル領域ＭＲのすべてを平面視において覆っている。
また、さらに、上述した磁気記憶素子および磁気記憶装置では、１つのメモリセルに１つの磁気記憶素子を設けたメモリセルＭＣ（図１）を例に挙げて説明したが、１つのメモリセルに２つ以上の磁気記憶素子を設けてもよく、また、それらのメモリセルが互いに積層されていてもよい。
今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
本発明は、リードフレーム部材を有する磁気記憶装置に特に有利に適用され得る。
１ 固着層、２ トンネル絶縁層、３ 記録層、３ａ，３ｂ 強磁性層、３ｃ 非磁性層、１１ 半導体基板、１２ 素子分離絶縁膜、１３，１５，１７，２１，２４，２６，２８ 層間絶縁膜、１３ａ，１７ａ，２１ａ，２１ｂ コンタクトホール、１４，１６，１８，２３，２７ 接続部材、１５ａ，１５ｂ，１５ｃ，２４ａ 開口部、１６，２５，２９ 配線層、１９ 導電層、２０ 保護膜、２８ 絶縁層、ＢＬ ビット線、Ｄ ドレイン領域、Ｇ ゲート電極、ＧＩ ゲート絶縁膜、ＭＣ メモリセル、ＭＭ 磁気記憶素子、ＭＲ メモリセル領域、ＲＲ 周辺回路領域、Ｓ ソース領域、Ｓ／Ｄ ソース／ドレイン領域、ＳＬ ソース線、ＴＲ 素子選択用トランジスタ、ＴＲＡ トランジスタ、ＷＤ ワード線、ＷＴ ライト線、１００ 磁気記憶装置、１０１ 磁気シールド層（第１の磁気シールド構造）、１１０ ＭＲＡＭダイ、１１１ リード（リードフレーム部材）、１１２ ダイパッド（リードフレーム部材）、１１３，１１４ 磁気シールド板（第２および第３の磁気シールド構造）、１１５ モールドパッケージ（モールド構造）、１１６ ワイヤ。

Claims (16)

  1. ダイを備え、
    前記ダイは、
    基板と、
    前記基板上に設けられ、一の方向に延びる部分を有する第１配線と、
    前記基板上に設けられ、平面視において前記第１配線と交差し、かつ前記基板の厚み方向において前記第１配線と間隔を空けて配置された第２配線と、
    前記第１および第２配線が前記間隔を空けて互いに交差する領域において前記第１および第２配線に少なくとも一部が挟まれた磁気記憶素子と、
    平面視において前記磁気記憶素子を覆うように形成された第１の磁気シールド構造とを含み、さらに
    厚み方向において前記ダイを挟む第２および第３の磁気シールド構造と、
    前記ダイが実装され、かつ強磁性体を含有するリードフレーム部材とを備え、
    前記リードフレーム部材は平面視において前記ダイの一部のみと重複している、磁気記憶装置。
  2. 前記第２および第３の磁気シールド構造のうち、一方の大きさは前記ダイの大きさより大きく、他方の大きさは前記ダイの大きさより小さいことを特徴とする、請求項１に記載の磁気記憶装置。
  3. 前記他方の前記磁気シールド構造は、前記ダイのメモリセル領域部分のすべてを平面視において覆っている、請求項２に記載の磁気記憶装置。
  4. 前記第２および第３の磁気シールド構造の各々は前記ダイのメモリセル領域部分を全て覆い、かつ前記第２および第３の磁気シールド構造の各々の端部が前記メモリセル領域の端部と少なくとも０．３ｍｍの距離をなす、請求項２に記載の磁気記憶装置。
  5. 前記リードフレーム部材のうち平面視において前記ダイと重複する部分は１．２テスラ以上の高飽和磁束密度材料からなり、第２および第３の磁気シールド構造との各々は、比透磁率５０００以上の高透磁率材料からなる、請求項１に記載の磁気記憶装置。
  6. 前記第２および第３の磁気シールド構造の少なくともいずれかは、長辺および短辺を有する平面形状を有し、かつ前記長辺および前記短辺の比は３以下である、請求項１に記載の磁気記憶装置。
  7. 前記第２および第３の磁気シールド構造の少なくともいずれかは、モールド構造と接触し、かつ前記モールド構造との接触面において周期的な凸凹構造を有する、請求項１に記載の磁気記憶装置。
  8. 前記凸凹構造は、ドット状、矩形状および溝状のいずれかの形状を有する、請求項７に記載の磁気記憶装置。
  9. 前記第２および第３の磁気シールド構造の各々と、前記ダイとは、接着層を介して接続されている、請求項１に記載の磁気記憶装置。
  10. 前記接着層は強磁性材料を含んでいる、請求項９に記載の磁気記憶装置。
  11. 前記第２および第３の磁気シールド構造の少なくともいずれかは、平面視における端部において、前記ダイに対して遠ざかる方向に突出した凸部を有する、請求項１に記載の磁気記憶装置。
  12. 前記第２および第３の磁気シールド構造の間隔は、０．１５ｍｍ以上０．５ｍｍ以下である、請求項１に記載の磁気記憶装置。
  13. 前記第１および第２配線の少なくともいずれかと、前記第１の磁気シールド構造との間隔は、１００ｎｍ以下である、請求項１に記載の磁気記憶装置。
  14. 前記第１の磁気シールド構造は複数の部分に分割されており、前記複数の部分の各々は前記第１および第２配線のいずれかが延びる方向に延びている、請求項１に記載の磁気記憶装置。
  15. 前記磁気記憶素子は、磁化の方向が固定された固着層と、磁化容易軸を持つ記録層とを含み、
    前記第１および第２配線に所定の電流を流すことで生じる磁界によって前記記録層の磁化方向を制御することによって情報が記録され、かつ前記情報は磁気抵抗効果によって読み出されるように構成された、請求項１に記載の磁気記憶装置。
  16. 前記磁気記憶素子は、磁化の方向が固定された固着層と、磁化容易軸を持つ記録層とを含み、
    前記記録層にスピン偏極した電流を流すことによって生じるトルクをもって前記記録層の磁化方向を制御することによって情報が記録され、かつ前記情報は磁気抵抗効果によって読み出されるように構成された、請求項１に記載の磁気記憶装置。
JP2009089207A 2009-04-01 2009-04-01 磁気記憶装置 Expired - Fee Related JP5470602B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009089207A JP5470602B2 (ja) 2009-04-01 2009-04-01 磁気記憶装置
US12/728,885 US8492881B2 (en) 2009-04-01 2010-03-22 Magnetic storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089207A JP5470602B2 (ja) 2009-04-01 2009-04-01 磁気記憶装置

Publications (3)

Publication Number Publication Date
JP2010245106A true JP2010245106A (ja) 2010-10-28
JP2010245106A5 JP2010245106A5 (ja) 2012-04-19
JP5470602B2 JP5470602B2 (ja) 2014-04-16

Family

ID=42826066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089207A Expired - Fee Related JP5470602B2 (ja) 2009-04-01 2009-04-01 磁気記憶装置

Country Status (2)

Country Link
US (1) US8492881B2 (ja)
JP (1) JP5470602B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124465A (ja) * 2010-11-18 2012-06-28 Nitto Denko Corp フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、フリップチップ型半導体裏面用フィルムの製造方法、及び、半導体装置
JP2012186372A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013145844A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置
JP2014036192A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 不揮発性半導体記憶装置
US8878320B2 (en) 2011-06-24 2014-11-04 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2016511939A (ja) * 2013-02-08 2016-04-21 クアルコム，インコーポレイテッド 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド
US9324663B2 (en) 2010-11-15 2016-04-26 Renesas Electronics Corporation Semiconductor device including a plurality of magnetic shields

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108150B1 (ko) * 2009-04-21 2012-01-31 삼성모바일디스플레이주식회사 스토커 시스템 및 스토커 관리 방법
US7965538B2 (en) * 2009-07-13 2011-06-21 Seagate Technology Llc Active protection device for resistive random access memory (RRAM) formation
US8791533B2 (en) * 2012-01-30 2014-07-29 Broadcom Corporation Semiconductor package having an interposer configured for magnetic signaling
US8937379B1 (en) * 2013-07-03 2015-01-20 Stats Chippac Ltd. Integrated circuit packaging system with trenched leadframe and method of manufacture thereof
JP2015060970A (ja) * 2013-09-19 2015-03-30 株式会社東芝 磁気抵抗素子および磁気メモリ
KR102214798B1 (ko) 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10475985B2 (en) 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
US10510946B2 (en) 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
WO2016174509A1 (en) * 2015-04-27 2016-11-03 Kabushiki Kaisha Toshiba Magnetic memory device
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR102369523B1 (ko) 2015-09-08 2022-03-03 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
KR20180082709A (ko) 2017-01-10 2018-07-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10381551B1 (en) 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10553783B2 (en) * 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193180A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 樹脂封止型半導体装置
JPH11168169A (ja) * 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP2004047656A (ja) * 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP2004193247A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽
JP2005340237A (ja) * 2004-05-24 2005-12-08 Renesas Technology Corp 磁気記憶装置
WO2008105315A1 (ja) * 2007-02-27 2008-09-04 Renesas Technology Corp. 磁気メモリチップ装置の製造方法
JP2009141194A (ja) * 2007-12-07 2009-06-25 Dainippon Printing Co Ltd 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP2010123666A (ja) * 2008-11-18 2010-06-03 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104633A (en) 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US6005800A (en) 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6165803A (en) 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP4458703B2 (ja) 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6570783B1 (en) 2001-11-15 2003-05-27 Micron Technology, Inc. Asymmetric MRAM cell and bit design for improving bit yield
JP4096302B2 (ja) 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
JP4013140B2 (ja) * 2003-01-15 2007-11-28 ソニー株式会社 磁気メモリ装置
JP2004296858A (ja) 2003-03-27 2004-10-21 Mitsubishi Electric Corp 磁気記憶素子及び磁気記憶装置
JP4667763B2 (ja) 2004-04-20 2011-04-13 ルネサスエレクトロニクス株式会社 磁気記憶素子および半導体装置
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193180A (ja) * 1993-12-27 1995-07-28 Toshiba Corp 樹脂封止型半導体装置
JPH11168169A (ja) * 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽
JP2004047656A (ja) * 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP2004193247A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
JP2005340237A (ja) * 2004-05-24 2005-12-08 Renesas Technology Corp 磁気記憶装置
WO2008105315A1 (ja) * 2007-02-27 2008-09-04 Renesas Technology Corp. 磁気メモリチップ装置の製造方法
JP2009141194A (ja) * 2007-12-07 2009-06-25 Dainippon Printing Co Ltd 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP2010123666A (ja) * 2008-11-18 2010-06-03 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324663B2 (en) 2010-11-15 2016-04-26 Renesas Electronics Corporation Semiconductor device including a plurality of magnetic shields
JP2012124465A (ja) * 2010-11-18 2012-06-28 Nitto Denko Corp フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、フリップチップ型半導体裏面用フィルムの製造方法、及び、半導体装置
JP2012186372A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8878320B2 (en) 2011-06-24 2014-11-04 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2013145844A (ja) * 2012-01-16 2013-07-25 Dainippon Printing Co Ltd 半導体装置
JP2014036192A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 不揮発性半導体記憶装置
JP2016511939A (ja) * 2013-02-08 2016-04-21 クアルコム，インコーポレイテッド 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド
JP2017143312A (ja) * 2013-02-08 2017-08-17 クアルコム，インコーポレイテッド 磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）のためのスモールフォームファクタ磁気シールド

Also Published As

Publication number Publication date
US20100254182A1 (en) 2010-10-07
JP5470602B2 (ja) 2014-04-16
US8492881B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
JP5470602B2 (ja) 磁気記憶装置
US8362581B2 (en) Magnetic memory element and magnetic memory device
TWI222230B (en) Magnetic memory
JP5337817B2 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP5283922B2 (ja) 磁気メモリ
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
US8013407B2 (en) Magnetic memory device having a recording layer
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP2011527094A (ja) 分離ｃｐｐアシスト書込を行うスピン注入ｍｒａｍデバイス
US7796419B2 (en) Magnetic memory
JP5686626B2 (ja) 磁気メモリ及びその製造方法
US8427866B2 (en) Magnetic storage element and magnetic storage device
JP4618989B2 (ja) 磁気記憶半導体装置
JP2009081390A (ja) 磁壁移動型ｍｒａｍ及びその製造方法
US20040114275A1 (en) Magnetoresistive effect element, magnetic memory device and method of fabricating the same
US7683446B2 (en) Magnetic memory using spin injection flux reversal
US20110291209A1 (en) Magnetic memory device
JP2007053143A (ja) 記憶素子、メモリ
JP2008218736A (ja) 磁気記憶装置
JP2009146995A (ja) 磁気記憶装置
JP2007123512A (ja) 磁気記憶装置
US8518562B2 (en) Magnetic storage device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140114

R150 Certificate of patent or registration of utility model

Ref document number: 5470602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees