JP2009141194A - 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 - Google Patents
半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 Download PDFInfo
- Publication number
- JP2009141194A JP2009141194A JP2007317051A JP2007317051A JP2009141194A JP 2009141194 A JP2009141194 A JP 2009141194A JP 2007317051 A JP2007317051 A JP 2007317051A JP 2007317051 A JP2007317051 A JP 2007317051A JP 2009141194 A JP2009141194 A JP 2009141194A
- Authority
- JP
- Japan
- Prior art keywords
- metal shield
- shield plate
- metal
- sheet
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 248
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 248
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 7
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- 239000007769 metal material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005389 magnetism Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- ZURAKLKIKYCUJU-UHFFFAOYSA-N copper;azane Chemical compound N.[Cu+2] ZURAKLKIKYCUJU-UHFFFAOYSA-N 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】メタルシールド用シート10は、複数の開口21を有する枠体20と、枠体20の開口21内に配置され、枠体20に連結部30を介して連結された複数のメタルシールド板40とを備えている。連結部30は、少なくともメタルシールド板40に隣接する部分において、その厚みがメタルシールド板40の厚さより薄く形成され、一方の面30Aから他方の面30Bに向って形成されたエッチング空間31を有している。ブレード80によって連結部30を切断することにより、メタルシールド板40を枠体20から分離することができる。
【選択図】図1
Description
図1に示すように、メタルシールド用シート10は、複数の矩形状の開口21を有する枠体20と、枠体20の開口21内に配置され、枠体20に連結部30を介して連結された複数のメタルシールド板40とを備えている。このうち枠体20は、複数の開口21全体を取り囲む外枠部22と、隣接する各開口21間に形成され、互いに平行に配置された複数の細長いステー部23とを有している。これら枠体20の外枠部22、ステー部23、およびメタルシールド板40は、互いに同一の厚さからなっている。
図4に示す半導体装置用のメタルシールド板40は、上述したメタルシールド用シート10に含まれるものである。すなわちメタルシールド板40は、後述するようにメタルシールド用シート10の連結部30を切断して、枠体20から分離することにより作製されたものである。
なお図5(a)は、半導体装置がSOP(Small Outline Packageの略)からなる場合を示す図であり、図5(b)は、半導体装置がBGA(Ball GridArray Packageの略)からなる場合を示す図である。
20 枠体
21 開口
22 外枠部
23 ステー部
30 連結部
31 エッチング空間
40 メタルシールド板
41 シールド板本体
42 バリ
50、60 半導体装置
51、61 半導体チップ
52、62 ダイパッド
54 リードフレーム
55、65 ボンディングワイヤ
56、66 封止樹脂
64 端子部
67 パッケージ基板
68 はんだボール
70 メタル基板
71、72 レジスト層
80 ブレード
Claims (10)
- 半導体装置用のメタルシールド板を含むメタルシールド用シートにおいて、
複数の開口を有する枠体と、
枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板とを備え、
連結部は、少なくともメタルシールド板に隣接する部分において、その厚みがメタルシールド板の厚さより薄く形成され、一方の面から他方の面に向って形成されたエッチング空間を有することを特徴とするメタルシールド用シート。 - 連結部は、その全域にわたりその厚みがメタルシールド板の厚さより薄く形成されていることを特徴とする請求項1記載のメタルシールド用シート。
- 枠体は隣接する開口間に形成された細長いステー部を更に有し、
メタルシールド板は、連結部を介して枠体のステー部に連結されていることを特徴とする請求項1記載のメタルシールド用シート。 - メタルシールド用シートは、Fe−Ni合金を含む材料により一体成形されていることを特徴とする請求項1記載のメタルシールド用シート。
- 半導体装置用のメタルシールド板において、
一方の面と他方の面とを含むシールド板本体と、
シールド板本体から側方に向って突出するバリとを備え、
バリは、シールド板本体の他方の面側に位置することを特徴とするメタルシールド板。 - 回路面を有する半導体チップと、半導体チップの少なくとも回路面に設けられたメタルシールド板とを備えた半導体装置において、
メタルシールド板は、
一方の面と他方の面とを含むシールド板本体と、
シールド板本体から側方に向って突出するバリとを有し、
メタルシールド板は、一方の面を半導体チップの回路面側に向けて配置され、
バリは、シールド板本体の他方の面側に位置することを特徴とする半導体装置。 - 半導体チップの回路面と反対側の面に、追加のメタルシールド板が設けられていることを特徴とする請求項6記載の半導体装置。
- 半導体装置用のメタルシールド板を含むメタルシールド用シートの製造方法において、
メタルシールド用シートを製造するためのメタル基板を準備する工程と、
メタル基板の両面からエッチング加工を施すことにより、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板と有するメタルシールド用シートを作製する工程とを備え、
メタルシールド用シートを作製する工程において、メタル基板の一方の面からハーフエッチング加工を施すことにより、メタルシールド用シートの連結部に、一方の面から他方の面に向ってエッチング空間を形成することを特徴とするメタルシールド用シートの製造方法。 - 半導体装置用のメタルシールド板の製造方法において、
メタルシールド用シートを製造するためのメタル基板を準備する工程と、メタル基板の両面からエッチング加工を施すことにより、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板と有するメタルシールド用シートを作製する工程とを有し、メタルシールド用シートを作製する工程において、メタル基板の一方の面からハーフエッチング加工を施すことにより、メタルシールド用シートの連結部に、一方の面から他方の面に向ってエッチング空間を形成するメタルシールド用シートの製造方法によりメタルシールド用シートを製造する工程と、
ブレードによって他方の面側から連結部を切断することにより、メタルシールド板を枠体から分離する工程とを備えたことを特徴とするメタルシールド板の製造方法。 - 枠体は隣接する開口間に形成された細長いステー部を更に有し、
メタルシールド板は、連結部を介して枠体のステー部に連結され、
メタルシールド板を枠体から分離する工程において、ステー部より幅広のブレードによってステー部および連結部を切断することにより、メタルシールド板を枠体から分離することを特徴とする請求項9記載のメタルシールド板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317051A JP4941264B2 (ja) | 2007-12-07 | 2007-12-07 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317051A JP4941264B2 (ja) | 2007-12-07 | 2007-12-07 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141194A true JP2009141194A (ja) | 2009-06-25 |
JP4941264B2 JP4941264B2 (ja) | 2012-05-30 |
Family
ID=40871511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007317051A Active JP4941264B2 (ja) | 2007-12-07 | 2007-12-07 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4941264B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153760A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US20100270660A1 (en) * | 2009-04-28 | 2010-10-28 | Dai Nippon Printing Co., Ltd. | Semiconductor device and method for manufacturing metallic shielding plate |
JP2010245106A (ja) * | 2009-04-01 | 2010-10-28 | Renesas Electronics Corp | 磁気記憶装置 |
JP2010258361A (ja) * | 2009-04-28 | 2010-11-11 | Dainippon Printing Co Ltd | メタルシールド板の製造方法 |
JP2011114225A (ja) * | 2009-11-27 | 2011-06-09 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
JP2013141047A (ja) * | 2013-04-24 | 2013-07-18 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
JP2013145844A (ja) * | 2012-01-16 | 2013-07-25 | Dainippon Printing Co Ltd | 半導体装置 |
JP2013165163A (ja) * | 2012-02-10 | 2013-08-22 | Dainippon Printing Co Ltd | メタルシールド板の製造方法およびメタルシールド板 |
WO2015033396A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2015033395A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2016072493A (ja) * | 2014-09-30 | 2016-05-09 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
CN114559223A (zh) * | 2022-03-23 | 2022-05-31 | 惠州市国丰达五金制品有限公司 | 一种金属电源外壳的制作方法 |
CN115083928A (zh) * | 2022-07-20 | 2022-09-20 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04275957A (ja) * | 1991-03-01 | 1992-10-01 | Nippon Stainless Steel Co Ltd | 多孔金属板及び合せガラス |
JPH08125374A (ja) * | 1994-10-25 | 1996-05-17 | Hitachi Ltd | 内部に仕切板をもつ筐体 |
JP2003163298A (ja) * | 2001-11-29 | 2003-06-06 | Nippon Filcon Co Ltd | 電子素子パッケージ用封止キャップとその製造方法及びそのキャップを用いた封止方法 |
JP2004221463A (ja) * | 2003-01-17 | 2004-08-05 | Sony Corp | 磁気メモリ装置 |
JP2006156513A (ja) * | 2004-11-26 | 2006-06-15 | Sohki:Kk | パッケージ用リッド及びその製造方法 |
-
2007
- 2007-12-07 JP JP2007317051A patent/JP4941264B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04275957A (ja) * | 1991-03-01 | 1992-10-01 | Nippon Stainless Steel Co Ltd | 多孔金属板及び合せガラス |
JPH08125374A (ja) * | 1994-10-25 | 1996-05-17 | Hitachi Ltd | 内部に仕切板をもつ筐体 |
JP2003163298A (ja) * | 2001-11-29 | 2003-06-06 | Nippon Filcon Co Ltd | 電子素子パッケージ用封止キャップとその製造方法及びそのキャップを用いた封止方法 |
JP2004221463A (ja) * | 2003-01-17 | 2004-08-05 | Sony Corp | 磁気メモリ装置 |
JP2006156513A (ja) * | 2004-11-26 | 2006-06-15 | Sohki:Kk | パッケージ用リッド及びその製造方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153760A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2010245106A (ja) * | 2009-04-01 | 2010-10-28 | Renesas Electronics Corp | 磁気記憶装置 |
US20100270660A1 (en) * | 2009-04-28 | 2010-10-28 | Dai Nippon Printing Co., Ltd. | Semiconductor device and method for manufacturing metallic shielding plate |
JP2010258361A (ja) * | 2009-04-28 | 2010-11-11 | Dainippon Printing Co Ltd | メタルシールド板の製造方法 |
US8247888B2 (en) * | 2009-04-28 | 2012-08-21 | Dai Nippon Printing Co., Ltd. | Semiconductor device and method for manufacturing metallic shielding plate |
JP2011114225A (ja) * | 2009-11-27 | 2011-06-09 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
JP2013145844A (ja) * | 2012-01-16 | 2013-07-25 | Dainippon Printing Co Ltd | 半導体装置 |
JP2013165163A (ja) * | 2012-02-10 | 2013-08-22 | Dainippon Printing Co Ltd | メタルシールド板の製造方法およびメタルシールド板 |
JP2013141047A (ja) * | 2013-04-24 | 2013-07-18 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
WO2015033396A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2015033395A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPWO2015033396A1 (ja) * | 2013-09-04 | 2017-03-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPWO2015033395A1 (ja) * | 2013-09-04 | 2017-03-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
US9685412B2 (en) | 2013-09-04 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus and manufacturing method for same |
US9978690B2 (en) | 2013-09-04 | 2018-05-22 | Toshiba Memory Corporation | Semiconductor apparatus and manufacturing method for same |
JP2016072493A (ja) * | 2014-09-30 | 2016-05-09 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
CN114559223A (zh) * | 2022-03-23 | 2022-05-31 | 惠州市国丰达五金制品有限公司 | 一种金属电源外壳的制作方法 |
CN114559223B (zh) * | 2022-03-23 | 2023-05-30 | 惠州市国丰达五金制品有限公司 | 一种金属电源外壳的制作方法 |
CN115083928A (zh) * | 2022-07-20 | 2022-09-20 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
CN115083928B (zh) * | 2022-07-20 | 2022-11-08 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4941264B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4941264B2 (ja) | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 | |
US8247888B2 (en) | Semiconductor device and method for manufacturing metallic shielding plate | |
US7488620B2 (en) | Method of fabricating leadframe based flash memory cards including singulation by straight line cuts | |
JP5354376B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6909168B2 (en) | Resin encapsulation semiconductor device utilizing grooved leads and die pad | |
JP2007293800A (ja) | 半導体装置とそれを用いたメモリカード | |
JP5577839B2 (ja) | 半導体装置 | |
KR20160070695A (ko) | 불휘발성 자기 메모리 소자의 자기 실드 패키지 | |
US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
US20140239475A1 (en) | Packaging substrate, semiconductor package and fabrication methods thereof | |
TW201626527A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
JP2004349316A (ja) | 半導体装置及びその製造方法 | |
JP5626402B2 (ja) | 半導体装置、半導体装置の製造方法、およびシールド板 | |
JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2013149789A (ja) | 半導体装置、メタルシールド板およびメタルシールド用シート | |
JP6274553B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2013069720A (ja) | 半導体装置及びその製造方法 | |
JP5190713B2 (ja) | メタルシールド板の製造方法 | |
KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JP2006179512A (ja) | メタル基材装置、icカードモジュールの製造方法及びicカードモジュール体 | |
JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
JP6421478B2 (ja) | 半導体装置用リードフレームおよび樹脂封止型半導体装置 | |
JP2013165163A (ja) | メタルシールド板の製造方法およびメタルシールド板 | |
KR20110002893A (ko) | 메모리 카드용 인쇄회로기판의 제조방법 | |
JP2005011890A (ja) | Icカードモジュール用のメタルサブストレート部材とicカードモジュールの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |