JP2009141194A - 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 - Google Patents
半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 Download PDFInfo
- Publication number
- JP2009141194A JP2009141194A JP2007317051A JP2007317051A JP2009141194A JP 2009141194 A JP2009141194 A JP 2009141194A JP 2007317051 A JP2007317051 A JP 2007317051A JP 2007317051 A JP2007317051 A JP 2007317051A JP 2009141194 A JP2009141194 A JP 2009141194A
- Authority
- JP
- Japan
- Prior art keywords
- metal shield
- shield plate
- metal
- sheet
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 248
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 248
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 7
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 5
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- 239000007769 metal material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005389 magnetism Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- ZURAKLKIKYCUJU-UHFFFAOYSA-N copper;azane Chemical compound N.[Cu+2] ZURAKLKIKYCUJU-UHFFFAOYSA-N 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】製造コストを削減することができるとともにメタルシールド板のバリが半導体チップを傷付けることがない、メタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法を提供する。
【解決手段】メタルシールド用シート１０は、複数の開口２１を有する枠体２０と、枠体２０の開口２１内に配置され、枠体２０に連結部３０を介して連結された複数のメタルシールド板４０とを備えている。連結部３０は、少なくともメタルシールド板４０に隣接する部分において、その厚みがメタルシールド板４０の厚さより薄く形成され、一方の面３０Ａから他方の面３０Ｂに向って形成されたエッチング空間３１を有している。ブレード８０によって連結部３０を切断することにより、メタルシールド板４０を枠体２０から分離することができる。
【選択図】図１
【解決手段】メタルシールド用シート１０は、複数の開口２１を有する枠体２０と、枠体２０の開口２１内に配置され、枠体２０に連結部３０を介して連結された複数のメタルシールド板４０とを備えている。連結部３０は、少なくともメタルシールド板４０に隣接する部分において、その厚みがメタルシールド板４０の厚さより薄く形成され、一方の面３０Ａから他方の面３０Ｂに向って形成されたエッチング空間３１を有している。ブレード８０によって連結部３０を切断することにより、メタルシールド板４０を枠体２０から分離することができる。
【選択図】図１
Description
本発明は半導体装置の半導体チップを磁気から保護する半導体装置用のメタルシールド板、メタルシールド板を含むメタルシールド用シート、メタルシールド板を備えた半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法に係り、とりわけ製造コストを削減することができるとともにメタルシールド板のバリが半導体チップを傷付けることがない、メタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法に関する。
ＭＲＡＭ等の半導体チップを有する半導体装置は、その内部にメタルシールド板が設けられている。このようなメタルシールド板は、半導体装置の半導体チップを半導体装置外部の磁気（磁場）から保護するため、磁気シールド効果のある金属素材から作製される。
このようなメタルシールド板を作製する場合、金属素材をプレス加工することによりメタルシールド板を作製することも考えられる。しかしながら、この場合完成したメタルシールド板に抜きバリと歪みが発生し、このバリが半導体チップの回路面に接し、半導体チップの回路を傷つける場合があった。このため、プレス加工によりメタルシールド板を作製することは問題があった。
このため、メタルシールド板はエッチング加工法により作製されるのが一般的である。このようなエッチング加工法の一つとして、まず一面にテープ素材を貼着した金属素材を準備し、次にこの金属素材に対して当該一面と反対の面側からエッチング加工を施すことにより個々のメタルシールド板を作製することが考えられる（片面エッチング）。しかしながら、この方法を用いる場合、金属素材両面をエッチングしてメタルシールド板を作製する場合と比較してエッチング加工時間が約２倍となるため、加工時間が長いという問題がある。また、エッチング形状が片側へテーパーした形状となるため、メタルシールド板端部におけるシールド効果が低減するという問題もある。
あるいは、図９に示すように、メタルシールド用シート１００を用いてメタルシールド板１０１を作製する方法も考えられる。すなわち、まず金属素材の両面からエッチング加工を行ない、次に必要によりアニール処理を施すことにより、メタルシールド用シート１００を作製する。このメタルシールド用シート１００は、メタルシールド板１０１と、メタルシールド板１０１に連結されたブリッジ１０２とを有する。次に、ブリッジ１０２を手作業で切断し、各メタルシールド板１０１を単体毎に分離して専用トレー１０３に載置する。その後、メタルシールド板１０１は、専用トレー１０３に載置された状態で半導体装置の組立て工程に搬送され、半導体装置に組込まれる。
この場合、メタルシールド用シート１００がブリッジ１０２を有しているため、エッチング加工およびアニール処理を容易に行なうことができるという利点がある。しかしながら、メタルシールド板１０１のサイズが比較的小さく、またメタルシールド板１０１を分離して専用トレー１０３に並べる作業は手作業で行なわれるため、この作業に高いコストがかかっている。今後さらにメタルシールド板１０１のサイズが小さくなることも予想されるため、メタルシールド板１０１を専用トレー１０３に並べる作業はますます困難となると考えられる。
本発明はこのような点を考慮してなされたものであり、メタルシールド板を専用トレーへ載置する工程を省くことにより、作業時間を短縮するとともに製造コストを削減することができる、半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法を提供することを目的とする。
本発明は、半導体装置用のメタルシールド板を含むメタルシールド用シートにおいて、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板とを備え、連結部は、少なくともメタルシールド板に隣接する部分において、その厚みがメタルシールド板の厚さより薄く形成され、一方の面から他方の面に向って形成されたエッチング空間を有することを特徴とするメタルシールド用シートである。
本発明は、連結部は、その全域にわたりその厚みがメタルシールド板の厚さより薄く形成されていることを特徴とするメタルシールド用シートである。
本発明は、枠体は隣接する開口間に形成された細長いステー部を更に有し、メタルシールド板は、連結部を介して枠体のステー部に連結されていることを特徴とするメタルシールド用シートである。
本発明は、メタルシールド用シートは、Ｆｅ−Ｎｉ合金を含む材料により一体成形されていることを特徴とするメタルシールド用シートである。
本発明は、半導体装置用のメタルシールド板において、一方の面と他方の面とを含むシールド板本体と、シールド板本体から側方に向って突出するバリ（接続部を切断した残り）とを備え、バリは、シールド板本体の他方の面側に位置することを特徴とするメタルシールド板である。
本発明は、回路面を有する半導体チップと、半導体チップの少なくとも回路面に設けられたメタルシールド板とを備えた半導体装置において、メタルシールド板は、一方の面と他方の面とを含むシールド板本体と、シールド板本体から側方に向って突出するバリ（接続部を切断した残り）とを有し、メタルシールド板は、一方の面を半導体チップの回路面側に向けて配置され、バリは、シールド板本体の他方の面側に位置することを特徴とする半導体装置である。
本発明は、半導体チップの回路面と反対側の面に、追加のメタルシールド板が設けられていることを特徴とする半導体装置である。
本発明は、半導体装置用のメタルシールド板を含むメタルシールド用シートの製造方法において、メタルシールド用シートを製造するためのメタル基板を準備する工程と、メタル基板の両面からエッチング加工を施すことにより、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板と有するメタルシールド用シートを作製する工程とを備え、メタルシールド用シートを作製する工程において、メタル基板の一方の面からハーフエッチング加工を施すことにより、メタルシールド用シートの連結部に、一方の面から他方の面に向ってエッチング空間を形成することを特徴とするメタルシールド用シートの製造方法である。
本発明は、半導体装置用のメタルシールド板の製造方法において、メタルシールド用シートを製造するためのメタル基板を準備する工程と、メタル基板の両面からエッチング加工を施すことにより、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板と有するメタルシールド用シートを作製する工程とを有し、メタルシールド用シートを作製する工程において、メタル基板の一方の面からハーフエッチング加工を施すことにより、メタルシールド用シートの連結部に、一方の面から他方の面に向ってエッチング空間を形成するメタルシールド用シートの製造方法によりメタルシールド用シートを製造する工程と、ブレードによって他方の面側から連結部を切断することにより、メタルシールド板を枠体から分離する工程とを備えたことを特徴とするメタルシールド板の製造方法である。
本発明は、枠体は隣接する開口間に形成された細長いステー部を更に有し、メタルシールド板は、連結部を介して枠体のステー部に連結され、メタルシールド板を枠体から分離する工程において、ステー部より幅広のブレードによってステー部および連結部を切断することにより、メタルシールド板を枠体から分離することを特徴とするメタルシールド板の製造方法である。
以上のように本発明によれば、半導体装置を製造する工程の前にメタルシールド板を専用トレーへ載置する作業を行なう必要がないので、作業時間を短縮することができるとともに製造コストを削減することができる。
また本発明によれば、メタルシールド板のバリは、シールド板本体の他方の面側に位置するので、メタルシールド板を半導体装置内に組込んだ際バリが半導体チップに接触せず、半導体チップが傷付けられるおそれがない。
以下、図面を参照して本発明の実施の形態について説明する。
図１乃至図８は、本発明の一実施の形態を示す図である。ここで、図１は、本発明によるメタルシールド用シートの一実施の形態を示す平面図であり、図２は、図１のＩ部を拡大して示す斜視図である。また図３（ａ）−（ｄ）は、メタルシールド用シートの連結部の変形例を示す図であり、図４は、本発明によるメタルシールド板の一実施の形態を示す斜視図である。また図５（ａ）（ｂ）は、本発明による半導体装置の一実施の形態を示す概略図であり、図６（ａ）（ｂ）は、半導体装置の変形例を示す概略図である。また図７（ａ）−（ｅ）は、メタルシールド用シートの製造方法を示す平面図であり、図８（ａ）（ｂ）は、メタルシールド板の製造方法を示す断面図である。
まず図１乃至図３により、本発明によるメタルシールド用シートの概略について説明する。
図１に示すように、メタルシールド用シート１０は、複数の矩形状の開口２１を有する枠体２０と、枠体２０の開口２１内に配置され、枠体２０に連結部３０を介して連結された複数のメタルシールド板４０とを備えている。このうち枠体２０は、複数の開口２１全体を取り囲む外枠部２２と、隣接する各開口２１間に形成され、互いに平行に配置された複数の細長いステー部２３とを有している。これら枠体２０の外枠部２２、ステー部２３、およびメタルシールド板４０は、互いに同一の厚さからなっている。
図１に示すように、メタルシールド用シート１０は、複数の矩形状の開口２１を有する枠体２０と、枠体２０の開口２１内に配置され、枠体２０に連結部３０を介して連結された複数のメタルシールド板４０とを備えている。このうち枠体２０は、複数の開口２１全体を取り囲む外枠部２２と、隣接する各開口２１間に形成され、互いに平行に配置された複数の細長いステー部２３とを有している。これら枠体２０の外枠部２２、ステー部２３、およびメタルシールド板４０は、互いに同一の厚さからなっている。
図１に示すように、連結部３０は、各メタルシールド板４０の側部にそれぞれ設けられている。すなわち各連結部３０は、メタルシールド板４０の側部と枠体２０のステー部２３（または外枠部２２）とを連結するものである。
また図２に示すように、連結部３０は、その全域にわたりその厚みがメタルシールド板４０の厚さより薄く形成され、一方の面（図２の下面）３０Ａから他方の面（図２の上面）３０Ｂに向って形成されたエッチング空間３１を有している。
メタルシールド用シート１０は、後述するように一枚の金属板（メタル基板７０）をエッチング加工することにより作製されたものである。すなわちメタルシールド用シート１０の枠体２０、連結部３０、およびメタルシールド板４０は互いに一体に形成されている。このメタルシールド用シート１０は、例えばパーマロイＰＣ材等のＦｅ−Ｎｉ合金を含む材料等、透磁率の高い材料からなることが好ましい。
なお連結部３０の厚みは、メタルシールド板４０の厚みの約１／２程度とすることが好ましい。また、図２において、連結部３０はその全域にわたりその厚みがメタルシールド板４０の厚さより薄く形成されているが、これに限らず、連結部３０のうち少なくともメタルシールド板４０に隣接する部分においてその厚みがメタルシールド板４０の厚さより薄ければ良い。例えば、エッチング空間３１の幅は、連結部３０の幅の約１／２程度であっても良く（図３（ａ）（ｃ））、あるいはエッチング空間３１の幅が連結部３０の幅の約３／４程度であっても良い（図３（ｂ）（ｄ））。
次に図４により、本発明によるメタルシールド板の概略について説明する。
図４に示す半導体装置用のメタルシールド板４０は、上述したメタルシールド用シート１０に含まれるものである。すなわちメタルシールド板４０は、後述するようにメタルシールド用シート１０の連結部３０を切断して、枠体２０から分離することにより作製されたものである。
図４に示す半導体装置用のメタルシールド板４０は、上述したメタルシールド用シート１０に含まれるものである。すなわちメタルシールド板４０は、後述するようにメタルシールド用シート１０の連結部３０を切断して、枠体２０から分離することにより作製されたものである。
このような構成からなるメタルシールド板４０は、一方の面４１Ａと他方の面４１Ｂとを含む矩形状のシールド板本体４１と、シールド板本体４１の側方に突出するバリ、具体的には接続部を切断した残り４２とを備えている。
このうちバリ４２は、シールド板本体４１の他方の面４１Ｂ側に位置するとともに、一方の面４２Ａと他方の面４２Ｂとを有している。すなわちバリ４２の他方の面４２Ｂは、シールド板本体４１の他方の面４１Ｂと同一平面上に設けられている。他方、バリ４２の一方の面４２Ａは、シールド板本体４１の一方の面４１Ａより他方の面４１Ｂ側に位置している。すなわちバリ４２の厚さはシールド板本体４１の厚さより薄い。なおバリ４２は、上述したメタルシールド用シート１０の連結部３０の一部に相当する。
メタルシールド板４０の大きさは問わないが、後述するように半導体装置を製造する工程の前にメタルシールド板４０を手作業で専用トレーへ載置する必要がないので、メタルシールド板４０の一辺を例えば１ｍｍ乃至３ｍｍ程度まで小さくすることもできる。またメタルシールド板４０の厚みは５０μｍ乃至２００μｍとすることが好ましく、１００μｍ乃至１５０μｍとすることが更に好ましい。メタルシールド板４０の厚みが５０μｍ未満となると外部の磁気から半導体チップを十分に保護できない。他方、メタルシールド板４０の厚みが２００μｍ超となると半導体装置全体の厚さが厚くなるので好ましくない。
次に図５乃至図６により、本発明による半導体装置の概略について説明する。
なお図５（ａ）は、半導体装置がＳＯＰ（Small Outline Packageの略）からなる場合を示す図であり、図５（ｂ）は、半導体装置がＢＧＡ（Ball GridArray Packageの略）からなる場合を示す図である。
なお図５（ａ）は、半導体装置がＳＯＰ（Small Outline Packageの略）からなる場合を示す図であり、図５（ｂ）は、半導体装置がＢＧＡ（Ball GridArray Packageの略）からなる場合を示す図である。
このうち図５（ａ）に示すＳＯＰからなる半導体装置５０は、ダイパッド５２と、ダイパッド５２に載置され、回路面５１Ａを有する半導体チップ５１と、半導体チップ５１の回路面５１Ａに設けられたメタルシールド板４０とを備えている。このうち半導体チップ５１は、磁気抵抗効果を示す記憶素子を含むＭＲＡＭ等の半導体メモリからなっている。
メタルシールド板４０は、上述したように、一方の面４１Ａと他方の面４１Ｂとを含むシールド板本体４１と、シールド板本体４１の側方に突出するバリ４２とを有している。このうちバリ４２は、シールド板本体４１の他方の面４１Ｂ側に位置している。またメタルシールド板４０は、シールド板本体４１の一方の面４１Ａを半導体チップ５１の回路面５１Ａ側に向けるように配置されている。
また半導体チップ５１の回路面５１Ａとリードフレーム５４とは、金製のボンディングワイヤ５５により電気的に接続されている。さらにダイパッド５２、半導体チップ５１、メタルシールド板４０、およびボンディングワイヤ５５は、封止樹脂５６により封止されている。
ところで図５（ａ）に示すように、メタルシールド板４０は、バリ４２が半導体チップ５１と反対側の位置となるように半導体チップ５１上に載置されている。したがって、半導体装置５０の製造工程において、メタルシールド板４０のバリ４２によって半導体チップ５１の回路面５１Ａが傷付けられるおそれがない。
一方、図５（ｂ）に示すＢＧＡからなる半導体装置６０は、パッケージ基板６７と、パッケージ基板６７上に設けられたダイパッド６２と、ダイパッド６２に載置され、回路面６１Ａを有する半導体チップ６１と、半導体チップ６１の回路面６１Ａに設けられたメタルシールド板４０とを備えている。このうち半導体チップ６１は、上述した半導体チップ５１と同様、磁気抵抗効果を示す記憶素子を含むＭＲＡＭ等の半導体メモリからなっている。
メタルシールド板４０は、上述したように、一方の面４１Ａと他方の面４１Ｂとを含むシールド板本体４１と、シールド板本体４１の側方に突出するバリ４２とを有している。このうちバリ４２は、シールド板本体４１の他方の面４１Ｂ側に位置している。またメタルシールド板４０は、シールド板本体４１の一方の面４１Ａを半導体チップ６１の回路面６１Ａ側に向けるように配置されている。
またパッケージ基板６７上に端子部６４が設けられ、端子部６４にはんだボール６８が電気的に接続されている。このはんだボール６８は、パッケージ基板６７から外方に突出している。また端子部６４と半導体チップ６１の回路面６１Ａとは、金製のボンディングワイヤ６５により電気的に接続されている。さらにダイパッド６２、半導体チップ６１、メタルシールド板４０、端子部６４、およびボンディングワイヤ６５は、封止樹脂６６により封止されている。
図５（ｂ）に示すように、メタルシールド板４０は、バリ４２が半導体チップ６１と反対側の位置となるように半導体チップ６１上に載置されている。したがって、半導体装置６０の製造工程において、メタルシールド板４０のバリ４２によって半導体チップ６１の回路面６１Ａが傷付けられるおそれがない。
図５（ａ）（ｂ）において、メタルシールド板４０は半導体チップ５１、６１の回路面５１Ａ、６１Ａ側に設けられている。しかしながらこれに限らず、図６（ａ）（ｂ）に示すように、メタルシールド板４０に加え、半導体チップ５１、６１の回路面５１Ａ、６１Ａと反対側の面５１Ｂ、６１Ｂに追加のメタルシールド板４０Ａが設けられていても良い。
図６（ａ）（ｂ）に示す半導体装置５０、６０は、追加のメタルシールド板４０Ａを設けた点が異なるのみであり、他は図５（ａ）（ｂ）に示す半導体装置５０、６０と同一である。図６（ａ）（ｂ）において、図５（ａ）（ｂ）に示す実施の形態と同一部分は同一符号を付しておく。また図６（ａ）（ｂ）に示す追加のメタルシールド板４０Ａの構成は、上述したメタルシールド板４０の構成と略同一である。
すなわち図６（ａ）に示すように、ＳＯＰからなる半導体装置５０において、半導体チップ５１の回路面５１Ａと反対側の面５１Ｂに追加のメタルシールド板４０Ａが設けられている。この場合、追加のメタルシールド板４０Ａは半導体チップ５１とダイパッド５２との間に介在される。
一方、図６（ｂ）に示すように、ＢＧＡからなる半導体装置６０において、半導体チップ６１の回路面６１Ａと反対側の面６１Ｂに追加のメタルシールド板４０Ａが設けられている。この場合、追加のメタルシールド板４０Ａは半導体チップ６１とダイパッド６２との間に介在される。
なお図６（ａ）（ｂ）において、追加のメタルシールド板４０Ａは、バリ４２が半導体チップ５１、６１側にくるようにダイパッド５２、６２上に載置されている。しかしながら、追加のメタルシールド板４０Ａの大きさは半導体チップ５１、６１の大きさより大きく構成されているので、追加のメタルシールド板４０Ａのバリ４２によって半導体チップ６１が傷付けられることはない。
次にこのような構成からなる本実施の形態の作用について説明する。
まず、半導体装置用のメタルシールド板を含むメタルシールド用シートを製造する方法について、図７（ａ）−（ｅ）により説明する。なお図７（ａ）−（ｅ）は、メタルシールド用シート１０の連結部３０周辺を拡大して示す図である。
図７（ａ）に示すように、まずメタルシールド用シート１０を製造するためのメタル基板７０を準備する。このメタル基板７０は、上述したように透磁率の高い金属からなることが好ましく、例えばパーマロイＰＣ材等のＦｅ−Ｎｉ合金を含んでいる。
次に、メタル基板７０の一方の面７０Ａ全体にレジスト層７１を設けるととともに、他方の面７０Ｂ全体にレジスト層７２を設ける（図７（ｂ））。
次いで、レジスト層７１、７２に各々所定形状からなるパターンを形成する（図７（ｃ））。この場合、例えば露光用マスクを介してレジスト層７１、７２を露光し、硬化させ、次いでレジスト層７１、７２を現像し、その後レジスト層７１、７２の不要部分を除去することにより、各レジスト層７１、７２に所定のパターンを形成することができる。
この際、メタル基板７０の一方の面７０Ａ側に設けられたレジスト層７１のうち、メタルシールド用シート１０の連結部３０に対応する部分７１Ａのレジスト層７１を除去し、メタル基板７０を露出させる。これに対して、メタル基板７０の他方の面７０Ｂ側に設けられたレジスト層７２のうち、連結部３０に対応する部分７２Ａのレジスト層７２を残存させる。
次に、メタル基板７０の両面７０Ａ、７０Ｂにエッチング加工を施し、メタル基板７０のうちレジスト層７１、７２が設けられていない部分を除去する（図７（ｄ））。メタル基板７０のうちこのようにして除去された部分は、主にメタルシールド用シート１０の枠体２０の開口２１に対応する。一方、メタル基板７０のうち除去されなかった部分は、メタルシールド用シート１０の枠体２０、連結部３０、およびメタルシールド板４０に対応する。なお、このエッチング加工で用いられるエッチング液としては、塩化第２鉄水溶液、塩化第２銅水溶液、および銅アンモニウム錯イオンを含むアルカリ水溶液などが挙げられる。
メタル基板７０にエッチング加工を施す際、連結部３０に対応する部分には、メタル基板７０の一方の面７０Ａから他方の面３０Ｂにハーフエッチング加工が施される。このハーフエッチング加工により、メタルシールド用シート１０の連結部３０は、その厚みがメタルシールド板４０の厚さより薄く形成され、一方の面３０Ａから他方の面３０Ｂに向ってエッチング空間３１が形成される。
その後、レジスト層７１、７２を除去することにより、上述したメタルシールド用シート１０が得られる（図７（ｅ））。
なお、その後メタルシールド用シート１０を５００℃乃至１１００℃の温度で熱処理し、メタルシールド用シート１０の磁気シールド効果を更に高めても良い。またレジスト層７１、７２を除去した後、洗浄工程、検査工程、およびアニール処理工程が適宜設けられていても良い。
次に、メタルシールド用シートを用いてメタルシールド板を製造する方法について説明する。
まず上述した工程により、図１に示すメタルシールド用シート１０を作製する（図７（ａ）−（ｅ））。次に、このようにして作製されたメタルシールド用シート１０を半導体装置５０、６０の組立て工程に搬送する。
この半導体装置５０、６０の組立て工程において、まずメタルシールド用シート１０をソーイング用固定テープ８１上に載置して固定する（図８参照）。なお図８は、メタルシールド用シート１０の連結部３０周辺における断面図である。
次に、ダイヤモンド砥石等からなるブレード８０によって、他方の面３０Ｂ側から連結部３０を切断する。これによりメタルシールド板４０が枠体２０から分離される（ソーイング（sawing）工程）。このようにして、メタルシールド用シート１０からメタルシールド板４０（図４参照）を製造することができる。
この際、連結部３０の一方の面３０Ａから他方の面３０Ｂに向ってエッチング空間３１が形成されているので、連結部３０を切断する際のブレード８０の切断負荷を約半分に減少させることができる。
なお、メタルシールド板４０を枠体２０から分離する工程において、図８（ｂ）に示すようにブレード８０により連結部３０を各々切断しても良いが、図８（ａ）に示すように、ステー部２３より幅広のブレード８０を用いて、ステー部２３および連結部３０を一体として切断することが好ましい。すなわちブレード８０をステー部２３の長手方向に沿って移動させることにより（図１の線分Ｌ参照）、ステー部２３と、このステー部２３の両側に位置する連結部３０、３０とを一度に連続して切断することが作業の効率化を図るうえで好ましい。
その後、半導体装置５０、６０の組立て工程において、このようにして製造されたメタルシールド板４０を用いて、上述した半導体装置５０、６０が製造される。
このように本実施の形態によれば、メタルシールド板４０は、半導体装置５０、６０の組立て工程においてブレード８０により枠体２０から分離される。したがって、従来のように半導体装置５０、６０を製造する工程の前にメタルシールド板４０を手作業で専用トレーへ載置する必要がない。これにより、専用トレーが必要なくなるとともに、作業時間を短縮することができ、かつ製造コストを削減することができる。
また本実施の形態によれば、メタルシールド板４０を半導体装置５０、６０内に組込んだ際、メタルシールド板４０のバリ４２が半導体チップ５１、６１に接触しないので、半導体チップ５１、６１が傷付けられるおそれがない。
１０ メタルシールド用シート
２０ 枠体
２１ 開口
２２ 外枠部
２３ ステー部
３０ 連結部
３１ エッチング空間
４０ メタルシールド板
４１ シールド板本体
４２ バリ
５０、６０ 半導体装置
５１、６１ 半導体チップ
５２、６２ ダイパッド
５４ リードフレーム
５５、６５ ボンディングワイヤ
５６、６６ 封止樹脂
６４ 端子部
６７ パッケージ基板
６８ はんだボール
７０ メタル基板
７１、７２ レジスト層
８０ ブレード
２０ 枠体
２１ 開口
２２ 外枠部
２３ ステー部
３０ 連結部
３１ エッチング空間
４０ メタルシールド板
４１ シールド板本体
４２ バリ
５０、６０ 半導体装置
５１、６１ 半導体チップ
５２、６２ ダイパッド
５４ リードフレーム
５５、６５ ボンディングワイヤ
５６、６６ 封止樹脂
６４ 端子部
６７ パッケージ基板
６８ はんだボール
７０ メタル基板
７１、７２ レジスト層
８０ ブレード
Claims (10)
- 半導体装置用のメタルシールド板を含むメタルシールド用シートにおいて、
複数の開口を有する枠体と、
枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板とを備え、
連結部は、少なくともメタルシールド板に隣接する部分において、その厚みがメタルシールド板の厚さより薄く形成され、一方の面から他方の面に向って形成されたエッチング空間を有することを特徴とするメタルシールド用シート。 - 連結部は、その全域にわたりその厚みがメタルシールド板の厚さより薄く形成されていることを特徴とする請求項１記載のメタルシールド用シート。
- 枠体は隣接する開口間に形成された細長いステー部を更に有し、
メタルシールド板は、連結部を介して枠体のステー部に連結されていることを特徴とする請求項１記載のメタルシールド用シート。 - メタルシールド用シートは、Ｆｅ−Ｎｉ合金を含む材料により一体成形されていることを特徴とする請求項１記載のメタルシールド用シート。
- 半導体装置用のメタルシールド板において、
一方の面と他方の面とを含むシールド板本体と、
シールド板本体から側方に向って突出するバリとを備え、
バリは、シールド板本体の他方の面側に位置することを特徴とするメタルシールド板。 - 回路面を有する半導体チップと、半導体チップの少なくとも回路面に設けられたメタルシールド板とを備えた半導体装置において、
メタルシールド板は、
一方の面と他方の面とを含むシールド板本体と、
シールド板本体から側方に向って突出するバリとを有し、
メタルシールド板は、一方の面を半導体チップの回路面側に向けて配置され、
バリは、シールド板本体の他方の面側に位置することを特徴とする半導体装置。 - 半導体チップの回路面と反対側の面に、追加のメタルシールド板が設けられていることを特徴とする請求項６記載の半導体装置。
- 半導体装置用のメタルシールド板を含むメタルシールド用シートの製造方法において、
メタルシールド用シートを製造するためのメタル基板を準備する工程と、
メタル基板の両面からエッチング加工を施すことにより、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板と有するメタルシールド用シートを作製する工程とを備え、
メタルシールド用シートを作製する工程において、メタル基板の一方の面からハーフエッチング加工を施すことにより、メタルシールド用シートの連結部に、一方の面から他方の面に向ってエッチング空間を形成することを特徴とするメタルシールド用シートの製造方法。 - 半導体装置用のメタルシールド板の製造方法において、
メタルシールド用シートを製造するためのメタル基板を準備する工程と、メタル基板の両面からエッチング加工を施すことにより、複数の開口を有する枠体と、枠体の開口内に配置され、枠体に連結部を介して連結された複数のメタルシールド板と有するメタルシールド用シートを作製する工程とを有し、メタルシールド用シートを作製する工程において、メタル基板の一方の面からハーフエッチング加工を施すことにより、メタルシールド用シートの連結部に、一方の面から他方の面に向ってエッチング空間を形成するメタルシールド用シートの製造方法によりメタルシールド用シートを製造する工程と、
ブレードによって他方の面側から連結部を切断することにより、メタルシールド板を枠体から分離する工程とを備えたことを特徴とするメタルシールド板の製造方法。 - 枠体は隣接する開口間に形成された細長いステー部を更に有し、
メタルシールド板は、連結部を介して枠体のステー部に連結され、
メタルシールド板を枠体から分離する工程において、ステー部より幅広のブレードによってステー部および連結部を切断することにより、メタルシールド板を枠体から分離することを特徴とする請求項９記載のメタルシールド板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007317051A JP4941264B2 (ja) | 2007-12-07 | 2007-12-07 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007317051A JP4941264B2 (ja) | 2007-12-07 | 2007-12-07 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009141194A true JP2009141194A (ja) | 2009-06-25 |
| JP4941264B2 JP4941264B2 (ja) | 2012-05-30 |
Family
ID=40871511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007317051A Active JP4941264B2 (ja) | 2007-12-07 | 2007-12-07 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4941264B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153760A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010245106A (ja) * | 2009-04-01 | 2010-10-28 | Renesas Electronics Corp | 磁気記憶装置 |
| US20100270660A1 (en) * | 2009-04-28 | 2010-10-28 | Dai Nippon Printing Co., Ltd. | Semiconductor device and method for manufacturing metallic shielding plate |
| JP2010258361A (ja) * | 2009-04-28 | 2010-11-11 | Dainippon Printing Co Ltd | メタルシールド板の製造方法 |
| JP2011114225A (ja) * | 2009-11-27 | 2011-06-09 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
| JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
| JP2013141047A (ja) * | 2013-04-24 | 2013-07-18 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
| JP2013145844A (ja) * | 2012-01-16 | 2013-07-25 | Dainippon Printing Co Ltd | 半導体装置 |
| JP2013165163A (ja) * | 2012-02-10 | 2013-08-22 | Dainippon Printing Co Ltd | メタルシールド板の製造方法およびメタルシールド板 |
| WO2015033396A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| WO2015033395A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2016072493A (ja) * | 2014-09-30 | 2016-05-09 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| CN114559223A (zh) * | 2022-03-23 | 2022-05-31 | 惠州市国丰达五金制品有限公司 | 一种金属电源外壳的制作方法 |
| CN115083928A (zh) * | 2022-07-20 | 2022-09-20 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275957A (ja) * | 1991-03-01 | 1992-10-01 | Nippon Stainless Steel Co Ltd | 多孔金属板及び合せガラス |
| JPH08125374A (ja) * | 1994-10-25 | 1996-05-17 | Hitachi Ltd | 内部に仕切板をもつ筐体 |
| JP2003163298A (ja) * | 2001-11-29 | 2003-06-06 | Nippon Filcon Co Ltd | 電子素子パッケージ用封止キャップとその製造方法及びそのキャップを用いた封止方法 |
| JP2004221463A (ja) * | 2003-01-17 | 2004-08-05 | Sony Corp | 磁気メモリ装置 |
| JP2006156513A (ja) * | 2004-11-26 | 2006-06-15 | Sohki:Kk | パッケージ用リッド及びその製造方法 |
-
2007
- 2007-12-07 JP JP2007317051A patent/JP4941264B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04275957A (ja) * | 1991-03-01 | 1992-10-01 | Nippon Stainless Steel Co Ltd | 多孔金属板及び合せガラス |
| JPH08125374A (ja) * | 1994-10-25 | 1996-05-17 | Hitachi Ltd | 内部に仕切板をもつ筐体 |
| JP2003163298A (ja) * | 2001-11-29 | 2003-06-06 | Nippon Filcon Co Ltd | 電子素子パッケージ用封止キャップとその製造方法及びそのキャップを用いた封止方法 |
| JP2004221463A (ja) * | 2003-01-17 | 2004-08-05 | Sony Corp | 磁気メモリ装置 |
| JP2006156513A (ja) * | 2004-11-26 | 2006-06-15 | Sohki:Kk | パッケージ用リッド及びその製造方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153760A (ja) * | 2008-12-26 | 2010-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2010245106A (ja) * | 2009-04-01 | 2010-10-28 | Renesas Electronics Corp | 磁気記憶装置 |
| US20100270660A1 (en) * | 2009-04-28 | 2010-10-28 | Dai Nippon Printing Co., Ltd. | Semiconductor device and method for manufacturing metallic shielding plate |
| JP2010258361A (ja) * | 2009-04-28 | 2010-11-11 | Dainippon Printing Co Ltd | メタルシールド板の製造方法 |
| US8247888B2 (en) * | 2009-04-28 | 2012-08-21 | Dai Nippon Printing Co., Ltd. | Semiconductor device and method for manufacturing metallic shielding plate |
| JP2011114225A (ja) * | 2009-11-27 | 2011-06-09 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
| JP2011216622A (ja) * | 2010-03-31 | 2011-10-27 | Renesas Electronics Corp | 半導体装置および半導体装置アセンブリ |
| JP2013145844A (ja) * | 2012-01-16 | 2013-07-25 | Dainippon Printing Co Ltd | 半導体装置 |
| JP2013165163A (ja) * | 2012-02-10 | 2013-08-22 | Dainippon Printing Co Ltd | メタルシールド板の製造方法およびメタルシールド板 |
| JP2013141047A (ja) * | 2013-04-24 | 2013-07-18 | Dainippon Printing Co Ltd | 半導体装置、半導体装置の製造方法、およびシールド板 |
| WO2015033396A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| WO2015033395A1 (ja) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPWO2015033395A1 (ja) * | 2013-09-04 | 2017-03-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPWO2015033396A1 (ja) * | 2013-09-04 | 2017-03-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9685412B2 (en) | 2013-09-04 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus and manufacturing method for same |
| US9978690B2 (en) | 2013-09-04 | 2018-05-22 | Toshiba Memory Corporation | Semiconductor apparatus and manufacturing method for same |
| JP2016072493A (ja) * | 2014-09-30 | 2016-05-09 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| CN114559223A (zh) * | 2022-03-23 | 2022-05-31 | 惠州市国丰达五金制品有限公司 | 一种金属电源外壳的制作方法 |
| CN114559223B (zh) * | 2022-03-23 | 2023-05-30 | 惠州市国丰达五金制品有限公司 | 一种金属电源外壳的制作方法 |
| CN115083928A (zh) * | 2022-07-20 | 2022-09-20 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
| CN115083928B (zh) * | 2022-07-20 | 2022-11-08 | 威海艾迪科电子科技股份有限公司 | 一种半导体封装构件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4941264B2 (ja) | 2012-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4941264B2 (ja) | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 | |
| US8247888B2 (en) | Semiconductor device and method for manufacturing metallic shielding plate | |
| US7488620B2 (en) | Method of fabricating leadframe based flash memory cards including singulation by straight line cuts | |
| JP4843447B2 (ja) | 半導体装置とそれを用いたメモリカード | |
| JP5354376B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6909168B2 (en) | Resin encapsulation semiconductor device utilizing grooved leads and die pad | |
| JP5577839B2 (ja) | 半導体装置 | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| TW201626527A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
| JP2004349316A (ja) | 半導体装置及びその製造方法 | |
| JP5626402B2 (ja) | 半導体装置、半導体装置の製造方法、およびシールド板 | |
| JP2005311137A (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
| JP2013149789A (ja) | 半導体装置、メタルシールド板およびメタルシールド用シート | |
| JP6274553B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2013069720A (ja) | 半導体装置及びその製造方法 | |
| JP5190713B2 (ja) | メタルシールド板の製造方法 | |
| KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
| JP2006179512A (ja) | メタル基材装置、ｉｃカードモジュールの製造方法及びｉｃカードモジュール体 | |
| JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
| JP6421478B2 (ja) | 半導体装置用リードフレームおよび樹脂封止型半導体装置 | |
| JP2013165163A (ja) | メタルシールド板の製造方法およびメタルシールド板 | |
| KR20110002893A (ko) | 메모리 카드용 인쇄회로기판의 제조방법 | |
| JP2005011890A (ja) | Ｉｃカードモジュール用のメタルサブストレート部材とｉｃカードモジュールの作製方法 | |
| JP2018056601A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2000269389A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4941264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |