JP2016072493A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016072493A
JP2016072493A JP2014201766A JP2014201766A JP2016072493A JP 2016072493 A JP2016072493 A JP 2016072493A JP 2014201766 A JP2014201766 A JP 2014201766A JP 2014201766 A JP2014201766 A JP 2014201766A JP 2016072493 A JP2016072493 A JP 2016072493A
Authority
JP
Japan
Prior art keywords
magnetic shield
shield material
lower magnetic
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014201766A
Other languages
English (en)
Other versions
JP2016072493A5 (ja
JP6353763B2 (ja
Inventor
直 荒井
Sunao Arai
直 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014201766A priority Critical patent/JP6353763B2/ja
Priority to US14/870,084 priority patent/US9466784B2/en
Publication of JP2016072493A publication Critical patent/JP2016072493A/ja
Publication of JP2016072493A5 publication Critical patent/JP2016072493A5/ja
Application granted granted Critical
Publication of JP6353763B2 publication Critical patent/JP6353763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】外部磁界が素子へ影響を与えることを抑制可能な半導体装置等を提供する。
【解決手段】本半導体装置は、配線基板と、前記配線基板上に設けられた下側磁気シールド材と、前記下側磁気シールド材上に搭載された、磁気記憶素子を有する半導体チップと、前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に設けられた、上側磁気シールド材と、を有し、前記下側磁気シールド材と前記上側磁気シールド材とが直接接している。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
近年、不揮発性メモリであるＭＲＡＭ（Magnetoresistive Random Access Memory）が注目されている。ＭＲＡＭは、揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）とは異なり、通電されていなくても記憶を保持することができる。そのため、電源投入後の立ち上がり時間が早い。又、ＭＲＡＭではノーマリーオフが可能なため、ＤＲＡＭやＳＲＡＭに比べて消費電力が劇的に小さくなる。
このように、ＭＲＡＭは優れた特徴を有しているが、外部磁界の影響が素子（半導体チップ）に及ばないように磁性シールドしないと動作させることができない。そのため、ＤＲＡＭやＳＲＡＭのパッケージとは異なり、ＭＲＡＭのパッケージでは磁性シールド材で素子を覆うことが必須である。
磁性シールド材を備えたＭＲＡＭのパッケージとしては、例えば、素子を挟むように第１磁気シールド材と第２磁気シールド材とを配置し、第１磁気シールド材と第２磁気シールド材とを樹脂を介して接続する構造が提案されている（例えば、特許文献１参照）。
特開２０１３−２０７０５９号公報
しかしながら、一般に磁気シールド材と比べて樹脂の透磁率は低いため、第１磁気シールド材と第２磁気シールド材との間に樹脂が介在していると、樹脂の部分で磁気の流れが止まり、結果として、外部磁界が素子へ影響を与えることを抑制できなくなる。
本発明は、上記の点に鑑みてなされたものであり、外部磁界が素子へ影響を与えることを抑制可能な半導体装置等を提供することを課題とする。
本半導体装置は、配線基板と、前記配線基板上に設けられた下側磁気シールド材と、前記下側磁気シールド材上に搭載された、磁気記憶素子を有する半導体チップと、前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に設けられた、上側磁気シールド材と、を有し、前記下側磁気シールド材と前記上側磁気シールド材とが直接接していることを要件とする。
開示の技術によれば、外部磁界が素子へ影響を与えることを抑制可能な半導体装置等を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態の変形例１に係る半導体装置を例示する図である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例２に係る半導体装置を例示する図である。 上側磁気シールド材のバリエーションについて例示する斜視図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ｂ）は平面図であり、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１（ｂ）において、モールド樹脂８０の図示は省略されている。
図１を参照するに、半導体装置１は、配線基板１０と、下側磁気シールド材２０と、接着層３０と、半導体チップ４０と、接着層５０と、ボンディングワイヤ６０と、上側磁気シールド材７０と、モールド樹脂８０とを有する。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ４０の回路形成面側を上側又は一方の側、ソルダーレジスト層１７側を下側又は他方の側とする。又、各部位の半導体チップ４０の回路形成面側の面を一方の面又は上面、ソルダーレジスト層１７側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を半導体チップ４０の回路形成面の法線方向から視ることを指し、平面形状とは対象物を半導体チップ４０の回路形成面の法線方向から視た形状を指すものとする。
配線基板１０において、絶縁層１１は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等から形成されている。絶縁層１１の下面側には、例えば、銅（Ｃｕ）からなる配線層１２が埋設されている。配線層１２の下面は絶縁層１１の下面から露出し、配線層１２の上面及び側面は絶縁層１１により被覆されている。配線層１２の下面は、例えば、絶縁層１１の下面と面一とすることができる。
絶縁層１１の上面側には、例えば、銅（Ｃｕ）からなる配線層１３が形成されている。配線層１３は、絶縁層１１を貫通し配線層１２の上面を露出するビアホール１１ｘ内に充填されたビア配線、及び絶縁層１１の上面に形成された配線パターンを含んで構成されており、配線層１２と電気的に接続されている。
絶縁層１４は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等からなり、配線層１３を被覆するように絶縁層１１上に形成されている。絶縁層１４の上面には、例えば、銅（Ｃｕ）からなるパッド１５が形成されている。パッド１５は、絶縁層１４を貫通し配線層１３の上面を露出するビアホール１４ｘ内に充填されたビア配線と一体的に構成されており、配線層１３と電気的に接続されている。
パッド１５の上面には、表面処理層１６が形成されている。表面処理層１６の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
なお、絶縁層１４の上面に、表面処理層１６が形成されたパッド１５を露出する開口部を備えたソルダーレジスト層を設けてもよい。この場合には、ソルダーレジスト層上に接着層３０を介して下側磁気シールド材２０が設けられる。
ソルダーレジスト層１７は、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂等からなり、絶縁層１１の下面に形成されている。ソルダーレジスト層１７は開口部１７ｘを有し、開口部１７ｘ内には配線層１２の下面が露出している。開口部１７ｘ内に露出する配線層１２の下面には、例えば、はんだバンプ９０を形成することができる。
下側磁気シールド材２０は、配線基板１０上に設けられている。具体的には、下側磁気シールド材２０は、接着層３０により、配線基板１０の一方の側の最外面となる絶縁層１４の上面に接着されている。下側磁気シールド材２０の厚さは、例えば、５０〜１００μｍ程度とすることができる。
下側磁気シールド材２０の材料としては金属を用いることができるが、磁気の流れをよくするために、金属の中でも透磁率が高く飽和磁束密度の大きな軟磁性材料を用いることが好ましい。好適な透磁率は１０００〜１００００程度、好適な飽和磁束密度は０．５〜１．５（Ｔ）程度であり、このような特性の軟磁性材料としては、例えば、Ｆｅ−Ｎｉ系合金であるパーマロイ、４２アロイ、４６アロイ、５２アロイ等を挙げることができる。
又、下側磁気シールド材２０の材料は、上記のような特性の軟磁性材料の中から、半導体チップ４０を構成する主要材料（例えば、シリコン）の熱膨張係数と近い熱膨張係数を有する材料を選択することが好ましい。半導体装置１の反りを抑制するためである。
下側磁気シールド材２０には、開口部２０ｘ及び２０ｙが設けられている。開口部２０ｘは、接着層３０の上面を露出する孔であり、例えば、下側磁気シールド材２０の４隅の近傍に設けられている。開口部２０ｘの平面形状は、上側磁気シールド材７０の脚部７２が圧入可能な形状であれば、円形や矩形等の任意の形状とすることができる。
開口部２０ｙは、表面処理層１６が形成されたパッド１５を露出する孔であり、半導体チップ４０の両側に対向するように設けられている。なお、開口部２０ｙの部分には、接着層３０は形成されていない。又、開口部２０ｙの内壁とパッド１５及び表面処理層１６との間には隙間があり、両者は接していない。開口部２０ｙの平面形状は、１つの開口部２０ｙに複数のパッド１５を並べて露出するように、例えば、長方形状に形成される。但し、開口部２０ｙの平面形状は、長方形状以外の任意の形状としてよい。
半導体チップ４０は、電極パッドが形成された回路形成面を上側磁気シールド材７０の天板７１側に向けて（フェイスアップ状態で）、接着層５０を介して、下側磁気シールド材２０の上面の対向する開口部２０ｙ間に搭載されている。半導体チップ４０は、例えば、シリコンに磁気記憶素子が形成されたメモリチップ（ＭＲＡＭ）である。半導体チップ４０には、ロジック回路等が混載されていてもよい。半導体チップ４０の電極パッドと、開口部２０ｙ内に露出するパッド１５上の表面処理層１６とは、ボンディングワイヤ６０を介して電気的に接続されている。ボンディングワイヤ６０としては、例えば、金線や銅線等の金属線を用いることができる。
上側磁気シールド材７０は、下側磁気シールド材２０との間に半導体チップ４０を挟むように、下側磁気シールド材２０上に設けられている。具体的には、上側磁気シールド材７０には、半導体チップ４０を挟んで下側磁気シールド材２０と対向する天板７１と、天板７１の外縁部の複数個所（例えば、４隅）から下側磁気シールド材２０側に延伸して形成された脚部７２とを有する（後述の図５も参照）。
脚部７２は、上側磁気シールド材７０を下側磁気シールド材２０に固定するために用いると共に、上側磁気シールド材７０と下側磁気シールド材２０との間隔を規定する部材である。脚部７２の下端部は、下側磁気シールド材２０の開口部２０ｘに圧入され、両者は直接接している。つまり、上側磁気シールド材７０と下側磁気シールド材２０とは、樹脂等を介すことなく直接接している。
上側磁気シールド材７０の厚さは、例えば、５０〜１００μｍ程度とすることができる。上側磁気シールド材７０の材料としては金属を用いることができるが、下側磁気シールド材２０と同様に、軟磁性材料を用いることが好ましい。又、上側磁気シールド材７０の透磁率及び飽和磁束密度は、下側磁気シールド材２０の透磁率及び飽和磁束密度と同程度とすることが、磁気の流れを良好にする点で好ましい。なお、上側磁気シールド材７０は、半導体チップ４０及びボンディングワイヤ６０と接触しないような形状とされている。下側磁気シールド材２０及び上側磁気シールド材７０の平面形状は、例えば、半導体チップ４０を覆うような矩形状に形成される。
モールド樹脂８０は、下側磁気シールド材２０、半導体チップ４０及び上側磁気シールド材７０を覆うように、配線基板１０上に設けられている。モールド樹脂８０としては、例えば、シリカ等のフィラーを含有したエポキシ系樹脂等を用いることができる。なお、上側磁気シールド材７０の天板７１の上面を露出するようにモールド樹脂８０を設けてもよい。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２〜図７は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。まず、図２に示す工程では、個片化されて配線基板１０となる複数の領域Ｃを有するシート状の配線基板１０Ｓを準備する。ここで、図２（ｂ）は平面図であり、図２（ａ）は、図２（ｂ）の破線で囲まれた領域Ｃのうちの１つを示す断面図である。なお、配線基板１０Ｓの基本的な構造は前述の配線基板１０と同様である。又、配線基板１０Ｓは、例えば、周知のビルドアップ工法により作製できるが、他の方法で作製された層構造等の異なる配線基板を用いても構わない。
次に、図３に示す工程では、シート状の配線基板１０Ｓの上面に、ダイアタッチフィルム等からなるシート状の接着層３０Ｓを介して、個片化されて下側磁気シールド材２０となる複数の領域を有するシート状の下側磁気シールド材２０Ｓを接着する。なお、ダイアタッチフィルムは、例えば、エポキシ系樹脂等の樹脂からなる。ここで、図３（ｂ）は平面図であり、図３（ａ）は、図３（ｂ）のスリット２０ｚで囲まれた領域のうちの１つを示す断面図である。
具体的には、シート状の下側磁気シールド材２０Ｓを準備する。そして、シート状の下側磁気シールド材２０Ｓに開口部２０ｘ及び２０ｙを形成すると共に、個片化を容易にするために、下側磁気シールド材２０となる領域を区画する複数のスリット２０ｚを形成する。なお、開口部２０ｘの大きさは、脚部７２の下端部が圧入できるように、脚部７２の下端部よりも若干小さく形成する。又、スリット２０ｚは、図２（ｂ）の領域Ｃを示す破線に対応する位置に形成する。
又、シート状の下側磁気シールド材２０Ｓにおいて、下側磁気シールド材２０となる各領域の４隅の部分にはスリット２０ｚを設けずに吊部２０ｔを設け、吊部２０ｔにより下側磁気シールド材２０となる領域同士を連結する。シート状の下側磁気シールド材２０ＳはＦｅ−Ｎｉ系合金等の金属からなるため、金型を用いたプレス加工等により、開口部２０ｘ及び２０ｙ並びにスリット２０ｚを容易に形成することができる。但し、開口部２０ｘ及び２０ｙ並びにスリット２０ｚをエッチングで形成してもよい。
開口部２０ｘ及び２０ｙ並びにスリット２０ｚを形成後、シート状の下側磁気シールド材２０Ｓの下面に開口部２０ｙ及びスリット２０ｚに対応する開口を備えたシート状の接着層３０Ｓを貼り付け、それらをシート状の配線基板１０Ｓの上面に接着する。或いは、開口部２０ｙ及びスリット２０ｚに対応する開口を備えたシート状の接着層３０Ｓを予めシート状の配線基板１０Ｓの上面に貼り付けておく。そして、シート状の接着層３０Ｓの上に、開口部２０ｘ及び２０ｙ並びにスリット２０ｚが形成されたシート状の下側磁気シールド材２０Ｓを接着してもよい。
次に、図４（ａ）に示す工程では、下側磁気シールド材２０となる各領域の上面に、ダイアタッチフィルム等からなる接着層５０を介して、半導体チップ４０をフェイスアップ状態で搭載する。次に、図４（ｂ）に示す工程では、半導体チップ４０の回路形成面に形成された電極パッドを、ボンディングワイヤ６０を介して、開口部２０ｙ内に露出するパッド１５上の表面処理層１６と接続する。なお、図４（ａ）及び図４（ｂ）は、図３（ａ）に対応する断面を示している。
次に、図５に示す工程では、上側磁気シールド材７０を複数個準備する。上側磁気シールド材７０には、天板７１の４隅から下側磁気シールド材２０側に延伸して形成された脚部７２が設けられている。上側磁気シールド材７０はＦｅ−Ｎｉ系合金等の金属からなるため、金型を用いたプレス加工や折り曲げ加工等により、容易に図５のような形状とすることができる。
次に、図６に示す工程では、下側磁気シールド材２０となる各領域上に、半導体チップ４０を挟むように、上側磁気シールド材７０を配置し、上側磁気シールド材７０の各脚部７２を下側磁気シールド材２０となる各領域の開口部２０ｘに圧入する。これにより、上側磁気シールド材７０と下側磁気シールド材２０とが直接接する。ここで、図６（ｂ）は平面図であり、図６（ａ）は、図６（ｂ）のスリット２０ｚで囲まれた領域のうちの１つを示す断面図である。
次に、図７（ａ）に示す工程では、下側磁気シールド材２０となる各領域、半導体チップ４０及び上側磁気シールド材７０を封止するように、配線基板１０Ｓ上にモールド樹脂８０を形成する。モールド樹脂８０としては、例えば、シリカ等のフィラーを含有したエポキシ系樹脂等を用いることができる。モールド樹脂８０は、例えば、トランスファーモールド法により形成することができる。なお、上側磁気シールド材７０の天板７１の上面を露出するようにモールド樹脂８０を形成してもよい。
次に、図７（ｂ）に示す工程では、配線基板１０となる各領域のソルダーレジスト層１７の開口部１７ｘ内に露出する配線層１２の下面に、リフロー等により、はんだバンプ９０を形成する。その後、図７（ｂ）に示す構造体を、スライサー等により、領域Ｃを示す破線の位置（スリット２０ｚの位置）で切断することにより、個片化された複数の半導体装置１（図１参照）が完成する。
このように、第１の実施の形態に係る半導体装置１では、金属からなる上側磁気シールド材７０と下側磁気シールド材２０とが半導体チップ４０を上下から挟み、磁気の流れを阻害する材料（樹脂等）を介すことなく直接接している。そのため、上側磁気シールド材７０と下側磁気シールド材２０との間における磁気の流れをよくすることが可能となり、外部磁界が半導体チップ４０へ影響を与えることを抑制できる。特に、上側磁気シールド材７０及び下側磁気シールド材２０の材料として、透磁率が１０００〜１００００程度、飽和磁束密度が０．５〜１．５（Ｔ）程度の軟磁性材料を用いることにより、上記効果を更に高めることができる。
なお、透磁率及び飽和磁束密度がどの程度の材料を選定すべきかは、使用する半導体チップの特性により異なる。つまり、使用する半導体チップの特性により、どの程度の外部磁界を遮断すればよいかの要求性能が決まるため、要求性能を満たすような透磁率及び飽和磁束密度を有する材料を選定すればよい。又、要求性能によっては、上記範囲以外の透磁率や飽和磁束密度を有する材料を選定してもよい。
〈第２の実施の形態〉
第２の実施の形態では、下側磁気シールド材と上側磁気シールド材とを、第１の実施の形態とは異なる方法で接続する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係る半導体装置の構造］
まず、第２の実施の形態に係る半導体装置の構造について説明する。図８は、第２の実施の形態に係る半導体装置を例示する図であり、図８（ｂ）は平面図であり、図８（ａ）は図８（ｂ）のＡ−Ａ線に沿う断面図である。但し、図８（ｂ）において、モールド樹脂８０の図示は省略されている。
図８を参照するに、半導体装置１Ａは、上側磁気シールド材７０が上側磁気シールド材７０Ａに置換された点が、半導体装置１（図１参照）と相違する。なお、半導体装置１Ａの下側磁気シールド材２０には、開口部２０ｘは形成されていない。
上側磁気シールド材７０Ａには、天板７１の対向する２辺（対向する短辺）から下側磁気シールド材２０側に板状に延伸した脚部７２Ａが設けられ、脚部７２Ａの下端部が更に水平方向外側に延伸して板状の折り曲げ部７３が設けられている（後述の図９も参照）。折り曲げ部７３の下面が下側磁気シールド材２０の上面（開口部２０ｙの外側）に直接接している。つまり、上側磁気シールド材７０Ａと下側磁気シールド材２０とは直接接している。
折り曲げ部７３の下面の幅は、例えば、１ｍｍ程度とすることができる。なお、上側磁気シールド材７０Ａと下側磁気シールド材２０とは、面同士で接しているだけであり、接合はされていない。但し、例えば抵抗溶接により、上側磁気シールド材７０Ａの折り曲げ部７３を、下側磁気シールド材２０の上面に接合してもよい。上側磁気シールド材７０Ａの材料としては、例えば、上側磁気シールド材７０と同様の材料を用いることができる。上側磁気シールド材７０Ａは、半導体チップ４０及びボンディングワイヤ６０と接触しないような形状とされている。
なお、図８では、脚部７２Ａの下端部を水平方向外側に延伸して板状の折り曲げ部７３を設けているが、脚部７２Ａの下端部を水平方向内側に延伸して板状の折り曲げ部を設けてもよい。
［第２の実施の形態に係る半導体装置の製造方法］
次に、第２の実施の形態に係る半導体装置の製造方法について説明する。図９及び図１０は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。まず、第１の実施の形態の図２〜図４と同様の工程を実施する（但し、下側磁気シールド材２０には開口部２０ｘを形成しない）。
次に、図９に示す工程では、上側磁気シールド材７０Ａを複数個準備する。上側磁気シールド材７０Ａには、天板７１の対向する２辺（対向する短辺）から下側磁気シールド材２０側に延伸して形成された板状の脚部７２Ａが設けられ、脚部７２の下端部が更に水平方向外側に延伸して折り曲げ部７３が設けられている。上側磁気シールド材７０ＡはＦｅ−Ｎｉ系合金等の金属からなるため、金型を用いたプレス加工や折り曲げ加工等により、容易に図９のような形状とすることができる。
次に、図１０（ａ）に示す工程では、モールド金型の下型２００上に、下側磁気シールド材２０Ｓや半導体チップ４０を搭載した配線基板１０Ｓを固定する。そして、下側磁気シールド材２０Ｓの下側磁気シールド材２０となる各領域上に、半導体チップ４０を挟むように、上側磁気シールド材７０Ａを配置する。この際、上側磁気シールド材７０Ａの折り曲げ部７３の更に外側の部分に位置決め孔２０ｐを設けておき、位置決め孔２０ｐを下型２００に設けられた位置決め用の突起部２１０に嵌合させることが好ましい。後述のモールド樹脂８０を形成する工程で、下側磁気シールド材２０となる各領域に対して上側磁気シールド材７０Ａが位置ずれすることを防止できるからである。なお、位置決め孔２０ｐは、例えば、上側磁気シールド材７０Ａの４隅に設けることができる。
次に、図１０（ｂ）に示す工程では、図７（ａ）に示す工程と同様にして、下側磁気シールド材２０となる各領域、半導体チップ４０及び上側磁気シールド材７０Ａを封止するように、配線基板１０Ｓ上にモールド樹脂８０を形成する。その後、図７（ｂ）に示す工程と同様にして、配線基板１０となる各領域のソルダーレジスト層１７の開口部１７ｘ内に露出する配線層１２の下面に、はんだバンプ９０を形成する。その後、スライサー等により、領域Ｃを示す破線の位置（スリット２０ｚの位置）で切断することにより、個片化された複数の半導体装置１Ａ（図８参照）が完成する。
このように、第２の実施の形態に係る半導体装置１Ａでは、上側磁気シールド材７０Ａと下側磁気シールド材２０とが面同士で接しており、半導体装置１（図１等参照）と比べて、上側磁気シールド材７０Ａと下側磁気シールド材２０との接触面積が大きい。そのため、半導体装置１（図１等参照）と比べて、上側磁気シールド材７０Ａと下側磁気シールド材２０との間における磁気の流れを更によくすることが可能となり、外部磁界が半導体チップ４０へ影響を与えることを更に抑制できる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、一部の開口部２０ｙとスリット２０ｚとを一体化する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１１は、第１の実施の形態の変形例１に係る半導体装置を例示する図であり、図１１（ｂ）は平面図であり、図１１（ａ）は図１１（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１１（ｂ）において、モールド樹脂８０の図示は省略されている。
図１１を参照するに、半導体装置１Ｂでは、開口部２０ｙに代えて開口部２０ｖを備えている。開口部２０ｖは、平面視において、下側磁気シールド材２０の外周縁から内方に窪んだ凹部状とされており、図１１の例では左右２か所に対向するように設けられている。開口部２０ｖ内には、パッド１５が配置されている。
半導体装置１Ｂを作製するには、まず、第１の実施の形態の図２と同様の工程を実施する。次に、第１の実施の形態の図３と同様の工程を実施する。但し、図３とは異なり、図１２に示すように、シート状の下側磁気シールド材２０Ｓには開口部２０ｘ及び２０ｖ並びにスリット２０ｚを形成する。つまり、下側磁気シールド材２０Ｓの長手方向と略平行な所定位置には図３と同様のスリット２０ｚを形成するが、下側磁気シールド材２０Ｓの長手方向と略垂直な所定位置には図３の開口部２０ｙとスリット２０ｚとを一体化した開口部２０ｖを形成する。
その後、第１の実施の形態の図４以降の工程を実施することで、図１１に示す半導体装置１Ｂが完成する。このように、パッドを露出する開口部２０ｙと個片化を容易にするスリット２０ｚとを一体化した開口部２０ｖを設けてもよい。
なお、第２の実施の形態において、パッドを露出する開口部２０ｙと個片化を容易にするスリット２０ｚとを一体化した開口部２０ｖを設けてもよい。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、半導体チップ４０を配線基板１０にフリップチップ接続する例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１３は、第１の実施の形態の変形例２に係る半導体装置を例示する図であり、図１３（ｂ）は平面図であり、図１３（ａ）は図１３（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１３（ｂ）において、モールド樹脂８０の図示は省略されている。
図１３を参照するに、半導体装置１Ｃにおいて、半導体チップ４０は、配線基板１０にフリップチップ接続されている。具体的には、半導体チップ４０は、電極パッドが形成された回路形成面を下側磁気シールド材２０側に向けて（フェイスダウン状態で）搭載されている。そして、半導体チップ４０の電極パッドは、バンプ１００（例えば、はんだバンプ等）を介して、下側磁気シールド材２０の開口部２０ｙ内に露出する、上面に表面処理層１６が形成されたパッド１５と電気的に接続されている。
半導体チップ４０と下側磁気シールド材２０との間には、アンダーフィル樹脂１１０が充填され、アンダーフィル樹脂１１０はバンプ１００を被覆している。半導体チップ４０及びアンダーフィル樹脂１１０を挟むように下側磁気シールド材２０上に上側磁気シールド材７０が設けられ、上側磁気シールド材７０と下側磁気シールド材２０とは直接接している。モールド樹脂８０は、下側磁気シールド材２０、半導体チップ４０、アンダーフィル樹脂１１０及び上側磁気シールド材７０を覆うように、配線基板１０上に設けられている
このように、第１の実施の形態の変形例２では、半導体チップ４０を配線基板１０にフリップチップ接続している。この場合も、第１の実施の形態と同様に、金属からなる上側磁気シールド材７０と下側磁気シールド材２０とが半導体チップ４０を上下から挟み、磁気の流れを阻害する材料（樹脂等）を介すことなく直接接している。そのため、第１の実施の形態と同様の効果を奏する。
なお、第２の実施の形態において、半導体チップ４０を配線基板１０にフリップチップ接続してもよい。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、上側磁気シールド材のバリエーションについて示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１４は、上側磁気シールド材のバリエーションについて例示する斜視図である。図５に示す上側磁気シールド材７０に代えて、図１４（ａ）に示す上側磁気シールド材７０Ｂを用いてもよい。上側磁気シールド材７０Ｂには、長手方向に隣接する脚部７２同士を繋ぐように、天板７１の対向する２辺（対向する長辺）から下側磁気シールド材２０側に延伸して形成された板状の側壁部７４が設けられている。側壁部７４は、下側磁気シールド材２０の開口部２０ｘに圧入される脚部７２の先端部を除く任意の部分に設けることができる。
図１４（ａ）の場合、モールド樹脂８０を形成する工程で、樹脂の流れが悪くなる場合があるため、図１４（ｂ）のように、天板７１に複数の開口部７１ｘを設けた上側磁気シールド材７０Ｃを用いてもよい。或いは、天板７１に代えて、或いは天板７１に加えて、側壁部７４に開口部を設けてもよい。この場合、モールド樹脂８０を形成する工程では、開口部を介して樹脂が流れ、開口部内にも樹脂が充填される。
又、図９に示した上側磁気シールド材７０Ａにおいても、図１４（ａ）と同様に、長手方向に隣接する脚部７２Ａ同士を繋ぐように、天板７１の対向する２辺（対向する長辺）から下側磁気シールド材２０側に延伸して形成された板状の側壁部を設けてもよい。この場合も、樹脂の流れが悪くなることを防止するため、天板７１や板状の脚部７２Ａ、板状の側壁部の全部又は一部に開口部を設けることができる。
このように、上側磁気シールド材は、半導体チップを挟むように下側磁気シールド材上に設けられて下側磁気シールド材と直接接することが可能であり、かつ、モールド樹脂が流れこむことが可能であれば、どのような形状であってもよい。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１、１Ａ、１Ｂ、１Ｃ 半導体装置
１０、１０Ｓ 配線基板
１１、１４ 絶縁層
１１ｘ、１４ｘ ビアホール
１２、１３ 配線層
１５ パッド
１６ 表面処理層
１７ ソルダーレジスト層
１７ｘ、２０ｖ、２０ｘ、２０ｙ、７１ｘ 開口部
２０、２０Ｓ 下側磁気シールド材
２０ｐ 位置決め孔
２０ｔ 吊部
２０ｚ スリット
３０、３０Ｓ、５０ 接着層
４０ 半導体チップ
６０ ボンディングワイヤ
７０、７０Ａ、７０Ｂ、７０Ｃ 上側磁気シールド材
７１ 天板
７２、７２Ａ 脚部
７３ 折り曲げ部
７４ 側壁部
８０ モールド樹脂
９０ はんだバンプ
１００ バンプ
１１０ アンダーフィル樹脂
２００ 下型
２１０ 突起部

Claims (10)

  1. 配線基板と、
    前記配線基板上に設けられた下側磁気シールド材と、
    前記下側磁気シールド材上に搭載された、磁気記憶素子を有する半導体チップと、
    前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に設けられた、上側磁気シールド材と、を有し、
    前記下側磁気シールド材と前記上側磁気シールド材とが直接接している半導体装置。
  2. 前記上側磁気シールド材は、前記半導体チップを挟んで前記下側磁気シールド材と対向する天板と、前記天板から前記下側磁気シールド材側に延伸する脚部と、を備え、
    前記下側磁気シールド材と前記脚部とが直接接している請求項１記載の半導体装置。
  3. 前記脚部は、前記天板の対向する２辺から前記下側磁気シールド材側に板状に延伸し、前記脚部の下端部が更に水平方向に延伸して板状の折り曲げ部が設けられ、前記折り曲げ部の下面が前記下側磁気シールド材の上面に直接接している請求項２記載の半導体装置。
  4. 前記脚部は、前記天板の外縁部の複数個所から前記下側磁気シールド材側に延伸し、
    前記下側磁気シールド材には複数の孔が設けられ、夫々の前記孔には前記脚部の下端部が圧入されている請求項２記載の半導体装置。
  5. 前記下側磁気シールド材と前記上側磁気シールド材との間に、前記半導体チップを覆う樹脂が設けられている請求項１乃至４の何れか一項記載の半導体装置。
  6. 前記樹脂は、前記下側磁気シールド材及び前記上側磁気シールド材を覆うように設けられている請求項５記載の半導体装置。
  7. 前記上側磁気シールド材には開口部が設けられ、
    前記上側磁気シールド材の開口部内には前記樹脂が充填されている請求項６記載の半導体装置。
  8. 前記半導体チップは、電極パッドを前記上側磁気シールド材側に向けて前記下側磁気シールド材上に搭載され、
    前記下側磁気シールド材には、前記配線基板のパッドを露出する開口部が設けられ、
    前記半導体チップの前記電極パッドと、前記下側磁気シールド材の開口部内に露出する前記パッドとは、金属線を介して電気的に接続されている請求項１乃至７の何れか一項記載の半導体装置。
  9. 前記上側磁気シールド材及び前記下側磁気シールド材は軟磁性材料からなる請求項１乃至８の何れか一項記載の半導体装置。
  10. 配線基板上に、金属からなる下側磁気シールド材を設ける工程と、
    前記下側磁気シールド材上に、磁気記憶素子を有する半導体チップを搭載する工程と、
    前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に、金属からなる上側磁気シールド材を設ける工程と、を有し、
    前記上側磁気シールド材を設ける工程では、前記下側磁気シールド材と前記上側磁気シールド材とが直接接するように前記上側磁気シールド材を設ける半導体装置の製造方法。
JP2014201766A 2014-09-30 2014-09-30 半導体装置及びその製造方法 Active JP6353763B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014201766A JP6353763B2 (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法
US14/870,084 US9466784B2 (en) 2014-09-30 2015-09-30 Semiconductor device having multiple magnetic shield members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014201766A JP6353763B2 (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016072493A true JP2016072493A (ja) 2016-05-09
JP2016072493A5 JP2016072493A5 (ja) 2017-06-08
JP6353763B2 JP6353763B2 (ja) 2018-07-04

Family

ID=55585380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014201766A Active JP6353763B2 (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9466784B2 (ja)
JP (1) JP6353763B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016070848A (ja) * 2014-09-30 2016-05-09 株式会社東芝 磁気シールドパッケージ
JP2017183629A (ja) * 2016-03-31 2017-10-05 東芝メモリ株式会社 半導体置及びその製造方法
JP2017204643A (ja) * 2016-05-13 2017-11-16 ネペス カンパニー リミテッドＮｅｐｅｓ Ｃｏ．， Ｌｔｄ． 半導体パッケージおよびその製造方法
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
JP2020031188A (ja) * 2018-08-24 2020-02-27 株式会社東芝 電子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510946B2 (en) 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US10475985B2 (en) * 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
CN107195600A (zh) * 2017-06-20 2017-09-22 广东美的制冷设备有限公司 芯片封装结构
JP6921691B2 (ja) * 2017-09-13 2021-08-18 株式会社東芝 半導体装置
US10775197B2 (en) * 2018-03-14 2020-09-15 Kabushiki Kaisha Toshiba Sensor
US10559536B2 (en) * 2018-06-26 2020-02-11 Abb Schweiz Ag Multi-layer conductors for noise reduction in power electronics
US10818609B2 (en) * 2018-07-13 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for fabricating the same
CN113395936B (zh) * 2018-12-06 2024-10-15 美国亚德诺半导体公司 屏蔽的集成器件封装
US11688709B2 (en) 2018-12-06 2023-06-27 Analog Devices, Inc. Integrated device packages with passive device assemblies
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335547A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd パッケージ
JP2003309196A (ja) * 2002-04-16 2003-10-31 Sony Corp 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2003347444A (ja) * 2002-05-29 2003-12-05 Sumitomo Electric Ind Ltd 高周波電力増幅器
JP2004193246A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
US20060043539A1 (en) * 2002-07-01 2006-03-02 Jochen Thomas Electronic component comprising a multilayer wiring frame and method for producing the same
JP2006319014A (ja) * 2005-05-11 2006-11-24 Sharp Corp 高周波信号受信用電子部品
JP2009038053A (ja) * 2007-07-31 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体センサ装置
JP2009141194A (ja) * 2007-12-07 2009-06-25 Dainippon Printing Co Ltd 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013207059A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873776B2 (ja) * 2000-11-30 2012-02-08 ソニー株式会社 非接触ｉｃカード
KR20080087049A (ko) * 2001-09-03 2008-09-29 마츠시타 덴끼 산교 가부시키가이샤 형광체 층, 반도체발광장치, 반도체발광소자의 제조방법
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
JP4105654B2 (ja) * 2004-04-14 2008-06-25 富士通株式会社 垂直磁気記録媒体、磁気記憶装置、および垂直磁気記録媒体の製造方法
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
JP4871280B2 (ja) * 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
US7829980B2 (en) * 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5549600B2 (ja) * 2009-02-07 2014-07-16 株式会社村田製作所 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
US8466539B2 (en) * 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
KR102187809B1 (ko) * 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335547A (ja) * 1989-06-30 1991-02-15 Fujitsu Ltd パッケージ
JP2003309196A (ja) * 2002-04-16 2003-10-31 Sony Corp 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2003347444A (ja) * 2002-05-29 2003-12-05 Sumitomo Electric Ind Ltd 高周波電力増幅器
US20060043539A1 (en) * 2002-07-01 2006-03-02 Jochen Thomas Electronic component comprising a multilayer wiring frame and method for producing the same
JP2004193246A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
JP2006319014A (ja) * 2005-05-11 2006-11-24 Sharp Corp 高周波信号受信用電子部品
JP2009038053A (ja) * 2007-07-31 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体センサ装置
JP2009141194A (ja) * 2007-12-07 2009-06-25 Dainippon Printing Co Ltd 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013207059A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016070848A (ja) * 2014-09-30 2016-05-09 株式会社東芝 磁気シールドパッケージ
US9885762B2 (en) 2014-09-30 2018-02-06 Kabushiki Kaisha Toshiba Magnetic shielded package having magnetic shield members
JP2017183629A (ja) * 2016-03-31 2017-10-05 東芝メモリ株式会社 半導体置及びその製造方法
JP2017204643A (ja) * 2016-05-13 2017-11-16 ネペス カンパニー リミテッドＮｅｐｅｓ Ｃｏ．， Ｌｔｄ． 半導体パッケージおよびその製造方法
US10381312B2 (en) 2016-05-13 2019-08-13 Nepes Co., Ltd. Semiconductor package and method of manufacturing the same
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
JPWO2018159290A1 (ja) * 2017-02-28 2019-12-12 株式会社村田製作所 薄膜シールド層付き電子部品
US10964645B2 (en) 2017-02-28 2021-03-30 Murata Manufacturing Co., Ltd. Electronic component with thin-film shield layer
JP2020031188A (ja) * 2018-08-24 2020-02-27 株式会社東芝 電子装置

Also Published As

Publication number Publication date
US20160093796A1 (en) 2016-03-31
US9466784B2 (en) 2016-10-11
JP6353763B2 (ja) 2018-07-04

Similar Documents

Publication Publication Date Title
JP6353763B2 (ja) 半導体装置及びその製造方法
JP6280014B2 (ja) 半導体装置及びその製造方法
JP6125332B2 (ja) 半導体装置
US9607963B2 (en) Semiconductor device and fabrication method thereof
JP6373642B2 (ja) 半導体装置
JP2016192445A (ja) メモリ装置
JP2003168758A (ja) 半導体装置
JP6235598B2 (ja) 半導体装置及びその製造方法
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP2010147421A (ja) 半導体装置
TWI529876B (zh) 封裝堆疊結構及其製法
JP4577788B2 (ja) 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物
TWI623072B (zh) Semiconductor device
JP2008109138A (ja) 積層チップパッケージ及び該パッケージの製造方法
JP2003110080A (ja) 半導体装置
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2007096083A (ja) 混成集積回路装置
KR20180021955A (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법
JP5626402B2 (ja) 半導体装置、半導体装置の製造方法、およびシールド板
JP6220282B2 (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JP2006245396A (ja) 半導体装置及びその製造方法
JP2020150029A (ja) 半導体装置
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180611

R150 Certificate of patent or registration of utility model

Ref document number: 6353763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150