JP6280014B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6280014B2
JP6280014B2 JP2014201765A JP2014201765A JP6280014B2 JP 6280014 B2 JP6280014 B2 JP 6280014B2 JP 2014201765 A JP2014201765 A JP 2014201765A JP 2014201765 A JP2014201765 A JP 2014201765A JP 6280014 B2 JP6280014 B2 JP 6280014B2
Authority
JP
Japan
Prior art keywords
magnetic shield
shield material
semiconductor chip
lower magnetic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014201765A
Other languages
English (en)
Other versions
JP2016072492A (ja
JP2016072492A5 (ja
Inventor
直 荒井
直 荒井
之治 竹内
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014201765A priority Critical patent/JP6280014B2/ja
Priority to US14/870,078 priority patent/US9490221B2/en
Publication of JP2016072492A publication Critical patent/JP2016072492A/ja
Publication of JP2016072492A5 publication Critical patent/JP2016072492A5/ja
Application granted granted Critical
Publication of JP6280014B2 publication Critical patent/JP6280014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、不揮発性メモリであるＭＲＡＭ（Magnetoresistive Random Access Memory）が注目されている。ＭＲＡＭは、揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）とは異なり、通電されていなくても記憶を保持することができる。そのため、電源投入後の立ち上がり時間が早い。又、ＭＲＡＭではノーマリーオフが可能なため、ＤＲＡＭやＳＲＡＭに比べて消費電力が劇的に小さくなる。
このように、ＭＲＡＭは優れた特徴を有しているが、外部磁界の影響が素子（半導体チップ）に及ばないように磁性シールドしないと動作させることができない。そのため、ＤＲＡＭやＳＲＡＭのパッケージとは異なり、ＭＲＡＭのパッケージでは磁性シールド材で素子を覆うことが必須である。
磁性シールド材を備えたＭＲＡＭのパッケージとしては、例えば、素子を挟むように第１磁気シールド材と第２磁気シールド材とを配置し、第１磁気シールド材と第２磁気シールド材とを樹脂を介して接続する構造が提案されている（例えば、特許文献１参照）。
特開２０１３−２０７０５９号公報
しかしながら、一般に磁気シールド材と比べて樹脂の透磁率は低いため、第１磁気シールド材と第２磁気シールド材との間に樹脂が介在していると、樹脂の部分で磁気の流れが止まり、結果として、外部磁界が素子へ影響を与えることを抑制できなくなる。
本発明は、上記の点に鑑みてなされたものであり、外部磁界が素子へ影響を与えることを抑制可能な半導体装置等を提供することを課題とする。
本半導体装置は、配線基板と、前記配線基板上に設けられた下側磁気シールド材と、前記下側磁気シールド材上に搭載された、磁気記憶素子を有する半導体チップと、前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に設けられた、上側磁気シールド材と、を有し、前記下側磁気シールド材及び前記上側磁気シールド材は軟磁性樹脂であり、前記下側磁気シールド材と前記上側磁気シールド材とが別体に設けられており、前記下側磁気シールド材と前記上側磁気シールド材とが直接接していることを要件とする。
開示の技術によれば、外部磁界が素子へ影響を与えることを抑制可能な半導体装置等を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態の変形例に係る半導体装置を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ｂ）は平面図であり、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１（ｂ）において、モールド樹脂８０の図示は省略されている。
図１を参照するに、半導体装置１は、配線基板１０と、下側磁気シールド材２０と、半導体チップ４０と、ボンディングワイヤ６０と、上側磁気シールド材７０と、モールド樹脂８０とを有する。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ４０の回路形成面側を上側又は一方の側、ソルダーレジスト層１７側を下側又は他方の側とする。又、各部位の半導体チップ４０の回路形成面側の面を一方の面又は上面、ソルダーレジスト層１７側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を半導体チップ４０の回路形成面の法線方向から視ることを指し、平面形状とは対象物を半導体チップ４０の回路形成面の法線方向から視た形状を指すものとする。
配線基板１０において、絶縁層１１は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等から形成されている。絶縁層１１の下面側には、例えば、銅（Ｃｕ）からなる配線層１２が埋設されている。配線層１２の下面は絶縁層１１の下面から露出し、配線層１２の上面及び側面は絶縁層１１により被覆されている。配線層１２の下面は、例えば、絶縁層１１の下面と面一とすることができる。
絶縁層１１の上面側には、例えば、銅（Ｃｕ）からなる配線層１３が形成されている。配線層１３は、絶縁層１１を貫通し配線層１２の上面を露出するビアホール１１ｘ内に充填されたビア配線、及び絶縁層１１の上面に形成された配線パターンを含んで構成されており、配線層１２と電気的に接続されている。
絶縁層１４は、例えば、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等からなり、配線層１３を被覆するように絶縁層１１上に形成されている。絶縁層１４の上面には、例えば、銅（Ｃｕ）からなるパッド１５が形成されている。パッド１５は、絶縁層１４を貫通し配線層１３の上面を露出するビアホール１４ｘ内に充填されたビア配線と一体的に構成されており、配線層１３と電気的に接続されている。
パッド１５の上面には、表面処理層１６が形成されている。表面処理層１６の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
なお、絶縁層１４の上面に、表面処理層１６が形成されたパッド１５を露出する開口部を備えたソルダーレジスト層を設けてもよい。この場合には、ソルダーレジスト層上に下側磁気シールド材２０が設けられる。
ソルダーレジスト層１７は、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂等からなり、絶縁層１１の下面に形成されている。ソルダーレジスト層１７は開口部１７ｘを有し、開口部１７ｘ内には配線層１２の下面が露出している。開口部１７ｘ内に露出する配線層１２の下面には、例えば、はんだバンプ９０を形成することができる。
下側磁気シールド材２０は、配線基板１０上に設けられている。具体的には、下側磁気シールド材２０は、接着性を有する材料からなり、配線基板１０の一方の側の最外面となる絶縁層１４の上面に接着されている。下側磁気シールド材２０の厚さは、例えば、５０〜１００μｍ程度とすることができる。
下側磁気シールド材２０の材料としては、軟磁性樹脂を用いることができる。軟磁性樹脂としては、例えば、軟鉄等の軟磁性材料の周囲をアルミナ等の絶縁膜で被覆したフィラーを含有するエポキシ系樹脂を用いることができる。下側磁気シールド材２０の好適な透磁率は１０〜１００程度、好適な飽和磁束密度は０．５〜１．５（Ｔ）程度である。
下側磁気シールド材２０には、開口部２０ｘが設けられている。開口部２０ｘは、表面処理層１６が形成されたパッド１５を露出する孔であり、半導体チップ４０の両側に対向するように設けられている。なお、又、開口部２０ｘの内壁とパッド１５及び表面処理層１６との間には隙間があり、両者は接していない。開口部２０ｘの平面形状は、表面処理層１６が形成されたパッド１５が露出可能な形状であれば、長方形等の任意の形状とすることができる。
半導体チップ４０は、電極パッドが形成された回路形成面を上側磁気シールド材７０側に向けて（フェイスアップ状態で）、下側磁気シールド材２０の上面の対向する開口部２０ｘ間に搭載されている。半導体チップ４０の配線基板１０と対向する面である裏面は、下側磁気シールド材２０に直接覆われている。半導体チップ４０は、例えば、シリコンに磁気記憶素子が形成されたメモリチップ（ＭＲＡＭ）である。半導体チップ４０には、ロジック回路等が混載されていてもよい。半導体チップ４０の電極パッドと、開口部２０ｘ内に露出するパッド１５上の表面処理層１６とは、ボンディングワイヤ６０を介して電気的に接続されている。ボンディングワイヤ６０としては、例えば、金線や銅線等の金属線を用いることができる。
上側磁気シールド材７０は、下側磁気シールド材２０との間に半導体チップ４０を挟むように、下側磁気シールド材２０上に設けられている。具体的には、上側磁気シールド材７０は、半導体チップ４０の回路形成面及び側面を直接覆うと共に、ボンディングワイヤ６０の一部（半導体チップ４０側）を覆うように、下側磁気シールド材２０上に設けられている。上側磁気シールド材７０と下側磁気シールド材２０とは直接接している。これにより、半導体チップ４０は、上側磁気シールド材７０及び下側磁気シールド材２０により周囲が完全に囲まれた構造となる。
半導体チップ４０の回路形成面上に形成された上側磁気シールド材７０の厚さは、例えば、５０〜１００μｍ程度とすることができる。上側磁気シールド材７０の材料としては、下側磁気シールド材２０と同様に、軟磁性樹脂を用いることができる。上側磁気シールド材７０の透磁率及び飽和磁束密度は、下側磁気シールド材２０の透磁率及び飽和磁束密度と同程度とすることが、磁気の流れを良好にする点で好ましい。
なお、上側磁気シールド材７０は、ボンディングワイヤ６０の全部（半導体チップ４０側及び表面処理層１６側）を覆うように設けてもよい。しかし、上側磁気シールド材７０が含有するフィラーによりボンディングワイヤ６０が断線するおそれがあるため、上側磁気シールド材７０がボンディングワイヤ６０を覆う部分は少なくする方が好ましい。
モールド樹脂８０は、下側磁気シールド材２０及び上側磁気シールド材７０を覆うように、配線基板１０上に設けられている。モールド樹脂８０としては、例えば、シリカ等のフィラーを含有したエポキシ系樹脂等を用いることができる。なお、上側磁気シールド材７０の上面を露出するようにモールド樹脂８０を設けてもよい。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２〜図６は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。まず、図２に示す工程では、個片化されて配線基板１０となる複数の領域Ｃを有するシート状の配線基板１０Ｓを準備する。ここで、図２（ｂ）は平面図であり、図２（ａ）は、図２（ｂ）の破線で囲まれた領域Ｃのうちの１つを示す断面図である。なお、配線基板１０Ｓの基本的な構造は前述の配線基板１０と同様である。又、配線基板１０Ｓは、例えば、周知のビルドアップ工法により作製できるが、他の方法で作製された層構造等の異なる配線基板を用いても構わない。
次に、図３に示す工程では、シート状の配線基板１０Ｓの上面に、個片化されて下側磁気シールド材２０となる複数の領域を有するシート状の下側磁気シールド材２０Ｓを接着する。ここで、図３（ｂ）は平面図であり、図３（ａ）は、図３（ｂ）の破線で囲まれた領域Ｃのうちの１つを示す断面図である。
具体的には、シート状の下側磁気シールド材２０Ｓを準備する。下側磁気シールド材２０Ｓの材料としては、例えば、軟鉄等の軟磁性材料の周囲をアルミナ等の絶縁膜で被覆したフィラーを含有するエポキシ系樹脂フィルム（例えば、ダイアタッチフィルム）等を用いることができる。下側磁気シールド材２０Ｓの好適な透磁率は１０〜１００程度、好適な飽和磁束密度は０．５〜１．５（Ｔ）程度である。そして、シート状の下側磁気シールド材２０Ｓに開口部２０ｘを形成する。シート状の下側磁気シールド材２０Ｓは樹脂を主成分としているため、金型を用いたプレス加工等により、開口部２０ｘを容易に形成することができる。そして、開口部２０ｘを形成したシート状の下側磁気シールド材２０Ｓを、表面処理層１６が形成されたパッド１５が開口部２０ｘ内に露出するように、シート状の配線基板１０Ｓの上面に接着する。
次に、図４（ａ）に示す工程では、破線で囲まれた各領域Ｃにおいて、下側磁気シールド材２０Ｓの上面に、半導体チップ４０をフェイスアップ状態で搭載する。これにより、半導体チップ４０の裏面は、下側磁気シールド材２０Ｓに直接覆われる。下側磁気シールド材２０Ｓは樹脂を主成分としており接着性を有するため、半導体チップ４０を容易に搭載できる。次に、図４（ｂ）に示す工程では、半導体チップ４０の回路形成面に形成された電極パッドを、ボンディングワイヤ６０を介して、開口部２０ｘ内に露出するパッド１５上の表面処理層１６と接続する。なお、図４（ａ）及び図４（ｂ）は、図３（ａ）に対応する断面を示している。
次に、図５に示す工程では、破線で囲まれた各領域Ｃにおいて、下側磁気シールド材２０Ｓの上面に、半導体チップ４０の回路形成面及び側面を覆うと共に、ボンディングワイヤ６０の一部を覆うように、上側磁気シールド材７０を形成する。ここで、図５（ｂ）は平面図であり、図５（ａ）は、図５（ｂ）の破線で囲まれた領域Ｃのうちの１つを示す断面図である。
上側磁気シールド材７０は、例えば、軟鉄等の軟磁性材料の周囲をアルミナ等の絶縁膜で被覆したフィラーを含有するエポキシ系樹脂等を用いて、ポッティング法により形成することができる。これにより、上側磁気シールド材７０と下側磁気シールド材２０Ｓとが直接接し、上側磁気シールド材７０及び下側磁気シールド材２０Ｓにより半導体チップ４０の周囲が完全に囲まれた構造となる。
次に、図６（ａ）に示す工程では、破線で囲まれた各領域Ｃにおいて、下側磁気シールド材２０Ｓ及び上側磁気シールド材７０を覆うように、配線基板１０Ｓ上にモールド樹脂８０を形成する。モールド樹脂８０としては、例えば、シリカ等のフィラーを含有したエポキシ系樹脂等を用いることができる。モールド樹脂８０は、例えば、トランスファーモールド法により形成することができる。なお、上側磁気シールド材７０の上面を露出するようにモールド樹脂８０を形成してもよい。
次に、図６（ｂ）に示す工程では、破線で囲まれた各領域Ｃにおいて、配線基板１０Ｓのソルダーレジスト層１７の開口部１７ｘ内に露出する配線層１２の下面に、リフロー等により、はんだバンプ９０を形成する。その後、図６（ｂ）に示す構造体を、スライサー等により、領域Ｃを示す破線の位置で切断することにより、個片化された複数の半導体装置１（図１参照）が完成する。
このように、第１の実施の形態に係る半導体装置１では、軟磁性樹脂からなる上側磁気シールド材７０と下側磁気シールド材２０とが半導体チップ４０を上下から挟み、磁気の流れを阻害する材料（軟磁性材料を含有しない樹脂等）を介すことなく直接接している。そのため、上側磁気シールド材７０と下側磁気シールド材２０との間における磁気の流れをよくすることが可能となり、外部磁界が半導体チップ４０へ影響を与えることを抑制できる。特に、上側磁気シールド材７０及び下側磁気シールド材２０の材料として、透磁率が５０〜１００程度、飽和磁束密度が０．５〜１．５（Ｔ）程度の軟磁性樹脂を用いることにより、上記効果を更に高めることができる。
なお、透磁率及び飽和磁束密度がどの程度の材料を選定すべきかは、使用する半導体チップの特性により異なる。つまり、使用する半導体チップの特性により、どの程度の外部磁界を遮断すればよいかの要求性能が決まるため、要求性能を満たすような透磁率及び飽和磁束密度を有する材料を選定すればよい。又、要求性能によっては、上記範囲以外の透磁率や飽和磁束密度を有する材料を選定してもよい。但し、１０００以上の大きな透磁率が要求される場合には、軟磁性樹脂による対応は困難であるため、金属からなる磁気シールド材を用いる等の対応が必要となる。
又、第１の実施の形態に係る半導体装置１の各製造工程は、従来の半導体装置（磁気記憶素子を有しない半導体チップを搭載した半導体装置）と同じ設備で実施できるため、廉価な組み立てが期待できる。
〈第２の実施の形態〉
第２の実施の形態では、半導体チップをモールド樹脂を介して下側磁気シールド材と上側磁気シールド材とで覆う例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係る半導体装置の構造］
まず、第２の実施の形態に係る半導体装置の構造について説明する。図７は、第２の実施の形態に係る半導体装置を例示する図であり、図７（ｂ）は平面図であり、図７（ａ）は図７（ｂ）のＡ−Ａ線に沿う断面図である。但し、図７（ｂ）において、上側磁気シールド材７０Ａの図示は省略されている。
図７を参照するに、半導体装置１Ａでは、下側磁気シールド材２０上に搭載された半導体チップ４０及びボンディングワイヤ６０をモールド樹脂８０Ａにより封止している。そして、配線基板１０上において、モールド樹脂８０Ａを覆うように上側磁気シールド材７０Ａが設けられている。
つまり、半導体装置１Ａにおいて、半導体チップ４０の裏面は下側磁気シールド材２０に直接覆われている。又、半導体チップ４０の回路形成面及び側面を直接覆うように、下側磁気シールド材２０上にモールド樹脂８０Ａが設けられている。更に、モールド樹脂８０Ａを覆い、半導体チップ４０側からモールド樹脂８０Ａの周囲に延伸する下側磁気シールド材２０と直接接するように、上側磁気シールド材７０Ａが設けられている。つまり、半導体装置１Ａにおいて、半導体チップ４０の上面及び側面は、モールド樹脂８０Ａを介して、上側磁気シールド材７０Ａに覆われている。モールド樹脂８０Ａ及び上側磁気シールド材７０Ａの材料は、例えば、モールド樹脂８０及び上側磁気シールド材７０と同様とすることができる。
［第２の実施の形態に係る半導体装置の製造方法］
次に、第２の実施の形態に係る半導体装置の製造方法について説明する。図８及び図９は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。まず、第１の実施の形態の図２〜図４と同様の工程を実施する。
次に、図８に示す工程では、破線で囲まれた各領域Ｃにおいて、下側磁気シールド材２０Ｓの上面に、半導体チップ４０の回路形成面及び側面を直接覆うと共に、ボンディングワイヤ６０の全部を覆うように、モールド樹脂８０Ａを形成する。ここで、図８（ｂ）は平面図であり、図８（ａ）は、図８（ｂ）の破線で囲まれた領域Ｃのうちの１つを示す断面図である。
モールド樹脂８０Ａは、例えば、シリカ等のフィラーを含有したエポキシ系樹脂等を用いて、トランスファーモールド法やポッティング法により形成することができる。これにより、下側磁気シールド材２０Ｓ上に搭載された半導体チップ４０及びボンディングワイヤ６０がモールド樹脂８０Ａにより封止された構造となる。
次に、図９（ａ）に示す工程では、破線で囲まれた各領域Ｃにおいて、配線基板１０Ｓ上に上側磁気シールド材７０Ａを形成する。具体的には、モールド樹脂８０Ａの上面及び側面を覆い、半導体チップ４０側からモールド樹脂８０Ａの周囲に延伸する下側磁気シールド材２０Ｓと直接接するように、上側磁気シールド材７０Ａを形成する。上側磁気シールド材７０Ａは、例えば、軟鉄等の軟磁性材料の周囲をアルミナ等の絶縁膜で被覆したフィラーを含有するエポキシ系樹脂等を用いて、トランスファーモールド法やポッティング法により形成することができる。これにより、半導体チップ４０が、モールド樹脂８０Ａを介して、下側磁気シールド材２０Ｓと上側磁気シールド材７０Ａとで覆われた構造となる。
このように、第２の実施の形態に係る半導体装置１Ａでは、半導体チップ４０の回路形成面及び側面を直接覆うと共に、ボンディングワイヤ６０の全部を覆うように、モールド樹脂８０Ａを設けている。そして、モールド樹脂８０Ａを覆い、半導体チップ４０側からモールド樹脂８０Ａの周囲に延伸する下側磁気シールド材２０と直接接するように、上側磁気シールド材７０Ａを設けている。
この構造では、第１の実施の形態と同様に、軟磁性樹脂からなる上側磁気シールド材７０Ａと下側磁気シールド材２０とが半導体チップ４０を上下から挟み、磁気の流れを阻害する材料（軟磁性材料を含有しない樹脂等）を介すことなく直接接している。そのため、第１の実施の形態と同様の効果を奏する。
又、ボンディングワイヤ６０の全部がモールド樹脂８０Ａに覆われており、ボンディングワイヤ６０が上側磁気シールド材７０Ａと接することがない。そのため、上側磁気シールド材７０Ａが含有するフィラーによりボンディングワイヤ６０が断線するおそれを解消できる。
〈第１の実施の形態の変形例〉
第１の実施の形態の変形例では、半導体チップ４０を配線基板１０にフリップチップ接続する例を示す。なお、第１の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０は、第１の実施の形態の変形例に係る半導体装置を例示する図であり、図１０（ｂ）は平面図であり、図１０（ａ）は図１０（ｂ）のＡ−Ａ線に沿う断面図である。但し、図１０（ｂ）において、モールド樹脂８０の図示は省略されている。
図１０を参照するに、半導体装置１Ｂにおいて、半導体チップ４０は、配線基板１０にフリップチップ接続されている。具体的には、半導体チップ４０は、電極パッドが形成された回路形成面を下側磁気シールド材２０側に向けて（フェイスダウン状態で）搭載されている。そして、半導体チップ４０の電極パッドは、バンプ１００（例えば、はんだバンプ等）を介して、下側磁気シールド材２０の開口部２０ｘ内に露出する、上面に表面処理層１６が形成されたパッド１５と電気的に接続されている。
半導体チップ４０と下側磁気シールド材２０との間には、アンダーフィル樹脂１１０が充填され、アンダーフィル樹脂１１０はバンプ１００を被覆している。半導体チップ４０及びアンダーフィル樹脂１１０を覆うように下側磁気シールド材２０上に上側磁気シールド材７０が設けられ、上側磁気シールド材７０と下側磁気シールド材２０とは直接接している。
このように、第１の実施の形態の変形例では、半導体チップ４０を配線基板１０にフリップチップ接続している。この場合も、第１の実施の形態と同様に、軟磁性樹脂からなる上側磁気シールド材７０と下側磁気シールド材２０とが半導体チップ４０を上下から挟み、磁気の流れを阻害する材料（軟磁性材料を含有しない樹脂等）を介すことなく直接接している。そのため、第１の実施の形態と同様の効果を奏する。
なお、第２の実施の形態において、半導体チップ４０を配線基板１０にフリップチップ接続してもよい。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
１、１Ａ、１Ｂ 半導体装置
１０、１０Ｓ 配線基板
１１、１４ 絶縁層
１１ｘ、１４ｘ ビアホール
１２、１３ 配線層
１５ パッド
１６ 表面処理層
１７ ソルダーレジスト層
１７ｘ、２０ｘ 開口部
２０、２０Ｓ 下側磁気シールド材
４０ 半導体チップ
６０ ボンディングワイヤ
７０、７０Ａ 上側磁気シールド材
８０、８０Ａ モールド樹脂
９０ はんだバンプ
１００ バンプ
１１０ アンダーフィル樹脂

Claims (10)

  1. 配線基板と、
    前記配線基板上に設けられた下側磁気シールド材と、
    前記下側磁気シールド材上に搭載された、磁気記憶素子を有する半導体チップと、
    前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に設けられた、上側磁気シールド材と、を有し、
    前記下側磁気シールド材及び前記上側磁気シールド材は軟磁性樹脂であり、
    前記下側磁気シールド材と前記上側磁気シールド材とが別体に設けられており、
    前記下側磁気シールド材と前記上側磁気シールド材とが直接接している半導体装置。
  2. 前記軟磁性樹脂は、軟磁性材料の周囲を絶縁膜で被覆したフィラーを含有する樹脂からなる請求項１記載の半導体装置。
  3. 前記軟磁性材料は軟鉄である請求項２記載の半導体装置。
  4. 前記半導体チップの前記配線基板と対向する第１面は、前記下側磁気シールド材に直接覆われ、
    前記半導体チップの前記第１面と反対側の第２面、及び側面は、前記上側磁気シールド材に直接覆われ、
    前記上側磁気シールド材を覆うように、前記配線基板上に封止樹脂が設けられている請求項１乃至３の何れか一項記載の半導体装置。
  5. 前記半導体チップの前記配線基板と対向する第１面は、前記下側磁気シールド材に直接覆われ、
    前記半導体チップの前記第１面と反対側の第２面、及び側面を直接覆うように、前記下側磁気シールド材上に封止樹脂が設けられ、
    前記上側磁気シールド材は、前記封止樹脂を覆い、前記半導体チップ側から前記封止樹脂の周囲に延伸する前記下側磁気シールド材と直接接している請求項１乃至３の何れか一項記載の半導体装置。
  6. 前記半導体チップは、電極パッドを前記上側磁気シールド材側に向けて前記下側磁気シールド材上に搭載され、
    前記下側磁気シールド材には、前記配線基板のパッドを露出する開口部が設けられ、
    前記半導体チップの前記電極パッドと、前記下側磁気シールド材の開口部内に露出する前記パッドとは、金属線を介して電気的に接続されている請求項４又は５記載の半導体装置。
  7. 前記金属線の一部又は全部は、前記封止樹脂に覆われている請求項６記載の半導体装置。
  8. 配線基板上に、下側磁気シールド材を設ける工程と、
    前記下側磁気シールド材上に、磁気記憶素子を有する半導体チップを搭載する工程と、
    前記下側磁気シールド材との間に前記半導体チップを挟むように、前記半導体チップ上に、前記下側磁気シールド材とは別体である上側磁気シールド材を設ける工程と、を有し、
    前記下側磁気シールド材及び前記上側磁気シールド材は軟磁性樹脂であり、
    前記上側磁気シールド材を設ける工程では、前記下側磁気シールド材と前記上側磁気シールド材とが直接接するように前記上側磁気シールド材を設ける半導体装置の製造方法。
  9. 前記半導体チップを搭載する工程では、前記半導体チップの前記配線基板と対向する第１面が前記下側磁気シールド材に直接覆われるように前記半導体チップを搭載し、
    前記上側磁気シールド材を設ける工程では、前記半導体チップの前記第１面と反対側の第２面、及び側面を直接覆うように、前記下側磁気シールド材上に前記上側磁気シールド材を設け、
    前記上側磁気シールド材を設ける工程よりも後に、前記上側磁気シールド材を覆うように封止樹脂を設ける工程を有する請求項８記載の半導体装置の製造方法。
  10. 前記半導体チップを搭載する工程では、前記半導体チップの前記配線基板と対向する第１面が前記下側磁気シールド材に直接覆われるように前記半導体チップを搭載し、
    前記上側磁気シールド材を設ける工程よりも前に、前記半導体チップの前記第１面と反対側の第２面、及び側面を直接覆うように、前記下側磁気シールド材上に封止樹脂を設ける工程を有し、
    前記上側磁気シールド材を設ける工程では、前記封止樹脂を覆い、前記半導体チップ側から前記封止樹脂の周囲に延伸する前記下側磁気シールド材と直接接するように前記上側磁気シールド材を設ける請求項８記載の半導体装置の製造方法。
JP2014201765A 2014-09-30 2014-09-30 半導体装置及びその製造方法 Active JP6280014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014201765A JP6280014B2 (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法
US14/870,078 US9490221B2 (en) 2014-09-30 2015-09-30 Semiconductor device having multiple magnetic shield members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014201765A JP6280014B2 (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2016072492A JP2016072492A (ja) 2016-05-09
JP2016072492A5 JP2016072492A5 (ja) 2017-06-01
JP6280014B2 true JP6280014B2 (ja) 2018-02-14

Family

ID=55585379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014201765A Active JP6280014B2 (ja) 2014-09-30 2014-09-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9490221B2 (ja)
JP (1) JP6280014B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US9807866B2 (en) * 2015-11-30 2017-10-31 Intel Corporation Shielding mold for electric and magnetic EMI mitigation
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
US11139341B2 (en) 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US11088083B2 (en) * 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US11211340B2 (en) * 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190697A (ja) * 1992-01-10 1993-07-30 Nitto Denko Corp 半導体部品の製造方法
JP2001035973A (ja) * 1999-07-19 2001-02-09 Tokin Corp 半導体装置封止材料
JP2001127211A (ja) * 1999-10-26 2001-05-11 Nec Corp 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造
JP4873776B2 (ja) * 2000-11-30 2012-02-08 ソニー株式会社 非接触ｉｃカード
TW595012B (en) * 2001-09-03 2004-06-21 Matsushita Electric Ind Co Ltd Semiconductor light-emitting device, light-emitting apparatus and manufacturing method of semiconductor light-emitting device
JP3879576B2 (ja) * 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP4096302B2 (ja) * 2002-12-16 2008-06-04 ソニー株式会社 磁気メモリ装置
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
JP4105654B2 (ja) * 2004-04-14 2008-06-25 富士通株式会社 垂直磁気記録媒体、磁気記憶装置、および垂直磁気記録媒体の製造方法
JP2006216911A (ja) * 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
JP4871280B2 (ja) * 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
JP5124930B2 (ja) * 2005-10-05 2013-01-23 住友ベークライト株式会社 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102308349B (zh) * 2009-02-07 2016-06-29 株式会社村田制作所 带平板状线圈的模块的制造方法及带平板状线圈的模块
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
CN102339763B (zh) * 2010-07-21 2016-01-27 飞思卡尔半导体公司 装配集成电路器件的方法
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8466539B2 (en) * 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
KR102187809B1 (ko) * 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법

Also Published As

Publication number Publication date
US9490221B2 (en) 2016-11-08
JP2016072492A (ja) 2016-05-09
US20160093795A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6280014B2 (ja) 半導体装置及びその製造方法
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
US9099459B2 (en) Semiconductor device and manufacturing method of the same
JP5840479B2 (ja) 半導体装置およびその製造方法
US20060197206A1 (en) Stacked device package for peripheral and center device pad layout device
JP6125332B2 (ja) 半導体装置
JP2009044110A (ja) 半導体装置及びその製造方法
JP2009038142A (ja) 半導体積層パッケージ
TW200908270A (en) Magnetic shielding package structure of a magnetic memory device
US9508657B2 (en) Semiconductor package
KR20160103394A (ko) 반도체 패키지
JP4930699B2 (ja) 半導体装置
JP2014167973A (ja) 半導体装置およびその製造方法
JP2017059583A (ja) 半導体装置
JP2006024752A (ja) 半導体装置およびその製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
JP2008187076A (ja) 回路装置およびその製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
JPWO2016199437A1 (ja) 半導体装置
KR20180021955A (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법
KR100610916B1 (ko) 반도체패키지
JP2005167286A (ja) 半導体装置およびその製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
KR100646474B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R150 Certificate of patent or registration of utility model

Ref document number: 6280014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150