JP6274553B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6274553B2
JP6274553B2 JP2013201321A JP2013201321A JP6274553B2 JP 6274553 B2 JP6274553 B2 JP 6274553B2 JP 2013201321 A JP2013201321 A JP 2013201321A JP 2013201321 A JP2013201321 A JP 2013201321A JP 6274553 B2 JP6274553 B2 JP 6274553B2
Authority
JP
Japan
Prior art keywords
die pad
lead
lead portions
short
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013201321A
Other languages
English (en)
Other versions
JP2015070027A (ja
Inventor
田 幸 治 冨
田 幸 治 冨
崎 聡 柴
崎 聡 柴
崎 雅 樹 矢
崎 雅 樹 矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013201321A priority Critical patent/JP6274553B2/ja
Priority to US14/254,543 priority patent/US9257306B2/en
Publication of JP2015070027A publication Critical patent/JP2015070027A/ja
Priority to US14/991,661 priority patent/US9543169B2/en
Priority to US15/363,441 priority patent/US9870983B2/en
Application granted granted Critical
Publication of JP6274553B2 publication Critical patent/JP6274553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加することにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなる課題があった。また、パッケージが大きくなることにより、内部端子と半導体チップとの間の距離が長くなり、金製のボンディングワイヤの使用量が増加し、パッケージの製造コストが増加するという問題がある。また、ボンディングワイヤが長くなることにより、パッケージ組立ての際に不具合が発生するおそれもある。
これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したＤＲ−ＱＦＮ（Dual Row QFN）とよばれるパッケージの開発が進められている（特許文献１〜３）。
特許３７３２９８７号公報 特開２００１−１８９４０２号公報 特開２００６−１９７６７号公報
このようなＤＲ−ＱＦＮパッケージにおいては、相対的に長いリード部と相対的に短いリード部とが交互に配置されており、各リード部に設けられた外部端子が裏面から見て千鳥状に配列されている。
ＤＲ−ＱＦＮパッケージにおいては、ＱＦＮパッケージに比べて端子数がより多く、パッケージサイズがより大きなものの開発が進められている。例えば、ＤＲ−ＱＦＮパッケージとして、その端子数が例えば１００ｐｉｎ〜２００ｐｉｎであり、そのパッケージサイズが例えば８ｍｍ〜１６ｍｍ角のものの開発が進められている。
しかしながら、ＤＲ−ＱＦＮパッケージのパッケージサイズが大きくなったことにより、外部の実装基板へパッケージを実装する際の信頼性の低下が問題となってきている。とりわけ、パッケージの４箇所のコーナー部に近い外部端子は、熱伸縮の影響を受けやすい。このため、コーナー部に近い外部端子と外部の実装基板とを接続する際、はんだ部にクラックが発生するおそれがある。
本発明はこのような点を考慮してなされたものであり、熱伸縮の影響により、ダイパッドの角部に近い位置に配置された外部端子と外部の実装基板とを接続するはんだ部にクラックが発生することを防止することが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体装置用のリードフレームにおいて、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを備え、前記複数のリード部は、前記ダイパッドの辺に沿って配置され、前記ダイパッドの前記辺の端部近傍に配置された、隣接する一対のリード部は、半導体装置に対応する領域内に位置する連結体により互いに連結されていることを特徴とするリードフレームである。
本発明は、前記連結体の裏面は、ハーフエッチングにより薄肉に形成されていることを特徴とするリードフレームである。
本発明は、前記一対のリード部の裏面には、それぞれ外部端子が設けられ、当該一対のリード部の外部端子は、互いに同一の平面形状をもつことを特徴とするリードフレームである。
本発明は、半導体装置用のリードフレームにおいて、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを備え、前記複数の長リード部および前記複数の短リード部は、前記ダイパッドの辺に沿って配置され、前記ダイパッドの前記辺の端部近傍には、一対の短リード部が隣接して配置され、当該一対の短リード部は、半導体装置に対応する領域内に位置する連結体により互いに連結されていることを特徴とするリードフレームである。
本発明は、前記連結体の裏面は、ハーフエッチングにより薄肉に形成されていることを特徴とするリードフレームである。
本発明は、前記一対の短リード部の裏面には、それぞれ外部端子が設けられ、当該一対の短リード部の外部端子は、互いに同一の平面形状をもつことを特徴とするリードフレームである。
本発明は、前記複数の短リード部のうちの少なくとも１つは、表面側の幅が裏面側の幅よりも狭いことを特徴とするリードフレームである。
本発明は、前記ダイパッドの前記辺に沿って配置された前記複数の長リード部の本数をｎとしたとき、前記ダイパッドの前記辺に沿って配置された前記複数の短リード部の本数がｎ＋３となることを特徴とするリードフレームである。
本発明は、半導体装置において、矩形状のダイパッドと、前記ダイパッド周囲に設けられた複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、前記複数のリード部は、前記ダイパッドの辺に沿って配置され、前記ダイパッドの前記辺の端部近傍に配置された、隣接する一対のリード部は、連結体により互いに連結されていることを特徴とする半導体装置である。
本発明は、半導体装置において、矩形状のダイパッドと、前記ダイパッド周囲に設けられた複数の長リード部および複数の短リード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記複数の長リード部又は複数の短リード部とを電気的に接続する接続部と、前記ダイパッドと、前記複数の長リード部と、前記複数の短リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、前記複数の長リード部および前記複数の短リード部は、前記ダイパッドの辺に沿って配置され、前記ダイパッドの前記辺の端部近傍には、一対の短リード部が隣接して配置され、当該一対の短リード部は、連結体により互いに連結されていることを特徴とする半導体装置である。
本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを形成する工程と、前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、前記複数のリード部は、前記ダイパッドの辺に沿って配置され、前記ダイパッドの前記辺の端部近傍に配置された、隣接する一対のリード部は、半導体装置に対応する領域内に位置する連結体により互いに連結されていることを特徴とするリードフレームの製造方法である。
本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを形成する工程と、前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、前記複数の長リード部および前記複数の短リード部は、前記ダイパッドの辺に沿って配置され、前記ダイパッドの前記辺の端部近傍には、一対の短リード部が隣接して配置され、当該一対の短リード部は、半導体装置に対応する領域内に位置する連結体により互いに連結されていることを特徴とするリードフレームの製造方法である。
本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と前記リードフレームの前記リード部とを接続部により電気的に接続する工程と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明は、半導体装置の製造方法において、リードフレームの製造方法によりリードフレームを製造する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と前記リードフレームの前記長リード部又は前記短リード部とを接続部により電気的に接続する工程と、前記ダイパッドと、前記長リード部と、前記短リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、熱伸縮の影響により、ダイパッドの角部に近い位置に配置された外部端子と外部の実装基板とを接続するはんだ部にクラックが発生することを防止することができる。
図１は、本発明の一実施の形態によるリードフレームを示す平面（表面）図。 図２は、本発明の一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。 図３は、本発明の一実施の形態によるリードフレームを示す底面（裏面）図。 図４は、本発明の一実施の形態によるリードフレームを示す部分断面図（図１のIV−IV線断面図）。 図５は、本発明の一実施の形態による半導体装置を示す平面（表面）図。 図６は、本発明の一実施の形態による半導体装置を示す断面図（図５のＶ−Ｖ線断面図）。 図７は、本発明の一実施の形態による半導体装置を示す底面（裏面）図。 図８（ａ）−（ｇ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図９（ａ）−（ｆ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。 図１０は、本発明の一実施の形態による半導体装置が実装基板上に実装されている状態を示す部分断面図。
以下、本発明の一実施の形態について、図１乃至図１０を参照して説明する。
リードフレームの構成
まず、図１乃至図４により、本実施の形態によるリードフレームの概略について説明する。図１乃至図４は、本実施の形態によるリードフレームを示す図である。
図１乃至図４に示すリードフレーム１０は、半導体装置２０（後述）を作製するために用いられるものであり、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを備えている。
また、リードフレーム１０には、縦横にマトリックス状に配置された複数のリードフレーム要素１４が設けられている。各リードフレーム要素１４は、それぞれ個々の半導体装置２０に対応する領域である。このリードフレーム要素１４には、ダイパッド１５と、複数の長リード部１６Ａと、複数の短リード部１６Ｂとが含まれている。なお、図１および図３において、二点鎖線で囲まれた領域がそれぞれリードフレーム要素１４に対応する。
各ダイパッド１５は、後述する半導体素子２１を載置するためのものであり、平面略矩形形状を有している。また、各長リード部１６Ａおよび各短リード部１６Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１５との間に空間を介して配置されている。
また図１および図３に示すように、各長リード部１６Ａおよび各短リード部１６Ｂは、それぞれＸ方向又はＹ方向のいずれかに沿って延びており、各長リード部１６Ａは、各短リード部１６Ｂよりも長く構成されている。また各長リード部１６Ａと各短リード部１６Ｂとは、ダイパッド１５の各辺１５ａの周囲に沿って交互に配置されている。ただし、ダイパッド１５の各辺１５ａの両端部には、それぞれ一対の短リード部１６Ｂが互いに隣接して配置されている。各長リード部１６Ａおよび各短リード部１６Ｂの内部端子部１６ａには、それぞれボンディングワイヤ２２との密着性を向上させるためのめっき部２５が設けられている。
各長リード部１６Ａおよび各短リード部１６Ｂは、それぞれ相対的に広い幅を有するとともにボンディングワイヤ２２に接続される内部端子１６ａと、相対的に狭い幅を有する連結部１６ｂとを有している。また、各内部端子１６ａの裏面側には、外部の実装基板４５（図１０参照）に接続される外部端子１６ｃが設けられている（図２参照）。この場合、表面側において内部端子１６ａは千鳥状に配列されており（図１参照）、裏面側において外部端子１６ｃは千鳥状に配列されている（図３参照）。
なお、本実施の形態において、少なくともダイパッド１５の中央部分にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１５の中央部分の厚みは、半導体装置２０の構成にもよるが、０．１ｍｍ〜０．３ｍｍとすることができる。前記厚みを０．１０ｍｍ以上としたことにより、ハーフエッチングを施した後にリードフレーム１０の厚みが薄くなりすぎて取り扱いが困難になる不具合や、ハーフエッチング部が狭すぎて封止樹脂が充填されなくなる不具合を防止することができる。また、前記厚みを０．３０ｍｍ以下としたことにより、長リード部１６Ａと短リード部１６Ｂとの間隔を狭め、外部端子部１６ｃを高密度で配置することが可能となる。
一方、リードフレーム要素１４の周囲には、複数のコネクティングバー１７が格子状に配置されている。各コネクティングバー１７の幅は、その表面と裏面とで互いに異なっており、各コネクティングバー１７の表面側の幅を例えば０．１５ｍｍ〜０．２０ｍｍとし、裏面側の幅を例えば０．０３ｍｍ〜０．１０ｍｍとすることができる。
また、各リードフレーム要素１４において、ダイパッド１５は、ダイパッド１５の角部から延びる４本の吊りリード４３と、各吊りリード４３に連結された連結リード４４とを介して、コネクティングバー１７に連結されている。
さらに、隣接するリードフレーム要素１４間において、対応する一対の長リード部１６Ａがコネクティングバー１７を介して連結され、対応する一対の短リード部１６Ｂがコネクティングバー１７を介して連結されている。各コネクティングバー１７は、当該コネクティングバー１７に連結された長リード部１６Ａおよび短リード部１６Ｂの長手方向に対して直交して延びている。例えば、Ｙ方向に延びるコネクティングバー１７には、Ｘ方向に延びる複数の長リード部１６Ａおよび複数の短リード部１６Ｂが連結されている。
本実施の形態において、図１、図３および図４に示すように、ダイパッド１５の辺１５ａの両端部近傍には、一対の短リード部１６Ｂが連続して隣接配置されている。この互いに隣接する一対の短リード部１６Ｂは、連結体２８により互いに連結されている。
この連結体２８は、各リードフレーム要素１４の内側に位置している。また、連結体２８の裏面は、ハーフエッチングにより薄肉に形成されている。このため、封止樹脂部２４（後述）により封止された後、連結体２８は封止樹脂部２４の裏面側に露出しないようになっている。また、連結体２８により連結された一対の短リード部１６Ｂの外部端子１６ｃは、互いに同一の平面形状をもっている（図３参照）。これにより、これら外部端子１６ｃを介して半導体装置２０を外部の実装基板４５（図１０参照）に実装する際、外部端子１６ｃと実装基板４５の間で溶融した半田の表面張力によりパッケージが傾き、実装信頼性を低下させる不具合を防止することができる。
また図４に示すように、連結体２８により連結された一対の短リード部１６Ｂを除き、各短リード部１６Ｂの表面は、それぞれ幅方向両端がエッチングにより削られた形状を有している。このため、これら複数の短リード部１６Ｂは、それぞれ表面側の幅が裏面側の幅より狭くなっている。これにより、互いに隣接する短リード部１６Ｂと長リード部１６Ａとの間隔を広げ、短リード部１６Ｂと長リード部１６Ａとが短絡する不具合を防止することかできる。
一方、図４に示すように、複数の長リード部１６Ａの連結部１６ｂは、裏面側からハーフエッチングが施されている。これにより、ソーイング加工時（図９（ｅ））のストレスを減少させて切断性を向上させるとともに、ソーイング加工時に長リード部１６Ａおよび短リード部１６Ｂの周囲に生じるバリの量を抑えることができる。これにより、半導体装置２０において、互いに隣接する長リード部１６Ａと短リード部１６Ｂとがバリによって短絡する不具合を防止することができる。
また、連結体２８により連結された一対の短リード部１６Ｂのうち、長リード部１６Ａ側（図４の左側）に位置する短リード部１６Ｂの幅方向端部は、エッチングにより表面側が削られている。これにより、隣接する長リード部１６Ａとの間隔を広げ、当該短リード部１６Ｂと長リード部１６Ａとが短絡する不具合を防止することかできる。
なお、上述したエッチングにより削られた箇所を除き、連結体２８の表面と、連結体２８により連結された一対の短リード部１６Ｂの表面とは、同一平面上に位置している。
また、図１および図３に示すように、ダイパッド１５の１つの辺１５ａに沿って配置された複数の長リード部１６Ａの本数をｎとしたとき、当該辺１５ａに沿って配置された複数の短リード部１６Ｂの本数は、ｎ＋３となっている。例えば本実施の形態において、各辺１５ａに沿って、１８本の長リード部１６Ａと、２１本の短リード部１６Ｂとが配列されている。
なお、連結体２８により連結された一対の短リード部１６Ｂは、電源端子又はグランド端子として用いられても良い。
図１および図３において、ハーフエッチング加工が施された箇所を斜線で示している。なお、ハーフエッチングとは、被エッチング材料である金属板をその厚み方向に途中までエッチングすることをいう。
このようなリードフレーム１０は、１枚の金属基板をエッチング加工することにより形成されたものである。リードフレーム１０の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等を挙げることができる。
半導体装置の構成
次に、図５乃至図７により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図５乃至図７は、本実施の形態によるリードフレーム１０を用いて作製された半導体装置２０を示す図である。
図５乃至図７に示す半導体装置２０（ＤＲ−ＱＦＮ（Dual Row QFN）パッケージ）は、ダイパッド１５と、複数の長リード部１６Ａおよび複数の短リード部１６Ｂと、ダイパッド１５上に載置された半導体素子２１と、長リード部１６Ａおよび短リード部１６Ｂと半導体素子２１の端子部２１ａとを電気的に接続するボンディングワイヤ（接続部）２２とを備えている。
また、ダイパッド１５、長リード部１６Ａ、短リード部１６Ｂ、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２４によって封止されている。
ダイパッド１５、長リード部１６Ａ、短リード部１６Ｂおよび連結体２８は、上述したリードフレーム１０（図１乃至図４）に含まれるものと同様であり、その構成については既に説明したので、ここでは詳細な説明は省略する。
半導体素子２１としては、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。
また、半導体素子２１は、例えばダイボンディングペースト等の固着材２６により、ダイパッド１５上に固定されている。なお、固着材２６がダイボンディングペーストからなる場合、例えばエポキシ樹脂やシリコーン樹脂からなるものを選択することが可能である。
各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の各端子部２１ａに接続されるとともに、その他端が各長リード部１６Ａおよび各短リード部１６Ｂにそれぞれ接続されている。
封止樹脂部２４としては、例えばエポキシ樹脂やシリコーン樹脂等を用いることが可能である。なお、図５において、便宜上、封止樹脂部２４は透明なものとして示しているが、黒色等の不透明な樹脂からなっていても良い。
リードフレームの製造方法
次に、図１乃至図４に示すリードフレーム１０の製造方法について、図８（ａ）−（ｇ）を用いて説明する。図８（ａ）−（ｇ）は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図２に対応する図である。
まず図８（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等からなる金属基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。また金属基板３１の厚みは、例えば０．１ｍｍ〜０．３ｍｍとしても良い。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｃ））。
具体的には、金属基板３１の表面側および裏面側において、貫通エッチングを行う部分に加え、連結体２８の裏面等、ハーフエッチング加工を行う部分（図１および図３の斜線部分）に対応する箇所に開口部３３ｂが形成される。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。
これにより金属基板３１に、それぞれ半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとが形成される。またこのとき、ダイパッド１５の辺１５ａの両端部近傍には、一対の短リード部１６Ｂが隣接して形成され、当該一対の短リード部１６Ｂは、連結体２８により互いに連結される。
次いで、エッチング用レジスト層３２、３３を剥離して除去する（図８（ｅ））。
次に、ボンディングワイヤ２２との密着性を向上させるため、長リード部１６Ａおよび短リード部１６Ｂの内部端子部１６ａにそれぞれメッキ処理を施し、めっき部２５を形成する（図８（ｆ））。この場合、選択されるメッキ種は、ボンディングワイヤ２２との密着性を確保できればその種類は問わないが、たとえばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。また、めっき部２５は、内部端子１５のうちボンディングワイヤ２２との接続部のみに施してもよいし、リードフレーム１０の全面に施してもよい。このようにして、図１乃至図４に示すリードフレーム１０が得られる。
次いで、リードフレーム１０をバックテープ３７上に載置して固定する（図８（ｇ））。
半導体装置の製造方法
次に、図５乃至図７に示す半導体装置２０の製造方法について、図９（ａ）−（ｆ）により説明する。図９（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、上述した工程により（図８（ａ）−（ｇ））、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを備えたリードフレーム１０を作製する（図９（ａ））。このときリードフレーム１０はバックテープ３７上に載置されている。
次に、リードフレーム１０のダイパッド１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の固着材２６を用いて、半導体素子２１をダイパッド１５上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。
次いで、半導体素子２１の端子部２１ａと、リードフレーム１０の各長リード部１６Ａおよび各短リード部１６Ｂとを、それぞれボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。
その後、封止樹脂部２４によりダイパッド１５、長リード部１６Ａ、短リード部１６Ｂ、半導体素子２１、およびボンディングワイヤ２２を封止する（図９（ｄ））。
続いて、バックテープ３７を剥離し、リードフレーム１０の裏面に新たなバックテープ３６を貼着する。
次に、各リードフレーム要素１４間のコネクティングバー１７をソーイングすることにより、リードフレーム１０を各リードフレーム要素１４毎に分離する（図９（ｅ））。
このとき、例えばダイヤモンド砥石等からなるブレード３８をコネクティングバー１７の長手方向に沿って移動することにより、各リードフレーム要素１４間のコネクティングバー１７および封止樹脂部２４が切断される。なお、切断をスムーズに行うため、ブレード３８の幅はコネクティングバー１７の幅と同一又はそれより太くすることが好ましい。
このようにして、図５および図６に示す半導体装置２０を得ることができる（図９（ｆ））。
本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図１０を用いて説明する。図１０は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。
図１０に示すように、本実施の形態による半導体装置２０は、主としてガラスエポキシ樹脂からなる実装基板４５上に配置して実装される。この場合、半導体装置２０は、長リード部１６Ａの外部端子１６ｃおよび短リード部１６Ｂの外部端子１６ｃにそれぞれ設けられたはんだ部４１により、実装基板４５に対して固定実装される。なお、図１０では、長リード部１６Ａの外部端子１６ｃに設けられたはんだ部４１のみを示している。
ところで、半導体装置２０には、実装基板４５にはんだにより実装する際、あるいは実装基板４５に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置２０に加わる熱によって熱収縮を繰り返し、半導体装置２０と実装基板４５と間に熱収縮ストレスが加わる。この際、とりわけダイパッド１５の各辺１５ａの端部（半導体装置２０の角部）近傍に位置する短リード部１６Ｂと実装基板４５との間に位置するはんだ部４１にクラックが発生し、はんだ部４１が破損または界面剥離を起こしてしまうおそれがある。
これに対して本実施の形態によれば、ダイパッド１５の各辺１５ａの端部近傍に配置された隣接する一対の短リード部１６Ｂは、連結体２８により互いに連結されている。これにより、半導体装置２０と実装基板４５と間に熱収縮ストレスが加わった際、この熱収縮ストレスを連結体２８を介して一対の短リード部１６Ｂによって受け止めることができる。このため、熱収縮ストレスが一本の短リード部１６Ｂに集中して加わる場合と比較して、はんだ部４１が破損または界面剥離を起こす不具合を抑えることができる。
変形例
なお、上記実施の形態では、リードフレーム１０が複数の長リード部１６Ａおよび複数の短リード部１６Ｂを有し、各長リード部１６Ａと各短リード部１６Ｂとが、ダイパッド１５の各辺１５ａの両端部を除き、各辺１５ａの周囲に沿って交互に配置されている場合を例にとって説明した。しかしながら、これに限らず、リードフレーム１０は、互いに同一の長さをもつ複数のリード部を有し、ダイパッド１５の各辺１５ａの端部近傍に配置された隣接する一対のリード部が連結体２８により互いに連結されていても良い。あるいは、リードフレーム１０は、各辺１５ａの中心から両端部に向けて徐々にその長さが長くなる複数のリード部を有し、ダイパッド１５の各辺１５ａの端部近傍に配置された隣接する一対のリード部が連結体２８により互いに連結されていても良い。
また、上記実施の形態では、複数の長リード部１６Ａおよび複数の短リード部１６Ｂは、ダイパッド１５の４つの辺１５ａの周囲に沿って配置されている。しかしながら、これに限らず、複数の長リード部１６Ａおよび複数の短リード部１６Ｂは、４つの辺１５ａのうちのいずれか、例えば対向する２つの辺１５ａの周囲のみに沿って配置されていても良い。
また、上記実施の形態では、各リードフレーム要素１４において、ダイパッド１５の４つのコーナー部にそれぞれ２つずつ、合計８つの連結体２８が設けられているが、これに限られるものではない。例えば、ダイパッド１５の辺１５ａの一方の端部近傍に位置する一対の短リード部１６Ｂのみを連結体２８によって連結しても良い。この場合、ダイパッド１５の４つのコーナー部のそれぞれに１つずつ、合計４つの連結体２８が設けられていても良い。
１０、１０Ａ〜１０Ｅ リードフレーム
１４ リードフレーム要素
１５ ダイパッド
１６Ａ 長リード部
１６Ｂ 短リード部
１６ａ 内部端子
１６ｂ 連結部
１６ｃ 外部端子
１７ コネクティングバー
２０ 半導体装置
２１ 半導体素子
２１ａ 端子部
２２ ボンディングワイヤ（接続部）
２４ 封止樹脂部
２６ 固着材
２８ 連結体
４１ はんだ部
４３ 吊りリード
４４ 連結リード
４５ 実装基板

Claims (13)

  1. 半導体装置用のリードフレームにおいて、
    半導体素子を載置する矩形状のダイパッドと、
    前記ダイパッドの周囲に設けられた複数のリード部とを備え、
    前記複数のリード部は、前記ダイパッドの辺に沿って配置され、
    前記ダイパッドの前記辺の端部近傍に配置された、隣接する一対のリード部は、半導体装置に対応する領域内に位置する連結体により互いに連結され、
    前記連結体の裏面は、ハーフエッチングにより薄肉に形成されていることを特徴とするリードフレーム。
  2. 前記一対のリード部の裏面には、それぞれ外部端子が設けられ、当該一対のリード部の外部端子は、互いに同一の平面形状をもつことを特徴とする請求項１記載のリードフレーム。
  3. 半導体装置用のリードフレームにおいて、
    半導体素子を載置する矩形状のダイパッドと、
    前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを備え、
    前記複数の長リード部および前記複数の短リード部は、前記ダイパッドの辺に沿って配置され、
    前記ダイパッドの前記辺の端部近傍には、一対の短リード部が隣接して配置され、当該一対の短リード部は、半導体装置に対応する領域内に位置する連結体により互いに連結されていることを特徴とするリードフレーム。
  4. 前記連結体の裏面は、ハーフエッチングにより薄肉に形成されていることを特徴とする請求項３記載のリードフレーム。
  5. 前記一対の短リード部の裏面には、それぞれ外部端子が設けられ、当該一対の短リード部の外部端子は、互いに同一の平面形状をもつことを特徴とする請求項３又は４記載のリードフレーム。
  6. 前記複数の短リード部のうちの少なくとも１つは、表面側の幅が裏面側の幅よりも狭いことを特徴とする請求項３乃至５のいずれか一項記載のリードフレーム。
  7. 前記ダイパッドの前記辺に沿って配置された前記複数の長リード部の本数をｎとしたとき、前記ダイパッドの前記辺に沿って配置された前記複数の短リード部の本数がｎ＋３となることを特徴とする請求項３乃至６のいずれか一項記載のリードフレーム。
  8. 半導体装置において、
    矩形状のダイパッドと、
    前記ダイパッド周囲に設けられた複数のリード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続する接続部と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、
    前記複数のリード部は、前記ダイパッドの辺に沿って配置され、
    前記ダイパッドの前記辺の端部近傍に配置された、隣接する一対のリード部は、連結体により互いに連結され、
    前記連結体の裏面は、ハーフエッチングにより薄肉に形成されていることを特徴とする半導体装置。
  9. 半導体装置において、
    矩形状のダイパッドと、
    前記ダイパッド周囲に設けられた複数の長リード部および複数の短リード部と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記複数の長リード部又は複数の短リード部とを電気的に接続する接続部と、
    前記ダイパッドと、前記複数の長リード部と、前記複数の短リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、
    前記複数の長リード部および前記複数の短リード部は、前記ダイパッドの辺に沿って配置され、
    前記ダイパッドの前記辺の端部近傍には、一対の短リード部が隣接して配置され、当該一対の短リード部は、連結体により互いに連結されていることを特徴とする半導体装置。
  10. リードフレームの製造方法において、
    金属基板を準備する工程と、
    前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
    前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを形成する工程と、
    前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、
    前記複数のリード部は、前記ダイパッドの辺に沿って配置され、
    前記ダイパッドの前記辺の端部近傍に配置された、隣接する一対のリード部は、半導体装置に対応する領域内に位置する連結体により互いに連結され、
    前記連結体の裏面は、ハーフエッチングにより薄肉に形成されていることを特徴とするリードフレームの製造方法。
  11. リードフレームの製造方法において、
    金属基板を準備する工程と、
    前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
    前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを形成する工程と、
    前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、
    前記複数の長リード部および前記複数の短リード部は、前記ダイパッドの辺に沿って配置され、
    前記ダイパッドの前記辺の端部近傍には、一対の短リード部が隣接して配置され、当該一対の短リード部は、半導体装置に対応する領域内に位置する連結体により互いに連結されていることを特徴とするリードフレームの製造方法。
  12. 半導体装置の製造方法において、
    請求項１０記載のリードフレームの製造方法によりリードフレームを製造する工程と、 前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と前記リードフレームの前記リード部とを接続部により電気的に接続する工程と、
    前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
  13. 半導体装置の製造方法において、
    請求項１１記載のリードフレームの製造方法によりリードフレームを製造する工程と、 前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
    前記半導体素子と前記リードフレームの前記長リード部又は前記短リード部とを接続部により電気的に接続する工程と、
    前記ダイパッドと、前記長リード部と、前記短リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2013201321A 2013-04-18 2013-09-27 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Active JP6274553B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013201321A JP6274553B2 (ja) 2013-09-27 2013-09-27 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US14/254,543 US9257306B2 (en) 2013-04-18 2014-04-16 Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
US14/991,661 US9543169B2 (en) 2013-04-18 2016-01-08 Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
US15/363,441 US9870983B2 (en) 2013-04-18 2016-11-29 Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013201321A JP6274553B2 (ja) 2013-09-27 2013-09-27 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018004291A Division JP6460500B2 (ja) 2018-01-15 2018-01-15 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015070027A JP2015070027A (ja) 2015-04-13
JP6274553B2 true JP6274553B2 (ja) 2018-02-07

Family

ID=52836458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013201321A Active JP6274553B2 (ja) 2013-04-18 2013-09-27 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6274553B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7073637B2 (ja) * 2017-06-16 2022-05-24 大日本印刷株式会社 リードフレームおよび半導体装置
DE112022005516T5 (de) * 2021-12-17 2024-08-29 Rohm Co., Ltd. Elektronische Vorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196157A (ja) * 1990-11-26 1992-07-15 Matsushita Electric Ind Co Ltd リード付電子部品
JP2912065B2 (ja) * 1991-10-31 1999-06-28 九州日本電気株式会社 Ｉｃ用パッケージ
JP3286765B2 (ja) * 1993-03-09 2002-05-27 株式会社日立製作所 半導体装置
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム
JP3478139B2 (ja) * 1998-09-02 2003-12-15 松下電器産業株式会社 リードフレームの製造方法
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
JP4387566B2 (ja) * 2000-07-05 2009-12-16 パナソニック株式会社 樹脂封止型半導体装置
JP2011142337A (ja) * 2011-03-14 2011-07-21 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015070027A (ja) 2015-04-13

Similar Documents

Publication Publication Date Title
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
KR101064755B1 (ko) 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
US9543169B2 (en) Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
JP2005057067A (ja) 半導体装置およびその製造方法
JP6610087B2 (ja) リードフレームおよびその製造方法
JP5971552B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
KR20110130458A (ko) 반도체 소자 기판, 그 제조 방법 및 반도체 장치
JP2015095597A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6607441B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6071034B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP6607429B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016167532A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
TWI662673B (zh) 導線框架及其製造方法、以及半導體裝置及其製造方法
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP6350683B2 (ja) Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、多面付ｌｅｄパッケージ、ｌｅｄパッケージの製造方法および半導体素子搭載用リードフレーム
JP2018014397A (ja) リードフレームおよび半導体装置
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6274553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150