JP2019036631A - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置 Download PDF

Info

Publication number
JP2019036631A
JP2019036631A JP2017156915A JP2017156915A JP2019036631A JP 2019036631 A JP2019036631 A JP 2019036631A JP 2017156915 A JP2017156915 A JP 2017156915A JP 2017156915 A JP2017156915 A JP 2017156915A JP 2019036631 A JP2019036631 A JP 2019036631A
Authority
JP
Japan
Prior art keywords
lead frame
lead
die pad
bar
tie bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017156915A
Other languages
English (en)
Other versions
JP7061278B2 (ja
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
内 一 範 大
Kazunori Ouchi
内 一 範 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017156915A priority Critical patent/JP7061278B2/ja
Priority to PCT/JP2018/028701 priority patent/WO2019026917A1/ja
Publication of JP2019036631A publication Critical patent/JP2019036631A/ja
Priority to JP2022025054A priority patent/JP7365588B2/ja
Application granted granted Critical
Publication of JP7061278B2 publication Critical patent/JP7061278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ダイシング時にスミアリングの発生を抑制し、スミアリングによりリード部同士が短絡してしまうことを抑制することが可能な、リードフレームおよび半導体装置を提供する。【解決手段】リードフレーム１０は、半導体素子が搭載されるダイパッド１１と、ダイパッド１１の周囲に設けられた、複数のリード部１２と、複数のリード部１２が連結されたコネクティングバー１３と、ダイパッド１１とコネクティングバー１３とを連結するタイバー１４とを備えている。コネクティングバー１３およびタイバー１４は、それぞれ裏面側から薄肉化され、コネクティングバー１３の厚みｔ１は、タイバー１４の厚みｔ２よりも薄くなっている。【選択図】図４

Description

本発明は、リードフレームおよび半導体装置に関する。
従来、半導体装置用のリードフレームとして、例えば特許文献１に記載されたものが知られている。このようなリードフレームは、ダイパッドと、ダイパッドの周囲に設けられたリード部とを有している。ダイパッドには半導体素子が搭載され、半導体素子は、ダイボンディングペースト等の接着剤によってダイパッドに接着されている。
特開２００１−３２６３１６号公報
一般にリードフレームを作製する際には、銅系の金属材料により形成される金属基板が用いられる。このような銅系の金属材料は、柔らかく延性に優れているため、ダイシング時に金属材料がダイシングの方向に沿って部分的に延びる、いわゆるスミアリングや、バリが発生する可能性がある。リードフレームにスミアリングやバリが発生した場合、スミアリングやバリにより、リード部同士が短絡してしまうおそれがある。また、半導体装置を製造する際、リード部同士の間を流れる封止樹脂の液流が阻害され、封止樹脂が十分に充填できないおそれもある。
本発明はこのような点を考慮してなされたものであり、ダイシング時にスミアリングの発生を抑制し、スミアリングによりリード部同士が短絡してしまうことを抑制することが可能な、リードフレームおよび半導体装置を提供することを目的とする。
本発明は、リードフレームにおいて、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられた、複数のリード部と、前記複数のリード部が連結されたコネクティングバーと、前記ダイパッドと前記コネクティングバーとを連結するタイバーとを備え、前記コネクティングバーおよび前記タイバーは、それぞれ裏面側から薄肉化され、前記コネクティングバーの厚みは、前記タイバーの厚みよりも薄い、リードフレームである。
本発明は、リードフレームにおいて、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられた、複数のリード部と、前記複数のリード部が連結されたコネクティングバーと、前記ダイパッドから延在するタイバーと、前記タイバーと前記コネクティングバーとを連結する連結部材とを備え、前記連結部材の幅は、前記タイバーの幅よりも広い、リードフレームである。
本発明は、前記コネクティングバーおよび前記タイバーは、それぞれ裏面側から薄肉化され、前記コネクティングバーの厚みは、前記タイバーの厚みよりも薄い、リードフレームである。
本発明は、前記連結部材は、裏面側から薄肉化されている、リードフレームである。
本発明は、前記連結部材の幅は、１５０μｍ以上３５０μｍ以下であり、前記タイバーの幅は、１００μｍ以上２５０μｍ以下である、リードフレームである。
本発明は、前記コネクティングバーの厚みは、６０μｍ以上１２０μｍ以下であり、前記タイバーの厚みは、７０μｍ以上１３０μｍ以下である、リードフレームである。
本発明は、半導体装置において、ダイパッドと、前記ダイパッドの周囲に設けられた、複数のリード部と、前記ダイパッドから延在するタイバーと、前記タイバーに連結された連結部材と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記タイバーと、前記連結部材と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記連結部材の幅は、前記タイバーの幅よりも広い、半導体装置である。
本発明は、前記連結部材の幅は、１５０μｍ以上３５０μｍ以下であり、前記タイバーの幅は、１００μｍ以上２５０μｍ以下である、半導体装置である。
本発明によれば、ダイシング時にスミアリングの発生を抑制し、スミアリングによりリード部同士が短絡してしまうことを抑制することができる。
図１は、本発明の一実施の形態によるリードフレームを示す平面図。 図２は、本発明の一実施の形態によるリードフレームを示す底面図。 図３は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIII−III線断面図）。 図４は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIV−IV線断面図）。 図５は、本発明の一実施の形態によるリードフレームを示す部分拡大平面図。 図６は、本発明の一実施の形態による半導体装置を示す平面図。 図７は、本発明の一実施の形態による半導体装置を示す断面図（図６のVII−VII線断面図）。 図８（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図９（ａ）−（ｃ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図１０（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。
以下、本発明の一実施の形態について、図１乃至図１０を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図５は、本実施の形態によるリードフレームを示す図である。
図１乃至図３に示すように、リードフレーム１０は、１つ又は複数の単位リードフレーム１０ａを含んでいる。各単位リードフレーム１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。なお、単位リードフレーム１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１および図２において仮想線の内側に位置する領域である。また、図１および図２の仮想線は半導体装置２０の外周縁に対応している。
なお、本明細書中、「内側」とは、各単位リードフレーム１０ａにおいてダイパッド１１の中心方向を向く側をいい、「外側」とは、各単位リードフレーム１０ａにおいてダイパッド１１の中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
複数の単位リードフレーム１０ａは、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１と、リード部１２とを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。
ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四つのコーナー部にはそれぞれタイバー１４が連結されており、ダイパッド１１は、この４本のタイバー１４を介してコネクティングバー１３に連結支持されている。各タイバー１４は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。
ここでハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。なお、図２および図５において、ハーフエッチングされた領域を網掛けで示している。
各コネクティングバー１３は、細長い棒形状を有しており、その端部１３ａには、それぞれ正方形状の環状連結部（連結部材）１９が連結されている。環状連結部１９の内側には、平面正方形状の貫通開口１９ａが形成されている。また、環状連結部１９には、タイバー１４の外側端部が連結されている。すなわち、各環状連結部１９には、それぞれ４本のタイバー１４と、Ｘ方向に延びる２本のコネクティングバー１３と、Ｙ方向に延びる２本のコネクティングバー１３とが連結される。また、環状連結部１９は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。これにより、後述する半導体装置２０の製造工程において、後述する封止樹脂２３を形成する際に、樹脂が通過する流路を広く確保することができる。このため、各単位リードフレーム１０ａのコーナー部近傍の特定の箇所に応力が集中しにくくなり、封止樹脂２３を各単位リードフレーム１０ａの内側に確実に充填することができる。このような環状連結部１９の厚みは、製造する半導体装置２０の構成にもよるが、例えば、６０μｍ以上１２０μｍ以下とすることができる。
コネクティングバー１３は、リード部１２が長手方向に沿って連結されるリード連結部４１と、互いに隣り合うリード連結部４１間、またはリード連結部４１と環状連結部１９との間に位置する中間部４３とを有している。なお、リード連結部４１とは、リード部１２の長手方向における両側縁の延長線と、コネクティングバー１３の長手方向における両側縁とによって取り囲まれた領域をいう。リード連結部４１および中間部４３は、それぞれ平面視矩形形状であり、その全域にわたり裏面側からハーフエッチングにより薄肉化されている（図３および図４参照）。
ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している（図３参照）。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。
各リード部１２は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。隣り合うリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、リード部１２は、半導体装置２０の製造後にダイパッド１１と電気的に絶縁される形状となっている。このリード部１２の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７が形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。この場合、外部端子１７は、平面視で１列に配置されている。
図１に示すように、リード部１２は、平面から見て略矩形形状を有しており、その基端部はコネクティングバー１３のリード連結部４１に連結されている。また、図１乃至図３に示すように、リード部１２の表面には内部端子１５が形成され、リード部１２の裏面には、上述した外部端子１７が形成されている。内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
図３に示すように、リード部１２は、ハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａ（加工前の金属基板３１）と同一の厚みを有している。なお、図１、図２および図４において、リード部１２の幅は、例えば６０μｍ以上１８０μｍ以下であり、互いに隣接するリード部１２間の距離は、例えば８５μｍ以上２００μｍ以下である。
次に、図４および図５を参照して、コネクティングバー１３及びタイバー１４の構成について更に説明する。図４は、コネクティングバー１３の長手方向に垂直な方向の断面図である。
コネクティングバー１３及びタイバー１４は、上述したように、裏面側からハーフエッチングにより薄肉化されている。図４に示すように、コネクティングバー１３の厚みｔ１は、タイバー１４の厚みｔ２よりも薄くなっている。コネクティングバー１３の厚みｔ１は、製造する半導体装置２０の構成にもよるが、６０μｍ以上１２０μｍ以下とすることができ、タイバー１４の厚みｔ２は、７０μｍ以上１３０μｍ以下とすることができる。
ところで、一般にリードフレーム１０を各半導体装置２０毎に分離する際、リードフレーム１０とブレード（図示せず）との摩擦により、リードフレーム１０が単位リードフレーム１０ａ毎に振動する。単位リードフレーム１０ａに振動が発生すると、全体としてリードフレーム１０が振動する。これにより、リードフレーム１０のリード部１２とブレードとの間の摩擦が増大し、リード部１２にスミアリングが発生する可能性がある。リード部１２にスミアリングが発生した場合、スミアリングにより、リード部１２同士が短絡してしまうおそれがある。ここで本明細書中、スミアリングとは、リードフレーム１０を各半導体装置２０毎に分離するブレードとの摩擦により、リード部１２を構成する金属材料が、ダイシングの方向に沿って部分的に延びたもの（バリ）をいう。
これに対して、本実施の形態においては、コネクティングバー１３の厚みｔ１が、タイバー１４の厚みｔ２よりも薄くなっている。これにより、コネクティングバー１３がブレードと接触する面積を小さくすることができ、ダイシング時に振動が発生することを抑制できる。このため、リードフレーム１０が単位リードフレーム１０ａ毎に振動することを抑制することができ、全体としてリードフレーム１０が振動することを抑制することができる。この結果、ダイシング時に、リード部１２とブレードとの間の摩擦を低減することができ、スミアリングの発生を抑制することができる。なお、このようなコネクティングバー１３の厚みｔ１およびタイバー１４の厚みｔ２は、後述するように、エッチング用レジスト層３２、３３の形状およびエッチング条件を適宜調整することにより、得ることができる。また、図示はしないが、コネクティングバー１３のうち、リード連結部４１の厚みと中間部４３の厚みとが異なっていても良い。この場合、例えば、リード連結部４１の厚みは、製造する半導体装置２０の構成にもよるが、７０μｍ以上１３０μｍ以下とすることができ、中間部４３の厚みは、６０μｍ以上１２０μｍ以下とすることができる。
また、図５に示すように、環状連結部１９の幅Ｗ１は、タイバー１４の幅Ｗ２よりも広くなっている。これにより、環状連結部１９が、ダイシング時にコネクティングバー１３に発生する振動を吸収することができる。このため、ダイシング時に発生する振動がコネクティングバー１３からタイバー１４に伝わることを抑制することができる。この結果、ダイシング時にリードフレーム１０が振動することにより発生するスミアリングを抑制することができる。このような環状連結部１９の幅Ｗ１は、製造する半導体装置２０の構成にもよるが、１５０μｍ以上３５０μｍ以下とすることができ、タイバー１４の幅Ｗ２は、１００μｍ以上２５０μｍ以下とすることができる。なお、本明細書中、環状連結部１９の幅Ｗ１とは、環状連結部１９のうち、Ｘ方向に延びる部分においては、当該部分のＹ方向の長さをいい、環状連結部１９のうち、Ｙ方向に延びる部分においては、当該部分のＸ方向の長さをいう。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。
なお、本実施の形態において、リード部１２は、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。
また、本実施の形態では、外部端子１７が、平面視で１列に配置されている場合を例にとって説明したが、これに限らず、リード部１２が長リード部と短リード部とを含み、長リード部の第１外部端子と短リード部の第２外部端子とが千鳥状に２列に配置されていても良く、外部端子が３列以上に配置されていても良い。
半導体装置の構成
次に、図６および図７により、本実施の形態による半導体装置について説明する。図６および図７は、本実施の形態による半導体装置を示す図である。
図６および図７に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッド１１、リード部１２は、上述したリードフレーム１０から作製されたものである。このほか、ダイパッド１１、リード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図５に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２の内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図６において、封止樹脂２３のうち、ダイパッド１１、リード部１２よりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図８（ａ）−（ｅ）及び図９（ａ）−（ｃ）を用いて説明する。なお、図８（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）であり、図９（ａ）−（ｃ）は、リードフレーム１０の製造方法を示す断面図（図４に対応する図）である。
まず図８（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｄ））。これにより、ダイパッド１１、リード部１２の外形が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図５に示すリードフレーム１０が得られる。（図８（ｅ））。
ところで、リードフレーム１０を作製する際、コネクティングバー１３及びタイバー１４は、上述したように、裏面側からハーフエッチングにより薄肉化される。コネクティングバー１３及びタイバー１４を裏面側から薄肉化する場合、図８（ａ）−（ｃ）を用いて説明したように、感光性レジスト３２ａ、３３ａを塗布し、乾燥させた後に金属基板３１に対して、フォトマスクを介して露光し、現像することにより、エッチング用レジスト層３２、３３に所望の開口部３２ｂ、３３ｂを形成する（図９（ａ））。この際、例えば、コネクティングバー１３およびタイバー１４に対応する部分に、開口部３３ｂまたは島状の感光性レジスト３３ａを複数点在させる。このとき、例えば、コネクティングバー１３に対応する部分における開口部３３ｂまたは島状の感光性レジスト３３ａの面積と、タイバー１４に対応する部分における開口部３３ｂまたは島状の感光性レジスト３３ａの面積とを適宜調整することにより、コネクティングバー１３の厚みｔ１をタイバー１４の厚みｔ２よりも薄くすることができる。
次に、図８（ｄ）を用いて説明したように、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す。これにより、コネクティングバー１３及びタイバー１４の外形が形成される（図９（ｂ））。
その後、図８（ｅ）を用いて説明したように、エッチング用レジスト層３２、３３を剥離して除去する（図９（ｃ））。
なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず金属基板３１の表面側の全体に第１エッチング用レジスト層を設けるとともに、裏面側に所定のパターンをもつ第２エッチング用レジスト層を形成し、金属基板３１の裏面側のみエッチングを施す。次に、第１及び第２エッチング用レジスト層を除去するとともに、金属基板３１の裏面側に耐エッチング性のある樹脂からなる封止層を設ける。続いて、金属基板３１の表面側に所定のパターンをもつ第３エッチング用レジスト層を形成し、この状態で金属基板３１の表面側のみエッチングを施す。その後、裏面側の封止層を剥離することにより、リードフレーム１０の外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、リード部１２の変形を回避しやすいという効果が得られる。
半導体装置の製造方法
次に、図６および図７に示す半導体装置２０の製造方法について、図１０（ａ）−（ｅ）を用いて説明する。
まず、例えば図８（ａ）−（ｅ）および図９（ａ）−（ｃ）に示す方法により、リードフレーム１０を作製する（図１０（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図１０（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図１０（ｃ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図１０（ｄ））。このようにして、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２を封止する。
この間、コネクティングバー１３側から各単位リードフレーム１０ａの内側に向けて、樹脂が回り込む。本実施の形態において、環状連結部１９、タイバー１４及びコネクティングバー１３の端部１３ａは、それぞれ裏面側から薄肉化されている。このため、樹脂が通過する流路が広く確保され、溶融した樹脂は、各単位リードフレーム１０ａのコーナー部の周囲をスムーズに流れる。これにより、各単位リードフレーム１０ａのコーナー部近傍の特定の箇所に応力が集中しにくくなり、封止樹脂２３を各単位リードフレーム１０ａの内側に確実に充填することができる。また、封止樹脂２３の圧力によって、リード部１２が変形するおそれも少ない。
次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間のリードフレーム１０および封止樹脂２３を切断しても良い。
この場合、コネクティングバー１３の厚みｔ１が、タイバー１４の厚みｔ２よりも薄くなっている。このように、ダイシング時にブレードと接触するコネクティングバー１３の厚みｔ１をタイバー１４の厚みｔ２よりも薄くすることにより、コネクティングバー１３がブレードと接触する面積を小さくすることができる。これにより、ダイシング時に振動が発生することを抑制でき、リードフレーム１０が単位リードフレーム１０ａ毎に振動することを抑制することができる。このため、全体としてリードフレーム１０が振動することを抑制することができる。この結果、ダイシング時に、リード部１２とブレードとの間の摩擦を低減することができ、スミアリングの発生を抑制することができる。
また、この場合、環状連結部１９の幅Ｗ１が、タイバー１４の幅Ｗ２よりも広くなっている。このように、コネクティングバー１３とタイバー１４とを連結する環状連結部１９の幅Ｗ１をタイバー１４の幅Ｗ２よりも広くすることにより、環状連結部１９が、ダイシング時にコネクティングバー１３に発生するダイシングの振動を吸収することができる。これにより、ダイシング時に発生する振動がコネクティングバー１３からタイバー１４に伝わることを抑制することができる。このため、ダイシング時にリードフレーム１０が振動することにより発生するスミアリングを抑制することができる。
このようにして、図６および図７に示す半導体装置２０が得られる（図１０（ｅ））。
以上説明したように、本実施の形態によれば、コネクティングバー１３およびタイバー１４は、それぞれ裏面側から薄肉化され、コネクティングバー１３の厚みｔ１が、タイバー１４の厚みｔ２よりも薄くなっている。これにより、ダイシング時にコネクティングバー１３がブレードと接触する面積を小さくすることができる。これにより、ダイシング時に振動が発生することを抑制でき、リードフレーム１０が振動することを抑制することができる。このため、ダイシング時に、リード部１２とブレードとの間の摩擦を低減することができ、スミアリングの発生を抑制することができる。このため、リードフレーム１０が振動することを抑制することができる。この結果、ダイシング時に、リード部１２とブレードとの間の摩擦が増大することを抑制することができ、スミアリングの発生を抑制することができる。なお、このようにコネクティングバー１３の厚みｔ１とタイバー１４の厚みｔ２との違いにより、スミアリングの発生を抑制することができることは、後述する実施例によって説明する。
また、本実施の形態によれば、環状連結部１９の幅Ｗ１は、タイバー１４の幅Ｗ２よりも広くなっている。これにより、環状連結部１９が、ダイシング時にコネクティングバー１３に発生する振動を吸収することができる。このため、ダイシング時に発生する振動がコネクティングバー１３からタイバー１４に伝わることを抑制することができる。この結果、ダイシング時にリードフレーム１０が振動することにより発生するスミアリングを抑制することができる。
次に、上述した本実施の形態の作用について、具体的に説明する。
（実施例）
図８（ａ）−（ｅ）及び図９（ａ）−（ｃ）に示す方法により、本実施の形態によるリードフレーム１０を作製した。次に、図１０（ａ）−（ｅ）に示す方法により、本実施の形態による半導体装置２０（実施例）を作製した。その後、得られた半導体装置２０において、互いに隣接するリード部１２同士が短絡しているか否かを確認した。この場合、リードフレーム１０において、コネクティングバー１３のリード連結部４１の厚みは１０５μｍであり、中間部４３の厚みは１００μｍであった。また、リードフレーム１０および半導体装置２０において、タイバー１４の厚みは１１５μｍであり、環状連結部１９の厚みは１１５μｍであった。この結果を表１に示す。
（比較例）
タイバーの厚みが９０μｍであり、環状連結部の厚みが９０μｍであること、以外は、実施例と同様にして、得られた半導体装置において、互いに隣接するリード部同士が短絡しているか否かを調査した。この結果を表１に示す。
Figure 2019036631
この結果、コネクティングバーの厚みがタイバーの厚みよりも厚くなっている比較例においては、ダイシングによりリード部にスミアリングが発生し、互いに隣接するリード部同士が短絡していた。これに対してコネクティングバー１３の厚みｔ１がタイバー１４の厚みｔ２よりも薄くなっている実施例においては、リード部１２に、ダイシングによるスミアリングが発生することを抑制することができ、互いに隣接するリード部同士が短絡していなかった。
このように、本実施の形態によれば、リードフレーム１０を各半導体装置２０毎に分離する際に、リード部１２にスミアリングが発生することを抑制することができる。これにより、互いに隣接するリード部１２間の距離が短くなることを抑制することができ、互いに隣接するリード部１２が短絡する不具合を抑制できる。
上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１１ ダイパッド
１２ リード部
１３ コネクティングバー
１４ タイバー
１９ 環状連結部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂

Claims (8)

  1. リードフレームにおいて、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に設けられた、複数のリード部と、
    前記複数のリード部が連結されたコネクティングバーと、
    前記ダイパッドと前記コネクティングバーとを連結するタイバーとを備え、
    前記コネクティングバーおよび前記タイバーは、それぞれ裏面側から薄肉化され、
    前記コネクティングバーの厚みは、前記タイバーの厚みよりも薄い、リードフレーム。
  2. リードフレームにおいて、
    半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に設けられた、複数のリード部と、
    前記複数のリード部が連結されたコネクティングバーと、
    前記ダイパッドから延在するタイバーと、
    前記タイバーと前記コネクティングバーとを連結する連結部材とを備え、
    前記連結部材の幅は、前記タイバーの幅よりも広い、リードフレーム。
  3. 前記コネクティングバーおよび前記タイバーは、それぞれ裏面側から薄肉化され、
    前記コネクティングバーの厚みは、前記タイバーの厚みよりも薄い、請求項２に記載のリードフレーム。
  4. 前記連結部材は、裏面側から薄肉化されている、請求項２または３に記載のリードフレーム。
  5. 前記連結部材の幅は、１５０μｍ以上３５０μｍ以下であり、前記タイバーの幅は、１００μｍ以上２５０μｍ以下である、請求項２乃至４のいずれか一項に記載のリードフレーム。
  6. 前記コネクティングバーの厚みは、６０μｍ以上１２０μｍ以下であり、前記タイバーの厚みは、７０μｍ以上１３０μｍ以下である、請求項１乃至５のいずれか一項に記載のリードフレーム。
  7. 半導体装置において、
    ダイパッドと、
    前記ダイパッドの周囲に設けられた、複数のリード部と、
    前記ダイパッドから延在するタイバーと、
    前記タイバーに連結された連結部材と、
    前記ダイパッド上に搭載された半導体素子と、
    前記半導体素子と前記リード部とを電気的に接続する接続部材と、
    前記ダイパッドと、前記リード部と、前記タイバーと、前記連結部材と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記連結部材の幅は、前記タイバーの幅よりも広い、半導体装置。
  8. 前記連結部材の幅は、１５０μｍ以上３５０μｍ以下であり、前記タイバーの幅は、１００μｍ以上２５０μｍ以下である、請求項７に記載の半導体装置。
JP2017156915A 2017-07-31 2017-08-15 リードフレームおよび半導体装置 Active JP7061278B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017156915A JP7061278B2 (ja) 2017-08-15 2017-08-15 リードフレームおよび半導体装置
PCT/JP2018/028701 WO2019026917A1 (ja) 2017-07-31 2018-07-31 リードフレーム、半導体装置および半導体装置の製造方法
JP2022025054A JP7365588B2 (ja) 2017-08-15 2022-02-21 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017156915A JP7061278B2 (ja) 2017-08-15 2017-08-15 リードフレームおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022025054A Division JP7365588B2 (ja) 2017-08-15 2022-02-21 リードフレームおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2019036631A true JP2019036631A (ja) 2019-03-07
JP7061278B2 JP7061278B2 (ja) 2022-04-28

Family

ID=65637901

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017156915A Active JP7061278B2 (ja) 2017-07-31 2017-08-15 リードフレームおよび半導体装置
JP2022025054A Active JP7365588B2 (ja) 2017-08-15 2022-02-21 リードフレームおよび半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022025054A Active JP7365588B2 (ja) 2017-08-15 2022-02-21 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (2) JP7061278B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2014160855A (ja) * 2014-04-22 2014-09-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2016082222A (ja) * 2014-10-09 2016-05-16 大日本印刷株式会社 リードフレームおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2014160855A (ja) * 2014-04-22 2014-09-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2016082222A (ja) * 2014-10-09 2016-05-16 大日本印刷株式会社 リードフレームおよびその製造方法

Also Published As

Publication number Publication date
JP2022060396A (ja) 2022-04-14
JP7365588B2 (ja) 2023-10-20
JP7061278B2 (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP7044142B2 (ja) リードフレームおよびその製造方法
JP2014212207A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6917010B2 (ja) 半導体装置およびその製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP2018022772A (ja) リードフレーム
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP6607441B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7365588B2 (ja) リードフレームおよび半導体装置
JP2018093093A (ja) リードフレームおよび半導体装置
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6788825B2 (ja) リードフレームおよび半導体装置
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2019029569A (ja) リードフレームおよび半導体装置の製造方法
JP2018137315A (ja) リードフレームおよび半導体装置
JP2018064062A (ja) リードフレームおよび半導体装置
JP6842649B2 (ja) リードフレームおよび半導体装置
JP6460500B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2023174472A (ja) リードフレーム及びその製造方法
JP2020088210A (ja) リードフレームおよび半導体装置
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220221

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220228

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220331

R150 Certificate of patent or registration of utility model

Ref document number: 7061278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150