CN103515261A - 用于制造半导体器件的方法和半导体器件 - Google Patents

用于制造半导体器件的方法和半导体器件 Download PDF

Info

Publication number
CN103515261A
CN103515261A CN201310263546.1A CN201310263546A CN103515261A CN 103515261 A CN103515261 A CN 103515261A CN 201310263546 A CN201310263546 A CN 201310263546A CN 103515261 A CN103515261 A CN 103515261A
Authority
CN
China
Prior art keywords
pipe core
welding disc
core welding
plane
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310263546.1A
Other languages
English (en)
Other versions
CN103515261B (zh
Inventor
清水晓人
西川健次
诸井定幸
井村智夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103515261A publication Critical patent/CN103515261A/zh
Application granted granted Critical
Publication of CN103515261B publication Critical patent/CN103515261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及用于制造半导体器件的方法和半导体器件。根据本发明的方法，具有在管芯焊盘的上表面上安装半导体芯片的接合工艺，管芯焊盘的上表面的面积比半导体芯片的背面的面积更大。在接合工艺之后，该方法还具有密封半导体芯片的密封体形成工艺，使得可以暴露管芯焊盘的与上表面相对的下表面。这里，管芯焊盘的上表面围绕着在其上方安装了半导体芯片的区域布置，并且具有其中形成有沟槽或多个穴的凹部布置区。而且，使上表面的表面粗糙程度比下表面的表面粗糙程度更粗糙。

Description

用于制造半导体器件的方法和半导体器件
相关申请的交叉引用
2012年6月27日提交的日本专利申请No.2012-144092的公开，包括说明书、附图和摘要，通过引用其整体而并入本文。
技术领域
本发明涉及一种半导体器件及其制造技术，例如，涉及当被应用于其半导体芯片安装在管芯焊盘上的半导体器件时有效的技术。
背景技术
日本未审专利公布No.2001-85591和日本未审专利公布No.2001-77275描述了在其上方安装了半导体芯片的管芯焊盘部分（芯片焊盘）的上表面和下表面上方形成长而细的沟槽。
发明内容
作为半导体器件的封装模式，存在所谓的接头（tab）暴露型半导体器件，其中在其上方安装了半导体芯片的管芯焊盘（接头）从密封体暴露。由于接头暴露型半导体器件可以增大到半导体器件外部的热辐射路径的面积，所以能够提高散热性。而且，通过电耦合管芯焊盘和半导体芯片，管芯焊盘可以被用作端子。
在这样的半导体器件中，管芯焊盘的平面面积变得比半导体芯片的平面面积大。然而，由于管芯焊盘的平面面积变大，所以很容易产生用于密封半导体芯片的密封体和管芯焊盘的剥离，并且会造成半导体器件的可靠性劣化的问题。
通过描述和本说明书的附图，其它问题和新特征将变得更清晰。
如下将简要说明本申请中公开的有代表性的要点。
也就是，一种制造半导体器件的方法，其是一个实施例，具有将半导体芯片安装在管芯焊盘的第一平面上方的接合工艺，管芯焊盘的第一平面的面积比半导体芯片的背面的面积更大。而且，其具有密封半导体芯片的密封体形成工艺，使得在接合工艺之后可以暴露与管芯焊盘的第一平面相对的第二平面。这里，管芯焊盘的第一平面具有凹部布置区，其围绕着在其上方安装了半导体芯片的区域布置，并且其中形成有沟槽或多个穴。而且，使第一平面的表面粗糙程度比第二平面的表面粗糙程度更粗糙。
如下将简要说明通过本申请书中公开的有代表性的实施例所获得的效果。
也就是，根据本申请书中公开的有代表性的实施例，可以提高半导体器件的可靠性。
附图说明
图1是作为一个实施例的半导体器件的顶视图；
图2是图1中所示的半导体器件的底视图；
图3是示出在移除了图1中所示的密封体的状态下，半导体器件的内部结构的透视平面图；
图4是沿着图1的A-A线的截面图；
图5是沿着图1的B-B线的截面图；
图6是示意性示出图4中所示的管芯焊盘的表面状态的图；
图7是示意性示出与图6不同的半导体器件的管芯焊盘的表面状态的图；
图8是图3中的部分C的放大平面图；
图9是沿着图8中的A-A线的放大截面图；
图10是示出图3中所示的半导体器件的下表面侧的透视平面图；
图11是示出在图1至图10中所示的半导体器件的装配流程的说明图；
图12是示出在图11的引线框制备工艺中制备的引线框的整体结构的平面图；
图13是图12中所示的多个产品形成区的一部分的放大平面图；
图14是图13中所示的引线框的放大截面图；
图15是示出通过接合材料将半导体芯片安装在图13中所示的管芯焊盘上方的状态的放大平面图；
图16是示出通过接合材料将半导体芯片安装在图14中所示的管芯焊盘上方的状态的放大截面图；
图17是示出通过布线将图15中所示的半导体芯片、多个引线和管芯焊盘电耦合的状态的放大平面图；
图18是示出通过布线将图16中所示的半导体芯片和多个引线电耦合的状态的放大截面图；
图19是示出密封体形成在图17所示的引线框的产品形成区中的状态的放大平面图；
图20是示出密封体形成在图18所示的引线框的产品形成区中的状态的放大截面图；
图21是示意性示出在放大了图20中的一部分的横截面中用于密封的树脂的流动的说明图；
图22是示出金属膜（外镀膜、焊料膜）形成在多个引线的暴露表面和从图20中所示的密封体暴露的管芯焊盘上方的状态的放大截面图；
图23是示出在图11中所示的外镀工艺中在其上形成有金属膜的多个引线从引线框的框部切断的状态的放大平面图；
图24是示出图23中所示的引线框的悬置引线被切断并与框部（坝部）分离的状态的放大平面图；
图25是示出作为图4的修改的半导体器件的截面图；
图26是图25中所示的半导体器件的一部分的放大截面图；
图27是作为图8的修改的半导体器件的放大平面图；
图28是示出作为图9的其它修改的半导体器件的放大截面图；和
图29是示出作为图9的其它修改的半导体器件的放大截面图。
具体实施方式
（本申请的描述风格、基本术语、用法的说明）
虽然由于本申请书的需要，为了方便，实施例的描述被分成多个章节等来说明，但是它们不是相互独立和专用的，除了明确表明不是这样之外，具体地：每个都是单个示例的每个部分；或者每个都是其它示例的局部细节；每个都是其它示例的部分或整体的修改，等等。而且，原则上省略相同部分的重复描述。而且，实施例中的每个部件都不是不可或缺的，除了明确表明它不可省略的情况之外，具体地，它（或它们）限于理论上的数目的情况，以及从上下文明确不是这样的情况。
同样地，在实施例等的描述中，即使当关于一种材料、组分等说“由A组成X”等时，也没有意图排除X包括除了A之外的成分，除非明确表明X不包括除A之外的任何成分的情况和从上下文中明确不是这样的情况。例如，谈到一种组分，意思是“X包含A作为主要组分”等。例如，当谈到“硅构件”等时，并不限于纯硅，不言而喻，除此之外，它还包括SiGe（硅锗）合金，其主要组分是硅的多组分合金，并且是包含其它配料的构件等。而且，当谈到镀金，Cu层，镀镍等时，它们不必限于纯净的材料，而是它们应当分别包括含有金、Cu、镍等作为其主要组成的构件，除非特别清楚地表明并非如此的情况。
此外，当提到具体的数值或量时，该数值可能是超过了具体数值的数值，或者可能是比具体数值小的数值，除非明确表明数值或量限于该值，具体地，理论上限于该数的情况和从上下文明确不是这样的情况。
而且，在实施例中的每个图中，相同或类似的部分用相同的或类似的符号或标号表示，并且原则上不重复它的描述。
此外，在附图中，当具有阴影的图反而会变复杂时或者当区域能够清晰地区分于空白时，存在省略阴影等的情况，即便该图是横截面。关联于这种情况，当通过描述清楚时等，即使平面图中的封闭穴的情况下，也存在省略背景中的轮廓线的情况。此外，在不是横截面的情况下，为了清楚地表明它不是空白或以清楚地指示区域的边界，在图中也可以给出阴影或点图案。
虽然在以下实施例中说明的技术是适用于使用引线框制造的各种封装类型的半导体器件，但在本实施例中，作为一个示例，将说明实施本发明的模式，其中，该模式用于QFP（四方扁平封装）型半导体器件，以便用作外部端子的多个引线从密封体的侧面露出。图1是本实施例的半导体器件的顶视图，并且图2是图1中所示的半导体器件的底视图。此外，图3是示出在移除了图1中所示的密封体的情况下半导体装置的内部结构的透视平面图。此外，图4是沿图1的A-A线的截面图，并且图5是沿图1的B-B线的截面图。
<半导体器件>
首先，利用图1至图5，将描述本实施例的半导体器件1的构造的概要。本实施例的半导体器件1具有管芯焊盘（芯片安装部，接头）10（参阅图3至图5）和通过管芯接合材料（粘接剂）8（参阅图3至图5）安装在管芯焊盘10上方的半导体芯片3（参照图3至图5）。此外，半导体器件1具有靠近半导体芯片3（管芯焊盘10）（的外围）布置的多个引线（端子，外部端子）4，和多条布线（导电构件）5（参照图3和图4），其分别电耦合半导体芯片3的多个焊盘（电极，接合焊盘）PD（参阅图3和图4）和多个引线4。而且，半导体器件1具有密封体（树脂体）7，用于密封半导体芯片3和多条布线5。而且，多个悬置引线9被耦合到管芯焊盘10。
<外观结构>
首先，将说明半导体器件1的外观结构。图1中所示的密封体（树脂体）7的平面形状具有矩形形状，并且在本实施例中，例如，它是正方形。详细地，每个拐角部分都进行了倒角处理，由此，这抑制了密封体7的碎片（chipping）。密封体7具有：上表面7a，与该上表面7a相对的下表面（背面、安装表面）7b（参考图2），和位于上表面7a和下表面7b之间的侧面7c。侧面7c被制成倾斜平面，如图4所示。密封体7的拐角部分包括拐角的周围区域，拐角是密封体7的四个边（四个主边）中的交叉的任意边（两个主边）的交叉点。顺便提及，严格来说，由于密封体7的拐角部分的一部分受到了倒角处理，如图1所示，所以主边的交叉点被布置在密封体7的拐角部分的外部。然而，由于倒角部分与主边的长度相比足够小，所以在本申请书中，给出了说明：假设倒角部分的中心是密封体7的拐角。也就是，在本申请书中，在密封体7的四个边（四个主边）中的两个任意边（两个主要表）交叉的区域中，倒角部分对应于该区域经受倒角处理时的拐角部分，并且两个任意表（两个主边）的交叉点对应于该区域没有经受倒角处理时的拐角部分。在下文中，在本申请书中，当提及密封体7的拐角部分时，用于表示与上述相同的意义和内容，特别的，除了声称用作不同的意义和清楚描述了内容的情况。
而且，如图1和图2所示，在该半导体器件1中，多个引线4分别沿着密封体7的每个边（每个主边）布置。多个引线4每一个由金属材料构成。在本实施例中，其是由铜（Cu）或者通过在由铜（Cu）构成的基本材料的表面上方形成例如由镍（Ni）构成的金属膜（省略了它的图示）而制成的层状金属膜。而且，在图1和图2所示的示例中，形成多个引线4的每一个，使得它们的一部分（外引线部分4b）从密封体7的侧面7c向外伸出，并且在密封体7外面形成鸥翼形状。换句话说，多个引线4的外部引线部分4b每个都分别具有多个弯曲，并且外部引线部分4b的端部布置在比密封体7的下表面7b更低的位置。而且，金属膜SD形成在引线4的从密封体7出来的暴露部分（外部引线部分4b）上方，并覆盖上述基本材料的下表面。金属膜SD，例如，是通过镀法形成的焊料膜（外镀层膜）构成的，并且当引线4与在未图示的安装衬底侧上的端子接合时，用作接合材料。
本实施例的金属膜SD是由基本上不包含铅（Pb）的所谓的无铅焊料构成的。例如，它仅由锡（Sn）、锡-铋（Sn-Bi）、锡-铜-银（Sn-Cu-Ag）等组成。在这里，无铅焊料指的是它的铅（Pb）含量小于或等于0.1wt％，而这个量被定义为RoHS（有害物质限制）指导标准。
而且，如图2所示，管芯焊盘（芯片安装部分，接头）10的下表面10b从密封体7的下表面7b上方的密封体7暴露。也就是，半导体器件1是管芯焊盘暴露型（接头暴露型）半导体器件。
管芯焊盘10由其热导率高于密封体7的金属材料构成，并且，在本实施方式中，例如，是由铜（Cu）构成的，或者由通过在由铜（Cu）构成的基本材料的表面上方形成由镍（Ni）构成的金属膜（省略其图示）而获得的层状金属膜构成的。由此，与使得没有通过暴露例如其热导率比密封体7高的铜（Cu）等（管芯焊盘10）的金属构件来暴露管芯焊盘10的半导体器件相比，管芯焊盘暴露型半导体器件可以提高其封装的散热性。此外，当在未图示的安装衬底上方安装半导体器件1时，如果管芯焊盘10的下表面10b与安装衬底的端子耦合，例如，通过焊料材料（接合材料），则半导体器件中产生的热量可以进一步有效地释放到安装衬底一侧。
而且，如图3和图4所示，在本实施例中，半导体芯片3和管芯焊盘10电耦合，并且管芯焊盘10用作外部端子。由此，通过暴露管芯焊盘10的下表面10b并使其与未图示的安装衬底电耦合，可以有效利用半导体器件1的端子布置空间。而且，例如管芯焊盘10被供应有参考电位（例如，地电位）。从提高半导体器件1的电特性的角度考虑，希望用于供应参考电位的端子应当在传输路径上具有放大的面积。也就是，如图3或图4所示，通过使用管芯焊盘10作为供应有参考电位的外部端子，可以放大传输路径的面积，由此可以提高半导体器件1的电特性。
而且，在图2所示的示例中，在安装时用作接合材料的金属膜SD形成在管芯焊盘10的下表面10b上方，并且覆盖基本材料的下表面。金属膜SD，如上所述，例如是通过镀法形成的焊料膜。由此，通过用这种方式在管芯焊盘10的暴露表面上方形成金属膜SD，能够使管芯焊盘10容易与未图示的安装衬底的端子耦合。
<内部结构>
接下来，将说明半导体器件1的内部结构。如图3所示，管芯焊盘10的上表面（芯片安装表面）10a具有平面形四角形（四边形）。在本实施例中，例如，其是正方形。而且，在本实施例中，管芯焊盘10的外部尺寸（平面尺寸）比半导体芯片3的外部尺寸（图4中所示的背面3b的平面尺寸）更大。通过用这种方式在具有比半导体芯片3的外部尺寸更大的面积的管芯焊盘10上方安装半导体芯片3，以及如图2所示从密封体7暴露管芯焊盘10的下表面，能够提高散热性。后面将描述管芯焊盘10的其它详细结构。
而且，如图3所示，多个引线4围绕着管芯焊盘10布置（在半导体芯片3的外围）。如图4所示，多个引线4的每个都具有被密封体7密封的内引线部分4a和从密封体7暴露的外引线部分4b。而且，金属膜SD形成在外引线部分4b的表面（上表面、下表面和侧面）上方。而且，内引线部分4a包括与布线5接合的布线接合区。
而且，如图3所示，多个悬置引线9耦合（链接）到管芯焊盘10。多个悬置引线9的每个的一个端部分别耦合到在平面图中形成四边形的管芯焊盘10的拐角部（拐角）。而且，多个悬置引线的每个的另一个端部分别朝向密封体7的拐角部延伸，并在拐角部从密封体7暴露。
顺便提及，如图4所示，管芯焊盘10被布置在与内引线部分4a不同的高度上（偏移布置）。详细地，管芯焊盘10布置在比内引线部分4a更低的位置上（下设定布置）。在像本实施例中一样引线4形成为鸥翼形状的封装中，希望引线4从密封体7的侧面中在上表面7a和下表面7b中间的位置导出。这是因为内引线部分4a被密封体7稳固地固定。另一方面，为了从密封体7暴露管芯焊盘10，需要将其布置在与内引线部分4a不同的高度上。为此，在本实施例中，管芯焊盘10偏移布置（下设定布置）。
作为通过这种方式进行外偏移布置的方法，在支撑管芯焊盘10的多个悬置引线9的每个中形成倾斜部分9a（参见图5）。由此，管芯焊盘10可以被偏移布置（下设定布置）。
而且，如图3所示，半导体芯片3安装在管芯焊盘10上方。半导体芯片3安装在位于管芯焊盘10的中心的芯片安装区10d上方（参见图4、5）。如图4所示，半导体芯片3通过管芯接合材料（粘合剂）8安装在管芯焊盘10上方，背面3b面向管芯焊盘10的上表面10a。也就是，通过一种方法安装半导体芯片3，通过该方法使得在其上方形成有多个焊盘PD的表面（主平面）3a的相对表面（背面3b）面对芯片安装表面（上表面10a），即，通过所谓的面向上组装。该管芯接合材料8是用于管芯接合半导体芯片3的粘合剂，为此，例如，使用环氧系粘合剂或是在其中包含由银（Ag）等构成的金属颗粒的环氧系热固树脂的导电粘合剂。
如图3所示，安装在管芯焊盘10上方的半导体芯片3的平面形状是由四边形构成的。在本实施例中，例如，其为正方形。而且，如图4所示，半导体芯片3具有表面（主平面，上表面）3a、与表面3a相对的背面（主平面，下表面）3b、和位于这些表面3a和背面3b之间的侧面。然后，如图3和图4所示，多个焊盘（接合焊盘）PD形成在半导体芯片3的表面3a上方，并且在本实施例中，多个焊盘PD沿着表面3a的每个边形成。而且，虽然省略了图示，但在半导体芯片3的主平面上方（详细地，在半导体芯片3的基本材料的基本材料（半导体衬底）上表面上方设置的半导体器件形成区中），形成多个半导体器件（电路元件），并且通过形成在布置在半导体芯片3内部的布线层（详细地，在表面3a和未图示的半导体器件形成区之间）上方的布线（省略了它的图示），多个焊盘PD与这些半导体器件电耦合。
半导体芯片3（详细地，半导体芯片3的半导体衬底），例如，由硅（Si）构成。而且，在表面3a上方，形成覆盖半导体芯片3的基本材料和布线的绝缘层，并且在形成在该绝缘层中的开口中，从绝缘层暴露多个焊盘PD的每个的表面。而且，该焊盘PD由金属构成，并且在本实施例中，例如，它是由铝（Al）构成的。顺便提及，对于焊盘PD，可以使用其主要组分是铝（Al）的合金层。
而且，如图3所示，例如由与管芯焊盘10相同的铜（Cu）构成多个引线4围绕着半导体芯片3布置（详细地，在管芯焊盘10的外围）。然后，形成在半导体芯片3的表面3a上方的多个焊盘（接合焊盘）PD，分别通过多个布线（导电构件）5与多个引线4电耦合。例如，布线5由金（Au）构成，布线5的一部分（例如，一个端部）接合到焊盘PD，其另一部分（例如，另一个端部）接合到引线4的接合区。顺便提及，虽然省略了图示，但是希望在引线4的接合区的表面上方形成例如由银（Ag）或金（Au）构成的镀膜。通过在引线4（内引线部分4a）的接合区（布线接合区）的表面上方形成由银（Ag）或金（Au）构成的镀膜，可以提高与由金（Au）构成的布线5的接合强度。
而且，在本实施例中，多个焊盘PD的一部分通过布线（导电构件）5b与管芯焊盘10的布线接合区电耦合。换句话说，与半导体芯片3的多个焊盘PD电耦合的多个布线5包括电耦合多个焊盘PD和多个引线4的布线5a，以及电耦合焊盘PD和管芯焊盘10的布线5b。由此，通过经由布线5b电耦合半导体芯片3的焊盘PD和管芯焊盘10，管芯焊盘10可以用作外部端子。例如，如上所述，参考电位（例如，地电位）被供应给管芯焊盘10，并且通过管芯焊盘10和布线5b将参考电位供应给半导体芯片3。
<管芯焊盘的详细结构>
接下来，将描述图2至图4中所示的管芯焊盘10的详细结构和采用这种结构所获得的效果。图6是示意性示出图4中所示的管芯焊盘的表面状态的说明图，并且图7是示意性示出与图6不同的半导体器件的管芯焊盘的表面状态的图。而且，图8是图3的部分C的放大平面图，图9是沿着图8中的A-A线的放大截面图。而且，图10是示出图3中所示的半导体器件的下表面侧的透视平面图。顺便提及，在图9中，为了清楚表示布线5的一部分（布线5a）耦合到引线4和布线5的另一部分（布线5b）耦合到管芯焊盘10，分别用虚线示出了布线5a和布线5b。
在本实施例的半导体器件1中，管芯焊盘10的平面面积大于半导体芯片3的背面3b的平面面积，如利用图1至图5所说明的。然后，如图4所示，从密封体7暴露出其平面面积比半导体芯片3的平面面积更大的管芯焊盘10的下表面10b。然而，由于管芯焊盘10的平面面积变大，所以容易产生用来密封半导体芯片3的密封体7与管芯焊盘10的剥离，并且半导体器件1的可靠性的劣化成为问题。例如，由于半导体芯片3和管芯焊盘10之间的线性膨胀系数不同，所以通过施加温度循环，在半导体芯片3和管芯焊盘10的粘合界面上很容易产生剥离。详细地，在粘合并固定半导体芯片3和管芯焊盘10的管芯粘合材料8的粘合界面上，会产生由温度循环负载造成的应力，并且由该应力会产生剥离。因为随着管芯焊盘10的平面面积变大，这种温度循环负载造成的应力与管芯焊盘10的平面面积成比例变大，所以越容易产生剥离。
然后，在管芯焊盘10和管芯接合材料8的粘合界面中产生剥离之后，如果进一步施加温度循环负载，则剥离将从剥离产生位置开始（沿着管芯焊盘10的上表面10a）朝向管芯焊盘10的外围部分（侧面10c）发展。而且，虽然密封体7和管芯焊盘10的上表面10a在管芯焊盘10的芯片安装区10d和侧面10c之间紧密粘合，但是管芯焊盘10和密封体7的粘合强度与管芯焊盘10和管芯接合材料8的粘合强度相当或更小。为此，上文提到的剥离会发展到管芯焊盘10和密封体7的粘合界面。
由于管芯焊盘10和密封体7的粘合力降低将造成管芯焊盘10从密封体7剥离等，所以从抑制半导体器件1的可靠性劣化的角度考虑，希望防止或抑制剥离的发展。具体地，像本实施例那样，在布线5b接合到管芯焊盘10的上表面10a的一部分的情况下，布线5b和管芯焊盘10的接合部分的剥离的发展将造成布线5b断开。因此，从提高半导体器件1的电可靠性的角度考虑，希望防止或抑制剥离的发展。
因此，本申请的发明人检验了防止或抑制剥离发展的技术。首先，检验了通过使管芯焊盘10的上表面10a的表面粗糙程度比下表面10b的表面粗糙程度更粗糙，由此加宽了管芯焊盘10和密封体7的粘合面积，以抑制剥离发展的构造。顺便提及，在本实验中，为了验证使上表面10a的表面粗糙程度更粗糙的效果，如图7所示，在使管芯焊盘10的上表面10a的表面粗糙程度更粗糙的情况下，检验没有设置图6中所示的穴（凹部）11的结构的半导体器件。而且，作为使上表面10a的表面粗糙程度更粗糙的方法，在形成镀膜，例如，镍膜时，使用沉积其表面有意变粗糙的镀金属表面的方法，即，所谓的粗糙镀法。利用该粗糙镀法，通过在电镀时降低电流密度、镀液（金属离子）的供应速率等，可以有意沉积其表面粗糙的镀金属表面。而且，将给出利用粗糙化表面的表面面积与平坦表面的单位面积的比（Sr）作为指示表面粗糙程度的度的指标的说明。顺便提及，作为指示表面粗糙程度的度的指标，存在每单位长度不平度量的平均值（Ra）等。本申请书的发明人基于实验发现，当Sr=1.2时，Ra变为大约30nm，并且当Sr=1.6，Ra变为大约80nm。
在没有设置图6中所示的多个穴（凹部）11的结构的半导体器件H1中，本申请的发明人在表面粗糙程度被设置为Sr=1.2、1.4和1.6的每一个的情况下，检查管芯焊盘10的上表面10a的表面粗糙程度。作为评估的结果，已经发现：在任一种情况下，剥离都发展到了管芯焊盘10的布线接合区（图7中所示的接合区12）。也就是，如图7所示，发现：仅通过使管芯焊盘10的上表面10a的表面粗糙程度比下表面10b的表面粗糙程度更粗糙不能全面抑制剥离的发展。
因此，如图8所示，本申请书的发明人设置有凹部布置区13（在图8中，为了识别而给出阴影的区域），其中除了如图7所示使管芯焊盘10的上表面10a的表面粗糙程度比下表面10b更粗糙之外，在布线5b与管芯焊盘10接合的接合区（布线接合区）12和在其上方安装了半导体芯片3的芯片安装区10d之间形成有多个穴11。也就是，本实施例的管芯焊盘10的上表面10a位于芯片安装区10d和多个引线4之间，并且具有与布线5b接合的接合区12。而且，上表面10a被布置在接合区12和芯片安装区10d之间，并且具有其中形成有多个穴11的凹部布置区13。此外，如图6所示，包括芯片安装区10d、接合区12和凹部布置区13的上表面10a的表面粗糙程度比下表面10b的表面粗糙程度更粗糙。
作为利用上述构造防止或抑制剥离的效果的评估结果，发现：在凹部布置区13中抑制了剥离的发展，并且剥离变得很难到达接合区12。也就是，发现可以抑制剥离的发展。还发现：尤其是，在上表面10a的表面粗糙程度被设置为等于或大于Sr=1.4的情况下，在凹部布置区13中剥离的发展几乎确定无疑地停止。
顺便提及，对于检查，在图8和图9所示的构造中，对在管芯焊盘10的上表面10a上没有进行如图6所示的粗糙镀覆的半导体器件（省略了它的图示）进行了评估。结果，发现：在没有进行粗糙镀覆，由此上表面10a的表面粗糙程度与下表面10b的表面粗糙程度相当的情况下，即使设置有其中形成多个穴11的凹部布置区13，也不能全面抑制剥离的发展。也就是，发现：通过设置凹部布置区13并且使包含凹部布置区13的上表面10a的表面粗糙程度比下表面10b更粗糙，可以抑制剥离的发展。
而且，如图8所示，在凹部布置区13中形成多个穴11的情况下，从停止剥离发展停止的角度考虑，希望使相邻穴11的间隙W1是穴11的开口尺寸W2的两倍或更小。而且，如果使得相邻穴11的间隙W1等于或小于穴11的开口尺寸W2，则在这一点特别希望可以更肯定地停止剥离的发展。
而且，在本实施例中，通过在接合区12和芯片安装区10d之间设置凹部布置区13，用来抑制剥离的发展，能够抑制从芯片安装区10d侧开始的剥离的发展被发展到接合区12。也就是，由于在接合布线5b和管芯焊盘10的接合区12中很难产生剥离，所以能够抑制例如由于布线5b的断裂等导致的电耦合可靠性的劣化。
顺便提及，作为管芯焊盘10和密封体7剥离的原因，说明了在半导体芯片3和管芯焊盘10的接合部分发生的剥离和管芯焊盘10的外围部分发展的剥离的模式。然而，像本实施例一样，在其中管芯焊盘10的下表面10b从密封体10暴露的类型的半导体器件的情况下，存在管芯焊盘10和密封体7从彼此剥离的原因的其它模式。也就是，存在下述情况：在管芯焊盘10的暴露部分（下表面10b）中湿气从密封体7和管芯焊盘10的相干界面侵入，并且湿气会使管芯焊盘10和密封体7剥离。
引起这种剥离的湿气主要从封装的外部侵入。在管芯焊盘10的暴露部分的端部，如果密封体7和管芯焊盘10彼此粘合，则可以防止湿气的侵入。然而，如果在管芯焊盘10和密封体7之间存在空隙，则侵入空隙中的湿气将会沿着管芯焊盘10侵入到内部，这将减小管芯焊盘10和密封体7的粘附力。当形成密封体7使得可以暴露管芯焊盘10的下表面10b时，管芯焊盘10的下表面10b的外围部分可能处于被过多的树脂覆盖的状态。这更多的树脂被称为树脂毛刺或树脂飞边（resinflash）。如果树脂毛刺形成在管芯焊盘10的下表面10b的外围部分中，那么管芯焊盘10的下表面10b的耦合面积将会受到限制。而且，在以下工艺中，由于树脂毛刺的陷落会成为产生功能抑制的原因，所以移除树脂毛刺的毛刺移除工艺会变得有必要。然而，由于该工艺例如采取一种方法，通过该方法，在碱性化学剂等中，通过电解移除树脂毛刺和管芯焊盘10的界面，所以空隙变得容易形成在密封体7和管芯焊盘10中。也就是，通过抑制树脂毛刺的产生，毛刺移除工艺会被省略或者由于毛刺移除引起的对树脂的应力会被削弱，由此能够抑制管芯焊盘10和密封体7从彼此剥离。
因此，本申请的发明人检验了抑制发生树脂毛刺的技术，并且发现了本实施例的构造。也就是，如图10所示，在半导体器件1中，在下表面10b的外围部分设置有范围至管芯焊盘10的下表面10b的阶梯部分14。换句话说，管芯焊盘10具有在侧面10c内部范围到侧面10c的下表面（表面，阶梯表面）14a，并且下表面14a位于在上表面10a和下表面10b之间的高度处。如图10所示，阶梯部分14围绕管芯焊盘10的下表面10b的外围部分连续形成在整个外围上方。而且，在半导体器件1中，沟槽部分15被设置在管芯焊盘10的下表面10b的中心部分和阶梯部分之间。沟槽部分15形成在阶梯部分14内部（在下表面10b的中心部分一侧上），并且围绕下表面10b的中心部分的外围，连续形成在整个外围上方。
尽管随后将描述细节，但设置在管芯焊盘10的下表面10b的外围部分中的阶梯部分14具有抑制管芯焊盘10的外围部分受到由于在形成密封体7的工艺中树脂的供应压力所导致的变形的作用。而且，形成在阶梯部分14内部的沟槽部分15起到坝部的作用，用于拦截在越过阶梯部分14之后朝向管芯焊盘10的中心部分侵入的树脂。
如图10所示，通过从管芯焊盘10的下表面10b的外围部分一侧并排布置阶梯部分14和沟槽部分15，能够防止在形成密封体7时树脂侵入到沟槽部分15的内部。也就是，可以抑制树脂毛刺的发生。然后，从封装外部侵入到管芯焊盘10的上表面10a的湿气的范围会被加长。结果，能够抑制湿气从管芯焊盘10的下表面10b一侧侵入，并且抑制管芯焊盘10和密封体7由湿气侵入而引起的剥离。
而且，关于阶梯部分14和沟槽部分15的深度（管芯焊盘10的厚度方向上的长度）的关系，希望阶梯部分14的深度制作得比沟槽部分15的深度更深，如图9所示。换句话说，希望从阶梯部分14的下表面14a到管芯焊盘10的下表面10b的距离应该比在管芯焊盘10的厚度方向上从沟槽部分15的最深部分到管芯焊盘10的下表面10b的距离更短。如上所述，阶梯部分14具有抑制管芯焊盘10的外围部分受到由于树脂的供应压力所导致的变形的作用。详细地，设置阶梯部分14抑制了树脂的供应压力聚集在下表面10b的外围部分的现象，并且向上推管芯焊盘10的外围部分。因此，阶梯部分14应恰好具有能够抑制压力聚集这样的深度。由于当阶梯部分14大大加深时，在平面图上管芯焊盘10的外围部分的板厚度变薄，所以存在以下担心，即，相反地，这可能变成外围部分变形的原因。另一方面，沟槽部分15用作坝部，用于拦截在越过阶梯部分14之后朝着管芯焊盘10的中心部分侵入的树脂，如上所述。为此，通过加深沟槽部分15可以扩大容纳过多树脂的容量。也就是，如图9所示，通过使沟槽部分15的深度比阶梯部分14的深度更深，能够有效地抑制树脂毛刺的产生。然后，通过抑制树脂毛刺的产生，能够抑制由毛刺移除工艺引起的湿气从管芯焊盘10的下表面10b一侧侵入，以及抑制管芯焊盘10和密封体7由于湿气侵入引起的剥离。
而且，如图8和图9所示，在本实施例中，管芯焊盘10的上表面10a布置在管芯焊盘10的接合区12和外围部分（侧面10c）之间，并且进一步具有其中形成有多个穴（凹部）11的凹部布置区16。为此，甚至在湿气从管芯焊盘10的下表面10b一侧侵入以及出现管芯焊盘10和密封体7剥离的情况下，也可以防止剥离发展到接合区12。也就是，通过在凹部布置区13、16之间布置接合区以及将布线接合至接合区12，能够更确保防止由布线5b的断裂等引起的电耦合的可靠性下降。
然而，像本实施例一样，在设置阶梯部分14和沟槽部分15的情况下，可以相当大地减小湿气从管芯焊盘10的下表面一侧侵入的可能性。因此，作为本实施例的修改，半导体器件也可以制作成具有一下构造：没有设置图8和图9中所示的凹部布置区16。而且，作为本实施例的其它修改，可以构造半导体器件使得既不形成图8和图9中所示的阶梯部分14也不形成图8和图9中所示的沟槽部分15，并设置凹部布置区16。在这种情况下，尽管添加毛刺移除工艺增加了湿气可能从管芯焊盘10的下表面10b侵入的概率，但通过设置凹部布置区16可以阻止剥离的发展。
而且，从使管芯焊盘10的暴露面积最大化的角度考虑，希望沟槽部分15应布置在外围部分一侧上。而且，像本实施例一样，在穴11或沟槽部分15形成在管芯焊盘10的上表面10a和下表面10b两侧上方的情况下，从确保管芯焊盘10的强度的角度考虑，希望在上表面10a一侧上制作凹部布置区13、16，而不在厚度方向上使沟槽部分15和阶梯部分14重叠在下表面10b一侧上。从确保管芯焊盘10的强度和使管芯焊盘10的暴露面积最大化的角度考虑，因此希望沟槽部分15应当形成在相比凹部布置区13更靠近管芯焊盘10的侧面10c的位置处，如图9所示。
<半导体器件的制造工艺>
接下来，将说明图1至图10中示出的半导体器件1的制造工艺。本实施例中的半导体器件1是根据图11中所示的装配流程制造的。图11是示出图1至图10中示出的半导体器件的装配流程。
1.引线框制备工艺
首先，作为图11中示出的引线框制备工艺，制备如图12所示的引线框20。图12是示出在图11的引线框制备工艺中制备的引线框的整体结构的平面图，并且图13是图12中所示的多个产品形成区的一部分的放大平面图。而且，图14是图13中所示的引线框的放大截面图。
在本工艺中制备的引线框20在外框20b内部具有多个产品形成区20a。在图12所示的示例中，在引线框20中，以矩阵形式，在行方向上布置了14个产品形成区20a，在列方向上布置了4个产品形成区20a，并且引线框20总共具有56个产品形成区20a。引线框20由金属构成，在本实施例中，例如，其由铜（Cu）构成，或者由通过在铜（Cu）构成的基本材料上形成由镍（Ni）构成的金属膜（省略了它的图示）而获得的层状金属膜构成。
而且，在产品形成区20a之间，分别布置了围绕产品形成区20a的外围的框部（坝部）20c。如图13所示，框部20c被形成为围绕多个引线4的外围，并且与图12所示的外框20b形成为一体。
而且，如图13所示，在每个产品形成区20a的中心部分形成平面图中为四边形形状的管芯焊盘10。多个悬置引线9分别耦合到管芯焊盘10的四个拐角部的每个，并且引线9布置为分别朝向产品形成区20a的拐角部延伸。而且，多个引线4分别形成在围绕管芯焊盘10的多个悬置引线9之间。而且，关于管芯焊盘10，多个引线4分别耦合到布置在多个引线4外部的框部20c。换句话说，引线框20具有：框部20c；管芯焊盘10，在平面图中布置在框部20c的内部；多个悬置引线9，链接框部20c和管芯焊盘10；和多个引线4，布置在管芯焊盘10和框部20c之间，并且耦合到框部20c。而且，多个引线4通过系杆（坝部）21链接。在后面要描述的密封体形成工艺中，该系杆21用作坝部，用于拦截树脂的泄漏。也就是，平面图中密封体7（参见图1）的轮廓线由围绕管芯焊盘10的系杆21指定。
而且，利用图6至图9说明的多个穴（凹部）11形成在布置在每个产品形成区20a的中心部分的管芯焊盘10的上表面10a上方。详细地，在管芯焊盘10的上表面10a上方设置将要在后面描述的布线接合工艺中接合布线的接合区（布线接合区）12。而且，在后面将要描述的半导体芯片安装工艺中，设置凹部布置区13，其中多个穴11形成在其上方安装了半导体芯片的芯片安装区10d和接合区12之间。而且，如利用图6说明的，管芯焊盘10的上表面10a的表面粗糙程度被制造的比下表面10b更粗糙。而且，在图13所示的示例中，管芯焊盘10的上表面10a进一步具有凹部布置区16，其布置在接合区12和管芯焊盘10的外围部分（侧面10c）之间，并且在其中形成有多个穴（凹部）11。而且，虽然省略了平面图的图示，但如图14所示，在管芯焊盘10的下表面10b上方形成有利用图10说明的阶梯部分14和沟槽部分15。
例如，通过图1所示的流程，制造上面提到的引线框20。首先，在图案化工艺中，制备用作基本构件的金属板（省略了它的图示），并且在金属板中形成图13中所示的产品形成区20a中的结构构件（管芯焊盘10、多个引线4和系杆21）的外形。虽然形成方法没有具体限制，但是，例如，可以通过使用冲头（punch）和管芯的压力加工，或者通过蚀刻来形成。
接下来，在凹部形成工艺中，在管芯焊盘10的上表面10a上方形成多个穴11。详细地，在接合区12和芯片安装区10d之间的凹部布置区13中形成多个穴11。而且，多个穴11还形成在接合区12和管芯焊盘10的外围部分（侧面10c）之间的凹部布置区16中。作为形成穴11的方法，例如，可以通过使用蚀刻掩膜的蚀刻法或者通过压力加工来形成。而且，如利用图10说明的，在管芯焊盘10的下表面10b侧上形成阶梯部分14和沟槽部分15的情况下，它们可以通过该工艺来形成。作为阶梯部分14和沟槽部分15的形成方法，例如，它们可以通过使用蚀刻掩膜的蚀刻法或者压力加工来形成。
接下来，在表面粗糙化工艺中，使上表面10a的表面粗糙程度粗糙。作为使上表面10a的表面粗糙程度粗糙的方法，在形成诸如镍膜的镀膜时，可以使用用来沉积其表面粗糙的镀覆金属的方法，即，所谓的粗糙镀法。通过该粗糙镀法，在电镀时，通过降低电流密度、镀液（金属离子）的供应速度等，可以沉积表面有意粗糙的镀覆金属。而且，此时，在上表面10a的表面粗糙程度被制造的比下表面10b的表面粗糙程度更粗糙的情况下，对管芯焊盘进行电镀，下表面10b侧覆盖有未图示的掩膜。这使得很难在下表面10b侧上形成其表面粗糙的金属表面，因此可以获得其平坦度比上表面10a相对高的下表面10b。
接下来，在偏移工艺中，如图14所示，执行处理（偏移处理），使管芯焊盘10的上表面10a的位置（高度）可以成为比引线4（内引线部分4a）的位置（高度）更低的位置。通过偏移工艺的方法，例如，通过利用成型模具进行压力加工，使它们变形，可以偏移（下设置）悬置引线9（参见图13）。
顺便提及，图11示出了用于实施本发明的模式，其中在表面粗糙工艺之后，执行偏移工艺。在本实施例中，如图12所示，通过对具有大量产品形成区20a的引线框20进行批处理，以提高生产率。然而，在表面粗糙化工艺中，如果管芯焊盘10的下表面10b的位置变化，将会担心在一些产品形成区20a中可能形成其在下表面10b侧上的表面粗糙的镀覆金属表面。因此，如果在表面粗糙化工艺之后执行偏移工艺，如图11所示，就可以获得其平坦度比上表面10a高的下表面10b。
然而，作为修改，表面粗糙化工艺也可以在事先执行了偏移工艺之后执行。在这种情况下，由于不用担心管芯焊盘10的上表面10a被压力加工碾碎，所以在偏移工艺中可以用强的压力来处理。
2.半导体芯片安装
接下来，作为图11所示的半导体芯片安装工艺，通过管芯接合材料8，将半导体芯片3安装在管芯焊盘10上。图15是示出通过接合材料将半导体芯片安装在图13所示的管芯焊盘上的状态的放大平面图，图16是示出通过接合材料将半导体芯片安装在图14所示的管芯焊盘上的状态的放大截面图。
在本实施例中，如图16所示，半导体芯片3通过所谓的面向上安装方法安装，由此，半导体芯片3的背面3b（与在其上方形成有多个焊盘PD的表面3a相对的表面）面向管芯焊盘10的上表面10a，如图16所示。而且，如图15所示，半导体芯片3安装在管芯焊盘10的中心部分，使得表面3a的每个边可以沿着管芯焊盘10的每个边布置。
在本实施例中，例如，通过管芯接合材料8安装半导体芯片3，管芯接合材料8是环氧系的热固树脂，并且管芯接合材料8是在固化（热固化）之前具有流动性的糊状材料。当像这样使用糊状材料作为管芯接合材料8时，首先，将管芯接合材料8施加在管芯焊盘10上，随后将半导体芯片3的背面3b粘附到管芯焊盘10的上表面10a上。然后，在粘附之后，固化（例如，经过热处理）管芯接合材料8，如图16所示，通过管芯接合材料8将半导体芯片3固定在管芯焊盘10上方。
顺便提及，虽然在本实施例中，说明了实施本发明的实施方式，其中由热固树脂构成的糊状材料用作管芯接合材料8，但是可以采用各种修改。例如，用两侧都具有粘附层的带状构件（膜构件）的粘合剂代替糊状材料，事先粘附到半导体芯片3的背面3b上，并通过该带状构件将半导体芯片3安装在管芯焊盘10上，也是可行的。
而且，在本实施例中，在包含芯片安装区10d的整个上表面10a被粗糙化的情况下，安装半导体芯片3。为此，由于增加了管芯接合材料8和管芯焊盘10的粘合界面的面积，所以可以抑制管芯接合材料8的剥离。因此，从停止剥离发展的角度考虑，是否粗糙化芯片安装区10d的表面是没有关系的。然而，从抑制管芯接合材料8和管芯焊盘10的剥离的角度考虑，希望应该使得芯片安装区10d的表面粗糙程度比下表面10b更粗糙。
3.布线接合工艺
接下来，作为图11中所示的布线接合工艺，如图17和图18所示，半导体芯片3的多个焊盘PD和多个引线4分别通过多个布线（导电部件）5a电耦合。而且，在该工艺中，半导体芯片3和管芯焊盘10通过布线5b电耦合。图17是示出图15中示出的半导体芯片通过布线与多个引线和管芯焊盘电耦合的状态的放大平面图，图18是示出图16中所示的半导体芯片通过布线与多个引线电耦合的状态的放大截面图。
在该工艺中，例如，如图18所示，使得半导体芯片3被安装在每个产品形成区20a的管芯焊盘10上方的引线框20放置在加热台（基座）30上方。然后，半导体芯片3的多个焊盘PD和多个引线4通过多个布线5a电耦合。而且，在该工艺中，多个焊盘PD每个的一部分和管芯焊盘10的接合区12通过布线5b电耦合。布线5是由金属构成的，并且在本实施例中，例如，是由金（Au）构成的。
通过所谓的钉头接合法接合布线5，其中例如通过图18所示的毛细管31供应布线5，并且利用超声波和热压接合布线5。在本实施例中，为了提高接合强度，作为将要接合的目标的焊盘PD、引线4和管芯焊盘10的布线接合区，在它们每个都加热的状态下接合。向焊盘PD、引线4和管芯焊盘10供应热量的热源，例如是内建在加热台30中的加热器32。详细地，通过使加热台30的管芯焊盘支撑表面30a和管芯焊盘10的下表面粘合，从管芯焊盘10的下表面10b侧加热管芯焊盘10和半导体芯片3具有的焊盘PD。而且，通过使加热台30的管芯引线支撑表面30b和引线4的下表面粘合，从引线4的下表面侧加热引线4的上表面（上方布置了布线接合区的表面）。如此，通过加热作为要接合的构件的焊盘PD的布线接合区、引线4和管芯焊盘10，可以提高布线5和要接合目标的接合强度。
这里，在管芯焊盘10的下表面10b与上表面10a同样粗糙的情况下，由于减少了加热台30的管芯焊盘支撑面30a和管芯焊盘10的接触面积，所以加热管芯焊盘10时的热效率下降。然而，在本实施例中，如上所述，由于粗糙镀膜很难形成在管芯焊盘10的下表面10b上方，所以下表面10b变为比上表面10a更平坦的平面。因此，由于减少了加热台30的管芯焊盘支撑表面30a和管芯焊盘10的接触面积，所以本实施例可以抑制加热效率降低。
而且，在本实施例中，设置在管芯焊盘10的上表面10a上方的接合区12的表面粗糙程度比下表面10b更粗糙。因此，由于增加了接合布线5和接合区12时的接合面积，所以可以进一步提高接合强度。
4.密封体形成工艺
接下来，作为图11中所示的密封体形成工艺，如图19和图20所示，形成密封体（树脂体）7，并且密封半导体芯片3（参考图20）、多个布线5（参考图20）、引线4的内引线部分和管芯焊盘10（参见图20）的上表面10a（参见图20）。图19是示出在图17所示的引线框的产品形成区中形成密封体的状态的放大平面图，图20是示出在图18所示的引线框的产品形成区中形成密封体的状态的放大截面图。而且，图21是示意性示出在放大了图20一部分的横截面中用于密封的树脂的流动的说明图。
在该步骤中，首先，如图20所示，制备成形模具35，其由上模具36和下模具37构成，上模具36具有模具表面（第一模具表面）36a和形成在该模具表面36a上的腔（凹入部）36b，下模具37具有面对上模具36的模具表面36a的模具表面（第二模具表面）37a和形成在改模具表面37a上的腔（凹入部）37b。然后，将经过了布线接合工艺的引线框20布置在成形模具35内部（在上模具36和下模具37之间），使得半导体芯片3和管芯焊盘10可以位于上模具36的腔36b和下模具37的腔37b中。这里，在本实施例中，为了暴露出密封体7的下表面7b侧上的管芯焊盘10的下表面10b，下表面10b与下模具37的腔37b的底部邻接。
接下来，利用上模具36和下模具37夹紧引线框20。此时，当夹紧引线框20时，夹紧了形成在引线框20中的多个引线4的一部分（至少与图19所示的系杆21重叠的部分）。然后，引线4的一部分（内引线部分4a）布置在腔36b、37b中，并且引线4的另一部分（外引线部分4b）在腔36b、37b外部被成形模具35夹紧。而且，形成腔37b，其深度（从模具表面37a的高度到腔37b的底部的高度的长度）与管芯焊盘10的偏移量（使得偏移量和腔37b的深度相等）一致。为此，当利用上模具36和下模具37夹紧引线框20时，管芯焊盘10的下表面10b与下模具37的腔37b的底部粘合。
接下来，在引线框20被用上模具36和下模具37夹紧的状态下，树脂（例如，通过加热软化的树脂）7p（参见图21）被供应到通过重叠上模具36的腔36b和下模具37的腔37b所形成的空间中，并且利用用于密封的该树脂7p密封半导体芯片3、多个布线5、多个引线4的每个的一部分（内引线部分4a）和管芯焊盘10的上表面10a。然后，通过热固化说供应的树脂7p，来形成密封体7。这种密封法称为转移模塑法。
在转移模塑法中，树脂从供应部分（门部）供应（注入）到腔36b、37b内部，并且腔36b、37b中的残留气体和过多树脂7p（参见图21）从排放部分（出气部分）排放掉。通过到腔36b、37b的供应部分的位置来归类转移模塑法，可以粗略分为顶门法和侧门法，顶门法在腔36b的上部布置供应部分，侧门法在腔36b、37b的侧面上布置供应部分。在本实施例中，采用侧门法，其在最小化成形模具方面或成形模具的便于维护方面具有优点。
在本实施例中，如图20所示，形成密封体7，使得可以暴露出管芯焊盘10的下表面10b，但是如上所述，当暴露管芯焊盘10时，过多的树脂7p（参见图21）将其方向转向管芯焊盘10的下表面10b侧，并且容易形成树脂毛刺。然后，如果产生了树脂毛刺，将引起添加树脂毛刺移除工艺的需求，将很容易在密封体7和管芯焊盘10的下表面10b之间形成空隙。为此，容易从密封体7和管芯焊盘10之间的空隙侵入湿气。也就是，通过抑制树脂毛刺的产生，可以抑制湿气从封装外部侵入。
因此，构造本实施例，使得范围到下表面10b的阶梯部分14被设置在管芯焊盘10的下表面10b的外围部分上方，如图21所示。换句话说，管芯焊盘10具有在侧面10c内部范围到侧面10c的下表面（表面、阶梯表面）14a，并且下表面14a位于上表面10c和下表面10b之间的高度上。而且，如上所述，阶梯部分14围绕着管芯焊盘10的下表面10b的外围部分，在整个外围上，连续地形成。而且，在管芯焊盘10中，在管芯焊盘10的下表面10b的中心部分和阶梯部分之间设置沟槽部分15。沟槽部分15形成在阶梯部分14内部（在下表面10b的中心部分一侧上），并且围绕着管芯焊盘10的中心部分的外围，在整个外围上，连续地形成。
如图21中的箭头7s所示，供应到腔36b、37b中的一些树脂7p撞击管芯焊盘10的侧面10c，并且会改变它的运动方向。然而，在没有设置阶梯部分14的情况下，树脂7p的供应压力会集中在侧面10c的下端部（与下表面10b的边界），并且作为向上抬起管芯焊盘的外围部分的力。这里，如果如本实施例那样设置有阶梯部分14，则由于树脂7p的供应压力会向周围分散，所以将能够抑制由于树脂7p的供应压力所造成的管芯焊盘10的形变。
然而，根据本申请的发明人的实验，发现通过设置阶梯部分14能够抑制树脂7p的供应压力局部集中，但是在越过阶梯部分14之后一些树脂7p可能进入到管芯焊盘10的下表面10b侧。因此，在本实施例中，半导体器件被构造成具有在管芯焊盘10的下表面10b的中心部分和阶梯部分14之间设置的沟槽部分15。形成在阶梯部分14的内部的沟槽部分15用作坝部，用来拦截越过阶梯部分14之后朝向管芯焊盘10的中心部分侵入的树脂。因此，即使一些树脂7p越过阶梯部分14，由于树脂7p将嵌入在沟槽部分15中，所以通过沟槽部分15将拦截树脂7p的侵入。
接下来，通过固化供应到腔36b、37b中的树脂7p，获得了图19和图20所示的密封体7。如果例如环氧系树脂等的热固树脂用作树脂7p，则其可以通过进行热处理来硬化。
5.外镀覆工艺
接下来，作为图11所示的外镀覆工艺，如图22所示，在从密封体7暴露的多个引线4的暴露表面（外引线部分4b）上方形成金属膜（外镀膜，焊料膜）SD。图22是示出在从图20所示的密封体暴露的多个引线和管芯焊盘的暴露表面上方形成金属膜（外镀膜，焊料膜）的状态的放大截面图。
在该工艺中，作为要镀的工件的引线框20被放置在含有镀液（省略了它的图示）的镀槽（省略了它的图示）中，例如，通过电镀法，形成金属膜SD。根据该电镀法，能够在从密封体7暴露的引线框20的每个区域上方全部都能形成外镀膜。因此，形成有金属膜SD，使得除了引线4的暴露部分之外，还覆盖管芯焊盘10的暴露部分。而且，还在框部20c中形成有金属膜SD。
6.引线形成工艺
接下来，作为引线形成工艺，切断多个引线4链接到引线框20的框部20c的链接部分，随后经过弯曲形成引线。图23是示出通过从引线框的框部切断来形成多个引线的状态的放大平面图，在图11所示的外镀覆工艺中，在这多个引线上方形成金属膜。顺便提及，由于图23的截面图与图4相同，所以省略了它们的说明。
在该工艺中，首先，分别链接到框部20c的多个引线4，作为一体，在链接部分被切断，并且分别使其成为相互独立的构件（引线切割工艺）。顺便提及，在密封体工艺之后和外镀覆工艺之前，在相邻引线之间切断链接多个引线4的系杆21（系杆切割工艺）。虽然该系杆切割工艺也可以在外镀覆工艺之后进行，但是在外镀覆工艺之前切割系杆21还在切割平面上方形成有金属膜SD。因此，从提高安装图1所示的半导体器件1时焊料的润湿性的角度考虑，希望在外镀覆工艺之前切割系杆21。
在系杆切割工艺和引线切割工艺中，通过利用分别放置在引线框20的一个平面侧（例如，下表面）上的管芯（支撑构件；省略了它的图示）和放置在另一平面侧（例如，上表面）上的冲头（切割刀片；省略了它的图示）的挤压，来切割引线4。这样通过压力加工切割的引线4的端部具有基本平坦的切割平面，并且在切割平面中从金属膜SD暴露了引线4的基本材料。通过该工艺，多个引线4变成彼此分离的独立构件。
接下来，通过经过弯曲（弯曲工艺），形成有这样切割的多个引线4。在本实施例中，例如，外引线部分4b形成为鸥翼形状，如图4所示。而且，如果需要，可以进行进一步切割引线4的尖（外引线部分4b）的工艺，以调整引线4的长度。
7.划片工艺
接下来，作为图11所示的划片工艺，切断链接到框部20c的多个悬置引线，使得它们在每个产品形成区20a中切成片，以获得多个半导体器件1。图24是示出图23中所示的引线框的悬置引线被切割并与框部（坝部）分开的状态的放大平面图。
虽然划片方法没有具体限制，但是像上面提到的引线切割工艺一样，可以采用通过使用未图示的切割磨具的压力加工来切割的方法。在该工艺之后，进行所需的检验和测试，如视觉检验和电测试，并且获得的产品用作半导体器件1，其是图1至图10中示出的最终产品。然后，在未图示的安装衬底上装载或组装该半导体器件1。
<修改>
虽然在前文中，基于实施例具体说明了由本申请书的发明人创造的发明，但是本发明并不限于这些实施例，不用说，在没有偏离本发明的要旨的范围内，可以对本发明进行修改。
例如，在本实施例中，通过采用QFP型半导体器件作为使得暴露并应用管芯焊盘10的下表面10b的半导体封装的示例所说明的半导体封装，并不限于QFP型。例如，半导体封装可以应用于QFN（四方扁平无引线封装）型的半导体器件40，以便在密封体7的下表面上方暴露多个引线4的每个的一部分，如图25所示。图25是示出作为图4的修改的半导体器件的截面图。而且，图26是图25中所示的半导体器件的一部分的放大截面图，并且用作图9的修改。
图25和图26中示出的QFN型半导体器件40与图4中示出的半导体器件1的不同点在于：管芯焊盘10的位置没有偏移，而是布置在与引线4相同的位置上，并且多个引线4从密封体7的下侧7b暴露。其它点与上述实施例中描述的半导体器件1相同。因此，如图26所示，应用上述实施例中说明的管芯焊盘10的相应构造能够获得利用半导体器件1说明的相应的效果。
而且，在该实施例中，作为实施本发明的方式，其中多个穴分别形成在管芯焊盘10的上表面10a的凹部布置区13、16的每个中。然而，作为修改，像图27中示出的半导体器件41一样，沟槽（凹部）17可以分别形成在凹部布置区13、16中。从确保停止密封体7（参考图9）和管芯焊盘10的剥离的发展的角度考虑，更希望形成沟槽17。
然而，当如图27所示在凹部布置区13、16中都形成沟槽17时，需要加宽与布线5b接合的接合区12的宽度（凹部布置区13、16的布置间隔）P1，使得布线5b可以不在沟槽7中接合。另一方面，在如图8所示分别在凹部布置区13、16中形成多个穴11的情况下，布线5b可以在被相邻穴11围绕的区域中接合。为此，接合布线5b的接合区12的宽度（凹部布置区13、16的布置间隔）P2可以是窄的。
也就是，从使管芯焊盘10的平面面积变小以获得半导体器件的最小化的角度考虑，希望如图8所示多个穴11分别形成在凹部布置区13、16中的方式。或者，虽然省略了图示，但希望在凹部布置区13、16的任意一个中形成多个穴11。顺便提及，不必说，上述修改能够应用于用图25和图26说明的QFN型半导体器件40。
而且，在本实施例描述的半导体器件1中，如图9所示，说明了在管芯焊盘10的上表面10a上方设置凹部布置区13、16和在下表面10b上方设置阶梯部分14和沟槽部分15的构造，但是可以采用上述构造的一些作为修改。图28和图29是示出图9的其它修改的放大截面图。
例如，图28中示出的半导体器件42与图9中示出的半导体器件1的不同点在于没有形成图9所示的阶梯部分14和沟槽部分15。在半导体器件1中，由于没有设置阶梯部分14和沟槽部分15，所以容易形成树脂毛刺7z，使得覆盖管芯焊盘10的下表面10b的外围部分。为此，产生了添加树脂毛刺移除工艺的需求，因此，可以想象从密封体7和管芯焊盘10之间的间隙侵入湿气的情形。然而，在半导体器件42中，由于设置有凹部布置区16，所以在凹部布置区16中可以延缓管芯焊盘10和密封体7的剥离的发展。然而，由于可以想象：如果湿气侵入到管芯焊盘10和密封体7的界面中，其将造成生锈等，所以从防止树脂毛刺7z的角度考虑，希望形成如图9所示的阶梯部分14和沟槽部分15。
而且，例如，图29中示出的半导体器件43与图9中示出的半导体器件1的不同点在于没有设置图9所示的凹部布置区16。由此，通过不设置图9所示的凹部布置区16，可以使管芯焊盘10的平面面积变小。为此，半导体器件43相比图9所示的半导体器件1可以更加小型化。另一方面，如果没有设置图9所示的凹部布置区16，例如，当密封体7和管芯焊盘10在管芯焊盘10的侧面10c上方剥离时，将担心剥离向布线5b的接合部发展。然而，如上所述，许多情况下源于湿气的侵入，会产生管芯焊盘10从侧表面10c一侧剥离，并且通过抑制树脂毛刺7z（参见图28）的产生，可以省略毛刺移除工艺，或者通过移除毛刺可以缓解对树脂的应力，并且可以大大抑制剥离的产生。
此外，虽然省略了图示，但是在凹部布置区13、16（参见图9）没有布置在管芯焊盘10（参见图9）的上表面上方，而阶梯部分14（参见图9）和沟槽部分15（参见图9）布置在下表面10b（参见图9）上方的情况下，虽然变得难以停止剥离的发展，但是能够抑制树脂毛刺7z（参考图28）的产生，这需要引起湿气侵入的树脂毛刺去除工艺。
此外，在上述实施例中，虽然解释了一种方法，通过该方法，在形成密封体之后，通过形成例如由焊料（外镀膜）构成的金属膜SD，可以提高在未图示的安装衬底上方安装时焊料的润湿性，但是也可以采用下面的改良。也就是，作为提高半导体器件的端子表面上方焊料润湿性的技术，除了上述的后镀覆法之外，还存在一种方法，通过该方法，事先在引线框的表面上方形成金属膜，即，所谓的前镀覆法。本实施例说明的技术也适用于这种前镀覆法的情况。
当采用前镀覆法时，在图11所示的引线框制备工艺中，例如，在凹部形成工艺和表面粗糙化工艺之间，加入了在引线框的所有暴露表面上方形成用于改善焊料的润湿性的表面金属膜的表面金属膜形成工艺。在该表面金属膜形成工艺中，通过镀覆法形成例如由镍（Ni）、钯（Pd）和金（Au）构成的表面金属膜。此外，当采用前镀覆法时，可以省略如图11所示的外部镀覆工艺。为此，在前镀覆法被应用到的半导体器件的情况下，没有形成如图9所示的由焊料构成的金属膜SD。而且，在前镀覆法应用到的半导体器件的情况下，在所有管芯焊盘10和引线4的表面（上表面和下表面）上方，形成例如由镍（Ni）、钯（Pd）和金（Au）构成的表面金属膜。
而且，利用图25至图29说明的改良的构造可以以组合形式应用。

Claims (20)

1.一种用于制造半导体器件的方法，包括以下步骤：
（a）制备引线框，所述引线框包括：具有第一平面和位于所述第一平面的相反侧的第二平面的管芯焊盘、以及靠近所述管芯焊盘布置的多个引线；
（b）在所述管芯焊盘的所述第一平面的芯片安装区上方安装半导体芯片，所述半导体芯片具有表面、形成在所述表面上方的多个电极和位于所述表面的相反侧的背面；
（c）在步骤（b）之后，通过多个第一布线电耦合所述半导体芯片的所述电极的一部分和所述引线，并且通过第二布线电耦合所述电极的另一部分和所述管芯焊盘；以及
（d）在上述步骤之后，在步骤（c）之后，利用树脂密封所述半导体芯片、所述第一布线和所述第二布线，使得可以暴露所述引线的每一个的一部分和所述管芯焊盘的所述第二平面，
其中，所述管芯焊盘的所述第一平面的面积大于所述半导体芯片的所述背面的面积，
其中，所述管芯焊盘的所述第一平面具有所述芯片安装区、位于所述芯片安装区和所述引线之间且与所述第二布线接合的第一接合区、以及位于所述第一接合区和所述芯片安装区之间且在其中形成有沟槽或多个穴的第一凹部布置区，并且
其中，在所述芯片安装区、所述第一接合区和所述第一凹部布置区中，所述第一平面的表面粗造程度比所述第二平面的表面粗糙程度粗糙。
2.根据权利要求1所述的用于制造半导体器件的方法，
其中，在步骤（c）中，在从所述管芯焊盘的所述第二平面侧加热布置在基座上方的所述引线框和所述管芯焊盘的情况下，将所述第二布线接合到所述管芯焊盘的所述第一接合区。
3.根据权利要求2所述的用于制造半导体器件的方法，
其中，在所述管芯焊盘的所述第二平面上方，设置有范围到所述管芯焊盘的侧面的阶梯部分和布置在所述管芯焊盘的所述第二平面的中心部分和所述阶梯部分之间的沟槽部分。
4.根据权利要求3所述的用于制造半导体器件的方法，
其中，所述沟槽部分的深度比所述阶梯部分的深度深。
5.根据权利要求4所述的用于制造半导体器件的方法，
其中，所述第一凹部布置区布置在比所述沟槽部分更靠近所述管芯焊盘的所述侧面的位置。
6.根据权利要求1所述的用于制造半导体器件的方法，
其中，所述管芯焊盘的所述第一平面进一步包括第二凹部布置区，所述第二凹部布置区布置在所述第一接合区和所述管芯焊盘的外围部分之间，并且在其中形成有沟槽或多个穴。
7.根据权利要求6所述的用于制造半导体器件的方法，
其中，所述穴分别形成在所述第一凹部布置区和所述第二凹部布置区的每一个中，并且所述第二布线与所述穴围绕的区域接合。
8.根据权利要求1所述的用于制造半导体器件的方法，
其中，所述穴形成在所述第一凹部布置区中，并且所述穴当中的相邻穴的布置间隔等于或小于所述穴的每一个的开口尺寸的两倍。
9.根据权利要求1所述的用于制造半导体器件的方法，
其中，所述沟槽形成在所述第一凹部布置区中。
10.根据权利要求1所述的用于制造半导体器件的方法，
其中，所述第一平面的表面粗糙程度表示为粗糙化表面的表面面积与平坦表面的单位面积的比（Sr），Sr为1.2或更大。
11.一种用于制造半导体器件的方法，包括以下步骤：
（a）制备引线框，所述引线框包括：具有第一平面和位于所述第一平面的相反侧的第二平面的管芯焊盘、以及具有靠近所述管芯焊盘布置的多个引线的引线框；
（b）在所述管芯焊盘的所述第一平面的芯片安装区上方安装半导体芯片，所述半导体芯片具有表面、形成在所述表面上方的多个电极和位于所述表面的相反侧的背面；
（c）在步骤（b）之后，通过多个布线电耦合所述半导体芯片的所述电极的一部分和所述引线；
（d）在上述步骤之后，在步骤（c）之后，利用树脂密封所述半导体芯片和所述布线，使得可以暴露所述引线的每一个的一部分和所述管芯焊盘的所述第二平面，
其中，所述管芯焊盘的所述第一平面的面积大于所述半导体芯片的所述背面的面积，并且
其中，在所述管芯焊盘的所述第二平面上方，设置有范围到所述管芯焊盘的侧面的阶梯部分和布置在所述管芯焊盘的所述第二平面的中心部分和所述阶梯部分之间的沟槽部分。
12.一种半导体器件，包括：
管芯焊盘，所述管芯焊盘具有第一平面和位于所述第一平面的相反侧的第二平面；
多个引线，所述多个引线靠近所述管芯焊盘布置；
半导体芯片，所述半导体芯片具有表面、形成在所述表面上方的多个电极和位于所述表面的相反侧的背面，并且被安装在所述管芯焊盘的所述第一平面的芯片安装区上方；
多个第一布线，所述多个第一布线电耦合所述半导体芯片的所述电极的一部分和所述引线；
第二布线，所述第二布线电耦合所述半导体芯片的所述电极的另一部分和所述管芯焊盘；以及
密封体，所述密封体密封所述半导体芯片、所述第一布线和所述第二布线，使得可以暴露所述引线的每一个的一部分和所述管芯焊盘的所述第二平面，
其中，所述管芯焊盘的所述第一平面的面积大于所述半导体芯片的所述背面的面积，
其中，所述管芯焊盘的所述第一平面包括所述芯片安装区、位于芯所述片安装区和所述引线之间且与所述第二布线接合的第一接合区，以及位于所述第一接合区和所述芯片安装区之间并且在其中形成有沟槽或多个穴的第一凹部布置区，并且
其中，在所述芯片安装区、所述第一接合区和所述第一凹部布置区中，所述第一平面的表面粗造程度比所述第二平面的表面粗糙程度粗糙。
13.根据权利要求12所述的半导体器件，
其中，在所述管芯焊盘的所述第二平面上方，设置有范围到所述管芯焊盘的侧面的阶梯部分和布置在所述管芯焊盘的所述第二平面的中心部分和所述阶梯部分之间的沟槽部分。
14.根据权利要求13所述的半导体器件，
其中，所述沟槽部分的深度比所述阶梯部分的深度深。
15.根据权利要求14所述的半导体器件，
其中，所述第一凹部布置区布置在比所述沟槽部分更靠近所述管芯焊盘的所述侧面的位置。
16.根据权利要求12的所述半导体器件，
其中，所述管芯焊盘的所述第一平面进一步包括第二凹部布置区，所述第二凹部布置区布置在所述第一接合区和所述管芯焊盘的外围部分之间，并且在其中形成有沟槽或多个穴。
17.根据权利要求16所述的半导体器件，
其中，所述穴分别形成在所述第一凹部布置区和所述第二凹部布置区的每一个中，并且
其中，所述第二布线与所述穴围绕的区域接合。
18.根据权利要求12所述的半导体器件，
其中，所述穴形成在所述第一凹部布置区中，并且相邻穴的布置间隔等于或小于所述穴的每一个的开口尺寸的两倍。
19.根据权利要求12所述的半导体器件，
其中，所述沟槽形成在所述第一凹部布置区中。
20.根据权利要求12所述的半导体器件，
其中，所述第一平面的表面粗糙程度表示为粗糙化表面的表面面积与平坦表面的单位面积的比（Sr），Sr等于或大于1.2。
CN201310263546.1A 2012-06-27 2013-06-27 用于制造半导体器件的方法和半导体器件 Active CN103515261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012144092A JP2014007363A (ja) 2012-06-27 2012-06-27 半導体装置の製造方法および半導体装置
JP2012-144092 2012-06-27

Publications (2)

Publication Number Publication Date
CN103515261A true CN103515261A (zh) 2014-01-15
CN103515261B CN103515261B (zh) 2017-11-24

Family

ID=49777252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310263546.1A Active CN103515261B (zh) 2012-06-27 2013-06-27 用于制造半导体器件的方法和半导体器件

Country Status (3)

Country Link
US (4) US9018745B2 (zh)
JP (1) JP2014007363A (zh)
CN (1) CN103515261B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449614A (zh) * 2015-08-13 2017-02-22 富士电机株式会社 半导体装置
CN107068643A (zh) * 2015-10-16 2017-08-18 新光电气工业株式会社 引线架及其制造方法、半导体装置
CN107093594A (zh) * 2016-02-17 2017-08-25 株式会社三井高科技 引线框及其制造方法、以及半导体封装
CN107887349A (zh) * 2016-09-30 2018-04-06 瑞萨电子株式会社 半导体器件
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN110695575A (zh) * 2015-11-04 2020-01-17 库利克和索夫工业公司 用于引线焊接的焊接机上的自动悬置芯片优化工具及相关方法
JP2020202405A (ja) * 2020-09-23 2020-12-17 Ｓｈプレシジョン株式会社 リードフレームおよびパワー系半導体装置の製造方法
CN112913005A (zh) * 2018-10-30 2021-06-04 微芯片技术股份有限公司 具有电气布线改进的半导体器件封装件及相关方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6509602B2 (ja) 2014-04-09 2019-05-08 ローム株式会社 半導体装置
JP2016018846A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法
US9972557B2 (en) * 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
JP6332053B2 (ja) * 2015-01-20 2018-05-30 株式会社デンソー 半導体装置及びその製造方法
US9972508B2 (en) 2015-06-24 2018-05-15 Renesas Electronic Corporation Manufacturing method of semiconductor device
JP6840466B2 (ja) 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10586757B2 (en) * 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
JP6677616B2 (ja) * 2016-09-29 2020-04-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6961337B2 (ja) * 2016-11-25 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
JP6636978B2 (ja) * 2017-03-24 2020-01-29 株式会社東芝 半導体装置及びその製造方法
JP6850202B2 (ja) * 2017-06-02 2021-03-31 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
WO2019103028A1 (ja) * 2017-11-22 2019-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN108807327A (zh) * 2018-05-02 2018-11-13 泰州友润电子科技股份有限公司 一种具有自由切换功能的全包型绝缘引线框架
JP2018117166A (ja) * 2018-05-07 2018-07-26 ルネサスエレクトロニクス株式会社 半導体装置
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN109037083A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
JP7074621B2 (ja) * 2018-09-05 2022-05-24 株式会社東芝 半導体装置及びその製造方法
JP7199921B2 (ja) * 2018-11-07 2023-01-06 ローム株式会社 半導体装置
JP7304145B2 (ja) * 2018-11-07 2023-07-06 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US11569152B2 (en) * 2019-01-23 2023-01-31 Texas Instruments Incorporated Electronic device with lead pitch gap
CN109904124B (zh) * 2019-03-06 2021-04-23 西安航思半导体有限公司 具有防短路功能的qfn封装结构
JP7163896B2 (ja) * 2019-10-28 2022-11-01 トヨタ自動車株式会社 半導体装置
US11302652B2 (en) 2019-12-20 2022-04-12 Texas Instruments Incorporated Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die
TWM606836U (zh) * 2020-09-18 2021-01-21 長華科技股份有限公司 導線架
DE102021129753A1 (de) * 2020-12-17 2022-06-23 Infineon Technologies Ag Halbleiter-Packages und Verfahren zum Herstellen derselben
JP7494107B2 (ja) * 2020-12-28 2024-06-03 新光電気工業株式会社 リードフレーム、リードフレームの製造方法及び半導体装置
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components
JP7474213B2 (ja) * 2021-03-16 2024-04-24 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161896A (ja) * 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JP2001085591A (ja) * 1999-08-24 2001-03-30 Fairchild Korea Semiconductor Kk チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2009507394A (ja) * 2005-09-06 2009-02-19 ユニセム （モーリシャス） ホールディングス リミテッド 半導体パッケージのダイパッド
US20120007224A1 (en) * 2000-12-28 2012-01-12 Hitachi Hokkai Semiconductor Ltd. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579946U (ja) * 1992-03-31 1993-10-29 ミツミ電機株式会社 半導体装置
JPH0621303A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及びその製造方法
JP2001077275A (ja) 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US20020140064A1 (en) * 2001-03-29 2002-10-03 Advanced Semiconductor Engineering Inc. Semiconductor chip package and lead frame structure thereof
TWI257693B (en) * 2003-08-25 2006-07-01 Advanced Semiconductor Eng Leadless package
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161896A (ja) * 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JP2001085591A (ja) * 1999-08-24 2001-03-30 Fairchild Korea Semiconductor Kk チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US20120007224A1 (en) * 2000-12-28 2012-01-12 Hitachi Hokkai Semiconductor Ltd. Semiconductor device
JP2009507394A (ja) * 2005-09-06 2009-02-19 ユニセム （モーリシャス） ホールディングス リミテッド 半導体パッケージのダイパッド

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449614A (zh) * 2015-08-13 2017-02-22 富士电机株式会社 半导体装置
CN106449614B (zh) * 2015-08-13 2021-05-11 富士电机株式会社 半导体装置
CN107068643A (zh) * 2015-10-16 2017-08-18 新光电气工业株式会社 引线架及其制造方法、半导体装置
CN110695575A (zh) * 2015-11-04 2020-01-17 库利克和索夫工业公司 用于引线焊接的焊接机上的自动悬置芯片优化工具及相关方法
CN107093594A (zh) * 2016-02-17 2017-08-25 株式会社三井高科技 引线框及其制造方法、以及半导体封装
CN107093594B (zh) * 2016-02-17 2019-05-03 株式会社三井高科技 引线框及其制造方法、以及半导体封装
CN107887349A (zh) * 2016-09-30 2018-04-06 瑞萨电子株式会社 半导体器件
CN109037084A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN112913005A (zh) * 2018-10-30 2021-06-04 微芯片技术股份有限公司 具有电气布线改进的半导体器件封装件及相关方法
CN112913005B (zh) * 2018-10-30 2023-01-13 微芯片技术股份有限公司 具有电气布线改进的半导体器件封装件及相关方法
JP2020202405A (ja) * 2020-09-23 2020-12-17 Ｓｈプレシジョン株式会社 リードフレームおよびパワー系半導体装置の製造方法
JP7029504B2 (ja) 2020-09-23 2022-03-03 Ｓｈプレシジョン株式会社 リードフレームおよびパワー系半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014007363A (ja) 2014-01-16
US20150194368A1 (en) 2015-07-09
US9018745B2 (en) 2015-04-28
US20170309547A1 (en) 2017-10-26
CN103515261B (zh) 2017-11-24
US9741641B2 (en) 2017-08-22
US20140001620A1 (en) 2014-01-02
US9293396B2 (en) 2016-03-22
US20160133548A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
CN103515261A (zh) 用于制造半导体器件的方法和半导体器件
CN203932042U (zh) 半导体装置
CN101375382B (zh) 半导体器件封装及其制造方法
TWI515837B (zh) 半導體裝置及其製造方法
US5854741A (en) Unit printed circuit board carrier frame for ball grid array semiconductor packages and method for fabricating ball grid array semiconductor packages using the same
CN1312748C (zh) 制造半导体集成电路器件的方法
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
CN102057485A (zh) 基于薄片的半导体封装
KR20000057810A (ko) 반도체 장치
CN104025287A (zh) 半导体装置
KR101477807B1 (ko) 반도체 장치 및 그 제조 방법
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US20190333874A1 (en) Semiconductor device comprising a composite material clip
US5448105A (en) Semiconductor device having a leadframe and metal substrate
JP2015153987A (ja) モールドパッケージ
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
US7582974B2 (en) Semiconductor device and method of manufacturing same
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
EP3185291B1 (en) A leadframe and a method of manufacturing a leadframe
JP2017108191A (ja) 半導体装置
US10020225B2 (en) Method of manufacturing semiconductor device
JP2018056358A (ja) 半導体装置の製造方法および半導体装置
CN116982154A (zh) 半导体器件
JPH0758274A (ja) リードフレーム及び半導体装置並びにリードフレーム用帯材
KR20020094965A (ko) 리드프레임 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant