CN116982154A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116982154A
CN116982154A CN202280021458.8A CN202280021458A CN116982154A CN 116982154 A CN116982154 A CN 116982154A CN 202280021458 A CN202280021458 A CN 202280021458A CN 116982154 A CN116982154 A CN 116982154A
Authority
CN
China
Prior art keywords
back surface
resin
main surface
thickness direction
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280021458.8A
Other languages
English (en)
Inventor
大野常久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116982154A publication Critical patent/CN116982154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体器件包括：半导体元件；第一引线，其具有搭载有所述半导体元件的第一部；第二引线，其与所述第一引线隔开距离，且与所述半导体元件导通；和树脂部，其覆盖所述半导体元件、以及所述第一引线和所述第二引线各自的一部分。所述第一部具有在厚度方向上彼此朝向相反侧的第一主面和第一背面。所述半导体元件具有在所述厚度方向上彼此朝向相反侧的元件主面和元件背面。所述元件背面与所述第一主面相对。所述树脂部具有在所述厚度方向上彼此朝向相反侧的树脂主面和树脂背面。所述第一背面从所述树脂背面露出，所述第一背面相对于由所述树脂背面的外周缘包围的区域的面积的面积比为40％以上50％以下。

Description

半导体器件
技术领域
本公开涉及半导体器件。
背景技术
关于内置有半导体元件的半导体器件，人们已提出了各种方式。专利文献1公开了现有的半导体器件的一个例子。该文献公开的半导体器件包括：具有岛部的引线；搭载于岛部的半导体元件；和覆盖岛部及半导体元件的树脂部。
现有技术文献
专利文献
专利文献1：日本特开2020-90615号公报。
发明内容
发明要解决的问题
在半导体元件驱动时，伴随通电会产生发热。期望将该热迅速地散发到半导体器件的外部。
本公开是基于上述情况而完成的，其一个问题在于提供一种能够促进半导体元件的散热的半导体器件。
用于解决问题的技术手段
本公开提供的半导体器件包括：半导体元件；第一引线，其具有搭载有所述半导体元件的第一部；第二引线，其与所述第一引线隔开距离，且与所述半导体元件导通；和树脂部，其覆盖所述半导体元件、以及所述第一引线和所述第二引线各自的一部分。所述第一部具有在厚度方向上彼此朝向相反侧的第一主面和第一背面。所述半导体元件具有在所述厚度方向上彼此朝向相反侧的元件主面和元件背面。所述元件背面与所述第一主面相对。所述树脂部具有在所述厚度方向上彼此朝向相反侧的树脂主面和树脂背面。所述第一背面从所述树脂背面露出，所述第一背面相对于由所述树脂背面的外周缘包围的区域的面积的面积比为40％以上50％以下。
发明效果
根据本公开，能够促进半导体元件的散热。
本公开的其他特征和优点能够通过以下参照附图进行的详细说明而变得更加明确。
附图说明
图1是表示本公开的第一实施方式的半导体器件的立体图。
图2是表示本公开的第一实施方式的半导体器件的立体图。
图3是表示本公开的第一实施方式的半导体器件的主要部分立体图。
图4是表示本公开的第一实施方式的半导体器件的俯视图。
图5是表示本公开的第一实施方式的半导体器件的主视图。
图6是表示本公开的第一实施方式的半导体器件的侧视图。
图7是表示本公开的第一实施方式的半导体器件的仰视图。
图8是表示本公开的第一实施方式的半导体器件的主要部分俯视图。
图9是沿着图8的IX-IX线的截面图。
图10是沿着图8的X-X线的截面图。
图11是表示本公开的第一实施方式的半导体器件的主要部分放大截面图。
图12是表示在本公开的第一实施方式的半导体器件的制造方法中使用的引线框架之一例的主要部分俯视图。
图13是表示本公开的第一实施方式的半导体器件的制造方法的主要部分放大截面图。
图14是表示本公开的第一实施方式的半导体器件的第一变形例的主要部分放大截面图。
图15是表示本公开的第一实施方式的半导体器件的第二变形例的主要部分放大截面图。
图16是表示本公开的第一实施方式的半导体器件的第三变形例的主要部分俯视图。
图17是表示本公开的第一实施方式的半导体器件的第四变形例的主要部分俯视图。
具体实施方式
以下，参照附图具体说明本公开的优选实施方式。
本公开中的“第一”、“第二”、“第三”等用语仅作为标识使用，并不用于对这些对象物排序。
图1～图11表示本公开的第一实施方式的半导体器件。本实施方式的半导体器件A1包括第一引线1、多个第二引线2、半导体元件3、多根导线7以及树脂部6。半导体器件A1的封装结构可以被称为SOP(Small Outline Package，小外形封装)。
图1和图2是表示半导体器件A1的立体图。图3是表示半导体器件A1的主要部分立体图。图4是表示半导体器件A1的俯视图。图5是表示半导体器件A1的主视图。图6是表示半导体器件A1的侧视图。
图7是表示半导体器件A1的仰视图。图8是表示半导体器件A1的主要部分俯视图。图9是沿着图8的IX-IX线的截面图。图10是沿着图8的X-X线的截面图。图11是表示半导体器件A1的主要部分放大截面图。在这些图中，z方向是厚度方向的一个例子，y方向是第一方向的一个例子，x方向是第二方向的一个例子。
第一引线1是支承半导体元件3的部件，例如通过对Cu或Cu合金等金属板材料实施切割加工和弯折加工等形成。如图1～图3、图5、图7～图11所示，本实施方式的第一引线1具有第一部11、2个第二部12以及2个第三部13。第一引线1的厚度例如为0.1mm～0.5mm，作为具体的尺寸之一例，为0.15mm左右。
第一部11是搭载半导体元件3的部位。第一部11的形状没有特别限定，在图示的例子中为矩形形状。第一部11具有第一主面111和第一背面112。第一主面111是在z方向上朝向一侧(图中上侧)的面。第一主面111被树脂部6覆盖。第一背面112是在z方向上朝向另一侧(图中下侧)的面。第一背面112从树脂部6露出。第一部11的大小没有特别限定，在为矩形形状的情况下，作为一边的长度的例子，可举出1.5mm～3.0左右。
2个第二部12在y方向上位于第一部11的两个外侧，在z方向上相对于第一部11位于第一主面111所朝向的一侧。第二部12的形状没有特别限定，在图示的例子中，是x方向的尺寸(宽度)大致恒定的形状。第二部12的x方向尺寸没有特别限定，例如为0.2mm左右。第二部12具有第二主面121、第二背面122、第二端面123和凹部125。
第二主面121是在z方向上朝向一侧(图中上侧)的面。第二背面122是在z方向上朝向另一侧(图中下侧)的面。第二主面121和第二背面122被树脂部6覆盖。第二端面123是朝向y方向的外侧的面。第二主面121和第二背面122是与x方向和y方向大致平行的面。第二端面123从树脂部6露出。
凹部125是从第二主面121向z方向凹陷的部位。在图示的例子中，凹部125在y方向上在第二端面123开口。凹部125的形状没有特别限定，在图示的例子中，是由圆弧和弦构成的形状，与第二部12的x方向两端隔开距离。另外，凹部125的z方向的深度没有特别限定，例如为0.075mm左右。如图11所示，第二端面123中的z方向的深度最深的最深部1251在x方向上位于比第二端面123靠内侧的位置。在凹部125中填充有树脂部6的一部分。
2个第三部13分别位于第一部11与2个第二部12之间。第三部13被树脂部6覆盖。第三部13相对于y方向倾斜。第三部13的x方向尺寸没有特别限定，例如为0.2mm左右。如图9和图11所示，第三部13与x方向所成的角度即角度α1为50°以上70°以下，优选为50°以上55°以下。在图示的例子中，角度α1例如为52°左右。
多个第二引线2作为用于安装半导体器件A1的端子使用，与半导体元件3导通。多个第二引线2例如通过对Cu或Cu合金等金属板材料实施切割加工和弯折加工等形成。如图1～图10所示，多个第二引线2在x方向上与第一部11隔开距离，在本实施方式中，在第一部11的x方向两侧各配置有多个第二引线2。另外，多个第二引线2沿着y方向等间距地配置。本实施方式的第二引线2具有第四部21、第五部22和第六部23。第二引线2的厚度例如为0.1mm～0.5mm，作为具体的尺寸之一例，为0.15mm左右。
第四部21被树脂部6覆盖，在z方向上相对于第一部11位于第一主面111所朝向的一侧。第四部21具有第四主面211和第四背面212。第四主面211是在z方向上朝向一侧(图中上侧)的面。第四背面212是在z方向上朝向另一侧(图中下侧)的面。
在本实施方式中，第四部21具有键合部215和带状部216。键合部215是键合导线7的部位。带状部216在x方向上在与第一部11相反的一侧与键合部215相连。键合部215的y方向的尺寸比带状部216的y方向的尺寸大。举出键合部215的y方向的尺寸之一例，例如为0.4mm左右，举出带状部216的y方向的尺寸之一例，例如为0.2mm左右。第四部21中，键合部215以及带状部216的一部分被树脂部6覆盖，带状部216的其他部分从树脂部6露出。
第五部22相对于第四部21位于x方向的外侧，在z方向上相对于第四部21位于第四背面212所朝向的一侧。第五部22从树脂部6露出。举出第五部22的y方向的尺寸之一例，例如为0.2mm左右。在图示的例子中，第五部22在y方向上观察时与第一部11重叠。第五部22具有第五主面221和第五背面222。第五主面221是在z方向上朝向一侧(图中上侧)的面。第五背面222是在z方向上朝向另一侧(图中下侧)的面。
第六部23位于第四部21与第五部22之间。第六部23从树脂部6露出。第六部23相对于x方向倾斜。举出第六部23的y方向的尺寸之一例，例如为0.2mm左右。
半导体元件3是半导体器件A1中的在电学上发挥主要功能的元件。半导体元件3的具体例没有特别限定，例如是LSI、IC等。半导体元件3的具体的形状、大小没有特别限定，如图3和图8所示，在本实施方式中例如为在z方向上观察时比第一部11小的矩形形状。如图9和图10所示，半导体元件3具有元件主面31和元件背面32。元件主面31是在z方向上朝向一侧(图中上侧)的面。元件背面32是在z方向上朝向另一侧(图中下侧)的面。
在元件主面31设置有多个电极焊盘311。多个电极焊盘311例如在元件主面31上沿着y方向配置成2列。元件背面32通过接合件39与第一部11的第一主面111接合。接合件39可以是焊料或Ag膏等导电性接合件，也可以是环氧粘接剂等绝缘性接合件。
多根导线7使半导体元件3与多个第二引线2导通。如图3和图8所示，多根导线7被分别键合于半导体元件3的多个电极焊盘311和多个第二引线2的第四部21的键合部215。导线7例如由Au、Al、Cu等构成，在本实施方式中由Au构成。
树脂部6覆盖第一引线1的一部分、多个第二引线2各自的一部分、半导体元件3以及多根导线7。树脂部6由绝缘性的树脂构成，例如由包含填料的黑色的环氧树脂构成。如图1、图2、图4～图11所示，本实施方式的树脂部6具有树脂主面61、树脂背面62、2个树脂第一侧面63以及2个树脂第二侧面64。
树脂主面61是在z方向上朝向一侧(图中上侧)的面。树脂背面62是在z方向上朝向另一侧(图中下侧)的面。在本实施方式中，树脂主面61为矩形形状。另外，例如，如图7所示，第一背面112从树脂背面62露出，树脂背面62为环状的形态。树脂背面62的外周缘为矩形形状。第一背面112相对于由树脂背面62的外周缘包围的面积的面积比为40％以上50％以下，优选为42％以上44％以下。
2个树脂第一侧面63位于树脂主面61与树脂背面62之间，且位于y方向两侧。本实施方式的树脂第一侧面63具有第一区域631、第二区域632、第三区域633和第四区域634。
第一区域631是在z方向上位于树脂主面61与第二主面121之间的区域。第二区域632是位于第二背面122与树脂背面62之间的区域。如图9所示，第二区域632与z方向所成的角度即角度α2为15°～30°，优选为15°～25°。
第三区域633是在z方向上位于第二主面121与第二背面122之间且在x方向上与第二端面123相邻的区域。在本实施方式中，树脂第一侧面63具有2个第三区域633。
第四区域634是树脂部6中的填充于凹部125的部分的露出面，朝向y方向。在本实施方式中，第四区域634为由圆弧和弦构成的形状。在本实施方式中，第二端面123与2个第三区域633以及第四区域634相互齐平。第二端面123被树脂主面61、树脂背面62、2个第三区域633以及第四区域634包围。如图11所示，凹部125的最深部1251在x方向上位于比第四区域634靠内侧的位置。
2个树脂第二侧面64位于树脂主面61与树脂背面62之间，且位于x方向两侧。本实施方式的树脂第二侧面64具有第五区域641、第六区域642和第七区域643。
第五区域641是在z方向上位于树脂主面61与第四主面211之间的区域。第六区域642是位于第四背面212与树脂背面62之间的区域。如图10所示，第六区域642与z方向所成的角度即角度α3为15°～30°，优选为15°～25°。另外，在本实施方式中，角度α2与角度α3是相同的角度(α2＝α3)。
第七区域643是在z方向上位于第四主面211与第四背面212之间且在x方向上与多个第四部21相邻的区域。在本实施方式中，树脂第一侧面63具有六个第七区域643。
如图9所示，在本实施方式中，z方向上的第一背面112与第二主面121的距离即高度H11为第一背面112与元件主面31的距离即高度H0的0.6倍以上且小于1.0倍，优选为0.7倍以上0.8倍以下。另外，高度H11为第一背面112与第二背面122的距离即高度H12的1.5倍以上2.4倍以下，优选为1.5倍以上2.0倍以下。另外，第二区域632的z方向的尺寸为高度H12，高度H12比第一区域631的z方向的尺寸即高度H61小。
如图10所示，在本实施方式中，z方向上的第一背面112与第四主面211的距离即高度H21为高度H0的0.6倍以上且小于1.0倍，优选为0.7倍以上0.8倍以下。另外，高度H21为第一背面112与第四背面212的距离即高度H22的1.5倍以上2.4倍以下，优选为1.5倍以上2.0倍以下。另外，第六区域642的z方向的尺寸为高度H22，高度H22比第五区域641的z方向的尺寸即高度H62小。
图12表示作为半导体器件A1的制造中使用的部件之一例的引线框架LF。引线框架LF包含框架F、与框架F连结的引线10以及多个引线20。引线10和多个引线20是通过切割引线框架LF而成为第一引线1和多个第二引线2的部位。引线10具有2个第二部120。第二部120是成为第二部12的部位，具有凹部1250。凹部1250是从z方向观察时呈圆形形状的凹部。
另外，在图示的例子中，在LF形成有镀覆部190和镀覆部290。镀覆部190和镀覆部290例如由Ag、Ni等镀覆层构成。镀覆部190形成于第一部11的第一主面111、第二部120和第三部13的图示的面。镀覆部290形成于第四部21的键合部215和带状部216的一部分的图示的面。由此，在半导体器件A1的第一部11、第二部12和第三部13形成了镀覆部190，在第二引线2的键合部215和带状部216形成了镀覆部290。此外，也可以采用没有形成镀覆部190和镀覆部290的结构、镀覆部形成于不同形成区域的结构。
如图13所示，在对引线框架LF安装了半导体元件3、键合多根导线7之后，例如通过模具成形而形成树脂部6。在凹部1250中例如以图示的形状填充了树脂部6的一部分。最深部1251在凹部1250的从z方向观察时的中心，位于比第三区域633靠x方向的内侧的位置。通过使用模具等进行切割，沿着图中的切割线CL将引线框架LF切断，形成图11所示的第二端面123和第四区域634。
接着对半导体器件A1的作用效果进行说明。
根据本实施方式，第一背面112相对于由树脂背面62的外周缘包围的面积的面积比为40％以上50％以下，优选为42％以上44％以下。由此，与该面积比小于40％的结构相比，能够抑制半导体器件A1的大小(由树脂背面62的外周缘包围的面积)的增大，并且能够扩大构成从半导体元件3散热的路径的第一背面112的面积。因此，根据半导体器件A1能够促进半导体元件3的散热。
另外，如图9所示，角度α1为50°以上70°以下，优选为50°以上55°以下。由此，能够不过分增大第一部11与第三部13的弯折角度地，使第二部12更靠近第一部11。这有利于实现上述面积比。
另外，高度H11为高度H0的0.6倍以上且小于1.0倍，优选为0.7倍以上0.8倍以下。另外，高度H11为高度H12的1.5倍以上2.4倍以下，优选为1.5倍以上2.0倍以下。另外，高度H12比第一区域631的z方向的尺寸即高度H61小。采用这些数值范围，能够使高度H12的高度相对较低，有利于使第二部12更靠近第一部11。
另外，如图10所示，高度H21为高度H0的0.6倍以上且小于1.0倍，优选为0.7倍以上0.8倍以下。另外，高度H21为高度H22的1.5倍以上2.4倍以下，优选为1.5倍以上2.0倍以下。另外，高度H22小于高度H62。在半导体器件A1的制造中，理想的是使高度H21为与高度H11相同的高度，高度H22为与高度H12相同的高度。因此，采用这些数值范围也能够有助于使第二部12更靠近第一部11。
如图9所示，角度α2为15°～30°，优选为15°～25°。另外，如图10所示，角度α3为15°～30°，优选为15°～25°。根据发明人的研究，通过采用这样的数值范围，能够降低切割引线框架LF时产生的应力。
如图9和图11所示，在第一引线1的第二部12形成有凹部125。凹部125是在图13所示的制造方法中凹部1250被切断而得到的部分。通过在引线10的第二部120形成凹部1250，能够降低树脂部6因第二部120的切断而受到的力。由此，在使图9和图10中的高度H12和高度H22进一步减小的情况下，能够抑制在第二区域632、第六区域642中树脂部6产生龟裂或损伤。因此，适于实现上述面积比。
凹部125与第二部12的x方向的两端隔开距离。由此，在形成树脂部6时，能够抑制填充于凹部125的树脂材料意外地在x方向上泄漏。另外，最深部1251位于比第三区域633靠y方向的内侧的位置。例如，在图13所示的制造方法中，若第二部120在与最深部1251交叉的位置被切断，会形成图14所示的第一变形例的半导体器件A11的结构。即，第二端面123位于比第四区域634(第三区域633)靠y方向的内侧的位置。这样的结构下，第二部12(第二端面123)不比第四区域634(第三区域633)更向y方向的外侧突出，能够抑制产生意外的钩挂等情况。因此，能够更适当地应对第二部120的切断位置的偏差。
图15～图17表示本公开的其他变形例。在这些图中，对与上述实施方式相同或类似的要素标注与上述实施方式相同的附图标记。
图15表示半导体器件A1的第二变形例。在本变形例的半导体器件A12中，凹部125的结构与上述的实施方式不同。本变形例的凹部125的最深部1251在y方向上配置于与第四区域634大致相同的位置。这样的半导体器件A12是在参照图13说明的制造方法中，树脂部6和引线框架LF的第二部120沿着与最深部1251交叉的切割线CL被切断的情况下的结构。
根据本变形例也能够促进半导体元件3的散热。另外，根据本变形例可以理解，凹部125相对于第四区域634(第三区域633)在y方向上的位置没有特别限定。
图16表示半导体器件A1的第三变形例。在本变形例的半导体器件A13中，凹部125的沿z方向观察的形状与上述的例子不同。在本变形例中，凹部125在z方向上观察时为矩形形状。
根据本变形例也能够促进半导体元件3的散热。另外，根据本变形例可以理解，凹部125的形状没有特别限定。
图17表示半导体器件A1的第四变形例。在本变形例的半导体器件A14中，凹部125全部被树脂部6覆盖。因此，在本变形例中，树脂第一侧面63不具有第四区域634。
根据本变形例也能够促进半导体元件3的散热。另外，根据发明人的研究，即使凹部125全部被树脂部6覆盖，在图13所示的制造方法中切割引线框架LF时，也能够确认到降低树脂部6上产生的应力的效果。
本公开的半导体器件并不限定于上述的实施方式和变形例。本公开的半导体器件的各部分的具体结构能够自由地进行各种设计变更。本公开包括以下附记所记载的实施方式。
附记1.
一种半导体器件，包括：半导体元件；
第一引线，其具有搭载所述半导体元件的第一部；
第二引线，其与所述第一引线隔开距离，且与所述半导体元件导通；和
树脂部，其覆盖所述半导体元件、以及所述第一引线和所述第二引线各自的一部分，
所述第一部具有在厚度方向上彼此朝向相反侧的第一主面和第一背面，
所述半导体元件具有在所述厚度方向上彼此朝向相反侧的元件主面和元件背面，
所述元件背面与所述第一主面相对，
所述树脂部具有在所述厚度方向上彼此朝向相反侧的树脂主面和树脂背面，
所述第一背面从所述树脂背面露出，
所述第一背面相对于被所述树脂背面的外周缘包围的区域的面积的面积比为40％以上50％以下。
附记2.
根据附记1所述的半导体器件，其中，所述第一引线具有2个第二部和2个第三部，所述2个第二部在与所述厚度方向成直角的第一方向上位于所述第一部的两端的外侧，且在所述厚度方向上相对于所述第一部位于所述第一主面所朝向的一侧，所述2个第三部分别位于所述第一部与所述2个第二部之间，
所述2个第三部各自与所述第一方向所成的角度为50°以上70°以下。
附记3.
根据附记2所述的半导体器件，其中，所述2个第二部各自具有：在所述厚度方向上与所述第一主面朝向相同的一侧的第二主面；和与所述第一背面朝向相同的一侧的第二背面，
所述厚度方向上的所述第一背面与所述第二主面的距离小于所述第一背面与所述元件主面的距离。
附记4.
根据附记3所述的半导体器件，其中，所述厚度方向上的所述第一背面与所述第二主面的距离为所述第一背面与所述元件主面的距离的0.6倍以上且小于1.0倍。
附记5.
根据附记3或4所述的半导体器件，其中，所述厚度方向上的所述第一背面与所述第二主面的距离为所述第一背面与所述第二背面的距离的1.5倍以上2.4倍以下。
附记6.
根据附记3～5中任一项所述的半导体器件，其中，所述第二引线具有：在与所述厚度方向和所述第一方向正交的第二方向上与所述第一引线隔开距离且至少一部分被所述树脂部覆盖的第四部，以及从所述树脂部露出的第五部和第六部，
所述第四部具有至少一部分被所述树脂部覆盖且在所述厚度方向上与所述第一主面朝向相同的一侧的第四主面和与所述第一背面朝向相同的一侧的第四背面，
所述第四主面在所述厚度方向上相比所述第一主面位于所述第一主面所朝向的一侧，
所述第四背面在所述厚度方向上相比所述第一背面位于所述第一主面所朝向的一侧，
所述第五部在所述第二方向上相比所述第四部靠外侧，且在所述厚度方向上相对于所述第四部位于所述第一背面所朝向的一侧，
所述第六部位于所述第四部与所述第五部之间，
所述厚度方向上的所述第一背面与所述第四主面的距离小于所述第一背面与所述元件主面的距离。
附记7.
根据附记6所述的半导体器件，其中，所述厚度方向上的所述第一背面与所述第四主面的距离为所述第一背面与所述元件主面的距离的0.6倍以上且小于1.0倍。
附记8.
根据附记6或7所述的半导体器件，其中，所述厚度方向上的所述第一背面与所述第四主面的距离为所述第一背面与所述第四背面的距离的1.5倍以上2.4倍以下。
附记9.
根据附记6～8中任一项所述的半导体器件，其中，还包括与所述元件主面和所述第四主面接合的导线。
附记10.
根据附记6～9中任一项所述的半导体器件，其中，所述树脂部具有位于所述树脂主面与所述树脂背面之间且在所述第一方向上彼此隔开间隔的2个树脂第一侧面，
所述2个树脂第一侧面各自具有在所述厚度方向上位于所述树脂主面与所述第二主面之间的第一区域、位于所述第二背面与所述树脂背面之间的第二区域、以及位于所述第二主面与所述第二背面之间的第三区域，
所述厚度方向上的所述第二区域的大小小于所述第一区域的大小。
附记11.
根据附记10所述的半导体器件，其中，所述第二区域与所述厚度方向所成的角度为15°～30°。
附记12.
根据附记10或11所述的半导体器件，其中，所述树脂部具有位于所述树脂主面与所述树脂背面之间且在所述第二方向上彼此隔开间隔的2个树脂第二侧面，
所述2个树脂第二侧面各自具有在所述厚度方向上位于所述树脂主面与所述第四主面之间的第五区域、位于所述第四背面与所述树脂背面之间的第六区域、以及位于所述第四主面与所述第四背面之间的第七区域，
所述厚度方向上的所述第六区域的大小小于所述第五区域的大小。
附记13.
根据附记12所述的半导体器件，其中，所述第六区域与所述厚度方向所成的角度为15°～30°。
附记14.
根据附记10～13中任一项所述的半导体器件，其中，所述2个第二部各自具有在所述厚度方向上从所述第二主面凹陷的凹部，
在所述第二方向上观察，所述凹部与所述树脂第一侧面的所述第三区域重叠。
附记15.
根据附记14所述的半导体器件，其中，所述凹部与所述第二部的所述第二方向的两端隔开距离。
附记16.
根据附记14或15所述的半导体器件，其中，所述2个第二部各自具有从所述树脂部露出且朝向所述第一方向的第二端面，
所述2个树脂第一侧面各自具有在从所述第一方向观察时与所述凹部重叠的第四区域，
所述第二端面与所述第三区域以及所述第四区域彼此齐平。
附记17.
根据附记16所述的半导体器件，其中，所述凹部的所述厚度方向上的最深部位于比所述第四区域靠所述第一方向的内侧的位置。
附图标记说明
A1、A11、A12、A13、A14：半导体器件
1：第一引线 2：第二引线
3：半导体元件 6：树脂部
7：导线 10、20：引线
11：第一部 12：第二部
13：第三部 21：第四部
22：第五部 23：第六部
31：元件主面 32：元件背面
39：接合件 61：树脂主面
62：树脂背面 63：树脂第一侧面
64：树脂第二侧面 111：第一主面
112：第一背面 120：第二部
121：第二主面 122：第二背面
123：第二端面 125、1250：凹部
211：第四主面 212：第四背面
215：键合部 216：带状部
221：第五主面 222：第五背面
311：电极焊盘 631：第一区域
632：第二区域 633：第三区域
634：第四区域 641：第五区域
642：第六区域 643：第七区域
1251：最深部 CL：切割线
F：框架
H0、H11、H12、H21、H22、H61、H62：高度
LF：引线框架 α1、α2、α3：角度。

Claims (17)

1.一种半导体器件，其特征在于，包括：
半导体元件；
第一引线，其具有搭载所述半导体元件的第一部；
第二引线，其与所述第一引线隔开距离，且与所述半导体元件导通；和
树脂部，其覆盖所述半导体元件、以及所述第一引线和所述第二引线各自的一部分，
所述第一部具有在厚度方向上彼此朝向相反侧的第一主面和第一背面，
所述半导体元件具有在所述厚度方向上彼此朝向相反侧的元件主面和元件背面，
所述元件背面与所述第一主面相对，
所述树脂部具有在所述厚度方向上彼此朝向相反侧的树脂主面和树脂背面，
所述第一背面从所述树脂背面露出，
所述第一背面相对于被所述树脂背面的外周缘包围的区域的面积的面积比为40％以上50％以下。
2.根据权利要求1所述的半导体器件，其特征在于：
所述第一引线具有2个第二部和2个第三部，所述2个第二部在与所述厚度方向成直角的第一方向上位于所述第一部的两端的外侧，且在所述厚度方向上相对于所述第一部位于所述第一主面所朝向的一侧，所述2个第三部分别位于所述第一部与所述2个第二部之间，
所述2个第三部各自与所述第一方向所成的角度为50°以上70°以下。
3.根据权利要求2所述的半导体器件，其特征在于：
所述2个第二部各自具有：在所述厚度方向上与所述第一主面朝向相同的一侧的第二主面；和与所述第一背面朝向相同的一侧的第二背面，
所述厚度方向上的所述第一背面与所述第二主面的距离小于所述第一背面与所述元件主面的距离。
4.根据权利要求3所述的半导体器件，其特征在于：
所述厚度方向上的所述第一背面与所述第二主面的距离为所述第一背面与所述元件主面的距离的0.6倍以上且小于1.0倍。
5.根据权利要求3或4所述的半导体器件，其特征在于：
所述厚度方向上的所述第一背面与所述第二主面的距离为所述第一背面与所述第二背面的距离的1.5倍以上2.4倍以下。
6.根据权利要求3～5中任一项所述的半导体器件，其特征在于：
所述第二引线具有：在与所述厚度方向和所述第一方向正交的第二方向上与所述第一引线隔开距离且至少一部分被所述树脂部覆盖的第四部，以及从所述树脂部露出的第五部和第六部，
所述第四部具有至少一部分被所述树脂部覆盖且在所述厚度方向上与所述第一主面朝向相同的一侧的第四主面和与所述第一背面朝向相同的一侧的第四背面，
所述第四主面在所述厚度方向上相比所述第一主面位于所述第一主面所朝向的一侧，
所述第四背面在所述厚度方向上相比所述第一背面位于所述第一主面所朝向的一侧，
所述第五部在所述第二方向上相比所述第四部靠外侧，且在所述厚度方向上相对于所述第四部位于所述第一背面所朝向的一侧，
所述第六部位于所述第四部与所述第五部之间，
所述厚度方向上的所述第一背面与所述第四主面的距离小于所述第一背面与所述元件主面的距离。
7.根据权利要求6所述的半导体器件，其特征在于：
所述厚度方向上的所述第一背面与所述第四主面的距离为所述第一背面与所述元件主面的距离的0.6倍以上且小于1.0倍。
8.根据权利要求6或7所述的半导体器件，其特征在于：
所述厚度方向上的所述第一背面与所述第四主面的距离为所述第一背面与所述第四背面的距离的1.5倍以上2.4倍以下。
9.根据权利要求6～8中任一项所述的半导体器件，其特征在于：
还包括与所述元件主面和所述第四主面接合的导线。
10.根据权利要求6～9中任一项所述的半导体器件，其特征在于：
所述树脂部具有位于所述树脂主面与所述树脂背面之间且在所述第一方向上彼此隔开间隔的2个树脂第一侧面，
所述2个树脂第一侧面各自具有在所述厚度方向上位于所述树脂主面与所述第二主面之间的第一区域、位于所述第二背面与所述树脂背面之间的第二区域、以及位于所述第二主面与所述第二背面之间的第三区域，
所述厚度方向上的所述第二区域的大小小于所述第一区域的大小。
11.根据权利要求10所述的半导体器件，其特征在于：
所述第二区域与所述厚度方向所成的角度为15°～30°。
12.根据权利要求10或11所述的半导体器件，其特征在于：
所述树脂部具有位于所述树脂主面与所述树脂背面之间且在所述第二方向上彼此隔开间隔的2个树脂第二侧面，
所述2个树脂第二侧面各自具有在所述厚度方向上位于所述树脂主面与所述第四主面之间的第五区域、位于所述第四背面与所述树脂背面之间的第六区域、以及位于所述第四主面与所述第四背面之间的第七区域，
所述厚度方向上的所述第六区域的大小小于所述第五区域的大小。
13.根据权利要求12所述的半导体器件，其特征在于：
所述第六区域与所述厚度方向所成的角度为15°～30°。
14.根据权利要求10～13中任一项所述的半导体器件，其特征在于：
所述2个第二部各自具有在所述厚度方向上从所述第二主面凹陷的凹部，
在所述第二方向上观察，所述凹部与所述树脂第一侧面的所述第三区域重叠。
15.根据权利要求14所述的半导体器件，其特征在于：
所述凹部与所述第二部的所述第二方向的两端隔开距离。
16.根据权利要求14或15所述的半导体器件，其特征在于：
所述2个第二部各自具有从所述树脂部露出且朝向所述第一方向的第二端面，
所述2个树脂第一侧面各自具有在从所述第一方向观察时与所述凹部重叠的第四区域，
所述第二端面与所述第三区域以及所述第四区域彼此齐平。
17.根据权利要求16所述的半导体器件，其特征在于：
所述凹部的所述厚度方向上的最深部位于比所述第四区域靠所述第一方向的内侧的位置。
CN202280021458.8A 2021-03-17 2022-02-24 半导体器件 Pending CN116982154A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021043543 2021-03-17
JP2021-043543 2021-03-17
PCT/JP2022/007573 WO2022196278A1 (ja) 2021-03-17 2022-02-24 半導体装置

Publications (1)

Publication Number Publication Date
CN116982154A true CN116982154A (zh) 2023-10-31

Family

ID=83321282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280021458.8A Pending CN116982154A (zh) 2021-03-17 2022-02-24 半导体器件

Country Status (5)

Country Link
US (1) US20230420320A1 (zh)
JP (1) JPWO2022196278A1 (zh)
CN (1) CN116982154A (zh)
DE (1) DE112022000871T5 (zh)
WO (1) WO2022196278A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5678980B2 (ja) * 2013-03-18 2015-03-04 大日本印刷株式会社 回路部材の製造方法
JP6961337B2 (ja) * 2016-11-25 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置
DE112019003550T5 (de) * 2018-07-12 2021-03-25 Rohm Co., Ltd. Halbleiterelement und halbleiterbauteil
JP7351080B2 (ja) 2018-12-06 2023-09-27 住友ベークライト株式会社 半導体封止材および半導体装置

Also Published As

Publication number Publication date
DE112022000871T5 (de) 2023-12-07
WO2022196278A1 (ja) 2022-09-22
US20230420320A1 (en) 2023-12-28
JPWO2022196278A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US7948068B2 (en) Semiconductor device having a chip mounting portion and a plurality of suspending leads supporting the chip mounting portion and each suspension lead having a bent portion
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9870983B2 (en) Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
US7595549B2 (en) Surface mount semiconductor device
TW201507071A (zh) 半導體裝置及半導體裝置的製造方法
US12113009B2 (en) Semiconductor device
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
US8581378B2 (en) Semiconductor device and method of manufacturing the same
US20230005827A1 (en) Lead frame, semiconductor device, and lead frame manufacturing method
CN116982154A (zh) 半导体器件
CN113410201A (zh) 半导体装置、引线架以及半导体装置的制造方法
WO2024166846A1 (ja) 半導体装置
JP2024135266A (ja) リードフレーム及びそれを用いた半導体装置
CN115708204A (zh) 引线框和电子部件
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination