CN115708204A - 引线框和电子部件 - Google Patents

引线框和电子部件 Download PDF

Info

Publication number
CN115708204A
CN115708204A CN202210999250.5A CN202210999250A CN115708204A CN 115708204 A CN115708204 A CN 115708204A CN 202210999250 A CN202210999250 A CN 202210999250A CN 115708204 A CN115708204 A CN 115708204A
Authority
CN
China
Prior art keywords
lead
lead frame
leads
electronic component
frame according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210999250.5A
Other languages
English (en)
Inventor
山胁和真
宫崎州平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN115708204A publication Critical patent/CN115708204A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的引线框具备：裸片焊盘；多根引线；框架构件；以及至少一根导线。框架构件包括两个第一连结条和两个第二连结条。多根引线包含多根特定的引线。多根特定的引线分别与第一连结条连接。多根特定的引线中的至少一根经由至少一根导线而与第二连结条连接。

Description

引线框和电子部件
技术领域
本发明涉及电子部件用引线框和使用该引线框制造的电子部件。
背景技术
作为适于小型化的半导体装置等电子部件用的封装，已知有DFN(Dual FlatpackNo-leaded：双扁平封装无引线)封装等未设置从封装主体向外侧延伸出的引线端子的封装。在DFN封装中，在封装主体的表面设置有多个端子。多个端子例如通过焊料与基板上的导体层接合。
一般而言，在DFN封装的制造中，使用具备搭载芯片的裸片焊盘(die Pad)和多根引线的引线框。多个端子通过对多根引线的表面的一部分实施镀覆而形成。为了在将电子部件安装于基板时形成良好的焊脚，期望对从封装主体的表面露出的引线的整个表面实施镀覆。
在中国专利申请公开第104916606A号说明书、日本专利申请公开2016-167532号公报中，公开了对从封装主体的表面露出的引线的整个表面实施镀覆的技术。在中国专利申请公开第104916606A号说明书中，记载了在与引线框框架连接的外部引线(outerlead)，连接有内部引线(inner lead)的引线框。内部引线通过内部悬挂引线与引线框框架连接。外部引线具有在一个方向上较长的形状。内部引线及内部悬挂引线在与外部引线的长度方向正交的方向上延伸。
在中国专利申请公开第104916606A号说明书中，在利用密封树脂将半导体芯片密封之后，将外部引线从引线框框架分离。即使切断外部引线，引线框框架和外部引线也维持电连接关系。在中国专利申请公开第104916606A号说明书中，通过在该状态下实施镀覆，在从密封树脂露出的外部引线的整个表面上形成镀膜。
日本专利申请公开2016-167532号公报中记载了与中国专利申请公开第104916606A号说明书中记载的引线框相同的引线框。日本专利申请公开2016-167532号公报的第一连结条(bar)和第二连结条相当于中国专利申请公开第104916606A号说明书的引线框框架。在日本专利申请公开2016-167532号公报中，在与第一连结条连接的引线上连接有延长部。延长部与第二连结条连接。引线具有在一个方向上较长的形状。延长部在与引线的长度方向正交的方向上延伸。
在中国专利申请公开第104916606A号说明书、日本专利申请公开2016-167532号公报中记载的引线框中，连接有作为端子使用的引线和不作为端子使用的引线。当使用这样的引线框来制造电子部件时，作为不作为端子使用的引线也从封装主体露出。其结果，从封装主体露出的引线的数量变多，水分从引线与密封树脂的界面侵入封装主体的内部的风险变高。该风险随着不作为端子使用的引线的露出面积变大而变高。
发明内容
本发明的目的在于，提供一种能够降低水分侵入封装主体的内部的风险的引线框、以及使用了该引线框的电子部件。
本发明的引线框是电子部件用的引线框。引线框具备裸片焊盘、多根引线、包围裸片焊盘及多根引线的框架构件、及至少一根导线。框架构件包括沿第一方向延伸的第一连结条和沿第二方向延伸的第二连结条。多根引线包含沿着第一连结条配置的多根特定的引线。多根特定的引线分别与第一连结条连接。多根特定的引线中的至少一根经由至少一根导线而与第二连结条连接。
在本发明的引线框中，也可以是，至少一根导线的一部分配置于在电子部件的制造过程中被去除的预定的区域。
此外，在本发明的引线框中，也可以是，至少一根导线与多根特定的引线中的至少一根直接连接。
此外，在本发明的引线框中，也可以是，至少一根导线与第二连结条直接连接。在该情况下，第二连结条也可以通过Au、Ag、Cu、Ni或Pd-PPF进行镀覆。此外，PPF是Pre PlatedLeadframe(预镀覆引线框)的简称，Pd-PPF是由Ni、Pd和Au构成的多层镀覆。
此外，本发明的引线框还可以具备与第二连结条连接的至少一根连接引线。多根特定的引线中的至少一根也可以经由至少一根导线而与至少一根连接引线连接。至少一根连接引线可以通过Au、Ag、Cu、Ni或Pd-PPF进行镀覆。
在本发明的引线框具备至少一根连接引线的情况下，至少一根导线可以包含多根导线。至少一根连接引线可以包含一根连接引线。多根特定的引线也可以经由多根导线而与一根连接引线连接。此外，在该情况下，至少一根连接引线也可以包含宽幅部。宽幅部也可以具有第一方向上的第一尺寸和第二方向上的第二尺寸。第二尺寸也可以为第一尺寸以上。从与第一方向以及第二方向正交的第三方向观察时的宽幅部的形状也可以是n为4以上的n边形、圆形或者椭圆形。
在至少一根连接引线包含宽幅部的情况下，至少一根连接引线还可以包含将宽幅部与第二连结条连接的连接部。此外，宽幅部也可以配置于在电子部件的制造过程中被去除的预定的区域。
本发明的电子部件是使用本发明的引线框制造的电子部件。电子部件具备：芯片，其搭载于裸片焊盘；以及密封树脂，其对裸片焊盘、多根引线以及芯片进行密封。多根引线分别具有未被密封树脂覆盖的露出面。
本发明的电子部件还可以具备覆盖露出面的镀层。
在本发明的引线框以及电子部件中，多根特定的引线中的至少一根经由至少一根导线而与第二连结条连接。由此，根据本发明，能够降低水分侵入封装主体的内部的风险。
本发明的其他目的、特征和益处将通过以下的说明变得充分清楚。
附图说明
图1是表示本发明的第一实施方式所涉及的电子部件的立体图。
图2是表示本发明的第一实施方式所涉及的电子部件的立体图。
图3是将图2所示的电子部件的一部分放大表示的立体图。
图4是表示本发明的第一实施方式中的引线框结构体的俯视图。
图5是表示本发明的第一实施方式所涉及的引线框的俯视图。
图6是将图5所示的引线框的一部分放大表示的俯视图。
图7是表示本发明的第二实施方式所涉及的引线框的俯视图。
图8是将图7所示的引线框的一部分放大表示的俯视图。
图9是表示本发明的第二实施方式所涉及的引线框的第一变形例的俯视图。
图10是表示本发明的第二实施方式所涉及的引线框的第二变形例的俯视图。
图11是表示本发明的第二实施方式所涉及的引线框的第三变形例的俯视图。
图12是表示本发明的第二实施方式所涉及的引线框的第四变形例的俯视图。
具体实施方式
[第一实施方式]
以下，参照附图对本发明的实施方式进行详细说明。首先，参照图1至图3，对本发明的第一实施方式所涉及的电子部件进行说明。图1及图2是表示电子部件的立体图。图3是将图2所示的电子部件的一部分放大表示的立体图。
本实施方式所涉及的电子部件10是使用本实施方式所涉及的引线框制造的电子部件。电子部件10具备芯片11、密封树脂8以及多个端子13。芯片11搭载于引线框的裸片焊盘2。此外，芯片11具有多个电极焊盘。多个电极焊盘通过未图示的多根接合线与引线框的多根引线3连接。密封树脂8密封裸片焊盘2、多根引线3和芯片11。密封树脂8构成电子部件10的封装主体(以下简称为主体。)12的大部分。
在本实施方式中，特别是主体12呈大致长方体形状。主体12具有构成主体12的外周部的底面12A、上表面12B以及四个侧面12C～12F。底面12A和上表面12B彼此朝向相反侧，侧面12C、12D也彼此朝向相反侧，侧面12E、12F也彼此朝向相反侧。侧面12C～12F相对于底面12A和上表面12B垂直。图1表示从上表面12B侧观察的电子部件10。图2表示从底面12A侧观察的电子部件10。
在此，如图1至图3所示，定义X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本实施方式中，将与底面12A垂直的方向，即从底面12A朝向上表面12B的方向设为Z方向。此外，将与X方向相反的方向设为-X方向，将与Y方向相反的方向设为-Y方向，将与Z方向相反的方向设为-Z方向。
在本实施方式中，Y方向对应于本发明中的“第一方向”。X方向对应于本发明中的“第二方向”。Z方向对应于本发明中的“第三方向”。第一方向、第二方向以及第三方向也可以相互正交。
如图1和图2所示，底面12A位于主体12的-Z方向的端部。上表面12B位于主体12的Z方向的端部。侧面12C位于主体12的-X方向的端部。侧面12D位于主体12的X方向的端部。侧面12E位于主体12的-Y方向的端部。侧面12F位于主体12的Y方向的端部。
多个端子13中的几个端子配置在底面12A与侧面12C之间的棱线及其附近。在图1及图2所示的例子中，在Y方向上排列的四个端子13配置在底面12A与侧面12C之间的棱线及其附近。同样地，多个端子13的其他几个配置在底面12A与侧面12D之间的棱线及其附近。在图1及图2所示的例子中，在Y方向上排列的四个端子13配置在底面12A与侧面12D之间的棱线及其附近。
如图3所示，多根引线3分别具有未被密封树脂8覆盖的露出面。电子部件10还具备覆盖多根引线3各自的露出面的多个镀层30。多个端子13分别由引线3和镀层30构成。
裸片焊盘2具有未被密封树脂8覆盖的露出面。裸片焊盘2的露出面的大部分配置于底面12A。电子部件10还具备未图示的镀层，该镀层覆盖裸片焊盘2的露出面中的配置于底面12A的部分。
裸片焊盘2的露出面中的除了配置于底面12A的部分以外的部分配置于侧面12E和侧面12F。裸片焊盘2的露出面中的配置于侧面12E、12F的部分也可以不被镀层覆盖。
电子部件10以主体12的底面12A与安装基板相对的姿势安装于安装基板上。图1至图3所示的电子部件10是没有设置从主体12向外侧延伸的引线端子的DFN(Dual FlatpackNo-leaded)封装。
接着，参照图4至图6，对本实施方式所涉及的引线框进行说明。图4是表示本实施方式中的引线框结构体的俯视图。图5是表示本实施方式所涉及的引线框的俯视图。图6是将图5所示的引线框的一部分放大表示的俯视图。此外，在图4至图6中，与图1至图3同样地表示X方向、Y方向以及Z方向。在图4至图6中，以裸片焊盘2的姿势与X方向、Y方向以及Z方向的关系与图1至图3相同的方式规定X方向、Y方向以及Z方向。
图4所示的引线框结构体100具备电子部件10用的多个引线框1。在图4所示的例子中，多个引线框1以在X方向和Y方向上分别排列多个的方式排列。引线框结构体100例如通过对由含有Cu或Fe的合金构成的金属板进行加工而制作。
以下，着眼于一个引线框1，对引线框1的结构进行说明。引线框1具备裸片焊盘2、多根引线3、包围裸片焊盘2及多根引线3的框架构件6。
框架构件6包括分别沿Y方向延伸的两个第一连结条61A、61B和分别沿X方向延伸的两个第二连结条62A、62B。第一连结条61A的一端部与第二连结条62A的一端部连接。第二连结条62A的另一端部与第一连结条61B的一端部连接。第一连结条61B的另一端部与第二连结条62B的一端部连接。第二连结条62B的另一端部与第一连结条61A的另一端部连接。
裸片焊盘2的一端部与第二连结条62A连接。裸片焊盘2的另一端部与第二连结条62B连接。在图5中，用虚线分别表示裸片焊盘2与第二连结条62A的边界、以及裸片焊盘2与第二连结条62B的边界。
引线框1具备八根引线3作为多根引线3。八根引线3分别沿X方向延伸。四根引线3配置在裸片焊盘2与第一连结条61A之间，并且以沿着第一连结条61A排列的方式配置。四根引线3分别与第一连结条61A连接。在图5中，用虚线表示四根引线3与第一连结条61A的边界。
另外的四根引线3配置在裸片焊盘2与第一连结条61B之间，并且以沿着第一连结条61B排列的方式配置。其他四根引线3分别与第一连结条61B连接。在图5中，用虚线表示其他四根引线3与第一连结条61B的边界。
引线框1还具备至少一根导线4。在本实施方式中，特别是引线框1具备八根导线4作为至少一根导线4。
在此，将沿着第一连结条61A配置的四根引线3中的位于-Y方向的端部的引线3和与该引线相邻的引线3称为特定的引线。在图6中示出两根特定的引线3。
两根特定的引线3中的至少一根经由至少一根导线4而与第二连结条62A连接。在本实施方式中，两根特定的引线3分别经由两根导线4与第二连结条62A连接。
在本实施方式中，导线4与特定的引线3直接连接，并且与第二连结条62A直接连接。第二连结条62A也可以通过Au、Ag、Cu、Ni或Pd-PPF进行镀覆。此外，PPF是Pre PlatedLeadframe(预镀覆引线框)的简称，Pd-PPF是由Ni、Pd和Au构成的多层镀覆。
关于两根特定的引线3的上述说明，只要将第二连结条62A置换为第二连结条62B，则也适用于沿着第一连结条61A配置的四根引线3中的位于Y方向的端部的引线3和与该引线3相邻的引线3。同样地，关于沿着第一连结条61A配置的四根引线3的上述说明，只要将第一连结条61A置换为第一连结条61B，则也适用于沿着第一连结条61B配置的四根引线3。
在图5中，由带有附图标记8的双点划线的矩形包围的区域表示在使用引线框1制造的电子部件10中被密封树脂8密封的区域。此外，标注有附图标记8的双点划线的矩形的外侧的区域是在电子部件10的制造过程中被去除的预定的区域。第一连结条61A、61B和第二连结条62A、62B配置于在电子部件10的制造过程中被去除的预定的区域。在电子部件10的制造过程中，引线3中的与第一连结条61A或61B的边界附近的部分也被去除。
此外，在电子部件10的制造过程中，裸片焊盘2中的与第二连结条62A的边界的附近的部分以及与第二连结条62B的边界的附近的部分也被去除。其结果，如图1及图2所示，裸片焊盘2的端面分别露出于电子部件10的主体12的侧面12E、12F。
此外，八根导线4各自的一部分也配置于在电子部件10的制造过程中被去除的预定的区域。在电子部件10的制造过程中，导线4在去除第二连结条62A、62B时被切断。其结果，如图1及图2所示，在电子部件10的主体12的侧面12E、12F上分别露出导线4的切断面。
至此，着眼于一个引线框1进行了说明。如上所述，在本实施方式的引线框结构体100中设置有多个引线框1。此外，在引线框结构体100中，也分别设置有多个第一连结条61A、第一连结条61B、第二连结条62A以及第二连结条62B。
多个第一连结条61A和多个第一连结条61B以第一连结条61A和第一连结条61B交替排列的方式沿X方向排列。第一连结条61A、61B分别在与Y方向平行的方向上具有相当于沿Y方向排列的多个引线框1的尺寸。
此外，多个第二连结条62A和多个第二连结条62B以第二连结条62A和第二连结条62B交替排列且与多个第一连结条61A、61B交叉的方式沿Y方向排列。第二连结条62A、62B各自在与X方向平行的方向上具有相当于沿X方向排列的多个引线框1的尺寸。
引线框结构体100具备：位于引线框结构体100的-Y方向的端部的第三连结条101；位于引线框结构体100的Y方向的端部的未图示的第四连结条；位于引线框结构体100的-X方向的端部的第五连结条102；以及位于引线框结构体100的X方向的端部的未图示的第六连结条。多个第一连结条61A和多个第一连结条61B分别与第三连结条101和第四连结条连接。多个第二连结条62A和多个第二连结条62B分别与第五连结条102和第六连结条连接。
接着，参照图4至图6，对电子部件10的制造方法进行说明。在电子部件10的制造方法中，首先，在引线框1的裸片焊盘2上搭载芯片11。接着，利用接合线将芯片11的多个电极焊盘与引线框1的多根引线3连接。接着，进行利用密封树脂8将裸片焊盘2、多根引线3及芯片11密封的密封工序。在密封工序中，引线框1的框架构件6的第一连结条61A、61B和第二连结条62A、62B也被密封。以下，将通过密封工序制成的包含引线框1和密封树脂8的结构物称为基础结构物。
在基础结构物中，也可以是，多根引线3各自的一部分，即第一连结条61A或61B的附近的部分，从密封树脂8中的成为主体12的底面12A的预定的部分露出。此外，在基础结构物中，裸片焊盘2的一部分也可以从密封树脂8中的成为主体12的底面12A的预定的部分露出。引线框1也可以具有如上述那样使多根引线3各自的一部分和裸片焊盘2的一部分露出的构造。或者，也可以在密封工序之前，如上述那样以使多根引线3各自的一部分和裸片焊盘2的一部分露出的方式加工引线框1。
在电子部件10的制造方法中，接着，将基础结构物固定于未图示的切割带(Dicingtape)。接着，以去除第一连结条61A、61B的方式，进行利用切割锯(Dicing saw)将基础结构物切断的切断工序。通过该切断工序，多根引线3的切断面从密封树脂8露出。此外，在切断工序中，也可以以使得基础结构物不被分割，即第三连结条101和第四连结条不被完全切断的方式，切断基础结构物。多根引线3分别经由多根导线4与第二连结条62A、62B连接。第二连结条62A、62B与第五连结条102和第六连结条连接。
在电子部件10的制造方法中，接着，例如通过电镀法，在多根引线3中的从密封树脂8露出的面上形成镀层30，并且在裸片焊盘2中的从密封树脂8露出的面上形成镀层。在使用电镀法的情况下，通过在第三连结条101、未图示的第四连结条、第五连结条102以及未图示的第六连结条上的至少一个上连接电镀装置的电极，能够形成电镀层。
在电子部件10的制造方法中，接着，以去除第二连结条62A、62B的方式切断基础结构物，由此将多个电子部件10相互分离。由此，完成电子部件10。
接着，对本实施方式所涉及的引线框1及电子部件10的作用及效果进行说明。多根引线3分别与第一连结条61A或61B连接。在此，考虑代替导线4而通过具有一定宽度的连接引线将多根引线3分别与第二连结条62A或62B连接的比较例的引线框。在使用比较例的引线框制造电子部件10的情况下，在电子部件10的主体12的侧面12E、12F上分别露出连接引线的切断面。
在通过使用比较例的引线框制造的电子部件10中，从主体12露出的引线的数量增加了连接引线的数量。其结果是，在使用比较例的引线框制造的电子部件10中，水分从引线与密封树脂8的界面侵入主体12的内部的风险变高。该风险随着连接引线的切断面的面积变大而变高。
与此相对，在本实施方式中，多根引线3分别经由导线4而与第二连结条62A或62B连接。如上所述，在电子部件10的主体12的侧面12E、12F上分别露出导线4的切断面。导线4的切断面小于连接引线的切断面。因此，在本实施方式中，与使用连接引线的情况相比，水分侵入主体12的内部的风险变低。这样，根据本实施方式，通过使用导线4，能够降低水分侵入主体12的内部的风险。
此外，由于导线4的切断面小于连接引线的切断面，因此根据本实施方式，能够抑制切割锯的磨损。
[第二实施方式]
接着，参照图7及图8，对本发明的第二实施方式进行说明。图7是表示本实施方式所涉及的引线框的俯视图。图8是将图7所示的引线框的一部分放大表示的俯视图。
本实施方式所涉及的引线框1具备至少一根连接引线。多根引线3中的至少一根经由至少一根导线4而与至少一根连接引线连接。在本实施方式中，特别是引线框1作为至少一根连接引线而具备四根连接引线5。四根连接引线5分别也可以通过Au、Ag、Cu、Ni或Pd-PPF进行镀覆。
四根连接引线5分别包含宽幅部51和连接部52。导线4将引线3与宽幅部51连接。连接部52将宽幅部51与第二连结条62A或62B连接。在图7及图8中，分别用虚线表示宽幅部51与连接部52的边界、连接部52与第二连结条62A或62B的边界。
图8表示在第一实施方式中说明的两根特定的引线3。两根特定的引线3与一个宽幅部51连接。关于两根特定的引线3的上述说明，只要将第二连结条62A置换为第二连结条62B，则也适用于沿着第一连结条61A配置的四根引线3中的位于Y方向的端部的引线3和与该引线3相邻的引线3。同样地，关于沿着第一连结条61A配置的四根引线3的上述说明，只要将第一连结条61A置换为第一连结条61B，则也适用于沿着第一连结条61B配置的四根引线3。
在图7中，由带有附图标记8的双点划线的矩形包围的区域表示在使用本实施方式所涉及的引线框1制造的电子部件10中被密封树脂8密封的区域。此外，标注有附图标记8的双点划线的矩形的外侧的区域是在电子部件10的制造过程中被去除的预定的区域。第一连结条61A、61B、第二连结条62A、62B以及连接引线5(宽幅部51以及连接部52)配置于在电子部件10的制造过程中被去除的预定的区域。
接着，参照图8，对从Z方向观察时的宽幅部51的形状(平面形状)进行说明。在本实施方式中，宽幅部51的平面形状为四边形。该四边形的两条边与X方向平行，该四边形的另两条边与Y方向平行。
宽幅部51具有Y方向上的第一尺寸和X方向上的第二尺寸。第二尺寸也可以为第一尺寸以上。在第二尺寸与第一尺寸相等的情况下，宽幅部51的平面形状成为正方形。在第二尺寸比第一尺寸大的情况下，宽幅部51的平面形状成为长方形。
接着，对本实施方式所涉及的电子部件10的制造方法进行说明。本实施方式所涉及的电子部件10的制造方法在多根引线3中的从密封树脂8露出的面上形成镀层30，并且在裸片焊盘2中的从密封树脂8露出的面上形成镀层的工序为止，与第一实施方式相同。在本实施方式中，接着，以去除第二连结条62A、62B及连接引线5的方式切断基础结构物，由此将多个电子部件10相互分离。由此，完成电子部件10。
[变形例]
接着，对本实施方式所涉及的引线框1的第一至第四变形例进行说明。首先，参照图9，对引线框1的第一变形例进行说明。在第一变形例中，四根连接引线5分别包含宽幅部53来代替图7及图8所示的宽幅部51。在图9中，用虚线表示宽幅部53与连接部52的边界。宽幅部53的平面形状为多边形。在图9所示的例子中，特别是宽幅部53的平面形状为六边形。此外，在宽幅部的平面形状为多边形的情况下，不限于四边形或六边形，只要是n为4以上的n边形即可。
接着，参照图10，对引线框1的第二变形例进行说明。在第二变形例中，四根连接引线5分别包含宽幅部54来代替图7及图8所示的宽幅部51。在图10中，用虚线表示宽幅部54与连接部52的边界。宽幅部54的平面形状为圆形。
接着，参照图11，对引线框1的第三变形例进行说明。在第三变形例中，四根连接引线5分别包含宽幅部55来代替图7及图8所示的宽幅部51。在图11中，用虚线表示宽幅部55与连接部52的边界。宽幅部55的平面形状为椭圆形。
接着，参照图12，对引线框1的第四变形例进行说明。在第四变形例中，引线框1具备四根连接引线56来代替四根连接引线5。四根连接引线56各自的平面形状为矩形。四根连接引线56也可以分别通过Au、Ag、Cu、Ni或Pd-PPF进行镀覆。
导线4将引线3与连接引线56连接。连接引线56与第二连结条62A或62B直接连接。在图12中，用虚线表示连接引线56与第二连结条62A或62B的边界。
本实施方式中的其他结构、作用以及效果与第一实施方式相同。
此外，本发明并不限定于上述各实施方式，能够进行各种变更。例如，只要满足权利要求的要件，引线及连接引线各自的形状、数量及配置不限于各实施方式所示的例子，是任意的。连接引线或宽幅部的平面形状也可以是圆角多边形、圆或椭圆的一部分等其他形状。
此外，多根引线3中的一些也可以代替导线4而通过连接引线与第二连结条62A或62B连接。
基于以上的说明可知，能够实施本发明的各种方式、变形例。因此，在权利要求书的均等的范围内，在上述的最佳方式以外的方式中也能够实施本发明。

Claims (14)

1.一种引线框，其特征在于，
为电子部件用的引线框，其具备：
裸片焊盘；
多根引线；
包围所述裸片焊盘及所述多根引线的框架构件；及
至少一根导线，
所述框架构件包含：沿第一方向延伸的第一连结条、和沿第二方向延伸的第二连结条，
所述多根引线包含沿着所述第一连结条配置的多根特定的引线，
所述多根特定的引线分别与所述第一连结条连接，
所述多根特定的引线中的至少一根经由所述至少一根导线而与所述第二连结条连接。
2.根据权利要求1所述的引线框，其特征在于，
所述至少一根导线的一部分配置于在所述电子部件的制造过程中被去除的预定的区域。
3.根据权利要求1所述的引线框，其特征在于，
所述至少一根导线与所述多根特定的引线中的至少一根直接连接。
4.根据权利要求1所述的引线框，其特征在于，
所述至少一根导线与所述第二连结条直接连接。
5.根据权利要求4所述的引线框，其特征在于，
所述第二连结条通过Au、Ag、Cu、Ni或Pd-PPF而被镀覆。
6.根据权利要求1所述的引线框，其特征在于，
还具备：与所述第二连结条连接的至少一根连接引线，
所述多根特定的引线中的至少一根经由所述至少一根导线而与所述至少一根连接引线连接。
7.根据权利要求6所述的引线框，其特征在于，
所述至少一根连接引线通过Au、Ag、Cu、Ni或Pd-PPF而被镀覆。
8.根据权利要求6所述的引线框，其特征在于，
所述至少一根导线包含多根导线，
所述至少一根连接引线包含一根连接引线，
所述多根特定的引线经由所述多根导线与所述一根连接引线连接。
9.根据权利要求8所述的引线框，其特征在于，
所述至少一根连接引线包含宽幅部，
所述宽幅部具有所述第一方向上的第一尺寸和所述第二方向上的第二尺寸，
所述第二尺寸为所述第一尺寸以上。
10.根据权利要求8所述的引线框，其特征在于，
所述至少一根连接引线包含宽幅部，
从与所述第一方向及所述第二方向正交的第三方向观察时的所述宽幅部的形状为n为4以上的n边形、圆形或者椭圆形。
11.根据权利要求9所述的引线框，其特征在于，
所述至少一根连接引线还包含连接所述宽幅部和所述第二连结条的连接部。
12.根据权利要求9所述的引线框，其特征在于，
所述宽幅部配置于在所述电子部件的制造过程中被去除的预定的区域。
13.一种电子部件，其特征在于，
为使用权利要求1所述的引线框制造的电子部件，其具备：
芯片，其搭载于所述裸片焊盘；以及
密封树脂，其对所述裸片焊盘和所述芯片进行密封，所述多根引线分别具有未被所述密封树脂覆盖的露出面。
14.根据权利要求13所述的电子部件，其特征在于，
还具备：覆盖所述露出面的镀层。
CN202210999250.5A 2021-08-20 2022-08-19 引线框和电子部件 Pending CN115708204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-134662 2021-08-20
JP2021134662A JP2023028770A (ja) 2021-08-20 2021-08-20 リードフレームおよび電子部品

Publications (1)

Publication Number Publication Date
CN115708204A true CN115708204A (zh) 2023-02-21

Family

ID=85213023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210999250.5A Pending CN115708204A (zh) 2021-08-20 2022-08-19 引线框和电子部件

Country Status (3)

Country Link
US (1) US20230053559A1 (zh)
JP (1) JP2023028770A (zh)
CN (1) CN115708204A (zh)

Also Published As

Publication number Publication date
JP2023028770A (ja) 2023-03-03
US20230053559A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7528014B2 (en) Semiconductor device and method of manufacturing the same
TWI431738B (zh) 半導體裝置之製造方法
US20040080026A1 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US8836106B2 (en) Semiconductor device
US9779966B2 (en) Lead frame and semiconductor device
KR20180077015A (ko) 반도체 장치 및 그 제조 방법
US6661081B2 (en) Semiconductor device and its manufacturing method
US20110309483A1 (en) Semiconductor Device
US20090045491A1 (en) Semiconductor package structure and leadframe thereof
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US11600561B2 (en) Semiconductor device
CN115708204A (zh) 引线框和电子部件
JP5181537B2 (ja) モールドパッケージ
CN117199042A (zh) 引线框和电子部件
US20230056523A1 (en) Lead frame and electronic component
JP4651218B2 (ja) 半導体装置の製造方法
JP3891772B2 (ja) 半導体装置
JP4357519B2 (ja) 半導体装置
JP2005135938A (ja) 半導体装置およびその製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法
CN116982154A (zh) 半导体器件
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP2002246532A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination