CN107068643A - 引线架及其制造方法、半导体装置 - Google Patents

引线架及其制造方法、半导体装置 Download PDF

Info

Publication number
CN107068643A
CN107068643A CN201610821830.XA CN201610821830A CN107068643A CN 107068643 A CN107068643 A CN 107068643A CN 201610821830 A CN201610821830 A CN 201610821830A CN 107068643 A CN107068643 A CN 107068643A
Authority
CN
China
Prior art keywords
lead frame
jog
semiconductor device
lead
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610821830.XA
Other languages
English (en)
Other versions
CN107068643B (zh
Inventor
林真太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN107068643A publication Critical patent/CN107068643A/zh
Application granted granted Critical
Publication of CN107068643B publication Critical patent/CN107068643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具有引线架、安装在所述引线架上的半导体芯片、及对所述引线架和所述半导体芯片进行覆盖的密封树脂。在所述引线架的被所述密封树脂覆盖的被覆区域形成凹凸部。所述凹凸部的凹部的平面形状是直径为0.020mm以上且0.060mm以下的圆形或者是各顶点与直径为0.020mm以上且0.060mm以下的外接圆相交的多边形。在表面积为So的平坦面上形成凹凸部且该凹凸部的表面积为S的情况下的So和S的比率S/So为1.7以上。

Description

引线架及其制造方法、半导体装置
技术领域
本发明涉及一种引线架及其制造方法、半导体装置。
背景技术
在引线架上安装半导体芯片并由树脂进行密封的半导体装置是众所周知的。在这样的半导体装置中，工作时的发热会导致反复地发生膨胀和/或收缩，所以引线架和树脂的界面可能会发生剥离。因此，为了提高引线架和树脂的密着性，有时会在引线架的表面形成凹凸部(bump portion)。例如，通过对引线架表面进行化学处理就可形成这样的凹凸部。
专利文献1:(日本)特开2004－349497号公报
发明内容
然而，在通过对引线架表面进行化学处理以形成凹凸部的方法中，由于凹凸部比较微细，不能充分地扩大表面积，所以存在着难以获得所期待的密着性的情况。另外，例如还存在着对由铜所构成的引线架的表面进行化学处理以形成凹凸部，并在该凹凸部上再形成镀银膜的情况，但此时也存在着微细的凹凸部会被镀银膜所填埋，导致出现表面积比形成镀银膜之前还减少了的情况。在此情况下也不能获得所期待的密着性。
本发明是鉴于上述问题而提出的，其课题为提供一种半导体装置，其引线架表面所形成的凹凸部的表面积大于以往，据此可提高与树脂之间的密着性。
本半导体装置具有：引线架；安装在所述引线架上的半导体芯片；和对所述引线架和所述半导体芯片进行覆盖的密封树脂。在所述引线架的由所述密封树脂进行覆盖的被覆区域形成包括多个(本申请中，多个是指两个以上)凹部的凹凸部，所述凹凸部的所述凹部的平面形状是直径为0.020mm以上且0.060mm以下的圆形或者是各顶点都与直径为0.020mm以上且0.060mm以下的外接圆相交的多边形，在表面积为So的平坦面上形成所述凹凸部并且所述凹凸部的表面积为S的情况下的So和S的比率S/So为1.7以上。
根据所公开的技术，能够提供一种半导体装置，其引线架表面所形成的凹凸部的表面积大于以往，据此可提高与树脂之间的密着性。
附图说明
图1A～图1D是第1实施方式的半导体装置的例示图。
图2是对S比(S ratio)进行说明的图。
图3A～图3B是第1实施方式的半导体装置制造步骤的示例图(其1)。
图4A～图4D是第1实施方式的半导体装置制造步骤的示例图(其2)。
图5A～图5D是第1实施方式的半导体装置制造步骤的示例图(其3)。
图6A～图6D是第1实施方式的半导体装置制造步骤的示例图(其4)。
图7是第1实施方式的半导体装置制造步骤的示例图(其5)。
图8A～图8C是第1实施方式的半导体装置制造步骤的示例图(其6)。
图9是第2实施方式的半导体装置的示例截面图。
图10是对第2实施方式的引线架进行例示的部分平面图。
图11A～图11B是对杯剪切试验(cup shear test)的试验样品等进行说明的图。
图12是实施例1的杯剪切试验结果的示例图。
图13是实施例2的杯剪切试验结果的示例图。
图14是实施例3的杯剪切试验结果的示例图。
图15是上述半导体装置的另一示例截面图。
符号说明
1、2 半导体装置
10、10S、50S 引线架(lead Frame)
13 高密度凹凸部
11、51 芯片垫(die pad)
11x、12x 段差部(高低部)
12、52 引线(lead)
15 连接部
20 半导体芯片
30 金属线
40 树脂部
52i 内引线(inner lead)
52O 外引线(outer lead)
151 外框部
152、552 阻隔条(dam bar)
153、553 支撑条(support bar)
具体实施方式
下面参照附图对本发明的实施方式进行说明。需要说明的是，各图中存在着对相同的构成部分赋予了相同的符号并对重复说明进行了省略的情况。
〈第1实施方式〉
第1实施方式的半导体装置的结构
首先对第1实施方式的半导体装置的结构进行说明。图1是第1实施方式的半导体装置的示例图，图1的(a)是平面图，图1的(b)是沿图1的(a)的A－A线的截面图，图1的(c)是图1的(b)的B的部分的放大截面图，图1的(d)是图1的(b)的B的部分放大平面图。但是，在图1的(a)中，为了方便起见，对金属线30和树脂部40的图示进行了省略。另外，在图1的(d)中，为了方便起见，对半导体芯片20和树脂部40的图示也进行了省略。
参照图1，半导体装置1大致具有引线架10、半导体芯片20、金属线30(键合金线(bonding wire))和树脂部40(密封树脂)。半导体装置1是所谓的QFN(Quad Flat Non-leaded package(四侧无引脚扁平封装))型半导体装置。
需要说明的是，在本实施方式中，为了方便起见，将半导体装置1的半导体芯片20侧称为上侧或一侧，并将引线架10侧称为下侧或另一侧。另外，将各部位的半导体芯片20侧的面称为一个面或上面，并将引线架10侧的面称为另一个面或下面。但是，半导体装置1也可在上下颠倒的状态下进行使用或者也可按任意角度进行配置。另外，平面观察是指从引线架10的一个面的法线方向观察对象物，而平面形状则是指从引线架10的一个面的法线方向观察对象物时所看到的形状。
在半导体装置1中，引线架10具有用于安装半导体芯片20的芯片垫11(芯片安装部)、多个(本申请中，多个是指两个以上)引线12(端子部)和支撑条153。作为引线架10的材料例如可使用铜(Cu)或铜合金、42合金(Fe和Ni的合金)等。
引线12与芯片垫11电气分离，平面观察时，芯片垫11的周围按预定间距设置了多个引线12。但是，引线12并不一定设置在芯片垫11的周围的四个方向，例如，也可仅设置在芯片垫11的两侧。引线12的宽度例如可为0.2mm左右。引线12的间距例如可为0.4mm左右。
芯片垫11的下面的外周设置了段差部11x。换言之，芯片垫11的下面被形成为面积小于上面的面积。另外，在除了从树脂部40的侧面露出的一侧的引线12的下面的外周也设置了段差部12x。换言之，引线12的下面被形成为面积小于上面的面积。通过设置段差部11x和12x，用于构成树脂部40的树脂会流入段差部11x和12x的内部，这样就可防止芯片垫11和引线12从树脂部40脱落。
支撑条153是在使引线架10单片化之前对芯片垫11进行支撑的部件。需要说明的是，支撑条153的里面进行了半蚀刻(HalF Etching)，支撑条153的厚度与段差部11x和12x大致相同。所以，支撑条153的里面完全被树脂部40进行覆盖，不会从树脂部40露出。
半导体芯片20以面朝上(Face up)的状态安装在芯片垫11上。半导体芯片20的上面侧所形成的各电极端子藉由金线和/或铜线等金属线30与引线12的上面电气连接(引线键合(wire bonding))。
树脂部40对引线架10、半导体芯片20和金属线30进行密封。但是，芯片垫11的下面、引线12的下面和引线12的半导体装置1的外周缘部侧的侧面则从树脂部40露出。即，树脂部40以使芯片垫11和引线12的一部分露出的方式对半导体芯片20等进行了密封。引线12的从树脂部40露出的部分为外部连接端子。
芯片垫11的下面和引线12的下面与树脂部40的下面大致为同面。另外，引线12的半导体装置1的外周缘部侧的侧面与树脂部40的侧面也可大致为同面。作为树脂部40，例如可采用使环氧树脂含有填料(Filler)的所谓模压树脂(mold resin)等。
如图1的(c)和图1的(d)所示，引线架10的上面(芯片垫11的上面、引线12的上面和支撑条153的上面)设置了高密度凹凸部13。需要说明的是，设置了高密度凹凸部13的区域在图1的(a)中以类似梨皮的模样被进行了表示，在图1的(b)中则以波浪线被进行了表示。
芯片垫11的下面和侧面、引线12的下面和侧面、及段差部11x和12x上没有设置高密度凹凸部13。即，高密度凹凸部13没有形成在芯片垫11和引线12的从树脂部40露出的部分。在引线架10中，从树脂部40露出的面被形成为与形成了高密度凹凸部13的面相比较为平坦。
但是，这并不是必须的，例如，也可在从树脂部40露出的芯片垫11的下面和/或引线12的下面形成高密度凹凸部13。此时，尽管不会对与树脂部40之间的密着性起什么作用，但是由于在芯片垫11的下面和/或引线12的下面设置了焊料等接合材，所以具有可提高芯片垫11和/或引线12与接合材之间的密着性的效果。
另外，还可在段差部11x和/或段差部12x的下面(引线架10的里面的半蚀刻部分)形成高密度凹凸部13。此时，可进一步提高与树脂部40之间的密着性。
高密度凹凸部13是例如平面形状为大致圆形的微小凹部13’(微凹(dimple))高密度纵横排列的部分。高密度凹凸部13例如可排列为面心格子等格子状。需要说明的是，在图1的(c)中，高密度凹凸部13的各凹部的截面尽管被表示为矩形形状，但是实际上也可形成为凹部底面向下方弯曲的曲面状截面。
凹部的直径优选为0.0200～0.060mm，较佳为0.0200～0.040mm。凹部的间距优选为0.040～0.080mm。凹部的深度优选为引线架10的板厚的35～70％左右，例如可为0.010～0.050mm左右。
但是，在高密度凹凸部13中，凹部的平面形状也可不是大致圆形，例如可为六边形等的多边形。此时，多边形的外接圆的直径优选为0.0200～0.060mm，较佳为0.0200～0.040mm。多边形的外接圆的间距优选为0.040～0.08mm。
在凹部的直径和/或多边形的外接圆的直径小于0.0200mm或大于0.06mm的情况下，S比难以增加，与树脂部40之间的密着性不会提高。
需要说明的是，在本申请中，高密度凹凸部是指凹凸部的凹部的平面形状是直径为0.020mm以上且0.060mm以下的圆形或者是各顶点与直径为0.020mm以上且0.060mm以下的外接圆相交的多边形，并且，凹凸部的S比为1.7以上。这里，S比是指如图2所示的在表面积为So的平坦面上形成凹凸部并且该凹凸部的表面积为S的情况下的So和S的比率。即，S比＝S/So。
这样，通过设置高密度凹凸部13，由于与树脂部40接触的部分的表面积增加了，所以会产生固着效果(anchor eFFect)，进而可提高引线架10和树脂部40之间的密着性。其结果为可防止引线架10和树脂部40的界面剥离。需要说明的是，由于以往的凹凸部的S比为1～1.2左右，所以难以确保具有充分的密着性。
如上所述，作为引线架10的材料例如可使用铜(Cu)和/或铜合金、42合金(Fe和Ni的合金)等。另外，为了提高引线键合性等，还存在着在引线架10的上面等实施镀银(Ag)等被覆处理以生成镀膜11’的情况。镀银的厚度通常为2～6μm左右。这里需要说明的是，即使在实施了镀银的情况下，高密度凹凸部13也不会被平坦化，与实施镀银之前相比，仍可维持大致相同的S比。为此，即使在引线架10的上面等实施了镀银(Ag)的情况下，也可提高引线架10和树脂部40之间的密着性。
另外，即使在取代银膜以被覆(plating)方式形成了Au膜、Ni/Au膜(依次对Ni膜和Au膜进行了层叠的金属膜)、Ni/Pd/Au膜(依次对Ni膜、Pd膜和Au膜进行了层叠的金属膜)等的情况下，仍可提高引线架10和树脂部40之间的密着性。
需要说明的是，在本实施方式中，引线12的上面的与金属线30连接的区域也形成了高密度凹凸部13。但是，根据与金属线30的连接条件(引线键合的条件)的不同，不存在高密度凹凸部13的情况有时也为优选，在这种情况下，引线12的上面的与金属线30连接的区域也可不形成高密度凹凸部13。
第1实施方式的半导体装置的制造方法
接下来对第1实施方式的半导体装置的制造方法进行说明。图3～图8是第1实施方式的半导体装置的制造步骤的示例图。
首先，在图3所示的步骤中，准备预定形状的金属制板材10B。板材10B最终要沿虚线所示的切割线被进行切割以被单片化为各单片化区域C，成为多个引线架10(参照图1)的部件。作为板材10B的材料例如可使用铜(Cu)和/或铜合金、42合金等。板材10B的厚度例如可为100～200μm左右。需要说明的是，图3的(a)是平面图，图3的(b)是沿图3的(a)的A－A线的截面图。在图3的(a)的平面图中，为了方便起见，进行了与图3的(b)的截面图相对应的阴影处理(hatching)。
接下来，在图4所示的步骤中，在板材10B的上面形成感光性光阻(resist)300，并在板材10B的下面形成感光性光阻310。然后，对光阻300和310进行露光和显像，以在预定位置形成开口部300x和300y以及开口部310x。
开口部300x和310x是用于在板材10B上形成芯片垫11、引线12和支撑条153的开口部。另外，开口部300y是用于形成高密度凹凸部13的开口部，例如为纵横排列的多个圆形的开口。圆形开口的直径优选为0.0200～0.060mm，较佳为0.0200～0.040mm。圆形开口的间距优选为0.040～0.080mm。单片化区域C是安装了半导体芯片之后被树脂部40所覆盖的被覆区域。高密度凹凸部13形成在被覆区域的至少一部分的区域。
需要说明的是，图4示出了图3的一个单片化区域C，图4的(a)是平面图，图4的(b)是沿图4的(a)的A－A线的截面图，图4的(c)是图4的(b)的B的部分放大截面图，图4的(d)是图4的(b)的B的部分放大平面图。另外，在图4的(a)和图4的(d)中，为了方便起见，进行了与图4的(b)的截面图相对应的阴影处理。另外，设置了用于形成高密度凹凸部13的开口部300y的区域在图4的(a)中以类似梨皮的模样被进行了表示，而在图4的(b)中则以波浪线被进行了表示。下述的图5和图6中也同样。
接下来，在图5所示的步骤中，以光阻300和310作为蚀刻掩膜对板材10B进行蚀刻(例如，湿蚀刻)。在平面观察时开口部300x和310x形成为重复的部分，板材10B进行贯通。另外，在平面观察时仅形成了开口部310的部分(开口部310x比开口部300x大的部分)，仅对板材10B的下面侧进行了半蚀刻，以形成段差部11x和12x。另外，作为支撑条153的部分的下面从开口部310x露出，在该部分仅对板材10B的下面侧进行了半蚀刻，以形成厚度与段差部11x和12x大致相同的支撑条153。
另外，在形成了开口部300y的部分，蚀刻初期由于蚀刻液并不进入各圆形开口的周围(形成了光阻300的部分)，所以板材10B不被蚀刻。之后，从蚀刻中期开始至末期，蚀刻液从周围进入以进行腐蚀。其结果为，由于各圆形开口的周围与各圆形开口的内部相比蚀刻深度较浅，所以各圆形开口的内部与各圆形开口的周围相比较洼，变成平面形状为圆形的凹部，这样就可形成高密度凹凸部13。
据此，完成了引线架10S的制作。引线架10S包括作为引线架10的多个单片化区域C，各单片化区域C中形成了芯片垫11、多个引线12和支撑条153。
需要说明的是，在形成了开口部300y的区域，引线架10S的厚度与蚀刻前相比变薄。在开口部300y通过改变开口的平面形状和/或大小、间距，可形成具有各种各样的形状和/或深度的凹部的高密度凹凸部13。另外，在开口部300y通过改变开口的平面形状和/或大小、间距，可改变蚀刻量，据此可将引线架10S的厚度薄型化为任意厚度。
接下来，在图6所示的步骤中，对图5所示的光阻300和310进行除去。据此，可变为图7所示的平面形状的引线架10S。图7所示的引线架10S是作为引线架10的多个单片化区域C藉由连接部15进行了连接的结构。连接部15具有在引线架10S的外缘部形成为框架状的外框部151、在外框部151的内侧于各单片化区域C之间配置为格子状的阻隔条152、及在各单片化区域C内斜着配置的支撑条153。支撑条153的一端与外框部151或阻隔条152连接，另一端与芯片垫11的四角连接，以对芯片垫11进行支撑。在外框部151或阻隔条152的各单片化区域C侧以对芯片垫11进行包围的方式设置了多个引线12。
在图6和图7所示的步骤之后，也可在引线架10S的所要部分以被覆等方式形成Ag膜、Au膜、Ni/Au膜(依次对Ni膜和Au膜进行了层叠的金属膜)、Ni/Pd/Au膜(依次对Ni膜、Pd膜和Au膜进行了层叠的金属膜)等。例如，为了提高引线键合性，还可在引线12的上面实施镀银处理。
继续对半导体装置1的制作步骤进行说明。首先，在图8的(a)所示的步骤中，将半导体芯片20以面朝上(Face up)的状态安装在各单片化区域C的芯片垫11上。半导体芯片20例如可藉由芯片粘结薄膜(die attach Film)安装在芯片垫11上。此时，通过加热至预定温度可使芯片粘结薄膜硬化。
接下来，在图8的(b)所示的步骤中，将半导体芯片20的上面侧所形成的电极端子藉由金属线30与引线12电气连接。金属线30例如可通过引线键合与半导体芯片20的电极端子和引线12连接。
接下来，在图8的(c)所示的步骤中，形成对引线架10S、半导体芯片20和金属线30进行密封的树脂部40。作为树脂部40例如可使用使环氧树脂含有填料的所谓的模压树脂等。树脂部40例如可采用传递模压(transFer mold)法或直接模压(compression mold)法等形成。
需要说明的是，在形成树脂部40时，为了不使树脂流至引线架10S的下面，可在引线架10S的下面贴上保护胶带等。由于引线架10S的下面没有形成高密度凹凸部13，可在引线架10S的下面无间隙地贴上保护胶带等，进而可确实地防止树脂流至该处。
但是，由于只要确实地贴上保护胶带等即可，例如，也可仅使芯片垫11的下面的外周部为平坦面，并在其内侧形成高密度凹凸部13。此时，在完成了半导体装置1的制作后进行实装时，具有可提高芯片垫11的下面和芯片垫11的下面所设置的焊料等接合材之间的密着性的效果。
之后，沿切割线对图8的(c)所示的结构体进行切割，使其单片化为各单片化区域C，据此完成了多个半导体装置1(参照图1)的制作。切割例如可通过切割机(slicer)等来进行。
需要说明的是，半导体装置1可作为1个制品而进行出货，也可将图7所示的单片化前的引线架10S作为1个制品而进行出货。此时，作为制品获得了单片化前的引线架10S的厂家等，可通过实施图8所示的各步骤来制作多个半导体装置1。
这样，在引线架10S的制造步骤中，就可在对板材进行蚀刻以形成芯片垫11和/或引线12、支撑条153时所用的蚀刻掩膜上制作用于形成高密度凹凸部的预定图案。据此，可在与形成芯片垫11和/或引线12、支撑条153的步骤相同的步骤中形成高密度凹凸部13，这样就可使制造步骤高效化，并可降低制造成本。
另外，由于采用1个蚀刻掩膜就可同时形成芯片垫11、引线12、支撑条153和高密度凹凸部13，所以原则上来说这些部件不会发生位置偏差。因此可在芯片垫11、引线12和支撑条153的预期位置形成高密度凹凸部13。
需要说明的是，如以往那样，在与形成芯片垫11和/或引线12、支撑条153的蚀刻步骤不同的步骤中实施对表面进行粗化的蚀刻的方法中，制造步骤复杂进而导致成本上升，并且粗化区域的位置精度也较差。
〈第2实施方式〉
第2实施方式示出了QFP(Quad Flat Package)的例子。需要说明的是，在第2实施方式中也存在着对与上述实施方式相同的构成部分的说明进行了省略的情况。
图9是第2实施方式的半导体装置的示例截面图。参照图9，半导体装置2大致具有引线架50、半导体芯片20、金属线30(键合金线)和树脂部40。半导体装置2是所谓的QFP型半导体装置。
在半导体装置2中，引线架50具有用于安装半导体芯片20的芯片垫51(芯片安装部)、多个引线52(端子部)和支撑条553(参照图10)。引线架50的材料例如可与引线架10同样。
引线52具有内引线52i和外引线52O。内引线52i的上面藉由金属线30与半导体芯片20的上面侧所形成的各电极端子电气连接(引线键合)。内引线52i被树脂部40密封。外引线52O从内引线52i延伸并从树脂部40露出。另外，外引线52O在树脂部40的外部进行弯曲并藉由焊料等与外部配线连接。需要说明的是，与第1实施方式不同的是芯片垫51的下面不从树脂部40露出。
在半导体装置2中，由波浪线所示的芯片垫51的上面和下面、内引线52i的上面和下面、以及支撑条553的上面和下面形成了与图1的(b)和图1的(c)同样的高密度凹凸部13。据此，由于与树脂部40接触的部分的表面积增加了，所以会产生固着效果，进而可提高引线架50和树脂部40之间的密着性。其结果为可防止引线架50和树脂部40的界面剥离。
制作半导体装置2时，例如可如图10所示在内引线52i的外侧使用藉由阻隔条552而设置了外引线52O的引线架50S。当然，也可与图7同样地，构成为将多个图10所示的结构进行了连接的结构。另外，引线架50S可藉由与制作引线架10S同样的步骤来进行制作。
制作半导体装置2的基本步骤尽管与制作半导体装置1时相同，但是需要有对外引线52O等进行弯折的弯折步骤。另外，在半导体装置2的情况下，由树脂部40进行密封的区域为单片化区域C内的区域D。所以，在图10的引线架50S中，区域D内的芯片垫51的上面、内引线52i的上面和支撑条553的上面都设置了高密度凹凸部(图10的由类似梨皮模样所示的部分)。另外，尽管没有图示，但是区域D内的芯片垫51的下面、内引线52i的下面和支撑条553的下面也都设置了高密度凹凸部。
需要说明的是，图9中尽管示出了芯片垫51的下面没有从树脂部40露出的例子，但是与半导体装置1(QFN型半导体装置)同样地，也可使芯片垫51的下面从树脂部40露出。此时，可在芯片垫51的下面侧设置相当于段差部11x的段差部。另外，在从树脂部40露出的芯片垫51的下面也可不形成高密度凹凸部13。
〈实施例1〉
首先制作了图11所示的试验样品。具体而言，在由铜构成的平坦的金属板即引线架材100的上面，形成了凹部的平面形状是直径为0.020mm以上且0.060mm以下的圆形的凹凸部。然后，不对凹凸部的表面实施任何被覆(plating)处理，而仅在凹凸部上按照表1所示的制作条件形成了树脂杯(cup)140。需要说明的是，针对6个种类的S比，分别制作了6个试验样品，并进行了6次测定。这里，S比＝1为没有形成凹凸部的试验样品(比较例：以往的样品)。另外，求S比时的表面积的测定是通过使用3维测定激光显微镜(Olympus公式制LEXTOLS4100)进行的。
需要说明的是，如表1所示，作为热历史，在氮气环境气体中将试验样品置于175℃的温度下一个小时，之后，在大气中将其置于230℃的温度下10分钟，据此对该试验样品进行了加热。该热历史是假设了从引线架至半导体装置的制作步骤中的在由树脂部对半导体芯片等进行密封前所进行的半导体芯片安装步骤(芯片粘结步骤)和引线键合步骤中的加热的热历史。
表1
树脂的种类 环氧类树脂
高度h 3mm
底面直径d1 3.568mm
上面直径d2 3mm
表面积 10.2mm2
热历史 175℃×1h(N2)+230℃×10min
树脂的硬化条件 175℃×6h(空气)
即，藉由在这些步骤中进行加热，存在着不少引线架氧化所导致的对树脂部和引线架之间的密着力的影响。为此，在本试验中，也是在对试验样品的引线架材100施加了相当于实际芯片粘结步骤和引线键合步骤的加热的热历史之后再形成树脂杯14。据此，可获得高可信度的试验结果。
接下来，按照SEMI标准规格G69－0996所规定的步骤进行了杯剪切试验。具体而言，将测量仪(gauge)(图中未示)按在各试验样品的树脂杯140上以使其沿图11的(b)的箭头方向移动，据此对剪切强度进行了测定。试验是在室温(约25℃)下测量仪的高度为20μm、速度为200μm/秒的条件下进行的。
结果示于图12。由图12可知，比较例的试验样品(S比＝1)的剪切强度平均值为13(KGF)左右，而S比为1.8以上的试验样品的剪切强度平均值为17(KGF)以上。即可知，S比为1.8以上时，与以往相比，可大幅度地提高引线架和树脂之间的密着性。需要说明的是，如果S比为2.5左右，则剪切强度的上升会饱和，其原因在于，引线架和树脂的界面剥离之前，树脂的一部分发生了剥离(即，发生了破坏)。
〈实施例2〉
除了在由铜构成的引线架材100的上面形成与实施例1同样的凹凸部，然后对凹凸部的表面进行镀银，并在实施了镀银后的凹凸部上形成了树脂杯140之外，均与实施例1相同，并进行了杯剪切试验。需要说明的是，镀银膜的厚度为大约6μm。
结果示于图13。由图13可知，比较例的试验样品(S比＝1)的剪切强度平均值为13(KGF)左右，而S比为1.7以上的试验样品的剪切强度平均值为17(KGF)以上。即可知，S比为1.7以上时，与以往相比，可大幅度地提高引线架上所形成的镀银膜和树脂之间的密着性。
〈实施例3〉
除了在由铜构成的引线架材100的上面形成与实施例1同样的凹凸部，然后在凹凸部的表面进行镀Ni/Pd/Au处理，并在实施了镀Ni/Pd/Au处理后的凹凸部上形成了树脂杯140之外，均与实施例1相同，并进行了杯剪切试验。
需要说明的是，镀Ni/Pd/Au是指在引线架材100的上面依次进行镀镍膜、镀钯膜和镀金膜的层叠。在本实施例中，镀镍膜的厚度大约为0.8μm，镀钯膜的厚度大约为0.03μm，镀金膜的厚度大约为0.006μm。
结果示于图14。由图14可知，比较例的试验样品(S比＝1)的剪切强度平均值为6(KGF)左右，而S比为1.8以上的试验样品的剪切强度平均值为17(KGF)以上。即可知，S比为1.8以上时，与以往相比，可大幅度提高引线架上所形成的镀Ni/Pd/Au膜和树脂之间的密着性。
〈实施例的总结〉
通过在由铜构成的引线架的上面形成凹部的平面形状是直径为0.020mm以上且0.060mm以下的圆形并且S比为1.7以上的凹凸部、即、高密度凹凸部，可增加与树脂部接触的部分的表面积。为此，会产生固着效果，进而可提高引线架和树脂部之间的密着性。
另外，高密度凹凸部即使在实施了镀银或镀Ni/Pd/Au的处理后也能维持一定以上的S比，为此，在进行了这样的被覆后的表面形成了树脂部的情况下，也可提高引线架和树脂部之间的密着性。
另外，S比为1.7～2.5左右是较佳的可使用范围，从密着力的提高效果和/或密着力的提高会饱和的角度来看，S比的更好的范围为1.8～2.0左右。
需要说明的是，在凹凸部的凹部的平面形状是各顶点都与直径为0.020mm以上且0.060mm以下的外接圆相交的多边形的情况下，也确认到了同样的效果。
以上对较佳实施方式等进行了详细说明，但本发明并不限定于上述实施方式等，在权利要求书所记载的范围还可对上述实施方式等进行各种各样的变形和置换。
例如，在上述实施方式中，尽管以QFN型和QFP型的引线架为例进行了说明，但是本发明也可应用于其他类型的引线架。作为其他类型的一例，可列举出LOC(Lead On Chip)型。
另外，在上述实施方式中，尽管示出了QFN型引线架具有芯片垫的例子，然而在QFN型引线架中也存在着不设置芯片垫的情况。本发明也可应用于此情况。
另外，如图15所示，半导体芯片20也可采用芯片倒装(Flip-chip)方式安装在引线架10上。图15是上述半导体装置的另一示例截面图。在此情况下，引线架10可仅包括引线12。半导体芯片20的电极端子藉由连接端子54与引线12的上表面连接。连接端子54可为焊料凸块(solder bump)、金凸块(gold bump)、铜凸块(copper bump)等。高密度凹凸部13可形成在引线12(引线架10)的与连接端子54连接的连接区域。此情况下也可对引线12的上表面实施类似镀银那样的处理以形成镀膜11’。
基于上述，本发明提供了一种半导体装置，包括：引线架；半导体芯片，安装在所述引线架上；和密封树脂，覆盖所述引线架和所述半导体芯片。其中，在所述引线架的被所述密封树脂覆盖的被覆部分形成包括多个凹部的凹凸部。其中，所述多个凹部的每一个的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆，其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。
另外，所述引线架的从所述密封树脂露出的部分为平坦面。
另外，所述半导体装置还包括：金属线，连接所述引线架和所述半导体芯片。其中，在所述引线架的与所述金属线连接的部分形成所述凹凸部。
另外，所述半导体装置还包括：镀膜，形成在所述引线架的所述凹凸部上。其中，形成有所述镀膜的所述凹凸部的所述比率S/So为1.7以上。
另外，所述的半导体装置还包括：连接端子，对所述引线架和所述半导体芯片进行连接。其中，所述凹凸部形成在所述引线架的与所述连接端子连接的连接区域。
本发明还提供一种引线架，包括：被覆部分，由密封树脂覆盖。其中，在所述被覆部分形成包括多个凹部的凹凸部。其中，所述多个凹部的每一个的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆。其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。
另外，所述引线架还包括：连接部分，与金属线连接。其中，在与所述金属线连接的所述连接部分上形成所述凹凸部。
另外，所述引线架还包括：镀膜。其中，形成有所述镀膜的所述凹凸部的所述比率S/So为1.7以上。
另外，所述引线架还包括：连接区域，与连接端子连接。其中，所述凹凸部形成在所述连接区域。
本发明还提供一种引线架的制造方法，具有：对金属制的板材进行蚀刻以形成引线架的步骤；和在所述引线架的由密封树脂覆盖的被覆部分形成包括多个凹部的凹凸部的步骤。其中，所述多个凹部的每一个的平面形状是直径为0.020mm以上且0.060mm以下的圆形或者是各顶点都与直径为0.020mm以上且0.060mm以下的外接圆相交的多边形。其中，在表面积为So的平坦面上形成所述凹凸部，并且所述凹凸部的表面积为S的情况下的So和S的比率S/So为1.7以上。
另外，形成所述引线架的步骤和形成所述凹凸部的步骤为同一步骤，所述引线架和所述凹凸部均采用同一蚀刻掩膜并通过蚀刻而形成。

Claims (11)

1.一种半导体装置，包括：
引线架；
半导体芯片，安装在所述引线架上；和
密封树脂，覆盖所述引线架和所述半导体芯片，
其中，在所述引线架的被所述密封树脂覆盖的被覆部分形成包括多个凹部的凹凸部，
其中，所述多个凹部中的每个凹部的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆，
其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。
2.如权利要求1所述的半导体装置，其中：
所述引线架的从所述密封树脂露出的部分为平坦面。
3.如权利要求1所述的半导体装置，还包括：
金属线，连接所述引线架和所述半导体芯片，
其中，在所述引线架的与所述金属线连接的部分形成所述凹凸部。
4.如权利要求1所述的半导体装置，还包括：
镀膜，形成在所述引线架的所述凹凸部上，
其中，形成有所述镀膜的所述凹凸部的所述比率S/So为1.7以上。
5.如权利要求1所述的半导体装置，还包括：
连接端子，对所述引线架和所述半导体芯片进行连接，
其中，所述凹凸部形成在所述引线架的与所述连接端子连接的连接区域。
6.一种引线架，包括：
被覆部分，由密封树脂覆盖，
其中，在所述被覆部分形成包括多个凹部的凹凸部，
其中，所述多个凹部中的每个凹部的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆，
其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。
7.如权利要求6所述的引线架，还包括：
连接部分，与金属线连接，
其中，在与所述金属线连接的所述连接部分上形成所述凹凸部。
8.如权利要求6所述的引线架，还包括：
镀膜，
其中，形成有所述镀膜的所述凹凸部的所述比率S/So为1.7以上。
9.如权利要求6所述的引线架，还包括：
连接区域，与连接端子连接，
其中，所述凹凸部形成在所述连接区域。
10.一种引线架的制造方法，包括：
对金属制的板材进行蚀刻以形成引线架的步骤；和
在所述引线架的由密封树脂覆盖的被覆部分形成包括多个凹部的凹凸部的步骤，
其中，所述多个凹部中的每个凹部的平面形状是圆形或多边形，该圆形的直径为0.020mm以上且0.060mm以下，该多边形定义一个直径为0.020mm以上且0.060mm以下的外接圆，
其中，比率S/So为1.7以上，这里S是表面积为So的平坦面上所形成的所述凹凸部的表面积。
11.如权利要求10所述的引线架的制造方法，其中：
形成所述引线架的步骤和形成所述凹凸部的步骤为同一步骤，
所述引线架和所述凹凸部都采用同一蚀刻掩膜并通过蚀刻而形成。
CN201610821830.XA 2015-10-16 2016-09-13 引线架及其制造方法、半导体装置 Active CN107068643B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-205027 2015-10-16
JP2015205027A JP6650723B2 (ja) 2015-10-16 2015-10-16 リードフレーム及びその製造方法、半導体装置

Publications (2)

Publication Number Publication Date
CN107068643A true CN107068643A (zh) 2017-08-18
CN107068643B CN107068643B (zh) 2021-12-14

Family

ID=58524242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610821830.XA Active CN107068643B (zh) 2015-10-16 2016-09-13 引线架及其制造方法、半导体装置

Country Status (4)

Country Link
US (1) US9831158B2 (zh)
JP (1) JP6650723B2 (zh)
CN (1) CN107068643B (zh)
TW (1) TWI725051B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524389A (zh) * 2017-09-19 2019-03-26 东芝存储器株式会社 半导体装置
JP2019207905A (ja) * 2018-05-28 2019-12-05 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ
CN110622304A (zh) * 2017-06-02 2019-12-27 株式会社三井高科技 引线框架、引线框架的制造方法和半导体装置的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
WO2018074035A1 (ja) * 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
KR101862705B1 (ko) * 2017-09-29 2018-05-30 제엠제코(주) 음각 패턴이 형성된 반도체 패키지용 클립, 리드프레임 및 이를 포함하는 반도체 패키지
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
US20190206770A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit package with lead lock
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US10998256B2 (en) 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
JP7163896B2 (ja) * 2019-10-28 2022-11-01 トヨタ自動車株式会社 半導体装置
JP7494107B2 (ja) 2020-12-28 2024-06-03 新光電気工業株式会社 リードフレーム、リードフレームの製造方法及び半導体装置
US11930590B2 (en) * 2020-12-31 2024-03-12 Texas Instruments Incorporated Stress relief for flip-chip packaged devices
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079961B2 (ja) * 1988-05-25 1995-02-01 三菱電機株式会社 樹脂封止形半導体装置
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
CN1355668A (zh) * 2000-10-31 2002-06-26 W.C.贺利氏股份有限两合公司 制造金属支承框架的方法,金属支承框架及其应用
US7205180B1 (en) * 2003-07-19 2007-04-17 Ns Electronics Bangkok (1993) Ltd. Process of fabricating semiconductor packages using leadframes roughened with chemical etchant
CN101164165A (zh) * 2005-04-26 2008-04-16 大日本印刷株式会社 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法
CN103515261A (zh) * 2012-06-27 2014-01-15 瑞萨电子株式会社 用于制造半导体器件的方法和半导体器件
JP2014044980A (ja) * 2012-08-24 2014-03-13 Dainippon Printing Co Ltd 半導体装置製造用リードフレーム及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH06268142A (ja) * 1993-03-16 1994-09-22 Fujitsu Ltd 半導体装置
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JPWO2007061112A1 (ja) * 2005-11-28 2009-05-07 大日本印刷株式会社 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
TWI381549B (zh) * 2008-04-28 2013-01-01 Lextar Electronics Corp 發光二極體封裝
CN102144189B (zh) * 2008-09-04 2015-06-10 旭化成电子材料株式会社 感光性树脂组合物、层压体、抗蚀图案形成方法以及导体图案、印刷电路板的制造方法
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8749074B2 (en) * 2009-11-30 2014-06-10 Micron Technology, Inc. Package including an interposer having at least one topological feature
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079961B2 (ja) * 1988-05-25 1995-02-01 三菱電機株式会社 樹脂封止形半導体装置
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
CN1355668A (zh) * 2000-10-31 2002-06-26 W.C.贺利氏股份有限两合公司 制造金属支承框架的方法,金属支承框架及其应用
US7205180B1 (en) * 2003-07-19 2007-04-17 Ns Electronics Bangkok (1993) Ltd. Process of fabricating semiconductor packages using leadframes roughened with chemical etchant
CN101164165A (zh) * 2005-04-26 2008-04-16 大日本印刷株式会社 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法
CN103515261A (zh) * 2012-06-27 2014-01-15 瑞萨电子株式会社 用于制造半导体器件的方法和半导体器件
JP2014044980A (ja) * 2012-08-24 2014-03-13 Dainippon Printing Co Ltd 半導体装置製造用リードフレーム及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622304A (zh) * 2017-06-02 2019-12-27 株式会社三井高科技 引线框架、引线框架的制造方法和半导体装置的制造方法
CN110622304B (zh) * 2017-06-02 2023-07-14 株式会社三井高科技 引线框架、引线框架的制造方法和半导体装置的制造方法
CN109524389A (zh) * 2017-09-19 2019-03-26 东芝存储器株式会社 半导体装置
JP2019207905A (ja) * 2018-05-28 2019-12-05 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ
JP7032239B2 (ja) 2018-05-28 2022-03-08 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ

Also Published As

Publication number Publication date
CN107068643B (zh) 2021-12-14
US9831158B2 (en) 2017-11-28
JP6650723B2 (ja) 2020-02-19
TWI725051B (zh) 2021-04-21
US20170110389A1 (en) 2017-04-20
JP2017076764A (ja) 2017-04-20
TW201725675A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
CN107068643A (zh) 引线架及其制造方法、半导体装置
CN106981470A (zh) 引线架及其制造方法
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US8184453B1 (en) Increased capacity semiconductor package
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
JP6370071B2 (ja) 半導体装置及びその製造方法
JP6002461B2 (ja) 半導体装置および電子デバイス
CN105261605B (zh) 引线框架、半导体装置以及引线框架的制造方法
JPH11354705A (ja) 半導体装置及び半導体装置の製造方法
JP6284397B2 (ja) 半導体装置及びその製造方法
CN106876359A (zh) 引线架及其制造方法、半导体装置
CN106847782B (zh) 半导体装置及其制造方法、引线框架及其制造方法
JP2009038145A (ja) リード端子型半導体装置
TWI274406B (en) Dual gauge leadframe
JP6815217B2 (ja) 半導体装置
US20220208660A1 (en) Electronic package with surface contact wire extensions
JP4400492B2 (ja) 電子装置
JP6774531B2 (ja) リードフレーム及びその製造方法
TWI761105B (zh) 半導體封裝結構及導線架
JP2009231322A (ja) 半導体装置の製造方法
JP2017183623A (ja) 半導体装置および半導体装置の製造方法
JPS6088447A (ja) 半導体装置プラスチツク型チツプキヤリアパツケ−ジの製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant