JPH06268142A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06268142A
JPH06268142A JP5056155A JP5615593A JPH06268142A JP H06268142 A JPH06268142 A JP H06268142A JP 5056155 A JP5056155 A JP 5056155A JP 5615593 A JP5615593 A JP 5615593A JP H06268142 A JPH06268142 A JP H06268142A
Authority
JP
Japan
Prior art keywords
support bar
heat dissipation
package
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5056155A
Other languages
English (en)
Inventor
Yukio Saigo
幸生 西郷
Rikuro Sono
陸郎 薗
Koji Saito
浩治 斎藤
Kazuto Tsuji
和人 辻
Kiyomi Hayashi
清海 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP5056155A priority Critical patent/JPH06268142A/ja
Publication of JPH06268142A publication Critical patent/JPH06268142A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップを樹脂パッケージ内に封止した
構造の半導体チップに関し、十分な放熱性が得られ、か
つ、ファインピッチ化が可能な半導体装置を提供するこ
とを目的とする。 【構成】 半導体チップ1が搭載されたダイパッド2の
四隅を保持する放熱用サポートバー3を隣接するリード
4を連結することにより幅広に形成し、その表面の一部
をパッケージ8より外方に露出させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特
に、半導体チップを樹脂パッケージ内に封止した構造の
半導体装置に関する。
【0002】近年、半導体装置にはコストダウンを目的
として、従来セラミックパッケージに搭載していた消費
電力の大きい半導体チップをプラスチックモールドパッ
ケージに搭載することが要求されている。また、半導体
装置にはコストダウンだけでなく、高密度実装も要求さ
れている。
【0003】このため、パッケージの放熱性を良くする
と共にリードフレームのファインピッチ化を行なう必要
がある。
【0004】
【従来の技術】従来のプラスチックモールドパッケージ
においては消費電力の大きい半導体チップを搭載する時
にはパッケージの放熱性を良くする手段として、特開昭
59−47750号や特開昭59−125058号が知
られている。また、その応用例として特開平3−250
653号及び特開平3−286558号が知られてい
る。
【0005】特開昭59−47750号は図13に示す
ようにパッケージ30の辺の中央部にサポートバー31
を配置し、このサポートバー31を幅広としてパッケー
ジ30より突出させることにより放熱性を得ていた。
【0006】また、特開昭61−125058号は図1
4に示すようにパッケージ32の辺の中央部にサポート
バー33を配置し、そのサポートバー33の先端部34
を隣接する接続用リード35とほぼ同一形状として、そ
の先端部34を接続用リード35と同じように基板等へ
実装することにより放熱性を得ていた。
【0007】特開平3−250653号、及び、特開平
3−286558号は図15に示すように放熱フィンリ
ード36をパッケージ37の四隅に配置した構成で、放
熱フィンリード36にはヒートシンク38が係合孔36
aにより結合されていた。
【0008】
【発明が解決しようとする課題】しかるに、従来の半導
体装置である特開昭59−47750号はリードと放熱
片の形状が異なるためリードフレームとの切断を行なう
アセンブリ工程において、切断型を新設する必要があ
り、コストアップにつながっていた。
【0009】また、特開昭59−47750号及び特開
昭61−125058号は共に通常のプラスチックモー
ルドパッケージに比べれば放熱性は得られるものの、セ
ラミックパッケージなどに搭載されていた消費電力が大
きい半導体チップを搭載するには十分な放熱性を得られ
ない。例えば、特開昭61−125058号において、
0.5 ミリピッチ、144ピン(20×20×3.35)のQ
FPで消費電力1.3 Wの時、パッケージ熱抵抗45℃/
Wの要求に対してリードフレーム材質を銅合金にしてシ
ュミレーションした結果、47℃/Wとなり十分な放熱
性が得られない結果となった。
【0010】すなわち、パッケージの辺の中央部に放熱
片を形成すると、ダイパッドからパッケージ外部までの
距離が短いため、放熱片の表面積が十分に確保できず、
放熱性が不十分になってしまう。また、パッケージの片
の中央部に放熱片を形成すると、その部分は接続用リー
ド形成することができず、ファインピッチ化が困難とな
る等の問題点があった。さらに、特開平3−25065
3号、特開平3−286558号では放熱性の不十分な
分をヒートシンク38により補う構成であったため、コ
ストアップとなり、コスト低下が計れない等の問題点が
あった。
【0011】本発明は上記の点に鑑みてなされたもの
で、安価に十分な放熱性が得られ、かつ、ファインピッ
チ化が容易に行ない得る可能な半導体装置を提供するこ
とを目的とする。
【0012】
【課題を解決するための手段】本発明は、サポートバー
により四隅が保持されたダイパッド上に半導体チップを
搭載し、該半導体チップをダイパッドの周辺に配設され
たリードと接続し、リードの一部を外部に延出させて樹
脂封止してなる半導体装置において、前記サポートバー
は隣接するリードを一体的に直結することにより幅広に
形成され、サポートバーに直結されたリードとサポート
バーの表面の一部が外部に露出させてなる。
【0013】
【作用】隣接するリードを一体的に直結することにより
幅広に形成されると共にサポートバーに直結されたリー
ドとサポートバーの表面の一部を外部に露出することに
よりサポートバーの表面積を大きく確保できると共にサ
ポートバーから直接外部に熱を放散させることができる
ため、良好な放熱性が得られる。
【0014】また、サポートバーはダイパッドの四隅を
保持する構成であるため、ダイパッド辺部分に接続用リ
ードを配置でき、ファインピッチ化が可能となる。
【0015】
【実施例】図1に本発明の第1実施例の構成図を示す。
本実施例はTPQ(Test Pad Quad flat package)に適
用した例を説明する。半導体チップ1は通常セラミック
パッケージに搭載される消費電力の大きいチップで、ダ
イパッド2上に接着剤により固着される。
【0016】ダイパッド2は銅系合金、42アロイ等よ
りなり、その四隅が放熱用サポートバー3により保持さ
れている。放熱用サポートバー3はダイパッド2と同様
に銅系合金、鉄−ニッケル合金の42アロイ等よりな
り、ダイパッド2と一体に形成されダイパッド2と同一
面から一旦上方向に折曲された後、再びその表面は水平
となるように折曲され、ダイパッド2とは段差が設けら
れ、その表面が半導体チップ1の表面と略一致するよう
に構成されている。
【0017】また、放熱用サポートバー3は隣接するリ
ード4のインナリードを平板状に連結してなり、ダイパ
ッド2との接合部分から外方に向かって扇状に拡幅した
形状をなす。放熱用サポートバー3の外方には放熱用サ
ポートバー3として連結されたリード4のインナリード
に連結する放熱用のアウタリード4aが延出する。
【0018】上記放熱用サポートバー3で保持されたダ
イパッド2の周囲には接続用リード5がその表面が放熱
用サポートバー3の表面と略一致するように配設され
る。接続用リード5はダイパッド2と同様に銅系合金、
鉄−ニッケル系合金の42アロイ等よりなり、インナリ
ード5aは絶縁性のリード固定用テープ6により放熱用
サポートバー3と共に所定の位置に位置決めされ、ワイ
ヤ7により半導体チップ1と接続されている。
【0019】放熱用サポートバー3及び接続用リード5
の一部、半導体チップ1,ダイパッド2は樹脂製のパッ
ケージ8内に封入される。
【0020】パッケージ8は放熱用サポートバー3及び
接続用リード5を境界として上部パッケージ8a及び下
部パッケージ8bに分割される。
【0021】上部パッケージ8aの一辺の長さaは下部
パッケージ8bの一辺の長さbより若干(400μm 以
上)小さく構成されていて、上部パッケージ8aと下部
パッケージ8bとで段差が形成されるように構成されて
いる。
【0022】このとき、上部パッケージ8aと下部パッ
ケージ8bとは放熱用ポートバー3及び接続用リード5
を境界に上下に分割されているため、段差となる下部パ
ッケージ8b外縁部上面からは接続用リード5のインナ
リード5b及び放熱用サポートバー3の表面の一部が外
部に露出する。
【0023】接続用リード5のインナリード5bのパッ
ケージ8からの露出部分には検査装置の接触子との接続
用テストパッド5cが形成される。接続用テストパッド
5cは隣り合うリードで、ずれて配置されるように接続
用リード5に一体的に形成されている。
【0024】このため、接続用リード5がファインピッ
チ化された場合でも隣接するリード間の距離は十分に保
持しつつ、十分なパッド面積が確保でき、自動検査装置
により確実に検査を行ない得る。
【0025】また、パッケージ8より外方に延出する接
続用リード5のアウタリード5a及びサポートバー3に
連結されたリード4のアウタリード4aは共に一旦下方
に折曲された後、再び水平方向に折曲され、いわゆるガ
ルウイング状に折曲され、表面実装されるべく構成され
ている。
【0026】半導体装置をプリント基板等に実装する場
合には接続用リード5のアウタリード5a及びサポート
バー3に連結されたリード4のアウタリード4aは共に
プリント基板に半田付けされる。
【0027】次に本実施例の動作を説明する。半導体チ
ップ1で発生した熱はパッケージ8を介して外部に放散
されるが、半導体チップ1の消費電力は大きいため、こ
れだけでは不十分である。本実施例では半導体チップ1
で発生した熱をパッケージ8を介して外部に放散する
他、ダイパッド2を介して放熱用サポートバー3に伝搬
させ、放熱用サポートバー3及び、これに連結されたリ
ード4より放散させている。
【0028】このとき、放熱用サポートバー3はリード
4のインナリードを平板状に連結することにより外方に
向かって扇状に拡幅された形状をなし、その表面積を十
分に確保されていると共にその外周の表面の一部がパッ
ケージ8より外部に露出し、放熱用サポートバー3より
直接的に熱を放散させることができるため、熱放散性が
非常に良好なものとなっている。
【0029】また、放熱用サポートバー3はリード4と
連結され、リード4に熱を伝搬する。リード4はリード
4から直接的に熱を放散すると共にリード4を介してプ
リント基板等に伝搬させ、熱を放散される。このため、
放熱用サポートバー3による熱の放散に加えリード4に
よる熱放散により十分な熱放散性を確保し得る。
【0030】例えば、0.5 ミリピッチ、144ピン(2
0×20×3.35)のQFP型半導体装置において、消費
電力1.3 Wの時、パッケージ熱抵抗45℃/Wの要求に
対し、リードフレーム材質を銅合金でシミュレーション
した結果43℃/Wという十分な結果が得られる。
【0031】また、放熱用サポートバー3は全体が幅広
に形成されているため、放熱用サポートバー3のどの部
分でもリード固定用テープ6の接着性が良好となる。
【0032】図2及び図3にリード固定用テープの接着
方法の変形例を示す。
【0033】図2はリード固定用テープ9を辺毎に接着
したもので、リード固定用テープ9は直線状でよいた
め、リード固定用テープ9を特殊形状に加工する必要が
なくなると共にリード固定用テープ9の接着を容易に行
なえる。
【0034】このとき、放熱用サポートバー3は幅広に
形成されているため、リード固定用テープ9は図2
(A)に示す位置でも、図2(B)に示す位置でも放熱
用サポートバー3のどの位置でも図2中、斜線で示すよ
うに十分な接着面積が得られ、リード固定用テープ9を
放熱用サポートバー3に確実に固定できる。
【0035】図3はリード固定用テープ10が全辺又は
2辺毎で一体に形成し、その角部を直角に形成したもの
で図1に示すリード固定用テープ6よりは加工性が良好
となっており、接着は容易に行ない得る。
【0036】本実施例によれば、放熱用サポートバー3
は幅広に形成されているため、図3に斜線で示すような
十分な接着面積が得られ、リード固定用テープ10を放
熱用サポートバー3に確実に固定できる。また、リード
固定用テープ10を放熱用サポートバー3のどの位置に
接着させても十分な接着面積が得られる。
【0037】このように、本実施例によれば、放熱用サ
ポートバー3を幅広に形成することによりリード固定用
テープの形状や、その接着位置によらず十分な接着が行
なえ、装置に合ったリード固定用テープの接着が可能と
なる。
【0038】図4に本発明の第1実施例の放熱用サポー
トバー3の第1変形例を示す。同図中、図1と同一構成
部分には同一符号を付す。
【0039】本変形例は放熱用サポートバー3のパッケ
ージ8内に収容される部分に小円形の穴11を複数形成
してなる。穴11を形成することによりパッケージ8の
成形時に樹脂の流動性が向上するため、樹脂の封入が良
好となり、パッケージ8に空気等が混入することがなく
なる。従って、パッケージ8の破損等が生じにくくな
る。
【0040】また、穴11に樹脂が封入することにより
アンカー効果によりパッケージ8と放熱用サポートバー
3との結合性が向上するため、パッケージ8の強度を向
上することができる。
【0041】図5に本発明の第1実施例の放熱用サポー
トバー3の第2変形例を示す。同図中、図1と同一構成
部分には同一符号を付し、その説明は省略する。
【0042】本変形例は放熱用サポートバー3のパッケ
ージ8内に収容される部分に樹脂の流動方向に延在する
長穴12を形成してなる。長穴12によりパッケージ8
との結合性を向上させることができると共に長穴12は
パッケージ8成形時の樹脂封入方向に延在するため、樹
脂の流動性が良好で、パッケージ8内への空気等の混入
を最小限とすることができる。従って、パッケージ8に
破損等が生じにくくできる。
【0043】図6に本発明の第1実施例の放熱用サポー
トバー3の第3変形例の構成図を示す。同図中、図1と
同一構成部分には同一符号を付し、その説明は省略す
る。
【0044】本変形例は放熱用サポートバー3のパッケ
ージ8に収容される部分に貫通穴13,14,15を形
成してなる。貫通穴13はリード固定用テープ6をよけ
て形成される。以上の構成により第1及び第2変形例と
同様な効果が得られると共にリード固定用テープ6と放
熱用サポートバー3の接着性を向上させ得る。
【0045】図7に本発明の第1実施例の放熱用サポー
トバー3の第5変形例の構成図を示す。同図中、図6と
同一構成部分には同一符号を付す。
【0046】本変形例は第4変形例の隣接する2つの貫
通穴14,15を1つの貫通穴16で構成したもので第
4変形例と同じ効果を奏すると共に、2つの貫通穴1
4,15に代え1つの貫通穴16を形成すればよいた
め、第4変形例に比べ、加工が容易となる。
【0047】図8に本発明の第1実施例の放熱用サポー
トバー3の第6変形例の構成図を示す。同図中、図1と
同一構成部分には同一符号を付す。
【0048】本変形例は放熱用サポートバー3のパッケ
ージ8に収容される部分に円形の複数の溝17を形成し
てなる。溝17は放熱用サポートバー3の表面又は/及
び裏面にハーフエッチングを施すことにより形成され
る。
【0049】溝17により放熱用サポートバー3の第1
変形例と同様な効果が得られる。
【0050】図9に本発明の第1実施例の放熱用サポー
トバーの第6変形例の構成図を示す。同図中、図1と同
一構成部分には同一符号を付し、その説明は省略する。
【0051】本変形例は放熱用サポートバー3のパッケ
ージ8内に収容される部分にパッケージ8の成形時に樹
脂の流動方向となる方向に延在する溝18を形成してな
る。溝18は放熱用サポートバー3の表面又は/及び裏
面にハーフエッチング等の加工を行なうことにより形成
される。溝18により放熱用サポートバー3の第2変形
例と同様な効果が得られる。
【0052】図10に本発明の第2実施例の構成図を示
す。同図中、図1と同一構成部分には同一符号を付し、
その説明は省略する。
【0053】本実施例は放熱用サポートバー3のリード
フレームへの保持をリード4によってのみ行なう構成と
することにより、放熱用サポートバー3のリードフレー
ムからのカットを容易なものとし、製造工程を簡易化し
たものである。
【0054】放熱用サポートバー3はリード4によって
のみ保持されているため、リードフレームからのカット
後は図に示すように放熱用サポートバー3にはカットの
あとは残らず、その端面はパッケージ8により覆われ保
護される。
【0055】図11にリードフレーム固定時の放熱用サ
ポートバー3の構成図を示す。同図中、19はリードフ
レームを示す。放熱用サポートバー3はリードフレーム
19に接続用リード5と同一のピッチ、形状で形成され
たリード4により保持されているため、リードフレーム
19より放熱用サポートバー3をカットする場合、図
中、破線で示すように接続用リード5をカットするのと
同じ工程でカットすればよく、したがって、放熱用サポ
ートバー3をカットするために不要な工程、治具等が不
要となる。以上の構成によれば、第1実施例と同等の効
果を得られると共に、その製造工程を簡略化でき、より
低コストでの製造が可能となる。
【0056】図12は本発明の第3実施例の構成図を示
す。同図中、図10と同一構成部分には同一符号を付
し、その説明は省略する。
【0057】本実施例はパッケージ8にヒートシンク2
0を取り付けたもので、第2実施例のものよりさらに放
熱性を向上させることができる。
【0058】
【発明の効果】上述の如く、本発明によれば、放熱用サ
ポートバーを幅広とすると共にその表面の一部を外部に
露出させることにより、半導体チップで発生する熱の放
散性を良好なものとすることができるため、元来セラミ
ックパッケージに封入されていた発熱の大きい半導体チ
ップを簡単な構成で樹脂パッケージに封入することがで
き、コストの低減を計ることができる等の特長を有す
る。
【図面の簡単な説明】
【図1】本発明の第1実施例の構成図である。
【図2】本発明の第1実施例のリード固定用テープの接
着方法の変形例を説明するための図である。
【図3】本発明の第1実施例のリード固定用テープの接
着方法の変形例を説明するための図である。
【図4】本発明の第1実施例の放熱用サポートバーの第
1変形例の構成図を示す。
【図5】本発明の第1実施例の放熱用サポートバーの第
2変形例の構成図を示す。
【図6】本発明の第1実施例の放熱用サポートバーの第
3変形例の構成図である。
【図7】本発明の第1実施例の放熱用サポートバーの第
4変形例の構成図である。
【図8】本発明の第1実施例の放熱用サポートバーの第
5変形例の構成図である。
【図9】本発明の第1実施例の放熱用サポートバーの第
6変形例の構成図である。
【図10】本発明の第2実施例の構成図である。
【図11】本発明の第2実施例の動作説明図である。
【図12】本発明の第3実施例の構成図である。
【図13】従来の一例の構成図である。
【図14】従来の他の一例の構成図である。
【図15】従来の他の一例の構成図である。
【符号の説明】
1 半導体チップ 2 ダイパッド 3 放熱用サポートバー 4 リード 5 接続用リード 6 リード固定用テープ 7 ワイヤ 8 パッケージ
フロントページの続き (72)発明者 斎藤 浩治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林 清海 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 サポートバー(3)により保持されたダ
    イパッド(2)上に半導体チップ(1)を搭載し、該半
    導体チップ(1)を該ダイパッド(2)の周辺に配設さ
    れたリード(5)と接続し、該リード(5)の一部を外
    部に延出させて樹脂封止してなる半導体装置において、 前記サポートバー(3)は隣接するリード(4)を一体
    的に直結することにより幅広に形成され、該リード
    (4)及び前記サポートバー(3)の表面の一部が外部
    に露出されたことを特徴とする半導体装置。
  2. 【請求項2】 前記サポートバー(3)はその樹脂封止
    部分に貫通穴(11〜16)を有することを特徴とする
    請求項1記載の半導体装置。
  3. 【請求項3】 前記サポートバー(3)はその樹脂封止
    部分の表面上に凹部(17〜18)を有することを特徴
    とする請求項1記載の半導体装置。
JP5056155A 1993-03-16 1993-03-16 半導体装置 Withdrawn JPH06268142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5056155A JPH06268142A (ja) 1993-03-16 1993-03-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5056155A JPH06268142A (ja) 1993-03-16 1993-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JPH06268142A true JPH06268142A (ja) 1994-09-22

Family

ID=13019208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5056155A Withdrawn JPH06268142A (ja) 1993-03-16 1993-03-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH06268142A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110886A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2010278308A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2017076764A (ja) * 2015-10-16 2017-04-20 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110886A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2010278308A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2017076764A (ja) * 2015-10-16 2017-04-20 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Similar Documents

Publication Publication Date Title
KR970006533B1 (ko) 반도체장치 및 그 제조방법
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US9554453B2 (en) Printed circuit board structure with heat dissipation function
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
JP2560974B2 (ja) 半導体装置
US5683944A (en) Method of fabricating a thermally enhanced lead frame
JP2002134674A (ja) 半導体装置およびその製造方法
JPH06268142A (ja) 半導体装置
JPH03238852A (ja) モールド型半導体集積回路
JPH0685427A (ja) 半導体パッケージ搭載基板
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2880878B2 (ja) 縦型表面実装樹脂封止型半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
JP3670636B2 (ja) 電子部品を実装した電子装置
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR100567045B1 (ko) 반도체 패키지
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
JP4153813B2 (ja) 半導体装置及びその製造方法
KR0163311B1 (ko) 고 열 방출 반도체 패키지
JP4019081B2 (ja) 電子部品を実装した電子装置
JPS6184043A (ja) プラグインパツケ−ジ
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法
JP2006294740A (ja) 電子装置
JPH06349983A (ja) 半導体装置の製造方法
JP2003338601A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530