JP2009507394A - 半導体パッケージのダイパッド - Google Patents

半導体パッケージのダイパッド Download PDF

Info

Publication number
JP2009507394A
JP2009507394A JP2008530082A JP2008530082A JP2009507394A JP 2009507394 A JP2009507394 A JP 2009507394A JP 2008530082 A JP2008530082 A JP 2008530082A JP 2008530082 A JP2008530082 A JP 2008530082A JP 2009507394 A JP2009507394 A JP 2009507394A
Authority
JP
Japan
Prior art keywords
die pad
package
semiconductor device
disposed
molding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008530082A
Other languages
English (en)
Inventor
イスラム、シャフィダル
アントニオ、ロマリコ、サントス サン
スバギオ、アナン
Original Assignee
ユニセム （モーリシャス） ホールディングス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニセム （モーリシャス） ホールディングス リミテッド filed Critical ユニセム （モーリシャス） ホールディングス リミテッド
Publication of JP2009507394A publication Critical patent/JP2009507394A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48764—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体デバイスパッケージ（１０）は、半導体デバイス（２０）、および成形材料（１８）によって少なくとも部分的に覆われた導電性リードフレーム（２２）を含む。導電性リードフレーム（２２）は、パッケージ（１０）の周囲の近傍に配置された複数のリード（２３）、および複数のリード（２３）によって形成された中心領域に配置されたダイパッド（３０）を含む。半導体デバイス（２０）はダイパッド（３０）に取り付けられ、ダイ（２０）から外側に延在するダイパッド（３０）の部分は、成形材料（１８）との接着を改善するために荒らされる。他の態様では、ダイパッド（３０）表面に溝（５０、５２）を配置して、ダイパッド（３０）の接着をさらに促進し、半導体チップ（２０）の近傍に水分が浸透するのを防止する。

Description

本発明は半導体デバイスパッケージに関する。特に、本発明はダイパッドを有する半導体パッケージに関する。
半導体デバイスパッケージは、集積回路デバイス（ダイ）を環境から保護する。このようなパッケージは通常、成形材料がダイおよび基板の少なくとも一部をコーティングする状態で、リードフレームタイプの基板またはインタポーザタイプの基板に電気的に接続された入出力（Ｉ／Ｏ）パッドを有する少なくとも１つの半導体デバイス（ダイ）を含む。通常、ダイ上のＩ／Ｏパッドは、ワイヤボンディング、テープボンディングまたはフリップチップボンディング方法を使用して基板のサイトに電気的に接続される。リードフレームまたはインタポーザ基板は、Ｉ／Ｏパッドとパッケージ外部の電気回路との間で電気信号を伝送する。
リードフレームタイプの基板を有する半導体デバイスパッケージでは、電気信号が、導電性リードフレームによって少なくとも１つのダイとプリント回路基板などの外部回路との間で伝送される。リードフレームは複数のリードを含み、それぞれがリード内端および反対側のリード外端を有する。リード内端はダイ上のＩ／Ｏパッドに電気的に接続され、リード外端は外部回路に接続する端子を提供する。リード外端がパッケージ本体の面で終端する場合、パッケージは「リード線なし（ｎｏ−ｌｅａｄまたはｌｅａｄｌｅｓｓ）」パッケージとして知られる。よく知られているリードなしパッケージの例は、正方形のパッケージ本体の底部周囲に配置された４組のリードを有するｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ（ＱＦＮ）パッケージ、およびパッケージ本体の底部の対向する側に沿って配置された２組のリードを有するｄｕａｌ ｆｌａｔ ｎｏ−ｌｅａｄ（ＤＦＮ）パッケージを含む。
多くの半導体デバイスパッケージでは、ダイを支持し、ダイとパッケージの外部環境との間で熱を伝達する働きをするリードフレームの一部に、ダイを取り付ける。リードフレームのこの部分は、ダイパッドとして知られている（ダイパッド、ダイパドル、ヒートスプレッダ、またはヒートシンクとしても知られる）。特定の半導体デバイスパッケージでは、ダイパッドはパッケージの表面で露出している。ダイパッドが露出した状態で、ダイとパッケージの外部環境との間の熱伝達が向上する。しかし、ダイパッドがパッケージの表面で露出しているので、ダイパッドの露出表面を支持する成形材料がなく、ダイパッドがパッケージから外れないことを保証するステップを実行しなければならない。
ダイパッドがパッケージから外れるのを防止する１つの方法が、米国特許第６，１４３，９８１号に記載されている。第‘９８１号特許は、ダイパッドおよびリードが、封入剤と係合する凹部分および隆起を含む側面を有するパッケージを指向している。凹部位置および隆起は、ダイパッドおよびタブとプラスチック封入剤材料との接続を強化する。
ダイがパッケージから外れるのを防止する別の方法が、米国特許第６，２８１，５６８号に記載されている。第‘５６８号特許は、ダイパッドの周辺部分の厚さを部分的にエッチングし、リードの一部の厚さも部分的にエッチングするエッチングステップによって、ダイパッドおよびリードの下面に階段状輪郭が設けられたパッケージを指向している。封入剤材料が、上述したエッチングステップによって形成されたダイパッドおよびリードの窪んだ実質的に水平の表面の下方を充填し、それによってダイパッドおよびリードがパッケージ本体から垂直に引っ張られるのを防止する。
第‘９８１号および第‘５６８号特許に記載された解決法は、特定の用途では良好であるが、欠点がないわけではない。例えば、ダイパッドの側面の半分エッチングされた段または凹部分は、特定の状態で、または特定の用途ではパッケージ内にダイパッドを保持するほど十分に頑丈でないことがある。別の例では、米国特許第６，５２５，４０６号に記載されているように、この半分エッチングした段または凹部分のサイズまたは長さが、半導体チップの近傍に水分が浸透するのを完全に防止するには不十分である。したがって、半導体チップの動作中に存在する高温状態で、半導体チップの近傍に多くの水分が集まることがある。これで、水分が半導体パッケージの内側に後半に広がり、その結果、半導体パッケージがひび割れるか、半導体パッケージの表面に盛り上りを形成させることがある。
この欠点を矯正するために、第‘４０６号特許は、ダイパッドの上下両方の表面の周囲を半分エッチングして、完成したパッケージの水分浸透路を増加させることを提案し、半導体チップとパッケージ底面との間の水分浸透路は、ダイパッドと成形材料との境界面に沿っている。この解決法は、完成したパッケージの水分浸透路を増加させる際には効果的であるが、ダイパッドの上下両方の表面の周囲を半分エッチングすると、ダイパッドの周囲に延在する隆起が（ダイパッドの厚さに対して）非常に薄くなり、パッケージの製造または使用中に破損することがある。
したがって、パッケージから外れにくい露出ダイパッドを有するパッケージが、なお必要とされている。
上述した先行技術の欠点は、成形材料によって少なくとも部分的に覆われた半導体デバイスおよび導電性リードフレームを備えた半導体デバイスパッケージによって克服されるか、緩和される。成形材料は、第１パッケージ面、第１パッケージ面に対向する第２パッケージ面、および第１パッケージ面と第２パッケージ面の間に延在するパッケージ側面の少なくとも一部を形成する。導電性リードフレームは、パッケージの周囲に隣接して配置された複数のリード、および複数のリードによって形成された中心領域に配置されたダイパッドを含む。各リードは、第１パッケージ面に配置された第１リード表面、および半導体デバイスが電気的に接続されたボンドサイトを有する。ダイパッドは、第１パッケージ面に配置された第１ダイパッド表面、および第１ダイパッド表面に対向する第２ダイパッド表面を含む。半導体デバイスは、第２ダイパッド表面の中心領域に取り付けられ、第２ダイパッド表面は、ダイから外側に延在し、成形材料と接触している。成形材料と接触している第２表面の少なくとも一部が、成形材料とダイパッドとの接着を改善するために荒らされる。第２表面の荒らされた部分は、約０．４ミクロンより大きい、さらに好ましくは約０．５ミクロンより大きい平均粗さ（Ｒａ）を有してよい。
別の態様では、第１複数の溝が第２ダイパッド表面に配置され、第１複数の溝のうちの各溝は、個々のダイパッド側面と概ね平行に延在して、そこから偏り、個々のダイパッド側面と半導体デバイスの間に配置される。溝の深さは、ダイパッドの輪郭高さの約３０％と約７０％の間、さらに好ましくはダイパッドの輪郭高さの約４０％と約６０％の間でよい。第２複数の溝を第２ダイパッド表面に配置することができ、第２複数の溝のうちの各溝は、第１複数の溝のうちの溝から個々のダイパッド側面へと延在する。
別の態様では、第１ダイパッド表面の端から端までに少なくとも１つの第１溝が配置され、少なくとも１つの第１溝が半導体デバイスの下方に延在する。少なくとも１つの第１溝の深さは、ダイパッドの輪郭高さの約３０％と約７０％の間、さらに好ましくはダイパッドの輪郭高さの約４０％と約６０％でよい。複数の第２溝を第１ダイパッド表面に配置することができ、複数の第２溝の各第２溝は、個々のダイパッド側面と概ね平行に延在して、そこから偏る。ダイパッドは、自身を通って配置された少なくとも１つの開口を含んでよく、少なくとも１つの開口は、成形材料を受けるために、第１および第２溝の少なくとも一方に配置される。
実施形態のいずれでも、ダイパッドはさらに、自身から延在するタイバーを含むことができ、少なくとも１つのリップが、ダイパッドの側面から延在してよい。また、少なくとも１つの開口がダイパッドの第１側からダイパッドの第２側へと延在し、半導体デバイスが、パッケージから水分が出るのを容易にするために、少なくとも１つの開口にまたがっている。
半導体デバイスパッケージを形成する方法は、パッケージの周囲の近傍に配置された複数のリード、および複数のリードによって形成された中心領域に配置されたダイパッドを備える導電性リードフレームを形成し、ダイパッドの第２表面の少なくとも一部を荒らし、半導体デバイスをダイパッドの第２表面に取り付け、半導体デバイスのＩ／Ｏパッドをリードに電気的に接続し、成形材料がリードフレームの第２表面の荒らした部分に接着して、リードフレームの第２表面に対向するリードフレームの第１表面が成形材料から露出するように、成形材料を半導体デバイスおよびリードフレームに塗布することを含む。方法はさらに、成形材料を塗布した後に、複数の相互接続したリードフレームを個別化して、複数の半導体デバイスを提供することを含む。第２表面の荒らした部分は、約０．４ミクロンより大きい、さらに好ましくは約０．５ミクロンより大きい平均粗さ（Ｒａ）を有してよい。
１つの態様では、方法は、第２ダイパッド表面に複数の溝を形成することを含み、複数の溝のうちの各溝は、個々のダイパッド側面に概ね平行で、そこから偏り、個々のダイパッド側面と半導体デバイスの間に配置される。方法は、第２ダイパッド表面に第２複数の溝を形成することも含んでよく、第２複数の溝のうちの各溝は、第１複数の溝のうちの溝から個々のダイパッド側面に延在する。
別の態様では、方法は、第１ダイパッド表面に少なくとも１つの第１溝を形成することを含み、少なくとも１つの第１溝は、半導体デバイスの下方で延在する。方法は、第１ダイパッド表面に複数の第２溝を形成することを含み、第２複数の第２溝のうちの各第２溝は、個々のダイパッド側面に概ね平行で、そこから片寄る。方法はさらに、ダイパッドを通して少なくとも１つの開口を配置することを含んでよく、少なくとも１つの開口は、第１および第２溝の少なくとも一方に配置され、成形材料を受ける。
実施形態のいずれでも、ダイパッドはさらに、自身から延在するタイバーを含むことができ、方法はさらに、ダイパッドの第１面と同一平面上にあるタイバーの表面の一部をエッチングして、ダイパッドの第１表面から偏るタイバーの表面を形成することを含んでよい。方法は、ダイパッドの側面に少なくとも１つのリップを形成することも含んでよい。また、少なくとも１つの開口が、ダイパッドの第１側からダイパッドの第２側に延在してよく、半導体デバイスは、パッケージから水分が出るのを容易にするために、少なくとも１つの開口にまたがっている。
本発明の１つまたは複数の実施形態の詳細を、添付図面および以下の説明で述べる。本発明の他の特徴、目的および利点は、この説明および図面、および請求の範囲から明らかになる。
本発明は、以下の詳細な説明を添付図面と組み合わせて考察することによって、さらに十分に理解される。ここで、同様の要素には同様の番号が与えられる。
図１は、本発明の第１の実施形態により４辺リードなしワイヤボンディングした半導体デバイスパッケージの部分切り取り上部斜視図であり、図２は、半導体デバイスパッケージ１０の縦断面図である。図１および図２を参照すると、半導体デバイスパッケージ１０は、パッケージ底（第１）面１２、パッケージ底面１２の反対側のパッケージ上（第２）面１４、およびパッケージ底面と上面１２、１４の間に延在するパッケージ側面１６を有する。様々なパッケージ面は、一部が成形材料１８で形成され、これは半導体デバイス（ダイ）２０、および導電性リードフレーム２２の一部を覆う。導電性リードフレーム２２は複数のリード２３を含む。各リード２３は、パッケージ底面１２に配置された第１リード表面、および第１リード表面２６の反対側のボンドサイト２８を有する。図示の実施形態では、ボンドサイト２８は、ワイヤ４０を介してダイ２０上の関連する入出力Ｉ／Ｏパッド３８に電気的に接続される。
複数のリード２３によって形成された中心領域には、ダイ支持パッド（ダイパッド）３０が配置される。ダイパッド３０の第１（底）面３４は、パッケージ底面１４で露出し、ダイ２０は、ダイパッド３０の第２（上）面２７に取り付けられる。ダイパッド３０は、自身上に形成され、ワイヤ４０によってダイ２０上の関連するＩ／Ｏパッド３８に、およびリード２３上のボンドサイト２８に電気的に接続されたボンドサイト３２を有してよい。電気信号が、各Ｉ／Ｏパッド３８、ワイヤ４０およびリード２３を介して、ダイ２０と外部回路の間で伝送される。
図３は、リードフレーム２２の上部斜視図を示し、図４は、リードフレーム２２の縦断面図を示す。図３および図４に示すように、ダイパッド３０の各隅からタイバー４２が延在し、ダイパッド３０の各側面からリップ４４が延在する。タイバー４２は、その端部から延在する突起４６を有し、厚さが減少した中心領域４８を有する概ね直線のバーとして形成される。リップ４４は、ダイパッド３０の側面から延在する厚さが減少した突起を備える。タイバー４２およびリップ４４の厚さが減少することによって、成形材料１８をタイバー４２およびリップ４４の下で受けることができ、したがってタイバー４２およびリップ４４を成形材料１８内のダイパッド３０に係留し、パッケージ１０内でダイパッド３０の保持を補助することができる。
本発明の様々な態様によれば、ダイパッド３０は、ダイパッド３０をパッケージ１０内に固定し、ダイ２０の近傍に水分が浸透するのを防止するという追加の特徴を含む。図１で最もよく見られるように、ダイパッド３０は、ダイ２０のそれより大きい周囲を有し、したがって第２ダイパッド表面２７がダイ２０から外側に延在し、成形材料１８と接触する。成形材料１８に接触する第２ダイパッド表面２７の少なくとも一部は、成形材料１８へのダイパッド３０の接着を改善するために荒らされる。また、ダイパッド３０がダイ２０から外側に延在するので、水分浸透路が増加する。
また、図３および図４で最もよく見られるように、ダイパッド３０は、第２ダイパッド表面２７に配置された第１複数の溝５０も含む。各溝５０は、個々のダイパッド３０の側面に概ね平行に延在し、そこから偏り、個々のダイパッド３０の側面と半導体デバイス２０（図１）の間に配置される。図２に示すように、溝５０は成形材料１８を受け、したがって成形材料１８へのダイパッド３０のロックに役立つ。また、溝５０は、ダイパッド３０の水分浸透路を増加させる。図示の実施形態では、各溝５０がダイパッド３０の全幅に沿って延在し、したがって隣接する溝５０がダイパッド３０の隅付近で交差する。第２複数の溝５２を、第２ダイパッド表面２７に配置することができ、各溝５２が溝５０から個々のダイパッド３０の側面に延在する。第２溝５２が成形材料１８を受け、さらに成形材料へのダイパッド３０のロックに役立つ。
図１および図２を参照すると、リード２３は、自身から延在して、リードを成形材料１８に係留するリップ５６を含む。リード２３は、相互から、およびダイパッド３０から離間されて、リードを相互から、およびダイパッド３０から電気的に絶縁する。図示の実施形態では、リードフレーム２２はダイパッド３０の４つの側部それぞれに配置された４つのリード２３を含む。しかし、リード２３の数および位置は、特定の用途に合わせて必要に応じて改造できることが認識される。例えば、リードフレーム２２は、以降で説明するように、２辺リードなし半導体パッケージで使用するために、ダイパッド３０の対向する側部に配置された２組のリード２３を含んでよい。
図５は、パッケージ２０の底部斜視図である。図５に示すように、各リード２３のリード表面２６およびダイパッド３０の第１表面３４は、パッケージ１０の底面１２に配置される。底面１２には、タイバー４２の端部で突起４６の底面も露出している。パッケージ１０は、プリント回路板、別の半導体デバイスパッケージ、または試験デバイスなどの外部回路と、接触表面２６およびダイパッドの第１表面３４のいずれでも、電気的に接続することができる。
図４および図５の想像線で示すように、ダイパッド３０は、自身内に配置され、ダイパッド３０の第１表面からダイパッド３０の第２表面２７へと延在する少なくとも１つの開口５８を含んでよい。少なくとも１つの開口５８がダイ２０の下方に配置され、ダイ２０が少なくとも１つの開口５８にまたがって、パッケージ１０により吸収された水分が出るのを容易にする。
次に図６ａから図６ｈを参照すると、様々な組立段階におけるパッケージ１０が図示されている。図６ａに示すように、複数のリードフレーム２２を相互接続して、パッケージ１０の同時組立を可能にすることができる。図６ａは２つの相互接続されたリードフレーム２２を示しているが、複数のパッケージ１０を組み立てるために、任意の数のリードフレームを相互接続できることが想定される。パッケージ１０を個別に組み立てられることも想定される。
リードフレーム２２は、任意の適切な導体のシートから形成することができ、銅または銅合金であることが好ましい。銅合金とは、材料が重量で５０％を超える銅を含む、という意味である。リードフレーム２２を形成する導電性材料のシートは、ダイパッド３０および接点２３の所望の輪郭高さと等しい輪郭高さ「ｈ」を有する。
ダイパッド３０、リード２３、ダイパッド３０内の開口５８、およびタイバー４２を含むリードフレーム２２（図３）の形体は、スタンピング、化学エッチング、レーザアブレーションなどの任意の知られている方法を使用して形成することができる。これらの形体それぞれに形成された様々な窪みは、制御された化学エッチングまたはレーザアブレーションなどのサブトラクティブ法を使用して実行することが好ましい。例えば、リード２３の接触表面２６とダイパッド３０およびタイバー４２の第１表面３４（図４）を形成するように意図された各表面を、化学レジストでコーティングし、残りの表面は、残りの表面の下の厚さを、リップ４４および５６およびタイバー４２の中心領域４８（図３）の所望の厚さ「ｔ」まで減少させるのに効果的な時間だけ、適切なエッチング剤に露出させることができる。リップ４４および５６およびタイバー４２の中心領域４８の厚さ「ｔ」は、ダイパッド３０の輪郭高さ「ｈ」の約３０％と約７０％の間、さらに好ましくはダイパッド３０の輪郭高さ「ｈ」の約４０％と約６０％の間でよい。
同様に、これらの構造の意図された上面を、次に化学レジストでコーティングし、残りの表面は、ダイパッド３０に溝５０および５２を、接点２６の外側端に厚さが減少した部分を形成するために、材料を除去するのに効果的な時間だけ、エッチング剤に露出させることができる。溝５０の深さ、および接点の外側端にある厚さが減少した部分の厚さは、ダイパッド３０の輪郭高さ「ｈ」の約３０％と約７０％の間、さらに好ましくはダイパッド３０の輪郭高さ「ｈ」の約４０％と約６０％の間でよい。
図６ｂを参照すると、リードフレーム２２の形体が形成される前または後に、都合がよい方法を使用して、第２ダイパッド表面２７を荒らす。例えば、第２ダイパッド表面２７は、機械的研磨（例えばサンドブラスト、引っ掻き、エッチング、マイクロエッチングなど）、表面変形（例えばパンチング、機械加工、粗圧延など）、または化学的研磨を使用して荒らすことができる。１つの例示的技術は、複数の銅または酸化銅の樹状突起を形成して、表面を荒らすことを含む。米国特許第４，４６８，２９３号および第４，５１５，６７１号が、この処理を開示している。別の電解粗面処理は、米国特許第５，８００，９３０号で開示するように、銅／ニッケルのこぶ状生成物を表面に付着させる。別の例では、米国特許第５，１１４，５４３が、約２０から１００ｇ／ｌの過硫酸アンモニウムを含む水溶液に銅を約２０から１００秒、約３０から５０℃の浴温で液浸する化学研磨（エッチング）プロセスについて説明している。
第２ダイパッド表面２７は、約０．４ミクロン（μｍ）より大きい、さらに好ましくは約０．５ミクロンより大きい平均粗さ（Ｒａ）を有することが好ましい。平均表面粗さは、測定長内で中心線からの粗さ輪郭の全絶対距離の算術平均値と定義される。粗さ輪郭は、ダイアモンド針付きのプロフィルメータを使用して求められる（接触法）。
図６ｃを参照すると、リードフレーム２２の形成後に、リード２３のボンドサイト３６およびダイパッド３０のボンドサイト３２を、ボンドワイヤのボンディングを容易にする材料でめっきすることができる。例えば、ボンドサイト３２および３６を、ニッケル、パラジウム、金、銀、および任意の他のワイヤボンディング可能な冶金のうち１つまたは複数でめっきすることができる。
図６ｄを参照すると、ワイヤボンディングの準備で、各リード２３のリード表面２６、ダイパッド３０の第１表面３４、およびタイバー４２の突起４６の底面（図３）を、表面７０に固定する。図示の実施形態では、表面７０を接着テープ上に形成する。次に、はんだ、エポキシ、両面接着テープなどの任意の都合のよい方法を使用して、ダイ２０をダイパッド３０に固定する。
図６ｅを参照すると、ダイ２０をダイパッド３０に固定した後、ワイヤ４０をダイ２０上のＩ／Ｏパッド３８と、リード２３およびダイパッド３０それぞれのボンドサイト３６、３２との間で個別に接続する。例えば、超音波ボンディングを使用して、ワイヤボンディングを実行することができ、圧力と超音波振動バーストとの組合せを適用して、金属冷間圧接、熱圧着を生成する、圧力と高温との組合せを適用して、溶接、または超音波併用熱圧着ボンディングを形成する、圧力、高温および超音波振動バーストの組合せを適用して、溶接を形成する。ボンディングに使用するワイヤ４０のタイプは、金、金合金、アルミ、またはアルミ合金から作成することが好ましい。ワイヤボンディングの代替法として、テープ自動ボンディング（ＴＡＢ）を使用することができる。
図６ｆを参照すると、ワイヤボンディングの終了後、ダイ２０、リードフレーム２２、およびボンドワイヤ４０を成形材料１８で覆う。成形材料１８は、転写または射出成形プロセスなどの任意の都合のよい技術を使用して適用することができる。成形材料は、約２５０℃から約３００℃の範囲の流れ温度を有する電気絶縁性材料、好ましくはエポキシなどのポリマ成形用樹脂である。成形材料１８は、低温の耐熱ガラス複合材でもよい。
図６ｇを参照すると、コーティング後、相互接続したパッケージ１０を表面７０から分離し、接触表面２６を、外部電気回路との電気接続を容易にする材料でめっきすることができる。例えば、接触表面２６は、ニッケル、パラジウム、金、銀、および任意の他の適切な材料のうち１つまたは複数でめっきすることができる。次に、相互接続したパッケージ１０を、刃、水噴射などでのソーイングによって個別化する。
ダイパッド３０は、リップ４４およびタイバー４２がある、またはない状態で、荒らした表面２７および溝５０、５２のいずれか一方または両方を組み込んでよいことが想定される。例えば、図７は、本発明の第２の実施形態により４辺リードなしワイヤボンディングした半導体デバイスパッケージ１００の部分切り取り上部斜視図であり、図８は、半導体デバイスパッケージ１００の縦断面図である。図７および図８のパッケージ１００は、図１から図６に示したパッケージ１０とほぼ同様であるが、パッケージ１００のリードフレーム１２２は、パッケージ１０のリードフレーム２２で見られるようなダイパッド３０の側部から突出するリップ４４を含まない。リードフレーム２２の用に、リードフレーム１２２は、ダイパッド３０に配置した荒れた表面２７および通路５０および５２を含み、これはダイパッド３０を成形材料１８に固定する際に効果的である。
リード２３の数および位置は、特定の用途に合わせて必要に応じて改造してよいことも想定される。例えば、図９は、本発明の第３の実施形態により２辺をリードなしワイヤボンディングした半導体デバイスパッケージのリードフレーム２２２の上部斜視図であり、図１０は、リードフレーム２２２の縦断面図である。図９および図１０のリードフレーム２２２は、図１から図６に示したリードフレーム２２とほぼ同様であるが、リードフレーム２２２は、リードフレーム２２のように４辺全部ではなく、ダイパッド３０の２辺に配置されたリード２３を含む。これもリードフレーム２２のダイパッド３０とは異なり、リードフレーム２２２のダイパッド３０は、４辺ではなくダイパッド３０の２辺にのみ通路５０、５２およびタブ４４を含み、タイバー４２が隅ではなくダイパッド３０の側部から延在する。リードフレーム２２と同様に、リードフレーム２２２は、ダイパッド３０に配置された荒れた表面２７および通路５０および５２を含む。以前の実施形態のように、ダイパッド３０は、リップ４４およびタイバー４２がある、またはない状態で、荒らした表面２７および溝５０、５２のいずれか一方または両方を組み込んでよいことが想定される。
本発明の上述した態様は、露出したダイパッドを有するパッケージを提供し、ダイパッドは、パッケージから外れにくく、水分が半導体チップの近傍に浸透するのを防止する。ダイ２０から突出するように、ダイパッド３０の周囲を増加させ、ダイパッド３０の第２表面２７を荒らすことによって、成形材料１８へのダイパッド３０の接着が改善され、水分浸透路（つまり、ダイパッド３０と成形材料１８との境界面に沿って水分が移動する距離）が増加する。第１複数の溝５０を第２ダイパッド表面２６に配置することによって、成形材料１８へのダイパッド３０の接着がさらに改善され、水分浸透路がさらに増加する。さらに、第２複数の溝５２を第２ダイパッド表面２６に追加した状態で、成形材料１８へのダイパッド３０の接着力が増加する。
図１１は、本発明の別の態様によるリードフレーム３２２の底部斜視図であり、図１２は、リードフレーム３２２を含むパッケージ３００の底部斜視図を示す。図１１に示すように、リードフレーム３２２は、ダイパッド３３０の周囲に配置され、そこから離間された複数のリード２３を含む。ダイパッド３３０の各隅からは、タイバー４２が延在し、ダイパッド３３０の各側面からは、リップ４４が延在する。タイバー４２は、自身の端から延在し、厚さが減少した中心領域４８を有する突起４６を有する概ね直線のバーとして形成される。リップ４４は、ダイパッド３３０の側面から延在する厚さの減少した突起を備える。タイバー４２およびリップ４４の厚さが減少することによって、図１２に示すように成形材料１８をタイバー４２およびリップ４４の下で受けることができ、したがってタイバー４２およびリップ４４を成形材料１８内のダイパッド３３０に係留し、パッケージ３００内でダイパッド３３０の保持を補助することができる。
再び図１１を参照すると、リード２３は、相互から、およびダイパッド３３０から離間されて、リードを相互から、およびダイパッド３３０から電気的に絶縁する。図示の実施形態では、リードフレーム３２２はダイパッド３３０の４辺それぞれに配置された３つのリード２３を含む。しかし、リード２３の数および位置は、特定の用途に合わせて必要に応じて改造できることが認識される。例えば、リードフレーム３２２は、図１０に関して上述したように、２辺リードなし半導体パッケージで使用するために、ダイパッド３３０の対向する側部に配置された２組のリード２３を含んでよい。
図１２に示すように、各リード２３のリード表面２６、およびダイパッド３３０の第１表面３４が、パッケージ３００の底面１２に露出している。底面１２にはポスト４７も露出し、これはタイバー４２の１つから延在している。パッケージ３００は、パッケージ３００は、プリント回路板、別の半導体デバイスパッケージ、または試験デバイスなどの外部回路と、接触表面２６およびダイパッド３３０の第１表面３４のいずれでも、電気的に接続することができる。ポスト４７を使用して、パッケージ３００を外部回路に電気的に接続している時に、パッケージ３００の適切な配向を確認することができる。
図１に関して前述したものと同様に、ダイパッド３３０は、ダイパッド３３０を通って延在し、ダイパッド３３０の上（第２）面２７からダイパッド３３０の底（第１）面３４へと延在する少なくとも１つの開口５８（想像線で図示）を含むことができる。少なくとも１つの開口５８は、パッケージ３００内でダイの下方に配置され、パッケージ３００に吸収された水分が出るのを容易にする。
本発明の様々な実施形態によれば、ダイパッド３３０は、パッケージ３００内でのダイパッド３３０の固定に役立つ追加の形体を含む。図１１に示すように、ダイパッド３３０は、第１（底部）ダイパッド表面３４の端から端まで配置され、ダイが載っているダイパッド３００の部分の下方で延在する第１溝３５０を含む。図１２に示すように、第１溝は成形材料１８を受け、パッケージ３００内でのダイパッド３３０の固定に役立つ。
図１３から図１６は、ダイパッド３３０の底部にある第１溝３５０の代替構成を示す。例えば、図１３は、２つの第１溝３５０が第１ダイパッド表面３４の端から端まで配置されて、ダイパッド３３０の一方側の縁からダイパッド３０の反対の縁へと延在する実施形態を示す。図１４は、図１３のリードフレーム３２２を含むパッケージ３００の底部斜視図を示す。別の例では、図１５は、２つの第１溝３５０が第１ダイパッド表面３４の端から端まで配置され、ダイパッド３３０の１つの隅からダイパッド３３０の反対の隅へと延在する実施形態を示す。図１６は、図１５のリードフレーム３２２を含むパッケージ３００の底部斜視図を示す。本明細書で説明する様々な実施形態では、ダイパッド３３０は１つまたは２つの第１溝３５０を含むが、任意の数の第１溝３５０を使用できることが想定される。例えば、３つ、４つ、５つ、６つなどの第１溝３５０を使用することができる。第１溝３５０を多くすると、成形材料１８内でのパッド３３０の固定が向上するが、第１溝３５０の数の増加は、ダイパッド３３０の露出表面３４の減少にもつながり、その結果、ダイパッド３３０の熱放散能力が低下する。したがって、第１溝３５０の数は、特定の用途の要件に基づいて選択される。
図１７および図１８は、第１溝３５０に加えて、第２溝３５２がダイパッド３３０の第１（底）面３４の端から端まで配置されたダイパッド３３０の実施形態のそれぞれ上部および底部斜視図を示す。図１８で最もよく見られるように、各第２溝３５２は、ダイパッド３０の個々の側面に概ね平行に延在し、そこから偏る。第２溝３５２には複数の開口３５４が配置され、これはダイパッド３３０を通して第１（底）面３４から第２（上）面２７へと延在する。開口３５４は、開口３５４がダイパッド３３０の隅に配置されるように、溝３５２の交点に配置してもよい。
図１９は、図１７および図１８のダイパッド３３０を含むパッケージ３００の底部斜視図を示す。図１９に示すように、第１および第２溝３５０、３５２は、成形材料１８を受けて、パッケージ３００内でのダイパッド３３０の固定に役立つ。また、成形材料１８を開口３５４（図１８）内で受けて、パッケージ３００内でダイパッド３３０をさらに固定する。
次に図２０ａから図２０ｇを参照すると、様々な組立段階におけるパッケージ３００が図示されている。図２０ａに示すように、複数のリードフレーム３２２を相互接続して、パッケージ３００の同時組立を可能にすることができる。図６ａは、２つの相互接続されたリードフレーム３２２を図示しているが、複数のパッケージ３００を組み立てるために、任意の数のリードフレーム３２２を相互接続できることが想定される。パッケージ３００を個別に組み立てられることも想定される。
リードフレーム３２２は、任意の適切な導体のシートから形成することができ、銅または銅合金であることが好ましい。銅合金とは、材料が重量で５０％を超える銅を含む、という意味である。リードフレーム３２２を形成する導電性材料のシートは、ダイパッド３３０および接点２３の所望の輪郭高さと等しい輪郭高さ「ｈ」を有する。
ダイパッド３３０、リード２３、ダイパッド３０内の開口５８、およびタイバー４２を含むリードフレーム３２２（図１１）の形体は、スタンピング、化学エッチング、レーザアブレーションなどの任意の知られている方法を使用して形成することができる。同様に、ダイパッド３３０を通して配置された開口３５４（図１７および図１８）は、このような方法を使用して形成することができる。これらの形体それぞれに形成された様々な窪みは、制御された化学エッチングまたはレーザアブレーションなどのサブトラクティブ法を使用して実行することが好ましい。例えば、リード２３の接触表面２６とダイパッド３３０およびタイバー４２の第１表面３４（図１１）を形成するように意図された各表面を、化学レジストでコーティングし、残りの表面は、残りの表面の下の厚さを、リップ４４および５６およびタイバー４２の中心領域４８（図１１）の所望の厚さ「ｔ」まで減少させるのに効果的な時間だけ、適切なエッチング剤に露出させることができる。リップ４４および５６およびタイバー４２の中心領域４８の厚さ「ｔ」は、ダイパッド３３０の輪郭高さ「ｈ」の約３０％と約７０％の間、さらに好ましくはダイパッド３３０の輪郭高さ「ｈ」の約４０％と約６０％の間でよい。さらに、残りの表面は、所望の深さ「ｄ」の第１溝３５０および第２溝３５２（図１７および図１８）を生成するのに効果的な時間だけ、適切なエッチング剤に露出させることができる。第１および第２溝３５０、３５２の深さ「ｄ」は、ダイパッド３３０の輪郭高さ「ｈ」の約３０％と約７０％の間、さらに好ましくはダイパッド３３０の輪郭高さ「ｈ」の約４０％と約６０％の間でよい。
図２０ｂを参照すると、リードフレーム３２２の形成後に、リード２３のボンドサイト３６およびダイパッド３３０のボンドサイト３２を、ボンドワイヤのボンディングを容易にする材料でめっきすることができる。例えば、ボンドサイト３２および３６を、ニッケル、パラジウム、金、銀、および任意の他のワイヤボンディング可能な冶金のうち１つまたは複数でめっきすることができる。
図２０ｃを参照すると、ワイヤボンディングの準備で、各リード２３のリード表面２６、およびダイパッド３３０の第１表面３４を、表面７０に固定する。図示の実施形態では、表面７０を接着テープ上に形成する。次に、はんだ、エポキシ、両面接着テープなどの任意の都合のよい方法を使用して、ダイ２０をダイパッド３３０に固定する。図２０ｃに示すように、開口５８が存在する場合、ダイ２０は開口５８をまたぐように配置される。
図２０ｄを参照すると、ダイ２０をダイパッド３３０に固定した後、ワイヤ４０をダイ２０上のＩ／パッド３８と、リード２３およびダイパッド３３０それぞれのボンドサイト３６、３２との間で個別に接続する。例えば、超音波ボンディングを使用して、ワイヤボンディングを実行することができ、圧力と超音波振動バーストとの組合せを適用して、金属冷間圧接、熱圧着を生成する、圧力と高温との組合せを適用して、溶接、または超音波併用熱圧着ボンディングを形成する、圧力、高温および超音波振動バーストの組合せを適用して、溶接を形成する。ボンディングに使用するワイヤ４０のタイプは、金、金合金、アルミ、またはアルミ合金から作成することが好ましい。ワイヤボンディングの代替法として、テープ自動ボンディング（ＴＡＢ）を使用することができる。
図２０ｅを参照すると、ワイヤボンディングの終了後、ダイ２０、リード２３、リードフレーム２２、およびボンドワイヤ４０を成形材料１８で覆う。成形材料１８は、転写または射出成形プロセスなどの任意の都合のよい技術を使用して適用することができる。成形材料は、約２５０℃から約３００℃の範囲の流れ温度を有する電気絶縁性材料、好ましくはエポキシなどのポリマ成形用樹脂である。成形材料１８は、低温の耐熱ガラス複合材でもよい。
図２０ｆを参照すると、コーティング後、相互接続したパッケージ３００を表面７０から分離し、接触表面２６を、外部電気回路との電気接続を容易にする材料でめっきすることができる。例えば、接触表面２６は、ニッケル、パラジウム、金、銀、および任意の他の適切な材料のうち１つまたは複数でめっきすることができる。次に、相互接続したパッケージ３００を、図２０ｇに示すように、刃、水噴射などでのソーイングによって個別化する。
ダイパッド３３０は、パッケージ内にダイパッドを固定するのに役立つ前述の形体のいずれも組み込めることが想定される。例えば、図３に関して説明したダイパッドの荒らした表面２７、および溝５０、５２のいずれか、または両方である。リード２３の数および位置が、特定の用途に合わせて必要に応じて改造できることも想定される。例えば、リードフレーム３２２は、図９に示したものと同様の４辺全部ではなく、ダイパッド３３０の２辺に配置したリード２３を含む２辺リードなしパッケージとして構成することができる。
本発明の幾つかの実施形態について説明してきた。にもかかわらず、本発明の精神および範囲から逸脱することなく、様々な改造ができることが理解される。したがって、他の実施形態も請求の範囲に入る。
本発明の第１の実施形態により４辺リードなしワイヤボンディングした半導体デバイスパッケージの部分切り取り上部斜視図である。 図１の半導体デバイスパッケージの縦断面図である。 図１の半導体デバイスパッケージリードフレームの上部斜視図である。 図３のリードフレームの縦断面図である。 図１の半導体デバイスパッケージの底部斜視図である。 図６ａから図６ｉは、様々な組立段階にある図１の半導体デバイスパッケージの縦断面図を示す。 本発明の第２の実施形態により４辺リードなしワイヤボンディングした半導体デバイスパッケージの部分切り取り上部斜視図である。 図７の半導体デバイスパッケージの縦断面図である。 本発明の第３の実施形態により２辺リードなしワイヤボンディングした半導体デバイスパッケージの上部斜視図である。 図９のリードフレームの縦断面図である。 ダイパッドの底面に配置した溝を有するリードフレームの底部斜視図である。 図１１のリードフレームを含む半導体デバイスパッケージの底部斜視図である。 ダイパッドの底面の端から端まで配置された溝を有するリードフレームの底部斜視図である。 図１３のリードフレームを含む半導体デバイスパッケージの底部斜視図である。 ダイパッドの底面の端から端まで対角線上に配置された溝を有するリードフレームの底部斜視図である。 図１５のリードフレームを含む半導体デバイスパッケージの底部斜視図である。 自身を通って配置された複数の開口を得含むリードフレームの上部斜視図である。 ダイパッドの底面の端から端まで配置された溝を示す、図１７のリードフレームの底部斜視図である。 図１７および図１８のリードフレームを含む半導体デバイスパッケージの底部斜視図である。 図２０ａから図２０ｇは、様々な組立段階にある図１１の半導体デバイスパッケージの縦断面図を示す。

Claims (21)

  1. 第１パッケージ面（１２）と、
    前記第１パッケージ面（１２）の反対側の第２パッケージ面（１４）と、
    第１パッケージ面（１２）と第２パッケージ面（１４）の間に延在するパッケージ側面（１６）
    の少なくとも一部を形成する成形材料（１８）と、
    前記成形材料（１８）を少なくとも部分的に覆い、複数のＩ／Ｏパッド（３８）を含む半導体デバイス（２０）と、
    パッケージ（１０）の周囲の近傍に配置され、それぞれが、前記第１パッケージ面（１２）に配置された第１リード表面（２６）と、前記Ｉ／Ｏパッド（３８）の少なくとも１つが電気的に接続（４０）されたボンドサイト（２８）とを有する複数のリード（２３）と、
    前記第１パッケージ面（１２）に配置された第１ダイパッド表面（３４）と
    前記第１ダイパッド表面（１２）の反対側で、自身の中心領域に半導体デバイス（２０）が取り付けられ、前記ダイ（２０）から外側に延在し、前記成形材料（１８）と接触して、前記成形材料（１８）に接触している自身の少なくとも一部が、前記成形材料（１８）と前記ダイパッド（３０）との接着を改善するために荒らされた第２ダイパッド表面（２７）と
    を含む、前記複数のリード（２３）によって形成された中心領域に配置されたパッド（３０）と
    を特徴とする半導体デバイスパッケージ（１０）。
  2. 前記第２表面（２７）の前記荒らした部分が、約０．４ミクロンより大きい平均粗さを有することを特徴とする、請求項１に記載の半導体デバイスパッケージ（１０）。
  3. 前記第２表面（２７）の前記荒らした部分が、約０．５ミクロンより大きい平均粗さを有する、請求項２に記載の半導体デバイスパッケージ（１０）。
  4. 前記ダイパッド（３０）がさらに、
    前記第２ダイパッド表面（２７）に配置され、それぞれが個々のダイパッド側面に概ね平行に延在して、そこから偏り、前記個々のダイパッド側面と前記半導体デバイス２０との間に配置される第１複数の溝（５０）を含むことを特徴とする、請求項１に記載の半導体デバイスパッケージ（１０）。
  5. 前記溝（５０）が、前記第２表面（２７）に対して、前記ダイパッド（３０）の輪郭高さの約３０％と約７０％の間の深さを有することを特徴とする、請求項４に記載の半導体デバイスパッケージ（１０）。
  6. 前記ダイパッド（３０）がさらに、
    前記第２ダイパッド表面（２７）に配置され、それぞれが前記第１複数の溝（５０）から個々のダイパッド側面（２７）へと延在する第２複数の溝（５２）を含むことを特徴とする、請求項４に記載の半導体デバイスパッケージ（１０）
  7. 前記ダイパッド（３０）がさらに、
    前記第１ダイパッド表面（３４）の端から端まで配置され、前記半導体デバイス（１０）の下方で延在する少なくとも１つの第１溝（５０）を含むことを特徴とする、請求項１に記載の半導体デバイスパッケージ（１０）。
  8. 前記少なくとも１つの第１溝（５０）が、前記第１表面（３４）に対して、前記ダイパッド（３０）の輪郭高さの約３０％と約７０％の間の深さを有することを特徴とする、請求項８に記載の半導体デバイスパッケージ（１０）。
  9. 前記ダイパッド（３０）がさらに、
    前記第１ダイパッド表面（３４）に配置され、それぞれが個々のダイパッド側面（２７）に概ね平行に延在し、そこから偏った複数の第２溝（５２）を含むことを特徴とする、請求項８に記載の半導体デバイスパッケージ（１０）。
  10. 前記ダイパッド（３０）がさらに、
    前記ダイパッド（３０）を通って配置され、前記成形材料（１８）を受けるために、前記第１（５０）および第２（５８）溝のうち少なくとも一方に配置された少なくとも１つの口（５８）を含むことを特徴とする、請求項９に記載の半導体デバイスパッケージ（１０）。
  11. 前記リードフレーム（２２）がさらに、前記ダイパッド（３０）から延在するタイバー（４２）を含むことを特徴とする、請求項１に記載の半導体デバイスパッケージ（１０）。
  12. 前記ダイパッド（３０）がさらに、
    前記ダイパッド（３０）側面の少なくとも１つから延在する少なくとも１つのリップ（４４）を含むことを特徴とする、請求項１に記載の半導体デバイスパッケージ（１０）。
  13. 前記ダイパッド（３０）がさらに、
    前記ダイパッド（３０）の前記第１側（３４）から前記ダイパッド（３０）の前記第２側（２７）まで延在する少なくとも１つの開口（５８）を含み、前記半導体デバイス（２０）が、前記パッケージ（１０）から水分が出るのを容易にするために、少なくとも１つの開口（５８）にまたがることを特徴とする、請求項１に記載の半導体デバイスパッケージ（１０）。
  14. 第１パッケージ面（１２）と、
    前記第１パッケージ面（１２）の反対側の第２パッケージ面（１４）と、
    第１パッケージ面（１２）と第２パッケージ面（１４）の間に延在するパッケージ側面（１６）
    の少なくとも一部を形成する成形材料（１８）と、
    前記成形材料（１８）で少なくとも部分的に覆われ、複数のＩ／Ｏパッド（３８）を含む半導体デバイス（２０）と、
    パッケージ（１０）の周囲の近傍に配置され、それぞれが、前記第１パッケージ面（１２）に配置された第１リード表面（２６）と、前記Ｉ／Ｏパッド（３８）の少なくとも１つが電気的に接続されたボンドサイト（２８）とを有する複数のリード（２３）と、
    前記第１パッケージ面（１２）に配置された第１ダイパッド表面（３４）と
    前記第１ダイパッド表面（１２）の反対側で、自身の中心領域に半導体デバイス（２０）が取り付けられた第２ダイパッド表面（２７）と、
    前記ダイパッド表面（２７）に配置され、それぞれが個々のダイパッド側面に概ね平行に延在して、そこから偏り、前記個々のダイパッド側面と前記半導体デバイス（２０）の間に配置された第１複数の溝（５０）と、
    を含む、前記複数のリード（２３）によって形成された中心領域に配置されたパッド（３０）と
    を特徴とする半導体デバイスパッケージ（１０）。
  15. 前記溝（５０）が、前記第２表面（２７）に対して、前記ダイパッド（３０）の輪郭高さの約３０％と約７０％の間の深さを有することを特徴とする、請求項１４に記載の半導体デバイスパッケージ（１０）。
  16. 前記ダイパッド（３０）がさらに、
    前記第２ダイパッド表面（２７）に配置され、それぞれが前記第１複数の溝（５０）のうちの溝から個々のダイパッド側面へと延在する第２複数の溝（５２）を含むことを特徴とする、請求項１４に記載の半導体デバイスパッケージ（１０）。
  17. 第１パッケージ面（１２）と、
    前記第１パッケージ面（１２）の反対側の第２パッケージ面（１４）と、
    第１パッケージ面（１２）と第２パッケージ面（１４）の間に延在するパッケージ側面（１６）
    の少なくとも一部を形成する成形材料（１８）と、
    前記成形材料（１８）で少なくとも部分的に覆われ、複数のＩ／Ｏパッド（３８）を含む半導体デバイス（２０）と、
    パッケージ（１０）の周囲の近傍に配置され、それぞれが、前記第１パッケージ面（１２）に配置された第１リード表面（２６）と、前記Ｉ／Ｏパッド（３８）の少なくとも１つが電気的に接続されたボンドサイト（２８）とを有する複数のリード（２３）と、
    前記第１パッケージ面（１２）に配置された第１ダイパッド表面（３４）と
    前記第１ダイパッド表面（１２）の反対側で、自身の中心領域に半導体デバイス（２０）が取り付けられた第２ダイパッド表面（２７）と、
    前記第１ダイパッド表面（３４）の端から端まで配置され、それぞれが前記第１複数の溝（３４）内にあって、前記半導体デバイス（２０）の下方で延在する少なくとも１つの第１溝（５０）と、
    を含む、前記複数のリード（２３）によって形成された中心領域に配置されたパッド（３０）と
    を特徴とする半導体デバイスパッケージ（１０）。
  18. 前記少なくとも１つの第１溝（５０）が、前記第１表面（３４）に対して、前記ダイパッド（３０）の輪郭深さの約３０％と約７０％の間の深さを有することを特徴とする、請求項１７に記載の半導体デバイスパッケージ（１０）。
  19. 前記ダイパッド（３０）がさらに、
    前記第１ダイパッド表面（３４）に配置され、それぞれが個々のダイパッド側面に概ね平行に延在し、そこから偏ることを特徴とする、請求項１７に記載の半導体デバイスパッケージ（１０）。
  20. 前記ダイパッド（３０）がさらに、
    前記ダイパッド（３０）を通って配置され、前記成形材料（１８）を受けるために、前記第１（５０）および第２（５２）溝のうち少なくとも一方に配置されることを特徴とする、請求項１９に記載の半導体デバイスパッケージ（１０）。
  21. 前記ダイパッド（３０）がさらに、
    前記ダイパッド（３０）を通って配置され、前記成形材料（１８）を受けるために、前記少なくとも１つの第１溝（５０）に配置されることを特徴とする、請求項１７に記載の半導体デバイスパッケージ（１０）。
JP2008530082A 2005-09-06 2006-08-28 半導体パッケージのダイパッド Pending JP2009507394A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/220,761 US7262491B2 (en) 2005-09-06 2005-09-06 Die pad for semiconductor packages and methods of making and using same
PCT/US2006/033418 WO2007030345A2 (en) 2005-09-06 2006-08-28 Die pad for semiconductor packages

Publications (1)

Publication Number Publication Date
JP2009507394A true JP2009507394A (ja) 2009-02-19

Family

ID=37829291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008530082A Pending JP2009507394A (ja) 2005-09-06 2006-08-28 半導体パッケージのダイパッド

Country Status (7)

Country Link
US (1) US7262491B2 (ja)
EP (1) EP1932175A2 (ja)
JP (1) JP2009507394A (ja)
KR (1) KR20080048526A (ja)
CN (1) CN101273452B (ja)
TW (1) TWI325620B (ja)
WO (1) WO2007030345A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
CN103515261A (zh) * 2012-06-27 2014-01-15 瑞萨电子株式会社 用于制造半导体器件的方法和半导体器件
US8994159B2 (en) 2009-04-09 2015-03-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2016106439A (ja) * 2009-05-15 2016-06-16 ローム株式会社 半導体装置
JP2016134511A (ja) * 2015-01-20 2016-07-25 株式会社デンソー 半導体装置及びその製造方法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2018190875A (ja) * 2017-05-10 2018-11-29 ローム株式会社 半導体装置

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294998A (ja) * 2005-04-13 2006-10-26 Rohm Co Ltd 半導体装置及びリードフレーム
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US20070132075A1 (en) * 2005-12-12 2007-06-14 Mutsumi Masumoto Structure and method for thin single or multichip semiconductor QFN packages
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
WO2008003051A2 (en) * 2006-06-29 2008-01-03 Analog Devices, Inc. Stress mitigation in packaged microchips
US20080029855A1 (en) * 2006-08-04 2008-02-07 Yi-Ling Chang Lead Frame and Fabrication Method thereof
US8422243B2 (en) * 2006-12-13 2013-04-16 Stats Chippac Ltd. Integrated circuit package system employing a support structure with a recess
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP5089184B2 (ja) 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
TWI347664B (en) * 2007-02-07 2011-08-21 Advanced Semiconductor Eng Semiconductor chip package structure
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
US7923846B2 (en) 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
TWI364820B (en) * 2008-03-07 2012-05-21 Chipmos Technoligies Inc Chip structure
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US7838339B2 (en) * 2008-04-04 2010-11-23 Gem Services, Inc. Semiconductor device package having features formed by stamping
US20130017652A1 (en) * 2008-04-04 2013-01-17 Gem Services, Inc. Method of manufacturing a semiconductor device package with a heatsink
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
JP5097639B2 (ja) 2008-08-01 2012-12-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP2010087129A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2010046825A1 (en) * 2008-10-20 2010-04-29 Nxp B.V. Method for manufacturing a microelectronic package comprising at least one microelectronic device
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8044495B2 (en) * 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
KR20140058698A (ko) 2009-06-24 2014-05-15 아오이 전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US20110140253A1 (en) * 2009-12-14 2011-06-16 National Semiconductor Corporation Dap ground bond enhancement
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
WO2011092871A1 (ja) * 2010-01-29 2011-08-04 株式会社 東芝 Ｌｅｄパッケージ及びその製造方法
CN102214631A (zh) * 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8519525B2 (en) 2010-07-29 2013-08-27 Alpha & Omega Semiconductor, Inc. Semiconductor encapsulation and method thereof
US8669654B2 (en) * 2010-08-03 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with die paddle and method of manufacture thereof
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
TWI459528B (zh) * 2010-09-07 2014-11-01 Alpha & Omega Semiconductor 金屬鍵接的半導體封裝及其方法
KR20120048875A (ko) * 2010-11-08 2012-05-16 삼성전자주식회사 노출 패들을 갖는 쿼드 플랫 패키지
DE102010062346A1 (de) * 2010-12-02 2012-06-06 Robert Bosch Gmbh Elektronische Baugruppe sowie Verfahren zu deren Herstellung
US8377750B2 (en) * 2010-12-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
US8658470B2 (en) * 2011-02-14 2014-02-25 Stats Chippac Ltd. Integrated circuit packaging system with formed interconnects and method of manufacture thereof
US8669650B2 (en) * 2011-03-31 2014-03-11 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
JP2012227445A (ja) * 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
US8633063B2 (en) 2011-05-05 2014-01-21 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8557638B2 (en) * 2011-05-05 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
TWI447879B (zh) * 2011-11-15 2014-08-01 矽品精密工業股份有限公司 預製導線架與半導體封裝件及預製導線架的製法
CN103187386B (zh) * 2011-12-30 2016-02-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
US8637974B2 (en) * 2012-06-14 2014-01-28 Stats Chippac Ltd. Integrated circuit packaging system with tiebar-less design and method of manufacture thereof
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
ITMI20130473A1 (it) 2013-03-28 2014-09-29 St Microelectronics Srl Metodo per fabbricare dispositivi elettronici
JP6262968B2 (ja) * 2013-09-09 2018-01-17 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
US9269690B2 (en) * 2013-12-06 2016-02-23 Nxp B.V. Packaged semiconductor device with interior polygonal pads
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
EP2950342B1 (en) * 2014-05-30 2020-10-21 Ampleon Netherlands B.V. Integrated circuit arrangement
US20160005680A1 (en) * 2014-07-02 2016-01-07 Nxp B.V. Exposed-Heatsink Quad Flat No-Leads (QFN) Package
JP2016018846A (ja) * 2014-07-07 2016-02-01 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法
JP6379815B2 (ja) * 2014-07-31 2018-08-29 富士電機株式会社 半導体装置およびその製造方法
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
CN110379718A (zh) 2014-10-24 2019-10-25 意法半导体股份有限公司 具有改进电可接入性的封装结构的电子装置和制造方法
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
US9748187B2 (en) 2014-12-19 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and method for wafer dicing
US20160282212A1 (en) 2015-03-25 2016-09-29 Infineon Technologies Ag Molded semiconductor package having enhanced local adhesion characteristics
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9601472B2 (en) * 2015-04-24 2017-03-21 Qualcomm Incorporated Package on package (POP) device comprising solder connections between integrated circuit device packages
CN106129035B (zh) * 2015-05-05 2021-01-29 恩智浦美国有限公司 具有模制锁定的露出焊盘式集成电路封装件
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US10141197B2 (en) 2016-03-30 2018-11-27 Stmicroelectronics S.R.L. Thermosonically bonded connection for flip chip packages
US10586757B2 (en) * 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
DE102017202345A1 (de) * 2017-02-14 2018-08-16 Infineon Technologies Ag Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses
US10079198B1 (en) 2017-05-31 2018-09-18 Stmicroelectronics, Inc. QFN pre-molded leadframe having a solder wettable sidewall on each lead
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
DE102017120753B4 (de) * 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
US10573583B2 (en) * 2018-06-20 2020-02-25 Texas Instruments Incorporated Semiconductor device package with grooved substrate
CN109037083A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
US11227817B2 (en) * 2018-12-12 2022-01-18 Stmicroelectronics, Inc. Compact leadframe package
US11244881B2 (en) * 2019-09-30 2022-02-08 Texas Instruments Incorporated Package terminal cavities
US11233017B2 (en) * 2019-10-03 2022-01-25 Texas Instruments Incorporated Ex-situ manufacture of metal micro-wires and FIB placement in IC circuits
IT201900025009A1 (it) * 2019-12-20 2021-06-20 St Microelectronics Srl Leadframe per dispositivi a semiconduttore, prodotto a semiconduttore e procedimento corrispondenti
US20210217630A1 (en) * 2020-01-09 2021-07-15 Texas Instruments Incorporated Lead frame rolling
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
IT202000008269A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994159B2 (en) 2009-04-09 2015-03-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9847282B2 (en) 2009-05-15 2017-12-19 Rohm Co., Ltd. Semiconductor device
JP2016106439A (ja) * 2009-05-15 2016-06-16 ローム株式会社 半導体装置
US9899299B2 (en) 2009-05-15 2018-02-20 Rohm Co., Ltd. Semiconductor device
US10431527B2 (en) 2009-05-15 2019-10-01 Rohm Co., Ltd. Semiconductor device with island and associated leads
US10978379B2 (en) 2009-05-15 2021-04-13 Rohm Co., Ltd. Semiconductor device with island and associated leads
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
CN103515261A (zh) * 2012-06-27 2014-01-15 瑞萨电子株式会社 用于制造半导体器件的方法和半导体器件
US9293396B2 (en) 2012-06-27 2016-03-22 Renesas Electronics Corporation Method for manufacturing semiconductor device, and semiconductor device
US9741641B2 (en) 2012-06-27 2017-08-22 Renesas Electronics Corporation Method for manufacturing semiconductor device, and semiconductor device
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2016134511A (ja) * 2015-01-20 2016-07-25 株式会社デンソー 半導体装置及びその製造方法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2018190875A (ja) * 2017-05-10 2018-11-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US7262491B2 (en) 2007-08-28
EP1932175A2 (en) 2008-06-18
TWI325620B (en) 2010-06-01
TW200717760A (en) 2007-05-01
KR20080048526A (ko) 2008-06-02
WO2007030345A3 (en) 2007-11-15
WO2007030345A2 (en) 2007-03-15
CN101273452B (zh) 2010-11-03
CN101273452A (zh) 2008-09-24
US20070052070A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
JP2009507394A (ja) 半導体パッケージのダイパッド
US7563648B2 (en) Semiconductor device package and method for manufacturing same
US6049125A (en) Semiconductor package with heat sink and method of fabrication
US7709935B2 (en) Reversible leadless package and methods of making and using same
US6001671A (en) Methods for manufacturing a semiconductor package having a sacrificial layer
US7489021B2 (en) Lead frame with included passive devices
US20050029638A1 (en) Leadframe and semiconductor package made using the leadframe
US8299602B1 (en) Semiconductor device including leadframe with increased I/O
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
WO2007067330A2 (en) Leadless semiconductor package and method of manufacture
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3650596B2 (ja) 半導体装置の製造方法
JP2004104046A (ja) 半導体装置およびその製造方法
CN219778892U (zh) 半导体封装结构和引线框架
JPS61241954A (ja) 半導体装置
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003124422A (ja) リード抜け防止形状付きリードフレーム