JP2006294998A - 半導体装置及びリードフレーム - Google Patents

半導体装置及びリードフレーム Download PDF

Info

Publication number
JP2006294998A
JP2006294998A JP2005116051A JP2005116051A JP2006294998A JP 2006294998 A JP2006294998 A JP 2006294998A JP 2005116051 A JP2005116051 A JP 2005116051A JP 2005116051 A JP2005116051 A JP 2005116051A JP 2006294998 A JP2006294998 A JP 2006294998A
Authority
JP
Japan
Prior art keywords
island
bonding region
wire
wire bonding
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005116051A
Other languages
English (en)
Inventor
Hideki Hiromoto
秀樹 廣本
Sadamasa Fujii
貞雅 藤井
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005116051A priority Critical patent/JP2006294998A/ja
Priority to KR1020077023204A priority patent/KR20070114312A/ko
Priority to CNB2006800120929A priority patent/CN100514623C/zh
Priority to US11/918,410 priority patent/US7638860B2/en
Priority to TW095113022A priority patent/TW200644203A/zh
Priority to PCT/JP2006/307762 priority patent/WO2006112332A1/ja
Publication of JP2006294998A publication Critical patent/JP2006294998A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

【課題】 例えば実装時等における熱衝撃や温度サイクル等によって、アイランドにワイヤボンディングされたワイヤが断線してしまうことを確実に防止し得る半導体装置を提供すること。
【解決手段】 半導体チップ１１と、表面に半導体チップ１１がダイボンディングされたアイランド１２と、半導体チップ１１の表面に形成された電極１１ａとアイランド１２とを電気的に接続するワイヤ１４とを備えた半導体装置であって、アイランド１２は、半導体チップ１１がダイボンディングされるダイボンディング領域１２ａと、ワイヤ１４がワイヤボンディングされるワイヤボンディング領域１２ｂとを有し、アイランド１２におけるダイボンディング領域１２ａとワイヤボンディング領域１２ｂとの間には、アイランドの周縁１２ｃに達する連続した溝１７が形成されていることを特徴とする半導体装置１０。
【選択図】 図１

Description

この発明は、半導体装置及びリードフレームに関する。
従来から、ＬＳＩ等の半導体チップを備えた半導体装置のなかには、アイランドに半導体チップがダイボンディングされ、この半導体チップの上面に形成された電極とアイランドとがワイヤで接続された半導体装置が存在する。このような半導体装置について、図５を用いて説明する。
図５（ａ）は、従来の半導体装置の一例を模式的に示す部分平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。
図５に示すように、半導体装置８０は、表面に複数の電極８１ａが形成された半導体チップ８１、表面に半導体チップ８１がダイボンディングされたアイランド８２、複数本のリード端子８３、電極８１ａとアイランド８２とを電気的に接続する第１ワイヤ８４、電極８１ａとリード端子８３とを電気的に接続する第２ワイヤ８５、アイランド８２と接続された吊りリード８８、及び、これらを封止する樹脂パッケージ部８９を備えている。図中、８２ａは、半導体チップ８１がダイボンディングされるダイボンディング領域を示し、８２ｂは、第１ワイヤ８４がワイヤボンディングされるワイヤボンディング領域を示す。なお、図５（ａ）においては、樹脂パッケージ部８９を示していない。
図５に示した半導体装置８０は、例えば半田リフローによってプリント基板等に実装されるものであるが、実装時に、アイランド８２及び樹脂パッケージ部８９が加熱されると、夫々が固有の熱膨張係数に応じた比率で膨張するため、ワイヤボンディング領域８２ｂと樹脂パッケージ部８９との熱膨張係数の違いに起因して、ワイヤボンディング領域８２ｂと樹脂パッケージ部８９との界面において相対的な滑りが生じ、第１ワイヤ８４が断線する場合があった。
このような問題を解決すべく、従来、例えば、アイランドにおけるダイボンディング領域とワイヤボンディング領域との間に溝又は孔が形成された半導体装置が存在する（例えば、特許文献１、２参照）。このような半導体装置について、図６を用いて説明する。
図６（ａ）は、従来の半導体装置の他の一例を模式的に示す部分平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。
半導体装置９０は、表面に複数の電極９１ａが形成された半導体チップ９１、表面に半導体チップ９１がダイボンディングされたアイランド９２、複数本のリード端子９３、電極９１ａとアイランド９２とを電気的に接続する第１ワイヤ９４、電極９１ａとリード端子９３とを電気的に接続する第２ワイヤ９５、アイランド９２と接続された吊りリード９８、及び、これらを封止する樹脂パッケージ部９９を備えている。図中、９２ａは、半導体チップ９１がダイボンディングされるダイボンディング領域を示し、９２ｂは、第１ワイヤ９４がワイヤボンディングされるワイヤボンディング領域を示す。半導体装置９０では、アイランド９２におけるダイボンディング領域９２ａとワイヤボンディング領域９２ｂとの間に、溝９７が形成されている。なお、図６（ａ）においては、樹脂パッケージ部９９を示していない。
図６に示した半導体装置９０によれば、アイランド９２におけるダイボンディング領域９２ａとワイヤボンディング領域９２ｂとの間に溝９７が設けられていて、溝９７内に樹脂パッケージ部９９が入り込んでいるため、実装時に加熱されても、ダイボンディング領域９２ａとワイヤボンディング領域９２ｂとが、互いに独立して個別に熱膨張することになる。従って、ワイヤボンディング領域９２ｂに生じる熱膨張が小さくなり、第１ワイヤ９４の断線が生じ難くなる。
特開２００１−３１３３６３号公報 特開２００２−１６２０６号公報
しかしながら、図６に示したように、特許文献１、２に記載の半導体装置では、アイランド９２の表面に、ダイボンディング領域９２ａとワイヤボンディング領域９２ｂとが連続している領域Ｒが存在するため、領域Ｒを介して、ダイボンディング領域９２ａの熱膨張が、ワイヤボンディング領域９２ｂに伝わってしまい、その結果、ダイボンディング領域９２ａの熱膨張に起因したワイヤボンディング領域９２ｂの変位を充分に抑制することができないという問題があった。その結果、ワイヤボンディング領域９２ｂと樹脂パッケージ部９９との界面において相対的な滑りが生じ、第１ワイヤ９４が断線するおそれがあった。このように、特許文献１、２に記載の半導体装置には、第１ワイヤ９４の断線を確実に防止することが困難であるという点において、まだ改善の余地があった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、例えば実装時等における熱衝撃や温度サイクル等によって、アイランドにワイヤボンディングされたワイヤが断線してしまうことを確実に防止し得る半導体装置、及び、該半導体装置に用いられるリードフレームを提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１） 半導体チップと、
表面に上記半導体チップがダイボンディングされたアイランドと、
上記半導体チップの表面に形成された電極と上記アイランドとを電気的に接続するワイヤと
を備えた半導体装置であって、
上記アイランドは、上記半導体チップがダイボンディングされるダイボンディング領域と、上記ワイヤがワイヤボンディングされるワイヤボンディング領域とを有し、
上記アイランドにおける上記ダイボンディング領域と上記ワイヤボンディング領域との間には、上記アイランドの周縁に達する連続した溝が形成されていることを特徴とする半導体装置。
（１）の発明によれば、上記アイランドにおける上記ダイボンディング領域と上記ワイヤボンディング領域との間に、上記アイランドの周縁に達する連続した溝が形成されているため、上記ダイボンディング領域と上記ワイヤボンディング領域とが上記溝によって隔絶される。従って、上記半導体装置が加熱された際に、上記ダイボンディング領域と上記ワイヤボンディング領域とが、互いに独立して個別に熱膨張することになり、上記ワイヤボンディング領域に生じる熱膨張を小さくすることができる。また、上記半導体装置が加熱された際に上記ダイボンディング領域に生じる熱膨張は、上記ダイボンディング領域と上記ワイヤボンディング領域とを隔絶する上記溝によって吸収され、上記ワイヤボンディング領域には伝わらないため、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域自体の変位を抑制することができる。さらに、上記ワイヤボンディング領域は、上記アイランドの周縁を覆う樹脂と上記溝に入り込んだ樹脂とによってその周縁が包囲されることになるため、上記ワイヤボンディング領域と上記樹脂との界面における滑りを生じ難くすることができる。
このように、（１）の発明によれば、上記ワイヤボンディング領域に生じる熱膨張を小さくすることができるとともに、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域自体の変位を抑制することができ、さらに、上記ワイヤボンディング領域と上記樹脂との界面における滑りを生じ難くすることができるため、ワイヤの断線を確実に防止することができる。
さらに、本発明は、以下のようなものを提供する。
（２） 上記（１）の半導体装置であって、
上記アイランドは、矩形状であり、
上記溝は、上記アイランドの隣り合う２辺の夫々に達する連続した溝であることを特徴とする。
（２）の発明によれば、上記アイランドの隣り合う２辺の夫々に達する連続した溝が上記アイランドに形成され、上記溝によって上記ダイボンディング領域と上記ワイヤボンディング領域とが隔絶されるため、上記ワイヤボンディング領域自体の熱膨張に起因した上記ワイヤボンディング領域の変位をより小さくすることができるとともに、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域の変位をより小さくすることができる。
この理由について、以下に説明する。
上記半導体装置が加熱された際に上記アイランドに生じる熱膨張は、主に上記アイランドを平面的に広げる方向に作用する平面的な熱膨張であるが、この平面的な熱膨張は、２方向成分、すなわち、縦方向への熱膨張及び横方向への熱膨張からなるといえる。本発明においては、上記アイランドの上記ダイボンディング領域と上記ワイヤボンディング領域とが、上記溝によって隔絶されているので、上述した平面的な熱膨張は、上記ダイボンディング領域と上記ワイヤボンディング領域とにおいて、夫々独立して個別に生じることになる。上記（２）の発明によれば、上記ダイボンディング領域と上記ワイヤボンディング領域との間に、上記アイランドの隣り合う２辺の夫々に達する連続した溝が形成され、上記ダイボンディング領域と上記ワイヤボンディング領域とが上記溝によって縦方向及び横方向に隔絶されるため、上記ワイヤボンディング領域に生じる縦方向及び横方向への熱膨張を上記溝によって吸収することができ、上記ワイヤボンディング領域自体の熱膨張による上記ワイヤボンディング領域の変位を小さくすることができる。また、上記ダイボンディング領域に生じる縦方向及び横方向への熱膨張は、上記ダイボンディング領域と上記ワイヤボンディング領域とを縦方向及び横方向に隔絶する溝によって吸収され、上記ワイヤボンディング領域には伝わらないため、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域自体の変位を小さくすることができる。
このように、上記（２）の発明によれば、上記アイランドの隣り合う２辺の夫々に達する連続した溝が上記アイランドに形成されていて、上記ダイボンディング領域及び上記ワイヤボンディング領域の夫々に生じる平面的な熱膨張を上記溝によって吸収することが可能であるため、上記ワイヤボンディング領域自体の熱膨張による上記ワイヤボンディング領域の変位を小さくすることができるとともに、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域自体の変位を小さくすることが可能であり、ワイヤの断線をより確実に防止することができる。
さらに、本発明は、以下のようなものを提供する。
（３） 半導体チップがダイボンディングされるダイボンディング領域と、ワイヤがワイヤボンディングされるワイヤボンディング領域とを有するアイランドを備え、
上記アイランドにおける上記ダイボンディング領域と上記ワイヤボンディング領域との間には、上記アイランドの周縁に達する連続した溝が形成されていることを特徴とするリードフレーム。
（３）の発明によれば、上記アイランドにおける上記ダイボンディング領域と上記ワイヤボンディング領域との間に、上記アイランドの周縁に達する連続した溝が形成されているため、上記ダイボンディング領域と上記ワイヤボンディング領域とが上記溝によって隔絶される。従って、上記ダイボンディング領域と上記ワイヤボンディング領域とが、互いに独立して個別に熱膨張することになり、ワイヤボンディング領域自体の熱膨張を小さくすることができる。また、上記ダイボンディング領域に生じる熱膨張は、上記ダイボンディング領域と上記ワイヤボンディング領域とを隔絶する上記溝によって吸収され、上記ワイヤボンディング領域には伝わらないため、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域自体の変位を抑制することができる。さらに、上記ワイヤボンディング領域は、上記アイランドの周縁を覆う樹脂と上記溝に入り込んだ樹脂とによってその周縁が包囲されることになるため、上記ワイヤボンディング領域と上記樹脂との界面における滑りを生じ難くすることができる。
従って、このリードフレームを用いて半導体装置を製造することにより、該半導体装置におけるワイヤの断線を確実に防止することができる。
さらに、本発明は、以下のようなものを提供する。
（４） 上記（３）のリードフレームであって、
上記アイランドは、矩形状であり、
上記溝は、上記アイランドの隣り合う２辺の夫々に達する連続した溝であることを特徴とする。
（４）の発明によれば、上記アイランドの隣り合う２辺の夫々に達する連続した溝が上記アイランドに形成されていて、上記ダイボンディング領域及び上記ワイヤボンディング領域の夫々に生じる平面的な熱膨張を上記溝によって吸収することが可能であるため、上記ワイヤボンディング領域自体の熱膨張による上記ワイヤボンディング領域の変位を小さくすることができるとともに、上記ダイボンディング領域の熱膨張に起因した上記ワイヤボンディング領域自体の変位を小さくすることが可能である。従って、このリードフレームを用いて半導体装置を製造することにより、該半導体装置におけるワイヤの断線をより確実に防止することができる。
本発明によれば、例えば実装時等における熱衝撃や温度サイクル等によって、アイランドにワイヤボンディングされたワイヤが断線してしまうことを確実に防止し得る半導体装置、及び、該半導体装置に用いられるリードフレームを提供することができる。
まず、本発明に係る半導体装置の一例について図面を用いて説明する。
図１（ａ）は、本発明に係る半導体装置の一例を模式的に示す平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。
半導体装置１０は、半導体チップ１１、アイランド１２、リード端子１３、第１ワイヤ１４、第２ワイヤ１５、吊りリード１８、及び、樹脂パッケージ１９を備えている。なお、図１（ａ）においては、樹脂パッケージ部１９を示していない。
半導体装置１０は、表面に複数の電極１１ａが形成された半導体チップ１１を備えている。なお、半導体チップ１１としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。半導体チップ１１は、アイランド１２の略中央に位置するダイボンディング領域１２ａに、例えばエポキシ系接着剤等によってダイボンディングされている。また、半導体チップ１１の表面に形成された電極１１ａと、アイランド１２の隅に位置するワイヤボンディング領域１２ｂとは、第１ワイヤ１４によって電気的に接続されている。また、アイランド１２の周辺には、アイランド１２から所定間隔を空けて、複数のリード端子１３が配置されている。半導体チップ１１の表面に形成された電極１１ａと、リード端子１３とは、第２ワイヤ１５によって電気的に接続されている。半導体装置１０には、リード端子１３の一部のみを露出させて半導体チップ１１等を封止する樹脂パッケージ部１９が形成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
アイランド１２におけるダイボンディング領域１２ａとワイヤボンディング領域１２ｂとの間には、アイランド１２の周縁１２ｃに達する平面視直線状の連続した溝１７が形成されている。溝１７によって、ダイボンディング領域１２ａとワイヤボンディング領域１２ｂとが隔絶されていて、溝１７内には、樹脂パッケージ部１９が入り込んでいる。図中、１７ａは、溝１７によってアイランド１２ｃの周縁に形成された開口を示す。
溝１７は、エッチングにより形成されていて、断面視Ｕ字形状を有する。溝１７の深さは、例えば、アイランド１２の厚さの１／２〜２／３であり、溝１７の幅は、溝１７の深さと略同じである。なお、本発明において、溝の形成方法は、特に限定されるものではなく、例えば、コイニングにより形成してもよく、レーザにより形成してもよい。コイニングにより溝を形成することにより、断面視Ｖ字形状の溝を形成することができる。
半導体装置１０によれば、アイランド１２におけるダイボンディング領域１２ａとワイヤボンディング領域１２ｂとの間に、アイランド１２の周縁１２ｃに達する連続した溝１７が形成されているため、ダイボンディング領域１２ａとワイヤボンディング領域１２ｂとが溝１７によって隔絶される。従って、半導体装置１０が加熱された際に、ダイボンディング領域１２ａとワイヤボンディング領域１２ｂとが、互いに独立して個別に熱膨張することになり、ワイヤボンディング領域１２ｂに生じる熱膨張を小さくすることができる。また、半導体装置１０が加熱された際にダイボンディング領域１２ａに生じる熱膨張は、ダイボンディング領域１２ａとワイヤボンディング領域１２ｂとを隔絶する溝１７によって吸収され、ワイヤボンディング領域１２ｂには伝わらないため、ダイボンディング領域１２ａの熱膨張に起因したワイヤボンディング領域１２ｂ自体の変位を抑制することができる。さらに、ワイヤボンディング領域１２ｂは、アイランド１２の周縁１２ｃを覆う樹脂パッケージ部１９と、溝１７に入り込んだ樹脂パッケージ部１９とによってその周縁が包囲されることになるため、ワイヤボンディング領域１２ｂと樹脂パッケージ部１９との界面における滑りを生じ難くすることができる。このように、半導体装置１０によれば、ワイヤボンディング領域１２ｂに生じる熱膨張を小さくすることができるとともに、ダイボンディング領域１２ａの熱膨張に起因したワイヤボンディング領域１２ｂ自体の変位を抑制することができ、さらに、ワイヤボンディング領域１２ｂの周縁を樹脂パッケージ部１９によって包囲することにより、ワイヤボンディング領域１２ｂと樹脂パッケージ部１９との界面における滑りを生じ難くすることができるため、第１ワイヤ１４の断線を確実に防止することができる。
また、ダイボンディング領域１２ａとワイヤボンディング１２ｂとの間には、アイランド１２の周縁１２ｃに達する連続した溝１７が形成されているため、半導体装置１０が加熱された場合、アイランド１２の上面側に比べてアイランド１２の下面側の熱膨張が大きくなる。また、溝１７はアイランド１２の周縁１２ｃに達しているため、アイランド１２には、その上面を凹とした反りが生じ易くなる一方、その上面を凸とした反りが生じ難くなる。このように、半導体装置１０においては、アイランド１２の周縁１２ｃに達する連続した溝１７がアイランド１２の上面に形成されているため、アイランド１２にその上面を凸とした反りが生じて第１ワイヤ１４が断線してしまうことを防止することができる。
さらに、溝１７によってアイランド１２の周縁１２ｃに開口１７ａが形成されるため、樹脂によって封止する際、開口１７ａから空気を逃がすことができ、溝１７への樹脂の噛み込みを強固にすることができる。
次に、本発明に係る半導体装置の他の一例について図面を用いて説明する。
図２（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。
半導体装置３０は、表面に複数の電極３１ａが形成された半導体チップ３１、表面にエポキシ系接着剤等によって半導体チップ３１がダイボンディングされたアイランド３２、複数本のリード端子３３、電極３１ａとアイランド３２とを電気的に接続する第１ワイヤ３４、電極３１ａとリード端子３３とを電気的に接続する第２ワイヤ３５、アイランド３２と接続された吊りリード３８、及び、これらを封止する樹脂パッケージ部３９とを備えている。図中、３２ａは、半導体チップ３１がダイボンディングされるダイボンディング領域を示し、３２ｂは、第１ワイヤ３４がワイヤボンディングされるワイヤボンディング領域を示す。図２（ａ）においては、樹脂パッケージ部３９を示していない。
アイランド３２におけるダイボンディング領域３２ａとワイヤボンディング領域３２ｂとの間には、アイランド３２の隣り合う２つの辺３２ｄ、３２ｅの夫々に達する連続した溝３７が形成されている。ダイボンディング領域３２ａとワイヤボンディング領域３２ｂとは、溝３７によって隔絶されていて、溝３７内には、樹脂パッケージ部３９が入り込んでいる。溝３７は、エッチングにより形成されたものであり、断面視Ｕ字形状を有する。
図中、３７ａは、溝３７によってアイランド３２の２つの辺３２ｄ、３２ｅの側面に形成された開口を示す。
半導体装置３０によれば、アイランド３２の隣り合う２つの辺３２ｄ、３２ｅの夫々に達する連続した溝３７がアイランド３２に形成されていて、ダイボンディング領域３２ａ及びワイヤボンディング領域３２ｂの夫々に生じる平面的な熱膨張を溝３７によって吸収することが可能であるため、ワイヤボンディング領域３２ｂ自体の熱膨張によるワイヤボンディング領域３２ｂの変位を小さくすることができるとともに、ダイボンディング領域３２ａの熱膨張に起因したワイヤボンディング領域３２ｂ自体の変位を小さくすることが可能であり、第１ワイヤ３４の断線をより確実に防止することができる。
さらに、溝３７によってアイランド３２の２つの辺３２ｄ、３２ｅの側面に開口３７ａが形成されるため、樹脂によって封止する際、開口３７ａから空気を逃がすことができ、樹脂３７への樹脂の噛み込みを強固にすることができる。
次に、本発明のリードフレームについて説明する。
図３は、本発明に係るリードフレームの一例を模式的に示す平面図である。
リードフレーム５０は、平行して配置された２本のサイド枠５１と、２本のサイド枠５１の中央に配置された矩形状のアイランド５２と、アイランド５２へ向けて延びる複数のリード端子５３と、各リード端子５３の長手方向に対して直交する方向に延びるように一体的に設けられたダム部材５４と、サイド枠５１とアイランド５２とを接続するように一体的に設けられた吊りリード５８とを備えている。
アイランド５２には、アイランド５２の周縁に達する平面視直線状の溝５７が形成されていて、アイランド５２は、溝５７によって、半導体チップがダイボンディングされるダイボンディング領域５２ａと、ワイヤがボンディングされるワイヤボンディング領域５２ｂとに区画されている。
図３に示したリードフレーム５０を用いることにより、第１ワイヤ１４の断線を防止し得る半導体装置１０（図１参照）を製造することができる。
図４は、本発明に係るリードフレームの他の一例を模式的に示す平面図である。
リードフレーム６０は、平行して配置された２本のサイド枠６１と、２本のサイド枠６１の中央に配置された矩形状のアイランド６２と、アイランド６２へ向けて延びる複数のリード端子６３と、各リード端子６３の長手方向に対して直交する方向に延びるように一体的に設けられたダム部材６４と、サイド枠６１とアイランド６２とを接続するように一体的に設けられた吊りリード６８とを備えている。
アイランド６２には、アイランド６２の隣り合う２辺に達する連続した溝６７が形成されていて、アイランド６２は、溝６７によって、半導体チップがダイボンディングされるダイボンディング領域６２ａと、ワイヤがワイヤボンディングされるワイヤボンディング領域６２ｂとに区画されている。
図４に示したリードフレーム６０を用いることにより、第１ワイヤ３４の断線をより確実に防止し得る半導体装置３０（図２参照）を製造することができる。
次に、本発明の半導体装置の製造方法について、図１及び図３を用いて説明することにする。
まず、アイランド５２に溝５７が形成されたリードフレーム５０を製造する。溝５７の形成方法は、特に限定されるものではなく、例えば、エッチング、コイニング、レーザ加工等の方法により形成することが可能である。次に、アイランド５２のダイボンディング領域５２ａに、例えばエポキシ系接着剤等を用いて、半導体チップ１１をダイボンディングする。
続いて、半導体チップ１１の表面に形成された電極１１ａと、アイランド５２のワイヤボンディング領域５２ｂとを、金線等の第１ワイヤ１４を用いてワイヤボンディングし、さらに、電極１１ａと、リード端子５３とを、金線等の第２ワイヤ１５を用いてワイヤボンディングする。続いて、リード端子５３の一部を露出させて半導体チップ１１等を封止するように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する。その後、サイド枠５１やダム部材５４等を切断してリードフレーム５０を分割することにより、半導体装置１０を製造することができる。
以上、本発明の半導体装置及びリードフレームの実施形態について説明したが、本発明の半導体装置及びリードフレームは、上述した例に限定されるものではない。
本発明において、アイランドに形成される溝は、アイランドの周縁に達する連続した溝であれば、その平面視形状は、特に限定されるものではないが、上述したように、矩形状のアイランドの隣り合う２辺の夫々に達する連続した溝であることが望ましい（図２参照）。ワイヤボンディング領域の熱膨張による変位を小さくすることができるとともに、ダイボンディング領域の熱膨張に起因したワイヤボンディング領域自体の変位を小さくすることが可能であり、ワイヤの断線をより確実に防止することができるからである。
また、アイランドに形成される溝が、矩形状のアイランドの隣り合う２辺の夫々に達する連続した溝である場合、該溝の平面視形状は、特に限定されるものではなく、図２に示した形状以外に、例えば、アイランドの隅を中心とした円弧形状を挙げることができる。このようにした場合、ダイボンディング領域の中央から放射状に広がる平面的な熱膨張を、当該溝によって効率的に吸収することができる。
また、本発明においては、上記アイランドには、該アイランドの周縁に達する連続した溝が複数形成されていてもよい。例えば、ダイボンディング領域とワイヤボンディング領域との間に、アイランドの周縁に達する連続した溝が複数形成されていてもよい。
また、上記アイランドには、複数に分岐した溝が形成されていてもよい。複数に分岐した溝が形成される場合、少なくともワイヤボンディング領域とダイボンディング領域との間に、アイランドの周縁に達する連続した溝が形成されていればよく、その他の分岐した溝は、必ずしもアイランドの周縁に達している必要はない。
本発明においては、上記溝によって区画されるワイヤボンディング領域の面積は、該ワイヤボンディング領域へのワイヤボンディングが可能な範囲内であれば、より小さいことが望ましい。上記ワイヤボンディング領域の面積が小さいほど、上記ワイヤボンディング領域自体に生じる熱膨張が小さくなるため、上記ワイヤボンディング領域の熱膨張による変位を小さくすることが可能になるからである。また、上記ワイヤボンディング領域の面積が小さいほど、上記溝によって区画されるダイボンディング領域の面積が大きくなるので、上記ダイボンディング領域に生じる熱膨張が大きくなるが、上記ダイボンディング領域の熱膨張は、上記ダイボンディング領域と上記ワイヤボンディング領域との間に形成された溝によって吸収されるため、上記ワイヤボンディング領域には伝わらないからである。
上述した点から、上記溝によって区画されるワイヤボンディング領域は、アイランドの隅（例えば、ダイボンディング領域の隣り合う２辺の延長線により区画されるアイランドの隅）に位置することが望ましい。また、アイランドと一体的に形成された吊りリードは、上記溝によって隔絶されたダイボンディング領域とワイヤボンディング領域とのうち、ダイボンディング領域側に位置していることが望ましい。上記吊りリードとワイヤボンディング領域との間に溝が存在するため、該吊りリードの熱膨張によってワイヤボンディング領域に変位が生じることを防止することができるからである。
本発明において、溝の深さ及び幅は、特に限定されるものではないが、アイランドの厚さの１／３〜３／４であることが望ましい。アイランドの強度を確保しつつ、アイランドの熱膨張に起因した第１ワイヤの断線を充分に防止することができるからである。なお、本発明において、溝の深さ及び幅は、必ずしも、溝の全ての位置において一定である必要はなく、位置によって溝の深さ又は幅が異なっていてもよい。
樹脂パッケージ部を形成する際に用いられる樹脂としては、特に限定されるものではなく、例えば、樹脂主成分としての熱硬化性のエポキシ樹脂と、硬化剤成分としてのフェノール樹脂と、無機充填剤とを含有した樹脂組成物等を挙げることができる。また、上記樹脂主成分として、エポキシ樹脂にかえて、例えば、ＰＰＳ（ポリフェニレンスルフィド）樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂等、耐熱性の熱可塑性樹脂を用いることも可能である。また、上記無機充填剤としては、特に限定されるものではなく、例えば、石英ガラス、結晶性シリカ、溶融シリカ等を挙げることができる。
本実施形態においては、半導体装置のパッケージ方式がＳＯＰ（Small Out-line Package）である場合について説明したが、本発明において、パッケージ方式としては、特に限定されるものではなく、例えば、ＱＦＰ（Quad Flat Package）、ＱＦＮ（Quad Flat Non-leaded package）、ＱＦＪ（Quad Flat J leaded package）、ＳＯＪ（Small Out-line J leaded package）、ＤＩＰ（Dual In-line Package）、ＳＩＰ（Single In-line Package）等を挙げることができる。
（ａ）は、本発明に係る半導体装置の一例を模式的に示す部分平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。 （ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。 本発明に係るリードフレームの一例を模式的に示す平面図である。 本発明に係るリードフレームの他の一例を模式的に示す平面図である。 （ａ）は、従来の半導体装置の一例を模式的に示す部分平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。 （ａ）は、従来の半導体装置の他の一例を模式的に示す部分平面透視図であり、（ｂ）は、その半導体装置を模式的に示す縦断面図である。
符号の説明
１０、３０ 半導体装置
１１、３１ 半導体チップ
１２、３２、５２、６２ アイランド
１２ａ、３２ａ、５２ａ、６２ａ ダイボンディング領域
１２ｂ、３２ｂ、５２ｂ、６２ｂ ワイヤボンディング領域
１２ｃ （アイランドの）周縁
１３、３３、５３、６３ リード端子
１４、３４ 第１ワイヤ
１５、３５ 第２ワイヤ
１７、３７、５７、６７ 溝
１８、３８、５８、６８ 吊りリード
１９、３９ 樹脂パッケージ部
５０、６０ リードフレーム

Claims (4)

  1. 半導体チップと、
    表面に前記半導体チップがダイボンディングされたアイランドと、
    前記半導体チップの表面に形成された電極と前記アイランドとを電気的に接続するワイヤと
    を備えた半導体装置であって、
    前記アイランドは、前記半導体チップがダイボンディングされるダイボンディング領域と、前記ワイヤがワイヤボンディングされるワイヤボンディング領域とを有し、
    前記アイランドにおける前記ダイボンディング領域と前記ワイヤボンディング領域との間には、前記アイランドの周縁に達する連続した溝が形成されていることを特徴とする半導体装置。
  2. 前記アイランドは、矩形状であり、
    前記溝は、前記アイランドの隣り合う２辺の夫々に達する連続した溝であることを特徴とする請求項１に記載の半導体装置。
  3. 半導体チップがダイボンディングされるダイボンディング領域と、ワイヤがワイヤボンディングされるワイヤボンディング領域とを有するアイランドを備え、
    前記アイランドにおける前記ダイボンディング領域と前記ワイヤボンディング領域との間には、前記アイランドの周縁に達する連続した溝が形成されていることを特徴とするリードフレーム。
  4. 前記アイランドは、矩形状であり、
    前記溝は、前記アイランドの隣り合う２辺の夫々に達する連続した溝であることを特徴とする請求項３に記載のリードフレーム。
JP2005116051A 2005-04-13 2005-04-13 半導体装置及びリードフレーム Pending JP2006294998A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005116051A JP2006294998A (ja) 2005-04-13 2005-04-13 半導体装置及びリードフレーム
KR1020077023204A KR20070114312A (ko) 2005-04-13 2006-04-12 반도체 장치 및 리드 프레임
CNB2006800120929A CN100514623C (zh) 2005-04-13 2006-04-12 半导体装置及引线框
US11/918,410 US7638860B2 (en) 2005-04-13 2006-04-12 Semiconductor device and lead frame
TW095113022A TW200644203A (en) 2005-04-13 2006-04-12 Semiconductor apparatus and lead frame
PCT/JP2006/307762 WO2006112332A1 (ja) 2005-04-13 2006-04-12 半導体装置及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005116051A JP2006294998A (ja) 2005-04-13 2005-04-13 半導体装置及びリードフレーム

Publications (1)

Publication Number Publication Date
JP2006294998A true JP2006294998A (ja) 2006-10-26

Family

ID=37115056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005116051A Pending JP2006294998A (ja) 2005-04-13 2005-04-13 半導体装置及びリードフレーム

Country Status (6)

Country Link
US (1) US7638860B2 (ja)
JP (1) JP2006294998A (ja)
KR (1) KR20070114312A (ja)
CN (1) CN100514623C (ja)
TW (1) TW200644203A (ja)
WO (1) WO2006112332A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099534A (ja) * 2012-11-15 2014-05-29 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014130925A (ja) * 2012-12-28 2014-07-10 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015233114A (ja) * 2014-05-13 2015-12-24 株式会社デンソー 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102428558B (zh) 2009-05-15 2014-06-25 罗姆股份有限公司 半导体装置
KR101113518B1 (ko) * 2009-11-18 2012-02-29 삼성전기주식회사 리드 프레임
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2000252403A (ja) * 1999-02-26 2000-09-14 Mitsui High Tec Inc 半導体装置
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2002016206A (ja) 2000-06-28 2002-01-18 Rohm Co Ltd 半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2000252403A (ja) * 1999-02-26 2000-09-14 Mitsui High Tec Inc 半導体装置
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099534A (ja) * 2012-11-15 2014-05-29 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014130925A (ja) * 2012-12-28 2014-07-10 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015233114A (ja) * 2014-05-13 2015-12-24 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2006112332A1 (ja) 2006-10-26
CN101160659A (zh) 2008-04-09
US20090032919A1 (en) 2009-02-05
TW200644203A (en) 2006-12-16
KR20070114312A (ko) 2007-11-30
US7638860B2 (en) 2009-12-29
CN100514623C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US20030006055A1 (en) Semiconductor package for fixed surface mounting
JP4860939B2 (ja) 半導体装置
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
US20060175689A1 (en) Multi-leadframe semiconductor package and method of manufacture
JP2002329832A (ja) リードフレーム
JP2008187009A (ja) 樹脂封止型半導体装置およびその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2006294998A (ja) 半導体装置及びリードフレーム
KR101840576B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US9401318B2 (en) Quad flat no-lead package and manufacturing method thereof
US20130049180A1 (en) Qfn device and lead frame therefor
JP6909630B2 (ja) 半導体装置
JP2008294132A (ja) モールドパッケージおよびその製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP5145596B2 (ja) 半導体装置
JP2002359336A (ja) 半導体装置
KR100567045B1 (ko) 반도체 패키지
JP4994883B2 (ja) 樹脂封止型半導体装置
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
KR940006084B1 (ko) 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법
JP2005150693A (ja) チップパッケージ構造
JPH06268142A (ja) 半導体装置
JPH0750388A (ja) 樹脂封止型半導体装置及び製造方法
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110331

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110711

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110729