CN108574042B - 一种单芯片单轴或多轴磁阻传感器及其制造方法 - Google Patents
一种单芯片单轴或多轴磁阻传感器及其制造方法 Download PDFInfo
- Publication number
- CN108574042B CN108574042B CN201810597724.7A CN201810597724A CN108574042B CN 108574042 B CN108574042 B CN 108574042B CN 201810597724 A CN201810597724 A CN 201810597724A CN 108574042 B CN108574042 B CN 108574042B
- Authority
- CN
- China
- Prior art keywords
- hole
- dielectric layer
- layer
- magnetic induction
- magnetic resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000006698 induction Effects 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 56
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 22
- 238000004140 cleaning Methods 0.000 claims description 16
- 229910016570 AlCu Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
- G01R33/1223—Measuring permeability, i.e. permeameters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种单芯片单轴或多轴磁阻传感器及其制造方法，磁阻传感器包括：形成有集成电路的晶圆；位于晶圆上的钝化层，钝化层上形成有与磁阻传感器连接的第一通孔；位于钝化层上的介质层，介质层上形成斜坡；贯穿第一通孔处的介质层的第二通孔，第二通孔中露出下层集成电路的金属连线；形成于介质层上的磁性感应薄膜图形，其包括感应磁阻图形和保留于第二通孔内的磁性感应薄膜，第二通孔内的磁性感应薄膜覆盖集成电路的金属连线接触；形成于磁性感应薄膜图形上的传感器互连金属层图形，传感器互连金属层图形连接感应磁阻图形和第二通孔内的磁性感应薄膜。与现有技术相比，本发明可降低连接集成电路和磁阻传感器的孔接触电阻的阻值。
Description
【技术领域】
本发明涉及半导体制造领域，特别涉及一种单芯片单轴或多轴磁阻传感器(包括AMR,GMR,TMR)及其制造方法。
【背景技术】
现有的单芯片单轴或多轴磁阻传感器的制造工艺包括：首先在前期集成电路完成后在钝化层后蚀刻与传感器连接的通孔GVIA；再沉积厚介质层，并光刻、蚀刻以形成具有一定角度的斜坡和平面；接着再次对通孔GVIA进行蚀刻以完成通孔PVO蚀刻，露出下层电路AlCu；之后沉积磁性感应薄膜，并光刻、蚀刻只保留感应磁阻图形；接着直接沉积传感器互连金属用于连接PVO集成电路和感应磁阻图形。在该制造工艺中，由于传感器互连金属沉积时表面是裸露的感应磁阻图形，因此，无法使用化学或者物理方式来去除PVO孔内的金属表面氧化物(AlCu极易氧化)，导致孔接触电阻异常，传感器失效。
因此，有必要提出一种改进的技术方案来解决上述问题。
【发明内容】
本发明的目的在于提供一种单芯片单轴或多轴磁阻传感器及其制造方法，其可以降低连接集成电路和磁阻传感器的孔接触电阻的阻值。
根据本发明的一个方面，本发明提供一种单芯片单轴或多轴磁阻传感器的制造方法，其包括：提供形成有集成电路的晶圆，所述晶圆的上表面形成有钝化层；在所述钝化层上刻蚀出与磁阻传感器连接的第一通孔，以露出所述集成电路的金属连线；在刻蚀有第一通孔的钝化层的上表面沉积介质层；对所述介质层进行光刻、蚀刻，以在所述介质层上形成具有预定倾斜角度的斜坡；对所述第一通孔上方的介质层进行蚀刻，以形成贯穿该介质层的第二通孔，并在第二通孔中露出下层的所述集成电路的金属连线；对形成有第二通孔的介质层的表面进行清洗；在所述上沉积磁性感应薄膜，并对所述磁性感应薄膜进行光刻和刻蚀，并保留第二通孔内的磁性感应薄膜和形成所述磁阻传感器所需的感应磁阻图形，其中第二通孔内的所述磁性感应薄膜覆盖所述集成电路的金属连线接触。
进一步的，所述单芯片单轴或多轴磁阻传感器的制造方法还包括：在保留有所述第二通孔内的磁性感应薄膜和所述感应磁阻图形的介质层上沉积传感器互连金属层，并光刻、蚀刻互连金属层，使得蚀刻后的互连金属层图形连接感应磁阻图形和第二通孔内的磁性感应薄膜。
进一步的，对所述介质层进行光刻、蚀刻时，在所述介质层上形成多个自所述介质层的上表面向所述介质层内延伸的凹槽，所述凹槽具有倾斜侧面，所述凹槽将所述介质层分割为具有预定倾斜角度的斜坡。
进一步的，所述第一通孔的上方形成有所述凹槽，对所述第一通孔处的介质层进行蚀刻以形成贯穿该介质层的第二通孔步骤中，需对所述第一通孔和其上方的凹槽之间的介质层进行蚀刻以形成贯穿该介质层的所述第二通孔。
进一步的，所述斜坡的预定倾斜角度为20-50度；所述凹槽的倾斜侧面的倾斜角度为20-50度，所述凹槽的截面为倒梯形；多个凹槽依次间隔且并行排布；所述介质层为SiO2、SiN或PI，所述集成电路的金属连线为AlCu。
进一步的，所述对形成有第二通孔的介质层的表面进行清洗的步骤包括：用物理或化学方法清洗形成有第二通孔的所述介质层的上表面，并清洗第二通孔内裸露的金属连线。
根据本发明的另一个方面，本发明提供一种种单芯片单轴或多轴磁阻传感器，其包括：形成有集成电路的晶圆；位于所述晶圆上表面的钝化层，所述钝化层上形成有与磁阻传感器连接的第一通孔；位于形成有第一通孔的钝化层的上表面的介质层，所述介质层上形成具有预定倾斜角度的斜坡；贯穿所述第一通孔处的介质层的第二通孔，所述第二通孔中露出下层的所述集成电路的金属连线；形成于所述介质层上表面的磁性感应薄膜图形，其包括感应磁阻图形和保留于所述第二通孔内的磁性感应薄膜，其中第二通孔内的所述磁性感应薄膜覆盖所述集成电路的金属连线接触；形成于所述磁性感应薄膜图形上的传感器互连金属层图形，所述传感器互连金属层图形连接感应磁阻图形和第二通孔内的磁性感应薄膜。
进一步的，所述介质层上形成多个自所述介质层的上表面向所述厚介质层内延伸的凹槽，所述凹槽具有的预定的倾斜侧面，所述凹槽将所述介质层分割为具有预定倾斜角度的斜坡。
进一步的，所述斜坡的预定倾斜角度为20-50度；所述凹槽的倾斜侧面的倾斜角度为20-50度；所述介质层为SiO2、SiN或PI；所述凹槽的截面为倒梯形；多个凹槽依次间隔且并行排布；所述集成电路的金属连线为AlCu。
进一步的，所述第一通孔的上方形成有所述凹槽；所述第二通孔贯穿位于所述第一通孔和其上方的凹槽之间的介质层。
与现有技术相比，本发明通过增加化学或物理清洁和磁性感应薄膜的覆盖保护，降低了单芯片单轴或多轴磁阻传感器的孔接触电阻，实现了集成电路与上层传感器连接的良好的欧姆接触。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的单芯片磁阻传感器的制造方法在一个实施例中的流程图；
图2至图7为本发明中的单芯片磁阻传感器的制造方法在一个实施例中的各个步骤对应的纵剖面图；
图8为本发明中的单芯片磁阻传感器在一个实施例中的纵剖面图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连，间接电性相连是指经由另外一个器件或电路电性相连。
根据本发明的一个方面，本发明提供一种单芯片单轴或多轴磁阻传感器的制造方法。请参考图1所示，其为本发明中的单芯片单轴或多轴磁阻传感器的制造方法100在一个实施例中的流程示意图。图2-图7为本发明中的单芯片单轴或多轴磁阻传感器的制造方法在一个实施例中的各个步骤对应的纵剖面图。如图1所示，所述单芯片单轴或多轴磁阻传感器的制造方法100包括如下步骤。
步骤110，结合图2所示，提供形成有集成电路(未图示)的晶圆210，所述晶圆210的上表面形成有钝化层8。在图3-图7所示的实施例中，所述晶圆210的基底为Si。
步骤120，结合图2所示，在所述晶圆210上表面的钝化层8上刻蚀出与磁阻传感器连接的第一通孔2，以露出所述集成电路的金属连线1，在图3-图7所示的实施例中，所述第一通孔2的下方的金属连线1为AlCu。
步骤130，结合图3所示，在刻蚀有第一通孔2的钝化层8的上表面沉积厚介质层3，该介质层可以是SiO2,SiN,PI等绝缘材料。
步骤140，结合图3所示，对所述厚介质层3进行光刻、蚀刻，以在所述厚介质层3上形成具有预定倾斜角度的斜坡4。在图3-图7所示的实施例中，所述厚介质层3上形成多个自所述厚介质层3的上表面(或平面)9向所述厚介质层3内延伸的凹槽10，所述凹槽10具有倾斜侧面，所述凹槽10可以将所述厚介质层3分割为具有预定倾斜角度的斜坡4。
在图3-图7所示的实施例中，所述凹槽10的截面为倒梯形；多个凹槽10依次间隔且并行排布；在所述第一通孔2的上方也形成有凹槽10。
步骤150，结合图4所示，对所述第一通孔2上方的介质层3进行蚀刻，以形成贯穿该介质层的第二通孔5，并在第二通孔5中露出下层的所述集成电路的金属连线1(或下层电路AlCu)。在图3-图7所示的实施例中，需对所述第一通孔2和其上方的凹槽10之间的介质层3进行蚀刻以形成贯穿该介质层的第二通孔5，并在第二通孔5中露出下层的所述集成电路的金属连线1。其中，所述第二通孔5的孔径小于第一通孔2的孔径，且第二通孔5套置于所述第一通孔2内。
步骤160，结合图5所示，对形成有第二通孔5的所述厚介质层3的表面包括裸露于所述第二通孔5内的金属连线1进行清洗。优选的，用物理或化学方法清洗形成有第二通孔5的所述介质层3的整张上表面，其包括清洗上表面(或平面)9、凹槽10的表面、第二通孔5的表面和裸露于所述第二通孔5内的金属连线1，以去除第二通孔5内的金属表面氧化物，因为AlCu极易氧化。
步骤170，结合图6所示，在所述厚介质层3上直接沉积磁性感应薄膜6，并对所述磁性感应薄膜6进行光刻和刻蚀以形成磁性感应薄膜图形，所述磁性感应薄膜图性包括保留于第二通孔5内的磁性感应薄膜6和形成所述磁阻传感器所需的感应磁阻图形6，其中，第二通孔5内的所述磁性感应薄,6覆盖所述集成电路的金属连线接触。
步骤180，结合图7所示，在保留有所述第二通孔5内的磁性感应薄膜6和形成所述磁阻传感器所需的感应磁阻图形6(即磁性感应薄膜图形)的介质层3上沉积传感器互连金属层7，并光刻、蚀刻互连金属层7以形成互连金属层图形，所述互连金属层图形包括保留于感应磁阻图形6上的互连金属层7和与第二通孔5内的磁性感应薄膜6相连的互连金属层7，从而使得蚀刻后的互连金属层7(即互连金属层图形)直接连接感应磁阻图形6和第二通孔5内的磁性感应薄膜6，间接连接感应磁阻图形6和集成电路的金属连线1，从而是实现集成电路和感应磁阻图形的电连接。
在一个实施例中，所述斜坡的预定倾斜角度为20-50度；所述凹槽的倾斜侧面的倾斜角度为20-50度。
综上所述，本发明所示的单芯片单轴或多轴磁阻传感器的制造方法，其在沉积磁性感应薄膜6前，先用物理或化学方法清洗形成有第二通孔5的所述厚介质层3的表面，包括清洗裸露于所述第二通孔5内的金属连线AlCu的表面，达到去除AlCu氧化物的目的；并在沉积磁性感应薄膜6后进行图形光刻、刻蚀时保留第二通孔5内的磁性感应薄膜，做到覆盖保护第二通孔5内的AlCu不氧化作用。也就是说，本发明通过增加化学或物理清洁和磁性感应薄膜的覆盖保护，降低了单芯片单轴或多轴磁阻传感器通孔接触电阻，实现了集成电路与上层传感器连接的良好的欧姆接触；并且由于增加化学或物理清洁和磁性感应薄膜6的覆盖保护后，晶圆可在加工后续磁阻传感器前有更多的存放时间，有利于工厂的生产安排。
根据本发明的另一个方面，本发明提供一种单芯片单轴或多轴磁阻传感器。请参考图8所示，其为用本发明的前述制造方法制得的单芯片磁阻传感器在一个实施例中的纵剖面图。
图8所示的单芯片单轴或多轴磁阻传感器包括：形成有集成电路(未图示)的晶圆210；位于所述晶圆210上表面的钝化层8，所述钝化层8上形成有与磁阻传感器连接的第一通孔2；位于形成有第一通孔2的钝化层8的上表面的厚介质层3，所述厚介质层3上形成具有预定倾斜角度的斜坡4；贯穿所述第一通孔2处的介质层的第二通孔5，所述第二通孔5中露出下层的所述集成电路的金属连线1；形成于所述厚介质层3上表面的磁性感应薄膜图形6，其包括感应磁阻图形6和保留于所述第二通孔5内的磁性感应薄膜6，其中，第二通孔5内的所述磁性感应薄,6覆盖所述集成电路的金属连线接触；形成于所述磁性感应薄膜图形6上的传感器互连金属层图形7，所述传感器互连金属层图形7直接连接感应磁阻图形6和第二通孔5内的磁性感应薄膜6，间接连接感应磁阻图形6和集成电路的金属连线1，从而是实现集成电路和感应磁阻图形的电连接。
在图8所示的实施例中，所述晶圆210的基底为Si；所述第一通孔2的下方的金属连线1为AlCu；所述第二通孔5的孔径小于第一通孔2的孔径，且第二通孔5套置于所述第一通孔2内。
在图8所示的实施例中，所述厚介质层3上形成多个自所述厚介质层3的上表面向所述厚介质层3内延伸的凹槽10，所述凹槽10具有的预定的倾斜侧面，所述凹槽10可以将所述厚介质层3分割为若干个具有预定倾斜角度的斜坡4。
在图8所示的实施例中，所述凹槽10的截面为倒梯形；多个凹槽依次间隔且并行排布；所述第一通孔2的上方形成有所述凹槽10，所述第二通孔5贯穿位于所述第一通孔2和其上方的凹槽10之间的介质层。
在一个实施例中，所述斜坡的预定倾斜角度为20-50度；所述凹槽的倾斜侧面的倾斜角度为20-50度。
综上所述，本发明提供一种单芯片单轴或多轴磁阻传感器，其在沉积磁性感应薄膜6后进行图形光刻、刻蚀时保留第二通孔5内的磁性感应薄膜，做到覆盖保护第二通孔5内的AlCu不氧化作用。也就是说，本发明通过增加磁性感应薄膜的覆盖保护，降低了单芯片单轴或多轴磁阻传感器通孔接触电阻，实现了集成电路与上层传感器连接的良好的欧姆接触；并且由于了增加化学或物理清洁和磁性感应薄膜6的覆盖保护后，晶圆可在加工后续磁阻传感器前有更多的存放时间，有利于工厂的生产安排。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (10)
1.一种单芯片单轴或多轴磁阻传感器的制造方法，其特征在于，其包括：
提供形成有集成电路的晶圆，所述晶圆的上表面形成有钝化层；
在所述钝化层上刻蚀出与磁阻传感器连接的第一通孔，以露出所述集成电路的金属连线；
在刻蚀有第一通孔的钝化层的上表面沉积介质层；
对所述介质层进行光刻、蚀刻，以在所述介质层上形成具有预定倾斜角度的斜坡；
对所述第一通孔上方的介质层进行蚀刻，以形成贯穿该介质层的第二通孔，并在第二通孔中露出下层的所述集成电路的金属连线；
对形成有第二通孔的介质层的表面进行清洗，所述清洗包括对裸露于第二通孔内的金属连线的清洗；
在所述介质层上沉积磁性感应薄膜，并对所述磁性感应薄膜进行光刻和刻蚀，并保留第二通孔内的磁性感应薄膜和形成所述磁阻传感器所需的感应磁阻图形，其中第二通孔内的所述磁性感应薄膜覆盖所述集成电路的金属连线接触。
2.根据权利要求1所述的单芯片单轴或多轴磁阻传感器的制造方法，其特征在于，其包括：
在保留有所述第二通孔内的磁性感应薄膜和所述感应磁阻图形的介质层上沉积传感器互连金属层，并光刻、蚀刻互连金属层，使得蚀刻后的互连金属层图形连接感应磁阻图形和第二通孔内的磁性感应薄膜。
3.根据权利要求1或2所述的单芯片单轴或多轴磁阻传感器的制造方法，其特征在于，
对所述介质层进行光刻、蚀刻时，在所述介质层上形成多个自所述介质层的上表面向所述介质层内延伸的凹槽，
所述凹槽具有倾斜侧面，所述凹槽将所述介质层分割为具有预定倾斜角度的斜坡。
4.根据权利要求3所述的单芯片单轴或多轴磁阻传感器的制造方法，其特征在于，
所述第一通孔的上方形成有所述凹槽，
对所述第一通孔处的介质层进行蚀刻以形成贯穿该介质层的第二通孔步骤中，需对所述第一通孔和其上方的凹槽之间的介质层进行蚀刻以形成贯穿该介质层的所述第二通孔。
5.根据权利要求3所述的单芯片单轴或多轴磁阻传感器的制造方法，其特征在于，
所述斜坡的预定倾斜角度为20-50度；所述凹槽的倾斜侧面的倾斜角度为20-50度，
所述凹槽的截面为倒梯形；
多个凹槽依次间隔且并行排布；
所述介质层为SiO2、SiN或PI，
所述集成电路的金属连线为AlCu。
6.根据权利要求1或2所述的单芯片单轴或多轴磁阻传感器的制造方法，其特征在于，
所述对形成有第二通孔的介质层的表面进行清洗的步骤包括：
用物理或化学方法清洗形成有第二通孔的所述介质层的上表面，并清洗第二通孔内裸露的金属连线。
7.一种单芯片单轴或多轴磁阻传感器，其特征在于，其包括：
形成有集成电路的晶圆；
位于所述晶圆上表面的钝化层，所述钝化层上形成有与磁阻传感器连接的第一通孔；
位于形成有第一通孔的钝化层的上表面的介质层，所述介质层上形成具有预定倾斜角度的斜坡；
贯穿所述第一通孔处的介质层的第二通孔，所述第二通孔中露出下层的所述集成电路的金属连线；
形成于所述介质层上表面的磁性感应薄膜图形，其包括感应磁阻图形和保留于所述第二通孔内的磁性感应薄膜，其中第二通孔内的所述磁性感应薄膜覆盖所述集成电路的金属连线接触；
形成于所述磁性感应薄膜图形上的传感器互连金属层图形，所述传感器互连金属层图形连接感应磁阻图形和第二通孔内的磁性感应薄膜。
8.根据权利要求7所述的单芯片单轴或多轴磁阻传感器，其特征在于，
所述介质层上形成多个自所述介质层的上表面向所述介质层内延伸的凹槽，所述凹槽具有的预定的倾斜侧面，所述凹槽将所述介质层分割为具有预定倾斜角度的斜坡。
9.根据权利要求8所述的单芯片单轴或多轴磁阻传感器，其特征在于，
所述斜坡的预定倾斜角度为20-50度；所述凹槽的倾斜侧面的倾斜角度为20-50度；
所述介质层为SiO2、SiN或PI；
所述凹槽的截面为倒梯形；
多个凹槽依次间隔且并行排布；
所述集成电路的金属连线为AlCu。
10.根据权利要求8所述的单芯片单轴或多轴磁阻传感器，其特征在于，
所述第一通孔的上方形成有所述凹槽；
所述第二通孔贯穿位于所述第一通孔和其上方的凹槽之间的介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810597724.7A CN108574042B (zh) | 2018-06-12 | 2018-06-12 | 一种单芯片单轴或多轴磁阻传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810597724.7A CN108574042B (zh) | 2018-06-12 | 2018-06-12 | 一种单芯片单轴或多轴磁阻传感器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108574042A CN108574042A (zh) | 2018-09-25 |
| CN108574042B true CN108574042B (zh) | 2024-03-12 |
Family
ID=63572084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810597724.7A Active CN108574042B (zh) | 2018-06-12 | 2018-06-12 | 一种单芯片单轴或多轴磁阻传感器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108574042B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110040679B (zh) * | 2019-04-19 | 2021-03-09 | 上海华虹宏力半导体制造有限公司 | 一种三轴磁传感器及其制备方法 |
| CN113030803A (zh) * | 2021-03-01 | 2021-06-25 | 歌尔微电子股份有限公司 | 磁传感器、磁传感器的制备方法及电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219791A (en) * | 1991-06-07 | 1993-06-15 | Intel Corporation | TEOS intermetal dielectric preclean for VIA formation |
| JP2002374020A (ja) * | 2001-06-15 | 2002-12-26 | Canon Inc | 磁気抵抗素子の製造方法および磁気抵抗素子 |
| KR20030001106A (ko) * | 2001-06-28 | 2003-01-06 | 주식회사 하이닉스반도체 | 원자층 증착법을 이용한 자기저항식 랜덤 액세스 메모리용나노 소자 형성 방법 |
| JP2008226919A (ja) * | 2007-03-08 | 2008-09-25 | Nec Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| CN204964732U (zh) * | 2015-09-08 | 2016-01-13 | 杭州士兰集成电路有限公司 | 单芯片三轴各向异性磁阻传感器 |
| CN105336847A (zh) * | 2014-06-03 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种三维磁阻传感器的制造方法和电子装置 |
| CN208521967U (zh) * | 2018-06-12 | 2019-02-19 | 美新半导体（无锡）有限公司 | 一种单芯片单轴或多轴磁阻传感器 |
-
2018
- 2018-06-12 CN CN201810597724.7A patent/CN108574042B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219791A (en) * | 1991-06-07 | 1993-06-15 | Intel Corporation | TEOS intermetal dielectric preclean for VIA formation |
| JP2002374020A (ja) * | 2001-06-15 | 2002-12-26 | Canon Inc | 磁気抵抗素子の製造方法および磁気抵抗素子 |
| KR20030001106A (ko) * | 2001-06-28 | 2003-01-06 | 주식회사 하이닉스반도체 | 원자층 증착법을 이용한 자기저항식 랜덤 액세스 메모리용나노 소자 형성 방법 |
| JP2008226919A (ja) * | 2007-03-08 | 2008-09-25 | Nec Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| CN105336847A (zh) * | 2014-06-03 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种三维磁阻传感器的制造方法和电子装置 |
| CN204964732U (zh) * | 2015-09-08 | 2016-01-13 | 杭州士兰集成电路有限公司 | 单芯片三轴各向异性磁阻传感器 |
| CN208521967U (zh) * | 2018-06-12 | 2019-02-19 | 美新半导体（无锡）有限公司 | 一种单芯片单轴或多轴磁阻传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108574042A (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241520B (zh) | 制造单片集成在半导体芯片处的磁传感器元件 | |
| TWI467821B (zh) | 磁阻感測器及其製造方法 | |
| KR101266656B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN102147452B (zh) | 磁场传感器 | |
| KR101541541B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN108574042B (zh) | 一种单芯片单轴或多轴磁阻传感器及其制造方法 | |
| US20100007035A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3854767B2 (ja) | 強磁性トンネル接合素子を用いた装置、およびその製造方法 | |
| CN111564468B (zh) | 半导体元件及其制作方法 | |
| US9013838B1 (en) | Anisotropic magnetoresistive (AMR) sensors and techniques for fabricating same | |
| JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| CN100442492C (zh) | 集成电路结构及其制造方法 | |
| US9165884B2 (en) | Method for fabricating a semiconductor device with formation of conductive lines | |
| TWI445225B (zh) | 磁阻元件結構形成方法 | |
| CN208521967U (zh) | 一种单芯片单轴或多轴磁阻传感器 | |
| JP4961736B2 (ja) | 磁気センサの製造方法 | |
| JP2008251974A (ja) | 薄膜部品及び製造方法 | |
| US9625536B2 (en) | Magnetic sensor and method for manufacturing the same | |
| JP3918484B2 (ja) | 磁気トンネル接合素子の製法 | |
| US20120119371A1 (en) | Method of fabricating semiconductor device and semiconductor device | |
| JP3675338B2 (ja) | 半導体装置の製造方法 | |
| US20230096573A1 (en) | Thin Film Anisotropic Magnetoresistor Device and Formation | |
| CN210639270U (zh) | 一种mems磁传感器的电连接结构及mems磁传感器 | |
| KR100685531B1 (ko) | 반도체 메모리 소자의 금속 배선 형성 방법 | |
| CN218498069U (zh) | 集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |