CN218498069U - 集成电路 - Google Patents
集成电路 Download PDFInfo
- Publication number
- CN218498069U CN218498069U CN202222186695.XU CN202222186695U CN218498069U CN 218498069 U CN218498069 U CN 218498069U CN 202222186695 U CN202222186695 U CN 202222186695U CN 218498069 U CN218498069 U CN 218498069U
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnect structure
- protective layer
- integrated circuit
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本公开涉及集成电路。集成电路,包括:半导体层;半导体层上的互连结构,互连结构包括绝缘层和互连元件,互连元件至少部分地延伸穿过绝缘层并与互连结构的第一表面齐平;在互连结构的第一表面上的保护层,保护层的第一表面是脊和槽的交替。本公开的方案能够克服树脂在与互连结构接触的水平上分层的的缺陷。
Description
技术领域
本公开总体涉及集成电路,更具体地涉及集成电路互连结构。本公开具体涉及旨在通过树脂封装在电子封装中的集成电路互连结构。
背景技术
一种集成电路包括形成在半导体层(或衬底)内部和/或顶部的电子元件。该集成电路还包括位于半导体层上的互连结构。互连结构包括绝缘层,绝缘层具有布置在其中的互连元件,例如导电过孔、导电轨道和/或导电焊盘。过孔穿过互连结构的一个或多个绝缘层,以将形成在互连结构的上层(即,离衬底最远的层)的导电轨道和/或电路组件和/或导电焊盘电耦接在一起。
在互连结构的上层形成的过孔、导电轨道、特别是导电焊盘可以由铜制成,铜在电子电路中越来越多地取代铝。事实上,铜是比铝更好的导体,铜互连元件可能比铝制成的元件尺寸更小,并且通过铜互连元件导电所用的能量更少。
铜(Cu)互连件,特别是过孔或导电焊盘,通常通过所谓的“镶嵌”方法形成,方法包括:
-在绝缘层上进行光刻以在所述层的上表面上形成能够形成蚀刻掩模的树脂图案的步骤;
-从覆盖有树脂图案的绝缘层的上表面蚀刻以在所述绝缘层中形成沟槽和/或孔的步骤;
-沉积铜层以用铜填充沟槽和/或孔的步骤;以及
-对互连结构的上表面进行抛光(或“平坦化”)以使铜焊盘与绝缘层的上表面齐平的步骤。
由于该抛光步骤,互连结构的上表面是平面,这使得用树脂封装这样的集成电路以将其集成在电子封装中变得更加困难。例如,可能会发生树脂在与互连结构接触的水平上分层的不希望的现象。
实用新型内容
希望在包括这种互连结构的集成电路的树脂中克服这种封装问题。
一个实施例克服了已知互连结构的全部或部分缺点。
一个实施例提供了一种集成电路,包括:半导体层;半导体层上的互连结构,互连结构包括绝缘层和互连元件,互连元件至少部分地延伸穿过绝缘层并与互连结构的第一表面齐平;在互连结构的第一表面上的保护层,保护层的第一表面是脊和槽的交替。
集成电路旨在被封装在与保护层的第一表面接触的封装树脂中。
接下来的实施例可以应用于集成电路。
根据一个实施例,形成在保护层的第一表面上的脊相对于第一表面的确定的平均水平的均方根高度大于或等于5nm。
根据一个实施例,互连元件包括铜导电过孔。
根据一个实施例,互连元件还包括至少一个铜导电焊盘。
根据一个实施例,集成电路包括金属化层,在形成在保护层中并一直延伸到导电焊盘的在沟槽中,金属化层在保护层的第一表面上形成长出物。
根据一个实施例,保护层包括:
-第一氮化物层,例如在互连结构的第一表面上由氮化硅或碳氮化硅制成;
-氧化物层,例如在第一氮化物层上由氧化硅制成的;
-第二氮化物层,例如在氧化物层上由氮化硅或碳氮化硅制成。
根据具体实施例,脊和槽的交替是被形成在第二氮化物层中的。
根据一个实施例,集成电路还包括与所述保护层的所述第一表面接触的封装树脂
本公开的方案能够克服树脂在与互连结构接触的水平上分层的的缺陷。
附图说明
上述特征和优点以及其他将在以下参照附图以说明而不是限制的方式给出的特定实施例的描述中详细描述,其中:
图1示出集成电路的互连结构;
图2是封装在树脂中的集成电路的图像,例如图1的集成电路;
图3A、图3B、图3C和图3D是示出根据实施例的制造方法的示例的连续步骤结束时的互连结构的截面图;
图4A、图4B、图4C和图4D是示出根据实施例的制造方法的另一示例的连续步骤结束时的互连结构的截面图;
图5A、图5B、图5C和图5D是示出根据实施例的制造方法的另一示例的连续步骤结束时的互连结构的截面图;
图6A、图6B、图6C是示出根据实施例的制造方法的另一示例的连续步骤结束时的互连结构的截面图。
具体实施方式
在不同的图中,相同的特征已由相同的标记指定。具体地,在各种实施例中公共的结构和/或功能特征可以具有相同的标记并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见,已经详细说明和描述了对理解这里描述的实施例有用的步骤和元件。具体地,附图示出了互连结构的上层,即,离具有互连结构的半导体层(衬底)最远的层。此外,附图在上层中示出了在上层的绝缘层中延伸的过孔和导电焊盘,尽管绝缘层可以包括一个或多个导电轨道和/或其他绝缘层。互连结构还通常包括在上层之下的其他层,其中布置了其他互连元件。
过孔和导电焊盘可通常被指定为“互连元件”,其中互连元件还可包括导电轨道。
按照惯例,在下面的描述中认为保护层构成互连结构的一部分。在沉积保护层之前的互连结构的上表面可以被指定为互连结构的“上表面”。涂覆有保护层的互连结构的上表面可以被指定为互连结构的“钝化上表面”。涂覆有保护层的互连结构可被指定为“钝化互连结构”。
同样为了清楚起见,在附图中未示出具有形成在其内部和/或顶部的电子元件的衬底。
除非另有说明,当提到连接在一起的两个元件时,这意味着没有除导体以外的任何中间元件的直接连接,而当提到耦接在一起的两个元件时,这意味着这两个元件可以连接,或者它们可以通过一个或多个其他元件耦接。
在以下公开中,除非另有说明,否则当引用绝对位置限定符,如术语“前”、“后”、“上”、“下”、“左”、“右”等,或相对位置限定符,如术语“上部”、“下部”、“上级”、“下级”等,或方位限定符,如“水平”、“垂直”等时,参考图中所示的方位。
当提及上层、水平、侧面或表面时,提及与靠近衬底的另一层、水平、侧面或表面相比最远离衬底的层、水平、侧面或表面。
在本说明书中,高度和厚度表示沿垂直方向(在附图中标识的Z 方向)的尺寸,宽度表示沿附图中标识的X方向的尺寸。Y方向在附图中未示出,但它对应于垂直于X和Z方向的方向。X和Y方向形成XY平面,被指定为集成电路的主平面。
除非另有说明,“大约”、“估计”、“基本上”和“在……量级”表示 10%以内,最好是5%以内。
一个实施例提供了一种制造集成电路的互连结构的方法,该集成电路的互连结构旨在被封装在与保护层的第一表面接触的封装树脂中,所述保护层位于互连结构的第一表面上,互连结构包括铜互连元件,铜互连元件至少部分地延伸穿过绝缘层并与互连结构的第一表面齐平。
该制造方法包括保护层的结构化步骤或通过结构化形成保护层的步骤,结构化步骤或形成步骤适于以脊和槽交替的形式结构化保护层的第一表面。
保护层的第二面(对应于与保护层的第一面相对的面),例如与互连结构的第一面接触,从而与和所述互连结构的所述第一面齐平的铜互连元件接触。
此外,规定保护层的结构是从所述保护层的第一面形成的结构,第一面不穿过保护层,因此在保护层中不形成开口。
根据一个实施例,结构化步骤包括:
-光刻步骤,适于在保护层的第一表面上形成树脂图案,形成的树脂图案是由开口隔开的一系列突起的形式;然后
-从保护层的第一表面蚀刻的步骤,蚀刻步骤适于蚀刻保护层的至少一部分,并通过形成蚀刻掩模的树脂图案进行,以在保护层中形成由槽隔开的脊。根据示例,突起基本上是矩形的。
根据特定实施例,槽的宽度在50nm至5μm的范围内,优选在 50nm至200nm的范围内,并且/或者槽的高度在50nm至500nm的范围内,优选在100nm至200nm的范围内。
根据一个实施例,结构化步骤包括对保护层的第一表面进行化学机械抛光的步骤,抛光步骤适于在保护层的第一表面上形成大于或等于5纳米的粗糙度,粗糙度由表面的脊的均方根高度相对于为表面定义的平均水平来限定。
根据特定实施例,抛光步骤实施包括研磨球的浆料抛光溶液。
根据实施例,通过结构化形成保护层的步骤包括:
-从互连结构的第一表面蚀刻绝缘层的第一表面的步骤,所述蚀刻步骤在互连元件之间进行,以在绝缘层中在互连元件之间形成沟槽,使得互连元件的至少一部分突出于所蚀刻的绝缘层的第一表面之上;
-在沟槽中和互连元件的突出部分上形成保护层的步骤;
所述蚀刻和形成步骤适于以脊和槽交替的形式结构化保护层的第一表面。
根据特定实施例,沟槽的宽度大于或等于2μm和/或沟槽的高度在20至300nm,优选150至250nm的范围内。
根据特定实施例,沟槽的高度在20至100nm的范围内,优选地在25至75nm的范围内。
根据一个实施例,通过结构化形成保护层的步骤包括,在蚀刻绝缘层的步骤之前:
-光刻步骤,适于在互连结构的第一表面上形成树脂图案,所形成的树脂图案是由开口隔开的一系列突起的形式;
通过形成蚀刻掩模的树脂图案来执行蚀刻绝缘层的步骤,凸起被定位成至少掩模互连元件。根据示例,突起基本上是矩形的。
根据一个实施例,保护层通过化学气相沉积技术形成,例如,通过等离子体增强化学气相沉积。
图1示出集成电路100的互连结构110的上层1101,所述上层包括导电过孔112和导电焊盘114,所述过孔和焊盘穿过绝缘层116和第一氮化物层118。第一氮化物层118设置在绝缘层116的下方。过孔和焊盘与互连结构110的上表面110A齐平(对应于互连结构的上层1101的上表面),并在绝缘层116中向深度延伸至少一直延伸到第一氮化物层118的下表面。
互连结构110涂覆有保护层120,其包括:
-设置在互连结构110的上表面110A上的第二氮化物层122;
-设置在第二氮化物层122上的氧化物层124;
-设置在氧化物层124上的第三氮化物层126。
在导电焊盘114之上,保护层120已经在其整个厚度上被蚀刻,即一直蚀刻到所述焊盘,以形成沟槽(trench)。然后,在沟槽中形成金属化层130,以与焊盘接触。这种称为“OPM”的焊盘上金属化形成从互连结构110的钝化上表面120A突出的长出物(outgrowth)。
过孔112和焊盘114由铜(Cu)制成。如下文所述,它们通过镶嵌方法形成,该镶嵌方法包括抛光集成电路的上表面的步骤,使得过孔和铜焊盘与互连结构的钝化上表面120A齐平。实际上,由于该抛光步骤,互连结构的上表面110A是平面的。因此,沉积在所述平面上表面上的保护层120也具有平面上表面120A。
发明人已经观察到,当将集成电路组装在电子封装中时,这样的平面使得在树脂中封装所述集成电路变得更加困难:在树脂和互连结构之间的界面处可以观察到封装树脂的分层现象。这在图2的图像中可见,图2示出了集成电路100,例如图1的集成电路100,其包括衬底150上的互连结构110,集成电路被封装在树脂160中,并且可以观察到互连结构110和树脂160之间的分层170。
该分层现象的解决方案是形成适于粘附到集成电路和封装树脂两者的界面层,例如,聚酰亚胺层。然而,这种解决方案包括聚酰亚胺层的退火以交联聚酰亚胺材料,这包括加热集成电路/界面层/树脂组件,并且当集成电路的衬底包括某些组件时,例如,相变存储器 (PCM),这可能是有问题的,甚至是不兼容的。
本发明人提供了一种改进的互连结构,能够克服互连结构的全部或部分上述缺点,特别是能够取消退火步骤。
下面将描述互连结构和制造这种互连结构的方法的示例。这些示例是非限制性的,并且基于本公开的指示,本领域技术人员将进行各种改变。
图3A至图3D示出了根据实施例的互连结构制造方法的示例以及所获得的互连结构。
图3A示出了初始结构。初始结构包括集成电路互连结构210的上层2101。所述上层包括过孔212和焊盘214(如图3D),过孔和焊盘是导电的并穿过绝缘层216和第一氮化物层218。第一氮化物层218 位于绝缘层216之下,并且可以形成扩散阻挡层和蚀刻停止层。
绝缘层216用于由二氧化硅(SiO2)制成的示例。第一氮化物层218 用于由氮化硅(SiN)或碳氮化硅(SiCN)制成的示例。
过孔212和焊盘214与互连结构210的上表面210A(对应于互连结构的上层2101的上表面)齐平,并且例如,向下延伸到绝缘层 216,至少向下延伸到第一氮化物层218的下表面,如图所示。所有或部分过孔和/或焊盘可以在较低的下层(未示出)中与互连结构210 中的其他过孔接触。过孔和焊盘由铜(Cu)制成。
互连结构210涂覆有保护层220,示出为多层结构,包括:
-第二氮化物层222,例如氮化硅(SiN),设置在互连结构210 的上表面210A上;
-氧化物层224,例如由氧化硅(SiO2)制成,设置在第二氮化物层222上;
-第三氮化物层226,例如由氮化硅(SiN)制成,设置在氧化物层224上。
第二氮化物层222的厚度可以在大约10到40nm的范围内,例如,等于大约20nm。氧化物层224的厚度可以在大约400至600nm的范围内,例如,等于大约500nm。第三氮化物层226的厚度可以在大约 300至700nm的范围内,例如,等于大约500nm。
例如氧化物层224形成用于捕获碱性离子的所谓“吸气剂”层。例如氮化物层222、226能够形成对碱性离子扩散的物理屏障。保护层 220适于保护集成电路,特别是互连结构。
保护层的不同层可以通过化学气相沉积(CVD)技术,特别是通过等离子体增强化学气相沉积(PECVD)技术形成。
图3B示出了在保护层220的上表面220A上执行的光刻步骤结束时获得的结构,在该步骤中,在保护层上形成树脂图案240。在横截面图中,如图所示,所示图案240可以是由开口244隔开的一系列矩形突起242的形式。
该图案可以通过传统的光刻步骤获得,即:
-沉积包括至少一个抗蚀剂层的至少一个树脂层;
-通过掩模将抗蚀剂层暴露于辐射中,掩模由不透明和透明区域形成,被限定为在所述抗蚀剂中获得所需的图案;并且
-将抗蚀剂层的一部分溶解在特定的水溶液或有机溶液中,称为显影液,以显影图案。
所示图案例如通过使用正抗蚀剂获得。暴露于辐射(通过掩模的透明区域)的抗蚀剂部分变得可溶于显影溶液,而未暴露(通过掩模的不透明区域)的抗蚀剂部分保持不溶于显影溶液。作为一种变体,抗蚀剂可能是阴性的。然后,暴露于辐射的抗蚀剂部分变得不溶于显影剂溶液,而未暴露的抗蚀剂部分保持溶于显影剂溶液。
至少一个树脂层可以是单层或具有包括树脂层堆叠的多层结构,其中至少一个树脂层是光敏的。根据实施例的示例,抗蚀剂层是包括碳树脂层、抗反射树脂层和抗蚀剂层的多层结构。然后通过这三个树脂层限定开口244。
图3C示出了在从保护层220的上表面220A向下蚀刻到深度h1 的后续步骤结束时获得的互连结构210。在所示的示例中,保护层的上层即第三氮化物层226被蚀刻,并且它优选地被部分蚀刻,即被蚀刻到小于所述第三氮化物层厚度的深度。通过形成蚀刻掩模的树脂图案240进行蚀刻,使得蚀刻基本上发生在所述图案的开口244和未被所述图案覆盖的区域中。蚀刻在上层226中形成沟槽229。
第三氮化物层226的蚀刻可以是干蚀刻,例如实施氟等离子体。
然后,例如,通过干蚀刻,执行去除树脂图案的步骤,例如实施氧等离子体。
在蚀刻第三氮化物层226的步骤和去除图案240的步骤结束时,保护层220的上表面220A具有由沟槽229(可由更一般的术语“槽”指定)隔开的锯齿状拓扑结构227(可由更一般的术语“脊”指定)。
根据示例,每个沟槽229可以具有在大约50nm到5μm的范围内的宽度l1,优选在大约50nm到200nm的范围内,例如,等于大约 100nm和/或在大约50nm到500nm的范围内的高度h1,优选在大约 100nm到200nm的范围内,例如,等于大约150nm。每个沟槽的宽度由树脂图案240中的开口244的宽度限定。沟槽的高度由蚀刻深度限定。
互连结构的钝化上表面的这种沟槽结构使得能够在封装中的集成电路组装期间结合封装树脂260,如图3D所示,减少或者甚至消除上述分层效应。此外,所公开的制造方法能够取消退火步骤,从而能够限制存在于衬底中的电子元件,特别是温度敏感组件所经历的热预算。
图3D是集成电路200的互连结构210的较宽视图,其中示出了铜焊盘214。在前面描述的蚀刻步骤期间,在铜焊盘214周围的未被树脂图案240掩模的区域中,第三氮化物层226已经被蚀刻到相同的深度。因此,在焊盘214周围,保护层220的上表面基本上是平面的。已经示出了结合到保护层的上表面220A的树脂层260。
此外,在铜焊盘214之上,保护层220已经在其整个厚度上蚀刻,即一直蚀刻到所述焊盘214,以形成互补沟槽。这种互补蚀刻可以是干蚀刻,例如实施氟等离子体。然后,通常通过化学生长在互补沟槽中形成金属化层。该焊盘上金属化230(OPM)与铜焊盘214接触并形成从互连结构的钝化上表面220A突出的长出物。金属化层230因此适于将集成电路200电耦接到另一集成电路。例如焊盘上金属化230 包括镍、钯和/或金或任何其他合适的金属或金属合金。
图4A至图4D示出了根据实施例的互连结构制造方法的另一示例以及所获得的互连结构。
该另一种方法示例可以与前面的方法示例主要区别于,它不包括与图3B和图3C有关的光刻和蚀刻步骤,后者被抛光步骤所取代,所获得的互连结构主要不同于保护层的上表面表现出粗糙度,而不是具有由沟槽分隔的锯齿的拓扑。
图4A示出了与图3A所示结构相似的初始结构。因此,初始结构包括集成电路的互连结构310的上层3101。所示的上层3101包括铜过孔312和铜焊盘314,所述过孔和所述焊盘穿过绝缘层316和布置在绝缘层316下面的第一氮化物层318。互连结构310涂覆有保护层320,其示出为多层结构,包括:
-设置在互连结构310的上表面310A上的第二氮化物层322;
-设置在第二氮化物层322上的氧化物层324;
-设置在氧化物层324上的第三氮化物层326。
优选地,第三氮化物层326具有大于抛光步骤结束时所需厚度的初始厚度。例如,第三氮化物层316的初始厚度被定义为,使得在抛光步骤结束时,它基本上等于在槽的水平上大约500nm的均方根(下文定义)。例如,第三氮化物层326的初始厚度可以等于大约600nm。
图4B示出了在第三氮化物层326的化学机械抛光步骤结束时获得的结构。该抛光适于在第三氮化物层的上表面上形成粗糙度。粗糙度优选大于约5nm。
根据示例,对于给定表面,粗糙度由表面的高点(脊)相对于为表面定义的平均水平的均方根高度来限定,该限定在缩写RMS下已知。表面的平均水平由表面上脊和凹陷(槽)高度的平均值确定。例如,脊和凹陷(槽)的值是通过原子力显微镜测量的,简称AFM。
这样的粗糙度值可以通过使用包括研磨球的浆料抛光液来获得。在示例中,选择研磨球的直径以获得上面所示的粗糙度值。
因此,在抛光步骤结束时,保护层320的上表面320A具有设置有脊327和凹陷329(槽)的粗糙表面。
接下来的步骤,如图4C和图4D所示,类似于与图3D相关的描述。因此,如图4C所示,在铜焊盘314之上,保护层320已经被在其整个厚度上蚀刻,即一直蚀刻到所述焊盘,以形成沟槽328。例如,这种蚀刻可能是干蚀刻,实施氟等离子体。然后,通常通过生长,在沟槽328中形成金属化层330。如图4D所示,焊盘上金属化330(OPM) 与铜焊盘314接触并形成从互连结构310的钝化上表面320A突出的长出物。例如焊盘上金属化330包括镍、钯和/或金或任何其他合适的金属或金属合金。
互连结构的钝化上表面的该最小粗糙度的形成使得能够结合封装树脂360,如图4D所示,减少或甚至消除上述分层效应,同时取消退火步骤。该另一种制造方法示例还具有简单的优点,特别是省去了光刻步骤和蚀刻步骤,但也省去了化学除去树脂的步骤。
图5A至5D示出了根据实施例的制造互连结构的方法的另一示例以及所获得的互连结构。
图5A示出了初始结构,对于与图3A和图4A相关的初始结构,该初始结构包括互连结构410的上层4101,上层包括穿过绝缘层416 和第一氮化物层418的导电过孔412。导电过孔412与互连结构401 的上表面410A齐平,并且例如,导电过孔412在绝缘层416中至少向下延伸到第一氮化物层418的下表面,如图所示。
然而,初始结构与结合图3A和图4A描述的结构的不同之处在于,互连结构410的上表面410A涂覆有单层,该单层是例如单层氮化物层415,该单层氮化物层由氮化硅(SiN)或碳氮化硅(SiCN) 制成。换句话说,保护层还没有形成。第二氮化物层415能够在导电过孔的铜和打算在下一光刻步骤中沉积的树脂之间形成中间层。所述中间层形成扩散阻挡层和蚀刻停止层,以及用于保护铜免受环境(例如,防止空气氧化)的层。此外,最好不要直接在铜上进行光刻,以避免铜的氧化和/或腐蚀,特别是如果树脂必须通过湿式清洗去除。
图5B示出了在第二氮化物层415上进行的光刻步骤结束时获得的结构,在该步骤中,在第二氮化物层上形成树脂图案440。在横截面图中,所示图案440为连续的矩形凸起442的形式,该凸起442与过孔412垂直排列,并由开口444隔开。光刻步骤可以类似于图3B所描述的步骤。
图5C示出了在第二氮化物层415和绝缘层416蚀刻到深度h2的后续步骤结束时获得的结构。绝缘层优选地被部分蚀刻,即,被蚀刻到小于绝缘层厚度的深度。经由形成蚀刻掩模的树脂图案440进行蚀刻,使得蚀刻基本上发生在图案的开口444和未被图案覆盖的区域中。蚀刻在绝缘层416中形成沟槽419。
沟槽419的高度h2由蚀刻深度限定。沟槽419的高度h2可以在大约20nm到300nm的范围内,优选地在大约150nm到250nm的范围内,例如等于大约200nm。
沟槽419的宽度l2优选大于或等于约2μm,以便能够插入保护层,如下文所述。
绝缘层416的蚀刻优选是选择性的,以便不蚀刻铜。绝缘层的这种蚀刻可以是干蚀刻,例如实施氟等离子体。根据示例,可以调整蚀刻时间以向下蚀刻到给定深度。
然后,执行去除树脂图案的步骤,类似于与图3C有关的描述。
图5D示出了在保护层420的形成步骤结束时获得的钝化互连结构410,其示出为多层结构,包括:
-第三氮化物层422,布置在沟槽419中并在第二氮化物层415 的未蚀刻部分上;
-设置在第三氮化物层422上的氧化物层424;
-设置在氧化物层424上的第四氮化物层426。
类似于与图3A相关的描述,保护层的不同层可以通过CVD,特别是通过PECVD形成。
在形成具有结构化保护层的步骤结束时,保护层420的上表面 420A具有由沟槽429(槽)隔开的锯齿427(脊)的结构化拓扑。互连结构的钝化上表面的这种结构化使得能够结合封装树脂460,如图 5D所示,减少或甚至消除上述分层效应,同时取消退火步骤。
尽管未示出,互连结构可包括导电焊盘和焊盘上金属化层,类似于结合图3D所描述的。
图6A至6C示出了根据实施例的互连结构制造方法的另一示例以及所获得的互连结构。该另一方法示例与结合图5A至5D描述的方法示例的主要区别在于它不包括光刻步骤。例如,不需要在互连结构的上表面沉积氮化物层。
图6A示出了初始结构,其包括互连结构510的上层5101,所述上层包括穿过绝缘层516和第一氮化物层518的导电过孔512和导电焊盘(未示出)。导电过孔512与互连结构510的上表面510A齐平并沿深度延伸到绝缘层516中,例如,至少向下延伸到第一氮化物层 518的下表面,如图所示。
图6B示出了在将导电过孔512和导电焊盘周围的绝缘层516蚀刻到深度h3的后续步骤结束时获得的结构。绝缘层优选地被部分蚀刻,即,被蚀刻到小于所述绝缘层厚度的深度。该蚀刻能够使导电过孔512和导电焊盘周围的绝缘层全部凹陷,从而形成铜突起517和突起之间的沟槽519。
沟槽的高度由蚀刻深度限定。沟槽519的高度h3可以在大约20nm到100nm的范围内,优选地在大约25nm到75nm的范围内,例如等于大约50nm。
沟槽519的宽度l3由过孔512之间或过孔512与焊盘之间的距离限定。
绝缘层516的蚀刻优选是选择性的,以便不蚀刻铜。绝缘层的蚀刻可以是干蚀刻,例如实施氟等离子体,或者可以是湿蚀刻,具体是通过氟化酸溶液,例如氢氟酸。根据示例,可以调整溶液中的酸浓度和/或蚀刻时间以向下蚀刻到给定深度。
图6C示出了在形成保护层520的步骤结束时获得的钝化互连结构510,保护层520示出为多层结构,包括:
-第二氮化物层522,设置在铜突起517上和沟槽519中;
-氧化物层524,设置在第二氮化物层522上;
-第三氮化物层526,设置在氧化物层524上。
与已经结合图3A或图5D描述的类似,保护层的不同层可以通过CVD,具体是通过PECVD形成。
在形成具有结构化保护层的步骤结束时,保护层520的上表面 520A具有由沟槽529(槽)隔开的锯齿527(脊)的结构化拓扑。互连结构的钝化上表面的这种结构化使得能够结合封装树脂,减少或甚至消除上述分层效应,同时取消退火步骤。该制造方法的另一示例还具有简单的优点,特别是省去了光刻步骤,但也省去了化学除去树脂的步骤。
随后,类似于与图3D或图4C和4D相关的描述,保护层520已经在其整个厚度上被蚀刻,即一直蚀刻到所述焊盘,以形成互补沟槽,然后在互补沟槽中形成金属化层。焊盘上金属化(OPM)与铜焊盘接触并形成从互连结构510的钝化上表面520A突出的长出物。例如焊盘上金属化包括镍、钯和/或金或任何其他合适的金属或金属合金。封装树脂沉积在该组件上。
根据不同实施例的制造方法和所获得的互连结构可以在使用旨在被封装在封装树脂中的集成电路的现场应用,具有相关的分层风险。该制造方法和所获得的互连结构特别适用于集成相变存储器 (PCM)的集成电路。
已经描述了各种实施例和变型。本领域技术人员将理解,这些各种实施例和变型的某些特征可以组合,并且本领域技术人员将出现其他变体。具体地,互连结构可以包括多个导电焊盘和多个焊盘上金属化(OPM)。保护层可以不同于不同实施例中公开的保护层,例如包括一层或两层,或者甚至超过三层,和/或每个不同的层可以由不同于所描述的材料制成,同时实现类似的功能。
例如,保护层可以包括在所述三层之上或之下的第四层。该第四层由绝缘或介电材料制成,例如,包括铝或铪的合金或化合物:Al2O3、 HfO2、HfiAljOk、AlN、AliNjOk、HfNi(其中i、j和k可由本领域技术人员自由选择)。
最后,基于上面给出的功能指示,所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。
本文公开的各种实施例提供了一种制造集成电路(200,300,400) 的互连结构(210、310、410、510)的方法,互连结构旨在被封装在与保护层(220、320、420、520)的第一表面(220A、320A、420A、520A) 接触的封装树脂中,保护层的第二侧位于互连结构的第一表面(210A、 310A、410A、510A)上,互连结构包括铜互连元件(212、214、312、 314、412、512),铜互连元件至少部分地延伸穿过绝缘层(216、316、 416、516)并与互连结构的第一表面齐平,使得保护层的第二侧与所述铜互连元件接触。该制造方法可概括为包括保护层的结构化步骤或通过结构化形成保护层的步骤,所述结构化步骤或所述形成步骤适于以脊(227、327、427、527)和槽(229、329、429、529)交替的形式将保护层的第一表面结构化。
结构化步骤可包括:
-光刻步骤,适于在保护层(220)的第一表面(220A)上形成树脂图案(240),所形成的树脂图案是由开口(244)隔开的一系列突起(242) 的形式;然后
-从保护层(220)的第一表面(220A)蚀刻的步骤,所述蚀刻步骤适于蚀刻保护层的至少一部分,并经由形成蚀刻掩模的树脂图案 (240)进行,以在保护层中形成由槽(229)隔开的脊(227)。
槽(229)的宽度(l1)可以在50nm至5μm的范围内,优选在50nm 至200nm的范围内,和/或槽(229)的高度(h1)可以在50nm至500nm 的范围内,优选在100nm至200nm的范围内。
结构化步骤可以包括对保护层(320)的第一表面(320A)进行化学机械抛光的步骤,抛光步骤适于在所述保护层的第一表面上形成大于或等于5nm的粗糙度,粗糙度由表面的脊的均方根高度相对于为所述表面定义的平均水平来限定。
抛光步骤可实施包括研磨球的浆料抛光溶液。
通过结构化形成保护层的步骤可以包括:-从互连结构(410、510) 的第一表面(410A、510A)蚀刻绝缘层(416、516)的第一表面的步骤,所述蚀刻步骤在互连元件(412、512)之间进行,以在所述绝缘层中的所述互连元件之间形成沟槽(419、519),使得所述互连元件的至少一部分突出在所蚀刻的绝缘层的第一表面之上;
-在沟槽(419、519)中和互连元件的突出部分上形成保护层(420、 520)的步骤;所述蚀刻和形成步骤适于以脊(427、527)和槽(429、529) 交替的形式结构化保护层的第一表面(420A、520A)。
沟槽(419)的宽度(l2)可优选地大于或等于2μm和/或沟槽(419) 的高度(h2)可在20nm至300nm范围内,优选地在150nm至250nm范围内。
沟槽(519)的高度(h3)可以在20nm至100nm的范围内,优选地在25nm至75nm的范围内。
通过结构化形成保护层的步骤可以包括,在蚀刻绝缘层(416) 的步骤之前:-光刻步骤,适于在互连结构(410)的第一表面(410A) 上形成树脂图案(440),所形成的树脂图案是由开口(444)隔开的一系列突起(442)的形式;经由形成蚀刻掩模的树脂图案(440)来执行蚀刻绝缘层(416)的步骤,凸起(442)被定位成至少遮盖互连元件(412)。
保护层(420、520)可以通过化学气相沉积技术,例如通过等离子体增强化学气相沉积来形成。
一种集成电路(200、300、400)可概括为包括放置在半导体层上的互连结构(210、310、410、510),所述集成电路旨在被封装在与保护层(220、320、420、520)的第一表面(220A、320A、420A、520A) 接触的封装树脂中,所述保护层的第二侧位于互连结构的第一表面 (220A、320A、420A、520A)上,互连结构包括互连元件(212、214、 312、314、412、512),互连元件至少部分地延伸穿过绝缘层(216、316、 416、516)并与互连结构的第一表面齐平,使得保护层的第二侧与所述铜互连元件接触,保护层的第一表面被结构化为脊(227、327、427、 527)和槽(229、329、429、529)交替的形式。
形成在保护层(220、320、420、520)的第一表面(220A、320A、 420A、520A)上的脊(227、327、427、527)相对于所述第一表面的确定的平均水平的平均二次高度可以大于或等于5nm。
互连元件可包括铜导电过孔(212、312、412、512)。
互连元件还可以包括至少一个铜导电焊盘(214、314)。
集成电路(200、300)可以包括形成在保护层(220、320、520)中并一直延伸到导电焊盘(214、314)的在沟槽(328)中的金属化层(230、 330),所述金属化层形成所述保护层的第一表面(220A、320A、520A) 的长出物。
保护层(220、320、420、520)可以包括:第一氮化物层(222、322、 422、522),例如由氮化硅或碳氮化硅制成,在互连结构(210、310、 410、510)的第一表面(210A、310A、410A、510A)上;
-氧化物层(224、324、424、524),例如由氧化硅制成,在第一氮化物层(222、322、422、522)上;
-第二氮化物层(226、326、426、526),例如由氮化硅或碳氮化硅制成,位于氧化物层(224、324、424、524)上。
在第二氮化物层(226、326、426、526)中可以形成脊(227、327、427、527)和槽(229、329、429、529)的交替。
以上描述的各种实施例可以组合以提供进一步的实施例。可以根据上述详细描述对实施例进行这些和其他改变。通常,在所附权利要求中,所使用的术语不应被解释为将权利要求限制到说明书和权利要求中公开的特定实施例,而应被解释为包括所有可行的实施例以及这些权利要求有权享有的等效物的全部范围。因此,权利要求不受本公开的限制。
Claims (8)
1.一种集成电路,其特征在于,包括:
半导体层;
所述半导体层上的互连结构,所述互连结构包括绝缘层和互连元件,所述互连元件至少部分地延伸穿过所述绝缘层并与所述互连结构的第一表面齐平;
在所述互连结构的所述第一表面上的保护层,所述保护层的第一表面是脊和槽的交替。
2.根据权利要求1所述的集成电路,其特征在于,形成在所述保护层的所述第一表面上的所述脊相对于所述第一表面的确定的平均水平的平均二次高度大于或等于5nm。
3.根据权利要求1所述的集成电路,其特征在于,所述互连元件包括铜导电过孔。
4.根据权利要求3所述的集成电路,其特征在于,所述互连元件包括至少一个铜导电焊盘。
5.根据权利要求4所述的集成电路,其特征在于,还包括:
金属化层,在形成在所述保护层中并延伸到导电焊盘的沟槽中,所述金属化层形成所述保护层的所述第一表面的长出物。
6.根据权利要求1所述的集成电路,其特征在于,所述保护层包括:
在所述互连结构的所述第一表面上的第一氮化物层;
在所述第一氮化物层上的氧化物层;
在所述氧化物层上的第二氮化物层。
7.根据权利要求6所述的集成电路,其特征在于,所述脊和所述槽的所述交替被形成在所述第二氮化物层中。
8.根据权利要求1所述的集成电路,其特征在于,还包括:
与所述保护层的所述第一表面接触的封装树脂。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2108802A FR3126258A1 (fr) | 2021-08-20 | 2021-08-20 | Structure d'interconnexion d’un circuit intégré |
FR2108802 | 2021-08-20 | ||
US17/885,406 US20230058720A1 (en) | 2021-08-20 | 2022-08-10 | Integrated circuit interconnection structure |
US17/885,406 | 2022-08-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218498069U true CN218498069U (zh) | 2023-02-17 |
Family
ID=85189269
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222186695.XU Active CN218498069U (zh) | 2021-08-20 | 2022-08-19 | 集成电路 |
CN202210996872.2A Pending CN115708198A (zh) | 2021-08-20 | 2022-08-19 | 集成电路互连结构 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210996872.2A Pending CN115708198A (zh) | 2021-08-20 | 2022-08-19 | 集成电路互连结构 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN218498069U (zh) |
-
2022
- 2022-08-19 CN CN202222186695.XU patent/CN218498069U/zh active Active
- 2022-08-19 CN CN202210996872.2A patent/CN115708198A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115708198A (zh) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI297206B (en) | Semiconductor device and fabrication method thereof | |
US10157837B2 (en) | Semiconductor device and manufacturing method of the same | |
KR101107627B1 (ko) | 3차원 구조를 갖는 웨이퍼의 패드 형성 방법 | |
US20100038800A1 (en) | Through-silicon via structures including conductive protective layers and methods of forming the same | |
TW200421541A (en) | Method forming metal filled semiconductor features to improve structural stability | |
US20200075457A1 (en) | Semiconductor device and fabrication method thereof | |
US20140051246A1 (en) | Methods of fabricating a semiconductor device | |
US6987057B2 (en) | Method making bonding pad | |
US6873047B2 (en) | Semiconductor device and manufacturing method thereof | |
CN218498069U (zh) | 集成电路 | |
US7781334B2 (en) | Method of manufacturing a semiconductor device with through-chip vias | |
US11776924B2 (en) | Method of manufacturing semiconductor device | |
US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
US20230058720A1 (en) | Integrated circuit interconnection structure | |
CN211350636U (zh) | 半导体器件 | |
TWI716051B (zh) | 半導體裝置的製備方法 | |
CN108054137B (zh) | 金属互连结构及其制作方法 | |
JP2872086B2 (ja) | 半導体装置の製造方法 | |
KR0124144B1 (ko) | 반도체 장치 및 그의 제조방법 | |
US5877082A (en) | Method of manufacturing semiconductor device without plasma damage | |
US11715710B2 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
CN111162041A (zh) | 半导体结构及其形成方法 | |
US11488820B2 (en) | Method of fabricating layered structure | |
CN112133819A (zh) | Mram底电极的制备方法 | |
CN114121779A (zh) | 制备双大马士革结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |