JP3675338B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3675338B2 JP3675338B2 JP2000394959A JP2000394959A JP3675338B2 JP 3675338 B2 JP3675338 B2 JP 3675338B2 JP 2000394959 A JP2000394959 A JP 2000394959A JP 2000394959 A JP2000394959 A JP 2000394959A JP 3675338 B2 JP3675338 B2 JP 3675338B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- extension
- line
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、レジストパターンをマスクとして導電層をエッチングすることにより形成された配線パターンを有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
まず、半導体装置における配線パターンの一般的な製造方法について説明する。
【０００３】
図６は、レジストパターンを形成するためのマスクパターン示す平面図である。図７は、図６に示すマスクパターンによって得られたレジストパターンをマスクとして形成された配線パターンを示す平面図である。図８は、図７に示すＡ−Ａに沿った断面図である。図９は、図７に示すＢ−Ｂ線に沿った断面図である。
【０００４】
図６に示すマスクパターンにおいて、第１〜第３のラインパターン１０５〜１０７は、配線を形成するためのパターンを示す。このようなマスクパターンは、一般的に用いられるＣＡＤシステムを用いて形成される。そして、マスクパターンを用いたリソグラフィーによってレジストパターンが形成される。このレジストパターンをマスクとして導電層をエッチングすることにより、配線が形成される。その後、レジストを公知の方法によって除去する。このようにして得られた配線パターンを図７に示す。
【０００５】
図７に示す例においては、第２配線１１５は第１配線１１７と平行に配置されている。さらに、第３配線１１６は、第１配線１１７と直交する方向に配置されている。そして、第２配線１１５の一端は、層間絶縁層１２０に形成されたコンタクト部１３０と接続されている。コンタクト部１３０は、ビアホール１１３内に埋め込まれた金属層から構成されている。また、第３配線１１６の一端は、ビアホール１１４内に埋め込まれたコンタクト部１３２と接続されている。なお、図７においては、図示した配線より下層の配線を図示しない。
【０００６】
このようなパターンの第１〜第３配線を形成するためのマスクパターンは、図６に示すように、第２ラインパターン１０５はビアホールパターン１０３を覆うように引き延ばされ、第２ラインパターン１０５の端部がビアホールパターン１０３の端部とほぼ一致する状態で設計されていた。同様に、第３ラインパターン１０６は、ビアホールパターン１０４を覆うように引き延ばされ、第３ラインパターン１０６の端部がビアホールパターン１０４の端部とほぼ一致する状態で設計されていた。
【０００７】
ところで、レジストパターンをマスクとしてエッチングすることにより配線を形成する場合、一般に、レジストパターンが疎の部分ではエッチングされた配線は、そのレジストパターンより太くなり、一方、レジストパターンが密の部分ではエッチングされた配線は、そのレジストパターンと同じか、あるいはより細くなるという特性がある。この状態を図８および図９に示す。図８では、パターンが粗の状態の配線を示している。この状態では、エッチング時に配線１１７の側面にテーパが形成されて、配線１１７の幅は、結果的にレジストの幅より大きくなる。図９では、配線が孤立していない状態を示している。この状態では、配線１１５と配線１１７とが対向する側面ではテーパが形成されない。
【０００８】
また、配線パターンの微細化にともなうレジストの後退により、図７に示すように、ビアホール１１３内のコンタクト部１３０と第２配線１１５とのオーバーラップ領域、ならびにビアホール１１４内のコンタクト部１３２と第３配線１１６とのオーバーラップ領域が不十分となることがある。その結果、配線１１５，１１６とコンタクト部１３０，１３２との接触抵抗の増加や配線信頼性の低下といった問題が生じることがある。
【０００９】
また、図７に示すように、第１配線１１７の一方側に配置されたビアホール１１３、１１４の相互間は、その近傍に配線パターンのない領域であるから、エッチング時に図８に示すように第１配線１１７の側面にテーパが形成され、配線１１７の底部が上部より太くなる。このため、第１配線１１７に、レジストパターンと異なる突出した領域１１７ａが形成される。このような突出領域１１７ａによって、配線１１７とコンタクト部１３０，１３２のそれぞれとの間隔Ｌ１，Ｌ２が所定の最小配線間隔より小さくなり、その結果コンタクト部と配線とがショートする不良が発生することがある。
【００１０】
上述したように、従来の一般的な半導体装置では、パターンの微細化にともなうレジストの後退により接続ホール（ビアホールまたはコンタクトホール）と配線のオーバーラップ領域が不十分となり、配線と接続ホール内に埋め込まれたコンタクト部との接触抵抗の増加や配線信頼性の低下といった問題が生じる。また、配線パターンが疎の領域では、配線の幅はエッチング時に形成されるテーパによってレジストの幅より太くなる。このため、太くなった配線部分は、その近傍に配置された下層のコンタクト部とショートしてしまうことがある。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、配線と接続ホール内に埋め込まれたコンタクト部との接触抵抗が高くならびに配線信頼性の高い半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、レジストパターンをマスクとして導電層をエッチングすることにより形成された配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して所定間隔より短い間隔で配置された第１配線と、
前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第２配線は、前記コンタクト部との接続領域において、非配線領域に延びるエクステンション部を有し、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の少なくとも一部に配置される。
【００１３】
本発明にかかる半導体装置によれば、コンタクト部との接続領域においてエクステンション部を有するので、配線の接続領域において下層のコンタクト部をほぼ完全に覆うことができる。したがって、接続ホール（コンタクトホールあるいはビアホール）内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００１４】
本発明にかかる半導体装置は、以下のような各種の態様をとることができる。これらの態様は、後述する各構成の半導体装置に適用できる。
【００１５】
（ａ） 前記所定間隔より短い間隔は、配線パターンにおける配線相互の最小間隔（以下、これを「最小配線間隔」という）である。この最小配線間隔は、半導体装置のデザインルールなどによって異なるが、たとえば０．１μｍ以上１μｍ以下の値をとることができる。
【００１６】
（ｂ） 前記接続領域は、その平面形状が前記コンタクト部とほぼ同一の径を有する正方形、あるいは前記コンタクト部より大きい径を有する正方形である。
【００１７】
（ｃ） 前記エクステンション部は、その幅が前記配線の幅と同じであり、そして、その突出長さが前記配線の幅と同じであることが望ましい。また、前記エクステンション部は、その平面形状が正方形であることが望ましい。
【００１８】
さらに、本発明にかかる半導体装置は、以下の構成をとることができる。
【００１９】
（１） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２０】
（２）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と垂直方向に延びる第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２１】
（３）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる部分と前記第１配線と垂直方向に延びる部分とを有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２２】
（４） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域のみを有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２３】
（５） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された複数の第１配線と、
少なくとも前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、複数の前記第１配線に面した辺以外の辺に配置される。
【００２４】
（６） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記コンタクト部との接続領域を有する配線と、を含み、
前記配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記配線は、前記接続領域において、非配線領域に延びるエクステンション部を有する。
【００２５】
この半導体装置において、前記配線はライン状をなし、前記接続領域の３辺においてエクステンション部を有することができる。また、前記配線は前記接続領域からなり、該接続領域の４辺においてエクステンション部を有することができる。
【００２６】
本発明にかかる製造方法は、
ラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンを設定し、該接続領域パターンの各辺にエクステンションパターンを配置し、さらに、該エクステンションパターンのうち、接続領域パターンの辺に対して所定間隔より短い間隔で隣り合うラインパターンに面するエクステンションパターンを消去することにより、マスクパターンを形成する第１工程、前記マスクパターンを用いたリソグラフィーによって、導電層上にレジストパターンを形成する第２工程、および
前記レジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する第３工程、を含む。
【００２７】
本発明にかかる製造方法は、以下の態様をとることができる。
【００２８】
（ａ）前記所定間隔より短い間隔は、ラインパターンにおけるライン相互の最小間隔である。
【００２９】
（ｂ） 前記接続領域パターンは、前記接続ホールパターンと同一あるいはこれより大きい正方形である。
【００３０】
（ｃ） 前記エクステンションパターンは、その幅が前記ラインパターンのライン幅と同じであり、また、その突出長さが前記ラインパターンのライン幅と同じであることが望ましい。また、前記エクステンションパターンは、正方形であることが望ましい。
【００３１】
【発明の実施の形態】
以下、本発明が適用された代表的なパターン例について、図面を参照しながら説明する。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図２は、図１に示すマスクパターンの設計方法を説明するための平面図である。図３は、図１に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。
【００３３】
［マスクパターン］
この実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有する複数のラインパターンを配置した例を示す。
【００３４】
具体的には、図１に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン５および第３ラインパターン６が配列されている。第１および第２ラインパターン７，５は、いずれもＸ方向に延び、第３ラインパターン６はＹ方向に延びる。そして、第２および第３ラインパターン５，６は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。
【００３５】
第２および第３ラインパターン５，６の端部には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。これらの接続領域パターン５ａ、６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺以外の辺に対してそれぞれエクステンションパターンを有する。
【００３６】
すなわち、第２ラインパターン５においては、接続領域パターン５ａの２辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成され、Ｙ方向（下側）に延びるエクステンションパターン１３が形成されている。また、第３ラインパターン６においては、接続領域パターン６ａの２辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成され、Ｘ方向（左側）に延びるエクステンションパターン１４が形成されている。
【００３７】
エクステンションパターンは、リソグラフィーによるレジストパターンの形成時およびエッチング時に生じるマスクリニアリティの誤差を緩和することで、配線の接続領域を確保できればよく、その形状や大きさは特に限定されない。エクステンションパターンは、その幅がラインパターンのライン幅と同じであり、さらに、その突出長さがラインパターンのライン幅と同じであることが望ましい。すなわち、エクステンションパターンは、ラインパターンの幅と同じ長さの辺を有する正方形であることが望ましい。エクステンションパターンがこのような形状を有することで、パターンの設計が容易で、かつ、レジストパターンの後退の影響を受けても配線の接続領域を確実に形成できる。以上のエクステンションパターンの形状および大きさに関することは、他の実施の形態でも同様である。
【００３８】
［マスクパターンの設計方法］
次に、図１に示すマスクパターンの設計方法について述べる。
【００３９】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００４０】
具体的には、たとえば図１に示すように、第１、第２および第３ラインパターン５，６，７を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。
【００４１】
エクステンションパターンは、図２に示すように、正方形の接続ホールパターン１０に対応する正方形の接続領域パターン１０ａの場合、接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００４２】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。
【００４３】
具体的には、図１に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン５，６との間の領域（斜線で示す領域）１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。
【００４４】
［半導体装置の製造方法］
上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。たとえば、基板あるいは層間絶縁層上にレジストを塗布し、マスクパターンを用いた描画用データに基づいてパターンを描き、現像およびレジストの剥離という一連のプロセスによってレジストパターンを形成することができる。
【００４５】
さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００４６】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図３に示す。
【００４７】
図３に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。
【００４８】
層間絶縁層１２０には、ビアホール３０，４０内に埋め込まれた金属層からなるコンタクト部３６，４６が形成されている。ビアホールは、その径がある程度小さくなると、光近接効果によってビアホールパターンのコーナー部が丸くなり、ほぼ円形の平面形状を有する。
【００４９】
図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線１５および第３配線１６が配置されている。第１および第２配線１７，１５は、いずれもＸ方向に延び、第３配線１６はＹ方向に延びている。そして、第２および第３配線１５，１６は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。
【００５０】
第２および第３配線１５，１６は、その端部に、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。これらの接続領域５０ａ、６０ａは、非配線領域であって、かつ、第１配線１７に面する辺以外の辺に対してそれぞれエクステンション部を有する。
【００５１】
すなわち、第２配線１５においては、接続領域５０ａの２辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、およびＹ方向（下側）に延びるエクステンション部１３ａが形成されている。また、第３配線１６においては、接続領域６０ａの２辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、およびＸ方向（左側）に延びるエクステンション部１４ａが形成されている。各エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａ，６０ａにおいて、それぞれ配線は下層のコンタクト部３６，４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００５２】
さらに、この実施の形態においては、図１に示すように、第２および第３ラインパターン５，６は、Ｘ方向に延びるエクステンションパターン１２，１４を有することにより、これらを有さない場合に比べて第１ラインパターン７に対して相対的に密のパターンを形成することになる。その結果、図３に示す第１配線１７では、エッチングによって形成される突出部１７ａの幅を小さくできる。したがって、パターンの粗密によるマスクリニアリティの誤差を緩和でき、より精度の高い配線のパターニングができる。そして、この例では、配線相互間および配線とコンタクト部とのショートを防止できる。
【００５３】
（第２の実施の形態）
図４は、本発明の第２の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図５は、図４に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【００５４】
［マスクパターン］
この実施の形態では、コンタクト部を有するラインパターンの形状が第１の実施の形態と異なる。すなわち、本実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有するラインパターンおよびコンタクト部のみからなるラインパターンを配置した例を示す。
【００５５】
具体的には、図４に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン２１および第３ラインパターン２２が配列されている。第１ラインパターン１７はＸ方向に延び、第２ラインパターン２１はＹ方向に延びる。第３ラインパターン２２は、配線として延びるパターン部分を有さない。そして、第２および第３ラインパターン２１，２２は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。
【００５６】
第２および第３ラインパターン２１，２２には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。これらの接続領域パターン５ａ、６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺以外の辺に対してそれぞれエクステンションパターンを有する。
【００５７】
すなわち、第２ラインパターン２１においては、接続領域パターン５ａの１辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成されている。また、第３ラインパターン２２においては、接続領域パターン６ａの３辺において、Ｘ方向（右側）に延びるエクステンションパターン１２、Ｙ方向（下側）に延びるエクステンションパターン１３、およびＸ方向（左側）に延びるエクステンションパターン１４が形成されている。
【００５８】
［マスクパターンの設計方法］
次に、図４に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【００５９】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００６０】
具体的には、たとえば図４に示すように、第１、第２および第３ラインパターン７，２１，２２を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００６１】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。
【００６２】
具体的には、図４に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン２１，２２との間の領域１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。
【００６３】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００６４】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図５に示す。
【００６５】
図５に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図４に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。
【００６６】
ビアホール３０，４０およびコンタクト部３６，４６は、第１の実施の形態と同様である。
【００６７】
図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線３１および第３配線３２が配置されている。第１配線１７はＸ方向に延び、第２配線３１はＸ方向およびＹ方向に延びている。第３配線３２は、上下のコンタクト部を接続するためのみのコンタクト領域を構成している。そして、第２および第３配線３１，３２は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。
【００６８】
第２および第３配線３１，３２は、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。これらの接続領域５０ａ、６０ａは、非配線領域であって、かつ、第１配線１７に面する辺以外の辺に対してそれぞれエクステンション部を有する。
【００６９】
すなわち、第２配線３１においては、接続領域５０ａの１辺において、Ｘ方向（右側）に延びるエクステンション部１２ａが形成されている。また、第３配線３２においては、接続領域６０ａの３辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、Ｙ方向（下側）に延びるエクステンション部１３ａ、およびＸ方向（左側）に延びるエクステンション部１４ａが形成されている。各エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａ，６０ａにおいて、それぞれ配線は下層のコンタクト部３６，４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００７０】
さらに、この実施の形態においては、図４に示すように、第２および第３ラインパターン２１，２２は、Ｘ方向に延びるエクステンションパターン１２，１２を有することにより、これらを有さない場合に比べて第１ラインパターン７に対して相対的に密のパターンを形成することになる。その結果、図５に示す第１配線１７では、エッチングによって形成される突出部１７ａの幅を小さくできる。したがって、パターンの粗密によるマスクリニアリティの誤差を緩和でき、より精度の高い配線のパターニングができる。そして、この例では、配線相互間および配線とコンタクト部とのショートを防止できる。
【００７１】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１１は、図１０に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【００７２】
［マスクパターン］
この実施の形態では、コンタクト部を有するラインパターンの形状と配置が第１の実施の形態と異なる。すなわち、本実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有する複数のラインパターンを配置した例を示す。
【００７３】
具体的には、図１０に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン４１および第３ラインパターン４２が配列されている。第１ラインパターン１７はＸ方向に延び、第２ラインパターン４１はＸ方向およびＹ方向に延び、第３ラインパターン４２は、Ｙ方向に延びる。そして、第２および第３ラインパターン４１，４２は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。さらに、第２ラインパターン４１と第３ラインパターン４２とは、最小配線間隔を隔てて配置されている。
【００７４】
第２および第３ラインパターン４１，４２には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。接続領域パターン６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺および第２ラインパターン４１に面する辺以外の辺に対してエクステンションパターンを有する。これに対し、接続領域パターン５ａは、非配線領域が禁止領域１００であるため、エクステンションパターンを有さない。禁止領域１００については後述する。
【００７５】
すなわち、第２ラインパターン４１においては、接続領域パターン５ａのいずれの辺においても、エクステンションパターンが形成されていない。また、第３ラインパターン４２においては、接続領域パターン６ａの１辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成されている。
【００７６】
［マスクパターンの設計方法］
次に、図１０に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【００７７】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００７８】
具体的には、たとえば図１０に示すように、第１、第２および第３ラインパターン７，４１，４２を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００７９】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。
【００８０】
具体的には、図１０に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン４１，４２との間の領域、および第２ラインパターン４１と第３ラインパターン４２との間の領域（斜線で示す領域）１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１，１４が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。
【００８１】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００８２】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１１に示す。
【００８３】
図１１に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１０に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。
【００８４】
ビアホール３０，４０およびコンタクト部３６，４６は、第１の実施の形態と同様である。
【００８５】
図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線５１および第３配線５２が配置されている。第１配線１７はＸ方向に延び、第２配線５１はＸ方向およびＹ方向に延び、第３配線５２はＹ方向に延びている。そして、第２および第３配線５１，５２は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。さらに、第２配線５１と第３配線５２とは、最小配線間隔を隔てて配置されている。
【００８６】
第２および第３配線５１，５２は、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。接続領域６０ａは、非配線領域であって、かつ、禁止領域１００（図１０参照）以外の辺に対してエクステンション部を有する。
【００８７】
すなわち、第２配線５１においては、接続領域５０ａのいずれの辺においてもエクステンション部が形成されていない。また、第３配線５２においては、接続領域６０ａの１辺において、Ｘ方向（右側）に延びるエクステンション部１２ａが形成されている。エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域６０ａにおいて、配線は下層のコンタクト部４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００８８】
なお、この実施の形態においては、図１０に示すように、第２および第３ラインパターン４１，４２は、Ｘ方向に対して最小配線幅で配置されているので、第１配線１７にエッチングに起因する突出部がほとんど形成されない。
【００８９】
（第４の実施の形態）
図１２は、本発明の第４の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１３は、図１２に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【００９０】
［マスクパターン］
この実施の形態では、コンタクト部を有する孤立ラインパターンを示す。具体的には、図１２に示すマスクパターンでは、ラインパターン６０の端部に正方形の接続領域パターン５ａが形成されている。接続領域パターン５ａは、正方形のビアホールパターン３と重なるパターン、あるいはビアホールパターン３より一回り大きいパターンを有する。接続領域パターン５ａは、その３辺に対してエクステンションパターン１１，１２，１４を有する。
【００９１】
［マスクパターンの設計方法］
次に、図１２に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【００９２】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００９３】
具体的には、たとえば図１２に示すように、ラインパターン６０を配置する。また、このラインパターンと重なる接続ホールパターン３を少なくとも覆う接続領域パターン５ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００９４】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。この実施の形態の場合には、ラインパターン６０が孤立しているため、接続領域パターン５ａの周囲に禁止領域がなく、したがってラインパターンと重なるエクステンションパターン以外のエクステンションパターン１１，１２，１３が配置される。
【００９５】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００９６】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１３に示す。
【００９７】
図１３に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１２に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。図示の例では、配線６１の端部に正方形の接続領域５０ａが形成されている。接続領域５０ａは、その３辺に対してエクステンション部１１ａ，１２ａ，１４ａを有する。
【００９８】
エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａにおいて、配線は下層のコンタクト部３６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００９９】
（第５の実施の形態）
図１４は、本発明の第５の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１５は、図１４に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【０１００】
［マスクパターン］
この実施の形態では、コンタクト部のみを構成する孤立ラインパターンを示す。具体的には、図１４に示すマスクパターンでは、ラインパターン７０は正方形の接続領域パターン５ａから構成されている。接続領域パターン５ａは、正方形のビアホールパターン３と重なるパターン、あるいはビアホールパターン３より一回り大きいパターンを有する。接続領域パターン５ａは、その４辺に対してエクステンションパターン１１，１２，１３，１４を有する。
【０１０１】
［マスクパターンの設計方法］
次に、図１４に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【０１０２】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【０１０３】
具体的には、たとえば図１４に示すように、ラインパターン７０を配置する。また、このラインパターンと重なる接続ホールパターン３を少なくとも覆う接続領域パターン５ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【０１０４】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。この実施の形態の場合には、ラインパターン７０が孤立しているため、接続領域パターン５ａの周囲に禁止領域がなく、したがって接続領域パターン５ａの４辺にエクステンションパターン１１〜１４が配置される。
【０１０５】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【０１０６】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１４に示す。
【０１０７】
図１４に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１４に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。図示の例では、配線７１は正方形の接続領域５０ａからなり、接続領域５０ａは、その４辺に対してエクステンション部１１ａ，１２ａ，１３ａ，１４ａを有する。
【０１０８】
エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、配線７１は、接続領域５０ａにおいて、下層のコンタクト部３６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【０１０９】
以上、本発明にかかる半導体装置の代表例について述べたが、本発明はこれらに限定されず、発明の要旨の範囲内で各種の態様を取りうる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図２】図１に示すマスクパターンを設計する方法を説明するための平面図である。
【図３】図１に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図４】本発明の第２の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図５】図４に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図６】一般的な半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図７】図６に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図８】図７に示すＡ−Ａ線に沿った断面図である。
【図９】図７に示すＢ−Ｂ線に沿った断面図である。
【図１０】本発明の第３の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図１１】図１０に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図１２】本発明の第４の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図１３】図１２に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図１４】本発明の第５の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図１５】図１４に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【符号の説明】
３，４，１０ ビアホールパターン
５，６，７ ラインパターン
５ａ，６ａ，１０ａ 接続領域パターン
１１，１２，１３，１４ エクステンションパターン
１２ａ，１３ａ，１４ａ エクステンション部
１５，１６，１７ 配線
２１，２２ ラインパターン
３１，３２ 配線
３０，４０ ビアホール
３６，４６ コンタクト部
４１，４２ ラインパターン
５０ａ，６０ａ 接続領域
５１，５２ 配線
６０，７０ ラインパターン
６１，６２ 配線
１００ 禁止領域
１２０ 層間絶縁層
【発明の属する技術分野】
本発明は、レジストパターンをマスクとして導電層をエッチングすることにより形成された配線パターンを有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
まず、半導体装置における配線パターンの一般的な製造方法について説明する。
【０００３】
図６は、レジストパターンを形成するためのマスクパターン示す平面図である。図７は、図６に示すマスクパターンによって得られたレジストパターンをマスクとして形成された配線パターンを示す平面図である。図８は、図７に示すＡ−Ａに沿った断面図である。図９は、図７に示すＢ−Ｂ線に沿った断面図である。
【０００４】
図６に示すマスクパターンにおいて、第１〜第３のラインパターン１０５〜１０７は、配線を形成するためのパターンを示す。このようなマスクパターンは、一般的に用いられるＣＡＤシステムを用いて形成される。そして、マスクパターンを用いたリソグラフィーによってレジストパターンが形成される。このレジストパターンをマスクとして導電層をエッチングすることにより、配線が形成される。その後、レジストを公知の方法によって除去する。このようにして得られた配線パターンを図７に示す。
【０００５】
図７に示す例においては、第２配線１１５は第１配線１１７と平行に配置されている。さらに、第３配線１１６は、第１配線１１７と直交する方向に配置されている。そして、第２配線１１５の一端は、層間絶縁層１２０に形成されたコンタクト部１３０と接続されている。コンタクト部１３０は、ビアホール１１３内に埋め込まれた金属層から構成されている。また、第３配線１１６の一端は、ビアホール１１４内に埋め込まれたコンタクト部１３２と接続されている。なお、図７においては、図示した配線より下層の配線を図示しない。
【０００６】
このようなパターンの第１〜第３配線を形成するためのマスクパターンは、図６に示すように、第２ラインパターン１０５はビアホールパターン１０３を覆うように引き延ばされ、第２ラインパターン１０５の端部がビアホールパターン１０３の端部とほぼ一致する状態で設計されていた。同様に、第３ラインパターン１０６は、ビアホールパターン１０４を覆うように引き延ばされ、第３ラインパターン１０６の端部がビアホールパターン１０４の端部とほぼ一致する状態で設計されていた。
【０００７】
ところで、レジストパターンをマスクとしてエッチングすることにより配線を形成する場合、一般に、レジストパターンが疎の部分ではエッチングされた配線は、そのレジストパターンより太くなり、一方、レジストパターンが密の部分ではエッチングされた配線は、そのレジストパターンと同じか、あるいはより細くなるという特性がある。この状態を図８および図９に示す。図８では、パターンが粗の状態の配線を示している。この状態では、エッチング時に配線１１７の側面にテーパが形成されて、配線１１７の幅は、結果的にレジストの幅より大きくなる。図９では、配線が孤立していない状態を示している。この状態では、配線１１５と配線１１７とが対向する側面ではテーパが形成されない。
【０００８】
また、配線パターンの微細化にともなうレジストの後退により、図７に示すように、ビアホール１１３内のコンタクト部１３０と第２配線１１５とのオーバーラップ領域、ならびにビアホール１１４内のコンタクト部１３２と第３配線１１６とのオーバーラップ領域が不十分となることがある。その結果、配線１１５，１１６とコンタクト部１３０，１３２との接触抵抗の増加や配線信頼性の低下といった問題が生じることがある。
【０００９】
また、図７に示すように、第１配線１１７の一方側に配置されたビアホール１１３、１１４の相互間は、その近傍に配線パターンのない領域であるから、エッチング時に図８に示すように第１配線１１７の側面にテーパが形成され、配線１１７の底部が上部より太くなる。このため、第１配線１１７に、レジストパターンと異なる突出した領域１１７ａが形成される。このような突出領域１１７ａによって、配線１１７とコンタクト部１３０，１３２のそれぞれとの間隔Ｌ１，Ｌ２が所定の最小配線間隔より小さくなり、その結果コンタクト部と配線とがショートする不良が発生することがある。
【００１０】
上述したように、従来の一般的な半導体装置では、パターンの微細化にともなうレジストの後退により接続ホール（ビアホールまたはコンタクトホール）と配線のオーバーラップ領域が不十分となり、配線と接続ホール内に埋め込まれたコンタクト部との接触抵抗の増加や配線信頼性の低下といった問題が生じる。また、配線パターンが疎の領域では、配線の幅はエッチング時に形成されるテーパによってレジストの幅より太くなる。このため、太くなった配線部分は、その近傍に配置された下層のコンタクト部とショートしてしまうことがある。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、配線と接続ホール内に埋め込まれたコンタクト部との接触抵抗が高くならびに配線信頼性の高い半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、レジストパターンをマスクとして導電層をエッチングすることにより形成された配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して所定間隔より短い間隔で配置された第１配線と、
前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第２配線は、前記コンタクト部との接続領域において、非配線領域に延びるエクステンション部を有し、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の少なくとも一部に配置される。
【００１３】
本発明にかかる半導体装置によれば、コンタクト部との接続領域においてエクステンション部を有するので、配線の接続領域において下層のコンタクト部をほぼ完全に覆うことができる。したがって、接続ホール（コンタクトホールあるいはビアホール）内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００１４】
本発明にかかる半導体装置は、以下のような各種の態様をとることができる。これらの態様は、後述する各構成の半導体装置に適用できる。
【００１５】
（ａ） 前記所定間隔より短い間隔は、配線パターンにおける配線相互の最小間隔（以下、これを「最小配線間隔」という）である。この最小配線間隔は、半導体装置のデザインルールなどによって異なるが、たとえば０．１μｍ以上１μｍ以下の値をとることができる。
【００１６】
（ｂ） 前記接続領域は、その平面形状が前記コンタクト部とほぼ同一の径を有する正方形、あるいは前記コンタクト部より大きい径を有する正方形である。
【００１７】
（ｃ） 前記エクステンション部は、その幅が前記配線の幅と同じであり、そして、その突出長さが前記配線の幅と同じであることが望ましい。また、前記エクステンション部は、その平面形状が正方形であることが望ましい。
【００１８】
さらに、本発明にかかる半導体装置は、以下の構成をとることができる。
【００１９】
（１） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２０】
（２）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と垂直方向に延びる第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２１】
（３）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる部分と前記第１配線と垂直方向に延びる部分とを有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２２】
（４） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域のみを有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。
【００２３】
（５） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された複数の第１配線と、
少なくとも前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、複数の前記第１配線に面した辺以外の辺に配置される。
【００２４】
（６） 半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記コンタクト部との接続領域を有する配線と、を含み、
前記配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記配線は、前記接続領域において、非配線領域に延びるエクステンション部を有する。
【００２５】
この半導体装置において、前記配線はライン状をなし、前記接続領域の３辺においてエクステンション部を有することができる。また、前記配線は前記接続領域からなり、該接続領域の４辺においてエクステンション部を有することができる。
【００２６】
本発明にかかる製造方法は、
ラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンを設定し、該接続領域パターンの各辺にエクステンションパターンを配置し、さらに、該エクステンションパターンのうち、接続領域パターンの辺に対して所定間隔より短い間隔で隣り合うラインパターンに面するエクステンションパターンを消去することにより、マスクパターンを形成する第１工程、前記マスクパターンを用いたリソグラフィーによって、導電層上にレジストパターンを形成する第２工程、および
前記レジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する第３工程、を含む。
【００２７】
本発明にかかる製造方法は、以下の態様をとることができる。
【００２８】
（ａ）前記所定間隔より短い間隔は、ラインパターンにおけるライン相互の最小間隔である。
【００２９】
（ｂ） 前記接続領域パターンは、前記接続ホールパターンと同一あるいはこれより大きい正方形である。
【００３０】
（ｃ） 前記エクステンションパターンは、その幅が前記ラインパターンのライン幅と同じであり、また、その突出長さが前記ラインパターンのライン幅と同じであることが望ましい。また、前記エクステンションパターンは、正方形であることが望ましい。
【００３１】
【発明の実施の形態】
以下、本発明が適用された代表的なパターン例について、図面を参照しながら説明する。
【００３２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図２は、図１に示すマスクパターンの設計方法を説明するための平面図である。図３は、図１に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。
【００３３】
［マスクパターン］
この実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有する複数のラインパターンを配置した例を示す。
【００３４】
具体的には、図１に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン５および第３ラインパターン６が配列されている。第１および第２ラインパターン７，５は、いずれもＸ方向に延び、第３ラインパターン６はＹ方向に延びる。そして、第２および第３ラインパターン５，６は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。
【００３５】
第２および第３ラインパターン５，６の端部には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。これらの接続領域パターン５ａ、６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺以外の辺に対してそれぞれエクステンションパターンを有する。
【００３６】
すなわち、第２ラインパターン５においては、接続領域パターン５ａの２辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成され、Ｙ方向（下側）に延びるエクステンションパターン１３が形成されている。また、第３ラインパターン６においては、接続領域パターン６ａの２辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成され、Ｘ方向（左側）に延びるエクステンションパターン１４が形成されている。
【００３７】
エクステンションパターンは、リソグラフィーによるレジストパターンの形成時およびエッチング時に生じるマスクリニアリティの誤差を緩和することで、配線の接続領域を確保できればよく、その形状や大きさは特に限定されない。エクステンションパターンは、その幅がラインパターンのライン幅と同じであり、さらに、その突出長さがラインパターンのライン幅と同じであることが望ましい。すなわち、エクステンションパターンは、ラインパターンの幅と同じ長さの辺を有する正方形であることが望ましい。エクステンションパターンがこのような形状を有することで、パターンの設計が容易で、かつ、レジストパターンの後退の影響を受けても配線の接続領域を確実に形成できる。以上のエクステンションパターンの形状および大きさに関することは、他の実施の形態でも同様である。
【００３８】
［マスクパターンの設計方法］
次に、図１に示すマスクパターンの設計方法について述べる。
【００３９】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００４０】
具体的には、たとえば図１に示すように、第１、第２および第３ラインパターン５，６，７を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。
【００４１】
エクステンションパターンは、図２に示すように、正方形の接続ホールパターン１０に対応する正方形の接続領域パターン１０ａの場合、接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００４２】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。
【００４３】
具体的には、図１に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン５，６との間の領域（斜線で示す領域）１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。
【００４４】
［半導体装置の製造方法］
上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。たとえば、基板あるいは層間絶縁層上にレジストを塗布し、マスクパターンを用いた描画用データに基づいてパターンを描き、現像およびレジストの剥離という一連のプロセスによってレジストパターンを形成することができる。
【００４５】
さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００４６】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図３に示す。
【００４７】
図３に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。
【００４８】
層間絶縁層１２０には、ビアホール３０，４０内に埋め込まれた金属層からなるコンタクト部３６，４６が形成されている。ビアホールは、その径がある程度小さくなると、光近接効果によってビアホールパターンのコーナー部が丸くなり、ほぼ円形の平面形状を有する。
【００４９】
図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線１５および第３配線１６が配置されている。第１および第２配線１７，１５は、いずれもＸ方向に延び、第３配線１６はＹ方向に延びている。そして、第２および第３配線１５，１６は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。
【００５０】
第２および第３配線１５，１６は、その端部に、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。これらの接続領域５０ａ、６０ａは、非配線領域であって、かつ、第１配線１７に面する辺以外の辺に対してそれぞれエクステンション部を有する。
【００５１】
すなわち、第２配線１５においては、接続領域５０ａの２辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、およびＹ方向（下側）に延びるエクステンション部１３ａが形成されている。また、第３配線１６においては、接続領域６０ａの２辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、およびＸ方向（左側）に延びるエクステンション部１４ａが形成されている。各エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａ，６０ａにおいて、それぞれ配線は下層のコンタクト部３６，４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００５２】
さらに、この実施の形態においては、図１に示すように、第２および第３ラインパターン５，６は、Ｘ方向に延びるエクステンションパターン１２，１４を有することにより、これらを有さない場合に比べて第１ラインパターン７に対して相対的に密のパターンを形成することになる。その結果、図３に示す第１配線１７では、エッチングによって形成される突出部１７ａの幅を小さくできる。したがって、パターンの粗密によるマスクリニアリティの誤差を緩和でき、より精度の高い配線のパターニングができる。そして、この例では、配線相互間および配線とコンタクト部とのショートを防止できる。
【００５３】
（第２の実施の形態）
図４は、本発明の第２の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図５は、図４に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【００５４】
［マスクパターン］
この実施の形態では、コンタクト部を有するラインパターンの形状が第１の実施の形態と異なる。すなわち、本実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有するラインパターンおよびコンタクト部のみからなるラインパターンを配置した例を示す。
【００５５】
具体的には、図４に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン２１および第３ラインパターン２２が配列されている。第１ラインパターン１７はＸ方向に延び、第２ラインパターン２１はＹ方向に延びる。第３ラインパターン２２は、配線として延びるパターン部分を有さない。そして、第２および第３ラインパターン２１，２２は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。
【００５６】
第２および第３ラインパターン２１，２２には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。これらの接続領域パターン５ａ、６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺以外の辺に対してそれぞれエクステンションパターンを有する。
【００５７】
すなわち、第２ラインパターン２１においては、接続領域パターン５ａの１辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成されている。また、第３ラインパターン２２においては、接続領域パターン６ａの３辺において、Ｘ方向（右側）に延びるエクステンションパターン１２、Ｙ方向（下側）に延びるエクステンションパターン１３、およびＸ方向（左側）に延びるエクステンションパターン１４が形成されている。
【００５８】
［マスクパターンの設計方法］
次に、図４に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【００５９】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００６０】
具体的には、たとえば図４に示すように、第１、第２および第３ラインパターン７，２１，２２を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００６１】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。
【００６２】
具体的には、図４に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン２１，２２との間の領域１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。
【００６３】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００６４】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図５に示す。
【００６５】
図５に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図４に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。
【００６６】
ビアホール３０，４０およびコンタクト部３６，４６は、第１の実施の形態と同様である。
【００６７】
図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線３１および第３配線３２が配置されている。第１配線１７はＸ方向に延び、第２配線３１はＸ方向およびＹ方向に延びている。第３配線３２は、上下のコンタクト部を接続するためのみのコンタクト領域を構成している。そして、第２および第３配線３１，３２は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。
【００６８】
第２および第３配線３１，３２は、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。これらの接続領域５０ａ、６０ａは、非配線領域であって、かつ、第１配線１７に面する辺以外の辺に対してそれぞれエクステンション部を有する。
【００６９】
すなわち、第２配線３１においては、接続領域５０ａの１辺において、Ｘ方向（右側）に延びるエクステンション部１２ａが形成されている。また、第３配線３２においては、接続領域６０ａの３辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、Ｙ方向（下側）に延びるエクステンション部１３ａ、およびＸ方向（左側）に延びるエクステンション部１４ａが形成されている。各エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａ，６０ａにおいて、それぞれ配線は下層のコンタクト部３６，４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００７０】
さらに、この実施の形態においては、図４に示すように、第２および第３ラインパターン２１，２２は、Ｘ方向に延びるエクステンションパターン１２，１２を有することにより、これらを有さない場合に比べて第１ラインパターン７に対して相対的に密のパターンを形成することになる。その結果、図５に示す第１配線１７では、エッチングによって形成される突出部１７ａの幅を小さくできる。したがって、パターンの粗密によるマスクリニアリティの誤差を緩和でき、より精度の高い配線のパターニングができる。そして、この例では、配線相互間および配線とコンタクト部とのショートを防止できる。
【００７１】
（第３の実施の形態）
図１０は、本発明の第３の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１１は、図１０に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【００７２】
［マスクパターン］
この実施の形態では、コンタクト部を有するラインパターンの形状と配置が第１の実施の形態と異なる。すなわち、本実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有する複数のラインパターンを配置した例を示す。
【００７３】
具体的には、図１０に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン４１および第３ラインパターン４２が配列されている。第１ラインパターン１７はＸ方向に延び、第２ラインパターン４１はＸ方向およびＹ方向に延び、第３ラインパターン４２は、Ｙ方向に延びる。そして、第２および第３ラインパターン４１，４２は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。さらに、第２ラインパターン４１と第３ラインパターン４２とは、最小配線間隔を隔てて配置されている。
【００７４】
第２および第３ラインパターン４１，４２には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。接続領域パターン６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺および第２ラインパターン４１に面する辺以外の辺に対してエクステンションパターンを有する。これに対し、接続領域パターン５ａは、非配線領域が禁止領域１００であるため、エクステンションパターンを有さない。禁止領域１００については後述する。
【００７５】
すなわち、第２ラインパターン４１においては、接続領域パターン５ａのいずれの辺においても、エクステンションパターンが形成されていない。また、第３ラインパターン４２においては、接続領域パターン６ａの１辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成されている。
【００７６】
［マスクパターンの設計方法］
次に、図１０に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【００７７】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００７８】
具体的には、たとえば図１０に示すように、第１、第２および第３ラインパターン７，４１，４２を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００７９】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。
【００８０】
具体的には、図１０に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン４１，４２との間の領域、および第２ラインパターン４１と第３ラインパターン４２との間の領域（斜線で示す領域）１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１，１４が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。
【００８１】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００８２】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１１に示す。
【００８３】
図１１に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１０に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。
【００８４】
ビアホール３０，４０およびコンタクト部３６，４６は、第１の実施の形態と同様である。
【００８５】
図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線５１および第３配線５２が配置されている。第１配線１７はＸ方向に延び、第２配線５１はＸ方向およびＹ方向に延び、第３配線５２はＹ方向に延びている。そして、第２および第３配線５１，５２は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。さらに、第２配線５１と第３配線５２とは、最小配線間隔を隔てて配置されている。
【００８６】
第２および第３配線５１，５２は、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。接続領域６０ａは、非配線領域であって、かつ、禁止領域１００（図１０参照）以外の辺に対してエクステンション部を有する。
【００８７】
すなわち、第２配線５１においては、接続領域５０ａのいずれの辺においてもエクステンション部が形成されていない。また、第３配線５２においては、接続領域６０ａの１辺において、Ｘ方向（右側）に延びるエクステンション部１２ａが形成されている。エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域６０ａにおいて、配線は下層のコンタクト部４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００８８】
なお、この実施の形態においては、図１０に示すように、第２および第３ラインパターン４１，４２は、Ｘ方向に対して最小配線幅で配置されているので、第１配線１７にエッチングに起因する突出部がほとんど形成されない。
【００８９】
（第４の実施の形態）
図１２は、本発明の第４の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１３は、図１２に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【００９０】
［マスクパターン］
この実施の形態では、コンタクト部を有する孤立ラインパターンを示す。具体的には、図１２に示すマスクパターンでは、ラインパターン６０の端部に正方形の接続領域パターン５ａが形成されている。接続領域パターン５ａは、正方形のビアホールパターン３と重なるパターン、あるいはビアホールパターン３より一回り大きいパターンを有する。接続領域パターン５ａは、その３辺に対してエクステンションパターン１１，１２，１４を有する。
【００９１】
［マスクパターンの設計方法］
次に、図１２に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【００９２】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【００９３】
具体的には、たとえば図１２に示すように、ラインパターン６０を配置する。また、このラインパターンと重なる接続ホールパターン３を少なくとも覆う接続領域パターン５ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【００９４】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。この実施の形態の場合には、ラインパターン６０が孤立しているため、接続領域パターン５ａの周囲に禁止領域がなく、したがってラインパターンと重なるエクステンションパターン以外のエクステンションパターン１１，１２，１３が配置される。
【００９５】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【００９６】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１３に示す。
【００９７】
図１３に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１２に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。図示の例では、配線６１の端部に正方形の接続領域５０ａが形成されている。接続領域５０ａは、その３辺に対してエクステンション部１１ａ，１２ａ，１４ａを有する。
【００９８】
エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａにおいて、配線は下層のコンタクト部３６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【００９９】
（第５の実施の形態）
図１４は、本発明の第５の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１５は、図１４に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。
【０１００】
［マスクパターン］
この実施の形態では、コンタクト部のみを構成する孤立ラインパターンを示す。具体的には、図１４に示すマスクパターンでは、ラインパターン７０は正方形の接続領域パターン５ａから構成されている。接続領域パターン５ａは、正方形のビアホールパターン３と重なるパターン、あるいはビアホールパターン３より一回り大きいパターンを有する。接続領域パターン５ａは、その４辺に対してエクステンションパターン１１，１２，１３，１４を有する。
【０１０１】
［マスクパターンの設計方法］
次に、図１４に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。
【０１０２】
（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。
【０１０３】
具体的には、たとえば図１４に示すように、ラインパターン７０を配置する。また、このラインパターンと重なる接続ホールパターン３を少なくとも覆う接続領域パターン５ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。
【０１０４】
（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。この実施の形態の場合には、ラインパターン７０が孤立しているため、接続領域パターン５ａの周囲に禁止領域がなく、したがって接続領域パターン５ａの４辺にエクステンションパターン１１〜１４が配置される。
【０１０５】
［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。
【０１０６】
［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１４に示す。
【０１０７】
図１４に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１４に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。図示の例では、配線７１は正方形の接続領域５０ａからなり、接続領域５０ａは、その４辺に対してエクステンション部１１ａ，１２ａ，１３ａ，１４ａを有する。
【０１０８】
エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、配線７１は、接続領域５０ａにおいて、下層のコンタクト部３６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。
【０１０９】
以上、本発明にかかる半導体装置の代表例について述べたが、本発明はこれらに限定されず、発明の要旨の範囲内で各種の態様を取りうる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図２】図１に示すマスクパターンを設計する方法を説明するための平面図である。
【図３】図１に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図４】本発明の第２の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図５】図４に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図６】一般的な半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図７】図６に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図８】図７に示すＡ−Ａ線に沿った断面図である。
【図９】図７に示すＢ−Ｂ線に沿った断面図である。
【図１０】本発明の第３の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図１１】図１０に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図１２】本発明の第４の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図１３】図１２に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【図１４】本発明の第５の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。
【図１５】図１４に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。
【符号の説明】
３，４，１０ ビアホールパターン
５，６，７ ラインパターン
５ａ，６ａ，１０ａ 接続領域パターン
１１，１２，１３，１４ エクステンションパターン
１２ａ，１３ａ，１４ａ エクステンション部
１５，１６，１７ 配線
２１，２２ ラインパターン
３１，３２ 配線
３０，４０ ビアホール
３６，４６ コンタクト部
４１，４２ ラインパターン
５０ａ，６０ａ 接続領域
５１，５２ 配線
６０，７０ ラインパターン
６１，６２ 配線
１００ 禁止領域
１２０ 層間絶縁層
Claims (4)
- ラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンを設定し、該接続領域パターンの各辺にエクステンションパターンを配置し、さらに、該エクステンションパターンのうち、接続領域パターンの辺に対して最小配線間隔で隣り合うラインパターンに面するエクステンションパターンを消去することにより、マスクパターンを形成する第１工程、
前記マスクパターンを用いたリソグラフィーによって、導電層上にレジストパターンを形成する第２工程、および
前記レジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する第３工程、を含み、
前記エクステンションパターンは、その幅が前記ラインパターンのライン幅と同じである、半導体装置の製造方法。 - 請求項１において、
前記接続領域パターンは、前記接続ホールパターンと同一あるいはこれより大きい正方形である、半導体装置の製造方法。 - 請求項１または２において、
前記エクステンションパターンは、その突出長さが前記ラインパターンのライン幅と同じである、半導体装置の製造方法。 - 請求項１ないし３のいずれかにおいて、
前記エクステンションパターンは、正方形である、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394959A JP3675338B2 (ja) | 2000-01-06 | 2000-12-26 | 半導体装置の製造方法 |
| US09/754,818 US6724092B2 (en) | 2000-01-06 | 2001-01-04 | Semiconductor device having a wiring pattern and method for manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-935 | 2000-01-06 | ||
| JP2000000935 | 2000-01-06 | ||
| JP2000394959A JP3675338B2 (ja) | 2000-01-06 | 2000-12-26 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004245439A Division JP4200378B2 (ja) | 2000-01-06 | 2004-08-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257263A JP2001257263A (ja) | 2001-09-21 |
| JP3675338B2 true JP3675338B2 (ja) | 2005-07-27 |
Family
ID=26583201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394959A Expired - Fee Related JP3675338B2 (ja) | 2000-01-06 | 2000-12-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6724092B2 (ja) |
| JP (1) | JP3675338B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4801333B2 (ja) * | 2004-07-23 | 2011-10-26 | パナソニック株式会社 | 電源配線構造および該電源配線構造を備えた半導体集積回路 |
| WO2009025015A1 (ja) | 2007-08-17 | 2009-02-26 | Fujitsu Microelectronics Limited | フォトマスクの形成方法および半導体装置の製造方法 |
| JP4840517B2 (ja) * | 2010-02-22 | 2011-12-21 | ソニー株式会社 | 露光方法、並びに、半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4328474C2 (de) * | 1993-08-24 | 1996-09-12 | Gold Star Electronics | Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung |
| JPH07245343A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5506450A (en) * | 1995-05-04 | 1996-04-09 | Motorola, Inc. | Semiconductor device with improved electromigration resistance and method for making the same |
| US5783864A (en) * | 1996-06-05 | 1998-07-21 | Advanced Micro Devices, Inc. | Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect |
| US6362527B1 (en) * | 1996-11-21 | 2002-03-26 | Advanced Micro Devices, Inc. | Borderless vias on bottom metal |
| US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
| US6380554B1 (en) * | 1998-06-08 | 2002-04-30 | Advanced Micro Devices, Inc. | Test structure for electrically measuring the degree of misalignment between successive layers of conductors |
| US6166441A (en) * | 1998-11-12 | 2000-12-26 | Intel Corporation | Method of forming a via overlap |
| US6340631B1 (en) * | 2000-05-31 | 2002-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for laying out wide metal lines with embedded contacts/vias |
-
2000
- 2000-12-26 JP JP2000394959A patent/JP3675338B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-04 US US09/754,818 patent/US6724092B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6724092B2 (en) | 2004-04-20 |
| JP2001257263A (ja) | 2001-09-21 |
| US20020006732A1 (en) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753611B1 (en) | Semiconductor device, designing method thereof, and recording medium storing semiconductor designing program | |
| KR100752644B1 (ko) | 반도체 소자의 셀영역 레이아웃 및 이를 이용한 콘택패드제조방법 | |
| US20050179134A1 (en) | Semiconductor device having multilayer structure and method for manufacturing thereof | |
| KR100824200B1 (ko) | 반도체 소자의 금속배선 | |
| CN102956614B (zh) | 半导体器件及其制造方法 | |
| JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| JP3675338B2 (ja) | 半導体装置の製造方法 | |
| KR100532728B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JP4901302B2 (ja) | 半導体集積回路 | |
| JPS63318141A (ja) | 半導体装置 | |
| JP4200378B2 (ja) | 半導体装置 | |
| KR100306411B1 (ko) | 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체 | |
| JP2001093974A (ja) | 半導体装置およびその製造方法 | |
| JP3340267B2 (ja) | 半導体記憶装置における配線形成方法 | |
| US6404664B1 (en) | Twisted bit line structure and method for making same | |
| KR19980070981A (ko) | 반도체 집적회로 장치 | |
| JP2014086439A (ja) | マスクパターンの製造方法 | |
| US7152313B2 (en) | Package substrate for integrated circuit and method of making the substrate | |
| JPS6148779B2 (ja) | ||
| KR20100042925A (ko) | 다마신 공정을 이용한 반도체 장치의 제조방법 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| KR100372102B1 (ko) | 반도체 소자의 스티칭 공정방법 | |
| JP2001284455A (ja) | 自動レイアウト方法及び装置ならびにそれらを用いた半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |