JP4200378B2

JP4200378B2 - 半導体装置

Info

Publication number: JP4200378B2
Application number: JP2004245439A
Authority: JP
Inventors: 俊彦樋口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-01-06
Filing date: 2004-08-25
Publication date: 2008-12-24
Anticipated expiration: 2020-12-26
Also published as: JP2004363629A

Description

本発明は、レジストパターンをマスクとして導電層をエッチングすることにより形成された配線パターンを有する半導体装置に関する。

まず、半導体装置における配線パターンの一般的な製造方法について説明する。

図６は、レジストパターンを形成するためのマスクパターン示す平面図である。図７は、図６に示すマスクパターンによって得られたレジストパターンをマスクとして形成された配線パターンを示す平面図である。図８は、図７に示すＡ−Ａに沿った断面図である。図９は、図７に示すＢ−Ｂ線に沿った断面図である。

図６に示すマスクパターンにおいて、第１〜第３のラインパターン１０５〜１０７は、配線を形成するためのパターンを示す。このようなマスクパターンは、一般的に用いられるＣＡＤシステムを用いて形成される。そして、マスクパターンを用いたリソグラフィーによってレジストパターンが形成される。このレジストパターンをマスクとして導電層をエッチングすることにより、配線が形成される。その後、レジストを公知の方法によって除去する。このようにして得られた配線パターンを図７に示す。

図７に示す例においては、第２配線１１５は第１配線１１７と平行に配置されている。さらに、第３配線１１６は、第１配線１１７と直交する方向に配置されている。そして、第２配線１１５の一端は、層間絶縁層１２０に形成されたコンタクト部１３０と接続されている。コンタクト部１３０は、ビアホール１１３内に埋め込まれた金属層から構成されている。また、第３配線１１６の一端は、ビアホール１１４内に埋め込まれたコンタクト部１３２と接続されている。なお、図７においては、図示した配線より下層の配線を図示しない。

このようなパターンの第１〜第３配線を形成するためのマスクパターンは、図６に示すように、第２ラインパターン１０５はビアホールパターン１０３を覆うように引き延ばされ、第２ラインパターン１０５の端部がビアホールパターン１０３の端部とほぼ一致する状態で設計されていた。同様に、第３ラインパターン１０６は、ビアホールパターン１０４を覆うように引き延ばされ、第３ラインパターン１０６の端部がビアホールパターン１０４の端部とほぼ一致する状態で設計されていた。

ところで、レジストパターンをマスクとしてエッチングすることにより配線を形成する場合、一般に、レジストパターンが疎の部分ではエッチングされた配線は、そのレジストパターンより太くなり、一方、レジストパターンが密の部分ではエッチングされた配線は、そのレジストパターンと同じか、あるいはより細くなるという特性がある。この状態を図８および図９に示す。図８では、パターンが粗の状態の配線を示している。この状態では、エッチング時に配線１１７の側面にテーパが形成されて、配線１１７の幅は、結果的にレジストの幅より大きくなる。図９では、配線が孤立していない状態を示している。この状態では、配線１１５と配線１１７とが対向する側面ではテーパが形成されない。

また、配線パターンの微細化にともなうレジストの後退により、図７に示すように、ビアホール１１３内のコンタクト部１３０と第２配線１１５とのオーバーラップ領域、ならびにビアホール１１４内のコンタクト部１３２と第３配線１１６とのオーバーラップ領域が不十分となることがある。その結果、配線１１５，１１６とコンタクト部１３０，１３２との接触抵抗の増加や配線信頼性の低下といった問題が生じることがある。

また、図７に示すように、第１配線１１７の一方側に配置されたビアホール１１３、１１４の相互間は、その近傍に配線パターンのない領域であるから、エッチング時に図８に示すように第１配線１１７の側面にテーパが形成され、配線１１７の底部が上部より太くなる。このため、第１配線１１７に、レジストパターンと異なる突出した領域１１７ａが形成される。このような突出領域１１７ａによって、配線１１７とコンタクト部１３０，１３２のそれぞれとの間隔Ｌ１，Ｌ２が所定の最小配線間隔より小さくなり、その結果コンタクト部と配線とがショートする不良が発生することがある。

上述したように、従来の一般的な半導体装置では、パターンの微細化にともなうレジストの後退により接続ホール（ビアホールまたはコンタクトホール）と配線のオーバーラップ領域が不十分となり、配線と接続ホール内に埋め込まれたコンタクト部との接触抵抗の増加や配線信頼性の低下といった問題が生じる。また、配線パターンが疎の領域では、配線の幅はエッチング時に形成されるテーパによってレジストの幅より太くなる。このため、太くなった配線部分は、その近傍に配置された下層のコンタクト部とショートしてしまうことがある。

本発明の目的は、配線と接続ホール内に埋め込まれたコンタクト部との接触抵抗が高くならびに配線信頼性の高い半導体装置を提供することにある。

本発明は、レジストパターンをマスクとして導電層をエッチングすることにより形成された配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して所定間隔より短い間隔で配置された第１配線と、
前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第２配線は、前記コンタクト部との接続領域において、非配線領域に延びるエクステンション部を有し、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の少なくとも一部に配置される。

本発明にかかる半導体装置によれば、コンタクト部との接続領域においてエクステンション部を有するので、配線の接続領域において下層のコンタクト部をほぼ完全に覆うことができる。したがって、接続ホール（コンタクトホールあるいはビアホール）内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。

本発明にかかる半導体装置は、以下のような各種の態様をとることができる。これらの態様は、後述する各構成の半導体装置に適用できる。

（ａ）前記所定間隔より短い間隔は、配線パターンにおける配線相互の最小間隔（以下、これを「最小配線間隔」という）である。この最小配線間隔は、半導体装置のデザインルールなどによって異なるが、たとえば０．１μｍ以上１μｍ以下の値をとることができる。

（ｂ）前記接続領域は、その平面形状が前記コンタクト部とほぼ同一の径を有する正方形、あるいは前記コンタクト部より大きい径を有する正方形である。

（ｃ）前記エクステンション部は、その幅が前記配線の幅と同じであり、そして、その突出長さが前記配線の幅と同じであることが望ましい。また、前記エクステンション部は、その平面形状が正方形であることが望ましい。

さらに、本発明にかかる半導体装置は、以下の構成をとることができる。

（１）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。

（２）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と垂直方向に延びる第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。

（３）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる部分と前記第１配線と垂直方向に延びる部分とを有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。

（４）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域のみを有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置される。

（５）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された複数の第１配線と、
少なくとも前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第２配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、複数の前記第１配線に面した辺以外の辺に配置される。

（６）半導体装置は、
層間絶縁層に形成されたコンタクト部と、
前記コンタクト部との接続領域を有する配線と、を含み、
前記配線の前記接続領域は、ほぼ正方形の平面形状を有し、
前記配線は、前記接続領域において、非配線領域に延びるエクステンション部を有する。

この半導体装置において、前記配線はライン状をなし、前記接続領域の３辺においてエクステンション部を有することができる。また、前記配線は前記接続領域からなり、該接続領域の４辺においてエクステンション部を有することができる。

本発明にかかる製造方法は、
ラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンを設定し、該接続領域パターンの各辺にエクステンションパターンを配置し、さらに、該エクステンションパターンのうち、接続領域パターンの辺に対して所定間隔より短い間隔で隣り合うラインパターンに面するエクステンションパターンを消去することにより、マスクパターンを形成する第１工程、
前記マスクパターンを用いたリソグラフィーによって、導電層上にレジストパターンを形成する第２工程、および
前記レジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する第３工程、を含む。

本発明にかかる製造方法は、以下の態様をとることができる。

（ａ）前記所定間隔より短い間隔は、ラインパターンにおけるライン相互の最小間隔である。

（ｂ）前記接続領域パターンは、前記接続ホールパターンと同一あるいはこれより大きい正方形である。

（ｃ）前記エクステンションパターンは、その幅が前記ラインパターンのライン幅と同じであり、また、その突出長さが前記ラインパターンのライン幅と同じであることが望ましい。また、前記エクステンションパターンは、正方形であることが望ましい。

以下、本発明が適用された代表的なパターン例について、図面を参照しながら説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図２は、図１に示すマスクパターンの設計方法を説明するための平面図である。図３は、図１に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。

［マスクパターン］
この実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有する複数のラインパターンを配置した例を示す。

具体的には、図１に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン５および第３ラインパターン６が配列されている。第１および第２ラインパターン７，５は、いずれもＸ方向に延び、第３ラインパターン６はＹ方向に延びる。そして、第２および第３ラインパターン５，６は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。

第２および第３ラインパターン５，６の端部には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。これらの接続領域パターン５ａ、６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺以外の辺に対してそれぞれエクステンションパターンを有する。

すなわち、第２ラインパターン５においては、接続領域パターン５ａの２辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成され、Ｙ方向（下側）に延びるエクステンションパターン１３が形成されている。また、第３ラインパターン６においては、接続領域パターン６ａの２辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成され、Ｘ方向（左側）に延びるエクステンションパターン１４が形成されている。

エクステンションパターンは、リソグラフィーによるレジストパターンの形成時およびエッチング時に生じるマスクリニアリティの誤差を緩和することで、配線の接続領域を確保できればよく、その形状や大きさは特に限定されない。エクステンションパターンは、その幅がラインパターンのライン幅と同じであり、さらに、その突出長さがラインパターンのライン幅と同じであることが望ましい。すなわち、エクステンションパターンは、ラインパターンの幅と同じ長さの辺を有する正方形であることが望ましい。エクステンションパターンがこのような形状を有することで、パターンの設計が容易で、かつ、レジストパターンの後退の影響を受けても配線の接続領域を確実に形成できる。以上のエクステンションパターンの形状および大きさに関することは、他の実施の形態でも同様である。

［マスクパターンの設計方法］
次に、図１に示すマスクパターンの設計方法について述べる。

（ａ）まず、配線パターンの基本パターンであるラインパターンを配置し、かつ、少なくとも下層の接続ホールパターンを覆う接続領域パターンと、この接続領域パターンの各辺にエクステンションパターンを配置する。

具体的には、たとえば図１に示すように、第１、第２および第３ラインパターン５，６，７を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。

エクステンションパターンは、図２に示すように、正方形の接続ホールパターン１０に対応する正方形の接続領域パターン１０ａの場合、接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。

（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａ，６ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。

具体的には、図１に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン５，６との間の領域（斜線で示す領域）１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。

［半導体装置の製造方法］
上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。たとえば、基板あるいは層間絶縁層上にレジストを塗布し、マスクパターンを用いた描画用データに基づいてパターンを描き、現像およびレジストの剥離という一連のプロセスによってレジストパターンを形成することができる。

さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。

［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図３に示す。

図３に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。

層間絶縁層１２０には、ビアホール３０，４０内に埋め込まれた金属層からなるコンタクト部３６，４６が形成されている。ビアホールは、その径がある程度小さくなると、光近接効果によってビアホールパターンのコーナー部が丸くなり、ほぼ円形の平面形状を有する。

図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線１５および第３配線１６が配置されている。第１および第２配線１７，１５は、いずれもＸ方向に延び、第３配線１６はＹ方向に延びている。そして、第２および第３配線１５，１６は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。

第２および第３配線１５，１６は、その端部に、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。これらの接続領域５０ａ、６０ａは、非配線領域であって、かつ、第１配線１７に面する辺以外の辺に対してそれぞれエクステンション部を有する。

すなわち、第２配線１５においては、接続領域５０ａの２辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、およびＹ方向（下側）に延びるエクステンション部１３ａが形成されている。また、第３配線１６においては、接続領域６０ａの２辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、およびＸ方向（左側）に延びるエクステンション部１４ａが形成されている。各エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａ，６０ａにおいて、それぞれ配線は下層のコンタクト部３６，４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。

さらに、この実施の形態においては、図１に示すように、第２および第３ラインパターン５，６は、Ｘ方向に延びるエクステンションパターン１２，１４を有することにより、これらを有さない場合に比べて第１ラインパターン７に対して相対的に密のパターンを形成することになる。その結果、図３に示す第１配線１７では、エッチングによって形成される突出部１７ａの幅を小さくできる。したがって、パターンの粗密によるマスクリニアリティの誤差を緩和でき、より精度の高い配線のパターニングができる。そして、この例では、配線相互間および配線とコンタクト部とのショートを防止できる。

（第２の実施の形態）
図４は、本発明の第２の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図５は、図４に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。

［マスクパターン］
この実施の形態では、コンタクト部を有するラインパターンの形状が第１の実施の形態と異なる。すなわち、本実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有するラインパターンおよびコンタクト部のみからなるラインパターンを配置した例を示す。

具体的には、図４に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン２１および第３ラインパターン２２が配列されている。第１ラインパターン１７はＸ方向に延び、第２ラインパターン２１はＹ方向に延びる。第３ラインパターン２２は、配線として延びるパターン部分を有さない。そして、第２および第３ラインパターン２１，２２は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。

第２および第３ラインパターン２１，２２には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。これらの接続領域パターン５ａ、６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺以外の辺に対してそれぞれエクステンションパターンを有する。

すなわち、第２ラインパターン２１においては、接続領域パターン５ａの１辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成されている。また、第３ラインパターン２２においては、接続領域パターン６ａの３辺において、Ｘ方向（右側）に延びるエクステンションパターン１２、Ｙ方向（下側）に延びるエクステンションパターン１３、およびＸ方向（左側）に延びるエクステンションパターン１４が形成されている。

［マスクパターンの設計方法］
次に、図４に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。

具体的には、たとえば図４に示すように、第１、第２および第３ラインパターン７，２１，２２を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。

具体的には、図４に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン２１，２２との間の領域１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。

［半導体装置の製造方法］
半導体装置の製造方法は、第１の実施の形態と同様である。すなわち、上述した方法により得られたマスクパターンを用い、公知のリソグラフィー技術によってレジストパターンを形成する。さらに、このようにして得られたレジストパターンをマスクとして導電層をエッチングすることにより配線パターンを形成する。

［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図５に示す。

図５に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図４に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。

ビアホール３０，４０およびコンタクト部３６，４６は、第１の実施の形態と同様である。

図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線３１および第３配線３２が配置されている。第１配線１７はＸ方向に延び、第２配線３１はＸ方向およびＹ方向に延びている。第３配線３２は、上下のコンタクト部を接続するためのみのコンタクト領域を構成している。そして、第２および第３配線３１，３２は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。

第２および第３配線３１，３２は、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。これらの接続領域５０ａ、６０ａは、非配線領域であって、かつ、第１配線１７に面する辺以外の辺に対してそれぞれエクステンション部を有する。

すなわち、第２配線３１においては、接続領域５０ａの１辺において、Ｘ方向（右側）に延びるエクステンション部１２ａが形成されている。また、第３配線３２においては、接続領域６０ａの３辺において、Ｘ方向（右側）に延びるエクステンション部１２ａ、Ｙ方向（下側）に延びるエクステンション部１３ａ、およびＸ方向（左側）に延びるエクステンション部１４ａが形成されている。各エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａ，６０ａにおいて、それぞれ配線は下層のコンタクト部３６，４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。

さらに、この実施の形態においては、図４に示すように、第２および第３ラインパターン２１，２２は、Ｘ方向に延びるエクステンションパターン１２，１２を有することにより、これらを有さない場合に比べて第１ラインパターン７に対して相対的に密のパターンを形成することになる。その結果、図５に示す第１配線１７では、エッチングによって形成される突出部１７ａの幅を小さくできる。したがって、パターンの粗密によるマスクリニアリティの誤差を緩和でき、より精度の高い配線のパターニングができる。そして、この例では、配線相互間および配線とコンタクト部とのショートを防止できる。

（第３の実施の形態）
図１０は、本発明の第３の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１１は、図１０に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。

［マスクパターン］
この実施の形態では、コンタクト部を有するラインパターンの形状と配置が第１の実施の形態と異なる。すなわち、本実施の形態では、Ｘ方向に延びるラインパターンと、このラインパターンに隣接する、コンタクト部を有する複数のラインパターンを配置した例を示す。

具体的には、図１０に示すマスクパターンでは、第１ラインパターン７，この第１ラインパターン７に隣接して配置された第２ラインパターン４１および第３ラインパターン４２が配列されている。第１ラインパターン１７はＸ方向に延び、第２ラインパターン４１はＸ方向およびＹ方向に延び、第３ラインパターン４２は、Ｙ方向に延びる。そして、第２および第３ラインパターン４１，４２は、第１ラインパターン７に対していずれも所定距離より短い間隔、具体的には最小配線間隔を隔てて配置されている。さらに、第２ラインパターン４１と第３ラインパターン４２とは、最小配線間隔を隔てて配置されている。

第２および第３ラインパターン４１，４２には、それぞれ正方形の接続領域パターン５ａ，６ａが形成されている。接続領域パターン５ａ、６ａは、正方形のビアホールパターン３，４と重なるパターン、あるいはビアホールパターン３，４より一回り大きいパターンを有する。接続領域パターン６ａは、非配線領域であって、かつ、第１ラインパターン７に面する辺および第２ラインパターン４１に面する辺以外の辺に対してエクステンションパターンを有する。これに対し、接続領域パターン５ａは、非配線領域が禁止領域１００であるため、エクステンションパターンを有さない。禁止領域１００については後述する。

すなわち、第２ラインパターン４１においては、接続領域パターン５ａのいずれの辺においても、エクステンションパターンが形成されていない。また、第３ラインパターン４２においては、接続領域パターン６ａの１辺において、Ｘ方向（右側）に延びるエクステンションパターン１２が形成されている。

［マスクパターンの設計方法］
次に、図１０に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。

具体的には、たとえば図１０に示すように、第１、第２および第３ラインパターン７，４１，４２を配置する。また、これらのラインパターンと重なる接続ホールパターン３，４を少なくとも覆う接続領域パターン５ａ，６ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。

具体的には、図１０に示すように、最小配線間隔をおいて配置された第１ラインパターン７と、第２および第３ラインパターン４１，４２との間の領域、および第２ラインパターン４１と第３ラインパターン４２との間の領域（斜線で示す領域）１００は、エクステンションパターンの配置が禁止される領域に設定される。したがって、接続領域パターン５ａ，６ａのエクステンションパターン１１〜１４のうち、禁止領域１００でのエクステンションパターン１１，１４が消去される。なお、ラインパターンと重なるエクステンションパターンは、設計上、消去もしくは無視するように設定できる。

［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１１に示す。

図１１に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１０に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。各部分の形状については、後に詳述する。

図示の例では、コンタクト部３６，４６に対して所定間隔より短い間隔（この例ではほぼ最小配線間隔）で第１配線１７が配置されている。この第１配線１７に隣接して第２配線５１および第３配線５２が配置されている。第１配線１７はＸ方向に延び、第２配線５１はＸ方向およびＹ方向に延び、第３配線５２はＹ方向に延びている。そして、第２および第３配線５１，５２は、第１配線１７に対していずれも最小配線間隔を隔てて配置されている。さらに、第２配線５１と第３配線５２とは、最小配線間隔を隔てて配置されている。

第２および第３配線５１，５２は、ビアホール３０，４０内のコンタクト部３６，４６とそれぞれ重なる接続領域５０ａ，６０ａを有する。接続領域６０ａは、非配線領域であって、かつ、禁止領域１００（図１０参照）以外の辺に対してエクステンション部を有する。

すなわち、第２配線５１においては、接続領域５０ａのいずれの辺においてもエクステンション部が形成されていない。また、第３配線５２においては、接続領域６０ａの１辺において、Ｘ方向（右側）に延びるエクステンション部１２ａが形成されている。エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域６０ａにおいて、配線は下層のコンタクト部４６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。

なお、この実施の形態においては、図１０に示すように、第２および第３ラインパターン４１，４２は、Ｘ方向に対して最小配線幅で配置されているので、第１配線１７にエッチングに起因する突出部がほとんど形成されない。

（第４の実施の形態）
図１２は、本発明の第４の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１３は、図１２に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。

［マスクパターン］
この実施の形態では、コンタクト部を有する孤立ラインパターンを示す。具体的には、図１２に示すマスクパターンでは、ラインパターン６０の端部に正方形の接続領域パターン５ａが形成されている。接続領域パターン５ａは、正方形のビアホールパターン３と重なるパターン、あるいはビアホールパターン３より一回り大きいパターンを有する。接続領域パターン５ａは、その３辺に対してエクステンションパターン１１，１２，１４を有する。

［マスクパターンの設計方法］
次に、図１２に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。

具体的には、たとえば図１２に示すように、ラインパターン６０を配置する。また、このラインパターンと重なる接続ホールパターン３を少なくとも覆う接続領域パターン５ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。

（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。この実施の形態の場合には、ラインパターン６０が孤立しているため、接続領域パターン５ａの周囲に禁止領域がなく、したがってラインパターンと重なるエクステンションパターン以外のエクステンションパターン１１，１２，１３が配置される。

［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１３に示す。

図１３に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１２に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。図示の例では、配線６１の端部に正方形の接続領域５０ａが形成されている。接続領域５０ａは、その３辺に対してエクステンション部１１ａ，１２ａ，１４ａを有する。

エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、接続領域５０ａにおいて、配線は下層のコンタクト部３６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。

（第５の実施の形態）
図１４は、本発明の第５の実施の形態にかかる半導体装置の配線パターンを形成するためのマスクパターンを模式的に示す平面図である。図１５は、図１４に示すマスクパターンを用いてパターニングされた配線パターンを示す平面図である。本実施の形態において、第１の実施の形態と実質的に同じ機能を有する部分には同じ符号を付して説明する。

［マスクパターン］
この実施の形態では、コンタクト部のみを構成する孤立ラインパターンを示す。具体的には、図１４に示すマスクパターンでは、ラインパターン７０は正方形の接続領域パターン５ａから構成されている。接続領域パターン５ａは、正方形のビアホールパターン３と重なるパターン、あるいはビアホールパターン３より一回り大きいパターンを有する。接続領域パターン５ａは、その４辺に対してエクステンションパターン１１，１２，１３，１４を有する。

［マスクパターンの設計方法］
次に、図１４に示すマスクパターンの設計方法について述べる。この設計方法は、第１の実施の形態で述べた設計方法と基本的に同じである。

具体的には、たとえば図１４に示すように、ラインパターン７０を配置する。また、このラインパターンと重なる接続ホールパターン３を少なくとも覆う接続領域パターン５ａにエクステンションパターンを配置する。エクステンションパターンは、図２に示すように、正方形の接続領域パターンの各辺に第１ないし第４エクステンションパターン１１〜１４が配置される。

（ｂ）さらに、第１ないし第４エクステンションパターン１１〜１４のうち、接続領域パターン５ａの辺と所定間隔より短い間隔（この例では最小配線間隔）で隣り合うラインパターンに面するエクステンションパターンを消去する。この実施の形態の場合には、ラインパターン７０が孤立しているため、接続領域パターン５ａの周囲に禁止領域がなく、したがって接続領域パターン５ａの４辺にエクステンションパターン１１〜１４が配置される。

［半導体装置］
以上の製造方法によって得られた半導体装置の配線パターンの例を図１４に示す。

図１４に示す半導体装置においては、層間絶縁層１２０上に配線パターンが形成されている。配線パターンは、図１４に示したマスクパターンのラインパターンに対応した配線と、エクステンションパターンに対応したエクステンション部とを有する。図示の例では、配線７１は正方形の接続領域５０ａからなり、接続領域５０ａは、その４辺に対してエクステンション部１１ａ，１２ａ，１３ａ，１４ａを有する。

エクステンション部は、パターンの微細化に伴うレジスト層の後退により、マスクパターンにおけるエクステンションパターンの形状をそのまま反映することは難しい。しかし、少なくとも、配線７１は、接続領域５０ａにおいて、下層のコンタクト部３６をほぼ完全に覆うことができる。したがって、ビアホール内に形成されたコンタクト部と配線との接触抵抗を小さくでき、配線の信頼性を高めることができる。

以上、本発明にかかる半導体装置の代表例について述べたが、本発明はこれらに限定されず、発明の要旨の範囲内で各種の態様を取りうる。

本発明の第１の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。図１に示すマスクパターンを設計する方法を説明するための平面図である。図１に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。本発明の第２の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。図４に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。一般的な半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。図６に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。図７に示すＡ−Ａ線に沿った断面図である。図７に示すＢ−Ｂ線に沿った断面図である。本発明の第３の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。図１０に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。本発明の第４の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。図１２に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。本発明の第５の実施の形態による半導体装置における配線パターンを形成するためのマスクパターンを示す平面図である。図１４に示すマスクパターンをマスクとしてフォトリソ技術及びエッチング技術により形成された配線パターンを示す平面図である。

符号の説明

３，４，１０ビアホールパターン、５，６，７ラインパターン、５ａ，６ａ，１０ａ接続領域パターン、１１，１２，１３，１４エクステンションパターン、１２ａ，１３ａ，１４ａエクステンション部、１５，１６，１７配線、２１，２２ラインパターン、３１，３２配線、３０，４０ビアホール、３６，４６コンタクト部、４１，４２ラインパターン、５０ａ，６０ａ接続領域、５１，５２配線、６０，７０ラインパターン、６１，６２配線、１００禁止領域、１２０層間絶縁層

Claims

配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第１配線と前記第２配線とは、同じ配線層に設けられ、
前記コンタクト部との接続領域は、前記第２配線の端部に設けられ、
前記第２配線は、前記コンタクト部との接続領域において、非配線領域に延びるエクステンション部を有し、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の少なくとも一部に配置された、半導体装置。
請求項１において、
前記第２配線は、前記コンタクト部との接続領域のみからなる、半導体装置。
請求項１または２において、
前記接続領域は、その平面形状が前記コンタクト部と同一の径を有する正方形あるいは前記コンタクト部より大きい径を有する正方形である、半導体装置。
請求項１ないし３のいずれかにおいて、
前記エクステンション部は、その幅が前記配線の幅と同じである、半導体装置。
請求項１ないし４のいずれかにおいて、
前記エクステンション部は、その突出長さが前記配線の幅と同じである、半導体装置。
請求項１ないし５のいずれかにおいて、
前記エクステンション部は、その平面形状が正方形である、半導体装置。
配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる第２配線と、を含み、
前記第１配線と前記第２配線とは、同じ配線層に設けられ、
前記コンタクト部との接続領域は、前記第２配線の端部に設けられ、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置された、半導体装置。
配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と垂直方向に延びる第２配線と、を含み、
前記第１配線と前記第２配線とは、同じ配線層に設けられ、
前記コンタクト部との接続領域は、前記第２配線の端部に設けられ、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置された、半導体装置。
配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有し、前記第１配線と平行に延びる部分と前記第１配線と垂直方向に延びる部分とを有する第２配線と、を含み、
前記第１配線と前記第２配線とは、同じ配線層に設けられ、
前記コンタクト部との接続領域は、前記平行に延びる部分と前記垂直方向に延びる部分との重複部分に設けられ、
前記第２配線は、前記接続領域において、非配線領域に延びるエクステンション部を有し、かつ、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の辺に配置された、半導体装置。
配線パターンを有する半導体装置であって、
層間絶縁層に形成されたコンタクト部と、
前記層間絶縁層上に形成され、前記コンタクト部に対して最小配線間隔で配置された第１配線と、
前記コンタクト部との接続領域を有する第２配線と、を含み、
前記第１配線と前記第２配線とは、同じ配線層に設けられ、
前記コンタクト部との接続領域は、前記第２配線の端部に設けられ、
前記第２配線は、前記コンタクト部との接続領域において、非配線領域に延びるエクステンション部を有し、
前記エクステンション部は、前記接続領域において、前記第１配線に面した辺以外の少なくとも一部に配置され、
前記エクステンション部の最大幅は前記第２配線の幅と同じである、半導体装置。